WO2023054516A1 - 半導体素子搭載用パッケージ基板の製造方法及び支持基板付積層体 - Google Patents

半導体素子搭載用パッケージ基板の製造方法及び支持基板付積層体 Download PDF

Info

Publication number
WO2023054516A1
WO2023054516A1 PCT/JP2022/036275 JP2022036275W WO2023054516A1 WO 2023054516 A1 WO2023054516 A1 WO 2023054516A1 JP 2022036275 W JP2022036275 W JP 2022036275W WO 2023054516 A1 WO2023054516 A1 WO 2023054516A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin layer
wiring conductor
layer
wiring
insulating resin
Prior art date
Application number
PCT/JP2022/036275
Other languages
English (en)
French (fr)
Inventor
慎也 喜多村
晃樹 小松
和晃 川下
隼斗 中川
豪志 信國
Original Assignee
Ｍｇｃエレクトロテクノ株式会社
米沢ダイヤエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｍｇｃエレクトロテクノ株式会社, 米沢ダイヤエレクトロニクス株式会社 filed Critical Ｍｇｃエレクトロテクノ株式会社
Priority to CN202280065702.0A priority Critical patent/CN118043958A/zh
Publication of WO2023054516A1 publication Critical patent/WO2023054516A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to a method for manufacturing a package substrate for mounting a semiconductor element, and a laminate with a support substrate for manufacturing the package substrate for mounting a semiconductor element.
  • An object of the present invention is to provide a laminate with a support substrate.
  • the present invention is as follows. [1] a first laminated body preparing step of preparing a first laminated body having a core resin layer and a first metal layer provided on at least one side of the core resin layer and provided with a peeling means; a first wiring forming step of applying at least one of electrolytic plating and electroless plating on the first metal layer to form a first wiring conductor; A second laminate is formed by laminating a first insulating resin layer and a second metal layer in this order on the surface of the first laminate on which the first wiring conductor is provided.
  • a second laminate forming step to A non-through hole reaching the first wiring conductor is formed in the first insulating resin layer, and at least one of electrolytic plating and electroless plating is applied to the surface in which the non-through hole is formed to form a second wiring.
  • a second wiring forming step of forming a conductor After the second wiring forming step, the (m+1)-th insulating resin layer and the (m+2)-th insulating resin layer are further formed on the surface on which the (m+1)-th wiring conductor of the (m+1)-th laminate is provided. and a metal layer in this order to form an (m+2)-th laminate, and the (m+1)-th wiring on the (m+1)-th insulating resin layer.
  • (m+2)th wiring formation of forming a non-through hole reaching a conductor and applying at least one of electrolytic plating and electroless plating to the surface in which the non-through hole is formed to form a (m+2)th wiring conductor
  • the steps are repeated n times in this order, and a wiring lamination step (m and n are an integer of 1 or more, provided that m ⁇ n);
  • a supporting substrate laminating step of laminating a supporting substrate having a thermoplastic resin layer on the (n+1)th insulating resin layer and the (n+2)th wiring conductor to form a laminate with a supporting substrate;
  • a core resin layer peeling step of peeling at least the core resin layer from the support substrate laminate by the peeling means to obtain a core resin layer removed body;
  • thermoplastic resin layer has at least one selected from the group consisting of a photosensitive resin layer, a UV peelable resin layer, and a heat peelable resin layer.
  • the supporting substrate removing step includes removing the supporting substrate with a chemical solution, removing with a laser, removing with plasma treatment, removing with irradiation with light in the ultraviolet region, and removing with heat treatment.
  • the inner walls of the non-through holes are connected by at least one of electrolytic plating and electroless plating, and the second wiring conductor is formed by a subtractive method or a semi-additive method
  • a core resin layer a core resin layer; a first metal layer provided on at least one side of the core resin layer and provided with a peeling means; a first insulating resin layer provided on the first metal layer; a first wiring conductor embedded in the first insulating resin layer; a second wiring conductor provided on the first insulating resin layer; An (m+1)th insulating resin layer provided on the first insulating resin layer so as to bury the (m+1)th wiring conductor, and an (m+1)th insulating resin layer provided on the The (m+2)th wiring conductor is repeated n times from the second insulating resin layer to the (n+1)th insulating resin layer and from the third wiring conductor to the (n+2)th wiring conductor (m and n is an integer of 1 or more, provided that m ⁇ n), A support substrate which is laminated on the (n+1)th insulating resin layer and the (n+2)th wiring conductor, has a thermoplastic resin layer, and is removed after at least the core resin layer is pe
  • a laminate with a support substrate [16] The laminate with a supporting substrate according to [15], further comprising a solder resist layer provided between the (n+1)th insulating resin layer and the (n+2)th wiring conductor, and the supporting substrate. body. [17] The laminate with a supporting substrate according to [15], wherein the thickness of the first metal layer from the end face of the first wiring conductor side to the peeling means is 6 ⁇ m or more.
  • the present invention after laminating a supporting substrate having a thermoplastic resin layer on the (n+1)th insulating resin layer and the (n+2)th wiring conductor, at least the core resin layer is peeled off by the peeling means. Therefore, the first wiring conductor to the (n+2)th wiring conductor and the first insulating resin layer to the (n+1)th insulating resin layer can be reinforced by the supporting substrate, and these damages can be prevented. can be suppressed. Therefore, a package substrate for mounting a semiconductor element can be manufactured satisfactorily.
  • a solder resist layer is formed on the (n+1)th insulating resin layer and the (n+2)th wiring conductor, and at least the core resin layer is peeled off after laminating the support substrate,
  • the first wiring conductor to the (n+2)th wiring conductor and the first insulating resin layer to the (n+1)th insulating resin layer can be reinforced more firmly.
  • the thickness of the first metal layer from the end face of the first wiring conductor side to the peeling means is set to 6 ⁇ m or more, when at least the core resin layer is peeled off by the peeling means, the first wiring conductor is separated from the first wiring conductor by the peeling means.
  • the (n+2) wiring conductors and the first insulating resin layer to the (n+1)th insulating resin layer can be reinforced more firmly.
  • FIGS. 4A to 4C are diagrams showing each step of the manufacturing method of the package substrate for mounting a semiconductor element according to the first embodiment; 1. It is a figure showing each process following FIG. It is a figure showing each process following FIG. It is a figure showing each process of the manufacturing method of the package substrate for mounting a semiconductor element which concerns on 2nd Embodiment.
  • FIG. 5 is a diagram showing each step following FIG. 4;
  • First Embodiment 1 to 3 show each step of a method for manufacturing a package substrate for mounting a semiconductor element according to the first embodiment.
  • the method for manufacturing the package substrate for mounting a semiconductor element includes, for example, the following steps (first laminate preparation step, first wiring formation step, second laminate formation step, second wiring formation step). , wiring lamination step, support substrate lamination step, core resin layer peeling step, first metal layer removal step, and support substrate removal step).
  • the laminated body with a supporting substrate according to the present embodiment is for manufacturing a package substrate for mounting a semiconductor element, and in a process (supporting substrate laminating process) in the middle of the manufacturing method of the package substrate for mounting a semiconductor element. It is what you get.
  • a core resin layer 11A is provided on at least one side of the core resin layer 11A as a base substrate for forming a package substrate for mounting a semiconductor element, and A first laminate 11 having a first metal layer 11B provided with peeling means is prepared (first laminate preparation step).
  • first laminate preparation step shows the case where the first metal layer 11B is provided on one side of the core resin layer 11A.
  • the first metal layer 11B may be provided on both sides of the core resin layer 11A.
  • the core resin layer 11A is not particularly limited. It can be composed of a material or the like.
  • the thickness of the core resin layer 11A is appropriately set as desired, and is not particularly limited, but is preferably 1 ⁇ m or more, for example. This is because if the thickness of the core resin layer 11A is less than 1 ⁇ m, the insulating resin layer formed in the subsequent process may be defective in molding.
  • Prepreg is made by impregnating or coating a base material with an insulating material such as a resin composition.
  • the substrate is not particularly limited, and known substrates used for various laminates for electrical insulating materials can be appropriately used. Materials constituting the substrate include, for example, inorganic fibers such as E-glass, D-glass, S-glass, and Q-glass; organic fibers such as polyimide, polyester, or tetrafluoroerylene; and mixtures thereof.
  • the substrate is not particularly limited, and for example, those having a shape such as woven fabric, nonwoven fabric, roving, chopped strand mat, surfacing mat and the like can be used as appropriate.
  • the material and shape of the base material are selected according to the intended use and performance of the molded article, and if necessary, it is possible to use one or more kinds of materials and shapes.
  • the thickness of the base material is not particularly limited as long as the thickness of the core resin layer 11A is within the range described above.
  • the base material one surface-treated with a silane coupling agent or the like or one subjected to mechanical fiber opening treatment can be used, and these base materials are suitable in terms of heat resistance, moisture resistance, and workability. is.
  • the insulating material is not particularly limited, and a known resin composition used as an insulating material for package substrates for mounting semiconductor elements can be appropriately selected and used.
  • a thermosetting resin having good heat resistance and chemical resistance can be used as a base.
  • the thermosetting resin is not particularly limited, and examples thereof include polyimide resins, phenol resins, epoxy resins, cyanate resins, maleimide resins, modified polyphenylene ethers, bismaleimide triazine resins, isocyanate resins, benzocyclobutene resins and vinyl resins. be done. These thermosetting resins may be used singly or in combination of two or more.
  • the polyimide resin is not particularly limited, and commercially available products can be appropriately selected and used.
  • a solvent-soluble polyimide resin synthesized by the production method described in JP-A-2005-15629 or a block-copolymerized polyimide resin can be used.
  • block copolymer polyimide resins include block copolymer polyimide resins described in International Publication WO2010-073952.
  • the block copolymerized polyimide resin comprises structure A in which an imide oligomer comprising a second structural unit is bound to the end of an imide oligomer comprising a first structural unit, and a second structural unit.
  • Block copolymerized polyimide resin having a structure in which Structure B, in which an imide oligomer composed of a first structural unit is bonded to the end of the imide oligomer, is alternately repeated. Note that the second structural unit is different from the first structural unit.
  • These block copolymer polyimide resins are produced by reacting a tetracarboxylic dianhydride and a diamine in a polar solvent to form an imide oligomer, and then further tetracarboxylic dianhydride and another diamine or another tetracarboxylic acid. It can be synthesized by a sequential polymerization reaction in which an acid dianhydride and a diamine are added and imidized.
  • One type of these polyimide resins may be used alone, or two or more types may be mixed and used.
  • the phenolic resin is not particularly limited, and one or more molecules per molecule (preferably 2 to 12, more preferably 2 to 6, still more preferably 2 to 4, more preferably 2 or 3, still more preferably 2 ), generally known compounds or resins having a phenolic hydroxy group can be used.
  • bisphenol A type phenol resin bisphenol E type phenol resin, bisphenol F type phenol resin, bisphenol S type phenol resin, phenol novolak resin, bisphenol A novolac type phenol resin, glycidyl ester type phenol resin, aralkyl novolac type phenol resin, biphenyl Aralkyl-type phenolic resins, cresol novolac-type phenolic resins, polyfunctional phenolic resins, naphthol resins, naphthol novolak resins, polyfunctional naphthol resins, anthracene-type phenolic resins, naphthalene skeleton-modified novolac-type phenolic resins, phenol aralkyl-type phenolic resins, naphthol aralkyl-type phenolic resins Phenol resins, dicyclopentadiene type phenol resins, biphenyl type phenol resins, alicyclic phenol resins, polyol type phenol resin
  • thermosetting resins epoxy resins are excellent in heat resistance, chemical resistance, and electrical properties, and are relatively inexpensive, so they can be suitably used as insulating materials.
  • the epoxy resin one or more (preferably 2 to 12, more preferably 2 to 6, still more preferably 2 to 4, still more preferably 2 or 3, still more preferably 2) epoxy groups per molecule.
  • cresol novolak type epoxy resin bisphenol A novolac type epoxy resin
  • diglycidyl ether of biphenol diglycidyl ether of naphthalenediol
  • diglycidyl ether of phenols diglycidyl ether of alcohols
  • Alkyl-substituted products, halides, and hydrogenated products thereof are included.
  • One type of these epoxy resins may be used alone, or two or more types may be mixed and used.
  • the curing agent used with this epoxy resin can be used without limitation as long as it cures the epoxy resin. Phosphorus compounds and halides thereof may be mentioned.
  • These epoxy resin curing agents may be used singly or in combination of two or more.
  • a cyanate resin is a resin that forms a cured product having a triazine ring as a repeating unit when heated, and the cured product has excellent dielectric properties. For this reason, it is suitable especially when high-frequency characteristics are required.
  • a cyanate resin 1 or more (preferably 2 to 12, more preferably 2 to 6, more preferably 2 to 4, more preferably 2 or 3, still more preferably 2) cyanato group (cyanate ester group) in one molecule It is not particularly limited as long as it is a compound or resin having in the molecule an aromatic moiety substituted by, for example, 2,2-bis(4-cyanatophenyl)propane, bis(4-cyanatophenyl)ethane, 2 , 2-bis(3,5dimethyl-4-cyanatophenyl)methane, 2,2-(4-cyanatophenyl)-1,1,1,3,3,3-hexafluoropropane, ⁇ , ⁇ ' -Bis(4-cyanatophenyl)-m
  • cyanate resins such as cyanate ester compounds may be used singly or in combination of two or more. A part of the cyanate ester compound may be previously oligomerized into a trimer or a pentamer.
  • a curing catalyst or curing accelerator can be used in combination with the cyanate resin.
  • the curing catalyst for example, metals such as manganese, iron, cobalt, nickel, copper and zinc can be used.
  • organic metal salts such as 2-ethylhexanoate and octylate, and acetylacetone Mention may be made of organometallic complexes such as complexes.
  • Curing catalysts may be used singly or in combination of two or more.
  • Phenols are preferably used as the curing accelerator, and monofunctional phenols such as nonylphenol and paracumylphenol; bifunctional phenols such as bisphenol A, bisphenol F and bisphenol S; or phenol novolak and cresol novolak. can be used.
  • a hardening accelerator may be used individually by 1 type, and may be used in mixture of 2 or more types.
  • the maleimide resin has 1 or more (preferably 2 to 12, more preferably 2 to 6, still more preferably 2 to 4, still more preferably 2 or 3, still more preferably 2) maleimide groups in one molecule.
  • a generally known compound or resin can be used as long as it has a compound or resin.
  • Modified polyphenylene ether is useful from the viewpoint that it can improve the dielectric properties of the cured product.
  • Modified polyphenylene ethers include, for example, poly(2,6-dimethyl-1,4-phenylene) ether, an alloyed polymer of poly(2,6-dimethyl-1,4-phenylene) ether and polystyrene, poly(2 ,6-dimethyl-1,4-phenylene)ether and styrene-butadiene copolymer, alloyed polymer of poly(2,6-dimethyl-1,4-phenylene)ether and styrene-maleic anhydride copolymer, poly Alloyed polymers of (3,6-dimethyl-1,4-phenylene) ether and polyamides, alloyed polymers of poly(2,6-dimethyl-1,4-phenylene) ethers and styrene-butadiene-acrylonitrile copolymers, oligophenylene
  • the isocyanate resin is not particularly limited, and includes, for example, an isocyanate resin obtained by a dehydrohalogenation reaction between a phenol and a cyanogen halide.
  • isocyanate resins include 4,4'-diphenylmethane diisocyanate MDI, polymethylene polyphenyl polyisocyanate, tolylene diisocyanate, and hexamethylene diisocyanate.
  • One type of these isocyanate resins may be used alone, or two or more types may be mixed and used.
  • the benzocyclobutene resin is not particularly limited as long as it contains a cyclobutene skeleton, but for example, divinylsiloxane-bisbenzocyclobutene (manufactured by Dow Chemical Co.) can be used.
  • divinylsiloxane-bisbenzocyclobutene manufactured by Dow Chemical Co.
  • One type of these benzocyclobutene resins may be used alone, or two or more types may be mixed and used.
  • the vinyl resin is not particularly limited as long as it is a polymer or copolymer of vinyl monomers.
  • Vinyl monomers are not particularly limited, and examples include (meth)acrylic acid ester derivatives, vinyl ester derivatives, maleic acid diester derivatives, (meth)acrylamide derivatives, styrene derivatives, vinyl ether derivatives, vinyl ketone derivatives, olefin derivatives, maleimide derivatives, (Meth)acrylonitrile may be mentioned. These vinyl resins may be used singly or in combination of two or more.
  • the resin composition used as the insulating material can also be blended with a thermoplastic resin in consideration of dielectric properties, impact resistance, film processability, and the like.
  • the thermoplastic resin is not particularly limited, and examples thereof include fluororesin, polycarbonate, polyetherimide, polyetheretherketone, polyacrylate, polyamide, polyamideimide, and polybutadiene.
  • One type of thermoplastic resin may be used alone, or two or more types may be mixed and used.
  • the fluororesin is not particularly limited, and examples thereof include polytetrafluoroethylene, polychlorotrifluoroethylene, polyvinylidene fluoride, and polyvinyl fluoride.
  • One type of these fluororesins may be used alone, or two or more types may be mixed and used.
  • polyamide-imide resins are useful from the viewpoint of excellent moisture resistance and good adhesion to metals.
  • the raw material for the polyamideimide resin is not particularly limited, but examples of the acidic component include trimellitic anhydride and trimellitic anhydride monochloride, and examples of the amine component include metaphenylenediamine, paraphenylenediamine, 4 ,4'-diaminodiphenyl ether, 4,4'-diaminodiphenylmethane, bis[4-(aminophenoxy)phenyl]sulfone, 2,2'-bis[4-(4-aminophenoxy)phenyl]propane and the like.
  • the polyamide-imide resin may be modified with siloxane to improve drying properties, and in this case, siloxane diamine can be used as the amino component. Considering film processability, it is preferable to use a polyamide-imide resin having a molecular weight of 50,000 or more.
  • thermoplastic resins have been described as insulating materials mainly used for prepregs, these thermoplastic resins are not limited to use as prepregs.
  • the core resin layer 11A may be formed by processing a film (film material) using the thermoplastic resin described above.
  • a filler may be mixed in the resin composition used as the insulating material.
  • fillers include, but are not limited to, alumina, white carbon, titanium white, titanium oxide, zinc oxide, magnesium oxide, metal oxides (including hydrates) such as zirconium oxide, aluminum hydroxide, boehmite, Metal hydroxides such as magnesium hydroxide, silicas such as natural silica, fused silica, synthetic silica, amorphous silica, aerosil, and hollow silica, inorganic materials such as clay, kaolin, talc, mica, glass powder, quartz powder, and Shirasu balloons
  • organic fillers organic fillers
  • organic fillers organic fillers
  • These fillers may be used singly or in combination of two or more.
  • the resin composition used as an insulating material may contain an organic solvent.
  • the organic solvent is not particularly limited, and aromatic hydrocarbon solvents such as benzene, toluene, xylene and trimethylbenzene; ketone solvents such as acetone, methyl ethyl ketone and methylinobutyl ketone; and tetrahydrofuran.
  • Ether solvents aromatic hydrocarbon solvents such as benzene, toluene, xylene and trimethylbenzene
  • ketone solvents such as acetone, methyl ethyl ketone and methylinobutyl ketone
  • tetrahydrofuran Ether solvents
  • alcohol solvents such as isopropanol and butanol
  • ether alcohol solvents such as 2-methoxyethanol and 2-butoxyethanol
  • N-methylpyrrolidone N,N-dimethylformamide and N,N-dimethylacetamide
  • the amount of the solvent in the varnish when producing the prepreg is preferably in the range of 40% by mass to 80% by mass with respect to the entire resin composition. Further, the viscosity of the varnish is desirably in the range of 20 cP to 100 cP (20 mPa ⁇ s to 100 mPa ⁇ s).
  • the resin composition used as an insulating material may contain a flame retardant.
  • flame retardants include, but are not limited to, bromine compounds such as decabromodiphenyl ether, tetrabromobisphenol A, tetrabromophthalic anhydride, and tribromophenol, triphenyl phosphate, trixylyl phosphate, and clay.
  • Known and customary flame retardants such as phosphorus compounds such as dildiphenyl phosphate, red phosphorus and modified products thereof, antimony compounds such as antimony trioxide and antimony pentoxide, triazine compounds such as melamine, cyanuric acid and melamine cyanurate can be used. can.
  • additives such as the above-mentioned curing agent, curing accelerator, thermoplastic particles, coloring agents, ultraviolet opaque agents, antioxidants, reducing agents, etc. Additives and fillers can be added.
  • the prepreg is, for example, a resin composition (varnish is added so that the amount of the resin composition attached to the base material described above is 20% by mass or more and 90% by mass or less in terms of resin content in the prepreg after drying. ) is impregnated or coated on the substrate, and then dried by heating at a temperature of 100° C. or higher and 200° C. or lower for 1 minute to 30 minutes to obtain a prepreg in a semi-cured state (B stage state).
  • GHPL-830NS product name
  • GHPL-830NSF product name
  • the first metal layer 11B can be made of, for example, a metal foil with a carrier.
  • the metal foil with a carrier is, for example, laminated with a metal foil on a carrier via a release layer, which is a release means.
  • a commercial product can also be used for the metal foil with a carrier, for example, MT18SD-HT5 (product name) manufactured by Mitsui Mining & Smelting Co., Ltd. can be used.
  • the thickness of the first metal layer 11B is preferably 100 ⁇ m or less, for example. This is because a thinner metal layer is more advantageous for forming fine wiring. Moreover, it is more preferable that the thickness of the first metal layer 11B is 0.5 ⁇ m or more. Furthermore, the thickness of the first metal layer 11B is more preferably 1 ⁇ m or more and 100 ⁇ m or less.
  • the carrier can be composed of, for example, various metal foils, but is preferably composed of copper foil in terms of uniformity of thickness and corrosion resistance of the foil.
  • the thickness of the carrier is thicker than the thickness of the metal foil, and can be, for example, 3 ⁇ m or more and 100 ⁇ m or less, preferably 5 ⁇ m or more and 50 ⁇ m or less, and more preferably 6 ⁇ m or more and 30 ⁇ m or less.
  • the release layer is for allowing the carrier and the metal foil to be easily separated.
  • Materials for the release layer are not particularly limited, and various well-known materials can be used as appropriate.
  • organic materials include nitrogen-containing organic compounds, sulfur-containing organic compounds, and carboxylic acids.
  • nitrogen-containing organic compound include triazole compounds, imidazole compounds, etc. Among them, triazole compounds are preferable because they tend to have stable peelability.
  • triazole compounds include 1,2,3-benzotriazole, carboxybenzotriazole, N',N'-bis(benzotriazolylmethyl)urea, 1H-1,2,4-triazole and 3-amino- 1H-1,2,4-triazole and the like.
  • Examples of sulfur-containing organic compounds include mercaptobenzothiazole, thiocyanuric acid, 2-benzimidazolethiol, and the like.
  • Examples of carboxylic acids include monocarboxylic acids, dicarboxylic acids, and the like.
  • Inorganic materials include metals or alloys of at least one of Ni, Mo, Co, Cr, Fe, Ti, W, P, Zn, and oxides thereof.
  • the thickness of the release layer can be, for example, 1 nm or more and 1 ⁇ m or less, preferably 5 nm or more and 500 nm or less.
  • the metal foil can be composed of, for example, various metal foils, but is preferably composed of copper foil in terms of thickness uniformity and corrosion resistance of the foil.
  • the thickness of the metal foil is not particularly limited because it is appropriately set as desired.
  • the first metal layer 11B may be provided so that the carrier is on the core resin layer 11A side, or may be provided so that the metal foil is on the core resin layer 11A side.
  • the thickness from the end face of the first metal layer 11B opposite to the core resin layer 11A to the peeling means should be 6 ⁇ m or more. is preferred, 10 ⁇ m or more is more preferred, and 15 ⁇ m or more is even more preferred.
  • the thickness from the end face of the first metal layer 11B opposite to the core resin layer 11A to the peeling means is 70 ⁇ m or less. It is preferably 50 ⁇ m or less, more preferably 30 ⁇ m or less, and even more preferably 30 ⁇ m or less. This is because it takes a long time to remove the remaining first metal layer 11B in the first metal layer removing step, which will be described later.
  • the first metal layer 11B can also be composed of a metal foil having a peeling layer as a peeling means.
  • the release layer is laminated so as to face the core resin layer 11A.
  • the release layer include a layer containing at least a silicon compound.
  • the release layer can be formed by applying a silicon compound composed of a single silane compound or a combination of multiple silane compounds onto a metal foil.
  • the means for applying the silicon compound is not particularly limited, and for example, known means such as coating can be used.
  • An antirust treatment can be applied to the surface of the metal foil to be adhered to the release layer (to form an antirust treatment layer).
  • Rust prevention treatment can be performed using any one of nickel, tin, zinc, chromium, molybdenum, cobalt, or alloys thereof.
  • the thickness of the release layer is not particularly limited, but is preferably 5 nm or more and 100 nm or less, more preferably 10 nm or more and 80 nm or less, and particularly preferably 20 nm or more and 60 nm or less, from the viewpoint of removability and peelability.
  • a copper foil is preferable from the viewpoint of uniformity of thickness and corrosion resistance of the foil.
  • the thickness from the end face of the first metal layer 11B opposite to the core resin layer 11A to the peeling means that is, the thickness from the end face of the first wiring conductor 12 side described later to the peeling means is the same as described above. It is preferable to do so.
  • the first laminated body 11 can be produced, for example, by laminating the core resin layer 11A and the first metal layer 11B, heating and pressurizing them, and crimping them.
  • the thickness of the first laminate 11 can be, for example, 20 ⁇ m or more and 1000 ⁇ m or less, preferably 20 ⁇ m or more and 950 ⁇ m or less, and more preferably 20 ⁇ m or more and 900 ⁇ m or less.
  • first wiring forming step at least one of electrolytic plating and electroless plating is applied to the first metal layer 11B of the first laminate 11 to form the first wiring conductor. 12 is formed (first wiring forming step). Specifically, for example, a plating resist is laminated on the first metal layer 11B, a circuit pattern is printed on the plating resist, developed to form a plating resist pattern, and then patterned electrolytic plating is performed. , the first wiring conductor 12 is formed, and the plating resist is removed.
  • the plating resist is not particularly limited, and for example, a known one such as a commercially available dry film resist can be appropriately selected and used. Baking, development, and removal of the plating resist are also not particularly limited, and can be performed using known means and devices. Furthermore, pattern electrolytic plating for forming the first wiring conductors 12 is not particularly limited, and known methods can be used as appropriate.
  • the first wiring conductor 12 is preferably formed by copper plating.
  • the thickness of the first wiring conductor is appropriately set as desired, and is not particularly limited. more preferred.
  • the pattern width of the first wiring conductor is not particularly limited, and the width can be appropriately selected according to the application. be able to.
  • ⁇ Second laminate forming step> Subsequently, for example, as shown in FIG. 1C, a first insulating resin layer 13A and a second metal layer are formed on the surface of the first laminate 11 on which the first wiring conductors 12 are provided.
  • the layer 13B is laminated in this order to form the second laminated body 13 (second laminated body forming step).
  • the first insulating resin layer 13A is not particularly limited, it can be made of, for example, the same material as the core resin layer 11A (for example, prepreg or insulating film material).
  • the thickness of the first insulating resin layer 13A is appropriately set as desired, and is not particularly limited. The following are more preferred.
  • the second metal layer 13B can be made of various metal foils, but is preferably made of copper foil in terms of thickness uniformity and corrosion resistance of the foil.
  • the thickness of the second metal layer 13B is appropriately set as desired, and is not particularly limited. is more preferred.
  • the second laminate forming step is not particularly limited, and can be performed, for example, by the following steps.
  • the surface of the first wiring conductor 12 is roughened as an adhesion treatment for obtaining adhesion to the first insulating resin layer 13A.
  • the first insulating resin layer 13A and the second metal layer 13B can be laminated by placing them in contact with one wiring conductor 12, applying heat and pressure, and peeling off the carrier.
  • the roughening treatment is not particularly limited, and known means can be appropriately used, for example, means using a copper surface roughening liquid.
  • the metal foil with a carrier with a resin layer is obtained by, for example, laminating a resin layer on the metal foil side of the metal foil with a carrier, the resin layer being the first insulating resin layer 13A, and the metal foil being the second metal layer. 13B.
  • a commercial product can also be used for the metal foil with a carrier with a resin layer, for example, CRS381NSI (product name) manufactured by Mitsubishi Gas Chemical Company, Inc. can be used.
  • the heating and pressurizing conditions for the resin layer-attached carrier-attached metal foil are not particularly limited, and for example, vacuum pressing can be performed under conditions of a temperature of 220 ⁇ 2° C., a pressure of 3 ⁇ 0.2 MPa, and a holding time of 60 minutes.
  • a non-through hole 14A reaching the first wiring conductor 12 is formed in the first insulating resin layer 13A, and the surface in which the non-through hole is formed is electrolyzed. At least one of plating and electroless plating is applied to form the second wiring conductors 14B (second wiring forming step).
  • the thickness and pattern width of the second wiring conductor 14B are appropriately set as desired, and are not particularly limited.
  • the means for forming the non-through hole 14A is not particularly limited, and known means such as a laser such as a carbon dioxide laser or a drill can be used. Among them, it is preferable to form the non-through hole 14A with a laser. This is because it is suitable for fine processing.
  • the non-through hole 14A is formed in the first insulating resin layer 13A via the second metal layer 13B, and electrically connects the second wiring conductor 14B and the first wiring conductor 12 formed in this process. provided to connect to The number and size of the non-through holes 14A can be appropriately selected as desired.
  • desmear treatment can be performed using an aqueous solution of sodium permanganate or the like.
  • At least one of electrolytic plating and electroless plating is applied to form a plated film on the inner walls of the non-through holes 14A, and the first wiring conductors 12 and the second metal layers 13B are electrically connected.
  • the thickness of the second metal layer 13B can be increased to form the second wiring conductor 14B.
  • the method of applying electrolytic copper plating or electroless copper plating is not particularly limited, and known methods can be employed.
  • Plating may be either electrolytic plating or electroless plating, but it is preferable to apply both electrolytic plating and electroless plating.
  • the plating is preferably copper plating, and it is preferable to apply at least one of electrolytic copper plating and electroless copper plating.
  • a method for forming the second wiring conductor 14B is not particularly limited, and for example, known means such as a subtractive method or a semi-additive method can be appropriately employed.
  • the subtractive method for example, first, the non-through holes 14A are formed, and at least one of electrolytic plating and electroless plating is applied to the surface on which the non-through holes are formed to reduce the thickness of the second metal layer 13B. Increase and level as needed.
  • a dry film resist or the like is laminated, a negative mask is attached, a circuit pattern is printed, and an etching resist is formed by development.
  • the second metal layer 13B with an increased thickness is etched using an etching resist as a mask to form the second wiring conductors 14B, and the etching resist is removed.
  • the second metal layer 13B is completely removed by etching or the like to expose the first insulating resin layer 13A.
  • an electroless copper plating layer having a thickness of 0.4 ⁇ m to 2 ⁇ m, for example, is formed on the surface of the first insulating resin layer 13A by electroless copper plating.
  • a resist layer is formed by thermocompression bonding of a dry film on the electroless copper plating layer, exposure and development are performed, and a resist pattern is formed by removing a portion for forming the second wiring conductor 14B.
  • Exposure is carried out by, for example, irradiating a predetermined portion of the resist layer with an active energy ray, and the irradiation with the active energy ray may be performed through a mask pattern, or a direct writing method in which the active energy ray is directly applied may be used.
  • scum resist residue
  • an electrolytic copper plating layer is formed on the surface of the electroless copper plating layer using the resist pattern as a plating resist.
  • the resist pattern is removed using a resist stripping solution or the like, and the electroless copper plating layer is etched by flash etching or the like to form a second electroless copper plating layer and an electrolytic copper plating layer. to form a wiring conductor 14B.
  • n is an integer of 1 or more.
  • the number n of repetitions is appropriately set as desired, and is not particularly limited, but can be, for example, 1 or more and 10 or less. Note that FIG. 2 shows a case where the number of repetitions n is three.
  • the (m+1)th insulating resin layer 15A and the (m+2)th insulating resin layer 15A are placed on the surface on which the (m+1)th wiring conductor of the (m+1)th laminate is provided.
  • the (m+2)-th laminate forming step of forming the (m+2)-th laminate 15 by laminating the metal layers in this order, and the (m+1)-th laminate on the (m+1)-th insulating resin layer 15A The (m+2)th wiring that forms a non-through hole reaching the wiring conductor and applies at least one of electrolytic plating and electroless plating to the surface on which the non-through hole is formed to form the (m+2)th wiring conductor 15B.
  • the forming process is repeated n times in this order to form the second to (n+1)th insulating resin layers 15A and the third to (n+2)th wiring conductors 15B.
  • m is an integer of 1 or more, provided that m ⁇ n.
  • a supporting substrate 16A having a thermoplastic resin layer on the (n+1)th insulating resin layer 15A and the (n+2)th wiring conductor 15B. are laminated to obtain a laminated body 16 with a supporting substrate (supporting substrate laminating step).
  • the supporting substrate 16A is used as the first metal layer.
  • the first wiring conductor 12 to the (n+2)th wiring conductor 15B formed on one laminate 11 and the first insulating resin layer 13A to the (n+1)th insulating resin layer 15A are reinforced. It is intended to suppress the damage of the Also, the support substrate 16A is removed after at least the core resin layer 11A is peeled off, as will be described later.
  • the support substrate 16A may have, for example, a thermosetting resin layer in addition to the thermoplastic resin layer, or may be composed of only the thermoplastic resin layer. This is because thermoplastic resins have higher toughness than thermosetting resins and can provide high strength.
  • the material of the thermoplastic resin layer is not particularly limited, but examples thereof include dry film resist.
  • the thermoplastic resin layer is preferably composed of a photosensitive resin layer made of a photosensitive thermoplastic resin. This is because the process of forming wiring conductors can be used. Examples of photosensitive thermoplastic resins include dry film resists used for patterning.
  • thermoplastic resin layer may be composed of, for example, a UV-releasable resin layer or a thermally-releasable resin layer, and consists of a photosensitive resin layer, a UV-releasable resin layer, and a thermally-releasable resin layer. It is preferable to configure to have at least one selected from the group.
  • the (n+2)th wiring conductor 15B is leveled as necessary, and the film-like or sheet-like support substrate 16A is formed into the (n+1)th insulating resin layer 15A and the (n+2)th wiring. It can be crimped and laminated by placing it on the conductor 15B and laminating it.
  • thermoplastic resin layer is composed of a photosensitive resin layer
  • the (n+2)th wiring conductor 15B is leveled as necessary, and the (n+1)th wiring conductor 15B is ) of the insulating resin layer 15A and the (n+2)th wiring conductor 15B
  • the entire surface of the photosensitive resin layer is exposed to light for curing.
  • thermoplastic resin layer is composed of a UV-releasable resin layer or a thermally-releasable resin layer
  • a step of laminating the UV-releasable resin layer or the thermally-releasable resin layer for example, the (n+2)th wiring conductor 15B
  • arrange the UV peelable resin layer or heat peelable resin layer on the (n+1)th insulating resin layer 15A and the (n+2)th wiring conductor 15B, laminate and stack can include steps.
  • the thickness of the support substrate 16A is appropriately set as desired, and is not particularly limited.
  • At least the core resin layer 11A is removed from the support substrate laminate 16 by peeling means for removing the first metal layer 11B.
  • the core resin layer 11A and, in some cases, a portion (eg, carrier) of the first metal layer 11B are peeled off by the peeling means (eg, peeling layer or release layer), leaving the remaining first metal layer.
  • the peeling means eg, peeling layer or release layer
  • At least part of the peeling means of the first metal layer 11B may be peeled together with at least the core resin layer 11A, or may remain without being peeled off. Either physical means or chemical means can be adopted as the means for peeling at least the core resin layer 11A in the peeling means. is preferred.
  • first metal layer removing step After the core resin layer peeling step, for example, as shown in FIG. (first metal layer removing step).
  • the means for removing the first metal layer 11B is not particularly limited, but it can be removed using, for example, a sulfuric acid-based or hydrogen peroxide-based etchant.
  • the sulfuric acid-based or hydrogen peroxide-based etchant is not particularly limited, and those used in the industry can be used.
  • the means for removing the support substrate 16A is not particularly limited, and can be appropriately selected according to the material of the support substrate 16A.
  • the support substrate 16A may be removed by a chemical solution such as an aqueous solution of sodium hydroxide, by laser, or by plasma treatment.
  • the layer may be removed by exfoliation by irradiating with light in the ultraviolet region, and in the case of a heat-peelable resin layer, it may be removed by exfoliation by heat treatment.
  • solder resist layers 20A and 20B are formed. Specifically, for example, a solder resist layer 20A is formed on the first insulating resin layer 13A and the first wiring conductors 12 so that the first wiring conductors 12 are partially exposed, and the first ( A solder resist layer 20B is formed on the n+1) insulating resin layer 15A and the (n+2)th wiring conductor 15B so that the (n+1)th wiring conductor 15B is partially exposed (solder resist layer forming step). .
  • the method of forming the solder resist layers 20A and 20B is not particularly limited, and known means can be appropriately adopted.
  • the solder resist layers 20A and 20B are formed by coating the entire surface of both surfaces of the support substrate removal body 19 with the solder resist, curing the solder resist by exposing through a negative film on which a circuit pattern is formed, and developing the uncured portions. can do.
  • the solder resist layers 20A and 20B can be formed by pattern-printing a solder resist on both surfaces of the support substrate removal body 19 by screen printing, and curing the solder resist by irradiating ultraviolet rays or heating. That is, the solder resist layers 20A and 20B are after the hardening treatment.
  • solder-resist layer forming step for example, on both surfaces of the support substrate removed body 19, the first wiring conductor 12 exposed from the solder-resist layer 20A and the (n+2)-th wiring conductor 15B exposed from the solder-resist layer 20B.
  • a gold plating layer is formed on the Thus, a package substrate for mounting a semiconductor element is obtained.
  • the supporting substrate-attached laminate 16 according to the present embodiment is obtained, for example, in an intermediate step (supporting substrate laminating step) of the manufacturing method of the package substrate for mounting a semiconductor element, as shown in FIG. 2(F).
  • the laminated body 16 with a support substrate includes a core resin layer 11A, a first metal layer 11B provided on at least one surface side of the core resin layer 11A and provided with peeling means, and a first insulating resin layer 13A provided in the first insulating resin layer 13B, a first wiring conductor 12 embedded in the first insulating resin layer 13B, and a second wiring conductor provided on the first insulating resin layer 13B 14B, the (m+1)th insulating resin layer 15A provided on the first insulating resin layer 13B so as to embed the (m+1)th wiring conductor, and the (m+1)th insulating resin layer 15A.
  • the (m+2)th wiring conductor 15B provided thereabove is repeated n times from the second insulating resin layer 15A to the (n+1)th insulating resin layer 15A and from the third wiring conductor 15B to the (n+2)th insulating resin layer 15A. ) and the wiring conductor 15B.
  • m and n are integers of 1 or more, provided that m ⁇ n.
  • the supporting substrate-equipped laminate 16 is laminated on the (n+1)-th insulating resin layer 15A and the (n+2)-th wiring conductor 15B, has a thermoplastic resin layer, and removes at least the core resin layer 11A by peeling means. It has a support substrate 16A which is removed after peeling off the .
  • the thickness of the first metal layer 11B from the end face of the first wiring conductor 12 side to the peeling means is 6 ⁇ m or more, further 10 ⁇ m or more, further 15 ⁇ m or more, at least the core resin
  • the first wiring conductor 12 to the (n+2)th wiring conductor 15B and the first insulating resin layer 13A to the (n+1)th insulating resin layer 15A can be further reinforced. Therefore, it is preferable.
  • the peeling means Since at least the core resin layer 11A is peeled off, the support substrate 16A separates the (n+2)th wiring conductor 15B from the first wiring conductor 12 and the (n+1)th insulation from the first insulating resin layer 13A. It is possible to reinforce the resin layer 15A and suppress damage thereof. Therefore, a package substrate for mounting a semiconductor element can be manufactured satisfactorily.
  • a method of manufacturing a package substrate for mounting a semiconductor element according to the second embodiment of the present invention includes a first solder resist layer forming step between the wiring lamination step and the support substrate lamination step of the first embodiment. Moreover, it includes a second solder-resist layer forming step instead of the solder-resist layer forming step of the first embodiment.
  • Other steps first laminate preparation step, first wiring formation step, second laminate formation step, second wiring formation step, wiring lamination step, support substrate lamination step, core resin layer peeling step, The first metal layer removing step, the supporting substrate removing step, and the plating finishing step) are the same as in the first embodiment.
  • FIGS. 4 and 5 show each step of the manufacturing method of the semiconductor element mounting package substrate according to the second embodiment.
  • this method of manufacturing a package substrate for mounting a semiconductor element for example, as in the first embodiment, first, a first laminate preparation step, a first wiring formation step, a second laminate formation step, a second , a wiring formation process and a wiring lamination process.
  • solder-resist layer 20B is formed so that 15B is partially exposed (first solder-resist layer forming step).
  • the method of forming the solder resist layer 20B is the same as in the first embodiment.
  • the solder resist layer 20B is formed and the support substrate 16A is laminated before the core resin layer peeling process, at least when the core resin layer 11A is peeled and after peeling.
  • the first wiring conductor 12 to the (n+2)th wiring conductor 15B and the first insulating resin layer 13A to the (n+1)th wiring conductor 15B are removed. ) can be reinforced more strongly.
  • ⁇ Support substrate lamination step to support substrate removal step> After the first solder-resist layer forming step, for example, as shown in FIG. A support substrate 16A is laminated on 15B in the same manner as in the first embodiment to form a laminate 16 with a support substrate (support substrate lamination step).
  • FIG. 4G in the same manner as in the first embodiment, at least the core resin layer 11A is peeled off by the peeling means for the first metal layer 11B to obtain a core resin layer-removed body. 17 (core resin layer peeling process). Subsequently, for example, as shown in FIG.
  • first metal layer removed body 18 in the same manner as in the first embodiment, the remaining first metal layer 11B is removed to form a first metal layer removed body 18 (first metal layer removed body 18). 1 metal layer removal step).
  • the support substrate 16A is removed in the same manner as in the first embodiment to form a support substrate removed body 19 (support substrate removal step).
  • solder-resist layer 20A is formed so as to be exposed (second solder-resist layer forming step).
  • the method of forming the solder resist layer 20A is the same as in the first embodiment.
  • a gold plating layer is formed on the first wiring conductor 12 exposed from the solder-resist layer 20A and the (n+2)-th wiring conductor 15B exposed from the solder-resist layer 20B. to form Thus, a package substrate for mounting a semiconductor element is obtained.
  • the support substrate-equipped laminate 16 according to the second embodiment is formed in an intermediate step (support substrate lamination step) of the method for manufacturing the package substrate for mounting a semiconductor element.
  • the supporting substrate-attached laminate 16 according to the second embodiment includes the solder resist layer 20B between the (n+1)th insulating resin layer 15A and the (n+2)th wiring conductor 15B, and the supporting substrate 16A. It has the same configuration as the first embodiment except that it is provided.
  • the solder resist layer 20B is formed on the (n+1)th insulating resin layer 15A and the (n+2)th wiring conductor 15B, and the support substrate 16A is laminated, Since at least the core resin layer 11A is peeled off by the peeling means, the first wiring conductor 12 to the (n+2)th wiring conductor 15B, and the first insulating resin layer 13A to the (n+1)th insulating resin layer
  • the layer 15A can be reinforced more strongly, and breakage thereof can be further suppressed.
  • Example 1 A package substrate for mounting a semiconductor element was produced as follows. ⁇ First laminate preparation step> (see FIG. 1(A)) A prepreg (thickness: 0.100 mm: manufactured by Mitsubishi Gas Chemical Company, Inc., product name: GHPL-830NS ST56) that is B-staged by impregnating a glass cloth (glass fiber) with a bismaleimide triazine resin (BT resin) is used as the core resin layer 11A.
  • BT resin bismaleimide triazine resin
  • an ultra-thin copper foil with a carrier copper foil having a thickness of 18 ⁇ m as the first metal layer 11B (ultra-thin copper foil; thickness 5 ⁇ m: manufactured by Mitsui Kinzoku Mining Co., Ltd., product name: MT18SD-H -T5) is placed so that the carrier copper foil side is in contact with the core resin layer 11A, and vacuum pressing is performed under the conditions of a temperature of 220 ⁇ 2 ° C., a pressure of 3 ⁇ 0.2 MPa, and a holding time of 60 minutes to form the core resin layer.
  • a first laminate 11 was produced in which the first metal layers 11B were provided on both surfaces of 11A.
  • pattern electrolytic copper plating (electrolytic copper plating) of about 5 ⁇ m to 20 ⁇ m is applied on a copper sulfate plating line with a copper sulfate concentration of 60 g/L to 80 g/L and a sulfuric acid concentration of 150 g/L to 200 g/L, to form the first wiring.
  • a conductor 12 was formed. After that, the dry film resist was peeled off using an amine-based resist stripper.
  • a copper foil with a resin layer and an ultra-thin copper foil with a carrier copper foil having a thickness of 18 ⁇ m (ultra-thin copper foil (metal layer); Thickness 2 ⁇ m, resin layer thickness 0.015 mm: manufactured by Mitsubishi Gas Chemical Co., Ltd., product name: CRS381NSI) was placed so that the resin layer was in contact with the first wiring conductor 12, and the pressure was 3 ⁇ 0.2 MPa and the temperature was 220 ⁇ Vacuum pressing was performed under conditions of 2° C. and holding time of 60 minutes.
  • the carrier copper foil having a thickness of 18 ⁇ m is peeled off, and a second laminate 13 is formed by laminating a first insulating resin layer 13A and a second metal layer 13B having a thickness of 2 ⁇ m on the first wiring conductor 12. Obtained.
  • the second laminate 13 in which the non-through holes 14A are formed is subjected to desmear treatment using an aqueous solution of sodium permanganate at a temperature of 80 ⁇ 5° C. and a concentration of 55 ⁇ 10 g/L.
  • plating with a thickness of 0.4 ⁇ m to 0.8 ⁇ m by plating plating with a thickness of 5 ⁇ m to 20 ⁇ m was performed by electrolytic copper plating.
  • the inner wall of the non-through hole 14A is connected by plating
  • the first wiring conductor 12 and the second metal layer 13B are electrically connected by plating the inner wall of the non-through hole 14, and the second metal layer 13B is electrically connected by plating.
  • the thickness of the metal layer 13B is increased.
  • a dry film resist LDF515F manufactured by Nikko Materials Co., Ltd., product name
  • a temperature of 110 ⁇ 10° C. and a pressure of 0.50 ⁇ 0.02 MPa Laminated.
  • a negative mask was attached, a circuit pattern was printed using a parallel exposure machine, and an etching resist was formed by developing the dry film resist using a 1% sodium carbonate aqueous solution.
  • the portion of the second metal layer 13B without the etching resist was removed by etching with an aqueous solution of ferric chloride, and then the dry film resist was removed with an aqueous solution of sodium hydroxide to form the second wiring conductor 14B.
  • ⁇ Support substrate lamination step> (see FIG. 2(F))
  • the surface of the fifth wiring conductor 15B is smoothed, and a dry film that is a photosensitive resin layer (thermoplastic resin layer) is used as the support substrate 16A under the conditions of a temperature of 110 ⁇ 10° C. and a pressure of 0.50 ⁇ 0.02 MPa.
  • a resist LDF515F (thickness 15 ⁇ m, manufactured by Nikko Materials Co., Ltd., product name) was laminated. After that, the entire surface was exposed using a parallel exposure machine and cured to obtain a laminated body 16 with a supporting substrate in which the supporting substrate 16A was laminated.
  • solder resist layer 20A having a thickness of 10 ⁇ m is formed on the first insulating resin layer 13A and the first wiring conductors 12 so that the first wiring conductors 12 are partially exposed.
  • a solder resist layer 20B having a thickness of 10 ⁇ m was formed on the fourth insulating resin layer 15A and the fifth wiring conductor 15B so that the fifth wiring conductor 15B was partially exposed.
  • a gold plating layer is formed on the first wiring conductor 12 or the fifth wiring conductor 15B exposed from the solder resist layers 20A and 20B to form a semiconductor element mounting package substrate. got According to this embodiment, no damage was found in the first wiring conductor 12 to the fifth wiring conductor 15B and in the first insulating resin layer 13A to the fourth insulating resin layer 15A, and the package for mounting a semiconductor element was not damaged. A good substrate could be manufactured.
  • Example 2 In the same manner as in Example 1, the first laminate preparation step (see FIG. 1(A)), the first wiring formation step (see FIG. 1(B)), and the second laminate formation step (see FIG. 1 ( C)), a second wiring formation step (see FIG. 1D), and a wiring lamination step (see FIG. 2E).
  • a solder resist layer 20B having a thickness of 10 ⁇ m was formed on the fourth insulating resin layer 15A and the fifth wiring conductor 15B so that the fifth wiring conductor 15B was partially exposed (first solder resist layer 20B).
  • Layer forming step see FIG. 4 (F-1)).
  • a support substrate 16A was formed on the fourth insulating resin layer 15A and the fifth wiring conductor 15B on which the solder resist layer 20B was formed.
  • a dry film resist LDF515F thinness 15 ⁇ m, manufactured by Nikko Materials Co., Ltd., product name
  • a photosensitive resin layer thermoplastic resin layer
  • the core resin layer peeling step (see FIG. 4(G)), the first metal layer removing step (see FIG. 5(H)), and , a supporting substrate removing step (see FIG. 5(I)) was performed.
  • a solder resist layer having a thickness of 10 ⁇ m is formed on the first insulating resin layer 13A and the first wiring conductors 12 so that the first wiring conductors 12 are partially exposed.
  • 20A was formed (second solder resist layer forming step; see FIG. 5 (J-1)).
  • a plating finishing process was performed in the same manner as in Example 1 to obtain a package substrate for mounting a semiconductor element. Also in this example, no damage was observed in the first wiring conductor 12 to the fifth wiring conductor 15B and in the first insulating resin layer 13A to the fourth insulating resin layer 15A. was successfully manufactured.
  • Example 3 In the same manner as in Example 1, the first laminate preparation step (see FIG. 1(A)), the first wiring formation step (see FIG. 1(B)), and the second laminate formation step (see FIG. 1 ( C)), a second wiring formation step (see FIG. 1D), and a wiring lamination step (see FIG. 2E).
  • the surface of the fifth wiring conductor 15B is smoothed, and under the conditions of a temperature of 30 ⁇ 10° C. and a pressure of 0.50 ⁇ 0.02 MPa, a UV peelable resin layer (a thermoplastic resin layer) is formed as the support substrate 16A.
  • the core resin layer peeling step (see FIG. 2(G)) and the first metal layer removing step (see FIG. 3(H)). did Next, the support substrate 16A is irradiated with UV at a dose of 5000 mJ/cm 2 , and a physical force is applied to the boundary between the support substrate 16A and the fifth wiring conductor 15B to remove the support substrate 16A. A body 19 was obtained (support substrate removal step; see FIG. 3(I)). Thereafter, in the same manner as in Example 1, a solder resist layer forming step (see FIG. 3(J)) and a plating finishing step were performed to obtain a package board for mounting a semiconductor element. Also in this example, no damage was observed in the first wiring conductor 12 to the fifth wiring conductor 15B and in the first insulating resin layer 13A to the fourth insulating resin layer 15A. was successfully manufactured.
  • Example 4 In the same manner as in Example 1, the first laminate preparation step (see FIG. 1(A)), the first wiring formation step (see FIG. 1(B)), and the second laminate formation step (see FIG. 1 ( C)), a second wiring formation step (see FIG. 1D), and a wiring lamination step (see FIG. 2E).
  • the surface of the fifth wiring conductor 15B was smoothed, and a heat-peelable resin layer (a thermoplastic resin layer) was formed as the support substrate 16A under the conditions of a temperature of 30 ⁇ 10° C. and a pressure of 0.50 ⁇ 0.02 MPa.
  • the core resin layer peeling step (see FIG. 2(G)) and the first metal layer removing step (see FIG. 3(H)). did Next, the first metal layer-removed body 18 is heated at a temperature of 200 ⁇ 10° C. for a heating time of 20 minutes, and a physical force is applied to the boundary between the support substrate 16A and the fifth wiring conductor 15B to remove the support substrate. 16A was removed to obtain a support substrate removed body 19 (support substrate removal step; see FIG. 3(I)). Thereafter, in the same manner as in Example 1, a solder resist layer forming step (see FIG.
  • Example 1 In the same manner as in Example 1, after performing the first laminate preparation step, the first wiring formation step, the second laminate formation step, the second wiring formation step, and the wiring lamination step, the first A physical force was applied to the boundary between the ultra-thin copper foil of the metal layer and the carrier copper foil to peel and remove at least the core resin layer from the fifth laminate, thereby obtaining a set of laminates. That is, in Comparative Example 1, in Example 1, the core resin layer peeling process was performed without performing the supporting substrate laminating process. After peeling off the core resin layer, an attempt was made to remove the ultra-thin copper foil using a perhydrate sulfuric acid-based soft etchant, but the laminate was damaged.
  • the support substrate 16A could be reinforced and damage could be suppressed when the core resin layer 11A was peeled off and in the processing steps after the peeling. .
  • It can be used to manufacture package substrates for mounting semiconductor devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

【課題】コア樹脂層を剥離する際、又は、剥離した後の加工工程における破損を抑制することができる半導体素子搭載用パッケージ基板の製造方法及び支持基板付積層体を提供する。 【解決手段】コア樹脂層１１Ａと剥離手段を備えた第１の金属層１１Ｂとが積層された第１の積層体１１の第１の金属層１１Ｂの上に、第１の配線導体１２から第（ｎ＋２）の配線導体１５Ｂ、及び、第１の絶縁樹脂層１３Ａから第（ｎ＋１）の絶縁樹脂層１５Ａを積層し、その上に、熱可塑性樹脂層を有する支持基板１６Ａを積層した後、剥離手段において少なくとも前記コア樹脂層を剥離する。

Description

半導体素子搭載用パッケージ基板の製造方法及び支持基板付積層体
　本発明は、半導体素子を搭載する半導体素子搭載用パッケージ基板の製造方法、及び、半導体素子搭載用パッケージ基板を製造するための支持基板付積層体に関する。
　電子機器、通信機器及びパーソナルコンピューターなどに広く用いられる半導体パッケージの高機能化及び小型化は、近年、益々加速している。それに伴い、半導体パッケージにおけるプリント配線板及び半導体素子搭載用パッケージ基板の薄型化が要求されている。薄型化したプリント配線板及び半導体素子搭載用パッケージ基板としては、例えば、コア樹脂層に金属層及び絶縁層を積層したのち、コア樹脂層を剥離したいわゆるコアレス基板が知られている（例えば、特許文献１参照）。
国際公開ＷＯ２０２０／１２１６５１号公報
　しかしながら、このようなコアレス基板では、金属層や絶縁層の厚みが薄くなるに従い、コア樹脂層を剥離する際、又は、剥離した後の加工工程において、金属層や絶縁層が破損してしまう場合があるという問題があった。
　本発明は、このような問題に基づきなされたものであり、コア樹脂層を剥離する際、又は、剥離した後の加工工程における破損を抑制することができる半導体素子搭載用パッケージ基板の製造方法及び支持基板付積層体を提供することを目的とする。
　本発明は以下の通りである。
［１］
　コア樹脂層と、前記コア樹脂層の少なくとも一方の面側に設けられ且つ剥離手段を備えた第１の金属層と、を有する第１の積層体を準備する第１の積層体準備工程と、
　前記第１の金属層の上に、電解めっき及び無電解めっきの少なくとも一方を施して、第１の配線導体を形成する第１の配線形成工程と、
　前記第１の積層体の前記第１の配線導体が設けられた面の上に、第１の絶縁樹脂層と第２の金属層とをこの順で積層して、第２の積層体を形成する第２の積層体形成工程と、
　前記第１の絶縁樹脂層に前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔が形成された表面に電解めっき及び無電解めっきの少なくとも一方を施して、第２の配線導体を形成する第２の配線形成工程と、
　前記第２の配線形成工程の後、更に、第（ｍ＋１）の積層体の第（ｍ＋１）の配線導体が設けられた面の上に、第（ｍ＋１）の絶縁樹脂層と第（ｍ＋２）の金属層とをこの順で積層して、第（ｍ＋２）の積層体を形成する第（ｍ＋２）の積層体形成工程、及び、前記第（ｍ＋１）の絶縁樹脂層に前記第（ｍ＋１）の配線導体に達する非貫通孔を形成し、前記非貫通孔が形成された表面に電解めっき及び無電解めっきの少なくとも一方を施して、第（ｍ＋２）の配線導体を形成する第（ｍ＋２）の配線形成工程を、この順にｎ回繰り返し行い、第２の絶縁樹脂層から第（ｎ＋１）の絶縁樹脂層及び第３の配線導体から第（ｎ＋２）の配線導体を形成する配線積層工程（ｍ及びｎは１以上の整数、但し、ｍ≦ｎ）と、
　前記第（ｎ＋１）の絶縁樹脂層及び前記第（ｎ＋２）の配線導体の上に、熱可塑性樹脂層を有する支持基板を積層し、支持基板付積層体とする支持基板積層工程と、
　前記支持基板積層体から、前記剥離手段において少なくとも前記コア樹脂層を剥離し、コア樹脂層除去体とするコア樹脂層剥離工程と、
　前記コア樹脂層除去体から前記第１の金属層を除去し、第１の金属層除去体とする第１の金属層除去工程と、
　第１の金属層除去体から前記支持基板を除去する支持基板除去工程と、
　を含む半導体素子搭載用パッケージ基板の製造方法。
［２］
　前記熱可塑性樹脂層は、感光性樹脂層、ＵＶ剥離性樹脂層、及び、熱剥離性樹脂層からなる群より選択される少なくとも１つを有する、［１］記載の半導体素子搭載用パッケージ基板の製造方法。
［３］
　前記支持基板除去工程は、前記支持基板を、薬液により除去する工程、レーザーにより除去する工程、プラズマ処理により除去する工程、紫外線領域の光線を照射することにより除去する工程、及び、加熱処理により除去する工程からなる群より選択される少なくとも１つを含む、［１］に記載の半導体素子搭載用パッケージ基板の製造方法。
［４］
　前記第２の積層体形成工程は、前記第１の配線導体に密着処理を施した後、前記絶縁樹脂層及び第２の金属層を加熱加圧してこの順で積層する［１］記載の半導体素子搭載用パッケージ基板の製造方法。
［５］
　前記第２の配線形成工程は、電解めっき及び無電解めっきの少なくとも一方により前記非貫通孔の内壁を接続し、且つ、サブトラクティブ工法又はセミアディティブ工法により前記第２の配線導体を形成する［１］記載の半導体素子搭載用パッケージ基板の製造方法。
［６］
　前記第２の配線形成工程は、レーザーにより前記非貫通孔を形成する［１］記載の半導体素子搭載用パッケージ基板の製造方法。
［７］
　前記コア樹脂層剥離工程は、物理的手段により少なくとも前記コア樹脂層を剥離する［１］記載の半導体素子搭載用パッケージ基板の製造方法。
［８］
　前記コア樹脂層の厚さが１μｍ以上である［１］記載の半導体素子搭載用パッケージ基板の製造方法。
［９］
　前記第１の金属層の厚みが１００μｍ以下である［１］記載の半導体素子搭載用パッケージ基板の製造方法。
［１０］
　前記第１の金属層における前記第１の配線導体の側の端面から前記剥離手段までの厚みが６μｍ以上である［１］記載の半導体素子搭載用パッケージ基板の製造方法。
［１１］
　前記支持基板の厚みが１μｍ以上である［１］記載の半導体素子搭載用パッケージ基板の製造方法。
［１２］
　前記第１の積層体の厚みが２０μｍ以上１０００μｍ以下である［１］記載の半導体素子搭載用パッケージ基板の製造方法。
［１３］
　前記第１の絶縁樹脂層から第（ｎ＋１）の絶縁樹脂層の厚みは、それぞれ、０．１μｍ以上１００μｍ以下である［１］記載の半導体素子搭載用パッケージ基板の製造方法。
［１４］
　前記配線積層工程の後、前記支持基板積層工程の前に、前記第（ｎ＋１）の絶縁樹脂層及び前記第（ｎ＋２）の配線導体の上に、前記第（ｎ＋２）の配線導体が部分的に露出するようにソルダーレジスト層を形成するソルダーレジスト層形成工程を含み、
　前記支持基板積層工程では、前記ソルダーレジスト層を形成した前記第（ｎ＋１）の絶縁樹脂層及び前記第（ｎ＋２）の配線導体の上に、前記支持基板を積層する［１］記載の半導体素子搭載用パッケージ基板の製造方法。
［１５］
　コア樹脂層と、
　前記コア樹脂層の少なくとも一方の面側に設けられ剥離手段を備えた第１の金属層と、
　前記第１の金属層の上に設けられた第１の絶縁樹脂層と、
　前記第１の絶縁樹脂層に埋設された第１の配線導体と、
　前記第１の絶縁樹脂層の上に設けられた第２の配線導体と、
　前記第１の絶縁樹脂層の上に、前記第（ｍ＋１）の配線導体を埋設するように設けられた第（ｍ＋１）の絶縁樹脂層と、第（ｍ＋１）の絶縁樹脂層の上に設けられた第（ｍ＋２）の配線導体とが、ｎ回繰り返し設けられた第２の絶縁樹脂層から第（ｎ＋１）の絶縁樹脂層及び第３の配線導体から第（ｎ＋２）の配線導体と（ｍ及びｎは１以上の整数、但し、ｍ≦ｎ）、
　前記第（ｎ＋１）の絶縁樹脂層及び前記第（ｎ＋２）の配線導体の上に積層され、熱可塑性樹脂層を有し、前記剥離手段において少なくとも前記コア樹脂層を剥離した後に除去される支持基板と、
　を備えた支持基板付積層体。
［１６］
　前記第（ｎ＋１）の絶縁樹脂層及び前記第（ｎ＋２）の配線導体と、前記支持基板との間に設けられたソルダーレジスト層を備えたことを特徴とする［１５］記載の支持基板付積層体。
［１７］
　前記第１の金属層における前記第１の配線導体の側の端面から前記剥離手段までの厚みが６μｍ以上である［１５］記載の支持基板付積層体。
　本発明によれば、第（ｎ＋１）の絶縁樹脂層及び第（ｎ＋２）の配線導体の上に、熱可塑性樹脂層を有する支持基板を積層した後、剥離手段において少なくともコア樹脂層を剥離するようにしたので、支持基板により、第１の配線導体から第（ｎ＋２）の配線導体、及び、第１の絶縁樹脂層から第（ｎ＋１）の絶縁樹脂層を補強することができ、これらの破損を抑制することができる。よって、半導体素子搭載用パッケージ基板を良好に製造することができる。
　また、第（ｎ＋１）の絶縁樹脂層及び第（ｎ＋２）の配線導体の上に、ソルダーレジスト層を形成し、かつ、支持基板を積層した後、少なくともコア樹脂層を剥離するようにすれば、第１の配線導体から第（ｎ＋２）の配線導体、及び、第１の絶縁樹脂層から第（ｎ＋１）の絶縁樹脂層をより強固に補強することができる。
　更に、第１の金属層における第１の配線導体の側の端面から剥離手段までの厚みを６μｍ以上とすれば、剥離手段において少なくともコア樹脂層を剥離する際に、第１の配線導体から第（ｎ＋２）の配線導体、及び、第１の絶縁樹脂層から第（ｎ＋１）の絶縁樹脂層をより強固に補強することができる。
第１の実施形態に係る半導体素子搭載用パッケージ基板の製造方法の各工程を表す図である。 図１に続く各工程を表す図である。 図２に続く各工程を表す図である。 第２の実施形態に係る半導体素子搭載用パッケージ基板の製造方法の各工程を表す図である。 図４に続く各工程を表す図である。
　以下、本発明を実施するための形態（以下、「実施形態」という。）について詳細に説明するが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲で様々な変形が可能である。
[第１の実施形態]
　図１から図３は、第１の実施形態に係る半導体素子搭載用パッケージ基板の製造方法の各工程を表すものである。この半導体素子搭載用パッケージ基板の製造方法は、例えば、以下に説明する各工程（第１の積層体準備工程、第１の配線形成工程、第２の積層体形成工程、第２の配線形成工程、配線積層工程、支持基板積層工程、コア樹脂層剥離工程、第１の金属層除去工程、及び、支持基板除去工程）を含んでいる。また、本実施形態に係る支持基板付積層体は、半導体素子搭載用パッケージ基板を製造するためのものであり、本半導体素子搭載用パッケージ基板の製造方法の途中の工程（支持基板積層工程）において得られるものである。
＜第１の積層体準備工程＞
　まず、例えば、図１（Ａ）に示したように、半導体素子搭載用パッケージ基板を形成する際の基礎基板として、コア樹脂層１１Ａと、コア樹脂層１１Ａの少なくとも一方の面側に設けられ且つ剥離手段を備えた第１の金属層１１Ｂと、を有する第１の積層体１１を準備する（第１の積層体準備工程）。なお、図１では、コア樹脂層１１Ａの一方の面側に、第１の金属層１１Ｂが設けられた場合について示している。図示しないが、第１の金属層１１Ｂはコア樹脂層１１Ａの両面に設けるようにしてもよい。
（コア樹脂層１１Ａ）
　コア樹脂層１１Ａは、特に限定されるものではないが、例えば、ガラスクロス等の基材に熱硬化性樹脂等の絶縁性の樹脂材料（絶縁材料）を含浸させたプリプレグや、絶縁性のフィルム材等により構成することができる。コア樹脂層１１Ａの厚みは、所望に応じて適宜設定されるため、特に限定されないが、例えば、１μｍ以上であることが好ましい。コア樹脂層１１Ａの厚みが１μｍ未満であると、後続の工程で形成する絶縁樹脂層が成形不良となる場合があるからである。
　“プリプレグ”は樹脂組成物等の絶縁材料を基材に含浸又は塗工してなるものである。基材としては、特に限定されず、各種の電気絶縁材料用積層板に用いられる周知のものを適宜使用することができる。基材を構成する材料としては、例えば、Ｅガラス、Ｄガラス、Ｓガラス又はＱガラス等の無機繊維；ポリイミド、ポリエステル又はテトラフルオロエリレン等の有機繊維；及びそれらの混合物等が挙げられる。基材は、特に限定されるものではないが、例えば、織布、不織布、ロービング、チョップドストランドマット、サーフェシングマット等の形状を有するものを適宜用いることができる。基材の材質及び形状は、目的とする成形物の用途や性能により選択され、必要により単独もしくは２種類以上の材質及び形状の使用も可能である。
　基材の厚みは、コア樹脂層１１Ａの厚みが上述した範囲になれば特に制限はない。また、基材としては、シランカップリング剤等で表面処理したものや機械的に開繊処理を施したものを用いることができ、これら基材は耐熱性や耐湿性、加工性の面から好適である。
　絶縁材料としては、特に限定されず、半導体素子搭載用パッケージ基板の絶縁材料として用いられる公知の樹脂組成物を適宜選定して用いることができる。樹脂組成物としては、耐熱性、耐薬品性の良好な熱硬化性樹脂をベースとして用いることができる。熱硬化性樹脂としては、特に限定されず、例えば、ポリイミド樹脂、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、変性ポリフェニレンエーテル、ビスマレイミドトリアジン樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂及びビニル樹脂が挙げられる。これらの熱硬化性樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　ポリイミド樹脂としては、特に限定されず、市販の製品を適宜選定して用いることができる。例えば、特開２００５－１５６２９号公報に記載の製造方法によって合成される溶媒可溶性ポリイミド樹脂や、ブロック共重合ポリイミド樹脂を用いることができる。ブロック共重合体ポリイミド樹脂としては、例えば、国際公開ＷＯ２０１０－０７３９５２号公報に記載のブロック共重合体ポリイミド樹脂を挙げることができる。具体的には、ブロック共重合ポリイミド樹脂は、第一の構造単位からなるイミドオリゴマーの末端に第二の構造単位からなるイミドオリゴマーが結合している構造Ａ、及び、第二の構造単位からなるイミドオリゴマーの末端に第一の構造単位からなるイミドオリゴマーが結合している構造Ｂ、が交互に繰り返される構造を有する共重合ポリイミド樹脂であれば、特に限定されない。なお、第二の構造単位は、第一の構造単位とは異なる。これらのブロック共重合ポリイミド樹脂は、極性溶媒中で、テトラカルボン酸二無水物とジアミンとを反応させイミドオリゴマーとした後、更にテトラカルボン酸二無水物と別のジアミン、或いは、別のテトラカルボン酸二無水物とジアミンを加え、イミド化する逐次重合反応によって合成することができる。これらのポリイミド樹脂は、１種類を単独で用いてもよいし、２種以上を混合して用いてもよい。
　フェノール樹脂としては、特に限定されず、１分子中に１個以上（好ましくは２～１２、より好ましくは２～６、さらに好ましくは２～４、一層好ましくは２または３、より一層好ましくは２）のフェノール性ヒドロキシ基を有する化合物又は樹脂であれば、一般に公知のものを使用できる。例えば、ビスフェノールＡ型フェノール樹脂、ビスフェノールＥ型フェノール樹脂、ビスフェノールＦ型フェノール樹脂、ビスフェノールＳ型フェノール樹脂、フェノールノボラック樹脂、ビスフェノールＡノボラック型フェノール樹脂、グリシジルエステル型フェノール樹脂、アラルキルノボラック型フェノール樹脂、ビフェニルアラルキル型フェノール樹脂、クレゾールノボラック型フェノール樹脂、多官能フェノール樹脂、ナフトール樹脂、ナフトールノボラック樹脂、多官能ナフトール樹脂、アントラセン型フェノール樹脂、ナフタレン骨格変性ノボラック型フェノール樹脂、フェノールアラルキル型フェノール樹脂、ナフトールアラルキル型フェノール樹脂、ジシクロペンタジエン型フェノール樹脂、ビフェニル型フェノール樹脂、脂環式フェノール樹脂、ポリオール型フェノール樹脂、リン含有フェノール樹脂及び水酸基含有シリコーン樹脂類が挙げられる。これらのフェノール樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　熱硬化性樹脂の中でも、エポキシ樹脂は耐熱性、耐薬品性及び電気特性に優れ、比較的安価であることから、絶縁材料として好適に用いることができる。エポキシ樹脂としては、１分子中に１個以上（好ましくは２～１２、より好ましくは２～６、さらに好ましくは２～４、一層好ましくは２または３、より一層好ましくは２）のエポキシ基を有する化合物または樹脂であれば特に限定されず、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、脂環式エポキシ樹脂、脂肪族鎖状エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡノボラック型エポキシ樹脂、ビフェノールのジグリシジルエテール化物、ナフタレンジオールのジグリシジルエテール化物、フェノール類のジグリシジルエテール化物、アルコール類のジグリシジルエテール化物、及びこれらのアルキル置換体、ハロゲン化物、水素添加物が挙げられる。これらのエポキシ樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。また、このエポキシ樹脂とともに用いる硬化剤はエポキシ樹脂を硬化させるものであれば、限定することなく使用でき、例えば、多官能フェノール類、多官能アルコール類、アミン類、イミダゾール化合物、酸無水物、有機リン化合物及びこれらのハロゲン化物が挙げられる。これらのエポキシ樹脂硬化剤は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　シアネート樹脂は、加熱によりトリアジン環を繰り返し単位とする硬化物を生成する樹脂であり、硬化物は誘電特性に優れる。このため、特に高周波特性が要求される場合などに好適である。シアネート樹脂としては、
１分子中に１個以上（好ましくは２～１２、より好ましくは２～６、さらに好ましくは２～４、一層好ましくは２または３、より一層好ましくは２）のシアナト基（シアン酸エステル基）により置換された芳香族部分を分子中に有する化合物または樹脂であれば特に限定されないが、例えば、２，２－ビス（４－シアナトフェニル）プロパン、ビス（４－シアナトフェニル）エタン、２，２－ビス（３，５ジメチル－４－シアナトフェニル）メタン、２，２－（４－シアナトフェニル）－１，１，１，３，３，３－ヘキサフルオロプロパン、α，α’－ビス（４－シアナトフェニル）－ｍ－ジイソプロピルベンゼン、フェノールノボラック及びアルキルフェノールノボラックのシアネートエステル化物等が挙げられる。その中でも、２，２－ビス（４－シアナトフェニル）プロパンは、硬化物の誘電特性と硬化性とのバランスが特に良好であり、コスト的にも安価であるため好ましい。これらシアネートエステル化合物等のシアネート樹脂は、１種類を単独で用いてもよく、２種類以上を混合して用いてもよい。また、前記シアネートエステル化合物は予め一部が三量体や五量体にオリゴマー化されていてもよい。
　さらに、シアネート樹脂に対して硬化触媒や硬化促進剤を併用することもできる。硬化触媒としては、例えば、マンガン、鉄、コバルト、ニッケル、銅、亜鉛等の金属類を用いることができ、具体的には、２－エチルヘキサン酸塩、オクチル酸塩等の有機金属塩やアセチルアセトン錯体などの有機金属錯体を挙げることができる。硬化触媒は、１種類を単独で使用してもよいし、２種類以上を混合して使用してもよい。
　また、硬化促進剤としてはフェノール類を使用することが好ましく、ノニルフェノール、パラクミルフェノールなどの単官能フェノールや、ビスフェノールＡ、ビスフェノールＦ、ビスフェノールＳなどの二官能フェノール、又は、フェノールノボラック、クレゾールノボラックなどの多官能フェノールなどを用いることができる。硬化促進剤は、１種類を単独で使用してもよいし、２種類以上を混合して使用してもよい。
　マレイミド樹脂としては、１分子中に１個以上（好ましくは２～１２、より好ましくは２～６、さらに好ましくは２～４、一層好ましくは２または３、より一層好ましくは２）のマレイミド基を有する化合物または樹脂であれば、一般に公知のものを使用できる。例えば、４，４－ジフェニルメタンビスマレイミド、フェニルメタンマレイミド、ｍ－フェニレンビスマレイミド、２，２－ビス（４－（４－マレイミドフェノキシ）－フェニル）プロパン、３，３－ジメチル－５，５－ジエチル－４，４－ジフェニルメタンビスマレイミド、４－メチル－１，３－フェニレンビスマレイミド、１，６－ビスマレイミド－（２，２，４－トリメチル）ヘキサン、４，４－ジフェニルエーテルビスマレイミド、４，４－ジフェニルスルフォンビスマレイミド、１，３－ビス（３－マレイミドフェノキシ）ベンゼン、１，３－ビス（４－マレイミドフェノキシ）ベンゼン、ポリフェニルメタンマレイミド、ノボラック型マレイミド、ビフェニルアラルキル型マレイミド、及びこれらマレイミド化合物のプレポリマー、もしくはマレイミド化合物とアミン化合物のプレポリマーが挙げられるが、特に制限されるものではない。これらのマレイミド樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　変性ポリフェニレンエーテルは、硬化物の誘電特性を向上させることができるという観点から、有用である。変性ポリフェニレンエーテルとしては、例えば、ポリ（２，６－ジメチル－１，４－フェニレン）エーテル、ポリ（２，６－ジメチル－１，４－フェニレン）エーテルとポリスチレンとのアロイ化ポリマー、ポリ（２，６ジメチル－１，４－フェニレン）エーテルとスチレン－ブタジエンコポリマーとのアロイ化ポリマー、ポリ（２，６－ジメチル－１，４－フェニレン）エーテルとスチレン－無水マレイン酸コポリマのアロイ化ポリマー、ポリ（３，６－ジメチル－１，４－フェニレン）エーテルとポリアミドとのアロイ化ポリマー、ポリ（２，６－ジメチル－１、４－フェニレン）エーテルとスチレン－ブタジエン－アクリロニトリルコポリマーとのアロイ化ポリマー、オリゴフェニレンエーテルなどが挙げられる。また、ポリフェニレンエーテルに反応性や重合性を付与するために、ポリマー鎖末端にアミン基、エポキシ基、カルボン基、スチリル基などの官能基を導入したり、ポリマー鎖側鎖にアミン基、エポキシ基、カルボキシル基、スチリル基、メタクリル基などの官能基を導入してもよい。
　イソシアネート樹脂としては、特に限定されず、例えば、フェノール類とハロゲン化シアンとの脱ハロゲン化水素反応により得られるイソシアネート樹脂がある。イソシアネート樹脂としては、例えば、４，４’－ジフェニルメタンジイソシアネートＭＤＩ、ポリメチレンポリフェニルポリイソシアネート、トリレンジイソシアネート、ヘキサメチレンジイソシアネートが挙げられる。これらのイソシアネート樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　ベンゾシクロブテン樹脂としては、シクロブテン骨格を含む樹脂であれば特に限定されないが、例えば、ジビニルシロキサン－ビスベンゾシクロブテン（ダウケミカル社製）を用いることができる。これらのベンゾシクロブテン樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　ビニル樹脂としては、ビニルモノマーの重合体もしくは共重合体であれば特に限定されない。ビニルモノマーとしては、特に制限されず、例えば、（メタ）アクリル酸エステル誘導体、ビニルエステル誘導体、マレイン酸ジエステル誘導体、（メタ）アクリルアミド誘導体、スチレン誘導体、ビニルエーテル誘導体、ビニルケトン誘導体、オレフィン誘導体、マレイミド誘導体、（メタ）アクリロニトリルが挙げられる。これらのビニル樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　絶縁材料として用いられる樹脂組成物には、誘電特性、耐衝撃性及びフィルム加工性などを考慮して、熱可塑性樹脂をブレンドすることもできる。熱可塑性樹脂としては、特に限定されず、例えば、フッ素樹脂、ポリカーボネート、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリアクリレート、ポリアミド、ポリアミドイミド、ポリブタジエンなどを挙げることができる。熱可塑性樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。また、フッ素樹脂は、特に限定されず、例えば、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリフッ化ビニリデン及びポリフッ化ビニルが挙げられる。これらのフッ素樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　熱可塑性樹脂の中でも、耐湿性に優れ、更に金属に対する接着剤が良好な観点から、ポリアミドイミド樹脂が有用である。ポリアミドイミド樹脂の原料は、特に限定されるものではないが、酸性分としては、無水トリメリット酸、無水トリメリット酸モノクロライドが挙げられ、アミン成分としては、メタフェニレンジアミン、パラフェニレンジアミン、４，４’－ジアミノジフェニルエーテル、４，４’－ジアミノジフェニルメタン、ビス［４－（アミノフェノキシ）フェニル］スルホン、２，２’－ビス［４－（４－アミノフェノキシ）フェニル］プロパンなどが挙げられる。ポリアミドイミド樹脂は、乾燥性を向上させるためにシロキサン変性としてもよく、この場合、アミノ成分としてシロキサンジアミンを用いることができる。ポリアミドイミド樹脂は、フィルム加工性を考慮すると、分子量が５万以上のものを用いるのが好ましい。
　上述の熱可塑性樹脂については、主としてプリプレグに用いられる絶縁材料として説明をしたが、これら熱可塑性樹脂はプリプレグとしての使用に限定されない。例えば、上述の熱可塑性樹脂を用いてフィルムに加工したもの（フィルム材）を、コア樹脂層１１Ａとしてもよい。
　絶縁材料として用いられる樹脂組成物には、充填材が混合されていてもよい。充填材としては、特に限定されないが、例えば、アルミナ、ホワイトカーボン、チタンホワイト、酸化チタン、酸化亜鉛、酸化マグネシウム、酸化ジルコニウム等の金属酸化物（水和物を含む）、水酸化アルミニウム、ベーマイト、水酸化マグネシウム等の金属水酸化物、天然シリカ、溶融シリカ、合成シリカ、アモルファスシリカ、アエロジル、中空シリカ等のシリカ類、クレー、カオリン、タルク、マイカ、ガラス粉、石英粉、シラスバルーン等の無機系の充填材（無機充填材）の他、スチレン型、ブタジエン型、アクリル型などのゴムパウダー、コアシェル型のゴムパウダー、シリコーンレジンパウダー、シリコーンゴムパウダー、シリコーン複合パウダーなどの有機系の充填材（有機充填材）が挙げられる。これら充填材は、１種類を単独で使用してもよいし、２種類以上を混合して使用してもよい。
　絶縁材料として用いられる樹脂組成物は、有機溶媒を含有していてもよい。有機溶媒としては、特に限定されるものではなく、ベンゼン、トルエン、キシレン、トリメチルベンゼンのような芳香族炭化水素系溶媒；アセトン、メチルエチルケトン、メチルイノブチルケトンのようなケトン系溶媒；テトラヒドロフランのようなエーテル系溶媒；イソプロパノール、ブタノールのようなアルコール系溶媒；２－メトキシエタノール、２－ブトキシエタノールのようなエーテルアルコール溶媒；Ｎ－メチルピロリドン、Ｎ、Ｎ－ジメチルホルムアミド、Ｎ、Ｎ－ジメチルアセトアミドのようなアミド系溶媒などを、所望に応じて併用することができる。尚、プリプレグを作製する場合におけるワニス中の溶媒量は、樹脂組成物全体に対して４０質量％～８０質量％の範囲とすることが好ましい。また、前記ワニスの粘度は２０ｃＰ～１００ｃＰ（２０ｍＰａ・ｓ～１００ｍＰａ・ｓ）の範囲が望ましい。
　絶縁材料として用いられる樹脂組成物は、難燃剤を含有していてもよい。難燃剤としては、特に限定されるものではないが、例えば、デカブロモジフェニルエーテル、テトラブロモビスフェノールＡ、テトラブロモ無水フタル酸、トリブロモフェノールなどの臭素化合物、トリフェニルフォスフェート、トリキシレルフォスフェート、クレジルジフェニルフォスフェートなどのリン化合物、赤リン及びその変性物、三酸化アンチモン、五酸化アンチモンなどのアンチモン化合物、メラミン、シアヌール酸、シアヌール酸メラミンなどのトリアジン化合物など公知慣例の難燃剤を用いることができる。
　絶縁材料として用いられる樹脂組成物に対して、さらに必要に応じて上述の硬化剤、硬化促進剤や、その他、熱可塑性粒子、着色剤、紫外線不透過剤、酸化防止剤、還元剤などの各種添加剤や充填材を加えることができる。
　本実施形態においてプリプレグは、例えば、上述した基材に対する樹脂組成物の付着量が、乾燥後のプリプレグにおける樹脂含有率で２０質量％以上９０質量％以下となるように、樹脂組成物（ワニスを含む）を基材に含浸又は塗工した後、１００℃以上２００℃以下の温度で１分から３０分間加熱乾燥することで、半硬化状態（Ｂステージ状態）のプリプレグとして得ることができる。そのようなプリプレグとしては、例えば、三菱ガス化学株式会社製の、ＧＨＰＬ－８３０ＮＳ（製品名）、ＧＨＰＬ－８３０ＮＳＦ（製品名）を使用することができる。
（第１の金属層１１Ｂ）
　第１の金属層１１Ｂは、例えば、キャリア付金属箔により構成することができる。キャリア付金属箔は、例えば、キャリアに剥離手段である剥離層を介して金属箔を積層したものである。キャリア付金属箔には市販品を用いることもでき、例えば、三井金属鉱業株式会社製のＭＴ１８ＳＤ－Ｈ－Ｔ５（製品名）を使用することができる。第１の金属層１１Ｂの厚みは、例えば、１００μｍ以下であることが好ましい。微細配線を形成するためには金属層の厚みが薄い方が有利であるからである。また、第１の金属層１１Ｂの厚みは、０．５μｍ以上であればより好ましい。更に、第１の金属層１１Ｂの厚みは、１μｍ以上１００μｍ以下であればより好ましい。
　キャリアは、例えば、各種金属箔により構成することができるが、厚さの均一性及び箔の耐食性などの点から銅箔により構成することが好ましい。キャリアの厚みは、金属箔の厚みよりも厚く、例えば、３μｍ以上１００μｍ以下とすることができ、５μｍ以上５０μｍ以下が好ましく、６μｍ以上３０μｍ以下が更に好ましい。
　剥離層は、キャリアと金属箔とを容易に剥離できるようにするためのものである。剥離層の材料は、特に限定されず、各種の周知のものを適宜使用することができる。例えば、有機系の材料であれば、窒素含有有機化合物、硫黄含有有機化合物、カルボン酸等が挙げられる。窒素含有有機化合物の例としては、トリアゾール化合物、イミダゾール化合物等が挙げられ、中でもトリアゾール化合物は剥離性が安定しやすい点で好ましい。トリアゾール化合物の例としては、１，２，３－ベンゾトリアゾール、カルボキシベンゾトリアゾール、Ｎ‘，Ｎ’－ビス（ベンゾトリアゾリルメチル）ユリア、１Ｈ－１，２，４－トリアゾール及び３－アミノ－１Ｈ－１，２，４－トリアゾール等が挙げられる。硫黄含有有機化合物の例としては、メルカプトベンゾチアゾール、チオシアヌル酸、２－ベンズイミダゾールチオール等が挙げられる。カルボン酸の例としては、モノカルボン酸、ジカルボン酸等が挙げられる。また、無機系の材料であれば、Ｎｉ、Ｍｏ、Ｃｏ、Ｃｒ、Ｆｅ、Ｔｉ、Ｗ、Ｐ、Ｚｎ等のうち少なくとも１種からなる金属若しくは合金、又はこれらの酸化物が挙げられる。剥離層の厚みは、例えば、１ｎｍ以上１μｍ以下とすることができ、好ましくは５ｎｍ以上５００ｎｍ以下である。
　金属箔は、例えば、各種金属箔により構成することができるが、厚さの均一性及び箔の耐食性などの点から銅箔により構成することが好ましい。金属箔の厚みは、所望に応じて適宜設定されるため、特に限定されないが、例えば、０．５μｍ以上７０μｍ以下とすることができ、１μｍ以上５０μｍ以下が好ましく、６μｍ以上３０μｍ以下が更に好ましい。
　第１の金属層１１Ｂは、キャリアがコア樹脂層１１Ａの側となるように設けてもよく、金属箔がコア樹脂層１１Ａの側となるように設けてもよい。第１の金属層１１Ｂにおけるコア樹脂層１１Ａと反対側の端面から剥離手段までの厚み、すなわち、後述する第１の配線導体１２の側の端面から剥離手段までの厚みは、６μｍ以上であることが好ましく、１０μｍ以上であればより好ましく、１５μｍ以上であれば更に好ましい。後述するコア樹脂層剥離工程において、少なくともコア樹脂層１１Ａを剥離する際に、第１の配線導体１２から第（ｎ＋２）の配線導体１５Ｂ、及び、第１の絶縁樹脂層１３Ａから第（ｎ＋１）の絶縁樹脂層１５Ａを補強し、これらの破損を抑制することができるからである。また、第１の金属層１１Ｂにおけるコア樹脂層１１Ａと反対側の端面から剥離手段までの厚み、すなわち、後述する第１の配線導体１２の側の端面から剥離手段までの厚みは、７０μｍ以下が好ましく、５０μｍ以下であればより好ましく、３０μｍ以下であれば更に好ましい。後述する第１の金属層除去工程において、残存する第１の金属層１１Ｂの除去に時間がかかるからである。
　また、第１の金属層１１Ｂは、剥離手段である剥型層を有する金属箔により構成することもできる。この場合、剥型層がコア樹脂層１１Ａの側となるように積層される。剥型層としては、例えば、ケイ素化合物を少なくとも含む層が挙げられ、例えば、金属箔上に、シラン化合物を単独又は複数組合せてなるケイ素化合物を付与することで、形成することができる。尚、ケイ素化合物を付与する手段は特に限定されるものではなく、例えば、塗布等の公知の手段を用いることができる。金属箔の剥型層との接着面には防錆処理を施す（防錆処理層を形成する）ことができる。防錆処理は、ニッケル、錫、亜鉛、クロム、モリブデン、コバルトのいずれか、若しくはそれらの合金を用いて行うことができる。剥型層の厚みは、特に限定されるものではないが、除去性及び剥離性の観点から、５ｎｍ以上１００ｎｍ以下が好ましく、１０ｎｍ以上８０ｎｍ以下が更に好ましく、２０ｎｍ以上６０ｎｍ以下が特に好ましい。また、金属箔としては、厚さの均一性及び箔の耐食性などの点から銅箔が好ましい。この場合も、第１の金属層１１Ｂにおけるコア樹脂層１１Ａと反対側の端面から剥離手段までの厚み、すなわち、後述する第１の配線導体１２の側の端面から剥離手段までの厚みは、上述した通りとすることが好ましい。
　なお、第１の積層体１１は、例えば、コア樹脂層１１Ａと第１の金属層１１Ｂとを積層し、加熱加圧して圧着することにより作製することができる。第１の積層体１１の厚みは、例えば、２０μｍ以上１０００μｍ以下とすることができ、２０μｍ以上９５０μｍ以下が好ましく、２０μｍ以上９００μｍ以下が更に好ましい。
＜第１の配線形成工程＞
　次いで、例えば、図１（Ｂ）に示したように、第１の積層体１１の第１の金属層１１Ｂの上に、電解めっき及び無電解めっきの少なくとも一方を施して、第１の配線導体１２を形成する（第１の配線形成工程）。具体的には、例えば、第１の金属層１１Ｂの上にめっき用レジストをラミネートし、めっき用レジストに回路パターンを焼き付け、現像してめっき用レジストパターンを形成した後、パターン電解めっきを施して、第１の配線導体１２を形成し、めっき用レジストを除去することにより形成することができる。
　めっき用レジストは、特に限定されず、例えば、市販のドライフィルムレジストなど公知のものを適宜選択して用いることができる。また、めっき用レジストの焼付け、現像、及び、除去についても、特に限定されず、公知の手段及び装置を用いて実施することができる。更に、第１の配線導体１２を形成するためのパターン電解めっきについても、特に限定されず、公知の方法を適宜用いることができる。第１の配線導体１２は、銅めっきにより形成することが好ましい。
　第１の配線導体の厚みは、所望に応じて適宜設定されるため、特に限定されないが、例えば、０．５μｍ以上１００μｍ以下とすることができ、１μｍ以上５０μｍ以下が好ましく、１μｍ以上３０μｍ以下がより好ましい。第１の配線導体のパターン幅は、特に限定されず、用途に応じて適宜その幅を選択することができるが、例えば、１μｍ以上１００μｍ以下とすることができ、好ましくは３μｍ以上３０μｍ以下とすることができる。
＜第２の積層体形成工程＞
　続いて、例えば、図１（Ｃ）に示したように、第１の積層体１１の第１の配線導体１２が設けられた面の上に、第１の絶縁樹脂層１３Ａと第２の金属層１３Ｂとをこの順で積層して、第２の積層体１３を形成する（第２の積層体形成工程）。
　第１の絶縁樹脂層１３Ａは、特に限定されるものではないが、例えば、コア樹脂層１１Ａと同様の材料（例えば、プリプレグ又は絶縁性のフィルム材）により構成することができる。第１の絶縁樹脂層１３Ａの厚みは、所望に応じて適宜設定されるため、特に限定されないが、例えば、０．１μｍ以上１００μｍ以下とすることができ、３μｍ以上５０μｍ以下が好ましく、５μｍ以上２０μｍ以下がより好ましい。
　第２の金属層１３Ｂは、各種金属箔により構成することができるが、厚さの均一性及び箔の耐食性などの点から銅箔により構成することが好ましい。第２の金属層１３Ｂの厚みは、所望に応じて適宜設定されるため、特に限定されないが、例えば、０．５μｍ以上１００μｍ以下とすることができ、１μｍ以上５０μｍ以下が好ましく、１μｍ以上３０μｍ以下が更に好ましい。
　第２の積層体形成工程は、特に限定されず、例えば、以下の工程により行うことができる。例えば、第１の配線導体１２の表面に第１の絶縁樹脂層１３Ａとの密着力を得るための密着処理として粗化処理を施した後、樹脂層付きのキャリア付金属箔を樹脂層が第１の配線導体１２と接するように配置して、加熱加圧し、キャリアを剥離することにより、第１の絶縁樹脂層１３Ａと第２の金属層１３Ｂとを積層することができる。粗化処理は、特に限定されず、公知の手段を適宜使用でき、例えば、銅表面粗化液を用いる手段が挙げられる。
　樹脂層付きのキャリア付金属箔は、例えば、キャリア付金属箔の金属箔側に樹脂層を積層したものであり、樹脂層が第１の絶縁樹脂層１３Ａとなり、金属箔が第２の金属層１３Ｂとなる。樹脂層付きのキャリア付金属箔には市販品を用いることもでき、例えば、三菱ガス化学株式会社製のＣＲＳ３８１ＮＳＩ（製品名）を使用することができる。樹脂層付きのキャリア付金属箔の加熱加圧条件は、特に限定されず、例えば、温度２２０±２℃、圧力３±０．２ＭＰａ、保持時間６０分間の条件にて真空プレスすることができる。
＜第２の配線形成工程＞
　次に、例えば、図１（Ｄ）に示したように、第１の絶縁樹脂層１３Ａに第１の配線導体１２に達する非貫通孔１４Ａを形成し、非貫通孔が形成された表面に電解めっき及び無電解めっきの少なくとも一方を施して、第２の配線導体１４Ｂを形成する（第２の配線形成工程）。第２の配線導体１４Ｂの厚み及びパターン幅は、所望に応じて適宜設定されるため、特に限定されないが、例えば、第１の配線導体１２と同様とすることができる。
　非貫通孔１４Ａを形成する手段は、特に限定されず、例えば、炭酸ガスレーザーなどのレーザーやドリルなどの公知の手段を用いることができる。中でも、レーザーにより非貫通孔１４Ａを形成することが好ましい。微細加工に適しているからである。非貫通孔１４Ａは、第２の金属層１３Ｂを介して第１の絶縁樹脂層１３Ａに形成され、本工程にて形成される第２の配線導体１４Ｂと第１の配線導体１２とを電気的に接続させるために設けられる。非貫通孔１４Ａの数やサイズは、所望に応じて適宜選定することができる。また、非貫通孔１４Ａを形成した後に、過マンガン酸ナトリウム水溶液などを用いてデスミア処理を施すことができる。
　非貫通孔１４Ａを形成した後、電解めっき及び無電解めっきの少なくとも一方を施して非貫通孔１４Ａの内壁にめっき膜を形成し、第１の配線導体１２と第２の金属層１３Ｂとを電気的に接続すると共に、第２の金属層１３Ｂの厚みを増加させ、第２の配線導体１４Ｂを形成することができる。電解銅めっき又は無電解銅めっきを施す方法は、特に限定されるものではなく、公知の方法を採用することができる。めっきは、電解めっき及び無電解めっきのどちらか一方のみでもよいが、電解めっき及び無電解めっきの両方を施すことが好ましい。また、めっきは銅めっきが好ましく、電解銅めっき及び無電解銅めっきの少なくとも一方を施すことが好ましい。
　第２の配線導体１４Ｂの形成方法は、特に限定されず、例えば、サブトラクティブ工法又はセミアディティブ工法などの公知の手段を適宜採用することができる。サブトラクティブ工法の場合には、例えば、まず、非貫通孔１４Ａを形成し、非貫通孔が形成された表面に電解めっき及び無電解めっきの少なくとも一方を施して第２の金属層１３Ｂの厚みを増加させ、必要に応じて整面する。次いで、例えば、ドライフィルムレジスト等をラミネートし、ネガ型マスクを張り合わせて回路パターンを焼付け、現像して、エッチングレジストを形成する。続いて、例えば、エッチングレジストをマスクとして厚みを増加させた第２の金属層１３Ｂをエッチングして第２の配線導体１４Ｂを形成し、エッチングレジストを除去する。
　また、セミアディティブ工法の場合には、例えば、まず、非貫通孔１４Ａを形成した後、第２の金属層１３Ｂをエッチング等により全て除去し、第１の絶縁樹脂層１３Ａを露出させる。次いで、第１の絶縁樹脂層１３Ａの側の表面に無電解銅めっきにより、例えば厚み０．４μｍから２μｍの無電解銅めっき層を形成する。続いて、無電解銅めっき層の上にドライフィルムを熱圧着してレジスト層を設け、露光及び現像を行い、第２の配線導体１４Ｂを形成する部分を除去したレジストパターンを形成する。露光は、例えば、レジスト層の所定部分に活性エネルギー線を照射することにより行い、活性エネルギー線の照射はマスクパターンを通してもよいし、直接活性エネルギー線を照射する直接描画法を用いてもよい。レジストパターンを形成した後、例えばプラズマクリーニング等によりスカム（レジスト残渣）を除去し、レジストパターンをめっきレジストとして、無電解銅めっき層の表面に電解銅めっきにより電解銅めっき層を形成する。電解銅めっき層を設けた後、レジスト剥離液等を用いてレジストパターンを除去し、フラッシュエッチング等により無電解銅めっき層をエッチングして、無電解銅めっき層及び電解銅めっき層からなる第２の配線導体１４Ｂを形成する。
＜配線積層工程＞
　第２の配線形成工程の後、例えば、図２（Ｅ）に示したように、第２の積層体１３の第２の配線導体１４Ｂが設けられた面の上に、更に、第２の積層体形成工程及び第２の配線導体形成工程と同じ工程をｎ回繰り返し行い、（ｎ＋２）層の配線導体を有するビルドアップ構造を形成する（配線積層工程）。ｎは１以上の整数である。繰り返しの回数ｎは、所望に応じて適宜設定されるため、特に限定されないが、例えば、１回以上１０回以下とすることができる。なお、図２では、繰り返しの回数ｎが３回の場合を示している。
　具体的には、配線積層工程では、例えば、第（ｍ＋１）の積層体の第（ｍ＋１）の配線導体が設けられた面の上に、第（ｍ＋１）の絶縁樹脂層１５Ａと第（ｍ＋２）の金属層とをこの順で積層して、第（ｍ＋２）の積層体１５を形成する第（ｍ＋２）の積層体形成工程、及び、第（ｍ＋１）の絶縁樹脂層１５Ａに第（ｍ＋１）の配線導体に達する非貫通孔を形成し、非貫通孔が形成された表面に電解めっき及び無電解めっきの少なくとも一方を施して、第（ｍ＋２）の配線導体１５Ｂを形成する第（ｍ＋２）の配線形成工程を、この順にｎ回繰り返し行い、第２から第（ｎ＋１）の絶縁樹脂層１５Ａ及び第３から第（ｎ＋２）の配線導体１５Ｂを形成する。ｍは１以上の整数、但し、ｍ≦ｎである。
＜支持基板積層工程＞
　配線積層工程の後、例えば、図２（Ｆ）に示したように、第（ｎ＋１）の絶縁樹脂層１５Ａ及び第（ｎ＋２）の配線導体１５Ｂの上に、熱可塑性樹脂層を有する支持基板１６Ａを積層し、支持基板付積層体１６とする（支持基板積層工程）。支持基板１６Ａは、後続のコア樹脂層剥離工程において少なくともコア樹脂層１１Ａを剥離する際、及び、剥離した後の第１の金属層除去工程において第１の金属層１１Ｂを除去する際に、第１の積層体１１の上に形成した第１の配線導体１２から第（ｎ＋２）の配線導体１５Ｂ、及び、第１の絶縁樹脂層１３Ａから第（ｎ＋１）の絶縁樹脂層１５Ａを補強し、これらの破損を抑制するためのものである。また、支持基板１６Ａは、後述するように、少なくともコア樹脂層１１Ａを剥離した後に、除去されるものである。
　支持基板１６Ａは、例えば、熱可塑性樹脂層に加えて熱硬化性樹脂層を有していてもよいが、熱可塑性樹脂層のみにより構成してもよい。熱可塑性樹脂は、熱硬化性樹脂に比べて靭性が高く、高い強度を得ることができるからである。熱可塑性樹脂層の材料は、特に限定されるものではないが、例えば、ドライフィルムレジストが挙げられる。中でも、熱可塑性樹脂層は、感光性の熱可塑性樹脂よりなる感光性樹脂層により構成することが好ましい。配線導体形成の工程が使用できるからである。感光性の熱可塑性樹脂としては、例えば、パターニングに使用されるドライフィルムレジストが挙げられる。また、熱可塑性樹脂層は、例えば、ＵＶ剥離性樹脂層又は熱剥離性樹脂層により構成するようにしてもよく、感光性樹脂層、ＵＶ剥離性樹脂層、及び、熱剥離性樹脂層からなる群より選択される少なくとも１つを有するように構成することが好ましい。
　支持基板１６Ａは、例えば、第（ｎ＋２）の配線導体１５Ｂを必要に応じて整面し、フィルム状又はシート状の支持基板１６Ａを第（ｎ＋１）の絶縁樹脂層１５Ａ及び第（ｎ＋２）の配線導体１５Ｂの上に配置し、ラミネートすることにより圧着して積層することができる。また、熱可塑性樹脂層を感光性樹脂層により構成する場合には、感光性樹脂層を積層する工程として、例えば、第（ｎ＋２）の配線導体１５Ｂを必要に応じて整面し、第（ｎ＋１）の絶縁樹脂層１５Ａ及び第（ｎ＋２）の配線導体１５Ｂの上に感光性樹脂層を配置し、ラミネートした後、感光性樹脂層の全面を露光して硬化する工程を含むことができる。感光性樹脂層の全面を露光、硬化することによって、第（ｎ＋１）の絶縁樹脂層１５Ａ及び第（ｎ＋２）の配線導体１５Ｂに対する密着力があがる。熱可塑性樹脂層をＵＶ剥離性樹脂層又は熱剥離性樹脂層により構成する場合には、ＵＶ剥離性樹脂層又は熱剥離性樹脂層を積層する工程として、例えば、第（ｎ＋２）の配線導体１５Ｂを必要に応じて整面し、第（ｎ＋１）の絶縁樹脂層１５Ａ及び第（ｎ＋２）の配線導体１５Ｂの上にＵＶ剥離性樹脂層又は熱剥離性樹脂層を配置し、ラミネートして積層する工程を含むことができる。支持基板１６Ａの厚みは、所望に応じて適宜設定されるため、特に限定されないが、例えば、１μｍ以上とすることができ、１μｍ以上５０μｍ以下が好ましく、１μｍ以上３０μｍ以下が更に好ましい。
＜コア樹脂層剥離工程＞
　支持基板積層工程の後、例えば、図２（Ｇ）に示したように、支持基板積層体１６から、第１の金属層１１Ｂの剥離手段において少なくともコア樹脂層１１Ａを剥離して除去する。これにより、剥離手段（例えば、剥離層又は剥型層）においてコア樹脂層１１Ａ、及び、場合により第１の金属層１１Ｂの一部（例えば、キャリア）が剥離され、残存する第１の金属層１１Ｂの上に、第１の配線導体１２から第（ｎ＋２）の配線導体１５Ｂ、第１の絶縁樹脂層１３Ａから第（ｎ＋１）の絶縁樹脂層１５Ａ、及び、支持基板１６Ａが積層されたコア樹脂層除去体１７となる（コア樹脂層剥離工程）。なお、第１の金属層１１Ｂの剥離手段の少なくとも一部は、少なくともコア樹脂層１１Ａと共に剥離されてもよく、また、剥離されずに残存してもよい。剥離手段において少なくともコア樹脂層１１Ａを剥離する手段は、物理的手段又は化学的手段のいずれも採用することができるが、例えば、剥離手段に物理的な力を加えて、物理的手段により剥離することが好ましい。
＜第１の金属層除去工程＞
　コア樹脂層剥離工程の後、例えば、図３（Ｈ）に示したように、コア樹脂層除去体１７から、残存する第１の金属層１１Ｂを除去し、第１の金属層除去体１８とする（第１の金属層除去工程）。第１の金属層１１Ｂを除去する手段は、特に限定されるものではないが、例えば、硫酸系又は過酸化水素系エッチング液を用いて除去することができる。硫酸系又は過酸化水素系エッチング液は、特に限定されるものではなく、当業界で使用されているものを使用することができる。
＜支持基板除去工程＞
　第１の金属層除去工程の後、例えば、図３（Ｉ）に示したように、第１の金属層除去体１８から、支持基板１６Ａを除去し、支持基板除去体１９とする（支持基板除去工程）。支持基板１６Ａを除去する手段は、特に限定されるものではなく、支持基板１６Ａの材料に応じて適宜選択することができる。支持基板１６Ａは、例えば、水酸化ナトリウム水溶液等の薬液により除去するようにしてもよく、レーザーにより除去するようにしてもよく、プラズマ処理により除去するようにしてもよく、例えばＵＶ剥離性樹脂層の場合は、紫外線領域の光線を照射することにより剥離させて除去するようにしてもよく、熱剥離性樹脂層の場合は加熱処理により剥離させて除去するようにしてもよい。
＜ソルダーレジスト層形成工程＞
　支持基板除去工程の後、例えば、図３（Ｊ）に示したように、支持基板除去体１９の両面に第１の配線導体１２及び第（ｎ＋２）の配線導体１５Ｂが部分的に露出するようにソルダーレジスト層２０Ａ，２０Ｂを形成する。具体的には、例えば、第１の絶縁樹脂層１３Ａ及び第１の配線導体１２の上に、第１の配線導体１２が部分的に露出するようにソルダーレジスト層２０Ａを形成すると共に、第（ｎ＋１）の絶縁樹脂層１５Ａ及び第（ｎ＋２）の配線導体１５Ｂの上に、第（ｎ＋１）の配線導体１５Ｂが部分的に露出するようにソルダーレジスト層２０Ｂを形成する（ソルダーレジスト層形成工程）。
　ソルダーレジスト層２０Ａ，２０Ｂの形成方法は、特に限定されず、公知の手段を適宜採用することができる。例えば、ソルダーレジスト層２０Ａ，２０Ｂは、ソルダーレジストを支持基板除去体１９の両面全面に塗布し、回路パターンが作られたネガフィルムを通して露光することにより硬化し、未硬化部分を現像することにより形成することができる。また、例えば、ソルダーレジスト層２０Ａ，２０Ｂは、支持基板除去体１９の両面にスクリーン印刷によりソルダーレジストをパターン印刷し、紫外線を照射、又は、加熱することにより硬化することにより形成することができる。すなわち、ソルダーレジスト層２０Ａ，２０Ｂは、硬化処理後のものである。
＜めっき仕上げ工程＞
　ソルダーレジスト層形成工程の後、例えば、支持基板除去体１９の両面において、ソルダーレジスト層２０Ａから露出した第１の配線導体１２、及び、ソルダーレジスト層２０Ｂから露出した第（ｎ＋２）の配線導体１５Ｂの上に、金めっき層を形成する。これにより、半導体素子搭載用パッケージ基板が得られる。
＜支持基板付積層体＞
　本実施形態に係る支持基板付積層体１６は、例えば、図２（Ｆ）に示したように、本半導体素子搭載用パッケージ基板の製造方法の途中の工程（支持基板積層工程）において得られる。すなわち、支持基板付積層体１６は、コア樹脂層１１Ａと、コア樹脂層１１Ａの少なくとも一方の面側に設けられ剥離手段を備えた第１の金属層１１Ｂと、第１の金属層１１Ｂの上に設けられた第１の絶縁樹脂層１３Ａと、第１の絶縁樹脂層１３Ｂに埋設された第１の配線導体１２と、第１の絶縁樹脂層１３Ｂの上に設けられた第２の配線導体１４Ｂと、第１の絶縁樹脂層１３Ｂの上に、第（ｍ＋１）の配線導体を埋設するように設けられた第（ｍ＋１）の絶縁樹脂層１５Ａと、第（ｍ＋１）の絶縁樹脂層１５Ａの上に設けられた第（ｍ＋２）の配線導体１５Ｂとが、ｎ回繰り返し設けられた第２の絶縁樹脂層１５Ａから第（ｎ＋１）の絶縁樹脂層１５Ａ及び第３の配線導体１５Ｂから第（ｎ＋２）の配線導体１５Ｂとを備えている。なお、ｍ及びｎは１以上の整数、但し、ｍ≦ｎである。
　また、支持基板付積層体１６は、第（ｎ＋１）の絶縁樹脂層１５Ａ及び第（ｎ＋２）の配線導体１５Ｂの上に積層され、熱可塑性樹脂層を有し、剥離手段において少なくともコア樹脂層１１Ａを剥離した後に除去される支持基板１６Ａを備えている。支持基板付積層体１６は、支持基板１６Ａを備えることにより、上述したように、少なくともコア樹脂層１１Ａを剥離する際に、第１の配線導体１２から第（ｎ＋２）の配線導体１５Ｂ、及び、第１の絶縁樹脂層１３Ａから第（ｎ＋１）の絶縁樹脂層１５Ａを補強し、これらの破損を抑制することができるようになっている。また、上述したように、第１の金属層１１Ｂにおける第１の配線導体１２の側の端面から剥離手段までの厚みを６μｍ以上、更には１０μｍ以上、更には１５μｍ以上とすれば、少なくともコア樹脂層１１Ａを剥離する際に、第１の配線導体１２から第（ｎ＋２）の配線導体１５Ｂ、及び、第１の絶縁樹脂層１３Ａから第（ｎ＋１）の絶縁樹脂層１５Ａをより補強することができるので好ましい。
　このように本実施の形態によれば、第（ｎ＋１）の絶縁樹脂層１５Ａ及び第（ｎ＋２）の配線導体１５Ｂの上に、熱可塑性樹脂層を有する支持基板１６Ａを積層した後、剥離手段において少なくともコア樹脂層１１Ａを剥離するようにしたので、支持基板１６Ａにより、第１の配線導体１２から第（ｎ＋２）の配線導体１５Ｂ、及び、第１の絶縁樹脂層１３Ａから第（ｎ＋１）の絶縁樹脂層１５Ａを補強することができ、これらの破損を抑制することができる。よって、半導体素子搭載用パッケージ基板を良好に製造することができる。
[第２の実施形態]
　本発明の第２の実施形態に係る半導体素子搭載用パッケージ基板の製造方法は、第１の実施形態の配線積層工程と支持基板積層工程との間に、第１のソルダーレジスト層形成工程を含み、かつ、第１の実施形態のソルダーレジスト層形成工程に変えて、第２のソルダーレジスト層形成工程を含むものである。その他の各工程（第１の積層体準備工程、第１の配線形成工程、第２の積層体形成工程、第２の配線形成工程、配線積層工程、支持基板積層工程、コア樹脂層剥離工程、第１の金属層除去工程、支持基板除去工程、及び、めっき仕上げ工程）は、第１の実施形態と同様である。
　図４及び図５は、第２の実施形態に係る半導体素子搭載用パッケージ基板の製造方法の各工程を表すものである。この半導体素子搭載用パッケージ基板の製造方法では、まず、例えば、第１の実施形態と同様に、第１の積層体準備工程、第１の配線形成工程、第２の積層体形成工程、第２の配線形成工程、及び、配線積層工程を行う。
＜第１のソルダーレジスト層形成工程＞
　配線積層工程の後、例えば、図４（Ｆ－１）に示したように、第（ｎ＋１）の絶縁樹脂層１５Ａ及び第（ｎ＋２）の配線導体１５Ｂの上に、第（ｎ＋２）の配線導体１５Ｂが部分的に露出するようにソルダーレジスト層２０Ｂを形成する（第１のソルダーレジスト層形成工程）。ソルダーレジスト層２０Ｂの形成方法は、第１の実施形態と同様である。本実施形態では、コア樹脂層剥離工程の前に、ソルダーレジスト層２０Ｂを形成し、かつ、支持基板１６Ａを積層するようにしたので、少なくともコア樹脂層１１Ａを剥離する際、及び、剥離した後の第１の金属層除去工程において第１の金属層１１Ｂを除去する際に、第１の配線導体１２から第（ｎ＋２）の配線導体１５Ｂ、及び、第１の絶縁樹脂層１３Ａから第（ｎ＋１）の絶縁樹脂層１５Ａをより強固に補強することができる。
＜支持基板積層工程から支持基板除去工程＞
　第１のソルダーレジスト層形成工程の後、例えば、図４（Ｆ－２）に示したように、ソルダーレジスト層２０Ｂを形成した第（ｎ＋１）の絶縁樹脂層１５Ａ及び第（ｎ＋２）の配線導体１５Ｂの上に、第１の実施形態と同様にして支持基板１６Ａを積層し、支持基板付積層体１６とする（支持基板積層工程）。次いで、例えば、図４（Ｇ）に示したように、第１の実施形態と同様にして、第１の金属層１１Ｂの剥離手段において少なくともコア樹脂層１１Ａを剥離して、コア樹脂層除去体１７する（コア樹脂層剥離工程）。続いて、例えば、図５（Ｈ）に示したように、第１の実施形態と同様にして、残存する第１の金属層１１Ｂを除去し、第１の金属層除去体１８とする（第１の金属層除去工程）。次に、例えば、図５（Ｉ）に示したように、第１の実施形態と同様にして、支持基板１６Ａを除去し、支持基板除去体１９とする（支持基板除去工程）。
＜第２のソルダーレジスト層形成工程及びめっき仕上げ工程＞
　支持基板除去工程の後、例えば、図５（Ｊ－１）に示したように、第１の絶縁樹脂層１３Ａ及び第１の配線導体１２の上に、第１の配線導体１２が部分的に露出するようにソルダーレジスト層２０Ａを形成する（第２のソルダーレジスト層形成工程）。ソルダーレジスト層２０Ａの形成方法は、第１の実施形態と同様である。その後、第１の実施形態と同様にして、ソルダーレジスト層２０Ａから露出した第１の配線導体１２、及び、ソルダーレジスト層２０Ｂから露出した第（ｎ＋２）の配線導体１５Ｂの上に、金めっき層を形成する。これにより、半導体素子搭載用パッケージ基板が得られる。
＜支持基板付積層体＞
　第２の実施形態に係る支持基板付積層体１６は、例えば、図４（Ｆ－２）に示したように、本半導体素子搭載用パッケージ基板の製造方法の途中の工程（支持基板積層工程）において得られる。すなわち、第２の実施形態に係る支持基板付積層体１６は、第（ｎ＋１）の絶縁樹脂層１５Ａ及び第（ｎ＋２）の配線導体１５Ｂと、支持基板１６Ａとの間に、ソルダーレジスト層２０Ｂを備えたことを除き、第１の実施形態と同一の構成を有している。
　このように本実施の形態によれば、第（ｎ＋１）の絶縁樹脂層１５Ａ及び第（ｎ＋２）の配線導体１５Ｂの上に、ソルダーレジスト層２０Ｂを形成し、かつ、支持基板１６Ａを積層した後、剥離手段において少なくともコア樹脂層１１Ａを剥離するようにしたので、第１の配線導体１２から第（ｎ＋２）の配線導体１５Ｂ、及び、第１の絶縁樹脂層１３Ａから第（ｎ＋１）の絶縁樹脂層１５Ａをより強固に補強することができ、これらの破損をより抑制することができる。
　以下に、実施例により本実施形態を具体的に説明するが、本実施形態はこれらの実施例により何ら制限されるものではない。
［実施例１]
　次のようにして半導体素子搭載用パッケージ基板を作製した。
＜第１の積層体準備工程＞（図１（Ａ）参照）
　ビスマレイミドトリアジン樹脂（ＢＴ樹脂）をガラスクロス（ガラス繊維）に含浸させてＢステージとしたプリプレグ（厚み０．１００ｍｍ：三菱ガス化学株式会社製、製品名：ＧＨＰＬ－８３０ＮＳ　ＳＴ５６）をコア樹脂層１１Ａとし、コア樹脂層１１Ａの両面に、第１の金属層１１Ｂとして厚み１８μｍのキャリア銅箔付極薄銅箔（極薄銅箔；厚み５μｍ：三井金属鉱業株式会社製、製品名：ＭＴ１８ＳＤ－Ｈ－Ｔ５）を、キャリア銅箔側がコア樹脂層１１Ａと接するように配置し、温度２２０±２℃、圧力３±０．２ＭＰａ、保持時間６０分間の条件にて真空プレスを実施し、コア樹脂層１１Ａの両面に第１の金属層１１Ｂが設けられた第１の積層体１１を作製した。
＜第１の配線形成工程＞（図１（Ｂ）参照）
　第１の積層体１１に、温度１１０±１０℃、圧力０．５０±０．０２ＭＰａの条件で、厚み１５μｍのドライフィルムレジストＬＤＦ５１５Ｆ（ニッコー・マテリアルズ株式会社製、製品名）をラミネートした。ドライフィルムレジストへの回路パターンの焼付けを、平行露光機にて実施した後、１％炭酸ナトリウム水溶液を用いてドライフィルムレジストを現像し、めっき用レジストパターンを形成した。次いで、硫酸銅濃度６０ｇ／Ｌ～８０ｇ／Ｌ、硫酸濃度１５０ｇ／Ｌ～２００ｇ／Ｌの硫酸銅めっきラインにて５μｍ～２０μｍほどのパターン電解銅めっき（電解銅めっき）を施し、第１の配線導体１２を形成した。その後、アミン系のレジスト剥離液を用いてドライフィルムレジストを剥離除去した。
＜第２の積層体形成工程＞（図１（Ｃ）参照）
　絶縁樹脂との密着力を得るため、第１の配線導体１２の表面に、銅表面粗化液ＣＺ－８１０１（メック株式会社製、製品名）を用いて粗化処理を施した。次いで、第１の配線導体１２が形成された第１の積層体１１の両面に、樹脂層付きの銅箔厚さ１８μｍのキャリア銅箔付極薄銅箔（極薄銅箔（金属層）；厚み２μｍ、樹脂層厚み０．０１５ｍｍ：三菱ガス化学株式会社製、製品名：ＣＲＳ３８１ＮＳＩ）を樹脂層が第１の配線導体１２と接するように配置して、圧力３±０．２ＭＰａ、温度２２０±２℃、保持時間６０分間の条件で、真空プレスした。その後、厚み１８μｍのキャリア銅箔を剥離して、第１の配線導体１２上に、第１の絶縁樹脂層１３Ａと厚み２μｍの第２の金属層１３Ｂとを積層した第２の積層体１３を得た。
＜第２の配線形成工程＞（図１（Ｄ）参照）
　第２の積層体１３の両面に、炭酸ガスレーザー加工機　ＭＬ６０５ＧＴＷIII－５２００Ｕ（三菱電機株式会社製、製品名）を用いて、ビーム照射径Φ０．０６ｍｍ、周波数５００Ｈｚ、パルス幅１５μｓ、照射回数１ショットの条件にて１穴ずつ加工し、第２の金属層１３Ｂを介して第１の絶縁樹脂層１３Ａに、第１の配線導体１２に達する非貫通孔１４Ａを形成した。
　次いで、非貫通孔１４Ａが形成された第２の積層体１３に対し、温度８０±５℃、濃度５５±１０ｇ／Ｌの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施し、更に、無電解銅めっきにて０．４μｍ～０．８μｍの厚みのめっきを実施した後、電解銅めっきにて５μｍ～２０μｍの厚みのめっきを実施した。これにより、非貫通孔１４Ａの内壁がめっきによって接続され、第１の配線導体１２と第２の金属層１３Ｂとが、非貫通孔１４の内壁のめっきによって電気的に接続すると共に、第２の金属層１３Ｂの厚みを増加させた。
　次に、第２の金属層１３Ｂの整面を実施し、温度１１０±１０℃、圧力０．５０±０．０２ＭＰａの条件でドライフィルムレジストＬＤＦ５１５Ｆ（ニッコー・マテリアルズ株式会社製、製品名）をラミネートした。その後、ネガ型マスクを張り合わせ、平行露光機を用いて回路パターンを焼付け、１％炭酸ナトリウム水溶液を用いてドライフィルムレジストを現像してエッチングレジストを形成した。次いで、エッチングレジストのない部分の第２の金属層１３Ｂを塩化第二鉄水溶液でエッチング除去した後、水酸化ナトリウム水溶液を用いてドライフィルムレジストを除去し、第２の配線導体１４Ｂを形成した。
＜配線積層工程＞（図２（Ｅ）参照）
　第２の積層体形成工程及び第２の配線導体形成工程と同じ工程を３回繰り返し行い、５層の配線導体を有するビルドアップ構造の第５の積層体１５を形成した。
＜支持基板積層工程＞（図２（Ｆ）参照）
　第５の配線導体１５Ｂの整面を実施し、温度１１０±１０℃、圧力０．５０±０．０２ＭＰａの条件で、支持基板１６Ａとして、感光性樹脂層（熱可塑性樹脂層）であるドライフィルムレジストＬＤＦ５１５Ｆ（厚み１５μｍ、ニッコー・マテリアルズ株式会社製、製品名）をラミネートした。その後、平行露光機を用いて全面に露光して硬化させ、支持基板１６Ａを積層した支持基板付積層体１６を得た。
＜コア樹脂層剥離工程＞（図２（Ｇ）参照）
　支持基板付積層体１６を得た後、第１の金属層１１Ｂの極薄銅箔とキャリア銅箔の境界部に物理的な力を加えて、支持基板付積層体１６から少なくともコア樹脂層１１Ａを剥離して除去した。これにより、一組のコア樹脂層除去体１７を得た。
＜第１の金属層除去工程＞（図３（Ｈ）参照）
　コア樹脂層除去体１７を得た後、残存する第１の金属層１１Ｂ（極薄銅箔）を、過水硫酸系のソフトエッチング液を用いて除去し、第１の金属層除去体１８を得た。
＜支持基板除去工程＞（図３（Ｉ）参照）
　第１の金属層除去体１８を得た後、水酸化ナトリウム水溶液を用いて支持基板１６Ａであるドライフィルムレジストを除去し、支持基板除去体１９を得た。
＜ソルダーレジスト層形成工程＞（図３（Ｊ）参照）
　支持基板除去体１９を得た後、第１の絶縁樹脂層１３Ａ及び第１の配線導体１２の上に、第１の配線導体１２が部分的に露出するように厚み１０μｍのソルダーレジスト層２０Ａを形成すると共に、第４の絶縁樹脂層１５Ａ及び第５の配線導体１５Ｂの上に、第５の配線導体１５Ｂが部分的に露出するように厚み１０μｍのソルダーレジスト層２０Ｂを形成した。
＜めっき仕上げ工程＞
　ソルダーレジスト層２０Ａ，２０Ｂを形成した後、ソルダーレジスト層２０Ａ，２０Ｂから露出した第１の配線導体１２又は第５の配線導体１５Ｂの上に、金めっき層を形成し、半導体素子搭載用パッケージ基板を得た。本実施例によれば、第１の配線導体１２から第５の配線導体１５Ｂ、及び、第１の絶縁樹脂層１３Ａから第４の絶縁樹脂層１５Ａに破損は見られず、半導体素子搭載用パッケージ基板を良好に製造することができた。
［実施例２]
　実施例１と同様にして、第１の積層体準備工程（図１（Ａ）参照）、第１の配線形成工程（図１（Ｂ）参照）、第２の積層体形成工程（図１（Ｃ）参照）、第２の配線形成工程（図１（Ｄ）参照）、及び、配線積層工程（図２（Ｅ）参照）を行った。次いで、第４の絶縁樹脂層１５Ａ及び第５の配線導体１５Ｂの上に、第５の配線導体１５Ｂが部分的に露出するように厚み１０μｍのソルダーレジスト層２０Ｂを形成した（第１のソルダーレジスト層形成工程；図４（Ｆ－１）参照）。続いて、ソルダーレジスト層２０Ｂを形成した第４の絶縁樹脂層１５Ａ及び第５の配線導体１５Ｂの上に、温度１１０±１０℃、圧力０．５０±０．０２ＭＰａの条件で、支持基板１６Ａとして、感光性樹脂層（熱可塑性樹脂層）であるドライフィルムレジストＬＤＦ５１５Ｆ（厚み１５μｍ、ニッコー・マテリアルズ株式会社製、製品名）をラミネートした。その後、平行露光機を用いて全面に露光して硬化させ、支持基板１６Ａを積層した支持基板付積層体１６を得た（支持基板積層工程；図４（Ｆ－２）参照）。
　支持基板付積層体１６を得た後、実施例１と同様にして、コア樹脂層剥離工程（図４（Ｇ）参照）、第１の金属層除去工程（図５（Ｈ）参照）、及び、支持基板除去工程（図５（Ｉ）参照）を行った。次いで、支持基板除去体１９を得た後、第１の絶縁樹脂層１３Ａ及び第１の配線導体１２の上に、第１の配線導体１２が部分的に露出するように厚み１０μｍのソルダーレジスト層２０Ａを形成した（第２のソルダーレジスト層形成工程；図５（Ｊ―１）参照）。その後、実施例１と同様にして、めっき仕上げ工程を行い、半導体素子搭載用パッケージ基板を得た。本実施例においても、第１の配線導体１２から第５の配線導体１５Ｂ、及び、第１の絶縁樹脂層１３Ａから第４の絶縁樹脂層１５Ａに破損は見られず、半導体素子搭載用パッケージ基板を良好に製造することができた。
［実施例３]
　実施例１と同様にして、第１の積層体準備工程（図１（Ａ）参照）、第１の配線形成工程（図１（Ｂ）参照）、第２の積層体形成工程（図１（Ｃ）参照）、第２の配線形成工程（図１（Ｄ）参照）、及び、配線積層工程（図２（Ｅ）参照）を行った。次いで、第５の配線導体１５Ｂの整面を実施し、温度３０±１０℃、圧力０．５０±０．０２ＭＰａの条件で、支持基板１６Ａとして、熱可塑性樹脂層であるＵＶ剥離性樹脂層（厚み１００μｍ、積水化学工業株式会社製、製品名：ＳＥＬＦＡ　ＨＳ）をラミネートし、支持基板１６Ａを積層した支持基板付積層体１６を得た（支持基板積層工程；図２（Ｆ）参照）。
　支持基板付積層体１６を得た後、実施例１と同様にして、コア樹脂層剥離工程（図２（Ｇ）参照）、及び、第１の金属層除去工程（図３（Ｈ）参照）を行った。次いで、支持基板１６Ａに照射量５０００ｍＪ/ｃｍ２の条件でＵＶ照射し、支持基板１６Ａと第５の配線導体１５Ｂの境界部に物理的な力を加えて支持基板１６Ａを除去し、支持基板除去体１９を得た（支持基板除去工程；図３（Ｉ）参照）。その後、実施例１と同様にして、ソルダーレジスト層形成工程（図３（Ｊ）参照）、及び、めっき仕上げ工程を行い、半導体素子搭載用パッケージ基板を得た。本実施例においても、第１の配線導体１２から第５の配線導体１５Ｂ、及び、第１の絶縁樹脂層１３Ａから第４の絶縁樹脂層１５Ａに破損は見られず、半導体素子搭載用パッケージ基板を良好に製造することができた。
［実施例４]
　実施例１と同様にして、第１の積層体準備工程（図１（Ａ）参照）、第１の配線形成工程（図１（Ｂ）参照）、第２の積層体形成工程（図１（Ｃ）参照）、第２の配線形成工程（図１（Ｄ）参照）、及び、配線積層工程（図２（Ｅ）参照）を行った。次いで、第５の配線導体１５Ｂの整面を実施し、温度３０±１０℃、圧力０．５０±０．０２ＭＰａの条件で、支持基板１６Ａとして、熱可塑性樹脂層である熱剥離性樹脂層（厚み１００μｍ、日東電工株式会社製、製品名：リバアルファ（登録商標））をラミネートし、支持基板１６Ａを積層した支持基板付積層体１６を得た（支持基板積層工程；図２（Ｆ）参照）。
　支持基板付積層体１６を得た後、実施例１と同様にして、コア樹脂層剥離工程（図２（Ｇ）参照）、及び、第１の金属層除去工程（図３（Ｈ）参照）を行った。次いで、第１の金属層除去体１８を温度２００±１０℃、加熱時間２０分の条件で加熱し、支持基板１６Ａと第５の配線導体１５Ｂの境界部に物理的な力を加えて支持基板１６Ａを除去し、支持基板除去体１９を得た（支持基板除去工程；図３（Ｉ）参照）。その後、実施例１と同様にして、ソルダーレジスト層形成工程（図３（Ｊ）参照）、及び、めっき仕上げ工程を行い、半導体素子搭載用パッケージ基板を得た。本実施例においても、第１の配線導体１２から第５の配線導体１５Ｂ、及び、第１の絶縁樹脂層１３Ａから第４の絶縁樹脂層１５Ａに破損は見られず、半導体素子搭載用パッケージ基板を良好に製造することができた。
［比較例１]
　実施例１と同様にして、第１の積層体準備工程、第１の配線形成工程、第２の積層体形成工程、第２の配線形成工程、及び、配線積層工程を行った後、第１の金属層の極薄銅箔とキャリア銅箔の境界部に物理的な力を加えて、第５の積層体から少なくともコア樹脂層を剥離して除去し、一組の積層体を得た。すなわち、比較例１は、実施例１において、支持基板積層工程を行わず、コア樹脂層剥離工程を行ったものである。コア樹脂層を剥離した後、極薄銅箔を、過水硫酸系のソフトエッチング液を用いて除去しようとしたが、積層体が破損してしまった。
　すなわち、実施例１～４によれば、コア樹脂層１１Ａを剥離する際、及び、剥離した後の加工工程において、支持基板１６Ａにより補強することができ、破損を抑制することができることが分かった。
　半導体素子搭載用パッケージ基板の製造に用いることができる。
　１１…第１の積層体、１１Ａ…コア樹脂層、１１Ｂ…第１の金属層、１２…第１の配線導体、１３…第２の積層体、１３Ａ…第１の絶縁樹脂層、１３Ｂ…第２の金属層、１４Ａ…非貫通孔、１４Ｂ…第２の配線導体、１５…第（ｍ＋２）の積層体、１５Ａ…第（ｍ＋１）の絶縁樹脂層、１５Ｂ…第（ｍ＋２）の配線導体、１６…支持基板付積層体、１６Ａ…支持基板、１７…コア樹脂層除去体、１８…第１の金属層除去体、１９…支持基板除去体、２０Ａ，２０Ｂ…ソルダーレジスト層

Claims (17)

  1. 　コア樹脂層と、前記コア樹脂層の少なくとも一方の面側に設けられ且つ剥離手段を備えた第１の金属層と、を有する第１の積層体を準備する第１の積層体準備工程と、
    　前記第１の金属層の上に、電解めっき及び無電解めっきの少なくとも一方を施して、第１の配線導体を形成する第１の配線形成工程と、
    　前記第１の積層体の前記第１の配線導体が設けられた面の上に、第１の絶縁樹脂層と第２の金属層とをこの順で積層して、第２の積層体を形成する第２の積層体形成工程と、
    　前記第１の絶縁樹脂層に前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔が形成された表面に電解めっき及び無電解めっきの少なくとも一方を施して、第２の配線導体を形成する第２の配線形成工程と、
    　前記第２の配線形成工程の後、更に、第（ｍ＋１）の積層体の第（ｍ＋１）の配線導体が設けられた面の上に、第（ｍ＋１）の絶縁樹脂層と第（ｍ＋２）の金属層とをこの順で積層して、第（ｍ＋２）の積層体を形成する第（ｍ＋２）の積層体形成工程、及び、前記第（ｍ＋１）の絶縁樹脂層に前記第（ｍ＋１）の配線導体に達する非貫通孔を形成し、前記非貫通孔が形成された表面に電解めっき及び無電解めっきの少なくとも一方を施して、第（ｍ＋２）の配線導体を形成する第（ｍ＋２）の配線形成工程を、この順にｎ回繰り返し行い、第２の絶縁樹脂層から第（ｎ＋１）の絶縁樹脂層及び第３の配線導体から第（ｎ＋２）の配線導体を形成する配線積層工程（ｍ及びｎは１以上の整数、但し、ｍ≦ｎ）と、
    　前記第（ｎ＋１）の絶縁樹脂層及び前記第（ｎ＋２）の配線導体の上に、熱可塑性樹脂層を有する支持基板を積層し、支持基板付積層体とする支持基板積層工程と、
    　前記支持基板積層体から、前記剥離手段において少なくとも前記コア樹脂層を剥離し、コア樹脂層除去体とするコア樹脂層剥離工程と、
    　前記コア樹脂層除去体から前記第１の金属層を除去し、第１の金属層除去体とする第１の金属層除去工程と、
    　第１の金属層除去体から前記支持基板を除去する支持基板除去工程と、
    　を含む半導体素子搭載用パッケージ基板の製造方法。
  2. 　前記熱可塑性樹脂層は、感光性樹脂層、ＵＶ剥離性樹脂層、及び、熱剥離性樹脂層からなる群より選択される少なくとも１つを有する、請求項１記載の半導体素子搭載用パッケージ基板の製造方法。
  3. 　前記支持基板除去工程は、前記支持基板を、薬液により除去する工程、レーザーにより除去する工程、プラズマ処理により除去する工程、紫外線領域の光線を照射することにより除去する工程、及び、加熱処理により除去する工程からなる群より選択される少なくとも１つを含む、請求項１に記載の半導体素子搭載用パッケージ基板の製造方法。
  4. 　前記第２の積層体形成工程は、前記第１の配線導体に密着処理を施した後、前記絶縁樹脂層及び第２の金属層を加熱加圧してこの順で積層する請求項１記載の半導体素子搭載用パッケージ基板の製造方法。
  5. 　前記第２の配線形成工程は、電解めっき及び無電解めっきの少なくとも一方により前記非貫通孔の内壁を接続し、且つ、サブトラクティブ工法又はセミアディティブ工法により前記第２の配線導体を形成する請求項１記載の半導体素子搭載用パッケージ基板の製造方法。
  6. 　前記第２の配線形成工程は、レーザーにより前記非貫通孔を形成する請求項１記載の半導体素子搭載用パッケージ基板の製造方法。
  7. 　前記コア樹脂層剥離工程は、物理的手段により少なくとも前記コア樹脂層を剥離する請求項１記載の半導体素子搭載用パッケージ基板の製造方法。
  8. 　前記コア樹脂層の厚さが１μｍ以上である請求項１記載の半導体素子搭載用パッケージ基板の製造方法。
  9. 　前記第１の金属層の厚みが１００μｍ以下である請求項１記載の半導体素子搭載用パッケージ基板の製造方法。
  10. 　前記第１の金属層における前記第１の配線導体の側の端面から前記剥離手段までの厚みが６μｍ以上である請求項１記載の半導体素子搭載用パッケージ基板の製造方法。
  11. 　前記支持基板の厚みが１μｍ以上である請求項１記載の半導体素子搭載用パッケージ基板の製造方法。
  12. 　前記第１の積層体の厚みが２０μｍ以上１０００μｍ以下である請求項１記載の半導体素子搭載用パッケージ基板の製造方法。
  13. 　前記第１の絶縁樹脂層から第（ｎ＋１）の絶縁樹脂層の厚みは、それぞれ、０．１μｍ以上１００μｍ以下である請求項１記載の半導体素子搭載用パッケージ基板の製造方法。
  14. 　前記配線積層工程の後、前記支持基板積層工程の前に、前記第（ｎ＋１）の絶縁樹脂層及び前記第（ｎ＋２）の配線導体の上に、前記第（ｎ＋２）の配線導体が部分的に露出するようにソルダーレジスト層を形成するソルダーレジスト層形成工程を含み、
    　前記支持基板積層工程では、前記ソルダーレジスト層を形成した前記第（ｎ＋１）の絶縁樹脂層及び前記第（ｎ＋２）の配線導体の上に、前記支持基板を積層する請求項１記載の半導体素子搭載用パッケージ基板の製造方法。
  15. 　コア樹脂層と、
    　前記コア樹脂層の少なくとも一方の面側に設けられ剥離手段を備えた第１の金属層と、
    　前記第１の金属層の上に設けられた第１の絶縁樹脂層と、
    　前記第１の絶縁樹脂層に埋設された第１の配線導体と、
    　前記第１の絶縁樹脂層の上に設けられた第２の配線導体と、
    　前記第１の絶縁樹脂層の上に、前記第（ｍ＋１）の配線導体を埋設するように設けられた第（ｍ＋１）の絶縁樹脂層と、第（ｍ＋１）の絶縁樹脂層の上に設けられた第（ｍ＋２）の配線導体とが、ｎ回繰り返し設けられた第２の絶縁樹脂層から第（ｎ＋１）の絶縁樹脂層及び第３の配線導体から第（ｎ＋２）の配線導体と（ｍ及びｎは１以上の整数、但し、ｍ≦ｎ）、
    　前記第（ｎ＋１）の絶縁樹脂層及び前記第（ｎ＋２）の配線導体の上に積層され、熱可塑性樹脂層を有し、前記剥離手段において少なくとも前記コア樹脂層を剥離した後に除去される支持基板と、
    　を備えた支持基板付積層体。
  16. 　前記第（ｎ＋１）の絶縁樹脂層及び前記第（ｎ＋２）の配線導体と、前記支持基板との間に設けられたソルダーレジスト層を備えたことを特徴とする請求項１５記載の支持基板付積層体。
  17. 　前記第１の金属層における前記第１の配線導体の側の端面から前記剥離手段までの厚みが６μｍ以上である請求項１５記載の支持基板付積層体。
PCT/JP2022/036275 2021-09-30 2022-09-28 半導体素子搭載用パッケージ基板の製造方法及び支持基板付積層体 WO2023054516A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202280065702.0A CN118043958A (zh) 2021-09-30 2022-09-28 半导体元件搭载用封装基板的制造方法和带支撑基板的层叠体

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021-162334 2021-09-30
JP2021162334 2021-09-30
JP2022135420 2022-08-26
JP2022-135420 2022-08-26

Publications (1)

Publication Number Publication Date
WO2023054516A1 true WO2023054516A1 (ja) 2023-04-06

Family

ID=85780764

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/036275 WO2023054516A1 (ja) 2021-09-30 2022-09-28 半導体素子搭載用パッケージ基板の製造方法及び支持基板付積層体

Country Status (2)

Country Link
TW (1) TW202322225A (ja)
WO (1) WO2023054516A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235166A (ja) * 2012-08-23 2012-11-29 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
WO2018026004A1 (ja) * 2016-08-05 2018-02-08 三菱瓦斯化学株式会社 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法
JP2018082084A (ja) * 2016-11-17 2018-05-24 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP2019054092A (ja) * 2017-09-14 2019-04-04 イビデン株式会社 仮補強板付きプリント配線板およびその製造方法、プリント配線板の製造方法、並びにプリント配線板への電子部品の実装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235166A (ja) * 2012-08-23 2012-11-29 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
WO2018026004A1 (ja) * 2016-08-05 2018-02-08 三菱瓦斯化学株式会社 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法
JP2018082084A (ja) * 2016-11-17 2018-05-24 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP2019054092A (ja) * 2017-09-14 2019-04-04 イビデン株式会社 仮補強板付きプリント配線板およびその製造方法、プリント配線板の製造方法、並びにプリント配線板への電子部品の実装方法

Also Published As

Publication number Publication date
TW202322225A (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
JP7172597B2 (ja) 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法
WO2022034872A1 (ja) 樹脂層付き銅箔、及び、これを用いた積層体
TWI825152B (zh) 疊層體、覆金屬箔之疊層板、附設有經圖案化之金屬箔之疊層體、有堆積結構之疊層體、印刷配線板、多層無芯基板、以及其製造方法
JP7145403B2 (ja) 支持体及びそれを用いた半導体素子実装基板の製造方法
WO2023054516A1 (ja) 半導体素子搭載用パッケージ基板の製造方法及び支持基板付積層体
WO2023054517A1 (ja) 半導体素子搭載用パッケージ基板の製造方法
TWI830797B (zh) 半導體元件搭載用封裝基板之製造方法
US11990349B2 (en) Method for producing package substrate for loading semiconductor device
WO2023106208A1 (ja) 支持体付き配線基板、支持体付き配線基板の製造方法、及び、電子部品実装基板の製造方法
CN116075557A (zh) 附树脂层的铜箔、以及使用其的积层体
WO2024043196A1 (ja) 積層体、及び、コアレス基板の製造方法
KR20240070561A (ko) 반도체 소자 탑재용 패키지 기판의 제조방법
KR20240070560A (ko) 반도체 소자 탑재용 패키지 기판의 제조방법 및 지지기판 부착 적층체
CN118043958A (zh) 半导体元件搭载用封装基板的制造方法和带支撑基板的层叠体
CN118020150A (zh) 半导体元件搭载用封装基板的制造方法
WO2022209851A1 (ja) 基板及び配線基板の製造方法
TW202410319A (zh) 積層體、及無芯基板之製造方法
TWI835731B (zh) 支持體及利用該支持體之半導體元件安裝基板的製造方法
TW202110617A (zh) 附絕緣性樹脂層之基材、以及使用其之疊層體及疊層體之製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22876382

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023551631

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20247010954

Country of ref document: KR

Kind code of ref document: A