KR20240070560A - 반도체 소자 탑재용 패키지 기판의 제조방법 및 지지기판 부착 적층체 - Google Patents

반도체 소자 탑재용 패키지 기판의 제조방법 및 지지기판 부착 적층체 Download PDF

Info

Publication number
KR20240070560A
KR20240070560A KR1020247010954A KR20247010954A KR20240070560A KR 20240070560 A KR20240070560 A KR 20240070560A KR 1020247010954 A KR1020247010954 A KR 1020247010954A KR 20247010954 A KR20247010954 A KR 20247010954A KR 20240070560 A KR20240070560 A KR 20240070560A
Authority
KR
South Korea
Prior art keywords
resin layer
wiring conductor
support substrate
layer
laminate
Prior art date
Application number
KR1020247010954A
Other languages
English (en)
Inventor
신야 기타무라
고키 고마쓰
가즈아키 가와시타
하야토 나카가와
다케시 노부쿠니
Original Assignee
엠지씨 에레쿠토로테쿠노 가부시키가이샤
요네자와 다이야 에레쿠토로니쿠스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠지씨 에레쿠토로테쿠노 가부시키가이샤, 요네자와 다이야 에레쿠토로니쿠스 가부시키가이샤 filed Critical 엠지씨 에레쿠토로테쿠노 가부시키가이샤
Publication of KR20240070560A publication Critical patent/KR20240070560A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Abstract

(과제)
본 발명은, 코어수지층을 박리할 때 또는 박리한 후의 가공공정에 있어서의 파손을 억제할 수 있는 반도체 소자 탑재용 패키지 기판의 제조방법 및 지지기판 부착 적층체를 제공한다.
(해결수단)
코어수지층(11A)과 박리수단을 가진 제1금속층(11B)이 적층된 제1적층체(11)의 제1금속층(11B) 위에, 제1배선도체(12)에서 제(n+2)배선도체(15B) 및 제1절연수지층(13A)에서 제(n+1)절연수지층(15A)을 적층하고, 그 위에 열가소성 수지층을 구비하는 지지기판(16A)을 적층한 후에, 박리수단에 있어서 적어도 상기 코어수지층을 박리한다.

Description

반도체 소자 탑재용 패키지 기판의 제조방법 및 지지기판 부착 적층체
본 발명은, 반도체 소자를 탑재하는 반도체 소자 탑재용 패키지 기판의 제조방법, 및 반도체 소자 탑재용 패키지 기판을 제조하기 위한 지지기판 부착 적층체에 관한 것이다.
전자기기, 통신기기 및 퍼스널 컴퓨터 등에 폭넓게 사용되는 반도체 패키지의 고기능화 및 소형화는, 최근에 점점 가속화되고 있다. 그에 따라, 반도체 패키지에 있어서의 프린트 배선판 및 반도체 소자 탑재용 패키지 기판의 박형화가 요구되고 있다. 박형화한 프린트 배선판 및 반도체 소자 탑재용 패키지 기판으로서는, 예를 들면 코어수지층에 금속층 및 절연층을 적층한 후에 코어수지층을 박리한 소위 코어리스 기판이 알려져 있다(예를 들면, 특허문헌1 참조).
특허문헌1 : 국제공개 WO 2020/121651호 공보
그러나 이러한 코어리스 기판에는, 금속층이나 절연층의 두께가 얇아짐에 따라, 코어수지층을 박리할 때 또는 박리한 후의 가공공정에 있어서, 금속층이나 절연층이 파손되어 버리는 경우가 있다는 문제가 있었다.
본 발명은, 이와 같은 문제에 의거하여 이루어진 것으로서, 코어수지층을 박리할 때 또는 박리한 후의 가공공정에 있어서의 파손을 억제할 수 있는 반도체 소자 탑재용 패키지 기판의 제조방법 및 지지기판 부착 적층체를 제공하는 것을 목적으로 한다.
본 발명은, 이하와 같다.
[1]
코어수지층과, 상기 코어수지층의 적어도 일방의 면 측에 형성되고 또 박리수단을 가진 제1금속층을 구비하는 제1적층체를 준비하는 제1적층체 준비공정과,
상기 제1금속층 위에, 전해도금 및 무전해도금의 적어도 일방을 실시하여, 제1배선도체를 형성하는 제1배선 형성공정과,
상기 제1적층체의 상기 제1배선도체가 형성된 면 위에, 제1절연수지층과 제2금속층을 이 순서로 적층하여, 제2적층체를 형성하는 제2적층체 형성공정과,
상기 제1절연수지층에 상기 제1배선도체에 도달하는 비관통구멍을 형성하고, 상기 비관통구멍이 형성된 표면에 전해도금 및 무전해도금의 적어도 일방을 실시하여, 제2배선도체를 형성하는 제2배선 형성공정과,
상기 제2배선 형성공정 후에, 다시 제(m+1)적층체의 제(m+1)배선도체가 형성된 면 위에, 제(m+1)절연수지층과 제(m+2)금속층을 이 순서로 적층하여, 제(m+2)적층체를 형성하는 제(m+2)적층체 형성공정, 및 상기 제(m+1)절연수지층에 상기 제(m+1)배선도체에 도달하는 비관통구멍을 형성하고, 상기 비관통구멍이 형성된 표면에 전해도금 및 무전해도금의 적어도 일방을 실시하여, 제(m+2)배선도체를 형성하는 제(m+2)배선 형성공정을 이 순서로 n회 반복하여 실시함으로써, 제2절연수지층에서 제(n+1)절연수지층 및 제3배선도체에서 제(n+2)배선도체를 형성하는 배선 적층공정(m 및 n은 1 이상의 정수, 단 m≤n)과,
상기 제(n+1)절연수지층 및 상기 제(n+2)배선도체 위에, 열가소성 수지층을 구비하는 지지기판을 적층하여, 지지기판 부착 적층체로 하는 지지기판 적층공정과,
상기 지지기판 부착 적층체로부터, 상기 박리수단에 있어서 적어도 상기 코어수지층을 박리하여, 코어수지층 제거체로 하는 코어수지층 박리공정과,
상기 코어수지층 제거체로부터 상기 제1금속층을 제거하여, 제1금속층 제거체로 하는 제1금속층 제거공정과,
제1금속층 제거체로부터 상기 지지기판을 제거하는 지지기판 제거공정을
포함하는 반도체 소자 탑재용 패키지 기판의 제조방법.
[2]
상기 열가소성 수지층은, 감광성 수지층, UV 박리성 수지층 및 열박리성 수지층으로 이루어지는 군에서 선택되는 적어도 하나를 구비하는 [1]에 기재되어 있는 반도체 소자 탑재용 패키지 기판의 제조방법.
[3]
상기 지지기판 제거공정은, 상기 지지기판을, 약액에 의하여 제거하는 공정, 레이저에 의하여 제거하는 공정, 플라스마 처리에 의하여 제거하는 공정, 자외선 영역의 광선을 조사함으로써 제거하는 공정 및 가열처리에 의하여 제거하는 공정으로 이루어지는 군에서 선택되는 적어도 하나를 포함하는 [1]에 기재되어 있는 반도체 소자 탑재용 패키지 기판의 제조방법.
[4]
상기 제2적층체 형성공정은, 상기 제1배선도체에 밀착처리를 실시한 후에, 상기 절연수지층 및 제2금속층을 가열가압하여 이 순서로 적층하는 [1]에 기재되어 있는 반도체 소자 탑재용 패키지 기판의 제조방법.
[5]
상기 제2배선 형성공정은, 전해도금 및 무전해도금의 적어도 일방에 의하여 상기 비관통구멍의 내벽을 접속하고, 또한 서브트랙티브 공법 또는 세미 애디티브 공법에 의하여 상기 제2배선도체를 형성하는 [1]에 기재되어 있는 반도체 소자 탑재용 패키지 기판의 제조방법.
[6]
상기 제2배선 형성공정은, 레이저에 의하여 상기 비관통구멍을 형성하는 [1]에 기재되어 있는 반도체 소자 탑재용 패키지 기판의 제조방법.
[7]
상기 코어수지층 박리공정은, 물리적 수단에 의하여 적어도 상기 코어수지층을 박리하는 [1]에 기재되어 있는 반도체 소자 탑재용 패키지 기판의 제조방법.
[8]
상기 코어수지층의 두께가 1㎛ 이상인 [1]에 기재되어 있는 반도체 소자 탑재용 패키지 기판의 제조방법.
[9]
상기 제1금속층의 두께가 100㎛ 이하인 [1]에 기재되어 있는 반도체 소자 탑재용 패키지 기판의 제조방법.
[10]
상기 제1금속층에 있어서의 상기 제1배선도체 측의 끝면에서 상기 박리수단까지의 두께가 6㎛ 이상인 [1]에 기재되어 있는 반도체 소자 탑재용 패키지 기판의 제조방법.
[11]
상기 지지기판의 두께가 1㎛ 이상인 [1]에 기재되어 있는 반도체 소자 탑재용 패키지 기판의 제조방법.
[12]
상기 제1적층체의 두께가 20㎛ 이상 1000㎛ 이하인 [1]에 기재되어 있는 반도체 소자 탑재용 패키지 기판의 제조방법.
[13]
상기 제1절연수지층에서 제(n+1)절연수지층의 두께는, 각각 0.1㎛ 이상 100㎛ 이하인 [1]에 기재되어 있는 반도체 소자 탑재용 패키지 기판의 제조방법.
[14]
상기 배선 적층공정 후, 상기 지지기판 적층공정 전에, 상기 제(n+1)절연수지층 및 상기 제(n+2)배선도체 위에, 상기 제(n+2)배선도체가 부분적으로 노출되도록 솔더 레지스트층을 형성하는 솔더 레지스트층 형성공정을 포함하고,
상기 지지기판 적층공정에서는, 상기 솔더 레지스트층을 형성한 상기 제(n+1)절연수지층 및 상기 제(n+2)배선도체 위에, 상기 지지기판을 적층하는
[1]에 기재되어 있는 반도체 소자 탑재용 패키지 기판의 제조방법.
[15]
코어수지층과,
상기 코어수지층의 적어도 일방의 면 측에 형성되고 박리수단을 가진 제1금속층과,
상기 제1금속층 위에 형성된 제1절연수지층과,
상기 제1절연수지층에 매설된 제1배선도체와,
상기 제1절연수지층 위에 형성된 제2배선도체와,
상기 제1절연수지층 위에, 상기 제(m+1)배선도체를 매설하도록 형성된 제(m+1)절연수지층과, 제(m+1)절연수지층 위에 형성된 제(m+2)배선도체가, n회 반복하여 형성된 제2절연수지층에서 제(n+1)절연수지층 및 제3배선도체에서 제(n+2)배선도체(m 및 n은 1 이상의 정수, 단 m≤n)와,
상기 제(n+1)절연수지층 및 상기 제(n+2)배선도체 위에 적층되고, 열가소성 수지층을 구비하고, 상기 박리수단에 있어서 적어도 상기 코어수지층을 박리한 후에 제거되는 지지기판을
구비하는 지지기판 부착 적층체.
[16]
상기 제(n+1)절연수지층 및 상기 제(n+2)배선도체와 상기 지지기판의 사이에 형성된 솔더 레지스트층을 구비하는 것을 특징으로 하는 [15]에 기재되어 있는 지지기판 부착 적층체.
[17]
상기 제1금속층에 있어서의 상기 제1배선도체 측의 끝면에서 상기 박리수단까지의 두께가 6㎛ 이상인 [15]에 기재되어 있는 지지기판 부착 적층체.
본 발명에 의하면, 제(n+1)절연수지층 및 제(n+2)배선도체 위에, 열가소성 수지층을 구비하는 지지기판을 적층한 후에, 박리수단에 있어서 적어도 코어수지층을 박리하도록 하였기 때문에, 지지기판에 의하여, 제1배선도체에서 제(n+2)배선도체 및 제1절연수지층에서 제(n+1)절연수지층을 보강할 수 있어, 이들의 파손을 억제할 수 있다. 따라서 반도체 소자 탑재용 패키지 기판을 양호하게 제조할 수 있다.
또한 제(n+1)절연수지층 및 제(n+2)배선도체 위에 솔더 레지스트층을 형성함과 아울러 지지기판을 적층한 후에, 적어도 코어수지층을 박리하도록 하면, 제1배선도체에서 제(n+2)배선도체 및 제1절연수지층에서 제(n+1)절연수지층을 더 강고(强固)하게 보강할 수 있다.
또한 제1금속층에 있어서의 제1배선도체 측의 끝면에서 박리수단까지의 두께를 6㎛ 이상으로 하면, 박리수단에 있어서 적어도 코어수지층을 박리할 때에, 제1배선도체에서 제(n+2)배선도체 및 제1절연수지층에서 제(n+1)절연수지층을 더 강고하게 보강할 수 있다.
도1은, 제1실시형태에 관한 반도체 소자 탑재용 패키지 기판의 제조방법의 각 공정을 나타내는 도면이다.
도2는, 도1에 계속되는 각 공정을 나타내는 도면이다.
도3은, 도2에 계속되는 각 공정을 나타내는 도면이다.
도4는, 제2실시형태에 관한 반도체 소자 탑재용 패키지 기판의 제조방법의 각 공정을 나타내는 도면이다.
도5는, 도4에 계속되는 각 공정을 나타내는 도면이다.
이하에, 본 발명을 실시하기 위한 구체적인 내용(이하, 「실시형태」라고 한다)에 대하여 상세하게 설명하지만, 본 발명은 이에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양한 변형이 가능하다.
[제1실시형태]
도1∼도3은, 제1실시형태에 관한 반도체 소자 탑재용 패키지 기판의 제조방법의 각 공정을 나타내는 것이다. 이 반도체 소자 탑재용 패키지 기판의 제조방법은, 예를 들면 이하에 설명하는 각 공정(제1적층체 준비공정, 제1배선 형성공정, 제2적층체 형성공정, 제2배선 형성공정, 배선 적층공정, 지지기판 적층공정, 코어수지층 박리공정, 제1금속층 제거공정 및 지지기판 제거공정)을 포함하고 있다. 또한 본 실시형태에 관한 지지기판 부착 적층체는, 반도체 소자 탑재용 패키지 기판을 제조하기 위한 것으로서, 본 반도체 소자 탑재용 패키지 기판의 제조방법 도중의 공정(지지기판 적층공정)에 있어서 얻을 수 있는 것이다.
<제1적층체 준비공정>
먼저 예를 들면 도1(A)에 나타내는 바와 같이, 반도체 소자 탑재용 패키지 기판을 형성할 때의 기초기판으로서, 코어수지층(11A)과, 코어수지층(11A)의 적어도 일방(一方)의 면 측에 형성되고 또 박리수단을 가진 제1금속층(11B)을 구비하는 제1적층체(11)를 준비한다(제1적층체 준비공정). 또한 도1에는, 코어수지층(11A)의 일방의 면 측에 제1금속층(11B)이 형성된 경우에 대하여 나타낸다. 도면에는 나타내지 않지만, 제1금속층(11B)은 코어수지층(11A)의 양면에 형성되도록 하여도 좋다.
(코어수지층(11A))
코어수지층(11A)은, 특별히 한정되는 것은 아니지만, 예를 들면 글라스 클로스(glass cloth) 등의 기재에 열경화성 수지 등의 절연성의 수지재료(절연재료)를 함침시킨 프리프레그(prepreg)나, 절연성의 필름재 등에 의하여 구성할 수 있다. 코어수지층(11A)의 두께는, 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 1㎛ 이상인 것이 바람직하다. 코어수지층(11A)의 두께가 1㎛ 미만이면, 후속공정에서 형성하는 절연수지층이 성형불량이 되는 경우가 있기 때문이다.
“프리프레그”는 수지조성물 등의 절연재료를 기재에 함침 또는 도포하여 이루어지는 것이다. 기재로서는, 특별히 한정되지 않고, 각종 전기절연재료용 적층판에 사용되는 주지의 것을 적절하게 사용할 수 있다. 기재를 구성하는 재료로서는, 예를 들면 E 글라스, D 글라스, S 글라스 또는 Q 글라스 등의 무기섬유; 폴리이미드, 폴리에스테르 또는 테트라플루오로에틸렌 등의 유기섬유; 및 그들의 혼합물 등을 들 수 있다. 기재는, 특별히 한정되는 것은 아니지만, 예를 들면 직포, 부직포, 로빙(roving), 촙 스트랜드 매트(CSM ; Chopped Strand Mat), 서페이싱 매트(surfacing mat) 등의 형상을 구비하는 것을 적절하게 사용할 수 있다. 기재의 재질 및 형상은, 목적으로 하는 성형물의 용도나 성능에 따라 선택되고, 필요에 따라 단독 혹은 2종류 이상의 재질 및 형상의 사용도 가능하다.
기재의 두께는, 코어수지층(11A)의 두께가 상기한 범위가 되면 특별한 제한은 없다. 또한 기재로서는, 실란 커플링제 등으로 표면처리한 것이나 기계적으로 개섬처리(開纖處理)를 실시한 것을 사용할 수 있고, 이들 기재는 내열성이나 내습성, 가공성의 면에서 바람직하다.
절연재료로서는, 특별히 한정되지 않고, 반도체 소자 탑재용 패키지 기판의 절연재료로서 사용되는 공지의 수지조성물을 적절하게 선정하여 사용할 수 있다. 수지조성물로서는, 내열성, 내약품성이 양호한 열경화성 수지를 베이스로서 사용할 수 있다. 열경화성 수지로서는, 특별히 한정되지 않고, 예를 들면 폴리이미드 수지, 페놀수지, 에폭시 수지, 시아네이트 수지, 말레이미드 수지, 변성 폴리페닐렌에테르, 비스말레이미드트리아진 수지, 이소시아네이트 수지, 벤조시클로부텐 수지 및 비닐수지를 들 수 있다. 이들 열경화성 수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
폴리이미드 수지로서는, 특별히 한정되지 않고, 시판되는 제품을 적절하게 선정하여 사용할 수 있다. 예를 들면 일본국 공개특허 특개2005-15629호 공보에 기재되어 있는 제조방법에 의하여 합성되는 용매 가용성 폴리이미드 수지나, 블록 공중합 폴리이미드 수지를 사용할 수 있다. 블록 공중합 폴리이미드 수지로서는, 예를 들면 국제공개 WO 2010-073952호 공보에 기재되어 있는 블록 공중합 폴리이미드 수지를 들 수 있다. 구체적으로는, 블록 공중합 폴리이미드 수지는, 제1구조단위로 이루어지는 이미드 올리고머의 말단에 제2구조단위로 이루어지는 이미드 올리고머가 결합되어 있는 구조A, 및 제2구조단위로 이루어지는 이미드 올리고머의 말단에 제1구조단위로 이루어지는 이미드 올리고머가 결합되어 있는 구조B가 교대로 반복되는 구조를 구비하는 공중합 폴리이미드 수지이면, 특별히 한정되지 않는다. 또한 제2구조단위는, 제1구조단위와는 다르다. 이들 블록 공중합 폴리이미드 수지는, 극성용매 중에서, 테트라카르복시산이무수물과 디아민을 반응시켜 이미드 올리고머로 한 후에, 다시 테트라카르복시산이무수물과 다른 디아민, 혹은 다른 테트라카르복시산이무수물과 디아민을 가하여, 이미드화하는 축차중합반응에 의하여 합성할 수 있다. 이들 폴리이미드 수지는, 1종류를 단독으로 사용하여도 좋고, 2종 이상을 혼합하여 사용하여도 좋다.
페놀수지로서는, 특별히 한정되지 않고, 1분자 중에 1개 이상(바람직하게는 2∼12, 더 바람직하게는 2∼6, 더욱 바람직하게는 2∼4, 한층 바람직하게는 2 또는 3, 한층 더 바람직하게는 2)의 페놀성 히드록시기를 구비하는 화합물 또는 수지이면, 일반에 공지되어 있는 것을 사용할 수 있다. 예를 들면 비스페놀A형 페놀수지, 비스페놀E형 페놀수지, 비스페놀F형 페놀수지, 비스페놀S형 페놀수지, 페놀노볼락 수지, 비스페놀A 노볼락형 페놀수지, 글리시딜에스테르형 페놀수지, 아랄킬노볼락형 페놀수지, 비페닐아랄킬형 페놀수지, 크레졸노볼락형 페놀수지, 다관능 페놀수지, 나프톨 수지, 나프톨노볼락 수지, 다관능 나프톨 수지, 안트라센형 페놀수지, 나프탈렌 골격 변성 노볼락형 페놀수지, 페놀아랄킬형 페놀수지, 나프톨아랄킬형 페놀수지, 디시클로펜타디엔형 페놀수지, 비페닐형 페놀수지, 지환식 페놀수지, 폴리올형 페놀수지, 인 함유 페놀수지 및 수산기 함유 실리콘 수지류를 들 수 있다. 이들 페놀수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
열경화성 수지 중에서도 에폭시 수지는, 내열성, 내약품성 및 전기특성이 우수하고 비교적 저렴하다는 점에서, 절연재료로서 적합하게 사용할 수 있다. 에폭시 수지로서는, 1분자 중에 1개 이상(바람직하게는 2∼12, 더 바람직하게는 2∼6, 더욱 바람직하게는 2∼4, 한층 바람직하게는 2 또는 3, 한층 더 바람직하게는 2)의 에폭시기를 구비하는 화합물 또는 수지이면 특별히 한정되지 않고, 예를 들면 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 비스페놀S형 에폭시 수지, 지환식 에폭시 수지, 지방족 쇄상 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비스페놀A 노볼락형 에폭시 수지, 비페놀의 디글리시딜에테르화물, 나프탈렌디올의 디글리시딜에테르화물, 페놀류의 디글리시딜에테르화물, 알코올류의 디글리시딜에테르화물 및 이들의 알킬 치환체, 할로겐화물, 수소첨가물을 들 수 있다. 이들 에폭시 수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다. 또한 이 에폭시 수지와 함께 사용하는 경화제는, 에폭시 수지를 경화시키는 것이면 한정되지 않고 사용할 수 있고, 예를 들면 다관능 페놀류, 다관능 알코올류, 아민류, 이미다졸 화합물, 산무수물, 유기 인 화합물 및 이들의 할로겐화물을 들 수 있다. 이들 에폭시 수지 경화제는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
시아네이트 수지는, 가열에 의하여 트리아진 고리를 반복단위로 하는 경화물을 생성하는 수지로서, 경화물은 유전특성이 우수하다. 이 때문에, 특히 고주파특성이 요구되는 경우 등에 적합하다. 시아네이트 수지로서는, 1분자 중에 1개 이상(바람직하게는 2∼12, 더 바람직하게는 2∼6, 더욱 바람직하게는 2∼4, 한층 바람직하게는 2 또는 3, 한층 더 바람직하게는 2)의 시아나토기(시안산에스테르기)에 의하여 치환된 방향족 부분을 분자 중에 구비하는 화합물 또는 수지이면 특별히 한정되지 않지만, 예를 들면 2,2-비스(4-시아나토페닐)프로판, 비스(4-시아나토페닐)에탄, 2,2-비스(3,5-디메틸-4-시아나토페닐)메탄, 2,2-(4-시아나토페닐)-1,1,1,3,3,3-헥사플루오로프로판, α,α'-비스(4-시아나토페닐)-m-디이소프로필벤젠, 페놀노볼락 및 알킬페놀노볼락의 시아네이트에스테르화물 등을 들 수 있다. 그중에서도 2,2-비스(4-시아나토페닐)프로판은, 경화물의 유전특성과 경화성의 균형이 특히 양호하고, 비용적으로도 저렴하기 때문에 바람직하다. 이들 시아네이트에스테르 화합물 등의 시아네이트 수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다. 또한 상기 시아네이트에스테르 화합물은, 미리 일부가 삼량체나 오량체로 올리고머화되어 있어도 좋다.
또한 시아네이트 수지에 대하여 경화촉매나 경화촉진제를 병용할 수도 있다. 경화촉매로서는, 예를 들면 망간, 철, 코발트, 니켈, 구리, 아연 등의 금속류를 사용할 수 있고, 구체적으로는, 2-에틸헥산산염, 옥틸산염 등의 유기금속염이나 아세틸아세톤 착물 등의 유기금속착물을 들 수 있다. 경화촉매는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
또한 경화촉진제로서는, 페놀류를 사용하는 것이 바람직하고, 노닐페놀, 파라쿠밀페놀 등의 단관능 페놀이나, 비스페놀A, 비스페놀F, 비스페놀S 등의 이관능 페놀, 또는 페놀노볼락, 크레졸노볼락 등의 다관능 페놀 등을 사용할 수 있다. 경화촉진제는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
말레이미드 수지로서는, 1분자 중에 1개 이상(바람직하게는 2∼12, 더 바람직하게는 2∼6, 더욱 바람직하게는 2∼4, 한층 바람직하게는 2 또는 3, 한층 더 바람직하게는 2)의 말레이미드기를 구비하는 화합물 또는 수지이면, 일반에 공지되어 있는 것을 사용할 수 있다. 예를 들면 4,4-디페닐메탄비스말레이미드, 페닐메탄말레이미드, m-페닐렌비스말레이미드, 2,2-비스(4-(4-말레이미드페녹시)-페닐)프로판, 3,3-디메틸-5,5-디에틸-4,4-디페닐메탄비스말레이미드, 4-메틸-1,3-페닐렌비스말레이미드, 1,6-비스말레이미드-(2,2,4-트리메틸)헥산, 4,4-디페닐에테르비스말레이미드, 4,4-디페닐술폰비스말레이미드, 1,3-비스(3-말레이미드페녹시)벤젠, 1,3-비스(4-말레이미드페녹시)벤젠, 폴리페닐메탄말레이미드, 노볼락형 말레이미드, 비페닐아랄킬형 말레이미드, 및 이들 말레이미드 화합물의 프리폴리머, 혹은 말레이미드 화합물과 아민 화합물의 프리폴리머를 들 수 있지만, 특별히 제한되는 것은 아니다. 이들 말레이미드 수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
변성 폴리페닐렌에테르는, 경화물의 유전특성을 향상시킬 수 있다고 하는 관점에서 유용하다. 변성 폴리페닐렌에테르로서는, 예를 들면 폴리(2,6-디메틸-1,4-페닐렌)에테르, 폴리(2,6-디메틸-1,4-페닐렌)에테르와 폴리스티렌의 알로이화 폴리머, 폴리(2,6-디메틸-1,4-페닐렌)에테르와 스티렌-부타디엔 코폴리머의 알로이화 폴리머, 폴리(2,6-디메틸-1,4-페닐렌)에테르와 스티렌-무수말레인산 코폴리머의 알로이화 폴리머, 폴리(3,6-디메틸-1,4-페닐렌)에테르와 폴리아미드의 알로이화 폴리머, 폴리(2,6-디메틸-1,4-페닐렌)에테르와 스티렌-부타디엔-아크릴로니트릴 코폴리머의 알로이화 폴리머, 올리고페닐렌에테르 등을 들 수 있다. 또한 폴리페닐렌에테르에 반응성이나 중합성을 부여하기 위하여, 폴리머 사슬 말단에 아민기, 에폭시기, 카르복시기, 스티릴기 등의 관능기를 도입시키거나, 폴리머 사슬 측쇄에 아민기, 에폭시기, 카르복시기, 스티릴기, 메타크릴기 등의 관능기를 도입시켜도 좋다.
이소시아네이트 수지로서는, 특별히 한정되지 않고, 예를 들면 페놀류와 할로겐화시안의 탈할로겐화 수소반응에 의하여 얻을 수 있는 이소시아네이트 수지가 있다. 이소시아네이트 수지로서는, 예를 들면 4,4'-디페닐메탄디이소시아네이트(MDI), 폴리메틸렌폴리페닐폴리이소시아네이트, 톨릴렌디이소시아네이트, 헥사메틸렌디이소시아네이트를 들 수 있다. 이들 이소시아네이트 수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
벤조시클로부텐 수지로서는, 시클로부텐 골격을 포함하는 수지이면 특별히 한정되지 않지만, 예를 들면 디비닐실록산-비스벤조시클로부텐(다우 케미칼(Dow Chemical) 제품)을 사용할 수 있다. 이들 벤조시클로부텐 수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
비닐수지로서는, 비닐 모노머의 중합체 혹은 공중합체이면 특별히 한정되지 않는다. 비닐 모노머로서는, 특별히 제한되지 않고, 예를 들면 (메타)아크릴산에스테르 유도체, 비닐에스테르 유도체, 말레인산디에스테르 유도체, (메타)아크릴아미드 유도체, 스티렌 유도체, 비닐에테르 유도체, 비닐케톤 유도체, 올레핀 유도체, 말레이미드 유도체, (메타)아크릴로니트릴을 들 수 있다. 이들 비닐수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
절연재료로서 사용되는 수지조성물에는, 유전특성, 내충격성 및 필름 가공성 등을 고려하여, 열가소성 수지를 블렌딩할 수도 있다. 열가소성 수지로서는, 특별히 한정되지 않고, 예를 들면 불소수지, 폴리카보네이트, 폴리에테르이미드, 폴리에테르에테르케톤, 폴리아크릴레이트, 폴리아미드, 폴리아미드이미드, 폴리부타디엔 등을 들 수 있다. 열가소성 수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다. 또한 불소수지는, 특별히 한정되지 않고, 예를 들면 폴리테트라플루오로에틸렌, 폴리클로로트리플루오로에틸렌, 폴리불화비닐리덴 및 폴리불화비닐을 들 수 있다. 이들 불소수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
열가소성 수지 중에서도, 내습성이 우수하고, 또 금속에 대한 접착이 양호하다는 관점에서 폴리아미드이미드 수지가 유용하다. 폴리아미드이미드 수지의 원료는, 특별히 한정되는 것은 아니지만, 산성분으로서는, 무수트리멜리트산, 무수트리멜리트산모노클로라이드를 들 수 있고, 아민성분으로서는, 메타페닐렌디아민, 파라페닐렌디아민, 4,4'-디아미노디페닐에테르, 4,4'-디아미노디페닐메탄, 비스[4-(아미노페녹시)페닐]술폰, 2,2'-비스[4-(4-아미노페녹시)페닐]프로판 등을 들 수 있다. 폴리아미드이미드 수지는, 건조성을 향상시키기 위하여 실록산 변성으로 하여도 좋고, 이 경우에 아미노 성분으로서 실록산디아민을 사용할 수 있다. 폴리아미드이미드 수지는, 필름 가공성을 고려하면 분자량이 5만 이상인 것을 사용하는 것이 바람직하다.
상기 열가소성 수지에 대해서는, 주로 프리프레그에 사용되는 절연재료로서 설명을 하였지만, 이들 열가소성 수지는 프리프레그로서의 사용에 한정되지 않는다. 예를 들면 상기의 열가소성 수지를 사용하여 필름에 가공한 것(필름재)을 코어수지층(11A)으로 하여도 좋다.
절연재료로서 사용되는 수지조성물에는, 충전재가 혼합되어 있어도 좋다. 충전재로서는, 특별히 한정되지 않지만, 예를 들면 알루미나, 화이트 카본, 티타늄 화이트, 산화티타늄, 산화아연, 산화마그네슘, 산화지르코늄 등의 금속 산화물(수화물(水和物)을 포함한다), 수산화알루미늄, 베마이트, 수산화마그네슘 등의 금속 수산화물, 천연 실리카, 용융 실리카, 합성 실리카, 비결정질 실리카, 에어로질, 중공 실리카 등의 실리카류, 클레이, 카올린, 탤크, 마이카, 글라스분, 석영분, 시라스벌룬 등의 무기계의 충전재(무기 충전재) 외에, 스티렌형, 부타디엔형, 아크릴형 등의 고무 파우더, 코어셸형의 고무 파우더, 실리콘 레진 파우더, 실리콘 고무 파우더, 실리콘 복합 파우더 등의 유기계의 충전재(유기 충전재)를 들 수 있다. 이들 충전재는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
절연재료로서 사용되는 수지조성물은, 유기용매를 함유하고 있어도 좋다. 유기용매로서는, 특별히 한정되는 것은 아니고, 벤젠, 톨루엔, 크실렌, 트리메틸벤젠과 같은 방향족 탄화수소계 용매; 아세톤, 메틸에틸케톤, 메틸이소부틸케톤과 같은 케톤계 용매; 테트라하이드로퓨란과 같은 에테르계 용매; 이소프로판올, 부탄올과 같은 알코올계 용매; 2-메톡시에탄올, 2-부톡시에탄올과 같은 에테르알코올 용매; N-메틸피롤리돈, N,N-디메틸포름아미드, N,N-디메틸아세트아미드와 같은 아미드계 용매 등을 원하는 바에 따라 병용할 수 있다. 또한 프리프레그를 제작하는 경우에 있어서의 바니시 중의 용매량은, 수지조성물 전체에 대하여 40질량%∼80질량%의 범위로 하는 것이 바람직하다. 또한 상기 바니시의 점도는 20cP∼100cP(20mPa·s∼100mPa·s)의 범위가 바람직하다.
절연재료로서 사용되는 수지조성물은, 난연제를 함유하고 있어도 좋다. 난연제로서는, 특별히 한정되는 것은 아니지만, 예를 들면 데카브로모디페닐에테르, 테트라브로모비스페놀A, 테트라브로모무수프탈산, 트리브로모페놀 등의 브롬 화합물, 트리페닐포스페이트, 트리크실릴포스페이트, 크레실디페닐포스페이트 등의 인 화합물, 적린 및 그 변성물, 삼산화안티몬, 오산화안티몬 등의 안티몬 화합물, 멜라민, 시아누르산, 시아누르산멜라민 등의 트리아진 화합물 등 공지되어 있는 관례의 난연제를 사용할 수 있다.
절연재료로서 사용되는 수지조성물에 대하여, 필요에 따라 상기의 경화제, 경화촉진제나, 그 외에 열가소성 입자, 착색제, 자외선 불투과제, 산화방지제, 환원제 등의 각종 첨가제나 충전재를 더 가할 수 있다.
본 실시형태에 있어서 프리프레그는, 예를 들면 상기한 기재에 대한 수지조성물의 부착량이 건조 후의 프리프레그에 있어서의 수지함유율로 20질량% 이상 90질량% 이하가 되도록 수지조성물(바니시를 포함한다)을 기재에 함침 또는 도포한 후에, 100℃ 이상 200℃ 이하의 온도에서 1분∼30분간 가열건조시킴으로써, 반경화상태(B스테이지 상태)의 프리프레그로서 얻을 수 있다. 그러한 프리프레그로서는, 예를 들면 미쓰비시 가스화학(주)(MITSUBISHI GAS CHEMICAL COMPANY, INC.) 제품인 GHPL-830NS(제품명), GHPL-830NSF(제품명)를 사용할 수 있다.
(제1금속층(11B))
제1금속층(11B)은, 예를 들면 캐리어 부착 금속박에 의하여 구성할 수 있다. 캐리어 부착 금속박은, 예를 들면 캐리어에 박리수단인 박리층을 사이에 두고 금속박을 적층한 것이다. 캐리어 부착 금속박에는 시판품을 사용할 수도 있고, 예를 들면 미쓰이 금속광업(주)(MITSUI MINING & SMELTING CO., LTD.) 제품인 MT18SD-H-T5(제품명)를 사용할 수 있다. 제1금속층(11B)의 두께는, 예를 들면 100㎛ 이하인 것이 바람직하다. 미세배선을 형성하기 위해서는 금속층의 두께가 얇은 쪽이 유리하기 때문이다. 또한 제1금속층(11B)의 두께는, 0.5㎛ 이상이면 더 바람직하다. 또한 제1금속층(11B)의 두께는, 1㎛ 이상 100㎛ 이하이면 더욱 바람직하다.
캐리어는, 예를 들면 각종 금속박에 의하여 구성할 수 있지만, 두께의 균일성 및 박의 내식성 등의 점에서 동박에 의하여 구성하는 것이 바람직하다. 캐리어의 두께는, 금속박의 두께보다도 두껍고, 예를 들면 3㎛ 이상 100㎛ 이하로 할 수 있고, 5㎛ 이상 50㎛ 이하가 바람직하고, 6㎛ 이상 30㎛ 이하가 더 바람직하다.
박리층은, 캐리어와 금속박을 용이하게 박리할 수 있도록 하기 위한 것이다. 박리층의 재료는, 특별히 한정되지 않고, 각종 주지되어 있는 것을 적절하게 사용할 수 있다. 예를 들면 유기계의 재료이면, 질소 함유 유기화합물, 황 함유 유기화합물, 카르복시산 등을 들 수 있다. 질소 함유 유기화합물의 예로서는, 트리아졸 화합물, 이미다졸 화합물 등을 들 수 있고, 그중에서도 트리아졸 화합물은 박리성이 안정화되기 쉽다는 점에서 바람직하다. 트리아졸 화합물의 예로서는, 1,2,3-벤조트리아졸, 카르복시벤조트리아졸, N',N'-비스(벤조트리아졸릴메틸)우레아, 1H-1,2,4-트리아졸 및 3-아미노-1H-1,2,4-트리아졸 등을 들 수 있다. 황 함유 유기화합물의 예로서는, 메르캅토벤조티아졸, 티오시아누르산, 2-벤즈이미다졸티올 등을 들 수 있다. 카르복시산의 예로서는, 모노카르복시산, 디카르복시산 등을 들 수 있다. 또한 무기계의 재료이면, Ni, Mo, Co, Cr, Fe, Ti, W, P, Zn 등 중에서 적어도 1종으로 이루어지는 금속 혹은 합금, 또는 이들의 산화물을 들 수 있다. 박리층의 두께는, 예를 들면 1㎚ 이상 1㎛ 이하로 할 수 있고, 바람직하게는 5㎚ 이상 500㎚ 이하이다.
금속박은, 예를 들면 각종 금속박에 의하여 구성할 수 있지만, 두께의 균일성 및 박의 내식성 등의 점에서 동박에 의하여 구성하는 것이 바람직하다. 금속박의 두께는, 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 0.5㎛ 이상 70㎛ 이하로 할 수 있고, 1㎛ 이상 50㎛ 이하가 바람직하고, 6㎛ 이상 30㎛ 이하가 더 바람직하다.
제1금속층(11B)은, 캐리어가 코어수지층(11A) 측이 되도록 형성하여도 좋고, 금속박이 코어수지층(11A) 측이 되도록 형성하여도 좋다. 제1금속층(11B)에 있어서의 코어수지층(11A)과 반대측의 끝면에서 박리수단까지의 두께, 즉 후술하는 제1배선도체(12) 측의 끝면에서 박리수단까지의 두께는, 6㎛ 이상인 것이 바람직하고, 10㎛ 이상이면 더 바람직하고, 15㎛ 이상이면 더욱 바람직하다. 후술하는 코어수지층 박리공정에 있어서, 적어도 코어수지층(11A)을 박리할 때에 제1배선도체(12)에서 제(n+2)배선도체(15B) 및 제1절연수지층(13A)에서 제(n+1)절연수지층(15A)을 보강하여, 이들의 파손을 억제할 수 있기 때문이다. 또한 제1금속층(11B)에 있어서의 코어수지층(11A)과 반대측의 끝면에서 박리수단까지의 두께, 즉 후술하는 제1배선도체(12) 측의 끝면에서 박리수단까지의 두께는, 70㎛ 이하가 바람직하고, 50㎛ 이하이면 더 바람직하고, 30㎛ 이하이면 더욱 바람직하다. 후술하는 제1금속층 제거공정에 있어서, 잔존하는 제1금속층(11B)의 제거에 시간이 걸리기 때문이다.
또한 제1금속층(11B)은, 박리수단인 박형층을 구비하는 금속박에 의하여 구성할 수도 있다. 이 경우에, 박형층이 코어수지층(11A) 측이 되도록 적층된다. 박형층으로서는, 예를 들면 규소 화합물을 적어도 포함하는 층을 들 수 있고, 예를 들면 금속박 위에, 실란 화합물을 단독 또는 복수 조합하여 이루어지는 규소 화합물을 부여함으로써 형성할 수 있다. 또한 규소 화합물을 부여하는 수단은 특별히 한정되는 것은 아니고, 예를 들면 도포 등의 공지의 수단을 사용할 수 있다. 금속박의 박형층과의 접착면에는 방청처리를 실시(방청처리층을 형성)할 수 있다. 방청처리는, 니켈, 주석, 아연, 크롬, 몰리브덴, 코발트 중의 어느 하나, 혹은 그들의 합금을 사용하여 실시할 수 있다. 박형층의 두께는, 특별히 한정되는 것은 아니지만, 제거성 및 박리성의 관점에서 5㎚ 이상 100㎚ 이하가 바람직하고, 10㎚ 이상 80㎚ 이하가 더 바람직하고, 20㎚ 이상 60㎚ 이하가 특히 바람직하다. 또한 금속박으로서는, 두께의 균일성 및 박의 내식성 등의 점에서 동박이 바람직하다. 이 경우에 있어서도, 제1금속층(11B)에 있어서의 코어수지층(11A)과 반대측의 끝면에서 박리수단까지의 두께, 즉 후술하는 제1배선도체(12) 측의 끝면에서 박리수단까지의 두께는, 상기한 바와 동일하게 하는 것이 바람직하다.
또한 제1적층체(11)는, 예를 들면 코어수지층(11A)과 제1금속층(11B)을 적층하고, 가열가압하여 압착함으로써 제작할 수 있다. 제1적층체(11)의 두께는, 예를 들면 20㎛ 이상 1000㎛ 이하로 할 수 있고, 20㎛ 이상 950㎛ 이하가 바람직하고, 20㎛ 이상 900㎛ 이하가 더 바람직하다.
<제1배선 형성공정>
다음에, 예를 들면 도1(B)에 나타내는 바와 같이, 제1적층체(11)의 제1금속층(11B) 위에, 전해도금 및 무전해도금의 적어도 일방을 실시하여, 제1배선도체(12)를 형성한다(제1배선 형성공정). 구체적으로는, 예를 들면 제1금속층(11B) 위에 도금용 레지스트를 래미네이트하고, 도금용 레지스트에 회로패턴을 인쇄하고, 현상하여 도금용 레지스트 패턴을 형성한 후에, 패턴 전해도금을 실시하여, 제1배선도체(12)를 형성하고, 도금용 레지스트를 제거함으로써 형성할 수 있다.
도금용 레지스트는, 특별히 한정되지 않고, 예를 들면 시판되는 드라이 필름 레지스트 등 공지되어 있는 것을 적절하게 선택하여 사용할 수 있다. 또한 도금용 레지스트의 인쇄, 현상 및 제거에 있어서도, 특별히 한정되지 않고, 공지의 수단 및 장치를 사용하여 실시할 수 있다. 또한 제1배선도체(12)를 형성하기 위한 패턴 전해도금에 있어서도, 특별히 한정되지 않고, 공지의 방법을 적절하게 사용할 수 있다. 제1배선도체(12)는, 구리도금에 의하여 형성하는 것이 바람직하다.
제1배선도체의 두께는, 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 0.5㎛ 이상 100㎛ 이하로 할 수 있고, 1㎛ 이상 50㎛ 이하가 바람직하고, 1㎛ 이상 30㎛ 이하가 더 바람직하다. 제1배선도체의 패턴폭은, 특별히 한정되지 않고, 용도에 따라 적절하게 그 폭을 선택할 수 있지만, 예를 들면 1㎛ 이상 100㎛ 이하로 할 수 있고, 바람직하게는 3㎛ 이상 30㎛ 이하로 할 수 있다.
<제2적층체 형성공정>
계속하여, 예를 들면 도1(C)에 나타내는 바와 같이, 제1적층체(11)의 제1배선도체(12)가 형성된 면 위에, 제1절연수지층(13A)과 제2금속층(13B)을 이 순서로 적층하여, 제2적층체(13)를 형성한다(제2적층체 형성공정).
제1절연수지층(13A)은, 특별히 한정되는 것은 아니지만, 예를 들면 코어수지층(11A)과 동일한 재료(예를 들면, 프리프레그 또는 절연성의 필름재)에 의하여 구성할 수 있다. 제1절연수지층(13A)의 두께는, 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 0.1㎛ 이상 100㎛ 이하로 할 수 있고, 3㎛ 이상 50㎛ 이하가 바람직하고, 5㎛ 이상 20㎛ 이하가 더 바람직하다.
제2금속층(13B)은, 각종 금속박에 의하여 구성할 수 있지만, 두께의 균일성 및 박의 내식성 등의 점에서 동박에 의하여 구성하는 것이 바람직하다. 제2금속층(13B)의 두께는, 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 0.5㎛ 이상 100㎛ 이하로 할 수 있고, 1㎛ 이상 50㎛ 이하가 바람직하고, 1㎛ 이상 30㎛ 이하가 더 바람직하다.
제2적층체 형성공정은, 특별히 한정되지 않고, 예를 들면 이하의 공정에 의하여 실시할 수 있다. 예를 들면 제1배선도체(12)의 표면에 제1절연수지층(13A)과의 밀착력을 얻기 위한 밀착처리로서 조화처리(粗化處理)를 실시한 후에, 수지층을 갖는 캐리어 부착 금속박을 수지층이 제1배선도체(12)와 접하도록 배치하여, 가열가압하고, 캐리어를 박리함으로써, 제1절연수지층(13A)과 제2금속층(13B)을 적층할 수 있다. 조화처리는, 특별히 한정되지 않고, 공지의 수단을 적절하게 사용할 수 있고, 예를 들면 구리표면 조화액을 사용하는 수단을 들 수 있다.
수지층을 갖는 캐리어 부착 금속박은, 예를 들면 캐리어 부착 금속박의 금속박 측에 수지층을 적층한 것으로서, 수지층이 제1절연수지층(13A)이 되고, 금속박이 제2금속층(13B)이 된다. 수지층을 갖는 캐리어 부착 금속박에는 시판품을 사용할 수도 있고, 예를 들면 미쓰비시 가스화학(주) 제품인 CRS381NSI(제품명)를 사용할 수 있다. 수지층을 갖는 캐리어 부착 금속박의 가열가압조건은, 특별히 한정되지 않고, 예를 들면 온도 220±2℃, 압력 3±0.2MPa, 유지시간 60분의 조건으로 진공 프레스를 할 수 있다.
<제2배선 형성공정>
다음에, 예를 들면 도1(D)에 나타내는 바와 같이, 제1절연수지층(13A)에 제1배선도체(12)에 도달하는 비관통구멍(14A)을 형성하고, 비관통구멍이 형성된 표면에 전해도금 및 무전해도금의 적어도 일방을 실시하여, 제2배선도체(14B)를 형성한다(제2배선 형성공정). 제2배선도체(14B)의 두께 및 패턴폭은, 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 제1배선도체(12)와 동일하게 할 수 있다.
비관통구멍(14A)을 형성하는 수단은, 특별히 한정되지 않고, 예를 들면 탄산가스 레이저 등의 레이저나 드릴 등의 공지의 수단을 사용할 수 있다. 그중에서도, 레이저에 의하여 비관통구멍(14A)을 형성하는 것이 바람직하다. 미세가공에 적합하기 때문이다. 비관통구멍(14A)은, 제2금속층(13B)을 통하여 제1절연수지층(13A)에 형성되고, 본 공정에서 형성되는 제2배선도체(14B)와 제1배선도체(12)를 전기적으로 접속시키기 위하여 형성된다. 비관통구멍(14A)의 수나 사이즈는, 원하는 바에 따라 적절하게 선정할 수 있다. 또한 비관통구멍(14A)을 형성한 후에, 과망간산나트륨 수용액 등을 사용하여 디스미어 처리를 실시할 수 있다.
비관통구멍(14A)을 형성한 후에, 전해도금 및 무전해도금의 적어도 일방을 실시하여 비관통구멍(14A)의 내벽에 도금막을 형성하여, 제1배선도체(12)와 제2금속층(13B)을 전기적으로 접속함과 아울러, 제2금속층(13B)의 두께를 증가시켜, 제2배선도체(14B)를 형성할 수 있다. 전해구리도금 또는 무전해구리도금을 실시하는 방법은, 특별히 한정되는 것은 아니고, 공지의 방법을 채용할 수 있다. 도금은, 전해도금 및 무전해도금 중의 어느 일방만을 실시하여도 좋지만, 전해도금 및 무전해도금의 양방을 실시하는 것이 바람직하다. 또한 도금은 구리도금이 바람직하고, 전해구리도금 및 무전해구리도금의 적어도 일방을 실시하는 것이 바람직하다.
제2배선도체(14B)의 형성방법은, 특별히 한정되지 않고, 예를 들면 서브트랙티브 공법 또는 세미 애디티브 공법 등의 공지의 수단을 적절하게 채용할 수 있다. 서브트랙티브 공법의 경우에는, 예를 들면 먼저 비관통구멍(14A)을 형성하고, 비관통구멍이 형성된 표면에 전해도금 및 무전해도금의 적어도 일방을 실시하여 제2금속층(13B)의 두께를 증가시키고, 필요에 따라 정면(整面)한다. 다음에, 예를 들면 드라이 필름 레지스트 등을 래미네이트하고, 네거티브형 마스크를 붙여 회로패턴을 인쇄하고, 현상하여, 에칭 레지스트를 형성한다. 계속하여, 예를 들면 에칭 레지스트를 마스크로 하여 두께를 증가시킨 제2금속층(13B)을 에칭하여 제2배선도체(14B)를 형성하고, 에칭 레지스트를 제거한다.
또한 세미 애디티브 공법의 경우에는, 예를 들면 먼저 비관통구멍(14A)을 형성한 후에, 제2금속층(13B)을 에칭 등에 의하여 전부 제거하여, 제1절연수지층(13A)을 노출시킨다. 다음에 제1절연수지층(13A) 측의 표면에 무전해구리도금에 의하여, 예를 들면 두께 0.4㎛∼2㎛의 무전해구리도금층을 형성한다. 계속하여, 무전해구리도금층 위에 드라이 필름을 열압착하여 레지스트층을 형성하고, 노광 및 현상을 실시하여, 제2배선도체(14B)를 형성하는 부분을 제거한 레지스트 패턴을 형성한다. 노광은, 예를 들면 레지스트층의 소정의 부분에 활성 에너지선을 조사함으로써 실시하고, 활성 에너지선의 조사는 마스크 패턴을 통과하여도 좋고, 직접 활성 에너지선을 조사하는 직접묘화법을 사용하여도 좋다. 레지스트 패턴을 형성한 후에, 예를 들면 플라스마 클리닝 등에 의하여 스컴(레지스트 잔사)을 제거하고, 레지스트 패턴을 도금 레지스트로 하여, 무전해구리도금층의 표면에 전해구리도금에 의하여 전해구리도금층을 형성한다. 전해구리도금층을 형성한 후에, 레지스트 박리액 등을 사용하여 레지스트 패턴을 제거하고, 플래시 에칭(flash etching) 등에 의하여 무전해구리도금층을 에칭하여, 무전해구리도금층 및 전해구리도금층으로 이루어지는 제2배선도체(14B)를 형성한다.
<배선 적층공정>
제2배선 형성공정 후에, 예를 들면 도2(E)에 나타내는 바와 같이, 제2적층체(13)의 제2배선도체(14B)가 형성된 면 위에, 다시 제2적층체 형성공정 및 제2배선도체 형성공정과 동일한 공정을 n회 반복하여 실시함으로써, (n+2)층의 배선도체를 구비하는 빌드업 구조를 형성한다(배선 적층공정). n은 1 이상의 정수이다. 반복횟수 n은, 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 1회 이상 10회 이하로 할 수 있다. 또한 도2에는, 반복횟수 n이 3회인 경우를 나타낸다.
구체적으로는, 배선 적층공정에서는, 예를 들면 제(m+1)적층체의 제(m+1)배선도체가 형성된 면 위에, 제(m+1)절연수지층(15A)과 제(m+2)금속층을 이 순서로 적층하여, 제(m+2)적층체(15)를 형성하는 제(m+2)적층체 형성공정, 및 제(m+1)절연수지층(15A)에 제(m+1)배선도체에 도달하는 비관통구멍을 형성하고, 비관통구멍이 형성된 표면에 전해도금 및 무전해도금의 적어도 일방을 실시하여, 제(m+2)배선도체(15B)를 형성하는 제(m+2)배선 형성공정을 이 순서로 n회 반복하여 실시함으로써, 제2절연수지층에서 제(n+1)절연수지층(15A) 및 제3배선도체에서 제(n+2)배선도체(15B)를 형성한다. m은 1 이상의 정수, 단 m≤n이다.
<지지기판 적층공정>
배선 적층공정 후에, 예를 들면 도2(F)에 나타내는 바와 같이, 제(n+1)절연수지층(15A) 및 제(n+2)배선도체(15B) 위에, 열가소성 수지층을 구비하는 지지기판(16A)을 적층하여, 지지기판 부착 적층체(16)로 한다(지지기판 적층공정). 지지기판(16A)은, 후속의 코어수지층 박리공정에 있어서 적어도 코어수지층(11A)을 박리할 때 및 박리한 후의 제1금속층 제거공정에 있어서 제1금속층(11B)을 제거할 때에, 제1적층체(11) 위에 형성한 제1배선도체(12)에서 제(n+2)배선도체(15B) 및 제1절연수지층(13A)에서 제(n+1)절연수지층(15A)을 보강하여, 이들의 파손을 억제하기 위한 것이다. 또한 지지기판(16A)은, 후술하는 바와 같이 적어도 코어수지층(11A)을 박리한 후에 제거되는 것이다.
지지기판(16A)은, 예를 들면 열가소성 수지층에 더하여 열경화성 수지층을 구비하고 있어도 좋지만, 열가소성 수지층만으로 구성하여도 좋다. 열가소성 수지는, 열경화성 수지에 비하여 인성(靭性)이 높아, 높은 강도를 얻을 수 있기 때문이다. 열가소성 수지층의 재료는, 특별히 한정되는 것은 아니지만, 예를 들면 드라이 필름 레지스트를 들 수 있다. 그중에서도 열가소성 수지층은, 감광성의 열가소성 수지로 이루어지는 감광성 수지층에 의하여 구성하는 것이 바람직하다. 배선도체 형성공정에 사용할 수 있기 때문이다. 감광성의 열가소성 수지로서는, 예를 들면 패터닝에 사용되는 드라이 필름 레지스트를 들 수 있다. 또한 열가소성 수지층은, 예를 들면 UV 박리성 수지층 또는 열박리성 수지층에 의하여 구성하도록 하여도 좋고, 감광성 수지층, UV 박리성 수지층 및 열박리성 수지층으로 이루어지는 군에서 선택되는 적어도 하나를 구비하도록 구성하는 것이 바람직하다.
지지기판(16A)은, 예를 들면 제(n+2)배선도체(15B)를 필요에 따라 정면하고, 필름상 또는 시트상의 지지기판(16A)을 제(n+1)절연수지층(15A) 및 제(n+2)배선도체(15B) 위에 배치하고, 래미네이트함으로써 압착하여 적층할 수 있다. 또한 열가소성 수지층을 감광성 수지층에 의하여 구성하는 경우에는, 감광성 수지층을 적층하는 공정으로서, 예를 들면 제(n+2)배선도체(15B)를 필요에 따라 정면하고, 제(n+1)절연수지층(15A) 및 제(n+2)배선도체(15B) 위에 감광성 수지층을 배치하고, 래미네이트한 후에, 감광성 수지층의 전면(全面)을 노광하여 경화시키는 공정을 포함할 수 있다. 감광성 수지층의 전면을 노광, 경화시킴으로써, 제(n+1)절연수지층(15A) 및 제(n+2)배선도체(15B)에 대한 밀착력이 상승한다. 열가소성 수지층을 UV 박리성 수지층 또는 열박리성 수지층에 의하여 구성하는 경우에는, UV 박리성 수지층 또는 열박리성 수지층을 적층하는 공정으로서, 예를 들면 제(n+2)배선도체(15B)를 필요에 따라 정면하고, 제(n+1)절연수지층(15A) 및 제(n+2)배선도체(15B) 위에 UV 박리성 수지층 또는 열박리성 수지층을 배치하고, 래미네이트하여 적층하는 공정을 포함할 수 있다. 지지기판(16A)의 두께는, 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 1㎛ 이상으로 할 수 있고, 1㎛ 이상 50㎛ 이하가 바람직하고, 1㎛ 이상 30㎛ 이하가 더 바람직하다.
<코어수지층 박리공정>
지지기판 적층공정 후에, 예를 들면 도2(G)에 나타내는 바와 같이, 지지기판 부착 적층체(16)로부터, 제1금속층(11B)의 박리수단에 있어서 적어도 코어수지층(11A)을 박리하여 제거한다. 이에 의하여, 박리수단(예를 들면, 박리층 또는 박형층)에 있어서 코어수지층(11A), 및 경우에 따라서는 제1금속층(11B)의 일부(예를 들면, 캐리어)가 박리되어, 잔존하는 제1금속층(11B) 위에, 제1배선도체(12)에서 제(n+2)배선도체(15B), 제1절연수지층(13A)에서 제(n+1)절연수지층(15A) 및 지지기판(16A)이 적층된 코어수지층 제거체(17)가 된다(코어수지층 박리공정). 또한 제1금속층(11B)의 박리수단의 적어도 일부는, 적어도 코어수지층(11A)과 함께 박리되어도 좋고, 또한 박리되지 않고 잔존하여도 좋다. 박리수단에 있어서 적어도 코어수지층(11A)을 박리하는 수단은, 물리적 수단 또는 화학적 수단 중의 어느 것이라도 채용할 수 있지만, 예를 들면 박리수단에 물리적인 힘을 가하여, 물리적 수단에 의하여 박리하는 것이 바람직하다.
<제1금속층 제거공정>
코어수지층 박리공정 후에, 예를 들면 도3(H)에 나타내는 바와 같이, 코어수지층 제거체(17)로부터, 잔존하는 제1금속층(11B)을 제거하여, 제1금속층 제거체(18)로 한다(제1금속층 제거공정). 제1금속층(11B)을 제거하는 수단은, 특별히 한정되는 것은 아니지만, 예를 들면 황산계 또는 과산화수소계 에칭액을 사용하여 제거할 수 있다. 황산계 또는 과산화수소계 에칭액은, 특별히 한정되는 것은 아니고, 당업계에서 사용되고 있는 것을 사용할 수 있다.
<지지기판 제거공정>
제1금속층 제거공정 후에, 예를 들면 도3(I)에 나타내는 바와 같이, 제1금속층 제거체(18)로부터 지지기판(16A)을 제거하여, 지지기판 제거체(19)로 한다(지지기판 제거공정). 지지기판(16A)을 제거하는 수단은, 특별히 한정되는 것은 아니고, 지지기판(16A)의 재료에 따라 적절하게 선택할 수 있다. 지지기판(16A)은, 예를 들면 수산화나트륨 수용액 등의 약액에 의하여 제거하도록 하여도 좋고, 레이저에 의하여 제거하도록 하여도 좋고, 플라스마 처리에 의하여 제거하도록 하여도 좋고, 예를 들면 UV 박리성 수지층의 경우에는, 자외선 영역의 광선을 조사함으로써 박리시켜 제거하도록 하여도 좋고, 열박리성 수지층의 경우에는 가열처리에 의하여 박리시켜 제거하도록 하여도 좋다.
<솔더 레지스트층 형성공정>
지지기판 제거공정 후에, 예를 들면 도3(J)에 나타내는 바와 같이, 지지기판 제거체(19)의 양면에 제1배선도체(12) 및 제(n+2)배선도체(15B)가 부분적으로 노출되도록 솔더 레지스트층(20A, 20B)을 형성한다. 구체적으로는, 예를 들면 제1절연수지층(13A) 및 제1배선도체(12) 위에, 제1배선도체(12)가 부분적으로 노출되도록 솔더 레지스트층(20A)을 형성함과 아울러, 제(n+1)절연수지층(15A) 및 제(n+2)배선도체(15B) 위에, 제(n+2)배선도체(15B)가 부분적으로 노출되도록 솔더 레지스트층(20B)을 형성한다(솔더 레지스트층 형성공정).
솔더 레지스트층(20A, 20B)의 형성방법은, 특별히 한정되지 않고, 공지의 수단을 적절하게 채용할 수 있다. 예를 들면 솔더 레지스트층(20A, 20B)은, 솔더 레지스트를 지지기판 제거체(19)의 양면의 전면에 도포하고, 회로패턴이 작성된 네거티브 필름을 통과하여 노광함으로써 경화시키고, 미경화부분을 현상함으로써 형성할 수 있다. 또한 예를 들면 솔더 레지스트층(20A, 20B)은, 지지기판 제거체(19)의 양면에 스크린 인쇄에 의하여 솔더 레지스트를 패턴인쇄하고, 자외선을 조사하거나 가열함으로써 경화시켜 형성할 수 있다. 즉 솔더 레지스트층(20A, 20B)은, 경화처리 후의 것이다.
<도금 마무리공정>
솔더 레지스트층 형성공정 후에, 예를 들면 지지기판 제거체(19)의 양면에 있어서, 솔더 레지스트층(20A)으로부터 노출된 제1배선도체(12) 및 솔더 레지스트층(20B)으로부터 노출된 제(n+2)배선도체(15B) 위에, 금도금층을 형성한다. 이에 의하여, 반도체 소자 탑재용 패키지 기판을 얻을 수 있다.
<지지기판 부착 적층체>
본 실시형태에 관한 지지기판 부착 적층체(16)는, 예를 들면 도2(F)에 나타내는 바와 같이, 본 반도체 소자 탑재용 패키지 기판의 제조방법 도중의 공정(지지기판 적층공정)에 있어서 얻을 수 있다. 즉 지지기판 부착 적층체(16)는, 코어수지층(11A)과, 코어수지층(11A)의 적어도 일방의 면 측에 형성되고 박리수단을 가진 제1금속층(11B)과, 제1금속층(11B) 위에 형성된 제1절연수지층(13A)과, 제1절연수지층(13A)에 매설된 제1배선도체(12)와, 제1절연수지층(13A) 위에 형성된 제2배선도체(14B)와, 제1절연수지층(13A) 위에, 제(m+1)배선도체를 매설하도록 형성된 제(m+1)절연수지층(15A)과, 제(m+1)절연수지층(15A) 위에 형성된 제(m+2)배선도체(15B)가, n회 반복하여 형성된 제2절연수지층(15A)에서 제(n+1)절연수지층(15A) 및 제3배선도체(15B)에서 제(n+2)배선도체(15B)를 구비하고 있다. 또한 m 및 n은 1 이상의 정수이고, 단 m≤n이다.
또한 지지기판 부착 적층체(16)는, 제(n+1)절연수지층(15A) 및 제(n+2)배선도체(15B) 위에 적층되고, 열가소성 수지층을 구비하고, 박리수단에 있어서 적어도 코어수지층(11A)을 박리한 후에 제거되는 지지기판(16A)을 구비한다. 지지기판 부착 적층체(16)는 지지기판(16A)을 구비함으로써, 상기한 바와 같이, 적어도 코어수지층(11A)을 박리할 때에, 제1배선도체(12)에서 제(n+2)배선도체(15B) 및 제1절연수지층(13A)에서 제(n+1)절연수지층(15A)을 보강하여, 이들의 파손을 억제할 수 있도록 되어 있다. 또한 상기한 바와 같이, 제1금속층(11B)에 있어서의 제1배선도체(12) 측의 끝면에서 박리수단까지의 두께를 6㎛ 이상, 또 10㎛ 이상, 또한 15㎛ 이상으로 하면, 적어도 코어수지층(11A)을 박리할 때에, 제1배선도체(12)에서 제(n+2)배선도체(15B) 및 제1절연수지층(13A)에서 제(n+1)절연수지층(15A)을 더 보강할 수 있기 때문에 바람직하다.
이와 같이 본 실시형태에 의하면, 제(n+1)절연수지층(15A) 및 제(n+2)배선도체(15B) 위에, 열가소성 수지층을 구비하는 지지기판(16A)을 적층한 후에, 박리수단에 있어서 적어도 코어수지층(11A)을 박리하도록 하였기 때문에, 지지기판(16A)에 의하여, 제1배선도체(12)에서 제(n+2)배선도체(15B) 및 제1절연수지층(13A)에서 제(n+1)절연수지층(15A)을 보강할 수 있어, 이들의 파손을 억제할 수 있다. 따라서 반도체 소자 탑재용 패키지 기판을 양호하게 제조할 수 있다.
[제2실시형태]
본 발명의 제2실시형태에 관한 반도체 소자 탑재용 패키지 기판의 제조방법은, 제1실시형태의 배선 적층공정과 지지기판 적층공정의 사이에 제1솔더 레지스트층 형성공정을 포함하고, 또한 제1실시형태의 솔더 레지스트층 형성공정 대신에 제2솔더 레지스트층 형성공정을 포함하는 것이다. 그 외의 각 공정(제1적층체 준비공정, 제1배선 형성공정, 제2적층체 형성공정, 제2배선 형성공정, 배선 적층공정, 지지기판 적층공정, 코어수지층 박리공정, 제1금속층 제거공정, 지지기판 제거공정 및 도금 마무리공정)은, 제1실시형태와 동일하다.
도4 및 도5는, 제2실시형태에 관한 반도체 소자 탑재용 패키지 기판의 제조방법의 각 공정을 나타내는 것이다. 이 반도체 소자 탑재용 패키지 기판의 제조방법에서는, 먼저 예를 들면 제1실시형태와 동일하게 하여, 제1적층체 준비공정, 제1배선 형성공정, 제2적층체 형성공정, 제2배선 형성공정 및 배선 적층공정을 실시한다.
<제1솔더 레지스트층 형성공정>
배선 적층공정 후에, 예를 들면 도4(F-1)에 나타내는 바와 같이, 제(n+1)절연수지층(15A) 및 제(n+2)배선도체(15B) 위에, 제(n+2)배선도체(15B)가 부분적으로 노출되도록 솔더 레지스트층(20B)을 형성한다(제1솔더 레지스트층 형성공정). 솔더 레지스트층(20B)의 형성방법은, 제1실시형태와 동일하다. 본 실시형태에서는, 코어수지층 박리공정 전에 솔더 레지스트층(20B)을 형성함과 아울러 지지기판(16A)을 적층하도록 하였기 때문에, 적어도 코어수지층(11A)을 박리할 때 및 박리한 후의 제1금속층 제거공정에 있어서 제1금속층(11B)을 제거할 때에, 제1배선도체(12)에서 제(n+2)배선도체(15B) 및 제1절연수지층(13A)에서 제(n+1)절연수지층(15A)을 더 강고하게 보강할 수 있다.
<지지기판 적층공정∼지지기판 제거공정>
제1솔더 레지스트층 형성공정 후에, 예를 들면 도4(F-2)에 나타내는 바와 같이, 솔더 레지스트층(20B)을 형성한 제(n+1)절연수지층(15A) 및 제(n+2)배선도체(15B) 위에, 제1실시형태와 동일하게 하여 지지기판(16A)을 적층함으로써, 지지기판 부착 적층체(16)로 한다(지지기판 적층공정). 다음에, 예를 들면 도4(G)에 나타내는 바와 같이, 제1실시형태와 동일하게 하여 제1금속층(11B)의 박리수단에 있어서 적어도 코어수지층(11A)을 박리함으로써, 코어수지층 제거체(17)로 한다(코어수지층 박리공정). 계속하여, 예를 들면 도5(H)에 나타내는 바와 같이, 제1실시형태와 동일하게 하여 잔존하는 제1금속층(11B)을 제거함으로써, 제1금속층 제거체(18)로 한다(제1금속층 제거공정). 이어서, 예를 들면 도5(I)에 나타내는 바와 같이, 제1실시형태와 동일하게 하여 지지기판(16A)을 제거함으로써, 지지기판 제거체(19)로 한다(지지기판 제거공정).
<제2솔더 레지스트층 형성공정 및 도금 마무리공정>
지지기판 제거공정 후에, 예를 들면 도5(J-1)에 나타내는 바와 같이, 제1절연수지층(13A) 및 제1배선도체(12) 위에, 제1배선도체(12)가 부분적으로 노출되도록 솔더 레지스트층(20A)을 형성한다(제2솔더 레지스트층 형성공정). 솔더 레지스트층(20A)의 형성방법은, 제1실시형태와 동일하다. 그 후에, 제1실시형태와 동일하게 하여, 솔더 레지스트층(20A)으로부터 노출된 제1배선도체(12) 및 솔더 레지스트층(20B)으로부터 노출된 제(n+2)배선도체(15B) 위에 금도금층을 형성한다. 이에 의하여, 반도체 소자 탑재용 패키지 기판을 얻을 수 있다.
<지지기판 부착 적층체>
제2실시형태에 관한 지지기판 부착 적층체(16)는, 예를 들면 도4(F-2)에 나타내는 바와 같이, 본 반도체 소자 탑재용 패키지 기판의 제조방법 도중의 공정(지지기판 적층공정)에 있어서 얻을 수 있다. 즉 제2실시형태에 관한 지지기판 부착 적층체(16)는, 제(n+1)절연수지층(15A) 및 제(n+2)배선도체(15B)와 지지기판(16A)의 사이에 솔더 레지스트층(20B)을 구비하는 것을 제외하고는, 제1실시형태와 동일한 구성을 가진다.
이와 같이 본 실시형태에 의하면, 제(n+1)절연수지층(15A) 및 제(n+2)배선도체(15B) 위에 솔더 레지스트층(20B)을 형성함과 아울러 지지기판(16A)을 적층한 후에, 박리수단에 있어서 적어도 코어수지층(11A)을 박리하도록 하였기 때문에, 제1배선도체(12)에서 제(n+2)배선도체(15B) 및 제1절연수지층(13A)에서 제(n+1)절연수지층(15A)을 더 강고하게 보강할 수 있어, 이들의 파손을 더욱 억제할 수 있다.
(실시예)
이하에, 실시예에 의하여 본 실시형태를 구체적으로 설명하지만, 본 실시형태는 이들 실시예에 의하여 전혀 제한되지 않는다.
[실시예1]
다음과 같이 하여 반도체 소자 탑재용 패키지 기판을 제작하였다.
<제1적층체 준비공정>(도1(A) 참조)
비스말레이미드트리아진 수지(BT수지)를 글라스 클로스(유리섬유)에 함침시켜 B 스테이지로 한 프리프레그(두께 0.100㎜ : 미쓰비시 가스화학(주) 제품, 제품명 : GHPL-830NS ST56)를 코어수지층(11A)으로 하고, 코어수지층(11A)의 양면에, 제1금속층(11B)으로서 두께 18㎛의 캐리어 동박 부착 극박 동박(극박 동박 ; 두께 5㎛ : 미쓰이 금속광업(주) 제품, 제품명 : MT18SD-H-T5)을 캐리어 동박 측이 코어수지층(11A)과 접하도록 배치하고, 온도 220±2℃, 압력 3±0.2MPa, 유지시간 60분의 조건으로 진공 프레스를 실시하여, 코어수지층(11A)의 양면에 제1금속층(11B)이 형성된 제1적층체(11)를 제작하였다.
<제1배선 형성공정>(도1(B) 참조)
제1적층체(11)에, 온도 110±10℃, 압력 0.50±0.02MPa의 조건으로 두께 15㎛의 드라이 필름 레지스트 LDF515F(닛코·머터리얼즈(주)(Nikko-Materials Co., Ltd.) 제품, 제품명)를 래미네이트하였다. 드라이 필름 레지스트에 대한 회로패턴의 인쇄를 평행 노광기로 실시한 후에, 1% 탄산나트륨 수용액을 사용하여 드라이 필름 레지스트를 현상하여, 도금용 레지스트 패턴을 형성하였다. 다음에 황산구리 농도 60g/L∼80g/L, 황산 농도 150g/L∼200g/L의 황산구리 도금라인에서 5㎛∼20㎛ 정도의 패턴 전해구리도금(전해구리도금)을 실시하여, 제1배선도체(12)를 형성하였다. 그 후에, 아민계의 레지스트 박리액을 사용하여 드라이 필름 레지스트를 박리제거하였다.
<제2적층체 형성공정>(도1(C) 참조)
절연수지와의 밀착력을 얻기 위하여, 제1배선도체(12)의 표면에, 구리표면 조화액 CZ-8101(멧쿠(주)(MEC COMPANY LTD.) 제품, 제품명)을 사용하여 조화처리를 실시하였다. 다음에 제1배선도체(12)가 형성된 제1적층체(11)의 양면에, 수지층을 갖는 동박 두께 18㎛의 캐리어 동박 부착 극박 동박(극박 동박(금속층) ; 두께 2㎛, 수지층 두께 0.015㎜ : 미쓰비시 가스화학(주) 제품, 제품명 : CRS381NSI)을 수지층이 제1배선도체(12)와 접하도록 배치하여, 압력 3±0.2MPa, 온도 220±2℃, 유지시간 60분의 조건으로 진공 프레스를 하였다. 그 후에, 두께 18㎛의 캐리어 동박을 박리하여, 제1배선도체(12) 위에 제1절연수지층(13A)과 두께 2㎛의 제2금속층(13B)을 적층한 제2적층체(13)를 얻었다.
<제2배선 형성공정>(도1(D) 참조)
제2적층체(13)의 양면에, 탄산가스 레이저 가공기 ML605GTWⅢ-5200U(미쓰비시 전기(주)(Mitsubishi Electric Corporation) 제품, 제품명)를 사용하여, 빔조사 지름 Φ0.06㎜, 주파수 500Hz, 펄스폭 15㎲, 조사횟수 1샷의 조건으로 구멍을 1개씩 가공함으로써, 제2금속층(13B)을 통하여 제1절연수지층(13A)에 제1배선도체(12)에 도달하는 비관통구멍(14A)을 형성하였다.
다음에, 비관통구멍(14A)이 형성된 제2적층체(13)에 대하여, 온도 80±5℃, 농도 55±10g/L의 과망간산나트륨 수용액을 사용하여 디스미어 처리를 실시하고, 또 무전해구리도금으로 0.4㎛∼0.8㎛ 두께의 도금을 실시한 후에, 전해구리도금으로 5㎛∼20㎛ 두께의 도금을 실시하였다. 이에 의하여, 비관통구멍(14A)의 내벽이 도금에 의하여 접속되어, 제1배선도체(12)와 제2금속층(13B)이 비관통구멍(14A)의 내벽의 도금에 의하여 전기적으로 접속함과 아울러 제2금속층(13B)의 두께를 증가시켰다.
계속하여, 제2금속층(13B)의 정면을 실시하고, 온도 110±10℃, 압력 0.50±0.02MPa의 조건으로 드라이 필름 레지스트 LDF515F(닛코·머터리얼즈(주) 제품, 제품명)를 래미네이트하였다. 그 후에, 네거티브형 마스크를 붙이고, 평행 노광기를 사용하여 회로패턴을 인쇄하고, 1% 탄산나트륨 수용액을 사용하여 드라이 필름 레지스트를 현상함으로써 에칭 레지스트를 형성하였다. 이어서, 에칭 레지스트가 없는 부분의 제2금속층(13B)을 염화제2철 수용액으로 에칭제거한 후에, 수산화나트륨 수용액을 사용하여 드라이 필름 레지스트를 제거함으로써, 제2배선도체(14B)를 형성하였다.
<배선 적층공정>(도2(E) 참조)
제2적층체 형성공정 및 제2배선도체 형성공정과 동일한 공정을 3회 반복하여 실시함으로써, 5층의 배선도체를 구비하는 빌드업 구조의 제5적층체(15)를 형성하였다.
<지지기판 적층공정>(도2(F) 참조)
제5배선도체(15B)의 정면을 실시하고, 온도 110±10℃, 압력 0.50±0.02MPa의 조건으로, 지지기판(16A)으로서 감광성 수지층(열가소성 수지층)인 드라이 필름 레지스트 LDF515F(두께 15㎛, 닛코·머터리얼즈(주) 제품, 제품명)를 래미네이트하였다. 그 후에, 평행 노광기를 사용하여 전면에 노광하여 경화시킴으로써, 지지기판(16A)을 적층한 지지기판 부착 적층체(16)를 얻었다.
<코어수지층 박리공정>(도2(G) 참조)
지지기판 부착 적층체(16)를 얻은 후에, 제1금속층(11B)의 극박 동박과 캐리어 동박의 경계부에 물리적인 힘을 가하여, 지지기판 부착 적층체(16)로부터 적어도 코어수지층(11A)을 박리하여 제거하였다. 이에 의하여, 한 쌍의 코어수지층 제거체(17)를 얻었다.
<제1금속층 제거공정>(도3(H) 참조)
코어수지층 제거체(17)를 얻은 후에, 잔존하는 제1금속층(11B)(극박 동박)을 과수황산계의 소프트 에칭액을 사용하여 제거함으로써, 제1금속층 제거체(18)를 얻었다.
<지지기판 제거공정>(도3(I) 참조)
제1금속층 제거체(18)를 얻은 후에, 수산화나트륨 수용액을 사용하여 지지기판(16A)인 드라이 필름 레지스트를 제거함으로써, 지지기판 제거체(19)를 얻었다.
<솔더 레지스트층 형성공정>(도3(J) 참조)
지지기판 제거체(19)를 얻은 후에, 제1절연수지층(13A) 및 제1배선도체(12) 위에, 제1배선도체(12)가 부분적으로 노출되도록 두께 10㎛의 솔더 레지스트층(20A)을 형성함과 아울러, 제4절연수지층(15A) 및 제5배선도체(15B) 위에, 제5배선도체(15B)가 부분적으로 노출되도록 두께 10㎛의 솔더 레지스트층(20B)을 형성하였다.
<도금 마무리공정>
솔더 레지스트층(20A, 20B)을 형성한 후에, 솔더 레지스트층(20A, 20B)으로부터 노출된 제1배선도체(12) 또는 제5배선도체(15B) 위에 금도금층을 형성하여, 반도체 소자 탑재용 패키지 기판을 얻었다. 본 실시예에 의하면, 제1배선도체(12)에서 제5배선도체(15B) 및 제1절연수지층(13A)에서 제4절연수지층(15A)에 파손은 나타나지 않아, 반도체 소자 탑재용 패키지 기판을 양호하게 제조할 수 있었다.
[실시예2]
실시예1과 동일하게 하여, 제1적층체 준비공정(도1(A) 참조), 제1배선 형성공정(도1(B) 참조), 제2적층체 형성공정(도1(C) 참조), 제2배선 형성공정(도1(D) 참조) 및 배선 적층공정(도2(E) 참조)을 실시하였다. 다음에, 제4절연수지층(15A) 및 제5배선도체(15B) 위에, 제5배선도체(15B)가 부분적으로 노출되도록 두께 10㎛의 솔더 레지스트층(20B)을 형성하였다(제1솔더 레지스트층 형성공정 ; 도4(F-1) 참조). 계속하여, 솔더 레지스트층(20B)을 형성한 제4절연수지층(15A) 및 제5배선도체(15B) 위에, 온도 110±10℃, 압력 0.50±0.02MPa의 조건으로, 지지기판(16A)으로서 감광성 수지층(열가소성 수지층)인 드라이 필름 레지스트 LDF515F(두께 15㎛, 닛코·머터리얼즈(주) 제품, 제품명)를 래미네이트하였다. 그 후에, 평행 노광기를 사용하여 전면에 노광하여 경화시킴으로써, 지지기판(16A)을 적층한 지지기판 부착 적층체(16)를 얻었다(지지기판 적층공정 ; 도4(F-2) 참조).
지지기판 부착 적층체(16)를 얻은 후에, 실시예1과 동일하게 하여, 코어수지층 박리공정(도4(G) 참조), 제1금속층 제거공정(도5(H) 참조) 및 지지기판 제거공정(도5(I) 참조)을 실시하였다. 다음에, 지지기판 제거체(19)를 얻은 후에, 제1절연수지층(13A) 및 제1배선도체(12) 위에, 제1배선도체(12)가 부분적으로 노출되도록 두께 10㎛의 솔더 레지스트층(20A)을 형성하였다(제2솔더 레지스트층 형성공정 ; 도5(J-1) 참조). 그 후에, 실시예1과 동일하게 하여 도금 마무리공정을 실시함으로써, 반도체 소자 탑재용 패키지 기판을 얻었다. 본 실시예에 있어서도, 제1배선도체(12)에서 제5배선도체(15B) 및 제1절연수지층(13A)에서 제4절연수지층(15A)에 파손은 나타나지 않아, 반도체 소자 탑재용 패키지 기판을 양호하게 제조할 수 있었다.
[실시예3]
실시예1과 동일하게 하여, 제1적층체 준비공정(도1(A) 참조), 제1배선 형성공정(도1(B) 참조), 제2적층체 형성공정(도1(C) 참조), 제2배선 형성공정(도1(D) 참조) 및 배선 적층공정(도2(E) 참조)을 실시하였다. 다음에 제5배선도체(15B)의 정면을 실시하고, 온도 30±10℃, 압력 0.50±0.02MPa의 조건으로, 지지기판(16A)으로서 열가소성 수지층인 UV 박리성 수지층(두께 100㎛, 세키스이 화학공업(주)(SEKISUI CHEMICAL CO., LTD.) 제품, 제품명 : SELFA HS)을 래미네이트하여, 지지기판(16A)을 적층한 지지기판 부착 적층체(16)를 얻었다(지지기판 적층공정 ; 도2(F) 참조).
지지기판 부착 적층체(16)를 얻은 후에, 실시예1과 동일하게 하여, 코어수지층 박리공정(도2(G) 참조) 및 제1금속층 제거공정(도3(H) 참조)을 실시하였다. 다음에, 지지기판(16A)에 조사량 5000mJ/㎠의 조건으로 UV를 조사하고, 지지기판(16A)과 제5배선도체(15B)의 경계부에 물리적인 힘을 가하여 지지기판(16A)을 제거함으로써, 지지기판 제거체(19)를 얻었다(지지기판 제거공정 ; 도3(I) 참조). 그 후에, 실시예1과 동일하게 하여 솔더 레지스트층 형성공정(도3(J) 참조) 및 도금 마무리공정을 실시함으로써, 반도체 소자 탑재용 패키지 기판을 얻었다. 본 실시예에 있어서도, 제1배선도체(12)에서 제5배선도체(15B) 및 제1절연수지층(13A)에서 제4절연수지층(15A)에 파손은 나타나지 않아, 반도체 소자 탑재용 패키지 기판을 양호하게 제조할 수 있었다.
[실시예4]
실시예1과 동일하게 하여, 제1적층체 준비공정(도1(A) 참조), 제1배선 형성공정(도1(B) 참조), 제2적층체 형성공정(도1(C) 참조), 제2배선 형성공정(도1(D) 참조) 및 배선 적층공정(도2(E) 참조)을 실시하였다. 다음에 제5배선도체(15B)의 정면을 실시하고, 온도 30±10℃, 압력 0.50±0.02MPa의 조건으로, 지지기판(16A)으로서 열가소성 수지층인 열박리성 수지층(두께 100㎛, 닛토 덴코(주)(Nitto Denko Corporation) 제품, 제품명 : REVALPHA(등록상표))을 래미네이트하여, 지지기판(16A)을 적층한 지지기판 부착 적층체(16)를 얻었다(지지기판 적층공정 ; 도2(F) 참조).
지지기판 부착 적층체(16)를 얻은 후에, 실시예1과 동일하게 하여, 코어수지층 박리공정(도2(G) 참조) 및 제1금속층 제거공정(도3(H) 참조)을 실시하였다. 다음에 제1금속층 제거체(18)를 온도 200±10℃, 가열시간 20분의 조건으로 가열하고, 지지기판(16A)과 제5배선도체(15B)의 경계부에 물리적인 힘을 가하여 지지기판(16A)을 제거함으로써, 지지기판 제거체(19)를 얻었다(지지기판 제거공정 ; 도3(I) 참조). 그 후에, 실시예1과 동일하게 하여 솔더 레지스트층 형성공정(도3(J) 참조) 및 도금 마무리공정을 실시함으로써, 반도체 소자 탑재용 패키지 기판을 얻었다. 본 실시예에 있어서도, 제1배선도체(12)에서 제5배선도체(15B) 및 제1절연수지층(13A)에서 제4절연수지층(15A)에 파손은 나타나지 않아, 반도체 소자 탑재용 패키지 기판을 양호하게 제조할 수 있었다.
[비교예1]
실시예1과 동일하게 하여, 제1적층체 준비공정, 제1배선 형성공정, 제2적층체 형성공정, 제2배선 형성공정 및 배선 적층공정을 실시한 후에, 제1금속층의 극박 동박과 캐리어 동박의 경계부에 물리적인 힘을 가하여, 제5적층체로부터 적어도 코어수지층을 박리하여 제거함으로써, 한 쌍의 적층체를 얻었다. 즉 비교예1은, 실시예1에 있어서, 지지기판 적층공정을 실시하지 않고 코어수지층 박리공정을 실시한 것이다. 코어수지층을 박리한 후에, 극박 동박을 과수황산계의 소프트 에칭액을 사용하여 제거하려고 하였지만, 적층체가 파손되어 버렸다.
즉 실시예1∼4에 의하면, 코어수지층(11A)을 박리할 때 및 박리한 후의 가공공정에 있어서, 지지기판(16A)에 의하여 보강할 수 있어, 파손을 억제할 수 있다는 것을 알 수 있었다.
(산업상이용가능성)
반도체 소자 탑재용 패키지 기판의 제조에 사용할 수 있다.
11 : 제1적층체
11A : 코어수지층
11B : 제1금속층
12 : 제1배선도체
13 : 제2적층체
13A : 제1절연수지층
13B : 제2금속층
14A : 비관통구멍
14B : 제2배선도체
15 : 제(m+2)적층체
15A : 제(m+1)절연수지층
15B : 제(m+2)배선도체
16 : 지지기판 부착 적층체
16A : 지지기판
17 : 코어수지층 제거체
18 : 제1금속층 제거체
19 : 지지기판 제거체
20A, 20B : 솔더 레지스트층

Claims (17)

  1. 코어수지층과, 상기 코어수지층의 적어도 일방(一方)의 면 측에 형성되고 또 박리수단을 가진 제1금속층을 구비하는 제1적층체를 준비하는 제1적층체 준비공정과,
    상기 제1금속층 위에, 전해도금 및 무전해도금의 적어도 일방을 실시하여, 제1배선도체를 형성하는 제1배선 형성공정과,
    상기 제1적층체의 상기 제1배선도체가 형성된 면 위에, 제1절연수지층과 제2금속층을 이 순서로 적층하여, 제2적층체를 형성하는 제2적층체 형성공정과,
    상기 제1절연수지층에 상기 제1배선도체에 도달하는 비관통구멍을 형성하고, 상기 비관통구멍이 형성된 표면에 전해도금 및 무전해도금의 적어도 일방을 실시하여, 제2배선도체를 형성하는 제2배선 형성공정과,
    상기 제2배선 형성공정 후에, 다시 제(m+1)적층체의 제(m+1)배선도체가 형성된 면 위에, 제(m+1)절연수지층과 제(m+2)금속층을 이 순서로 적층하여, 제(m+2)적층체를 형성하는 제(m+2)적층체 형성공정, 및 상기 제(m+1)절연수지층에 상기 제(m+1)배선도체에 도달하는 비관통구멍을 형성하고, 상기 비관통구멍이 형성된 표면에 전해도금 및 무전해도금의 적어도 일방을 실시하여, 제(m+2)배선도체를 형성하는 제(m+2)배선 형성공정을 이 순서로 n회 반복하여 실시함으로써, 제2절연수지층에서 제(n+1)절연수지층 및 제3배선도체에서 제(n+2)배선도체를 형성하는 배선 적층공정(m 및 n은 1 이상의 정수, 단 m≤n)과,
    상기 제(n+1)절연수지층 및 상기 제(n+2)배선도체 위에, 열가소성 수지층을 구비하는 지지기판을 적층하여, 지지기판 부착 적층체로 하는 지지기판 적층공정과,
    상기 지지기판 부착 적층체로부터, 상기 박리수단에 있어서 적어도 상기 코어수지층을 박리하여, 코어수지층 제거체로 하는 코어수지층 박리공정과,
    상기 코어수지층 제거체로부터 상기 제1금속층을 제거하여, 제1금속층 제거체로 하는 제1금속층 제거공정과,
    제1금속층 제거체로부터 상기 지지기판을 제거하는 지지기판 제거공정을
    포함하는 반도체 소자 탑재용 패키지 기판의 제조방법.
  2. 제1항에 있어서,
    상기 열가소성 수지층은, 감광성 수지층, UV 박리성 수지층 및 열박리성 수지층으로 이루어지는 군에서 선택되는 적어도 하나를 구비하는 반도체 소자 탑재용 패키지 기판의 제조방법.
  3. 제1항에 있어서,
    상기 지지기판 제거공정은, 상기 지지기판을, 약액에 의하여 제거하는 공정, 레이저에 의하여 제거하는 공정, 플라스마 처리에 의하여 제거하는 공정, 자외선 영역의 광선을 조사함으로써 제거하는 공정 및 가열처리에 의하여 제거하는 공정으로 이루어지는 군에서 선택되는 적어도 하나를 포함하는 반도체 소자 탑재용 패키지 기판의 제조방법.
  4. 제1항에 있어서,
    상기 제2적층체 형성공정은, 상기 제1배선도체에 밀착처리를 실시한 후에, 상기 절연수지층 및 제2금속층을 가열가압하여 이 순서로 적층하는 반도체 소자 탑재용 패키지 기판의 제조방법.
  5. 제1항에 있어서,
    상기 제2배선 형성공정은, 전해도금 및 무전해도금의 적어도 일방에 의하여 상기 비관통구멍의 내벽을 접속하고, 또한 서브트랙티브 공법 또는 세미 애디티브 공법에 의하여 상기 제2배선도체를 형성하는 반도체 소자 탑재용 패키지 기판의 제조방법.
  6. 제1항에 있어서,
    상기 제2배선 형성공정은, 레이저에 의하여 상기 비관통구멍을 형성하는 반도체 소자 탑재용 패키지 기판의 제조방법.
  7. 제1항에 있어서,
    상기 코어수지층 박리공정은, 물리적 수단에 의하여 적어도 상기 코어수지층을 박리하는 반도체 소자 탑재용 패키지 기판의 제조방법.
  8. 제1항에 있어서,
    상기 코어수지층의 두께가 1㎛ 이상인 반도체 소자 탑재용 패키지 기판의 제조방법.
  9. 제1항에 있어서,
    상기 제1금속층의 두께가 100㎛ 이하인 반도체 소자 탑재용 패키지 기판의 제조방법.
  10. 제1항에 있어서,
    상기 제1금속층에 있어서의 상기 제1배선도체 측의 끝면에서 상기 박리수단까지의 두께가 6㎛ 이상인 반도체 소자 탑재용 패키지 기판의 제조방법.
  11. 제1항에 있어서,
    상기 지지기판의 두께가 1㎛ 이상인 반도체 소자 탑재용 패키지 기판의 제조방법.
  12. 제1항에 있어서,
    상기 제1적층체의 두께가 20㎛ 이상 1000㎛ 이하인 반도체 소자 탑재용 패키지 기판의 제조방법.
  13. 제1항에 있어서,
    상기 제1절연수지층에서 제(n+1)절연수지층의 두께는, 각각 0.1㎛ 이상 100㎛ 이하인 반도체 소자 탑재용 패키지 기판의 제조방법.
  14. 제1항에 있어서,
    상기 배선 적층공정 후, 상기 지지기판 적층공정 전에, 상기 제(n+1)절연수지층 및 상기 제(n+2)배선도체 위에, 상기 제(n+2)배선도체가 부분적으로 노출되도록 솔더 레지스트층을 형성하는 솔더 레지스트층 형성공정을 포함하고,
    상기 지지기판 적층공정에서는, 상기 솔더 레지스트층을 형성한 상기 제(n+1)절연수지층 및 상기 제(n+2)배선도체 위에, 상기 지지기판을 적층하는
    반도체 소자 탑재용 패키지 기판의 제조방법.
  15. 코어수지층과,
    상기 코어수지층의 적어도 일방의 면 측에 형성되고 박리수단을 가진 제1금속층과,
    상기 제1금속층 위에 형성된 제1절연수지층과,
    상기 제1절연수지층에 매설된 제1배선도체와,
    상기 제1절연수지층 위에 형성된 제2배선도체와,
    상기 제1절연수지층 위에, 상기 제(m+1)배선도체를 매설하도록 형성된 제(m+1)절연수지층과, 제(m+1)절연수지층 위에 형성된 제(m+2)배선도체가, n회 반복하여 형성된 제2절연수지층에서 제(n+1)절연수지층 및 제3배선도체에서 제(n+2)배선도체(m 및 n은 1 이상의 정수, 단 m≤n)와,
    상기 제(n+1)절연수지층 및 상기 제(n+2)배선도체 위에 적층되고, 열가소성 수지층을 구비하고, 상기 박리수단에 있어서 적어도 상기 코어수지층을 박리한 후에 제거되는 지지기판을
    구비하는 지지기판 부착 적층체.
  16. 제15항에 있어서,
    상기 제(n+1)절연수지층 및 상기 제(n+2)배선도체와 상기 지지기판의 사이에 형성된 솔더 레지스트층을 구비하는 것을 특징으로 하는 지지기판 부착 적층체.
  17. 제15항에 있어서,
    상기 제1금속층에 있어서의 상기 제1배선도체 측의 끝면에서 상기 박리수단까지의 두께가 6㎛ 이상인 지지기판 부착 적층체.
KR1020247010954A 2021-09-30 2022-09-28 반도체 소자 탑재용 패키지 기판의 제조방법 및 지지기판 부착 적층체 KR20240070560A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2021-162334 2021-09-30
JPJP-P-2022-135420 2022-08-26

Publications (1)

Publication Number Publication Date
KR20240070560A true KR20240070560A (ko) 2024-05-21

Family

ID=

Similar Documents

Publication Publication Date Title
KR20230049098A (ko) 수지층 부착 동박 및 이것을 사용한 적층체
TWI825152B (zh) 疊層體、覆金屬箔之疊層板、附設有經圖案化之金屬箔之疊層體、有堆積結構之疊層體、印刷配線板、多層無芯基板、以及其製造方法
JP7145403B2 (ja) 支持体及びそれを用いた半導体素子実装基板の製造方法
TWI830797B (zh) 半導體元件搭載用封裝基板之製造方法
KR20240070560A (ko) 반도체 소자 탑재용 패키지 기판의 제조방법 및 지지기판 부착 적층체
US11990349B2 (en) Method for producing package substrate for loading semiconductor device
WO2023054516A1 (ja) 半導体素子搭載用パッケージ基板の製造方法及び支持基板付積層体
KR20240070561A (ko) 반도체 소자 탑재용 패키지 기판의 제조방법
WO2023054517A1 (ja) 半導体素子搭載用パッケージ基板の製造方法
WO2023106208A1 (ja) 支持体付き配線基板、支持体付き配線基板の製造方法、及び、電子部品実装基板の製造方法
CN116075557A (zh) 附树脂层的铜箔、以及使用其的积层体
WO2024043196A1 (ja) 積層体、及び、コアレス基板の製造方法
CN118043958A (zh) 半导体元件搭载用封装基板的制造方法和带支撑基板的层叠体
CN118020150A (zh) 半导体元件搭载用封装基板的制造方法
TWI835731B (zh) 支持體及利用該支持體之半導體元件安裝基板的製造方法
WO2022209851A1 (ja) 基板及び配線基板の製造方法
TW202410319A (zh) 積層體、及無芯基板之製造方法