WO2022209851A1 - 基板及び配線基板の製造方法 - Google Patents

基板及び配線基板の製造方法 Download PDF

Info

Publication number
WO2022209851A1
WO2022209851A1 PCT/JP2022/011600 JP2022011600W WO2022209851A1 WO 2022209851 A1 WO2022209851 A1 WO 2022209851A1 JP 2022011600 W JP2022011600 W JP 2022011600W WO 2022209851 A1 WO2022209851 A1 WO 2022209851A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
substrate
layer
metal foil
ultra
Prior art date
Application number
PCT/JP2022/011600
Other languages
English (en)
French (fr)
Inventor
俊介 平野
智広 武藤
豪志 信國
洋一 中島
ミカ 佐竹
慎也 喜多村
Original Assignee
Ｍｇｃエレクトロテクノ株式会社
米沢ダイヤエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｍｇｃエレクトロテクノ株式会社, 米沢ダイヤエレクトロニクス株式会社 filed Critical Ｍｇｃエレクトロテクノ株式会社
Priority to JP2023510882A priority Critical patent/JPWO2022209851A1/ja
Priority to CN202280023716.6A priority patent/CN117044410A/zh
Priority to KR1020237032878A priority patent/KR20230163408A/ko
Publication of WO2022209851A1 publication Critical patent/WO2022209851A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Definitions

  • the present invention relates to a substrate and a method for manufacturing a wiring substrate using this substrate.
  • a process of transporting the board is required.
  • the substrate is transported, for example, by moving it on a plurality of rollers.
  • the thin substrate described above is difficult to handle because of its low handling property, and the substrate may be damaged during transportation, resulting in a decrease in yield or contamination of the apparatus.
  • a guide plate having higher rigidity than the substrate is connected with a tape to the front side to which the substrate is conveyed, and the substrate is guided and conveyed by the guide plate.
  • a leading plate must be connected to each substrate, and the leading plate must be peeled off after the process is completed.
  • the circuit formation region has a thickness of 80 ⁇ m or less, wherein the carrier is removed from the ultra-thin metal foil layer with the carrier to expose the ultra-thin metal foil layer, At least part of the outer peripheral region is provided with a carrier remaining portion in which the carrier remains and the surface of the ultrathin metal foil layer is covered with the carrier. substrate.
  • a boundary portion between the outer peripheral region and the circuit formation region is provided in at least a part of the outer peripheral region so as to provide a carrier remaining portion in which carriers are left, or a carrier remaining portion is formed, and In at least one of the outer peripheral regions, the carrier is provided with cuts. Therefore, when manufacturing a wiring board using this substrate, the thickness of the substrate in the remaining portion of the carrier is made larger than the thickness of the substrate in the circuit forming region. It can be as thick as the carrier. Therefore, instead of the guide plate, the substrate can be easily transported using the remaining carrier portion as the guide portion. Therefore, there is no need to connect and separate the guide plate, and labor and costs can be reduced.
  • FIG. 4 is a diagram showing a process following FIG. 3; 1. It is a figure showing the process of manufacturing a wiring board using the board
  • FIG. 8 is a diagram showing a manufacturing process of the substrate shown in FIG. 7;
  • FIG. FIG. 8 is a diagram showing a process of manufacturing a wiring board using the substrate shown in FIG. 7; It is a figure showing the structure of the board
  • this embodiment a mode for carrying out the present invention (hereinafter referred to as “this embodiment") will be described in detail, but the present invention is not limited to this, and various modifications can be made without departing from the scope of the invention. is possible.
  • FIG. 1 shows a cross-sectional structure of a substrate 10 according to a first embodiment of the invention.
  • FIG. 2 shows a planar configuration viewed from one side of the substrate 10.
  • This substrate 10 has, on one side thereof, a carrier-attached ultra-thin metal foil layer 11 in which a carrier 11B and an ultra-thin metal foil layer 11A are laminated.
  • the substrate 10 includes, for example, a first metal layer 12, a first insulating resin layer 13, a second metal layer 14, a second insulating resin layer 15, and an ultra-thin metal layer with a carrier. It has a configuration in which foil layers 11 are laminated in order.
  • the ultra-thin metal foil layer 11 with a carrier is, for example, formed using an ultra-thin metal foil with a carrier in which a carrier 11B is provided on an ultra-thin metal foil layer 11A via a release layer (not shown). It is laminated with the ultra-thin metal foil layer 11A facing the second insulating resin layer 15 side.
  • the substrate 10 is a so-called coreless substrate.
  • a core resin layer 16 is provided with a first metal layer 12, a first insulating resin layer 13, a second metal layer 14, a second It can be produced by laminating the insulating resin layer 15 and the ultra-thin metal foil layer 11 with a carrier, and then peeling off from the interface between the core resin layer 16 and the first metal layer 12 .
  • the substrate 10 has, in the planar direction, a circuit forming area 10A in which a circuit is formed, and an outer peripheral area 10B provided around the outer circumference of the circuit forming area 10A.
  • the substrate 10 has, for example, a rectangular shape in plan view.
  • the outer peripheral region 10B is provided, for example, along each side, and the circuit forming region 10A is provided inside the outer peripheral region 10B.
  • the width (width in the planar direction) of the outer peripheral region 10B is, for example, within the range of 1 mm or more and 300 mm or less.
  • the carrier 11B of the carrier-attached ultrathin metal foil layer 11 is removed to expose the ultrathin metal foil layer 11A, and the thickness of the circuit formation region 10A is as thin as 80 ⁇ m or less. This is for thinning.
  • the thickness of the circuit formation region 10A is, for example, preferably 30 ⁇ m or more, more preferably 35 ⁇ m or more. This is because if the thickness is smaller than this, the reinforcement is insufficient and the risk of breakage increases.
  • the thickness is the thickness in the stacking direction (the same applies hereinafter).
  • the carrier 11B remains in at least a part of the outer peripheral region 10B, and a carrier remaining portion 10C in which the surface of the ultra-thin metal foil layer 11A is covered with the carrier 11B is provided.
  • the thickness of the substrate 10 in the carrier remaining portion 10C is thicker than the thickness of the substrate 10 in the circuit forming region 10A by the amount of the carrier 11B, and functions as a leading portion that guides the substrate 10 during transportation. It is designed to be able to In the outer peripheral region 10B, the carrier 11B is removed to expose the ultra-thin metal foil layer 11A in a region other than the carrier residual portion 10C, similarly to the circuit forming region 10A.
  • the carrier remaining portion 10C is preferably provided along at least one side, and may be provided along all sides. 1 and 2 show the case where the carrier remaining portion 10C is provided along one side of the substrate 10.
  • the width of the carrier remaining portion 10C may be the same as the width of the outer peripheral region 10B, but it does not have to be the same, and may be provided partially in the width direction. For example, it may be spaced apart from the side edge, or may be spaced apart from the circuit formation region 10A.
  • the carrier remaining portion 10C may be partially provided in the length direction of the side, but preferably provided continuously over the entire side.
  • the carrier 11B is for supporting the ultra-thin metal foil layer 11A and improving the handleability.
  • the material constituting the carrier 11B is not particularly limited.
  • Metal foil can be used.
  • Other examples include resin films such as PET films, PEN films, aramid films, polyimide films, nylon films, and liquid crystal polymers, metal coated resin films having a metal coating layer on a resin film, glass plates, ceramic plates, and the like.
  • metal foil is preferred from the viewpoint of preventing inclusion of foreign matter due to static electricity that may occur during handling, and copper foil is preferred from the viewpoint of thickness uniformity and corrosion resistance of the foil.
  • the thickness of the carrier 11B is thicker than the thickness of the ultra-thin metal foil layer 11A, and is preferably 250 ⁇ m or less, more preferably 12 ⁇ m or more and 200 ⁇ m or less.
  • the release layer is for allowing the carrier 11B to be easily separated from the ultra-thin metal foil layer 11A.
  • Materials for the release layer are not particularly limited, and various well-known materials can be used as appropriate.
  • the ultra-thin metal foil layer 11A can be made of, for example, various metal foils, but is preferably made of copper foil.
  • the thickness of the ultra-thin metal foil layer 11A is appropriately set as desired, and is not particularly limited.
  • the first metal layer 12 preferably has a thickness of, for example, 1 ⁇ m to 70 ⁇ m and is formed of a metal foil that can be peeled off from the core resin layer 16 as described later. If the thickness of the first metal layer 12 is less than 1 ⁇ m, the substrate 10 will be poorly formed, and if it exceeds 70 ⁇ m, the surface will be defective.
  • the thickness of the first metal layer 12 is preferably 1 ⁇ m to 12 ⁇ m, more preferably 2 ⁇ m to 5 ⁇ m, from the viewpoint of circuit formability.
  • the first metal layer 12 is preferably made of copper foil, for example.
  • a peelable type can be used as the copper foil.
  • a “peelable type” copper foil is an ultra-thin copper foil having a release layer, and the release layer is, for example, a peelable copper foil.
  • the first insulating resin layer 13 is not particularly limited. It can be composed of an insulating film material or the like. The thickness of the first insulating resin layer 13 is appropriately set as desired, and is not particularly limited. .
  • Prepreg is made by impregnating or coating a base material with an insulating material such as a resin composition.
  • the base material is not particularly limited, and well-known base materials used for various laminates for electrical insulating materials can be appropriately used.
  • Materials constituting the substrate include, for example, inorganic fibers such as E-glass, D-glass, S-glass, and Q-glass; organic fibers such as polyimide, polyester, or tetrafluoroerylene; and mixtures thereof.
  • the substrate is not particularly limited, and for example, those having a shape such as woven fabric, nonwoven fabric, roving, chopped strand mat, surfacing mat, etc. can be used as appropriate.
  • the material and shape of the base material are selected according to the intended use and performance of the molded article, and if necessary, it is possible to use one or more kinds of materials and shapes.
  • the thickness of the base material is not particularly limited as long as the thickness of the first insulating resin layer 13 is within the range described above.
  • the base material one surface-treated with a silane coupling agent or the like or one subjected to mechanical fiber opening treatment can be used, and these base materials are suitable in terms of heat resistance, moisture resistance, and workability. is.
  • the insulating material is not particularly limited, and a known resin composition used as an insulating material for printed wiring boards can be appropriately selected and used.
  • a thermosetting resin having good heat resistance and chemical resistance can be used as a base.
  • thermosetting resins include, but are not limited to, phenol resins, epoxy resins, cyanate resins, maleimide resins, isocyanate resins, benzocyclobutene resins, and vinyl resins.
  • One type of thermosetting resin may be used alone, or two or more types may be mixed and used.
  • epoxy resins are excellent in heat resistance, chemical resistance, and electrical properties, and are relatively inexpensive, so they can be suitably used as insulating materials.
  • epoxy resins include bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, alicyclic epoxy resin, aliphatic chain epoxy resin, phenol novolak type epoxy resin, cresol novolak type epoxy resin, Bisphenol A novolac type epoxy resin, diglycidyl ether of biphenol, diglycidyl ether of naphthalenediol, diglycidyl ether of phenols, diglycidyl ether of alcohols, alkyl-substituted products thereof, halogen compounds, hydrogenated products, and the like.
  • Epoxy resins may be used singly or in combination of two or more.
  • the curing agent used with this epoxy resin can be used without limitation as long as it cures the epoxy resin.
  • There are phosphorus compounds and their halides. These epoxy resin curing agents may be used singly or in combination of two or more.
  • a cyanate resin is a resin that, when heated, produces a cured product with repeating units of triazine rings, and the cured product has excellent dielectric properties. For this reason, it is suitable especially when high-frequency characteristics are required.
  • the cyanate resin include, but are not limited to, 2,2-bis(4-cyanatophenyl)propane, bis(4-cyanatophenyl)ethane, 2,2-bis(3,5dimethyl-4-cyanate), anatophenyl)methane, 2,2-(4-cyanatophenyl)-1,1,1,3,3,3-hexafluoropropane, ⁇ , ⁇ '-bis(4-cyanatophenyl)-m-diisopropyl
  • Examples include cyanate esters of benzene, phenol novolak and alkylphenol novolak.
  • cyanate resins such as cyanate ester compounds may be used singly or in combination of two or more. A part of the cyanate ester compound may be previously oligomerized into a trimer or a pentamer.
  • a curing catalyst or curing accelerator can be used in combination with the cyanate resin.
  • the curing catalyst for example, metals such as manganese, iron, cobalt, nickel, copper and zinc can be used.
  • organic metal salts such as 2-ethylhexanoate and octylate, and acetylacetone Mention may be made of organometallic complexes such as complexes.
  • Curing catalysts may be used singly or in combination of two or more.
  • Phenols are preferably used as the curing accelerator, and monofunctional phenols such as nonylphenol and paracumylphenol; bifunctional phenols such as bisphenol A, bisphenol F and bisphenol S; or phenol novolak and cresol novolak. can be used.
  • a hardening accelerator may be used individually by 1 type, and may be used in mixture of 2 or more types.
  • the resin composition used as the insulating material can also be blended with a thermoplastic resin in consideration of dielectric properties, impact resistance, film processability, etc.
  • thermoplastic resins include, but are not limited to, fluorine resins, polyphenylene ethers, modified polyphenylene ethers, polyphenylene sulfides, polycarbonates, polyetherimides, polyetheretherketones, polyacrylates, polyamides, polyamideimides, and polybutadiene. etc. can be mentioned.
  • One type of thermoplastic resin may be used alone, or two or more types may be mixed and used.
  • polyphenylene ethers and modified polyphenylene ethers include poly(2,6-dimethyl-1,4-phenylene) ether, alloyed polymers of poly(2,6-dimethyl-1,4-phenylene) ether and polystyrene, Alloying polymer of poly(2,6-dimethyl-1,4-phenylene) ether and styrene-butadiene copolymer, Alloying of poly(2,6-dimethyl-1,4-phenylene) ether and styrene-maleic anhydride copolymer Polymer, alloyed polymer of poly(3,6-dimethyl-1,4-phenylene) ether and polyamide, alloy of poly(2,6-dimethyl-1,4-phenylene) ether and styrene-but
  • polyamide-imide resins are useful from the viewpoint of excellent moisture resistance and good adhesion to metals.
  • the raw material for the polyamideimide resin is not particularly limited, but examples of the acidic component include trimellitic anhydride and trimellitic anhydride monochloride, and examples of the amine component include metaphenylenediamine, paraphenylenediamine, 4 ,4'-diaminodiphenyl ether, 4,4'-diaminodiphenylmethane, bis[4-(aminophenoxy)phenyl]sulfone, 2,2'-bis[4-(4-aminophenoxy)phenyl]propane and the like.
  • the polyamide-imide resin may be modified with siloxane to improve drying properties, and in this case, siloxane diamine can be used as the amino component. Considering film processability, it is preferable to use a polyamide-imide resin having a molecular weight of 50,000 or more.
  • thermoplastic resins have been described as insulating materials mainly used for prepregs, these thermoplastic resins are not limited to use as prepregs.
  • a material (film material) processed into a film using the thermoplastic resin described above may be used as the insulating resin layer.
  • An inorganic filler may be mixed in the resin composition used as the insulating material.
  • inorganic fillers include, but are not limited to, alumina, aluminum hydroxide, magnesium hydroxide, clay, talc, antimony trioxide, antimony pentoxide, zinc oxide, fused silica, glass powder, quartz powder, and shirasu balloons. be done. These inorganic fillers may be used singly or in combination of two or more.
  • the resin composition used as an insulating material may contain an organic solvent.
  • the organic solvent is not particularly limited, and aromatic hydrocarbon solvents such as benzene, toluene, xylene and trimethylbenzene; ketone solvents such as acetone, methyl ethyl ketone and methylinobutyl ketone; and tetrahydrofuran.
  • Ether solvents aromatic hydrocarbon solvents such as benzene, toluene, xylene and trimethylbenzene
  • ketone solvents such as acetone, methyl ethyl ketone and methylinobutyl ketone
  • tetrahydrofuran Ether solvents
  • alcohol solvents such as isopropanol and butanol
  • ether alcohol solvents such as 2-methoxyethanol and 2-butoxyethanol
  • N-methylpyrrolidone N,N-dimethylformamide and N,N-dimethylacetamide
  • the amount of the solvent in the varnish when producing the prepreg is preferably in the range of 40% by mass to 80% by mass with respect to the entire resin composition. Further, the viscosity of the varnish is desirably in the range of 20 cP to 100 cP (20 mPa ⁇ s to 100 mPa ⁇ s).
  • the resin composition used as an insulating material may contain a flame retardant.
  • flame retardants include, but are not limited to, bromine compounds such as decabromodiphenyl ether, tetrabromobisphenol A, tetrabromophthalic anhydride, and tribromophenol, triphenyl phosphate, trixylyl phosphate, and clay.
  • Phosphorus compounds such as diphenyl phosphate, metal hydroxides such as magnesium hydroxide and aluminum hydroxide, red phosphorus and its modified products, antimony compounds such as antimony trioxide and antimony pentoxide, melamine, cyanuric acid, melamine cyanurate
  • antimony compounds such as antimony trioxide and antimony pentoxide
  • melamine cyanuric acid
  • Known customary flame retardants such as triazine compounds such as can be used.
  • additives such as the above-mentioned curing agent, curing accelerator, thermoplastic particles, coloring agents, ultraviolet opaque agents, antioxidants, reducing agents, etc. Additives and fillers can be added.
  • the prepreg is, for example, a resin composition (including varnish) so that the amount of the resin composition attached to the base material described above is 20% by mass to 90% by mass in terms of the resin content in the prepreg after drying. ) is impregnated or coated on the substrate, and then dried by heating at a temperature of 100° C. to 200° C. for 1 minute to 30 minutes to obtain a prepreg in a semi-cured state (B stage state).
  • GHPL-830NS series product name
  • GHPL-830NSF series product name
  • the second metal layer 14 can be made of, for example, various metal foils, but is preferably made of copper foil.
  • the thickness of the second metal layer 14 is not particularly limited because it is appropriately set as desired.
  • a circuit pattern is formed on the second metal layer 14 as necessary.
  • the second insulating resin layer 15 is not particularly limited, but can be made of the same material as the first insulating resin layer 13 (for example, prepreg).
  • the thickness of the second insulating resin layer 15 is appropriately set as desired, and is not particularly limited. .
  • FIG. 10 can be manufactured, for example, as follows.
  • First laminate forming step First, for example, as shown in FIG. After arranging the first insulating resin layer 13 and the second metal layer 14 in this order, they are collectively heated and pressurized to form the first layer by crimping each layer, for example, as shown in FIG. 3(B). A laminate 17 is formed.
  • the core resin layer 16 is not particularly limited, for example, it can be made of the same material as the first insulating resin layer 13 (for example, prepreg).
  • the thickness of the core resin layer 16 is preferably 1 ⁇ m to 80 ⁇ m, for example. If the thickness of the core resin layer 16 is less than 1 ⁇ m, the molding of the resin will be defective.
  • the thickness of the core resin layer 16 is preferably 3 ⁇ m to 40 ⁇ m, more preferably 10 ⁇ m to 25 ⁇ m, from the viewpoint of lamination moldability.
  • the first metal layer 12 is preferably formed using a metal foil that can be peeled off from the core resin layer 16, such as a peelable copper foil.
  • a peelable copper foil is used, the first metal layer 12 is laminated so that the release layer is in contact with the core resin layer 16 .
  • the release layer includes, for example, a layer containing at least a silicon compound, and can be formed, for example, by applying a silicon compound consisting of a single silane compound or a combination of multiple silane compounds on a copper foil.
  • the means for applying the silicon compound is not particularly limited, and for example, known means such as coating can be used.
  • An antirust treatment can be applied to the surface of the copper foil to be adhered to the release layer (to form an antirust treatment layer).
  • Rust prevention treatment can be performed using any one of nickel, tin, zinc, chromium, molybdenum, cobalt, or alloys thereof.
  • the thickness of the release layer is not particularly limited, but is preferably 5 nm to 100 nm, more preferably 10 nm to 80 nm, particularly preferably 20 nm to 60 nm, from the viewpoint of removability and peelability.
  • the second metal layer 14 can be formed, for example, by using an ultra-thin metal foil with a carrier and removing the carrier from the ultra-thin metal foil.
  • the second metal layer 14 is formed by arranging the ultra-thin metal foil of the ultra-thin metal foil with a carrier on the side of the first insulating resin layer 13 and heating and pressurizing to form the first laminate 17 . After that, it is formed by peeling off the carrier.
  • the heating and pressurizing conditions in the first laminate forming step are not particularly limited, but for example, a vacuum press is performed under the conditions of a temperature of 220 ⁇ 2° C., a pressure of 5 ⁇ 0.2 MPa, and a holding time of 60 minutes.
  • a vacuum press is performed under the conditions of a temperature of 220 ⁇ 2° C., a pressure of 5 ⁇ 0.2 MPa, and a holding time of 60 minutes.
  • the 1st laminated body 17 can be formed.
  • the first The surface of the metal layer 12 or the second metal layer 14 may be roughened.
  • the roughening treatment is not particularly limited, and known means can be used as appropriate.
  • the first metal layer 12 or the second metal layer 14 is a copper foil, for example, a copper surface roughening liquid is used. means.
  • a pattern is formed in the second metal layer 14 .
  • the pattern forming means is not particularly limited, but the pattern can be formed, for example, by the following steps. After the surface of the second metal layer 14 is smoothed, a dry film resist or the like is laminated, and a negative mask is attached, the circuit pattern is printed with an exposure machine, and the dry film resist is developed with a developer. , an etching resist can be formed. After that, an etching process is performed, and after removing the second metal layer 14 in a portion without the etching resist with a ferric chloride aqueous solution or the like, the resist is removed to form a pattern in the second metal layer 14. can be done.
  • the resist at that time is not particularly limited, and for example, a known one such as a commercially available dry film resist can be appropriately selected and used.
  • Photolithography including exposure, development, and removal of resist
  • the pattern width of the second metal layer 14 is not particularly limited, and the width can be appropriately selected according to the application. can be done.
  • the second insulating resin layer 15 and the carrier-attached ultra-thin metal foil layer 11 are formed on the surface of the second metal layer 14 of the first laminate 17 . are arranged in this order and then heated and pressurized to form the second laminate 18 .
  • the ultra-thin metal foil layer 11 with a carrier is arranged so that the ultra-thin metal foil layer 11A of the ultra-thin metal foil with a carrier faces the second insulating resin layer 15 side.
  • the method and conditions for laminating the second insulating resin layer 15 and the ultra-thin metal foil layer 11 with a carrier are not particularly limited.
  • a second laminate 18 is obtained by performing a vacuum press under conditions of a temperature of 220 ⁇ 2 ° C., a pressure of 5 ⁇ 0.2 MPa, and a holding time of 60 minutes. can be formed.
  • the surface of the ultra-thin metal foil layer 11A may be roughened.
  • the carrier 11B is removed in the circuit formation region 10A and the carrier 11B is left in at least part of the outer peripheral region 10B.
  • An ultra-thin metal foil layer 11A is applied to the carrier 11B from the surface layer of the carrier 11B in at least one of the boundary between the outer peripheral region 10B and the circuit forming region 10A and the outer peripheral region 10B so as to form the carrier remaining portion 10C.
  • the notch 11C can be made with a cutter or the like. The cut 11C separates the carrier 11B into a remaining carrier portion 10C and other portions.
  • the carrier 11B having the cut 11C is peeled off except for the remaining carrier portion 10C.
  • a cut 11C is made in the outer peripheral region 10B, or in the boundary between the outer peripheral region 10B and the circuit forming region 10A and in the outer peripheral region 10B, and along one side of the substrate.
  • a case where the carrier 11B is left and other portions are peeled off to form a carrier remaining portion 10C is shown.
  • the second laminate 18 is separated by peeling at the interface between the core resin layer 16 and the first metal layers 12 arranged on both sides thereof.
  • the first metal layer 12, the first insulating resin layer 13, the second metal layer 14, the second insulating resin layer 15, and the carrier-attached ultrathin metal foil layer 11 were sequentially laminated.
  • a substrate 10 can be obtained (see FIG. 1).
  • peeling the core resin layer 16 it is preferable to peel the core resin layer 16 and the first metal layer 12 at the interface. A part of it may be peeled off together with the core resin layer 16 .
  • the core resin layer 16 is peeled off together with the release layer at the interface between the release layer of the first metal layer 12 and the metal foil is also included.
  • the release layer can be removed using, for example, a sulfuric acid-based or hydrogen peroxide-based etchant.
  • the sulfuric acid-based or hydrogen peroxide-based etchant is not particularly limited, and those used in the industry can be used.
  • the cutting step, the carrier peeling step, and the core resin layer separating step are performed in order after the second laminate forming step.
  • the layer separation step, the cutting step, and the carrier peeling step may be performed in this order, and after the second laminate forming step, the cutting step, the core resin layer forming step, and the carrier peeling step are performed. You may make it perform in order.
  • FIG. 5 shows an example of the process of manufacturing the wiring substrate 20 using the substrate 10.
  • the substrate 10 can be used, for example, to manufacture a wiring substrate 20 having wiring conductors 22 formed on both sides of an insulating layer 21 .
  • the insulating layer 21 is composed of the first insulating resin layer 13 and the second insulating resin layer 15, and the wiring conductors 22 are formed by patterning the first metal layer 12 and the second metal layer 14, respectively.
  • the ultra-thin metal foil layer 11A is formed by interlayer connection by electrolytic copper plating and/or electroless copper plating. Specifically, for example, it can be produced as follows.
  • non-through holes 23 reaching the surface of the second metal layer 14 are formed in the surface of the substrate 10 .
  • the non-through holes 23 are provided on both surfaces of the substrate 10 .
  • the non-through holes 23 are formed in the second insulating resin layer 15 through the ultra-thin metal foil layer 11A.
  • non-through holes 23 are formed in the first insulating resin layer 13 through the first metal layer 12 from the lower side of the paper surface of FIG. 5(A).
  • a means for forming the non-through hole 23 is not particularly limited, and for example, a known means such as a carbon dioxide laser can be used.
  • the number and size of the non-through holes 23 can be appropriately selected as desired.
  • desmear treatment can be performed using an aqueous solution of sodium permanganate or the like.
  • electrolytic copper plating and/or electroless copper plating is applied to form a copper plating film on the inner walls of the non-through holes 23, and the patterned first metal The layer 12, the second metal layer 14 and the ultra-thin metal foil layer 11A are electrically connected. Furthermore, by increasing the thickness of the first metal layer 12 and the ultra-thin metal foil layer 11A on both sides of the substrate 10 by the electrolytic copper plating and/or the electroless copper plating, the third metal layer 24 is formed. be.
  • the method of applying electrolytic copper plating and/or electroless copper plating is not particularly limited, and known methods can be employed.
  • the copper plating may be either electrolytic copper plating or electroless copper plating, but it is preferable to apply both electrolytic copper plating and electroless copper plating.
  • etching treatment for example, as shown in FIG. 5(C), after the electrolytic/electroless copper plating treatment, a known etching treatment or the like is performed as necessary so that the third metal layer 24 has a desired thickness. can be applied to adjust the film thickness of the third metal layer 24 .
  • the thickness of the substrate 10 after adjustment is appropriately set as desired, and is not particularly limited.
  • etching resist can be formed by developing the dry film resist with a developer.
  • the substrate 10 is moved on a plurality of rollers with the remaining carrier portion 10C facing the front side, for example, by a horizontal etching line, and subjected to an etching process.
  • the metal layer 24 is removed with a ferric chloride aqueous solution or the like.
  • carrier remaining portion 10C having a large thickness is provided in at least part of outer peripheral region 10B of substrate 10, substrate 10 can be easily transported using carrier remaining portion 10C as a leading portion. . After that, by removing the resist, the wiring substrate 20 having the wiring conductors 22 formed on both surfaces of the insulating layer 21 can be obtained as shown in FIG. 5(D).
  • an interlayer connection method that can be applied in the present embodiment, a known method of applying chemical copper plating to a blind via portion formed by laser (a wiring circuit is formed by laser processing, and then chemical copper plating is applied).
  • metal paste containing metal fillers such as solder, silver, and copper in insulating resin is bump-printed on predetermined locations by screen printing or the like, and the paste is cured by drying, and electrical conduction between the inner and outer layers is established by heating and pressurizing. Items to be secured can be applied.
  • the wiring substrate 20 is a package substrate for mounting a semiconductor element having a three-layer structure, but the present invention is not limited to this, and may have a five-layer structure or the like.
  • a package substrate for mounting a semiconductor device having a further build-up structure can be formed. For example, after the wiring conductors 22 are formed as described above, the carrier 11B is peeled off, an insulating resin layer and a metal layer are laminated, patterning and interlayer connection are repeated, and a buildup structure is obtained. It becomes possible to manufacture a package substrate for mounting a semiconductor element.
  • a semiconductor element such as a bare chip can be mounted on the wiring board 20 as desired.
  • the semiconductor element to be mounted is not particularly limited, and a desired element can be used as appropriate.
  • a bare chip having gold bumps formed on aluminum electrodes by ball bonding of gold wires can be used.
  • the semiconductor element can be mounted on the wiring conductors 22 of the wiring board 20 via a bonding material.
  • the bonding material is not particularly limited as long as it has a conductive means, but for example, solder (solder ball, solder paste, etc.) can be used.
  • solder solder ball, solder paste, etc.
  • a semiconductor element can be mounted via a bonding material.
  • the surface treatment is not particularly limited, examples thereof include formation of a nickel layer and a gold plating layer.
  • the reflow temperature is appropriately selected depending on the melting point of the bonding material and the like, and can be set to 260° C. or higher, for example.
  • the carrier remaining portion 10C in which the carrier 11B is left is provided in at least a portion of the outer peripheral region 10B.
  • the thickness of the substrate 10 in the carrier remaining portion 10C can be made thicker by the carrier 11B than the thickness of the substrate 10 in the circuit forming region 10A. Therefore, the substrate 10 can be transported using the remaining carrier portion 10C as a leading portion instead of the leading plate. Therefore, there is no need to connect and separate the guide plate, and labor and costs can be reduced.
  • FIG. 6A and 6B show configurations of substrates 30A and 30B according to the second embodiment of the present invention, FIG. 6A showing the substrate 30A and FIG. 6B showing the substrate 30B.
  • the substrate 30A is obtained by forming a cut 11C in the carrier 11B of the second laminate 18 in the first embodiment, extending from the surface layer of the carrier 11B to the ultra-thin metal foil layer 11A.
  • the carrier 11B of the second laminate 18 in the first embodiment is provided with a cut 11C extending from the surface layer of the carrier 11B to the ultra-thin metal foil layer 11A.
  • 16 is separated, or the core resin layer 16 is separated from the second laminate 18 and the carrier 11B is provided with a cut 11C extending from the surface layer of the carrier 11B to the ultra-thin metal foil layer 11A.
  • the substrates 30A and 30B have a structure similar to that of the first embodiment except that the carrier 11B is provided with a cut 11C for forming the carrier remaining portion 10C and the carrier 11B is not removed. and can be manufactured in the same way. Further, after removing the carrier 11B from the portion other than the remaining carrier portion 10C and further separating the core resin layer 16 from the substrate 30A, the substrate 30A may be used for manufacturing the wiring substrate 20 in the same manner as in the first embodiment. It is possible to obtain the same effect as in the first embodiment. Therefore, the same reference numerals are assigned to the same components as in the first embodiment, and detailed description thereof will be omitted.
  • the substrate 30A has the carrier-attached ultra-thin metal foil layer 11 on both sides, and the substrate 30B has the carrier-attached ultra-thin metal foil layer 11 on one side.
  • FIG. 7 shows the configuration of a substrate 40 according to a third embodiment of the invention.
  • This substrate 40 has, on at least one side thereof, a carrier-attached ultra-thin metal foil layer 41 in which a carrier 41B and an ultra-thin metal foil layer 41A are laminated.
  • the substrate 40 has, for example, a structure in which ultra-thin metal foil layers 41 with carriers are laminated on both sides of a resin layer 42, and is, for example, a so-called copper-clad laminate.
  • the carrier-attached ultra-thin metal foil layer 41 has the same configuration as the carrier-attached ultra-thin metal foil layer 11 in the first embodiment. corresponds to the ultra-thin metal foil layer 11A.
  • the resin layer 42 has the same configuration as the core resin layer 16 in the first embodiment.
  • the carrier-attached ultra-thin metal foil layer 41 is laminated with the ultra-thin metal foil layer 41A facing the resin layer 42 side.
  • the substrate 40 has a circuit forming area 40A and an outer peripheral area 40B in the plane direction, similarly to the first embodiment, except that the laminated structure is different. is provided with a carrier remaining portion 40C.
  • the circuit forming region 40A, the peripheral region 40B, and the carrier remaining portion 40C are the same as the circuit forming region 10A, the peripheral region 10B, and the carrier remaining portion 10C in the first embodiment. That is, in the circuit formation region 40A, the carrier 41B of the carrier-attached ultrathin metal foil layer 41 is removed to expose the ultrathin metal foil layer 41A, and the thickness of the circuit formation region 40A is as thin as 80 ⁇ m or less. .
  • FIG. 7 shows a case where carrier remaining portions 40C are formed on both sides along one side of the substrate.
  • FIG. 8 shows the manufacturing process of the substrate 40.
  • FIG. 8A the carrier-attached ultra-thin metal foil layers 41 are placed on both sides of the resin layer 42 and then heated and pressurized to form a third laminate 43. do.
  • the ultra-thin metal foil layer 41 with a carrier is formed using an ultra-thin metal foil with a carrier, and the ultra-thin metal foil layer 41A is arranged on the resin layer 42 side.
  • FIGS. 8B and 8C in the same manner as in the first embodiment, the carriers 41B on both sides of the third laminate 43 are subjected to a cutting step (FIG. 8B). ), and a carrier peeling step (FIG. 8C). Thereby, the substrate 40 shown in FIG. 7 is obtained.
  • FIG. 9 shows an example of a process for manufacturing a wiring substrate 50 using the substrate 40.
  • the substrate 40 can be used, for example, to manufacture a wiring substrate 50 having wiring conductors 52 formed on both sides of an insulating layer 51 .
  • the insulating layer 51 is composed of the resin layer 42, and the wiring conductor 52 is formed by connecting the patterned ultra-thin metal foil layer 41A between layers by electrolytic copper plating and/or electroless copper plating. Specifically, for example, it can be produced as follows.
  • through holes 53 are formed in the substrate 40 .
  • the means for forming the through holes 53 is not particularly limited, and for example, known means such as a laser such as a carbon dioxide laser or a drill can be used.
  • the number and size of the through-holes 53 can be appropriately selected as desired.
  • desmear treatment can be performed using an aqueous solution of sodium permanganate or the like.
  • electrolytic copper plating and/or electroless copper plating is applied to form a copper plating film on the inner wall of the through hole 53, and the patterned double-sided ultra-thin metal foil is formed.
  • Layer 41A is electrically connected.
  • the conductor layer 54 is formed by increasing the thickness of the ultra-thin metal foil layers 41A on both sides by the electrolytic copper plating and/or the electroless copper plating.
  • the method of applying electrolytic copper plating and/or electroless copper plating is not particularly limited, and known methods can be employed.
  • the copper plating may be either electrolytic copper plating or electroless copper plating, but it is preferable to apply both electrolytic copper plating and electroless copper plating.
  • etching treatment a known treatment such as an etching treatment is performed so that the conductor layer 54 has a desired thickness, and the thickness of the conductor layer 54 is adjusted. can do.
  • a dry film resist or the like is laminated, and a negative mask is pasted. can be used to develop the dry film resist to form an etching resist.
  • the substrate 40 is moved on a plurality of rollers with the remaining carrier portion 40C on the leading side by a horizontal etching line, and the substrate 40 is etched. is removed with an aqueous solution of ferric chloride or the like.
  • the thick carrier remaining portion 40C is provided in at least a portion of the outer peripheral region 40B of the substrate 40, the substrate 40 can be easily transported using the carrier remaining portion 40C as a leading portion. .
  • a wiring substrate 50 having wiring conductors 52 formed on both surfaces of the insulating layer 51 can be obtained, as shown in FIG. 9(C).
  • the wiring board 50 is not limited to the two-layer semiconductor device mounting package board, but may have a further build-up structure such as a 4, 5, 6 or more layer structure. It is possible to form a package substrate for mounting a semiconductor element. Further, the wiring substrate 50 can be mounted with a semiconductor element such as a bare chip as desired, as in the first embodiment.
  • the remaining carrier portion 40C in which the carrier 41B is left is provided in at least a part of the outer peripheral region 40B.
  • the substrate 40 can be transported using 40C as a leading portion. Therefore, there is no need to connect and separate the guide plate, and labor and costs can be reduced.
  • FIG. 10 shows the configuration of a substrate 60 according to the fourth embodiment of the invention.
  • the substrate 60 is obtained by forming a cut 41C in the carrier 41B of the third laminate 43 in the third embodiment from the surface layer of the carrier 41B to reach the ultra-thin metal foil layer 41A. That is, the substrate 60 has a cut 41C for forming the carrier remaining portion 40C, and has the same configuration as that of the third embodiment except that the carrier 41B is provided with the cutout 41C and the carrier 41B is not peeled off. and can be manufactured in a similar manner.
  • a substrate 10 was formed as follows, and a wiring substrate 40 was formed using the substrate 10 .
  • a prepreg (thickness 25 ⁇ m: GHPL-830NS SF74 manufactured by Mitsubishi Gas Chemical Co., Ltd.) was prepared as a B-stage by impregnating a glass cloth (glass fiber) with a bismaleimide triazine resin (BT resin).
  • a copper foil with a release layer (first metal layer 12) coated with a release layer (manufactured by JX Nikko Nisseki Metals Co., Ltd., trade name: PCS) with a copper foil thickness of 2 ⁇ m is peeled off.
  • a prepreg (first insulating resin layer) was formed by impregnating a glass cloth (glass fiber) with a bismaleimide triazine resin (BT resin) on the mold layer so that the mold layer surface was in contact with the core resin layer 16 to form a B stage.
  • the surface of the patterned second metal layer 14 is roughened using a copper surface roughening liquid (manufactured by MEC Co., Ltd., product name: CZ-8101), and the surface of the second metal layer 14 is
  • a prepreg second insulating resin layer 15; thickness 15 ⁇ m: GHPL-830NS SP68 manufactured by Mitsubishi Gas Chemical Co., Ltd.
  • BT resin bismaleimide triazine resin
  • a 2 ⁇ m copper foil with a 18 ⁇ m carrier copper foil (ultra-thin metal foil layer 11 with a carrier; manufactured by Mitsui Kinzoku Mining Co., Ltd., trade name: MTFL) is placed through a vacuum press at a pressure of 2.5 ⁇ 0. Lamination was carried out under the conditions of 2 MPa, temperature of 220 ⁇ 2° C., and holding time of 60 minutes to produce the second laminate 18 (see FIG. 3(D)).
  • the outer peripheral region 10B of the carrier 11B, or the outer peripheral region 10B and the circuit formation region 10A are formed so as to form the carrier remaining portion 10C in the outer peripheral region 10B.
  • a notch 11C was made with a cutter in the boundary between and the outer peripheral region 10B (see FIG. 4(E)). The cut 11C was placed at a position 40 mm away from the side edge.
  • the second laminate 18 is separated by applying a physical force to the boundary between the release layer-attached copper foil (first metal layer 12) and the prepreg (core resin layer 16), and the circuit formation region is formed.
  • a substrate 10 having a thickness of 10 A and a thickness of 39 ⁇ m was obtained (see FIG. 1).
  • the surface of the third metal layer 24 was smoothed, and a dry film resist (manufactured by Nichigo-Morton Co., Ltd., trade name: NIT225) was applied at a temperature of 110 ⁇ 10° C. and a pressure of 0.50 ⁇ 0.02 MPa. ) was laminated.
  • a dry film resist manufactured by Nichigo-Morton Co., Ltd., trade name: NIT225
  • the circuit pattern is printed with a parallel exposure machine, the dry film resist is developed with a 1% sodium carbonate aqueous solution to form an etching resist, and the remaining carrier portion 10C is etched with a horizontal etching line.
  • the substrate 10 is moved on a plurality of rollers with the side on which the . After that, the dry film resist was removed with an aqueous sodium hydroxide solution to produce a wiring substrate 20 (see FIG. 5(D)).
  • the resulting wiring board 20 was subjected to a solder resist forming process and a gold plating finish, and then cut into a package size.
  • the manufactured wiring board 20 was not damaged, and the wiring board 20 could be manufactured easily and satisfactorily using the substrate 10 .
  • a substrate 40 was formed as follows, and a wiring substrate 50 was formed using the substrate 40 .
  • ⁇ Manufacturing of substrate 40> A copper-clad laminate (HL832NS manufactured by Mitsubishi Gas Chemical Co., Ltd., 2 ⁇ m copper foil with 18 ⁇ m carrier copper foil) using a 40 ⁇ m thick carrier-attached copper foil is prepared (see FIG. 8), and a carrier remaining portion 40C is formed in the outer peripheral region 40B.
  • a cut 41C was made with a cutter along one short side of the carrier 41B, or in the boundary between the outer peripheral region 40B and the circuit forming region 40A and in the outer peripheral region 40B. The cut 41C was placed at a position 40 mm away from the side edge.
  • a through-hole 53 is formed in the substrate 40 with a carbon dioxide laser processing machine (manufactured by Hitachi Via Mechanics Co., Ltd., product name: LC-1C/21) under the conditions of a beam irradiation diameter of ⁇ 0.21 mm, a frequency of 500 Hz, and a pulse width of 10 ⁇ s. (see FIG. 9(A)). Thereafter, desmear treatment was performed using a sodium permanganate aqueous solution having a temperature of 80 ⁇ 5° C. and a concentration of 55 ⁇ 10 g/L.
  • the surface of the conductor layer 54 was smoothed, and a dry film resist (manufactured by Nichigo-Morton, trade name: NIT225) was laminated at a temperature of 110 ⁇ 10° C. and a pressure of 0.50 ⁇ 0.02 MPa.
  • the circuit pattern is printed with a parallel exposure machine, the dry film resist is developed with a 1% sodium carbonate aqueous solution to form an etching resist, and the remaining carrier portion 40C is etched with a horizontal etching line.
  • the substrate 40 was moved on a plurality of rollers with the side on which the . After that, the dry film resist was removed with an aqueous sodium hydroxide solution to produce a wiring board 50 (see FIG. 9C).
  • the obtained wiring board 50 was subjected to a solder resist forming process and a gold plating finish, and then cut into a package size.
  • the manufactured wiring board 50 was not damaged, and the wiring board 50 could be manufactured easily and satisfactorily using the substrate 40 .
  • Example 1 A substrate was produced in the same process as in Example 1, except that the carrier with a thickness of 18 ⁇ m was completely peeled off in the carrier peeling process. In the same manner as in Example 1, through-holes were formed in the produced substrate using a carbon dioxide laser processing machine, desmear treatment was performed, and then electroless copper plating and electrolytic copper plating were applied to a thickness of 8 ⁇ m. Subsequently, in the same manner as in Example 1, a dry film resist was laminated and the dry film resist was developed.
  • Example 2 In the same manner as in Example 1, through-holes were formed in the produced substrate using a carbon dioxide laser processing machine, desmear treatment was performed, and then electroless copper plating and electrolytic copper plating were applied to a thickness of 8 ⁇ m. Subsequently, in the same manner as in Example 1, a dry film resist was laminated and the dry film resist was developed. After that, using a horizontal etching line, the copper foil was moved on a plurality of rollers to remove the copper foil from the portions where there was no etching resist with an aqueous solution of ferric chloride. After that, the dry film resist was removed with an aqueous sodium hydroxide solution to produce a wiring board.
  • the resulting wiring board was subjected to a solder resist forming process and a gold plating finish, and then cut to the package size. There was no damage to the manufactured wiring board, and the wiring board could be manufactured satisfactorily.
  • Example 3 A copper clad laminate (HL832NS manufactured by Mitsubishi Gas Chemical Co., Ltd., 2 ⁇ m copper foil with 18 ⁇ m carrier copper foil) using a 40 ⁇ m thick copper foil with a carrier similar to that of Example 2 was prepared, all the 18 ⁇ m carrier was peeled off, and the substrate was got Next, in the same manner as in Example 2, through holes were formed by a carbon dioxide laser processing machine, and after desmear treatment, electroless copper plating and electrolytic copper plating were applied to a thickness of 8 ⁇ m. Subsequently, in the same manner as in Example 2, a dry film resist was laminated and the dry film resist was developed.
  • Example 4 A copper clad laminate (HL832NS manufactured by Mitsubishi Gas Chemical Co., Ltd., 2 ⁇ m copper foil with 18 ⁇ m carrier copper foil) using a 40 ⁇ m thick copper foil with a carrier similar to that of Example 2 was prepared, all the 18 ⁇ m carrier was peeled off, and the substrate was got Next, in the same manner as in Example 2, through holes were formed by a carbon dioxide laser processing machine, and after desmear treatment, electroless copper plating and electrolytic copper plating were applied to a thickness of 8 ⁇ m. Subsequently, in the same manner as in Example 2, a dry film resist was laminated and the dry film resist was developed.
  • a lead plate with a thickness of 0.10 mm was attached to one side of the substrate with an adhesive tape in order to remove the copper foil from the portion without the etching resist with an aqueous solution of ferric chloride.
  • the copper foil on the portion without etching resist was removed with an aqueous solution of ferric chloride in a horizontal etching line.
  • the dry film resist was removed with an aqueous sodium hydroxide solution to produce a wiring board.
  • It can be used for wiring substrates in semiconductor packages.
  • Ultra-thin metal foil layer with carrier 41A... Ultra-thin metal foil layer, 41B... Carrier, 41C... Notch, 42... Resin layer, 43... Third laminate, DESCRIPTION OF SYMBOLS 50... Wiring board, 51... Insulating layer, 52... Wiring conductor, 53... Through hole, 54... Conductor layer, 60... Substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

厚みが薄くても容易に搬送することができる基板，及び，この基板を用いた配線基板の製造方法を提供する。基板（１０）は，第１の金属層（１２），第１の絶縁性樹脂層（１３），第２の金属層（１４），第２の絶縁性樹脂層（１５），及び，キャリア付き極薄金属箔層（１１）が順に積層され，平面方向において，回路形成領域（１０Ａ）と，その外周に設けられた外周領域（１０Ｂ）とを有している。回路形成領域（１０Ａ）は，キャリア付き極薄金属箔層（１１）のうちキャリア（１１Ｂ）が除去されて極薄金属箔層（１１Ａ）が露出し，厚みが８０μｍ以下である。外周領域（１０Ｂ）の少なくとも一部には，キャリア（１１Ｂ）が残存し，極薄金属箔層（１１Ａ）の表面がキャリア（１１Ｂ）で覆われたキャリア残存部（１０Ｃ）が設けられている。

Description

基板及び配線基板の製造方法
　本発明は、基板、及び、この基板を用いた配線基板の製造方法に関する。
　電子機器、通信機器、及び、パーソナルコンピューター等に広く用いられる半導体パッケージの高機能化及び小型化は、近年、益々加速しており、半導体パッケージにおける配線基板の薄型化が要求されている。それに伴い、配線基板のベースとなる基板も薄型化しており、例えば、コア樹脂層に極薄金属箔を積層した極薄銅張積層板や、コア樹脂層に金属層及び絶縁層を積層したのち、コア樹脂層から金属層及び絶縁層を剥離したコアレス基板が知られている（例えば、特許文献１参照）。
国際公開ＷＯ２０２０／１２１６５１号公報
　これらの基板を用いて配線基板を製造する際には、例えば、基板を搬送する工程が必要となる。基板の搬送は、例えば、複数のローラ上を移動させて行う。その際、上述した薄型の基板はハンドリング性が低いので搬送が難しく、搬送中に基板が破損して歩留まりが低下したり、装置の汚染が発生する場合があった。また、厚みによって搬送できない場合もあった。そこで、例えば、基板が搬送される先側に、基板よりも剛性が高い先導板をテープで接続し、先導板により基板を誘導して搬送することが行われている。しかしながら、この方法では、基板毎に先導板を接続し、工程が終了したら先導板を剥離しなければならないので、手間がかかると共に、製造コストが高くなってしまうという問題があった。
　本発明は、このような問題に基づきなされたものであり、厚みが薄くても容易に搬送することができる基板、及び、この基板を用いた配線基板の製造方法を提供することを目的とする。
　本発明は以下の通りである。
［１］
　少なくとも一方の面側に、キャリアと極薄金属箔層とを積層したキャリア付き極薄金属箔層を有する基板であって、
　回路形成領域と、この回路形成領域の外周に設けられた外周領域とを有し、
　前記回路形成領域は、前記キャリア付き極薄金属箔層のうち前記キャリアが除去されて前記極薄金属箔層が露出し、厚みが８０μｍ以下であり、
　前記外周領域の少なくとも一部には、前記キャリアが残存し、前記極薄金属箔層の表面が前記キャリアで覆われたキャリア残存部が設けられた、
　基板。
［２］
　少なくとも一方の面側に、キャリアと極薄金属箔層とを積層したキャリア付き極薄金属箔層を有する基板であって、
　回路形成領域と、この回路形成領域の外周に設けられた外周領域とを有し、
　前記回路形成領域において前記キャリアを除去し、かつ、前記外周領域の少なくとも一部において前記キャリアを残存させてキャリア残存部を形成するように、前記外周領域と前記回路形成領域との境界部、及び、前記外周領域のうちの少なくとも一方において、前記キャリアに前記キャリア表層から前記極薄金属箔層に達する切り込みが設けられた、基板。
［３］
　前記外周領域の幅は、１ｍｍ以上３００ｍｍ以下の範囲内である、［１］又は［２］に記載の基板。
［４］
　［１］又は［２］に記載の基板を用いた配線基板の製造方法であって、
　前記キャリア残存部を先頭側にして、前記基板を、複数のローラ上を移動させて搬送する搬送工程を含む、配線基板の製造方法。
［５］
　前記搬送工程においてエッチングを行う、［４］に記載の配線基板の製造方法。
　本発明によれば、外周領域の少なくとも一部に、キャリアを残存させたキャリア残存部を設けるように、又は、キャリア残存部を形成するように、外周領域と回路形成領域との境界部、及び、外周領域のうちの少なくとも一方において、キャリアに切り込みを設けるようにしたので、この基板を用いて配線基板を製造する際に、キャリア残存部における基板の厚みを回路形成領域における基板の厚みよりもキャリアの分だけ厚くすることができる。よって、先導板に変えて、キャリア残存部を先導部として基板を容易に搬送することができる。従って、先導板の接続及び剥離を行う必要がなく、手間及び費用を削減することができる。
本発明の第１の実施の形態に係る基板の断面構成を表す図である。 図１に示した基板の平面構成を表す図である。 図１に示した基板の製造工程を表す図である。 図３に続く工程を表す図である。 図１に示した基板を用いて配線基板を製造する工程を表す図である。 本発明の第２の実施の形態に係る基板の構成を表す図である。 本発明の第３の実施の形態に係る基板の構成を表す図である。 図７に示した基板の製造工程を表す図である。 図７に示した基板を用いて配線基板を製造する工程を表す図である。 本発明の第４の実施の形態に係る基板の構成を表す図である。
　以下、本発明を実施するための形態（以下、「本実施形態」という。）について詳細に説明するが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲で様々な変形が可能である。
[第１の実施の形態]
　図１は本発明の第１の実施の形態に係る基板１０の断面構成を表すものである。図２は基板１０の一方の面側から見た平面構成を表すものである。この基板１０は、一方の面側に、キャリア１１Ｂと極薄金属箔層１１Ａとを積層したキャリア付き極薄金属箔層１１を有するものである。具体的には、基板１０は、例えば、第１の金属層１２、第１の絶縁性樹脂層１３、第２の金属層１４、第２の絶縁性樹脂層１５、及び、キャリア付き極薄金属箔層１１が順に積層された構成を有している。キャリア付き極薄金属箔層１１は、例えば、極薄金属箔層１１Ａに剥離層（図示せず）を介してキャリア１１Ｂを設けたキャリア付き極薄金属箔を用いて形成されたものであり、極薄金属箔層１１Ａを第２の絶縁性樹脂層１５の側にして積層されている。なお、基板１０は、いわゆるコアレス基板であり、例えば、後述するように、コア樹脂層１６に第１の金属層１２、第１の絶縁性樹脂層１３、第２の金属層１４、第２の絶縁性樹脂層１５、及び、キャリア付き極薄金属箔層１１を積層したのち、コア樹脂層１６と第１の金属層１２との界面から剥離することにより製造することができる。
　基板１０は、平面方向において、回路が形成される回路形成領域１０Ａと、この回路形成領域１０Ａの外周に設けられた外周領域１０Ｂとを有している。基板１０は、例えば、平面視した形状が四辺形である。外周領域１０Ｂは、例えば、各辺に沿って設けられており、回路形成領域１０Ａは外周領域１０Ｂに囲まれた中に設けられている。外周領域１０Ｂの幅（平面方向の幅）は、例えば、１ｍｍ以上３００ｍｍ以下の範囲内である。
　回路形成領域１０Ａは、キャリア付き極薄金属箔層１１のうちキャリア１１Ｂが除去されて極薄金属箔層１１Ａが露出されており、回路形成領域１０Ａの厚みは８０μｍ以下と薄くなっている。薄型化するためである。回路形成領域１０Ａの厚みは、例えば、３０μｍ以上であることが好ましく、３５μｍ以上であればより好ましい。これよりも薄い場合は、補強が不足し、破損するリスクが高まるからである。なお、厚みというのは積層方向における厚みである（以下，同様である）。
　一方、外周領域１０Ｂの少なくとも一部には、キャリア１１Ｂが残存し、極薄金属箔層１１Ａの表面がキャリア１１Ｂで覆われたキャリア残存部１０Ｃが設けられている。これにより、キャリア残存部１０Ｃにおける基板１０の厚みは、回路形成領域１０Ａにおける基板１０の厚みよりも、キャリア１１Ｂの分だけ厚くなり、搬送の際に基板１０を先導する先導部としての機能を持たせることができるようになっている。なお、外周領域１０Ｂのうちキャリア残存部１０Ｃ以外の領域は、回路形成領域１０Ａと同様に、キャリア１１Ｂが除去されて極薄金属箔層１１Ａが露出されている。
　キャリア残存部１０Ｃは、例えば、少なくとも一辺に沿って設けられていることが好ましく、全辺に沿って設けられていてもよい。なお、図１及び図２では、キャリア残存部１０Ｃを基板１０の一辺に沿って設けた場合について示している。また、キャリア残存部１０Ｃの幅は、外周領域１０Ｂの幅と同一でもよいが、同一である必要はなく、幅方向の一部において設けられていてもよい。例えば、側辺から間隔をあけて設けられていてもよく、回路形成領域１０Ａとの間に間隔を開けて設けられていてもよい。また、キャリア残存部１０Ｃは、辺の長さ方向において一部に設けられていてもよいが、全体にわたり連続して設けることが好ましい。
（キャリア１１Ｂ）
　キャリア１１Ｂは、極薄金属箔層１１Ａを支持し、取り扱い性を向上させるためのものである。キャリア１１Ｂを構成する材料に特に限定はないが、例えば、銅箔、銅合金箔、アルミニウム箔、アルミニウム箔の表面に銅あるいは亜鉛等の金属めっき層が設けられた複合金属箔、ステンレス箔等の金属箔を用いることができる。その他には、ＰＥＴフィルム、ＰＥＮフィルム、アラミドフィルム、ポリイミドフィルム、ナイロンフィルム、液晶ポリマー等の樹脂フィルム、樹脂フィルム上に金属コート層を備える金属コート樹脂フィルム、ガラス板、セラミック板等が挙げられる。それらの中でも、ハンドリング中に生じることのある静電気による異物の巻込みを防ぐ点から、金属箔が好ましく、厚さの均一性及び箔の耐食性などの点から銅箔が好ましい。キャリア１１Ｂの厚みは、極薄金属箔層１１Ａの厚みよりも厚く、また、例えば、２５０μｍ以下とすることが好ましく、１２μｍ以上２００μｍ以下とすればより好ましい。
（剥離層）
　剥離層は、キャリア１１Ｂを極薄金属箔層１１Ａから容易に剥離できるようにするためのものである。剥離層の材料は、特に限定されず、各種の周知のものを適宜使用することができる。
（極薄金属箔層１１Ａ）
　極薄金属箔層１１Ａは、例えば、各種金属箔により構成することができるが、銅箔により構成することが好ましい。極薄金属箔層１１Ａの厚みは、所望に応じて適宜設定されるため、特に限定されないが、例えば、２μｍ～７０μｍとすることができ、２μｍ～１８μｍが好ましく、２μｍ～５μｍが更に好ましい。
（第１の金属層１２）
　第１の金属層１２は、例えば、厚みが１μｍ～７０μｍであり、かつ、後述するようにコア樹脂層１６から剥離可能な金属箔により形成されることが好ましい。第１の金属層１２の厚みが１μｍ未満であると基板１０が成形不良となり、７０μｍを超えると、表面不良となってしまう。第１の金属層１２の厚みは、回路形成性の観点から、１μｍ～１２μｍが好ましく、２μｍ～５μｍがさらに好ましい。
　第１の金属層１２は、例えば、銅箔により構成することが好ましい。銅箔としては、例えば、ピーラブルタイプのものを用いることができる。“ピーラブルタイプ”の銅箔とは、剥型層を有する極薄銅箔であり、剥型層が、例えば引き剥がし可能な銅箔であるものをいう。
（第１の絶縁性樹脂層１３）
　第１の絶縁性樹脂層１３は、特に限定されるものではないが、例えば、ガラスクロス等の基材に熱硬化性樹脂等の絶縁性の樹脂材料（絶縁材料）を含浸させたプリプレグや、絶縁性のフィルム材等により構成することができる。
　第１の絶縁性樹脂層１３の厚みは、所望に応じて適宜設定されるため、特に限定されないが、例えば、１０μｍ～１００μｍとすることができ、１０μｍ～５０μｍが好ましく、１０μｍ～３０μｍが更に好ましい。
　“プリプレグ”は樹脂組成物等の絶縁材料を基材に含浸又は塗工してなるものである。基材としては、特に限定されず、各種の電気絶縁材料用積層板に用いられる周知のものを適宜使用することが出来る。基材を構成する材料としては、例えば、Ｅガラス、Ｄガラス、Ｓガラス又はＱガラス等の無機繊維；ポリイミド、ポリエステル又はテトラフルオロエリレン等の有機繊維；及びそれらの混合物等が挙げられる。基材は、特に限定されるものではないが、例えば、織布、不織布、ロービンク、チョップドストランドマット、サーフェシングマット等の形状を有するものを適宜用いることができる。基材の材質及び形状は、目的とする成形物の用途や性能により選択され、必要により単独もしくは２種類以上の材質及び形状の使用も可能である。
　基材の厚みは、第１の絶縁性樹脂層１３の厚みが上述した範囲になれば特に制限はない。また、基材としては、シランカップリング剤等で表面処理したものや機械的に開繊処理を施したものを用いることができ、これら基材は耐熱性や耐湿性、加工性の面から好適である。
　絶縁材料としては、特に限定されず、プリント配線板の絶縁材料として用いられる公知の樹脂組成物を適宜選定して用いることが出来る。樹脂組成物としては、耐熱性、耐薬品性の良好な熱硬化性樹脂をベースとして用いることができる。熱硬化性樹脂としては、特に限定されるものではないが、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂、ビニル樹脂などを例示することができる。熱硬化性樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　熱硬化性樹脂の中でも、エポキシ樹脂は耐熱性、耐薬品性、電気特性に優れ、比較的安価であることから、絶縁材料として好適に用いることができる。エポキシ樹脂としては、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、脂環式エポキシ樹脂、脂肪族鎖状エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡノボラック型エポキシ樹脂、ビフェノールのジグリシジルエテール化物、ナフタレンジオールのジグリシジルエテール化物、フェノール類のジグリシジルエテール化物、アルコール類のジグリシジルエテール化物、及びこれらのアルキル置換体、ハロゲン化物、水素添加物などを挙げることができる。エポキシ樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。また、このエポキシ樹脂とともに用いる硬化剤はエポキシ樹脂を硬化させるものであれば、限定することなく使用でき、例えば、多官能フェノール類、多官能アルコール類、アミン類、イミダゾール化合物、酸無水物、有機リン化合物及びこれらのハロゲン化物などがある。これらのエポキシ樹脂硬化剤は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　シアネート樹脂は、加熱によりトリアジン環を繰り返し単位とする硬化物を生成する樹脂であり、硬化物は誘電特性に優れる。このため、特に高周波特性が要求される場合などに好適である。シアネート樹脂としては、特に限定されないが、例えば、２，２－ビス（４－シアナトフェニル）プロパン、ビス（４－シアナトフェニル）エタン、２，２－ビス（３，５ジメチル－４－シアナトフェニル）メタン、２，２－（４－シアナトフェニル）－１，１，１，３，３，３－ヘキサフルオロプロパン、α，α’－ビス（４－シアナトフェニル）－ｍ－ジイソプロピルベンゼン、フェノールノボラック及びアルキルフェノールノボラックのシアネートエステル化物等が挙げられる。その中でも、２，２－ビス（４－シアナトフェニル）プロパンは、硬化物の誘電特性と硬化性とのバランスが特に良好であり、コスト的にも安価であるため好ましい。これらシアネートエステル化合物等のシアネート樹脂は、１種類を単独で用いてもよく、２種類以上を混合して用いてもよい。また、前記シアネートエステル化合物は予め一部が三量体や五量体にオリゴマー化されていてもよい。
　さらに、シアネート樹脂に対して硬化触媒や硬化促進剤を併用することもできる。硬化触媒としては、例えば、マンガン、鉄、コバルト、ニッケル、銅、亜鉛等の金属類を用いることができ、具体的には、２－エチルヘキサン酸塩、オクチル酸塩等の有機金属塩やアセチルアセトン錯体などの有機金属錯体を挙げることができる。硬化触媒は、１種類を単独で使用してもよいし、２種類以上を混合して使用してもよい。
　また、硬化促進剤としてはフェノール類を使用することが好ましく、ノニルフェノール、パラクミルフェノールなどの単官能フェノールや、ビスフェノールＡ、ビスフェノールＦ、ビスフェノールＳなどの二官能フェノール、又は、フェノールノボラック、クレゾールノボラックなどの多官能フェノールなどを用いることができる。硬化促進剤は、１種類を単独で使用してもよいし、２種類以上を混合して使用してもよい。
　絶縁材料として用いられる樹脂組成物には、誘電特性、耐衝撃性、フィルム加工性などを考慮して、熱可塑性樹脂をブレンドすることもできる。熱可塑性樹脂としては、特に限定されるものではないが、例えば、フッ素樹脂、ポリフェニレンエーテル、変性ポリフェニレンエーテル、ポリフェニレンスルフィド、ポリカーボネート、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリアクリレート、ポリアミド、ポリアミドイミド、ポリブタジエンなどを挙げることができる。熱可塑性樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　熱可塑性樹脂の中でも、硬化物の誘電特性を向上させることができるという観点から、ポリフェニレンエーテル及び変性ポリフェニレンエーテルを配合して用いることが有用である。ポリフェニレンエーテル及び変性ポリフェニレンエーテルとしては、例えば、ポリ（２，６－ジメチル－１，４－フェニレン）エーテル、ポリ（２，６－ジメチル－１，４－フェニレン）エーテルとポリスチレンとのアロイ化ポリマー、ポリ（２，６ジメチル－１，４－フェニレン）エーテルとスチレンーブタジエンコポリマーとのアロイ化ポリマー、ポリ（２，６－ジメチル－１，４－フェニレン）エーテルとスチレン－無水マレイン酸コポリマのアロイ化ポリマー、ポリ（３，６－ジメチル－１，４－フェニレン）エーテルとポリアミドとのアロイ化ポリマー、ポリ（２，６－ジメチル－１、４－フェニレン）エーテルとスチレンーブタジエン－アクリロニトリルコポリマーとのアロイ化ポリマーなどが挙げられる。また、ポリフェニレンエーテルに反応性や重合性を付与するために、ポリマー鎖末端にアミン基、エポキシ基、カルボン基、スチリル基などの官能基を導入したり、ポリマー鎖側鎖にアミン基、エポキシ基、カルボキシル基、スチリル基、メタクリル基などの官能基を導入してもよい。
　熱可塑性樹脂の中でも、耐湿性に優れ、更に金属に対する接着剤が良好な観点から、ポリアミドイミド樹脂が有用である。ポリアミドイミド樹脂の原料は、特に限定されるものではないが、酸性分としては、無水トリメリット酸、無水トリメリット酸モノクロライドが挙げられ、アミン成分としては、メタフェニレンジアミン、パラフェニレンジアミン、４，４’－ジアミノジフェニルエーテル、４，４’－ジアミノジフェニルメタン、ビス［４－（アミノフェノキシ）フェニル］スルホン、２，２’－ビス［４－（４－アミノフェノキシ）フェニル］プロパンなどが挙げられる。ポリアミドイミド樹脂は、乾燥性を向上させるためにシロキサン変性としてもよく、この場合、アミノ成分としてシロキサンジアミンを用いることができる。ポリアミドイミド樹脂は、フィルム加工性を考慮すると、分子量が５万以上のものを用いるのが好ましい。
　上述の熱可塑性樹脂については、主としてプリプレグに用いられる絶縁材料として説明をしたが、これら熱可塑性樹脂はプリプレグとしての使用に限定されない。例えば、上述の熱可塑性樹脂を用いてフィルムに加工したもの（フィルム材）を、前記絶縁性樹脂層として用いてもよい。
　絶縁材料として用いられる樹脂組成物には、無機フィラーが混合されていてもよい。無機フィラーは、特に限定されないが、例えば、アルミナ、水酸化アルミニウム、水酸化マグネシウム、クレー、タルク、三酸化アンチモン、五酸化アンチモン、酸化亜鉛、溶融シリカ、ガラス粉、石英粉、シラスバルーンなどが挙げられる。これら無機フィラーは、１種類を単独で使用してもよいし、２種類以上を混合して使用してもよい。
　絶縁材料として用いられる樹脂組成物は、有機溶媒を含有していてもよい。有機溶媒としては、特に限定されるものではなく、ベンゼン、トルエン、キシレン、トリメチルベンゼンのような芳香族炭化水素系溶媒；アセトン、メチルエチルケトン、メチルイノブチルケトンのようなケトン系溶媒；テトラヒドロフランのようなエーテル系溶媒；イソプロパノール、ブタノールのようなアルコール系溶媒；２－メトキシエタノール、２－ブトキシエタノールのようなエーテルアルコール溶媒；Ｎ－メチルピロリドン、Ｎ、Ｎ－ジメチルホルムアミド、Ｎ、Ｎ－ジメチルアセトアミドのようなアミド系溶媒などを、所望に応じて併用することができる。尚、プリプレグを作製する場合におけるワニス中の溶媒量は、樹脂組成物全体に対して４０質量％～８０質量％の範囲とすることが好ましい。また、前記ワニスの粘度は２０ｃＰ～１００ｃＰ（２０ｍＰａ・ｓ～１００ｍＰａ・ｓ）の範囲が望ましい。
　絶縁材料として用いられる樹脂組成物は、難燃剤を含有していてもよい。難燃剤としては、特に限定されるものではないが、例えば、デカブロモジフェニルエーテル、テトラブロモビスフェノールＡ、テトラブロモ無水フタル酸、トリブロモフェノールなどの臭素化合物、トリフェニルフォスフェート、トリキシレルフォスフェート、クレジルジフェニルフォスフェートなどのリン化合物、水酸化マグネシウム、水酸化アルミニウムなどの金属水酸化物、赤リン及びその変性物、三酸化アンチモン、五酸化アンチモンなどのアンチモン化合物、メラミン、シアヌール酸、シアヌール酸メラミンなどのトリアジン化合物など公知慣例の難燃剤を用いることができる。
　絶縁材料として用いられる樹脂組成物に対して、さらに必要に応じて上述の硬化剤、硬化促進剤や、その他、熱可塑性粒子、着色剤、紫外線不透過剤、酸化防止剤、還元剤などの各種添加剤や充填材を加えることができる。
　本実施形態においてプリプレグは、例えば、上述した基材に対する樹脂組成物の付着量が、乾燥後のプリプレグにおける樹脂含有率で２０質量％～９０質量％となるように、樹脂組成物（ワニスを含む）を基材に含浸又は塗工した後、１００℃～２００℃の温度で１分～３０分間加熱乾燥することで、半硬化状態（Ｂステージ状態）のプリプレグとして得ることができる。そのようなプリプレグとしては、例えば、三菱ガス化学製の、ＧＨＰＬ－８３０ＮＳシリーズ（製品名）、ＧＨＰＬ－８３０ＮＳＦシリーズ（製品名）を使用することができる。
（第２の金属層１４）
　第２の金属層１４は、例えば、各種金属箔により構成することができるが、銅箔により構成することが好ましい。第２の金属層１４の厚みは、所望に応じて適宜設定されるため、特に限定されないが、例えば、２μｍ～７０μｍとすることができ、２μｍ～１８μｍが好ましく、２μｍ～１２μｍが更に好ましい。なお、第２の金属層１４には、必要に応じて回路パターンが形成されている。
（第２の絶縁性樹脂層１５）
　第２の絶縁性樹脂層１５は、特に限定されるものではないが、第１の絶縁性樹脂層１３と同様の材料（例えば、プリプレグ）により構成することができる。第２の絶縁性樹脂層１５の厚みは、所望に応じて適宜設定されるため、特に限定されないが、例えば、１０μｍ～１００μｍとすることができ、１０μｍ～５０μｍが好ましく、１０μｍ～３０μｍが更に好ましい。
＜基板１０の製造＞
　図３及び図４は基板１０の製造工程を表すものである。基板１０は、例えば、次のようにして製造することができる。
（第１の積層体形成工程）
まず、例えば、図３（Ａ）に示したように、基板１０を形成する際の基材となるコア樹脂層１６を用意し、コア樹脂層１６の両面に、第１の金属層１２、第１の絶縁性樹脂層１３及び第２の金属層１４をこの順に配置したのち、これを一括で加熱加圧して、例えば、図３（Ｂ）に示したように、各層を圧着した第１の積層体１７を形成する。
　コア樹脂層１６は、特に限定されるものではないが、例えば、第１の絶縁性樹脂層１３と同様の材料（例えば、プリプレグ）により形成することができる。コア樹脂層１６の厚みは、例えば、１μｍ～８０μｍが好ましい。コア樹脂層１６の厚みが１μｍ未満であると樹脂の成形不良となり、８０μｍを超えると、コア樹脂層１６から剥離した第１の金属層１２の表面に皺や凹凸が発生してしまう。コア樹脂層１６の厚みは、積層成形性の観点から、３μｍ～４０μｍが好ましく、１０μｍ～２５μｍがさらに好ましい。
　第１の金属層１２は、上述したように、コア樹脂層１６から剥離可能な金属箔、例えば、ピーラブルタイプの銅箔を用いて形成することが好ましい。ピーラブルタイプの銅箔を用いる場合、剥型層がコア樹脂層１６と接するように第１の金属層１２を積層する。剥型層としては、例えば、ケイ素化合物を少なくとも含む層が挙げられ、例えば、銅箔上に、シラン化合物を単独又は複数組合せてなるケイ素化合物を付与することで、形成することができる。尚、ケイ素化合物を付与する手段は特に限定されるものではなく、例えば、塗布等の公知の手段を用いることができる。銅箔の剥型層との接着面には防錆処理を施す（防錆処理層を形成する）ことができる。防錆処理は、ニッケル、錫、亜鉛、クロム、モリブデン、コバルトのいずれか、若しくはそれらの合金を用いて行うことができる。剥型層の厚みは、特に限定されるものではないが、除去性及び剥離性の観点から、５ｎｍ～１００ｎｍが好ましく、１０ｎｍ～８０ｎｍが更に好ましく、２０ｎｍ～６０ｎｍが特に好ましい。
　第２の金属層１４は、例えば、キャリア付き極薄金属箔を用い、キャリアを剥離した極薄金属箔により形成することができる。この場合、第２の金属層１４は、キャリア付き極薄金属箔の極薄金属箔を第１の絶縁性樹脂層１３の側として配置し、加熱加圧して第１の積層体１７を形成した後、キャリアを剥離することにより形成される。
　第１の積層体形成工程における加熱加圧の条件は、特に限定されるものではないが、例えば、温度２２０±２℃、圧力５±０．２ＭＰａ、保持時間６０分間の条件にて真空プレスを実施することで、第１の積層体１７を形成することができる。また、第１の金属層１２とコア樹脂層１６、又は、第１の金属層１２あるいは第２の金属層１４と第１の絶縁性樹脂層１３との密着力を得るために、第１の金属層１２あるいは第２の金属層１４の表面に粗化処理を施してもよい。粗化処理は、特に限定されるものではなく、公知の手段を適宜使用でき、第１の金属層１２あるいは第２の金属層１４が銅箔の場合は、例えば、銅表面粗化液を用いる手段が挙げられる。
（パターニング工程）
　次いで、例えば、図３（Ｃ）に示したように、第２の金属層１４にパターンを形成する。パターンの形成手段は、特に限定されるものではないが、例えば、以下の工程によって形成することができる。第２の金属層１４の整面を実施し、ドライフィルムレジスト等をラミネートし、更に、ネガ型マスクを張り合わせた後、露光機にて回路パターンを焼付け、現像液にてドライフィルムレジストを現像し、エッチングレジストを形成することができる。その後、エッチング処理を施し、エッチングレジストのない部分の第２の金属層１４を塩化第二鉄水溶液等で除去した後、レジストを除去することで、第２の金属層１４にパターンを形成することができる。
　その際のレジストは、特に限定されず、例えば、市販のドライフィルムレジスト等公知のものを適宜選定して用いることができる。また、第２の金属層１４にパターンを形成する際のフォトリソグラフィー（露光、現像、レジストの除去を含む）は、特に限定されず、公知の手段及び装置を用いて実施することができる。第２の金属層１４のパターン幅は、特に限定されず、用途に応じて適宜その幅を選定することができるが、例えば、５μｍ～１００μｍとすることができ、好ましくは１０μｍ～３０μｍとすることができる。
（第２の積層体形成工程）
　続いて、例えば、図３（Ｄ）に示したように、第１の積層体１７の第２の金属層１４の表面に、第２の絶縁性樹脂層１５及びキャリア付き極薄金属箔層１１をこの順で配置したのち加熱加圧して第２の積層体１８を形成する。キャリア付き極薄金属箔層１１は、キャリア付き極薄金属箔の、極薄金属箔層１１Ａを第２の絶縁性樹脂層１５の側として配置する。第２の絶縁性樹脂層１５及びキャリア付き極薄金属箔層１１を積層する方法や条件は、特に限定されるものではないが、例えば、第１の積層体１７に第２の絶縁性樹脂層１５及びキャリア付き極薄金属箔層１１を積層した後、温度２２０±２℃、圧力５±０．２ＭＰａ、保持時間６０分間の条件にて真空プレスを実施することで、第２の積層体１８を形成することができる。また、極薄金属箔層１１Ａと第２の絶縁性樹脂層１５との密着力を得るために、極薄金属箔層１１Ａの表面に粗化処理を施してもよい。
（切り込み工程）
　次いで、例えば、図４（Ｅ）に示したように、第２の積層体１８について、回路形成領域１０Ａにおいてキャリア１１Ｂを除去し、かつ、外周領域１０Ｂの少なくとも一部においてキャリア１１Ｂを残存させてキャリア残存部１０Ｃを形成するように、外周領域１０Ｂと回路形成領域１０Ａとの境界部、及び、外周領域１０Ｂのうちの少なくとも一方において、キャリア１１Ｂに、キャリア１１Ｂの表層から極薄金属箔層１１Ａに達する切り込み１１Ｃを入れる。切り込み１１Ｃはカッター等により入れることができる。この切り込み１１Ｃにより、キャリア１１Ｂは、キャリア残存部１０Ｃと、それ以外の部分とに分離される。
（キャリア剥離工程）
　次に、例えば、図４（Ｆ）に示したように、切り込み１１Ｃを入れたキャリア１１Ｂについて、キャリア残存部１０Ｃの部分を残し、それ以外の部分を剥離する。なお、図４（Ｆ）では、基板１０の一辺に沿って、外周領域１０Ｂ、又は、外周領域１０Ｂと回路形成領域１０Ａとの境界部及び外周領域１０Ｂに切り込み１１Ｃを入れ、基板の一辺に沿ってキャリア１１Ｂを残存させて他の部分を剥がし、キャリア残存部１０Ｃを形成した場合について示している。
（コア樹脂層分離工程）
　その後、例えば、第２の積層体１８について、コア樹脂層１６と、その両面に配置された第１の金属層１２との界面で剥離して分離する。これにより、第１の金属層１２、第１の絶縁性樹脂層１３、第２の金属層１４、第２の絶縁性樹脂層１５、及び、キャリア付き極薄金属箔層１１が順に積層された基板１０を得ることができる（図１参照）。なお、コア樹脂層１６の剥離においては、コア樹脂層１６と第１の金属層１２との界面で剥離されることが好ましいが、例えば、第１の金属層１２が剥型層を有する場合、その一部がコア樹脂層１６とともに剥離されてもよい。また、第１の金属層１２の剥型層と金属箔との界面において、剥型層と共にコア樹脂層１６が剥離される態様も含まれる。第１の金属層１２の上に剥型層が残存する場合には、例えば、硫酸系又は過酸化水素系エッチング液を用いて剥型層を除去することができる。硫酸系又は過酸化水素系エッチング液は、特に限定されるものではなく、当業界で使用されているものを使用することができる。
（切り込み工程、キャリア剥離工程、コア樹脂層分離工程の順番の変形）
　なお、上述では、第２の積層体形成工程の後、切り込み工程、キャリア剥離工程、及び、コア樹脂層分離工程を順に行う場合について説明したが、第２の積層体形成工程の後、コア樹脂層分離工程、切り込み工程、及び、キャリア剥離工程をこの順で行うようにしてもよく、また、第２の積層体形成工程の後、切り込み工程、コア樹脂層形成工程、及び、キャリア剥離工程の順で行うようにしてもよい。
＜基板１０を用いた配線基板２０の製造＞
　図５は基板１０を用いて配線基板２０を製造する工程の一例を表すものである。基板１０は、例えば、絶縁層２１の両面に配線導体２２が形成された配線基板２０の製造に用いることができる。なお、絶縁層２１は、第１の絶縁性樹脂層１３及び第２の絶縁性樹脂層１５から構成され、配線導体２２は、各々パターニングされた第１の金属層１２、第２の金属層１４及び極薄金属箔層１１Ａを電解銅めっき及び／又は無電解銅めっきによって層間接続することで形成される。具体的には、例えば、次のようにして製造することができる。
（非貫通孔の形成）
　例えば、まず、図５（Ａ）に示したように、基板１０の表面に、第２の金属層１４の表面に達する非貫通孔２３を形成する。非貫通孔２３は、基板１０の両面に設けられる。すなわち、図５（Ａ）における紙面上側からは、極薄金属箔層１１Ａを介して非貫通孔２３が第２の絶縁性樹脂層１５に形成される。同様に、図５（Ａ）における紙面下側からは、第１の金属層１２を介して非貫通孔２３が第１の絶縁性樹脂層１３に形成される。非貫通孔２３の形成手段は、特に限定されず、例えば、炭酸ガスレーザー等公知の手段を用いることができる。非貫通孔２３の数やサイズは、所望に応じて適宜選定することができる。また、非貫通孔２３を形成した後に、過マンガン酸ナトリウム水溶液等を用いてデスミア処理を施すことができる。
（層間接続及び第３の金属層の形成）
　次いで、例えば、図５（Ｂ）に示したように、電解銅めっき及び／又は無電解銅めっきを施して非貫通孔２３の内壁に銅めっき膜を形成し、各々パターニングされた第１の金属層１２、第２の金属層１４及び極薄金属箔層１１Ａを電気的に接続する。さらに、当該電解銅めっき及び／又は無電解銅めっきによって、基板１０の両面の第１の金属層１２及び極薄金属箔層１１Ａの厚みを増加させることで、第３の金属層２４が形成される。電解銅めっき及び／無電解銅めっきを施す方法は、特に限定されるものではなく、公知の方法を採用することができる。当該銅めっきは、電解銅めっき及び無電解銅めっきのどちらか一方のみでもよいが、電解銅めっき及び無電解銅めっきの両方を施すことが好ましい。
（膜厚調整）
　続いて、例えば、図５（Ｃ）に示したように、電解／無電解銅めっき処理の後、必要に応じて、第３の金属層２４が所望の厚みになるようにエッチング処理等の公知の処理を施して、第３の金属層２４の膜厚を調整することができる。調整後の基板１０の厚みは、所望に応じて適宜設定されるため、特に限定されないが、例えば、５μｍ～３０μｍとすることができ、５μｍ～２０μｍが好ましく、５μｍ～１２μｍが更に好ましい。
（パターニング）
　次に、例えば、必要に応じて第３の金属層２４の整面を実施した後、ドライフィルムレジスト等をラミネートし、更に、ネガ型マスクを張り合わせた後、露光機にて回路パターンを焼付け、現像液にてドライフィルムレジストを現像し、エッチングレジストを形成することができる。エッチングレジストを形成した後、例えば、横型エッチングラインにより、キャリア残存部１０Ｃを先頭側にして、基板１０を、複数のローラ上を移動させてエッチング処理を施し、エッチングレジストのない部分の第３の金属層２４を塩化第二鉄水溶液等で除去する。本実施の形態では、基板１０の外周領域１０Ｂの少なくとも一部に、厚みが厚いキャリア残存部１０Ｃが設けられているので、キャリア残存部１０Ｃを先導部として容易に基板１０を搬送することができる。その後、レジストを除去することで、図５（Ｄ）に示すように、絶縁層２１の両面に配線導体２２を形成した配線基板２０とすることができる。
　なお、その他、本実施形態において適用可能な層間接続方法としては、公知のレーザー形成されたブラインドビア部に化学銅めっきをして適用した方法（レーザー加工により配線回路を形成し、その後化学銅めっきによりパターニング、層間接続を行う方法）や、予め接続部となる部分にめっきや金属箔をエッチングすることなどにより形成した金属バンプ（好ましくは銅バンプ）により絶縁層ごと突き刺し、層間接続を行う方法、更にははんだや銀及び銅などの金属フィラーを絶縁樹脂に含有した金属ペーストをスクリーン印刷などにより所定箇所にバンプ印刷後、乾燥によってペーストを硬化させ、加熱加圧により内外層間での電気的導通を確保するものなどが適用できる。
　本実施形態を例示的に説明した図５においては、配線基板２０は、３層構造の半導体素子搭載用パッケージ基板となるが、本発明はこれに限定されるものではなく、５層構造などの更なるビルドアップ構造を有する半導体素子搭載用パッケージ基板を形成することができる。例えば、上述したようにして配線導体２２を形成した後に、キャリア１１Ｂを剥離し、更に、絶縁性樹脂層と金属層とを積層し、パターニング及び層間接続を繰り返し行うことで、ビルドアップ構造を有する半導体素子搭載用パッケージ基板を製造することが可能となる。
　この配線基板２０は、所望に応じ、例えばベアチップ等の半導体素子を搭載させることができる。搭載する半導体素子は特に限定されるものではなく所望の素子を適宜用いることができるが、例えば、アルミ電極部に金ワイヤのボールボンディング法によって金バンプを形成したベアチップ等を用いることができる。半導体素子は、接合材を介して配線基板２０の配線導体２２の上に搭載することができる。接合材は導電手段を有するものであれば特に限定されるものではないが、例えば、はんだ等（はんだボール、はんだペースト等）を用いることができる。また、配線基板２０の配線導体２２に表面処理を施した後に、接合材を介して半導体素子を搭載させることができる。表面処理は特に限定されるものではないが、例えば、ニッケル層や金めっき層の形成が挙げられる。接合材としてはんだを用いた場合等、半導体素子を配線導体２２の上に搭載した後に、リフロー等の処理を施すことができる。この際、リフローの温度は接合材の融点等によって適宜選定されるものであるが、例えば、２６０℃以上とすることができる。
　このように本実施の形態によれば、外周領域１０Ｂの少なくとも一部に、キャリア１１Ｂを残存させたキャリア残存部１０Ｃを設けるようにしたので、この基板１０を用いて配線基板２０を製造する際に、キャリア残存部１０Ｃにおける基板１０の厚みを回路形成領域１０Ａにおける基板１０の厚みよりもキャリア１１Ｂの分だけ厚くすることができる。よって、先導板に変えて、キャリア残存部１０Ｃを先導部として基板１０を搬送することができる。従って、先導板の接続及び剥離を行う必要がなく、手間及び費用を削減することができる。
[第２の実施の形態]
　図６は本発明の第２の実施の形態に係る基板３０Ａ，３０Ｂの構成を表すものであり、図６（Ａ）は基板３０Ａを表し、図６（Ｂ）は基板３０Ｂを表している。基板３０Ａは、第１の実施の形態における第２の積層体１８のキャリア１１Ｂにキャリア１１Ｂの表層から極薄金属箔層１１Ａに達する切り込み１１Ｃを入れたものである。基板３０Ｂは、第１の実施の形態における第２の積層体１８のキャリア１１Ｂにキャリア１１Ｂの表層から極薄金属箔層１１Ａに達する切り込み１１Ｃを入れ、キャリア１１Ｂを剥離せずに、コア樹脂層１６を分離したもの、又は、第２の積層体１８からコア樹脂層１６を分離し、キャリア１１Ｂにキャリア１１Ｂの表層から極薄金属箔層１１Ａに達する切り込み１１Ｃを入れたものである。
　すなわち、基板３０Ａ，３０Ｂは、キャリア残存部１０Ｃを形成するための切り込み１１Ｃをキャリア１１Ｂに設け、キャリア１１Ｂを剥離する前のものであり、他は第１の実施の形態と同様の構成を有しており、同様にして製造することができる。また、キャリア残存部１０Ｃ以外の部分のキャリア１１Ｂを剥離し、基板３０Ａにおいては、更に、コア樹脂層１６を分離した後に、第１の実施の形態と同様にして配線基板２０の製造に用いることができ、第１の実施の形態と同様の効果を得ることができる。よって、第１の実施の形態と同一の構成要素には同一の符号を付し、その詳細な説明は省略する。なお、基板３０Ａは、両方の面側にキャリア付き極薄金属箔層１１を有しており、基板３０Ｂは、一方の面側にキャリア付き極薄金属箔層１１を有している。
[第３の実施の形態]
　図７は本発明の第３の実施の形態に係る基板４０の構成を表すものである。この基板４０は、少なくとも一方の面側に、キャリア４１Ｂと極薄金属箔層４１Ａとを積層したキャリア付き極薄金属箔層４１を有するものである。具体的には、基板４０は、例えば、樹脂層４２の両面にキャリア付き極薄金属箔層４１を積層した構成を有しており、例えば、いわゆる銅張積層板である。
　キャリア付き極薄金属箔層４１は、第１の実施の形態におけるキャリア付き極薄金属箔層１１と同様の構成を有しており、キャリア４１Ｂはキャリア１１Ｂに対応し、極薄金属箔層４１Ａは極薄金属箔層１１Ａに対応している。樹脂層４２は、第１の実施の形態におけるコア樹脂層１６と同様の構成を有している。キャリア付き極薄金属箔層４１は、極薄金属箔層４１Ａを樹脂層４２の側にして積層されている。
　基板４０は、積層構造が異なることを除き、第１の実施の形態と同様に、平面方向において、回路形成領域４０Ａと、外周領域４０Ｂとを有しており、外周領域４０Ｂの少なくとも一部には、キャリア残存部４０Ｃが設けられている。回路形成領域４０Ａ、外周領域４０Ｂ、及び、キャリア残存部４０Ｃは、第１の実施の形態における回路形成領域１０Ａ、外周領域１０Ｂ、及び、キャリア残存部１０Ｃと同様である。すなわち、回路形成領域４０Ａは、キャリア付き極薄金属箔層４１のうちキャリア４１Ｂが除去されて極薄金属箔層４１Ａが露出されており、回路形成領域４０Ａの厚みは８０μｍ以下と薄くなっている。一方、外周領域４０Ｂの少なくとも一部には、キャリア４１Ｂが残存し、極薄金属箔層４１Ａの表面がキャリア４１Ｂで覆われたキャリア残存部４０Ｃが設けられている。なお、図７では、基板の一辺に沿って両面にキャリア残存部４０Ｃを形成した場合について示している。
＜基板４０の製造＞
　図８は基板４０の製造工程を表すものである。基板４０は、まず、例えば、図８（Ａ）に示したように、樹脂層４２の両面に、キャリア付き極薄金属箔層４１を配置して加熱加圧し、第３の積層体４３を形成する。キャリア付き極薄金属箔層４１は、キャリア付き極薄金属箔を用いて形成し、極薄金属箔層４１Ａを樹脂層４２の側として配置する。次いで、例えば、図８（Ｂ）（Ｃ）に示したように、第１の実施の形態と同様にして、第３の積層体４３の両面のキャリア４１Ｂについて、切り込み工程（図８（Ｂ））、及び、キャリア剥離工程（図８（Ｃ））を行う。これにより、図７に示した基板４０が得られる。
＜基板４０を用いた配線基板５０の製造＞
　図９は基板４０を用いて配線基板５０を製造する工程の一例を表すものである。基板４０は、例えば、絶縁層５１の両面に配線導体５２が形成された配線基板５０の製造に用いることができる。なお、絶縁層５１は、樹脂層４２から構成され、配線導体５２は、パターニングされた極薄金属箔層４１Ａを電解銅めっき及び／又は無電解銅めっきによって層間接続することで形成される。具体的には、例えば、次のようにして製造することができる。
（貫通孔の形成）
　例えば、まず、図９（Ａ）に示したように、基板４０に貫通孔５３を形成する。貫通孔５３の形成手段は、特に限定されず、例えば、炭酸ガスレーザー等のレーザーやドリル等の公知の手段を用いることができる。貫通孔５３の数やサイズは、所望に応じて適宜選定することができる。また、貫通孔５３を形成した後に、過マンガン酸ナトリウム水溶液等を用いてデスミア処理を施すことができる。
（層間接続及び導体層の形成）
　次いで、例えば、図９（Ｂ）に示したように、電解銅めっき及び／又は無電解銅めっきを施して貫通孔５３の内壁に銅めっき膜を形成し、パターニングされた両面の極薄金属箔層４１Ａを電気的に接続する。さらに、当該電解銅めっき及び／又は無電解銅めっきによって、両面の極薄金属箔層４１Ａの厚みを増加させることで、導体層５４が形成される。電解銅めっき及び／無電解銅めっきを施す方法は、特に限定されるものではなく、公知の方法を採用することができる。当該銅めっきは、電解銅めっき及び無電解銅めっきはどちらか一方のみでもよいが、電解銅めっき及び無電解銅めっきの両方を施すことが好ましい。
（膜厚調整）
　続いて、例えば、電解／無電解銅めっき処理の後、必要に応じて、導体層５４が所望の厚みになるようにエッチング処理等の公知の処理を施して、導体層５４の膜厚を調整することができる。
（パターニング）
　次に、例えば、必要に応じて導体層５４の整面を実施した後、ドライフィルムレジスト等をラミネートし、更に、ネガ型マスクを張り合わせた後、露光機にて回路パターンを焼付け、現像液にてドライフィルムレジストを現像し、エッチングレジストを形成することができる。エッチングレジストを形成した後、例えば、横型エッチングラインにより、キャリア残存部４０Ｃを先頭側にして、基板４０を、複数のローラ上を移動させてエッチング処理を施し、エッチングレジストのない部分の導体層５４を塩化第二鉄水溶液等で除去する。本実施の形態では、基板４０の外周領域４０Ｂの少なくとも一部に、厚みが厚いキャリア残存部４０Ｃが設けられているので、キャリア残存部４０Ｃを先導部として容易に基板４０を搬送することができる。その後、レジストを除去することで、図９（Ｃ）に示すように、絶縁層５１の両面に配線導体５２を形成した配線基板５０とすることができる。
　なお、本実施の形態についても、第１の実施の形態において説明したように、他層間接続方法を適用することができる。また、第１の実施の形態で説明したように、配線基板５０は、２層構造の半導体素子搭載用パッケージ基板に限らず、４、５、６以上の層構造などの更なるビルドアップ構造を有する半導体素子搭載用パッケージ基板を形成することができる。更に、配線基板５０は、第１の実施の形態と同様に、所望に応じ、例えばベアチップ等の半導体素子を搭載させることができる。
　このように本実施の形態によれば、外周領域４０Ｂの少なくとも一部に、キャリア４１Ｂを残存させたキャリア残存部４０Ｃを設けるようにしたので、第１の実施の形態と同様に、キャリア残存部４０Ｃを先導部として基板４０を搬送することができる。従って、先導板の接続及び剥離を行う必要がなく、手間及び費用を削減することができる。
[第４の実施の形態]
　図１０は本発明の第４の実施の形態に係る基板６０の構成を表すものである。基板６０は、第３の実施の形態における第３の積層体４３のキャリア４１Ｂにキャリア４１Ｂの表層から極薄金属箔層４１Ａに達する切り込み４１Ｃを入れたものである。すなわち、基板６０は、キャリア残存部４０Ｃを形成するための切り込み４１Ｃをキャリア４１Ｂに設け、キャリア４１Ｂを剥離する前のものであり、他は第３の実施の形態と同様の構成を有しており、同様にして製造することができる。また、キャリア残存部４０Ｃ以外の部分のキャリア４１Ｂを剥離した後に、第３の実施の形態と同様にして配線基板５０の製造に用いることができ、第３の実施の形態と同様の効果を得ることができる。よって、第３の実施の形態と同一の構成要素には同一の符号を付し、その詳細な説明は省略する。
［実施例１]
　次のようにして基板１０を形成し、その基板１０を用いて配線基板４０を形成した。
＜基板１０の製造＞
（第１の積層体形成工程）
　コア樹脂層１６として、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）をガラスクロス（ガラス繊維）に含浸させてＢステージとしたプリプレグ（厚さ２５μｍ：三菱ガス化学製ＧＨＰＬ－８３０ＮＳ　ＳＦ７４）を用意し、コア樹脂層１６の両面に、銅箔厚２μｍに剥離層（ＪＸ日鉱日石金属（株）製、商品名：ＰＣＳ）が塗布された剥型層付銅箔（第１の金属層１２）を、剥型層面がコア樹脂層１６と接するように配置し、さらにその上にビスマレイミドトリアジン樹脂（ＢＴ樹脂）をガラスクロス（ガラス繊維）に含浸させてＢステージとしたプリプレグ（第１の絶縁性樹脂層１３；厚さ１３μｍ：三菱ガス化学製ＧＨＰＬ－８３０ＮＳ　ＳＰ６４）を介して、１２μｍの銅箔（第２の金属層１４；三井金属鉱業（株）製、商品名：３ＥＣ－Ｍ２Ｓ－ＶＬＰ）を配置し、真空プレスにて圧力２．５±０．２ＭＰａ、温度２２０±２℃、保持時間６０分間の条件にて積層し、第１の積層体１７を作製した（図３（Ａ）（Ｂ）参照）。
（パターニング工程）
　次いで、第１の積層体１７の表面の整面を実施し、温度１１０±１０℃、圧力０．５０±０．０２ＭＰａにて第２の金属層１４の表面にドライフィルムレジスト（ニチゴー・モートン（株）製、商品名：ＮＩＴ２２５）をラミネートした。その後、ネガ型マスクを張り合わせ、平行露光機にて回路パターンを焼付け、１％炭酸ナトリウム水溶液にてドライフィルムレジストを現像してエッチングレジストを形成し、エッチングレジストのない部分の第２の金属層１４を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、第２の金属層１４にパターンを形成した（図３（Ｃ）参照）。
（第２の積層体形成工程）
　続いて、パターニングされた第２の金属層１４の表面を、銅表面粗化液（メック（株）製、製品名：ＣＺ－８１０１）を用いて粗化し、第２の金属層１４の表面に対し、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）をガラスクロス（ガラス繊維）に含浸させてＢステージとしたプリプレグ（第２の絶縁性樹脂層１５；厚さ１５μｍ：三菱ガス化学製ＧＨＰＬ－８３０ＮＳ　ＳＰ６８）を介して、１８μｍのキャリア銅箔付２μｍ銅箔（キャリア付き極薄金属箔層１１；三井金属鉱業（株）製、商品名：ＭＴＦＬ）を配置し、真空プレスにて、圧力２．５±０．２ＭＰａ、温度２２０±２℃、保持時間６０分間の条件にて積層し、第２の積層体１８を作製した（図３（Ｄ）参照）。
（切り込み工程）
　次いで、第２の積層体１８について、外周領域１０Ｂにキャリア残存部１０Ｃを形成するように、短辺の１辺に沿って、キャリア１１Ｂの外周領域１０Ｂ、又は、外周領域１０Ｂと回路形成領域１０Ａとの境界部及び外周領域１０Ｂに、カッターにより切り込み１１Ｃを入れた（図４（Ｅ）参照）。切り込み１１Ｃは、側辺から４０ｍｍ離れた位置に入れた。
（キャリア剥離工程）
　次に、切り込み１１Ｃを入れたキャリア１１Ｂについて、短辺の１辺に沿ったキャリア残存部１０Ｃの部分を残し、それ以外の部分を剥離した。これにより、短辺の１辺に沿って、幅４０ｍｍのキャリア残存部１０Ｃを形成した（図４（Ｆ）参照）。
（コア樹脂層分離工程）
　その後、第２の積層体１８について、剥型層付銅箔（第１の金属層１２）とプリプレグ（コア樹脂層１６）との境界部に物理的な力を加えて剥離し、回路形成領域１０Ａの厚みが３９μｍの基板１０を得た（図１参照）。
＜基板１０を用いた配線基板２０の製造＞
（非貫通孔の形成）
　基板１０の両面に、炭酸ガスレーザー加工機（日立ビアメカニクス（株）製、商品名：ＬＣ－１Ｃ／２１）によりビーム照射径Φ０．２１ｍｍ、周波数５００Ｈｚ、パルス幅１０μｓの条件で、１穴ずつ加工し、第２の金属層１４の表面に達する非貫通孔２３を形成した（図５（Ａ）参照）。その後、温度８０±５℃、濃度５５±１０ｇ／Ｌの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施した。
（層間接続及び第３の金属層の形成）
　次いで、無電解銅めっきにて０．４μｍ～０．８μｍの厚みとなるようにめっき処理を施した後、電解銅めっきにて８μｍの厚みのめっきを実施し、第３の金属層２４を形成した（図５（Ｂ）参照）。これにより、第１の金属層１２及び極薄金属箔層１１Ａが第２の金属層１４を介して、非貫通孔２３によって電気的に接続されたことになる。
（パターニング）
　続いて、第３の金属層２４の表面の整面を実施し、温度１１０±１０℃、圧力０．５０±０．０２ＭＰａにてドライフィルムレジスト（ニチゴー・モートン（株）製、商品名：ＮＩＴ２２５）をラミネートした。次いで、ネガ型マスクを張り合わせた後、平行露光機にて回路パターンを焼付け、１％炭酸ナトリウム水溶液にてドライフィルムレジストを現像してエッチングレジストを形成し、横型エッチングラインにて、キャリア残存部１０Ｃを形成した辺の側を先頭にして、基板１０を、複数のローラ上を移動させてエッチング処理を施し、エッチングレジストのない部分の第３の金属層２４を塩化第二鉄水溶液で除去した。その後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、配線基板２０を作製した（図５（Ｄ）参照）。
　得られた配線基板２０に、ソルダーレジスト形成処理及び金めっき仕上げを行い、パッケージサイズに切断加工を施した。作製した配線基板２０には破損がなく、基板１０を用いて容易かつ良好に配線基板を製造２０することができた。
［実施例２]
　次のようにして基板４０を形成し、その基板４０を用いて配線基板５０を形成した。
＜基板４０の製造＞
　厚み４０μｍのキャリア付き銅箔を使用した銅張積層板（三菱ガス化学製ＨＬ８３２ＮＳ、１８μｍのキャリア銅箔付２μｍ銅箔）を用意し（図８参照）、外周領域４０Ｂにキャリア残存部４０Ｃを形成するように、短辺の１辺に沿って、キャリア４１Ｂの外周領域４０Ｂ、又は、外周領域４０Ｂと回路形成領域４０Ａとの境界部及び外周領域４０Ｂに、カッターにより切り込み４１Ｃを入れた。切り込み４１Ｃは、側辺から４０ｍｍ離れた位置に入れた。次に、切り込み４１Ｃを入れたキャリア４１Ｂについて、短辺の１辺に沿ったキャリア残存部４０Ｃの部分を残し、それ以外の部分を剥離した。これにより、短辺の１辺に沿って、幅４０ｍｍのキャリア残存部４０Ｃを形成した基板４０を作製した（図７参照）。
＜基板４０を用いた配線基板５０の製造＞
（貫通孔の形成）
　基板４０に、炭酸ガスレーザー加工機（日立ビアメカニクス（株）製、商品名：ＬＣ－１Ｃ／２１）によりビーム照射径Φ０．２１ｍｍ、周波数５００Ｈｚ、パルス幅１０μｓの条件で、貫通孔５３を形成した（図９（Ａ）参照）。その後、温度８０±５℃、濃度５５±１０ｇ／Ｌの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施した。
（層間接続及び導体層の形成）
　次いで、無電解銅めっきにて０．４μｍ～０．８μｍの厚みとなるようにめっき処理を施した後、電解銅めっきにて８μｍの厚みのめっきを実施し、導体層５４を形成した（図９（Ｂ）参照）。これにより、極薄金属箔層４１Ａが電気的に接続されたことになる。
（パターニング）
　続いて、導体層５４の整面を実施し、温度１１０±１０℃、圧力０．５０±０．０２ＭＰａにてドライフィルムレジスト（ニチゴー・モートン（株）製、商品名：ＮＩＴ２２５）をラミネートした。次いで、ネガ型マスクを張り合わせた後、平行露光機にて回路パターンを焼付け、１％炭酸ナトリウム水溶液にてドライフィルムレジストを現像してエッチングレジストを形成し、横型エッチングラインにて、キャリア残存部４０Ｃを形成した辺の側を先頭にして、基板４０を、複数のローラ上を移動させてエッチング処理を施し、エッチングレジストのない部分の導体層５４を塩化第二鉄水溶液で除去した。その後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、配線基板５０を作製した（図９（Ｃ）参照）。
　得られた配線基板５０に、ソルダーレジスト形成処理及び金めっき仕上げを行い、パッケージサイズに切断加工を施した。作製した配線基板５０には破損がなく、基板４０を用いて容易かつ良好に配線基板５０を製造することができた。
［比較例１］
　キャリア剥離工程において、厚み１８μｍのキャリアを全て剥離した以外は実施例１と同様の工程にて基板を作製した。作製した基板について、実施例１と同様にして、炭酸ガスレーザー加工機により貫通孔を形成し、デスミア処理をしたのち、無電解銅めっき、電解銅めっきにて８μｍの厚みのめっきを実施した。続いて、実施例１と同様にして、ドライフィルムレジストをラミネートし、ドライフィルムレジストの現像を行った。その後、横型エッチングラインを用い、複数のローラ上を移動させて、エッチングレジストのない部分の銅箔を塩化第二鉄水溶液にて除去を試みたが、基板が横型エッチングラインの搬送ロールに引っ掛かり、基板が変形して破損してしまった。
［比較例２] 
　第１の絶縁性樹脂層に厚さ４１μｍのプリプレグ（三菱ガス化学製ＧＨＰＬ－８３０ＮＳ　ＳI７２）、第２の絶縁性樹脂層に厚さ４５μｍのプリプレグ（三菱ガス化学製ＧＨＰＬ－８３０ＮＳ　ＳI７４）を用い、キャリア剥離工程において、厚み１８μｍのキャリアを全て剥離した以外は実施例１と同様の工程にて基板を作製した。基板の厚み（回路形成領域の厚み）は９７μｍである。すなわち、比較例２は、キャリアを全て剥離し、基板（回路形成領域）の厚みが厚いものである。作製した基板について、実施例１と同様にして、炭酸ガスレーザー加工機により貫通孔を形成し、デスミア処理をしたのち、無電解銅めっき、電解銅めっきにて８μｍの厚みのめっきを実施した。続いて、実施例１と同様にして、ドライフィルムレジストをラミネートし、ドライフィルムレジストの現像を行った。その後、横型エッチングラインを用い、複数のローラ上を移動させて、エッチングレジストのない部分の銅箔を塩化第二鉄水溶液にて除去した。その後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、配線基板を作製した。
　得られた配線基板に、ソルダーレジスト形成処理及び金めっき仕上げを行い、パッケージサイズに切断加工を施した。作製した配線基板には破損がなく、良好に配線基板を製造することができたが、厚みが厚く、薄型化に対応することが難しい。
［比較例３]
　実施例２と同様の厚み４０μｍのキャリア付き銅箔を使用した銅張積層板（三菱ガス化学製ＨＬ８３２ＮＳ、１８μｍのキャリア銅箔付２μｍ銅箔）を用意し、１８μｍのキャリアを全て剥離し、基板を得た。次いで、実施例２と同様にして、炭酸ガスレーザー加工機により貫通孔を形成し、デスミア処理をしたのち、無電解銅めっき、電解銅めっきにて８μｍの厚みのめっきを実施した。続いて、実施例２と同様にして、ドライフィルムレジストをラミネートし、ドライフィルムレジストの現像を行った。その後、横型エッチングラインを用い、複数のローラ上を移動させて、エッチングレジストのない部分の銅箔を塩化第二鉄水溶液にて除去を試みたが、基板が横型エッチングラインの搬送ロールに引っ掛かり、基板が変形して破損してしまった。
［比較例４]
　実施例２と同様の厚み４０μｍのキャリア付き銅箔を使用した銅張積層板（三菱ガス化学製ＨＬ８３２ＮＳ、１８μｍのキャリア銅箔付２μｍ銅箔）を用意し、１８μｍのキャリアを全て剥離し、基板を得た。次いで、実施例２と同様にして、炭酸ガスレーザー加工機により貫通孔を形成し、デスミア処理をしたのち、無電解銅めっき、電解銅めっきにて８μｍの厚みのめっきを実施した。続いて、実施例２と同様にして、ドライフィルムレジストをラミネートし、ドライフィルムレジストの現像を行った。次に、横型エッチングラインを用いて、エッチングレジストのない部分の銅箔を塩化第二鉄水溶液にて除去を行うため、基板の１辺に厚み０．１０ｍｍの先導板を接着テープで貼り付けた。張り付けた先導板を先頭にして、横型エッチングラインにて、エッチングレジストのない部分の銅箔を塩化第二鉄水溶液で除去した。その後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、配線基板を作製した。
　得られた配線基板に、ソルダーレジスト形成処理を行うため、先導板を取り外し、ソルダーレジストの塗布を行った。次いで、ソルダーレジストの現像を横型ラインで行うため、再度、基板に先導板を張り付けた。続いて、金めっき仕上げを行い、パッケージサイズに切断加工を施すため、再々度、先導板を取り外し、パッケージサイズに切断加工を施した。比較例２によれば、配線基板の作製は可能であるが、先導板の取り付け、取り外しが多数回あり、非常に手間がかかった。また、先導板の取り付け不良により、基板破損リスクがあると共に、取り外し作業の際に基板に応力がかかり、基板を破損してしまう可能性もある。更に、先導板のテープの界面で薬液を次工程に持ち込むリスクもある。
　半導体パッケージにおける配線基板に用いることができる。
　１０…基板、１０Ａ…回路形成領域、１０Ｂ…外周領域、１０Ｃ…キャリア残存部、１１…キャリア付き極薄金属箔層、１１Ａ…極薄金属箔層、１１Ｂ…キャリア、１１Ｃ…切り込み、１２…第１の金属層、１３…第１の絶縁性樹脂層、１４…第２の金属層、１５…第２の絶縁性樹脂層、１６…コア樹脂層、１７…第１の積層体、１８…第２の積層体、２０…配線基板、２１…絶縁層、２２…配線導体、２３…非貫通孔、２４…第３の金属層、３０Ａ，３０Ｂ…基板、４０…基板、４０Ａ…回路形成領域、４０Ｂ…外周領域、４０Ｃ…キャリア残存部、４１…キャリア付き極薄金属箔層、４１Ａ…極薄金属箔層、４１Ｂ…キャリア、４１Ｃ…切り込み、４２…樹脂層、４３…第３の積層体、５０…配線基板、５１…絶縁層、５２…配線導体、５３…貫通孔、５４…導体層、６０…基板

Claims (5)

  1. 　少なくとも一方の面側に、キャリアと極薄金属箔層とを積層したキャリア付き極薄金属箔層を有する基板であって、
    　回路形成領域と、この回路形成領域の外周に設けられた外周領域とを有し、
    　前記回路形成領域は、前記キャリア付き極薄金属箔層のうち前記キャリアが除去されて前記極薄金属箔層が露出し、厚みが８０μｍ以下であり、
    　前記外周領域の少なくとも一部には、前記キャリアが残存し、前記極薄金属箔層の表面が前記キャリアで覆われたキャリア残存部が設けられた、基板。
  2. 　少なくとも一方の面側に、キャリアと極薄金属箔層とを積層したキャリア付き極薄金属箔層を有する基板であって、
    　回路形成領域と、この回路形成領域の外周に設けられた外周領域とを有し、
    　前記回路形成領域において前記キャリアを除去し、かつ、前記外周領域の少なくとも一部において前記キャリアを残存させてキャリア残存部を形成するように、前記外周領域と前記回路形成領域との境界部、及び、前記外周領域のうちの少なくとも一方において、前記キャリアに前記キャリア表層から前記極薄金属箔層に達する切り込みが設けられた、基板。
  3. 　前記外周領域の幅は、１ｍｍ以上３００ｍｍ以下の範囲内である、請求項１又は請求項２に記載の基板。
  4. 　請求項１又は請求項２に記載の基板を用いた配線基板の製造方法であって、
    　前記キャリア残存部を先頭側にして、前記基板を、複数のローラ上を移動させて搬送する搬送工程を含む、配線基板の製造方法。
  5. 　前記搬送工程においてエッチングを行う、請求項４に記載の配線基板の製造方法。
PCT/JP2022/011600 2021-03-29 2022-03-15 基板及び配線基板の製造方法 WO2022209851A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023510882A JPWO2022209851A1 (ja) 2021-03-29 2022-03-15
CN202280023716.6A CN117044410A (zh) 2021-03-29 2022-03-15 基板及配线基板的制造方法
KR1020237032878A KR20230163408A (ko) 2021-03-29 2022-03-15 기판 및 배선기판의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021054770 2021-03-29
JP2021-054770 2021-03-29

Publications (1)

Publication Number Publication Date
WO2022209851A1 true WO2022209851A1 (ja) 2022-10-06

Family

ID=83458974

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/011600 WO2022209851A1 (ja) 2021-03-29 2022-03-15 基板及び配線基板の製造方法

Country Status (5)

Country Link
JP (1) JPWO2022209851A1 (ja)
KR (1) KR20230163408A (ja)
CN (1) CN117044410A (ja)
TW (1) TW202239288A (ja)
WO (1) WO2022209851A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100751994B1 (ko) * 2006-06-30 2007-08-28 삼성전기주식회사 동박적층판 및 이의 제조 방법
WO2020121652A1 (ja) * 2018-12-14 2020-06-18 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12119277B2 (en) 2018-12-14 2024-10-15 Mitsubishi Gas Chemical Company, Inc. Method for producing package substrate for mounting semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100751994B1 (ko) * 2006-06-30 2007-08-28 삼성전기주식회사 동박적층판 및 이의 제조 방법
WO2020121652A1 (ja) * 2018-12-14 2020-06-18 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法

Also Published As

Publication number Publication date
KR20230163408A (ko) 2023-11-30
JPWO2022209851A1 (ja) 2022-10-06
TW202239288A (zh) 2022-10-01
CN117044410A (zh) 2023-11-10

Similar Documents

Publication Publication Date Title
JP7172597B2 (ja) 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法
US10727081B2 (en) Method for manufacturing package substrate for mounting a semiconductor device, and method for manufacturing semiconductor device mounting substrate
TWI830797B (zh) 半導體元件搭載用封裝基板之製造方法
US11990349B2 (en) Method for producing package substrate for loading semiconductor device
JP7164839B2 (ja) 積層体、金属箔張積層板、パターニングされた金属箔付き積層体、ビルドアップ構造を有する積層体、プリント配線板、多層コアレス基板、及びその製造方法
JP7145403B2 (ja) 支持体及びそれを用いた半導体素子実装基板の製造方法
WO2022209851A1 (ja) 基板及び配線基板の製造方法
WO2023054517A1 (ja) 半導体素子搭載用パッケージ基板の製造方法
WO2023106208A1 (ja) 支持体付き配線基板、支持体付き配線基板の製造方法、及び、電子部品実装基板の製造方法
WO2023054516A1 (ja) 半導体素子搭載用パッケージ基板の製造方法及び支持基板付積層体
CN118020150A (zh) 半导体元件搭载用封装基板的制造方法
CN118339932A (zh) 带支撑体的布线基板、带支撑体的布线基板的制造方法和电子部件安装基板的制造方法
CN118043958A (zh) 半导体元件搭载用封装基板的制造方法和带支撑基板的层叠体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22780072

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023510882

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280023716.6

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22780072

Country of ref document: EP

Kind code of ref document: A1