KR20230163408A - 기판 및 배선기판의 제조방법 - Google Patents

기판 및 배선기판의 제조방법 Download PDF

Info

Publication number
KR20230163408A
KR20230163408A KR1020237032878A KR20237032878A KR20230163408A KR 20230163408 A KR20230163408 A KR 20230163408A KR 1020237032878 A KR1020237032878 A KR 1020237032878A KR 20237032878 A KR20237032878 A KR 20237032878A KR 20230163408 A KR20230163408 A KR 20230163408A
Authority
KR
South Korea
Prior art keywords
carrier
layer
substrate
ultra
thin metal
Prior art date
Application number
KR1020237032878A
Other languages
English (en)
Inventor
슌스케 히라노
šœ스케 히라노
도모히로 무토
다케시 노부쿠니
요이치 나카지마
미카 사타케
신야 기타무라
Original Assignee
엠지씨 에레쿠토로테쿠노 가부시키가이샤
요네자와 다이야 에레쿠토로니쿠스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠지씨 에레쿠토로테쿠노 가부시키가이샤, 요네자와 다이야 에레쿠토로니쿠스 가부시키가이샤 filed Critical 엠지씨 에레쿠토로테쿠노 가부시키가이샤
Publication of KR20230163408A publication Critical patent/KR20230163408A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

두께가 얇더라도 용이하게 반송할 수 있는 기판, 및 이 기판을 사용한 배선기판의 제조방법을 제공한다.
기판(10)은, 제1금속층(12), 제1절연성 수지층(13), 제2금속층(14), 제2절연성 수지층(15) 및 캐리어 부착 극박 금속박층(11)이 순서대로 적층되고, 평면방향에 있어서, 회로형성영역(10A)과, 그 외주에 형성된 외주영역(10B)을 구비하고 있다. 회로형성영역(10A)은, 캐리어 부착 극박 금속박층(11) 중 캐리어(11B)가 제거되어 극박 금속박층(11A)이 노출되고, 두께가 80㎛ 이하이다. 외주영역(10B)의 적어도 일부에는, 캐리어(11B)가 잔존하고, 극박 금속박층(11A)의 표면이 캐리어(11B)로 덮인 캐리어 잔존부(10C)가 형성되어 있다.

Description

기판 및 배선기판의 제조방법
본 발명은, 기판 및 이 기판을 사용한 배선기판의 제조방법에 관한 것이다.
전자기기, 통신기기 및 개인용 컴퓨터(PC) 등에 널리 사용되는 반도체 패키지의 고기능화 및 소형화는 최근 점점 가속화되고 있어, 반도체 패키지에 있어서의 배선기판의 박형화(薄型化)가 요구되고 있다. 그에 따라 배선기판의 베이스가 되는 기판도 박형화되고 있고, 예를 들면 코어수지층에 극박 금속박(極薄 金屬箔)을 적층한 극박 동박적층판이나, 코어수지층에 금속층 및 절연층을 적층한 후에 코어수지층으로부터 금속층 및 절연층을 박리한 코어리스 기판이 알려져 있다(예를 들면, 특허문헌1 참조).
특허문헌1 : 국제공개 WO2020/121651호 공보
이들 기판을 사용하여 배선기판을 제조할 때에는, 예를 들면 기판을 반송하는 공정이 필요하다. 기판의 반송은, 예를 들면 복수의 롤러 위를 이동시켜 실시한다. 그때에, 상기한 박형의 기판은 핸들링성이 낮기 때문에 반송이 어려워, 반송 중에 기판이 파손되어 수율이 저하되거나 장치의 오염이 발생하는 경우가 있었다. 또한 두께에 따라 반송할 수 없는 경우도 있었다. 그래서 예를 들면 기판이 반송되는 전방 측에 기판보다도 강성(剛性)이 높은 선도판(先導板)을 테이프로 접속하고, 선도판에 의하여 기판을 유도하여 반송하는 것이 이루어지고 있다. 그러나 이 방법에서는, 기판별로 선도판을 접속하고, 공정이 종료하면 선도판을 박리하여야만 하기 때문에, 번거로움과 아울러 제조비용이 높아져 버린다는 문제가 있었다.
본 발명은, 이와 같은 문제에 의거하여 이루어진 것으로서, 두께가 얇더라도 용이하게 반송할 수 있는 기판, 및 이 기판을 사용한 배선기판의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은, 이하와 같다.
[1]
적어도 일방의 면 측에, 캐리어와 극박 금속박층을 적층한 캐리어 부착 극박 금속박층을 구비하는 기판으로서,
회로형성영역과, 이 회로형성영역의 외주에 형성된 외주영역을 구비하고,
상기 회로형성영역은, 상기 캐리어 부착 극박 금속박층 중 상기 캐리어가 제거되어 상기 극박 금속박층이 노출되고, 두께가 80㎛ 이하이고,
상기 외주영역의 적어도 일부에는, 상기 캐리어가 잔존하고, 상기 극박 금속박층의 표면이 상기 캐리어로 덮인 캐리어 잔존부가 형성된
기판.
[2]
적어도 일방의 면 측에, 캐리어와 극박 금속박층을 적층한 캐리어 부착 극박 금속박층을 구비하는 기판으로서,
회로형성영역과, 이 회로형성영역의 외주에 형성된 외주영역을 구비하고,
상기 회로형성영역에 있어서 상기 캐리어를 제거하고, 또한 상기 외주영역의 적어도 일부에 있어서 상기 캐리어를 잔존시켜 캐리어 잔존부를 형성하도록, 상기 외주영역과 상기 회로형성영역의 경계부, 및 상기 외주영역 중 적어도 일방에 있어서, 상기 캐리어에 상기 캐리어 표층으로부터 상기 극박 금속박층에 이르는 홈이 형성된
기판.
[3]
상기 외주영역의 폭은, 1㎜ 이상 300㎜ 이하의 범위 내인 [1] 또는 [2]에 기재되어 있는 기판.
[4]
[1] 또는 [2]에 기재되어 있는 기판을 사용한 배선기판의 제조방법으로서,
상기 캐리어 잔존부를 선두측으로 하여, 상기 기판을 복수의 롤러 위를 이동시켜 반송하는 반송공정을 포함하는
배선기판의 제조방법.
[5]
상기 반송공정에 있어서 에칭을 실시하는 [4]에 기재되어 있는 배선기판의 제조방법.
본 발명에 의하면, 외주영역의 적어도 일부에 캐리어를 잔존시킨 캐리어 잔존부를 형성하도록 또는 캐리어 잔존부를 형성하도록, 외주영역과 회로형성영역의 경계부, 및 외주영역 중 적어도 일방에 있어서, 캐리어에 홈을 형성하도록 하였기 때문에, 이 기판을 사용하여 배선기판을 제조할 때에, 캐리어 잔존부에 있어서의 기판의 두께를 회로형성영역에 있어서의 기판의 두께보다도 캐리어의 분량만큼 두껍게 할 수 있다. 이에 의하여, 선도판 대신에 캐리어 잔존부를 선도부로 하여 기판을 용이하게 반송할 수 있다. 따라서 선도판의 접속 및 박리를 실시할 필요가 없어, 시간 및 비용을 삭감할 수 있다.
도1은, 본 발명의 제1실시형태에 관한 기판의 단면구성을 나타내는 도면이다.
도2는, 도1에 나타낸 기판의 평면구성을 나타내는 도면이다.
도3은, 도1에 나타낸 기판의 제조공정을 나타내는 도면이다.
도4는, 도3에 계속되는 공정을 나타내는 도면이다.
도5는, 도1에 나타낸 기판을 사용하여 배선기판을 제조하는 공정을 나타내는 도면이다.
도6은, 본 발명의 제2실시형태에 관한 기판의 구성을 나타내는 도면이다.
도7은, 본 발명의 제3실시형태에 관한 기판의 구성을 나타내는 도면이다.
도8은, 도7에 나타낸 기판의 제조공정을 나타내는 도면이다.
도9는, 도7에 나타낸 기판을 사용하여 배선기판을 제조하는 공정을 나타내는 도면이다.
도10은, 본 발명의 제4실시형태에 관한 기판의 구성을 나타내는 도면이다.
이하에, 본 발명을 실시하기 위한 형태(이하, 「본 실시형태」라고 한다)에 대하여 상세하게 설명하지만, 본 발명은 이에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양한 변형이 가능하다.
[제1실시형태]
도1은, 본 발명의 제1실시형태에 관한 기판(10)의 단면구성을 나타내는 것이다. 도2는, 기판(10)의 일방(一方)의 면 측에서 본 평면구성을 나타내는 것이다. 이 기판(10)은, 일방의 면 측에, 캐리어(11B)와 극박 금속박층(極薄 金屬箔層)(11A)을 적층한 캐리어 부착 극박 금속박층(11)을 구비하는 것이다. 구체적으로는, 기판(10)은, 예를 들면 제1금속층(12), 제1절연성 수지층(13), 제2금속층(14), 제2절연성 수지층(15) 및 캐리어 부착 극박 금속박층(11)이 순서대로 적층된 구성을 구비하고 있다. 캐리어 부착 극박 금속박층(11)은, 예를 들면 극박 금속박층(11A)에 박리층(도면에 나타내는 것은 생략한다)을 사이에 두고 캐리어(11B)를 형성한 캐리어 부착 극박 금속박을 사용하여 형성된 것으로서, 극박 금속박층(11A)을 제2절연성 수지층(15) 측으로 하여 적층되어 있다. 또한 기판(10)은, 소위 코어리스 기판으로서, 예를 들면 후술하는 바와 같이, 코어수지층(16)에 제1금속층(12), 제1절연성 수지층(13), 제2금속층(14), 제2절연성 수지층(15) 및 캐리어 부착 극박 금속박층(11)을 적층한 후에, 코어수지층(16)과 제1금속층(12)의 계면으로부터 박리함으로써 제조할 수 있다.
기판(10)은, 평면방향에 있어서, 회로가 형성되는 회로형성영역(10A)과, 이 회로형성영역(10A)의 외주(外周)에 형성된 외주영역(10B)을 구비하고 있다. 기판(10)은, 예를 들면 평면에서 본 형상이 사변형이다. 외주영역(10B)은, 예를 들면 각 변을 따라 형성되어 있고, 회로형성영역(10A)은 외주영역(10B)으로 둘러싸인 그 사이에 형성되어 있다. 외주영역(10B)의 폭(평면방향의 폭)은, 예를 들면 1㎜ 이상 300㎜ 이하의 범위 내이다.
회로형성영역(10A)은, 캐리어 부착 극박 금속박층(11) 중 캐리어(11B)가 제거되어 극박 금속박층(11A)이 노출되어 있고, 회로형성영역(10A)의 두께는 80㎛ 이하로 얇게 되어 있다. 박형화를 하기 위해서이다. 회로형성영역(10A)의 두께는, 예를 들면 30㎛ 이상인 것이 바람직하고, 35㎛ 이상이면 더 바람직하다. 이보다도 얇은 경우에는, 보강이 부족하여 파손될 리스크가 높아지기 때문이다. 또한 두께는 적층방향에 있어서의 두께이다(이하, 동일하다).
한편 외주영역(10B)의 적어도 일부에는, 캐리어(11B)가 잔존하고, 극박 금속박층(11A)의 표면이 캐리어(11B)로 덮인 캐리어 잔존부(10C)가 형성되어 있다. 이에 의하여, 캐리어 잔존부(10C)에 있어서의 기판(10)의 두께는, 회로형성영역(10A)에 있어서의 기판(10)의 두께보다도 캐리어(11B)의 분량만큼 두꺼워져, 반송할 때에 기판(10)을 선도하는 선도부로서의 기능을 갖게 할 수 있도록 되어 있다. 또한 외주영역(10B) 중 캐리어 잔존부(10C) 이외의 영역은, 회로형성영역(10A)과 마찬가지로 캐리어(11B)가 제거되어 극박 금속박층(11A)이 노출되어 있다.
캐리어 잔존부(10C)는, 예를 들면 적어도 한 변을 따라 형성되어 있는 것이 바람직하고, 모든 변을 따라 형성되어 있어도 좋다. 또한 도1 및 도2에서는, 캐리어 잔존부(10C)를 기판(10)의 한 변을 따라 형성한 경우에 대하여 나타내고 있다. 또한 캐리어 잔존부(10C)의 폭은, 외주영역(10B)의 폭과 동일하여도 좋지만, 동일하게 할 필요는 없고, 폭방향의 일부에 있어서 형성되어 있어도 좋다. 예를 들면 측변(側邊)으로부터 간격을 두고 형성되어 있어도 좋고, 회로형성영역(10A)과의 사이에 간격을 두고 형성되어 있어도 좋다. 또한 캐리어 잔존부(10C)는, 변의 길이방향에 있어서 일부에 형성되어 있어도 좋지만, 전체에 걸쳐 연속하여 형성하는 것이 바람직하다.
(캐리어(11B))
캐리어(11B)는, 극박 금속박층(11A)을 지지하여, 취급성을 향상시키기 위한 것이다. 캐리어(11B)를 구성하는 재료에 특별한 한정은 없지만, 예를 들면 동박, 동합금박, 알루미늄박, 알루미늄박의 표면에 구리 혹은 아연 등의 금속 도금층이 형성된 복합 금속박, 스테인리스박 등의 금속박을 사용할 수 있다. 그 외에는, PET 필름, PEN 필름, 아라미드 필름, 폴리이미드 필름, 나일론 필름, 액정 폴리머 등의 수지필름, 수지필름 상에 금속 코팅층을 구비하는 금속 코팅 수지필름, 글라스판, 세라믹판 등을 들 수 있다. 그들 중에서도, 핸들링 중에 일어날 수 있는 정전기에 의한 이물질의 혼입을 방지한다는 점에서 금속박이 바람직하고, 두께의 균일성 및 박의 내식성 등의 점에서 동박이 바람직하다. 캐리어(11B)의 두께는, 극박 금속박층(11A)의 두께보다도 두껍고, 또한 예를 들면 250㎛ 이하로 하는 것이 바람직하고, 12㎛ 이상 200㎛ 이하로 하면 더 바람직하다.
(박리층)
박리층은, 캐리어(11B)를 극박 금속박층(11A)으로부터 용이하게 박리할 수 있도록 하기 위한 것이다. 박리층의 재료는, 특별히 한정되지 않고, 각종 주지의 것을 적절하게 사용할 수 있다.
(극박 금속박층(11A))
극박 금속박층(11A)은, 예를 들면 각종 금속박에 의하여 구성할 수 있지만, 동박에 의하여 구성하는 것이 바람직하다. 극박 금속박층(11A)의 두께는, 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 2㎛∼70㎛로 할 수 있고, 2㎛∼18㎛가 바람직하고, 2㎛∼5㎛가 더 바람직하다.
(제1금속층(12))
제1금속층(12)은, 예를 들면 두께가 1㎛∼70㎛이고, 또한 후술하는 바와 같이 코어수지층(16)으로부터 박리가 가능한 금속박에 의하여 형성되는 것이 바람직하다. 제1금속층(12)의 두께가 1㎛ 미만이면 기판(10)이 성형불량이 되고, 70㎛를 넘으면 표면불량이 되어 버린다. 제1금속층(12)의 두께는, 회로형성성의 관점에서 1㎛∼12㎛가 바람직하고, 2㎛∼5㎛가 더 바람직하다.
제1금속층(12)은, 예를 들면 동박에 의하여 구성하는 것이 바람직하다. 동박으로서는, 예를 들면 필러블(peelable) 타입의 것을 사용할 수 있다. “필러블 타입”의 동박은, 박형층(剝型層)을 구비하는 극박 동박으로서, 박형층이 예를 들면 박리가 가능한 동박인 것을 말한다.
(제1절연성 수지층(13))
제1절연성 수지층(13)은, 특별히 한정되는 것은 아니지만, 예를 들면 글라스 클로스(glass cloth) 등의 기재에 열경화성 수지 등의 절연성의 수지재료(절연재료)를 함침시킨 프리프레그나, 절연성의 필름재 등에 의하여 구성할 수 있다.
제1절연성 수지층(13)의 두께는, 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 10㎛∼100㎛로 할 수 있고, 10㎛∼50㎛가 바람직하고, 10㎛∼30㎛가 더 바람직하다.
“프리프레그”는 수지조성물 등의 절연재료를 기재에 함침 또는 도포시켜 이루어지는 것이다. 기재로서는, 특별히 한정되지 않고, 각종 전기절연재료용 적층판에 사용되는 주지의 것을 적절하게 사용할 수 있다. 기재를 구성하는 재료로서는, 예를 들면 E글라스, D글라스, S글라스 또는 Q글라스 등의 무기섬유; 폴리이미드, 폴리에스테르 또는 테트라플루오로에틸렌 등의 유기섬유; 및 그들의 혼합물 등을 들 수 있다. 기재는, 특별히 한정되는 것은 아니지만, 예를 들면 직포, 부직포, 로빙(roving), 촙 스트랜드 매트(Chopped Strand Mat), 서페이싱 매트(Surfacing Mat) 등의 형상을 가지는 것을 적절하게 사용할 수 있다. 기재의 재질 및 형상은, 목적으로 하는 성형물의 용도나 성능에 따라 선택되고, 필요에 따라 단독 혹은 2종류 이상의 재질 및 형상의 사용도 가능하다.
기재의 두께는, 제1절연성 수지층(13)의 두께가 상기한 범위가 되면 특별한 제한은 없다. 또한 기재로서는, 실란 커플링제 등으로 표면처리한 것이나 기계적으로 개섬처리(開纖處理)를 실시한 것을 사용할 수 있고, 이들 기재는 내열성이나 내습성, 가공성의 면에서 바람직하다.
절연재료로서는, 특별히 한정되지 않고, 프린트 배선판의 절연재료로서 사용되는 공지의 수지조성물을 적절하게 선정하여 사용할 수 있다. 수지조성물로서는, 내열성, 내약품성이 양호한 열경화성 수지를 베이스로 사용할 수 있다. 열경화성 수지로서는, 특별히 한정되는 것은 아니지만, 페놀수지, 에폭시 수지, 시아네이트 수지, 말레이미드 수지, 이소시아네이트 수지, 벤조시클로부텐 수지, 비닐수지 등을 예시할 수 있다. 열경화성 수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
열경화성 수지 중에서도 에폭시 수지는, 내열성, 내약품성, 전기특성이 우수하고, 비교적 염가이기 때문에, 절연재료로서 적합하게 사용할 수 있다. 에폭시 수지로서는, 예를 들면 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 비스페놀S형 에폭시 수지, 지환식 에폭시 수지, 지방족 쇄상 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비스페놀A 노볼락형 에폭시 수지, 비페놀의 디글리시딜에테르화물, 나프탈렌디올의 디글리시딜에테르화물, 페놀류의 디글리시딜에테르화물, 알코올류의 디글리시딜에테르화물 및 이들의 알킬 치환체, 할로겐화물, 수소첨가물 등을 들 수 있다. 에폭시 수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다. 또한 이 에폭시 수지와 함께 사용하는 경화제는, 에폭시 수지를 경화시키는 것이면 한정 없이 사용할 수 있고, 예를 들면 다관능 페놀류, 다관능 알코올류, 아민류, 이미다졸 화합물, 산무수물, 유기인화합물 및 이들의 할로겐화물 등이 있다. 이들 에폭시 수지 경화제는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
시아네이트 수지는, 가열에 의하여 트리아진 고리를 반복단위로 하는 경화물을 생성하는 수지로서, 경화물은 유전특성이 우수하다. 이 때문에, 특히 고주파특성이 요구되는 경우 등에 바람직하다. 시아네이트 수지로서는, 특별히 한정되지 않지만, 예를 들면 2,2-비스(4-시아나토페닐)프로판, 비스(4-시아나토페닐)에탄, 2,2-비스(3,5-디메틸-4-시아나토페닐)메탄, 2,2-(4-시아나토페닐)-1,1,1,3,3,3-헥사플루오로프로판, α,α'-비스(4-시아나토페닐)-m-디이소프로필벤젠, 페놀노볼락 및 알킬페놀노볼락의 시아네이트에스테르화물 등을 들 수 있다. 그중에서도 2,2-비스(4-시아나토페닐)프로판은, 경화물의 유전특성과 경화성의 균형이 특히 양호하고, 비용적으로도 저렴하기 때문에 바람직하다. 이들 시아네이트에스테르 화합물 등의 시아네이트 수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다. 또한 상기 시아네이트에스테르 화합물은 미리 일부가 3량체나 5량체로 올리고머화되어 있어도 좋다.
또한 시아네이트 수지에 대하여 경화촉매나 경화촉진제를 병용할 수도 있다. 경화촉매로서는, 예를 들면 망간, 철, 코발트, 니켈, 구리, 아연 등의 금속류를 사용할 수 있고, 구체적으로는 2-에틸헥산산염, 옥틸산염 등의 유기금속염이나 아세틸아세톤 착물 등의 유기금속착물을 들 수 있다. 경화촉매는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
또한 경화촉진제로서는, 페놀류를 사용하는 것이 바람직하고, 노닐페놀, 파라쿠밀페놀 등의 단관능 페놀이나, 비스페놀A, 비스페놀F, 비스페놀S 등의 이관능 페놀, 또는 페놀노볼락, 크레졸노볼락 등의 다관능 페놀 등을 사용할 수 있다. 경화촉진제는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
절연재료로서 사용되는 수지조성물에는, 유전특성, 내충격성, 필름가공성 등을 고려하여 열가소성 수지를 블렌딩할 수도 있다. 열가소성 수지로서는, 특별히 한정되는 것은 아니지만, 예를 들면 불소수지, 폴리페닐렌에테르, 변성 폴리페닐렌에테르, 폴리페닐렌술피드, 폴리카보네이트, 폴리에테르이미드, 폴리에테르에테르케톤, 폴리아크릴레이트, 폴리아미드, 폴리아미드이미드, 폴리부타디엔 등을 들 수 있다. 열가소성 수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
열가소성 수지 중에서도, 경화물의 유전특성을 향상시킬 수 있다는 관점에서 폴리페닐렌에테르 및 변성 폴리페닐렌에테르를 배합하여 사용하는 것이 유용하다. 폴리페닐렌에테르 및 변성 폴리페닐렌에테르로서는, 예를 들면 폴리(2,6-디메틸-1,4-페닐렌)에테르, 폴리(2,6-디메틸-1,4-페닐렌)에테르와 폴리스티렌의 알로이화 폴리머, 폴리(2,6-디메틸-1,4-페닐렌)에테르와 스티렌-부타디엔 코폴리머의 알로이화 폴리머, 폴리(2,6-디메틸-1,4-페닐렌)에테르와 스티렌-무수말레인산 코폴리머의 알로이화 폴리머, 폴리(3,6-디메틸-1,4-페닐렌)에테르와 폴리아미드의 알로이화 폴리머, 폴리(2,6-디메틸-1,4-페닐렌)에테르와 스티렌-부타디엔-아크릴로니트릴 코폴리머의 알로이화 폴리머 등을 들 수 있다. 또한 폴리페닐렌에테르에 반응성이나 중합성을 부여하기 위하여, 폴리머 사슬 말단에 아민기, 에폭시기, 카르복시기, 스티릴기 등의 관능기를 도입하거나, 폴리머 사슬 측쇄에 아민기, 에폭시기, 카르복시기, 스티릴기, 메타크릴기 등의 관능기를 도입하여도 좋다.
열가소성 수지 중에서도, 내습성이 우수하고, 또한 금속에 대한 접착이 양호하다는 관점에서 폴리아미드이미드 수지가 유용하다. 폴리아미드이미드 수지의 원료는, 특별히 한정되는 것은 아니지만, 산성분으로서는, 무수트리멜리트산, 무수트리멜리트산모노클로라이드를 들 수 있고, 아민성분으로서는, 메타페닐렌디아민, 파라페닐렌디아민, 4,4'-디아미노디페닐에테르, 4,4'-디아미노디페닐메탄, 비스[4-(아미노페녹시)페닐]술폰, 2,2'-비스[4-(4-아미노페녹시)페닐]프로판 등을 들 수 있다. 폴리아미드이미드 수지는, 건조성을 향상시키기 위하여 실록산 변성으로 하여도 좋고, 이 경우에 아민성분으로서 실록산디아민을 사용할 수 있다. 폴리아미드이미드 수지는, 필름가공성을 고려하면 분자량이 5만 이상인 것을 사용하는 것이 바람직하다.
상기의 열가소성 수지에 대해서는, 주로 프리프레그에 사용되는 절연재료로서 설명을 하였지만, 이들 열가소성 수지는 프리프레그로서의 사용에 한정되지 않는다. 예를 들면 상기의 열가소성 수지를 사용하여 필름으로 가공한 것(필름재)을 상기 절연성 수지층으로 사용하여도 좋다.
절연재료로서 사용되는 수지조성물에는, 무기필러가 혼합되어 있어도 좋다. 무기필러는, 특별히 한정되지 않지만, 예를 들면 알루미나, 수산화알루미늄, 수산화마그네슘, 클레이, 탈크, 삼산화안티몬, 오산화안티몬, 산화아연, 용융 실리카, 글라스 분말, 석영분말, 시라스 벌룬 등을 들 수 있다. 이들 무기필러는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
절연재료로서 사용되는 수지조성물은, 유기용매를 함유하고 있어도 좋다. 유기용매로서는, 특별히 한정되는 것은 아니고, 벤젠, 톨루엔, 크실렌, 트리메틸벤젠과 같은 방향족 탄화수소계 용매; 아세톤, 메틸에틸케톤, 메틸이소부틸케톤과 같은 케톤계 용매; 테트라하이드로퓨란과 같은 에테르계 용매; 이소프로판올, 부탄올과 같은 알코올계 용매; 2-메톡시에탄올, 2-부톡시에탄올과 같은 에테르알코올 용매; N-메틸피롤리돈, N,N-디메틸포름아미드, N,N-디메틸아세트아미드와 같은 아미드계 용매 등을 원하는 바에 따라 병용할 수 있다. 또한 프리프레그를 제작하는 경우에 있어서의 바니시 중의 용매량은, 수지조성물 전체에 대하여 40질량%∼80질량%의 범위로 하는 것이 바람직하다. 또한 상기 바니시의 점도는 20cP∼100cP(20mPa·s∼100mPa·s)의 범위가 바람직하다.
절연재료로서 사용되는 수지조성물은, 난연제를 함유하고 있어도 좋다. 난연제로서는, 특별히 한정되는 것은 아니지만, 예를 들면 데카브로모디페닐에테르, 테트라브로모비스페놀A, 테트라브로모무수프탈산, 트리브로모페놀 등의 브롬화합물, 트리페닐포스페이트, 트리크실릴포스페이트, 크레실디페닐포스페이트 등의 인화합물, 수산화마그네슘, 수산화알루미늄 등의 금속 수산화물, 적린 및 그 변성물, 삼산화안티몬, 오산화안티몬 등의 안티몬 화합물, 멜라민, 시아누르산, 시아누르산멜라민 등의 트리아진 화합물 등과 같은 공지된 관례의 난연제를 사용할 수 있다.
절연재료로서 사용되는 수지조성물에 대하여, 필요에 따라 상기의 경화제, 경화촉진제나, 그 외에 열가소성 입자, 착색제, 자외선 불투과제, 산화방지제, 환원제 등의 각종 첨가제나 충전재를 더 가할 수 있다.
본 실시형태에 있어서 프리프레그는, 예를 들면 상기한 기재에 대한 수지조성물의 부착량이 건조 후의 프리프레그에 있어서의 수지함유율로 20질량%∼90질량%가 되도록 수지조성물(바니시를 포함한다)을 기재에 함침 또는 도포시킨 후에, 100℃∼200℃의 온도에서 1분∼30분간 가열건조시킴으로써, 반경화상태(B스테이지 상태)의 프리프레그로 얻을 수 있다. 그러한 프리프레그로서는, 예를 들면 미쓰비시 가스 화학(주)(MITSUBISHI GAS CHEMICAL COMPANY, INC.) 제품인 GHPL-830NS 시리즈(제품명), GHPL-830NSF 시리즈(제품명)를 사용할 수 있다.
(제2금속층(14))
제2금속층(14)은, 예를 들면 각종 금속박에 의하여 구성할 수 있지만, 동박에 의하여 구성하는 것이 바람직하다. 제2금속층(14)의 두께는, 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 2㎛∼70㎛로 할 수 있고, 2㎛∼18㎛가 바람직하고, 2㎛∼12㎛가 더 바람직하다. 또한 제2금속층(14)에는, 필요에 따라 회로패턴이 형성되어 있다.
(제2절연성 수지층(15))
제2절연성 수지층(15)은, 특별히 한정되는 것은 아니지만, 제1절연성 수지층(13)과 동일한 재료(예를 들면, 프리프레그)에 의하여 구성할 수 있다. 제2절연성 수지층(15)의 두께는, 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 10㎛∼100㎛로 할 수 있고, 10㎛∼50㎛가 바람직하고, 10㎛∼30㎛가 더 바람직하다.
<기판(10)의 제조>
도3 및 도4는, 기판(10)의 제조공정을 나타내는 것이다. 기판(10)은, 예를 들면 다음과 같이 하여 제조할 수 있다.
(제1적층체 형성공정)
먼저 예를 들면 도3(A)에 나타내는 바와 같이, 기판(10)을 형성할 때의 기재가 되는 코어수지층(16)을 준비하고, 코어수지층(16)의 양면에 제1금속층(12), 제1절연성 수지층(13) 및 제2금속층(14)을 이 순서대로 배치한 다음에, 이것을 일괄하여 가열가압함으로써, 예를 들면 도3(B)에 나타내는 바와 같이 각 층을 압착한 제1적층체(17)를 형성한다.
코어수지층(16)은, 특별히 한정되는 것은 아니지만, 예를 들면 제1절연성 수지층(13)과 동일한 재료(예를 들면, 프리프레그)에 의하여 형성할 수 있다. 코어수지층(16)의 두께는, 예를 들면 1㎛∼80㎛가 바람직하다. 코어수지층(16)의 두께가 1㎛ 미만이면 수지의 성형불량이 되고, 80㎛를 넘으면 코어수지층(16)으로부터 박리한 제1금속층(12)의 표면에 주름이나 요철이 발생하여 버린다. 코어수지층(16)의 두께는, 적층성형성의 관점에서 3㎛∼40㎛가 바람직하고, 10㎛∼25㎛가 더 바람직하다.
제1금속층(12)은, 상기한 바와 같이 코어수지층(16)으로부터 박리가 가능한 금속박, 예를 들면 필러블 타입의 동박을 사용하여 형성하는 것이 바람직하다. 필러블 타입의 동박을 사용하는 경우에, 박형층이 코어수지층(16)과 접하도록 제1금속층(12)을 적층한다. 박형층으로서는, 예를 들면 규소화합물을 적어도 포함하는 층을 들 수 있고, 예를 들면 동박 상에 실란화합물을 단독 또는 복수 조합하여 이루어지는 규소화합물을 부여함으로써 형성할 수 있다. 또한 규소화합물을 부여하는 수단은, 특별히 한정되는 것은 아니고, 예를 들면 도포 등의 공지의 수단을 사용할 수 있다. 동박의 박형층과의 접착면에는 방청처리를 실시(방청처리층을 형성)할 수 있다. 방청처리는, 니켈, 주석, 아연, 크롬, 몰리브덴, 코발트 중의 어느 하나, 혹은 그들의 합금을 사용하여 실시할 수 있다. 박형층의 두께는, 특별히 한정되는 것은 아니지만, 제거성 및 박리성의 관점에서 5㎚∼100㎚가 바람직하고, 10㎚∼80㎚가 더 바람직하고, 20㎚∼60㎚가 특히 바람직하다.
제2금속층(14)은, 예를 들면 캐리어 부착 극박 금속박을 사용하여, 캐리어를 박리한 극박 금속박에 의하여 형성할 수 있다. 이 경우에 제2금속층(14)은, 캐리어 부착 극박 금속박의 극박 금속박을 제1절연성 수지층(13) 측으로 배치하고, 가열가압하여 제1적층체(17)를 형성한 후에, 캐리어를 박리함으로써 형성된다.
제1적층체 형성공정에 있어서의 가열가압의 조건은, 특별히 한정되는 것은 아니지만, 예를 들면 온도 220±2℃, 압력 5±0.2MPa, 유지시간 60분의 조건으로 진공 프레스를 실시함으로써, 제1적층체(17)를 형성할 수 있다. 또한 제1금속층(12)과 코어수지층(16), 또는 제1금속층(12) 혹은 제2금속층(14)과 제1절연성 수지층(13)의 밀착력을 얻기 위하여, 제1금속층(12) 혹은 제2금속층(14)의 표면에 조화처리(粗化處理)를 실시하여도 좋다. 조화처리는, 특별히 한정되는 것은 아니고, 공지의 수단을 적절하게 사용할 수 있고, 제1금속층(12) 혹은 제2금속층(14)이 동박인 경우에는, 예를 들면 구리 표면조화액을 사용하는 수단을 들 수 있다.
(패터닝 공정)
계속하여 예를 들면 도3(C)에 나타내는 바와 같이, 제2금속층(14)에 패턴을 형성한다. 패턴의 형성수단은, 특별히 한정되는 것은 아니지만, 예를 들면 이하의 공정에 의하여 형성할 수 있다. 제2금속층(14)의 정면(整面)을 실시하고, 드라이 필름 레지스트 등을 래미네이트하고, 또한 네거티브형 마스크를 붙인 후에, 노광기로 회로패턴을 인쇄하고, 현상액으로 드라이 필름 레지스트를 현상하여, 에칭 레지스트를 형성할 수 있다. 그 후에 에칭처리를 실시하고, 에칭 레지스트가 없는 부분의 제2금속층(14)을 염화제2철 수용액 등으로 제거한 다음에, 레지스트를 제거함으로써, 제2금속층(14)에 패턴을 형성할 수 있다.
그때의 레지스트는 특별히 한정되지 않고, 예를 들면 시판되는 드라이 필름 레지스트 등의 공지의 것을 적절하게 선정하여 사용할 수 있다. 또한 제2금속층(14)에 패턴을 형성할 때의 포토리소그래피(노광, 현상, 레지스트의 제거를 포함한다)는, 특별히 한정되지 않고, 공지의 수단 및 장치를 사용하여 실시할 수 있다. 제2금속층(14)의 패턴폭은, 특별히 한정되지 않고, 용도에 따라 적절하게 그 폭을 선정할 수 있지만, 예를 들면 5㎛∼100㎛로 할 수 있고, 바람직하게는 10㎛∼30㎛로 할 수 있다.
(제2적층체 형성공정)
계속하여 예를 들면 도3(D)에 나타내는 바와 같이, 제1적층체(17)의 제2금속층(14)의 표면에 제2절연성 수지층(15) 및 캐리어 부착 극박 금속박층(11)을 이 순서대로 배치한 다음에, 가열가압하여 제2적층체(18)를 형성한다. 캐리어 부착 극박 금속박층(11)은, 캐리어 부착 극박 금속박인 극박 금속박층(11A)을 제2절연성 수지층(15) 측으로 배치한다. 제2절연성 수지층(15) 및 캐리어 부착 극박 금속박층(11)을 적층하는 방법이나 조건은, 특별히 한정되는 것은 아니지만, 예를 들면 제1적층체(17)에 제2절연성 수지층(15) 및 캐리어 부착 극박 금속박층(11)을 적층한 후에, 온도 220±2℃, 압력 5±0.2MPa, 유지시간 60분의 조건으로 진공 프레스를 실시함으로써, 제2적층체(18)를 형성할 수 있다. 또한 극박 금속박층(11A)과 제2절연성 수지층(15)의 밀착력을 얻기 위하여, 극박 금속박층(11A)의 표면에 조화처리를 실시하여도 좋다.
(홈 공정)
이어서 예를 들면 도4(E)에 나타내는 바와 같이, 제2적층체(18)에 대하여, 회로형성영역(10A)에 있어서 캐리어(11B)를 제거하고, 또한 외주영역(10B)의 적어도 일부에 있어서 캐리어(11B)를 잔존시켜 캐리어 잔존부(10C)를 형성하도록, 외주영역(10B)과 회로형성영역(10A)의 경계부, 및 외주영역(10B) 중의 적어도 일방에 있어서, 캐리어(11B)에 캐리어(11B)의 표층으로부터 극박 금속박층(11A)에 이르는 홈(11C)을 넣는다. 홈(11C)은 커터 등에 의하여 넣을 수 있다. 이 홈(11C)에 의하여, 캐리어(11B)는 캐리어 잔존부(10C)와 그 이외의 부분으로 분리된다.
(캐리어 박리공정)
다음에 예를 들면 도4(F)에 나타내는 바와 같이, 홈(11C)을 넣은 캐리어(11B)에 대하여, 캐리어 잔존부(10C)의 부분을 남기고, 그 이외의 부분을 박리한다. 또한 도4(F)에서는, 기판(10)의 한 변을 따라 외주영역(10B), 또는 외주영역(10B)과 회로형성영역(10A)의 경계부 및 외주영역(10B)에 홈(11C)을 넣고, 기판의 한 변을 따라 캐리어(11B)를 잔존시키고 다른 부분을 박리함으로써, 캐리어 잔존부(10C)를 형성하는 경우에 대하여 나타내고 있다.
(코어수지층 분리공정)
그 후에 예를 들면 제2적층체(18)에 대하여, 코어수지층(16)과 그 양면에 배치된 제1금속층(12)의 계면에서 박리하여 분리한다. 이에 의하여, 제1금속층(12), 제1절연성 수지층(13), 제2금속층(14), 제2절연성 수지층(15) 및 캐리어 부착 극박 금속박층(11)이 순서대로 적층된 기판(10)을 얻을 수 있다(도1 참조). 또한 코어수지층(16)의 박리에 있어서는, 코어수지층(16)과 제1금속층(12)의 계면에서 박리되는 것이 바람직하지만, 예를 들면 제1금속층(12)이 박형층을 구비하는 경우에, 그 일부가 코어수지층(16)과 함께 박리되어도 좋다. 또한 제1금속층(12)의 박형층과 금속박의 계면에 있어서, 박형층과 함께 코어수지층(16)이 박리되는 태양도 포함된다. 제1금속층(12) 상에 박형층이 잔존하는 경우에는, 예를 들면 황산계 또는 과산화수소계 에칭액을 사용하여 박형층을 제거할 수 있다. 황산계 또는 과산화수소계 에칭액은, 특별히 한정되는 것은 아니고, 당업계에서 사용되고 있는 것을 사용할 수 있다.
(홈 공정, 캐리어 박리공정, 코어수지층 분리공정의 순서의 변형)
또한 상기에서는, 제2적층체 형성공정 다음에 홈 공정, 캐리어 박리공정 및 코어수지층 분리공정을 순서대로 실시하는 경우에 대하여 설명하였지만, 제2적층체 형성공정 다음에 코어수지층 분리공정, 홈 공정 및 캐리어 박리공정을 이 순서대로 실시하도록 하여도 좋고, 또한 제2적층체 형성공정 다음에 홈 공정, 코어수지층 분리공정 및 캐리어 박리공정의 순서대로 실시하도록 하여도 좋다.
<기판(10)을 사용한 배선기판(20)의 제조>
도5는, 기판(10)을 사용하여 배선기판(20)을 제조하는 공정의 일례를 나타내는 것이다. 기판(10)은, 예를 들면 절연층(21)의 양면에 배선도체(22)가 형성된 배선기판(20)의 제조에 사용할 수 있다. 또한 절연층(21)은, 제1절연성 수지층(13) 및 제2절연성 수지층(15)으로 구성되고, 배선도체(22)는, 각각 패터닝된 제1금속층(12), 제2금속층(14) 및 극박 금속박층(11A)을 전해구리도금 및/또는 무전해구리도금에 의하여 층간접속함으로써 형성된다. 구체적으로는, 예를 들면 다음과 같이 하여 제조할 수 있다.
(비관통구멍의 형성)
예를 들면 먼저 도5(A)에 나타내는 바와 같이, 기판(10)의 표면에, 제2금속층(14)의 표면에 이르는 비관통구멍(23)을 형성한다. 비관통구멍(23)은, 기판(10)의 양면에 형성된다. 즉 도5(A)에 있어서의 지면의 상측으로부터는, 극박 금속박층(11A)을 통하여 비관통구멍(23)이 제2절연성 수지층(15)에 형성된다. 마찬가지로 도5(A)에 있어서의 지면의 하측으로부터는, 제1금속층(12)을 통하여 비관통구멍(23)이 제1절연성 수지층(13)에 형성된다. 비관통구멍(23)의 형성수단은, 특별히 한정되지 않고, 예를 들면 탄산가스 레이저 등의 공지의 수단을 사용할 수 있다. 비관통구멍(23)의 수나 사이즈는, 원하는 바에 따라 적절하게 선정할 수 있다. 또한 비관통구멍(23)을 형성한 후에, 과망간산나트륨 수용액 등을 사용하여 디스미어 처리를 실시할 수 있다.
(층간접속 및 제3금속층의 형성)
계속하여 예를 들면 도5(B)에 나타내는 바와 같이, 전해구리도금 및/또는 무전해구리도금을 실시하여 비관통구멍(23)의 내벽에 구리도금막을 형성하고, 각각 패터닝된 제1금속층(12), 제2금속층(14) 및 극박 금속박층(11A)을 전기적으로 접속한다. 또한 상기 전해구리도금 및/또는 무전해구리도금에 의하여, 기판(10)의 양면의 제1금속층(12) 및 극박 금속박층(11A)의 두께를 증가시킴으로써, 제3금속층(24)이 형성된다. 전해구리도금 및/또는 무전해구리도금을 실시하는 방법은, 특별히 한정되는 것은 아니고, 공지의 방법을 채용할 수 있다. 상기 구리도금은, 전해구리도금 및 무전해구리도금 중의 어느 일방만을 실시하여도 좋지만, 전해구리도금 및 무전해구리도금의 양방을 실시하는 것이 바람직하다.
(막두께 조정)
이어서 예를 들면 도5(C)에 나타내는 바와 같이, 전해/무전해구리도금처리 다음에, 필요에 따라 제3금속층(24)이 원하는 두께가 되도록 에칭처리 등의 공지의 처리를 실시하여, 제3금속층(24)의 막두께를 조정할 수 있다. 조정 후의 기판(10)의 두께는, 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 5㎛∼30㎛로 할 수 있고, 5㎛∼20㎛가 바람직하고, 5㎛∼12㎛가 더 바람직하다.
(패터닝)
다음에 예를 들면 필요에 따라 제3금속층(24)의 정면을 실시한 후에, 드라이 필름 레지스트 등을 래미네이트하고, 또한 네거티브형 마스크를 붙인 다음에, 노광기로 회로패턴을 인쇄하고, 현상액으로 드라이 필름 레지스트를 현상하여, 에칭 레지스트를 형성할 수 있다. 에칭 레지스트를 형성한 후에, 예를 들면 가로형 에칭라인에 의하여, 캐리어 잔존부(10C)를 선두측으로 하여 기판(10)을 복수의 롤러 위를 이동시켜 에칭처리를 실시하고, 에칭 레지스트가 없는 부분의 제3금속층(24)을 염화제2철 수용액 등으로 제거한다. 본 실시형태에서는, 기판(10)의 외주영역(10B)의 적어도 일부에 두께가 두꺼운 캐리어 잔존부(10C)가 형성되어 있기 때문에, 캐리어 잔존부(10C)를 선도부로 하여 용이하게 기판(10)을 반송할 수 있다. 그 후에 레지스트를 제거함으로써, 도5(D)에 나타내는 바와 같이 절연층(21)의 양면에 배선도체(22)가 형성된 배선기판(20)으로 할 수 있다.
또한 그 외에 본 실시형태에 있어서 적용이 가능한 층간접속방법으로서는, 공지의 레이저 형성된 블라인드 비아부에 화학구리도금을 하여 적용하는 방법(레이저 가공에 의하여 배선회로를 형성하고, 그 후에 화학구리도금에 의하여 패터닝, 층간접속을 하는 방법)이나, 미리 접속부가 되는 부분에 도금이나 금속박을 에칭하는 것 등에 의하여 형성한 금속범프(바람직하게는, 구리범프)에 의하여 절연층째 찔러 층간접속을 하는 방법, 또한 땜납이나 은 및 구리 등의 금속필러를 절연수지에 함유하는 금속 페이스트를 스크린 인쇄 등에 의하여 소정의 장소에 범프 인쇄한 후에, 건조에 의하여 페이스트를 경화시키고, 가열가압에 의하여 내외의 층간에서의 전기적인 도통을 확보하는 것 등을 적용할 수 있다.
본 실시형태를 예시적으로 설명한 도5에 있어서는, 배선기판(20)은 3층구조의 반도체 소자 탑재용 패키지 기판이 되지만, 본 발명은 이에 한정되는 것은 아니고, 한층 더한 빌드업 구조를 구비하는 5층구조 등의 반도체 소자 탑재용 패키지 기판을 형성할 수 있다. 예를 들면 상기한 바와 같이 하여 배선도체(22)를 형성한 후에, 캐리어(11B)를 박리하고, 또한 절연성 수지층과 금속층을 적층하고, 패터닝 및 층간접속을 반복하여 실시함으로써, 빌드업 구조를 구비하는 반도체 소자 탑재용 패키지 기판을 제조하는 것이 가능해진다.
이 배선기판(20)은, 원하는 바에 따라 예를 들면 베어 칩(bare chip) 등의 반도체 소자를 탑재시킬 수 있다. 탑재하는 반도체 소자는, 특별히 한정되는 것은 아니고 원하는 소자를 적절하게 사용할 수 있지만, 예를 들면 알루미늄 전극부에 금와이어의 볼 본딩법에 의하여 금범프를 형성한 베어 칩 등을 사용할 수 있다. 반도체 소자는, 접합재를 통하여 배선기판(20)의 배선도체(22) 위에 탑재할 수 있다. 접합재는, 도전수단을 구비하는 것이면 특별히 한정되는 것은 아니지만, 예를 들면 땜납 등(땜납볼, 땜납 페이스트 등)을 사용할 수 있다. 또한 배선기판(20)의 배선도체(22)에 표면처리를 실시한 후에, 접합재를 통하여 반도체 소자를 탑재시킬 수 있다. 표면처리는, 특별히 한정되는 것은 아니지만, 예를 들면 니켈층이나 금도금층의 형성을 들 수 있다. 접합재로서 땜납을 사용한 경우 등과 같이 반도체 소자를 배선도체(22) 위에 탑재한 후에, 리플로우 등의 처리를 실시할 수 있다. 이때에, 리플로우의 온도는 접합재의 융점 등에 따라 적절하게 선정되는 것이지만, 예를 들면 260℃ 이상으로 할 수 있다.
이와 같이 본 실시형태에 의하면, 외주영역(10B)의 적어도 일부에 캐리어(11B)를 잔존시킨 캐리어 잔존부(10C)를 형성하도록 하였기 때문에, 이 기판(10)을 사용하여 배선기판(20)을 제조할 때에, 캐리어 잔존부(10C)에 있어서의 기판(10)의 두께를 회로형성영역(10A)에 있어서의 기판(10)의 두께보다도 캐리어(11B)의 분량만큼 두껍게 할 수 있다. 그래서 선도판 대신에, 캐리어 잔존부(10C)를 선도부로 하여 기판(10)을 반송할 수 있다. 따라서 선도판의 접속 및 박리를 실시할 필요가 없어, 시간 및 비용을 삭감할 수 있다.
[제2실시형태]
도6은, 본 발명의 제2실시형태에 관한 기판(30A, 30B)의 구성을 나타내는 것으로서, 도6(A)는 기판(30A)을 나타내고, 도6(B)는 기판(30B)을 나타내고 있다. 기판(30A)은, 제1실시형태에 있어서의 제2적층체(18)의 캐리어(11B)에 있어서 캐리어(11B)의 표층으로부터 극박 금속박층(11A)에 이르는 홈(11C)을 넣은 것이다. 기판(30B)은, 제1실시형태에 있어서의 제2적층체(18)의 캐리어(11B)에 있어서 캐리어(11B)의 표층으로부터 극박 금속박층(11A)에 이르는 홈(11C)을 넣고, 캐리어(11B)를 박리하지 않고 코어수지층(16)을 분리한 것, 또는 제2적층체(18)로부터 코어수지층(16)을 분리하고, 캐리어(11B)에 있어서 캐리어(11B)의 표층으로부터 극박 금속박층(11A)에 이르는 홈(11C)을 넣은 것이다.
즉 기판(30A, 30B)은, 캐리어 잔존부(10C)를 형성하기 위한 홈(11C)을 캐리어(11B)에 형성하고, 캐리어(11B)를 박리하기 전의 것으로서, 그 외에는 제1실시형태와 동일한 구성을 구비하고 있어, 마찬가지로 하여 제조할 수 있다. 또한 캐리어 잔존부(10C) 이외의 부분의 캐리어(11B)를 박리하고, 기판(30A)에 있어서는, 또한 코어수지층(16)을 분리한 후에, 제1실시형태와 마찬가지로 하여 배선기판(20)의 제조에 사용할 수 있고, 제1실시형태와 동일한 효과를 얻을 수 있다. 따라서 제1실시형태와 동일한 구성요소에는 동일한 부호를 붙이고, 그 상세한 설명은 생략한다. 또한 기판(30A)은 양방의 면 측에 캐리어 부착 극박 금속박층(11)을 구비하고 있고, 기판(30B)은 일방의 면 측에 캐리어 부착 극박 금속박층(11)을 구비하고 있다.
[제3실시형태]
도7은, 본 발명의 제3실시형태에 관한 기판(40)의 구성을 나타내는 것이다. 이 기판(40)은, 적어도 일방의 면 측에 캐리어(41B)와 극박 금속박층(41A)을 적층한 캐리어 부착 극박 금속박층(41)을 구비하는 것이다. 구체적으로는, 기판(40)은, 예를 들면 수지층(42)의 양면에 캐리어 부착 극박 금속박층(41)을 적층한 구성을 구비하고 있고, 예를 들면 소위 동박적층판이다.
캐리어 부착 극박 금속박층(41)은, 제1실시형태에 있어서의 캐리어 부착 극박 금속박층(11)과 동일한 구성을 구비하고 있고, 캐리어(41B)는 캐리어(11B)에 대응하고, 극박 금속박층(41A)은 극박 금속박층(11A)에 대응하고 있다. 수지층(42)은, 제1실시형태에 있어서의 코어수지층(16)과 동일한 구성을 구비하고 있다. 캐리어 부착 극박 금속박층(41)은, 극박 금속박층(41A)을 수지층(42) 측으로 하여 적층되어 있다.
기판(40)은, 적층구조가 다른 것을 제외하고는 제1실시형태와 마찬가지로, 평면방향에 있어서 회로형성영역(40A)과 외주영역(40B)을 구비하고 있고, 외주영역(40B)의 적어도 일부에는 캐리어 잔존부(40C)가 형성되어 있다. 회로형성영역(40A), 외주영역(40B) 및 캐리어 잔존부(40C)는, 제1실시형태에 있어서의 회로형성영역(10A), 외주영역(10B) 및 캐리어 잔존부(10C)와 같다. 즉 회로형성영역(40A)은, 캐리어 부착 극박 금속박층(41) 중 캐리어(41B)가 제거되어 극박 금속박층(41A)이 노출되어 있고, 회로형성영역(40A)의 두께는 80㎛ 이하로 얇게 되어 있다. 한편 외주영역(40B)의 적어도 일부에는, 캐리어(41B)가 잔존하고, 극박 금속박층(41A)의 표면이 캐리어(41B)로 덮인 캐리어 잔존부(40C)가 형성되어 있다. 또한 도7에서는, 기판의 한 변을 따라 양면에 캐리어 잔존부(40C)를 형성한 경우에 대하여 나타내고 있다.
<기판(40)의 제조>
도8은, 기판(40)의 제조공정을 나타내는 것이다. 기판(40)은, 먼저 예를 들면 도8(A)에 나타내는 바와 같이, 수지층(42)의 양면에 캐리어 부착 극박 금속박층(41)을 배치하여 가열가압함으로써, 제3적층체(43)를 형성한다. 캐리어 부착 극박 금속박층(41)은, 캐리어 부착 극박 금속박을 사용하여 형성하고, 극박 금속박층(41A)을 수지층(42) 측으로 하여 배치한다. 계속하여 예를 들면 도8(B), (C)에 나타내는 바와 같이, 제1실시형태와 동일하게 하여, 제3적층체(43)의 양면의 캐리어(41B)에 대하여 홈 공정(도8(B)) 및 캐리어 박리공정(도8(C))을 실시한다. 이에 의하여, 도7에 나타낸 기판(40)이 얻어진다.
<기판(40)을 사용한 배선기판(50)의 제조>
도9는, 기판(40)을 사용하여 배선기판(50)을 제조하는 공정의 일례를 나타내는 것이다. 기판(40)은, 예를 들면 절연층(51)의 양면에 배선도체(52)가 형성된 배선기판(50)의 제조에 사용할 수 있다. 또한 절연층(51)은 수지층(42)으로 구성되고, 배선도체(52)는 패터닝된 극박 금속박층(41A)을 전해구리도금 및/또는 무전해구리도금에 의하여 층간접속함으로써 형성된다. 구체적으로는, 예를 들면 다음과 같이 하여 제조할 수 있다.
(관통구멍의 형성)
예를 들면 먼저 도9(A)에 나타내는 바와 같이, 기판(40)에 관통구멍(53)을 형성한다. 관통구멍(53)의 형성수단은, 특별히 한정되지 않고, 예를 들면 탄산가스 레이저 등의 레이저나 드릴 등의 공지의 수단을 사용할 수 있다. 관통구멍(53)의 수나 사이즈는, 원하는 바에 따라 적절하게 선정할 수 있다. 또한 관통구멍(53)을 형성한 후에, 과망간산나트륨 수용액 등을 사용하여 디스미어 처리를 실시할 수 있다.
(층간접속 및 도체층의 형성)
계속하여 예를 들면 도9(B)에 나타내는 바와 같이, 전해구리도금 및/또는 무전해구리도금을 실시하여 관통구멍(53)의 내벽에 구리도금막을 형성하고, 패터닝된 양면의 극박 금속박층(41A)을 전기적으로 접속한다. 또한 상기 전해구리도금 및/또는 무전해구리도금에 의하여, 양면의 극박 금속박층(41A)의 두께를 증가시킴으로써, 도체층(54)이 형성된다. 전해구리도금 및/또는 무전해구리도금을 실시하는 방법은, 특별히 한정되는 것은 아니고, 공지의 방법을 채용할 수 있다. 상기 구리도금은, 전해구리도금 및 무전해구리도금의 어느 일방만을 실시하여도 좋지만, 전해구리도금 및 무전해구리도금의 양방을 실시하는 것이 바람직하다.
(막두께 조정)
이어서 예를 들면 전해/무전해구리도금의 처리 다음에, 필요에 따라 도체층(54)이 원하는 두께가 되도록 에칭처리 등의 공지의 처리를 실시하여, 도체층(54)의 막두께를 조정할 수 있다.
(패터닝)
다음에 예를 들면 필요에 따라 도체층(54)의 정면을 실시한 후에, 드라이 필름 레지스트 등을 래미네이트하고, 또한 네거티브형 마스크를 붙인 후에, 노광기로 회로패턴을 인쇄하고, 현상액으로 드라이 필름 레지스트를 현상하여, 에칭 레지스트를 형성할 수 있다. 에칭 레지스트를 형성한 후에, 예를 들면 가로형 에칭라인에 의하여, 캐리어 잔존부(40C)를 선두측으로 하여 기판(40)을 복수의 롤러 위를 이동시켜 에칭처리를 실시하고, 에칭 레지스트가 없는 부분의 도체층(54)을 염화제2철 수용액 등으로 제거한다. 본 실시형태에서는, 기판(40)의 외주영역(40B)의 적어도 일부에 두께가 두꺼운 캐리어 잔존부(40C)가 형성되어 있기 때문에, 캐리어 잔존부(40C)를 선도부로 하여 용이하게 기판(40)을 반송할 수 있다. 그 후에 레지스트를 제거함으로써, 도9(C)에 나타내는 바와 같이 절연층(51)의 양면에 배선도체(52)를 형성한 배선기판(50)으로 할 수 있다.
또한 본 실시형태에 있어서도, 제1실시형태에 있어서 설명한 바와 같이 타층간접속방법을 적용할 수 있다. 또한 제1실시형태에서 설명한 바와 같이 배선기판(50)은, 2층구조의 반도체 소자 탑재용 패키지 기판에 한정되지 않고, 4, 5, 6 이상의 층구조 등의 한층 더한 빌드업 구조를 구비하는 반도체 소자 탑재용 패키지 기판을 형성할 수 있다. 또한 배선기판(50)은, 제1실시형태와 마찬가지로 원하는 바에 따라, 예를 들면 베어 칩 등의 반도체 소자를 탑재시킬 수 있다.
이와 같이 본 실시형태에 의하면, 외주영역(40B)의 적어도 일부에 캐리어(41B)를 잔존시킨 캐리어 잔존부(40C)를 형성하도록 하였기 때문에, 제1실시형태와 같이 캐리어 잔존부(40C)를 선도부로 하여 기판(40)을 반송할 수 있다. 따라서 선도판의 접속 및 박리를 실시할 필요가 없어, 시간 및 비용을 삭감할 수 있다.
[제4실시형태]
도10은, 본 발명의 제4실시형태에 관한 기판(60)의 구성을 나타내는 것이다. 기판(60)은, 제3실시형태에 있어서의 제3적층체(43)의 캐리어(41B)에 있어서 캐리어(41B)의 표층으로부터 극박 금속박층(41A)에 이르는 홈(41C)을 넣은 것이다. 즉 기판(60)은, 캐리어 잔존부(40C)를 형성하기 위한 홈(41C)을 캐리어(41B)에 형성하고, 캐리어(41B)를 박리하기 전의 것으로서, 그 외에는 제3실시형태와 동일한 구성을 구비하고 있어, 마찬가지로 하여 제조할 수 있다. 또한 캐리어 잔존부(40C) 이외의 부분의 캐리어(41B)를 박리한 후에, 제3실시형태와 동일하게 하여 배선기판(50)의 제조에 사용할 수 있고, 제3실시형태와 동일한 효과를 얻을 수 있다. 따라서 제3실시형태와 동일한 구성요소에는 동일한 부호를 붙이고, 그 상세한 설명은 생략한다.
(실시예)
[실시예1]
다음과 같이 하여 기판(10)을 형성하고, 그 기판(10)을 사용하여 배선기판(20)을 형성하였다.
<기판(10)의 제조>
(제1적층체 형성공정)
코어수지층(16)으로서, 비스말레이미드트리아진 수지(BT수지)를 글라스 클로스(유리섬유)에 함침시켜 B스테이지로 한 프리프레그(두께 25㎛ : 미쓰비시 가스 화학(주) 제품, GHPL-830NS SF74)를 준비하고, 코어수지층(16)의 양면에, 동박두께 2㎛에 박리층(JX 닛코 닛세키 긴조쿠(주)(JX Nippon Mining & Metals Corp.) 제품, 상품명 : PCS)이 도포된 박형층 부착 동박(제1금속층(12))을 박형층면이 코어수지층(16)과 접하도록 배치하고, 또한 그 위에 비스말레이미드트리아진 수지(BT수지)를 글라스 클로스(유리섬유)에 함침시켜 B스테이지로 한 프리프레그(제1절연성 수지층(13) ; 두께 13㎛ : 미쓰비시 가스 화학(주) 제품, GHPL-830NS SP64)를 사이에 두고 12㎛의 동박(제2금속층(14) ; 미쓰이 금속광업(주)(MITSUI MINING & SMELTING CO., LTD.) 제품, 상품명 : 3EC-M2S-VLP)을 배치하고, 진공 프레스로 압력 2.5±0.2MPa, 온도 220±2℃, 유지시간 60분의 조건으로 적층하여, 제1적층체(17)를 제작하였다(도3(A), (B) 참조).
(패터닝 공정)
계속하여 제1적층체(17)의 표면의 정면을 실시하고, 온도 110±10℃, 압력 0.50±0.02MPa로 제2금속층(14)의 표면에 드라이 필름 레지스트(니치고 모튼(주)(Nichigo Morton Co., Ltd.) 제품, 상품명 : NIT225)를 래미네이트하였다. 그 후에 네거티브형 마스크를 붙이고, 평행 노광기로 회로패턴을 인쇄하고, 1% 탄산나트륨 수용액으로 드라이 필름 레지스트를 현상하여 에칭 레지스트를 형성하고, 에칭 레지스트가 없는 부분의 제2금속층(14)을 염화제2철 수용액으로 제거한 후에, 수산화나트륨 수용액으로 드라이 필름 레지스트를 제거하여, 제2금속층(14)에 패턴을 형성하였다(도3(C) 참조).
(제2적층체 형성공정)
이어서 패터닝된 제2금속층(14)의 표면을 구리 표면조화액(멧쿠(주)(MEC COMPANY LTD.) 제품, 제품명 : CZ-8101)을 사용하여 조화하고, 제2금속층(14)의 표면에 대하여, 비스말레이미드트리아진 수지(BT수지)를 글라스 클로스(유리섬유)에 함침시켜 B스테이지로 한 프리프레그(제2절연성 수지층(15) ; 두께 15㎛ : 미쓰비시 가스 화학(주) 제품, GHPL-830NS SP68)를 사이에 두고 18㎛의 캐리어 동박이 부착된 2㎛ 동박(캐리어 부착 극박 금속박층(11) ; 미쓰이 금속광업(주) 제품, 상품명 : MTFL)을 배치하고, 진공 프레스로 압력 2.5±0.2MPa, 온도 220±2℃, 유지시간 60분의 조건으로 적층하여, 제2적층체(18)를 제작하였다(도3(D) 참조).
(홈 공정)
계속하여 제2적층체(18)에 대하여, 외주영역(10B)에 캐리어 잔존부(10C)를 형성하도록 단변(短邊)의 한 변을 따라 캐리어(11B)의 외주영역(10B), 또는 외주영역(10B)과 회로형성영역(10A)의 경계부 및 외주영역(10B)에, 커터에 의하여 홈(11C)을 넣었다(도4(E) 참조). 홈(11C)은, 측변으로부터 40㎜ 떨어진 위치에 넣었다.
(캐리어 박리공정)
다음에 홈(11C)을 넣은 캐리어(11B)에 대하여, 단변의 한 변을 따른 캐리어 잔존부(10C)의 부분을 남기고, 그 이외의 부분을 박리하였다. 이에 의하여, 단변의 한 변을 따라 폭 40㎜의 캐리어 잔존부(10C)를 형성하였다(도4(F) 참조).
(코어수지층 분리공정)
그 후에 제2적층체(18)에 대하여, 박형층 부착 동박(제1금속층(12))과 프리프레그(코어수지층(16))의 경계부에 물리적인 힘을 가하여 박리함으로써, 회로형성영역(10A)의 두께가 39㎛인 기판(10)을 얻었다(도1 참조).
<기판(10)을 사용한 배선기판(20)의 제조>
(비관통구멍의 형성)
기판(10)의 양면에, 탄산가스 레이저 가공기(히타치 비아 메카닉스(주)(Hitachi Via Mechanics, Ltd.) 제품, 상품명 : LC-1C/21)에 의하여 빔 조사 지름Φ 0.21㎜, 주파수 500Hz, 펄스폭 10㎲의 조건으로 구멍 1개씩 가공하여, 제2금속층(14)의 표면에 이르는 비관통구멍(23)을 형성하였다(도5(A) 참조). 그 후에, 온도 80±5℃, 농도 55±10g/L의 과망간산나트륨 수용액을 사용하여 디스미어 처리를 실시하였다.
(층간접속 및 제3금속층의 형성)
계속하여 무전해구리도금으로 0.4㎛∼0.8㎛의 두께가 되도록 도금처리를 실시한 후에, 전해구리도금으로 8㎛의 두께의 도금을 실시하여, 제3금속층(24)을 형성하였다(도5(B) 참조). 이에 의하여, 제1금속층(12) 및 극박 금속박층(11A)이 제2금속층(14)을 통하여 비관통구멍(23)에 의하여 전기적으로 접속된다.
(패터닝)
이어서 제3금속층(24)의 표면의 정면을 실시하고, 온도 110±10℃, 압력 0.50±0.02MPa로 드라이 필름 레지스트(니치고 모튼(주) 제품, 상품명 : NIT225)를 래미네이트하였다. 계속하여 네거티브형 마스크를 붙인 후에, 평행 노광기로 회로패턴을 인쇄하고, 1% 탄산나트륨 수용액으로 드라이 필름 레지스트를 현상하여 에칭 레지스트를 형성하고, 가로형 에칭라인에 의하여, 캐리어 잔존부(10C)를 형성한 변 측을 선두로 하여 기판(10)을 복수의 롤러 위를 이동시켜 에칭처리를 실시하고, 에칭 레지스트가 없는 부분의 제3금속층(24)을 염화제2철 수용액으로 제거하였다. 그 후에 수산화나트륨 수용액으로 드라이 필름 레지스트를 제거하여, 배선기판(20)을 제작하였다(도5(D) 참조).
얻은 배선기판(20)에, 솔더 레지스트 형성처리 및 금도금처리를 실시하고, 패키지 사이즈로 절단가공을 실시하였다. 제작한 배선기판(20)에는 파손이 없어, 기판(10)을 사용하여 용이하고 양호하게 배선기판(20)을 제조할 수 있었다.
[실시예2]
다음과 같이 하여 기판(40)을 형성하고, 그 기판(40)을 사용하여 배선기판(50)을 형성하였다.
<기판(40)의 제조>
두께 40㎛의 캐리어 부착 동박을 사용한 동박적층판(미쓰비시 가스 화학(주) 제품, HL832NS, 18㎛의 캐리어 동박을 부착한 2㎛ 동박)을 준비하고(도8 참조), 외주영역(40B)에 캐리어 잔존부(40C)를 형성하도록 단변의 한 변을 따라 캐리어(41B)의 외주영역(40B), 또는 외주영역(40B)과 회로형성영역(40A)의 경계부 및 외주영역(40B)에, 커터에 의하여 홈(41C)을 넣었다. 홈(41C)은, 측변으로부터 40㎜ 떨어진 위치에 넣었다. 다음에 홈(41C)을 넣은 캐리어(41B)에 대하여, 단변의 한 변을 따른 캐리어 잔존부(40C)의 부분을 남기고, 그 이외의 부분을 박리하였다. 이에 의하여, 단변의 한 변을 따라 폭 40㎜의 캐리어 잔존부(40C)를 형성한 기판(40)을 제작하였다(도7 참조).
<기판(40)을 사용한 배선기판(50)의 제조>
(관통구멍의 형성)
기판(40)에, 탄산가스 레이저 가공기(히타치 비아 메카닉스(주) 제품, 상품명 : LC-1C/21)에 의하여 빔 조사 지름Φ 0.21㎜, 주파수 500Hz, 펄스폭 10㎲의 조건으로 관통구멍(53)을 형성하였다(도9(A) 참조). 그 후에 온도 80±5℃, 농도 55±10g/L의 과망간산나트륨 수용액을 사용하여 디스미어 처리를 실시하였다.
(층간접속 및 도체층의 형성)
계속하여 무전해구리도금으로 0.4㎛∼0.8㎛의 두께가 되도록 도금처리를 실시한 후에, 전해구리도금으로 8㎛의 두께의 도금을 실시하여, 도체층(54)을 형성하였다(도9(B) 참조). 이에 의하여, 극박 금속박층(41A)이 전기적으로 접속된다.
(패터닝)
이어서 도체층(54)의 정면을 실시하고, 온도 110±10℃, 압력 0.50±0.02MPa로 드라이 필름 레지스트(니치고 모튼(주) 제품, 상품명 : NIT225)를 래미네이트하였다. 계속하여 네거티브형 마스크를 붙인 후에, 평행 노광기로 회로패턴을 인쇄하고, 1% 탄산나트륨 수용액으로 드라이 필름 레지스트를 현상하여 에칭 레지스트를 형성하고, 가로형 에칭라인에 의하여, 캐리어 잔존부(40C)를 형성한 변 측을 선두로 하여 기판(40)을 복수의 롤러 위를 이동시켜 에칭처리를 실시하고, 에칭 레지스트가 없는 부분의 도체층(54)을 염화제2철 수용액으로 제거하였다. 그 후에 수산화나트륨 수용액으로 드라이 필름 레지스트를 제거하여, 배선기판(50)을 제작하였다(도9(C) 참조).
얻은 배선기판(50)에, 솔더 레지스트 형성처리 및 금도금처리를 실시하고, 패키지 사이즈로 절단가공을 실시하였다. 제작한 배선기판(50)에는 파손이 없어, 기판(40)을 사용하여 용이하고 양호하게 배선기판(50)을 제조할 수 있었다.
[비교예1]
캐리어 박리공정에 있어서 두께 18㎛의 캐리어를 전부 박리한 것 이외에는, 실시예1과 동일한 공정으로 기판을 제작하였다. 제작한 기판에 대하여 실시예1과 동일하게 하여, 탄산가스 레이저 가공기에 의하여 관통구멍을 형성하고, 디스미어 처리를 한 다음에, 무전해구리도금, 전해구리도금으로 8㎛의 두께의 도금을 실시하였다. 계속하여 실시예1과 동일하게 하여, 드라이 필름 레지스트를 래미네이트하고, 드라이 필름 레지스트의 현상을 실시하였다. 그 후에 가로형 에칭라인을 사용하여, 복수의 롤러 위를 이동시키고, 에칭 레지스트가 없는 부분의 동박을 염화제2철 수용액으로 제거하는 것을 시도하였지만, 기판이 가로형 에칭라인의 반송롤에 걸려, 기판이 변형되어 파손되어 버렸다.
[비교예2]
제1절연성 수지층에 두께 41㎛의 프리프레그(미쓰비시 가스 화학(주) 제품, GHPL-830NS SI72), 제2절연성 수지층에 두께 45㎛의 프리프레그(미쓰비시 가스 화학(주) 제품, GHPL-830NS SI74)를 사용하고, 캐리어 박리공정에 있어서 두께 18㎛의 캐리어를 전부 박리한 것 이외에는, 실시예1과 동일한 공정으로 기판을 제작하였다. 기판의 두께(회로형성영역의 두께)는 97㎛이다. 즉 비교예2는, 캐리어를 전부 박리하고, 기판(회로형성영역)의 두께가 두꺼운 것이다. 제작한 기판에 대하여 실시예1과 동일하게 하여, 탄산가스 레이저 가공기에 의하여 관통구멍을 형성하고, 디스미어 처리를 한 다음에, 무전해구리도금, 전해구리도금으로 8㎛의 두께의 도금을 실시하였다. 계속하여 실시예1과 동일하게 하여, 드라이 필름 레지스트를 래미네이트하고, 드라이 필름 레지스트의 현상을 실시하였다. 그 후에 가로형 에칭라인을 사용하여, 복수의 롤러 위를 이동시키고, 에칭 레지스트가 없는 부분의 동박을 염화제2철 수용액으로 제거하였다. 그 후에 수산화나트륨 수용액으로 드라이 필름 레지스트를 제거하여, 배선기판을 제작하였다.
얻은 배선기판에 솔더 레지스트 형성처리 및 금도금처리를 실시하고, 패키지 사이즈로 절단가공을 실시하였다. 제작한 배선기판에는 파손이 없어, 양호하게 배선기판을 제조할 수 있었지만, 두께가 두꺼워 박형화에 대응하는 것이 어렵다.
[비교예3]
실시예2와 동일한 두께 40㎛의 캐리어 부착 동박을 사용한 동박적층판(미쓰비시 가스 화학(주) 제품, HL832NS, 18㎛의 캐리어 동박을 부착한 2㎛ 동박)을 준비하고, 18㎛의 캐리어를 전부 박리하여, 기판을 얻었다. 계속하여 실시예2와 동일하게 하여, 탄산가스 레이저 가공기에 의하여 관통구멍을 형성하고, 디스미어 처리를 한 다음에, 무전해구리도금, 전해구리도금으로 8㎛의 두께의 도금을 실시하였다. 이어서 실시예2와 동일하게 하여, 드라이 필름 레지스트를 래미네이트하고, 드라이 필름 레지스트의 현상을 실시하였다. 그 후에 가로형 에칭라인을 사용하여, 복수의 롤러 위를 이동시키고, 에칭 레지스트가 없는 부분의 동박을 염화제2철 수용액으로 제거하는 것을 시도하였지만, 기판이 가로형 에칭라인의 반송롤에 걸려, 기판이 변형되어 파손되어 버렸다.
[비교예4]
실시예2와 동일한 두께 40㎛의 캐리어 부착 동박을 사용한 동박적층판(미쓰비시 가스 화학(주) 제품, HL832NS, 18㎛의 캐리어 동박을 부착한 2㎛ 동박)을 준비하고, 18㎛의 캐리어를 전부 박리하여, 기판을 얻었다. 계속하여 실시예2와 동일하게 하여, 탄산가스 레이저 가공기에 의하여 관통구멍을 형성하고, 디스미어 처리를 한 다음에, 무전해구리도금, 전해구리도금으로 8㎛의 두께의 도금을 실시하였다. 이어서 실시예2와 동일하게 하여, 드라이 필름 레지스트를 래미네이트하고, 드라이 필름 레지스트의 현상을 실시하였다. 다음에 가로형 에칭라인을 사용하여, 에칭 레지스트가 없는 부분의 동박을 염화제2철 수용액으로 제거하는 것을 실시하기 위하여, 기판의 한 변에 두께 0.10㎜의 선도판을 접착 테이프로 부착하였다. 부착한 선도판을 선두로 하여, 가로형 에칭라인에 의하여 에칭 레지스트가 없는 부분의 동박을 염화제2철 수용액으로 제거하였다. 그 후에 수산화나트륨 수용액으로 드라이 필름 레지스트를 제거하여, 배선기판을 제작하였다.
얻은 배선기판에 솔더 레지스트 형성처리를 실시하기 위하여, 선도판을 제거하고, 솔더 레지스트의 도포를 실시하였다. 계속하여 솔더 레지스트의 현상을 가로형 에칭라인으로 실시하기 위하여, 다시 기판에 선도판을 부착하였다. 이어서 금도금처리를 실시하고, 패키지 사이즈로 절단가공을 실시하기 위하여, 또다시 선도판을 제거하고, 패키지 사이즈로 절단가공을 실시하였다. 비교예4에 의하면, 배선기판의 제작은 가능하지만, 선도판의 부착, 제거가 다수 회 있어 매우 번거로웠다. 또한 선도판의 부착불량에 의하여 기판의 파손 리스크가 있음과 아울러, 제거작업을 할 때에 기판에 응력이 걸려 기판을 파손시켜 버릴 가능성도 있다. 또한 선도판의 테이프의 계면에서의 약액을 다음 공정으로 가져갈 리스크도 있다.
반도체 패키지에 있어서의 배선기판에 사용할 수 있다.
10 : 기판
10A : 회로형성영역
10B : 외주영역
10C : 캐리어 잔존부
11 : 캐리어 부착 극박 금속박층
11A : 극박 금속박층
11B : 캐리어
11C : 홈
12 : 제1금속층
13 : 제1절연성 수지층
14 : 제2금속층
15 : 제2절연성 수지층
16 : 코어수지층
17 : 제1적층체
18 : 제2적층체
20 : 배선기판
21 : 절연층
22 : 배선도체
23 : 비관통구멍
24 : 제3금속층
30A, 30B : 기판
40 : 기판
40A : 회로형성영역
40B : 외주영역
40C : 캐리어 잔존부
41 : 캐리어 부착 극박 금속박층
41A : 극박 금속박층
41B : 캐리어
41C : 홈
42 : 수지층
43 : 제3적층체
50 : 배선기판
51 : 절연층
52 : 배선도체
53 : 관통구멍
54 : 도체층
60 : 기판

Claims (5)

  1. 적어도 일방(一方)의 면 측에, 캐리어와 극박 금속박층(極薄 金屬箔層)을 적층한 캐리어 부착 극박 금속박층을 구비하는 기판으로서,
    회로형성영역과, 이 회로형성영역의 외주(外周)에 형성된 외주영역을 구비하고,
    상기 회로형성영역은, 상기 캐리어 부착 극박 금속박층 중 상기 캐리어가 제거되어 상기 극박 금속박층이 노출되고, 두께가 80㎛ 이하이고,
    상기 외주영역의 적어도 일부에는, 상기 캐리어가 잔존하고, 상기 극박 금속박층의 표면이 상기 캐리어로 덮인 캐리어 잔존부가 형성된
    기판.
  2. 적어도 일방의 면 측에, 캐리어와 극박 금속박층을 적층한 캐리어 부착 극박 금속박층을 구비하는 기판으로서,
    회로형성영역과, 이 회로형성영역의 외주에 형성된 외주영역을 구비하고,
    상기 회로형성영역에 있어서 상기 캐리어를 제거하고, 또한 상기 외주영역의 적어도 일부에 있어서 상기 캐리어를 잔존시켜 캐리어 잔존부를 형성하도록, 상기 외주영역과 상기 회로형성영역의 경계부, 및 상기 외주영역 중 적어도 일방에 있어서, 상기 캐리어에 상기 캐리어 표층으로부터 상기 극박 금속박층에 이르는 홈이 형성된
    기판.
  3. 제1항 또는 제2항에 있어서,
    상기 외주영역의 폭은, 1㎜ 이상 300㎜ 이하의 범위 내인 기판.
  4. 제1항 또는 제2항의 기판을 사용한 배선기판의 제조방법으로서,
    상기 캐리어 잔존부를 선두측(先頭側)으로 하여, 상기 기판을 복수의 롤러 위를 이동시켜 반송하는 반송공정을 포함하는
    배선기판의 제조방법.
  5. 제4항에 있어서,
    상기 반송공정에 있어서 에칭을 실시하는 배선기판의 제조방법.
KR1020237032878A 2021-03-29 2022-03-15 기판 및 배선기판의 제조방법 KR20230163408A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-054770 2021-03-29
JP2021054770 2021-03-29
PCT/JP2022/011600 WO2022209851A1 (ja) 2021-03-29 2022-03-15 基板及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
KR20230163408A true KR20230163408A (ko) 2023-11-30

Family

ID=83458974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237032878A KR20230163408A (ko) 2021-03-29 2022-03-15 기판 및 배선기판의 제조방법

Country Status (5)

Country Link
JP (1) JPWO2022209851A1 (ko)
KR (1) KR20230163408A (ko)
CN (1) CN117044410A (ko)
TW (1) TW202239288A (ko)
WO (1) WO2022209851A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020121651A1 (ja) 2018-12-14 2020-06-18 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100751994B1 (ko) * 2006-06-30 2007-08-28 삼성전기주식회사 동박적층판 및 이의 제조 방법
CN113196892A (zh) * 2018-12-14 2021-07-30 三菱瓦斯化学株式会社 半导体元件搭载用封装基板的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020121651A1 (ja) 2018-12-14 2020-06-18 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法

Also Published As

Publication number Publication date
WO2022209851A1 (ja) 2022-10-06
JPWO2022209851A1 (ko) 2022-10-06
CN117044410A (zh) 2023-11-10
TW202239288A (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
US20210257207A1 (en) Supporting substrate, supporting substrate-attached laminate and method for manufacturing a package substrate for mounting a semiconductor device
JP4273895B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
US10727081B2 (en) Method for manufacturing package substrate for mounting a semiconductor device, and method for manufacturing semiconductor device mounting substrate
TWI801684B (zh) 半導體元件搭載用封裝基板之製造方法
TWI830797B (zh) 半導體元件搭載用封裝基板之製造方法
JP7145403B2 (ja) 支持体及びそれを用いた半導体素子実装基板の製造方法
KR20230163408A (ko) 기판 및 배선기판의 제조방법
WO2023106208A1 (ja) 支持体付き配線基板、支持体付き配線基板の製造方法、及び、電子部品実装基板の製造方法
WO2023054516A1 (ja) 半導体素子搭載用パッケージ基板の製造方法及び支持基板付積層体
KR20240070561A (ko) 반도체 소자 탑재용 패키지 기판의 제조방법
KR20240070560A (ko) 반도체 소자 탑재용 패키지 기판의 제조방법 및 지지기판 부착 적층체
CN118043958A (zh) 半导体元件搭载用封装基板的制造方法和带支撑基板的层叠体
CN118020150A (zh) 半导体元件搭载用封装基板的制造方法
JP2002144475A (ja) プリント配線板用積層体