CN117044410A - 基板及配线基板的制造方法 - Google Patents

基板及配线基板的制造方法 Download PDF

Info

Publication number
CN117044410A
CN117044410A CN202280023716.6A CN202280023716A CN117044410A CN 117044410 A CN117044410 A CN 117044410A CN 202280023716 A CN202280023716 A CN 202280023716A CN 117044410 A CN117044410 A CN 117044410A
Authority
CN
China
Prior art keywords
carrier
substrate
layer
metal foil
foil layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280023716.6A
Other languages
English (en)
Inventor
平野俊介
武藤智广
信国豪志
中岛洋一
佐竹美佳
喜多村慎也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mizeling Electronics Co ltd
MGC Electrotechno Co Ltd
Original Assignee
Mizeling Electronics Co ltd
MGC Electrotechno Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mizeling Electronics Co ltd, MGC Electrotechno Co Ltd filed Critical Mizeling Electronics Co ltd
Publication of CN117044410A publication Critical patent/CN117044410A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种即使厚度薄也可容易搬送的基板、以及使用该基板的配线基板的制造方法。本发明的基板(10),其是依序积层第1金属层(12)、第1绝缘性树脂层(13)、第2金属层(14)、第2绝缘性树脂层(15)、以及附载体的极薄金属箔层(11),于平面方向中,具有电路形成区域(10A)、及设置于其外周的外周区域(10B)。电路形成区域(10A),是附载体的极薄金属箔层(11)之中除去载体(11B)并露出极薄金属箔层(11A),且厚度为80μm以下。于外周区域(10B)的至少一部分,残留有载体(11B),而设有以载体(11B)覆盖极薄金属箔层(11A)表面的载体残留部(10C)。

Description

基板及配线基板的制造方法
技术领域
本发明是关于一种基板、以及使用该基板的配线基板的制造方法。
背景技术
近年来,广泛地用于电子机器、通讯机器、以及个人电脑等的半导体封装的高功能化及小型化越来越加速,因而要求半导体封装的配线基板的薄型化。随之而来,形成配线基板的基底的基板也薄型化,例如,已公开一种无芯基板,其是于核芯树脂层积层极薄金属箔的极薄覆铜积层板,或于核芯树脂层积层金属层及绝缘层后,从核芯树脂层剥离金属层及绝缘层(例如,参照专利文献1)。
现有技术文献
专利文献
专利文献1:国际公开WO2020/121651号公报
发明内容
发明所要解决的问题
使用这样的基板制造配线基板时,例如,需要搬送基板的步骤。基板的搬送,例如,在多个滚筒上移动而进行。此时,上述的薄型的基板由于处理性低而搬送困难,于搬送过程中可能会有基板破损而使得产量降低、或装置发生污染的情形。此外,也可能会有因其厚度而无法搬送的情形。因此,例如,以胶带将刚性较基板高的引导板连接至基板搬送方向的前端侧,通过引导板引导基板而进行搬送。然而,此方法,必须每个基板连接引导板,并于步骤结束后剥离引导板,因此十分费事,且制造成本变高的问题。
本发明,是有鉴于此种问题所成的发明,其目的在于提供一种即使厚度薄也可容易搬送的基板、以及使用该基板的配线基板的制造方法。
用于解决问题的方案
本发明的内容如下。
[1]
一种基板,其于至少一边的面侧,具有积层载体及极薄金属箔层的附载体的极薄金属箔层,其特征在于:
具有电路形成区域、及设于该电路形成区域的外周的外周区域;
前述电路形成区域,是前述附载体的极薄金属箔层之中除去前述载体并露出前述极薄金属箔层,且厚度为80μm以下;
于前述外周区域的至少一部分,残留有前述载体,而设有以前述载体覆盖前述极薄金属箔层表面的载体残留部。
[2]
一种基板,其于至少一边的面侧,具有积层载体及极薄金属箔层的附载体的极薄金属箔层,其特征在于:
具有电路形成区域、及设于该电路形成区域的外周的外周区域;
为了于前述电路形成区域除去前述载体,并且于前述外周区域的至少一部分使前述载体残留并形成载体残留部,于是在前述外周区域与前述电路形成区域的境界部、以及前述外周区域之中的至少一边,于前述载体设有从前述载体表层至前述极薄金属箔层的切口。
[3]
如[1]或[2]所述的基板,其中,前述外周区域的宽度,是1mm以上300mm以下的范围内。
[4]
一种配线基板的制造方法,其使用如[1]或[2]所述的基板,其特征在于,包含:
搬送步骤,是将前述载体残留部作为前头侧,并使前述基板在多个滚筒上移动而搬送。
[5]
如[4]所述的配线基板的制造方法,其中,于前述搬送步骤中进行蚀刻。
发明效果
根据本发明,于外周区域的至少一部分设置使载体残留的载体残留部,或者,于外周区域与电路形成区域的境界部、以及外周区域之中的至少一边于载体设置切口以形成载体残留部,因此使用该基板制造配线基板时,可使载体残留部的基板的厚度比电路形成区域的基板的厚度增厚载体厚度的量。因此,代替引导板,可将载体残留部作为引导部而容易地搬送基板。据此,不需进行引导板的连接以及剥离,可减少劳力及费用。
附图说明
图1是表示本发明的第1实施方式的基板的断面构成的图。
图2是表示图1所示的基板的平面构成的图。
图3是表示图1所示的基板的制造步骤的图。
图4是表示接续图3的步骤的图。
图5是表示使用图1所示的基板制造配线基板的步骤的图。
图6是表示本发明的第2实施方式的基板的构成的图。
图7是表示本发明的第3实施方式的基板的构成的图。
图8是表示图7所示的基板的制造步骤的图。
图9是表示使用图7所示的基板制造配线基板的步骤的图。
图10是表示本发明的第4实施方式的基板的构成的图。
具体实施方式
以下,对用于实施本发明的方式(以下,称作“本实施方式”)详细地说明,但本发明并非限定于此,只要在不脱离其概念的范围可做各种的变更。
[第1实施方式]
图1是表示本发明的第1实施方式的基板10的断面构成的图。图2是表示从基板10的一边的面侧观察的平面构成的图。该基板10,于一边的面侧,具有积层载体11B及极薄金属箔层11A的附载体的极薄金属箔层11。具体而言,基板10,例如具有依序积层第1金属层12、第1绝缘性树脂层13、第2金属层14、第2绝缘性树脂层15、以及附载体的极薄金属箔层11的构成。附载体的极薄金属箔层11,例如为使用透过剥离层(未图示)于极薄金属箔层11A设有载体11B的附载体的极薄金属箔所形成的层,并将极薄金属箔层11A积层于第2绝缘性树脂层15的侧。又,基板10,是所谓的无芯基板,例如,如后所述,于核芯树脂层16积层第1金属层12、第1绝缘性树脂层13、第2金属层14、第2绝缘性树脂层15、以及附载体的极薄金属箔层11后,可通过从核芯树脂层16与第1金属层12的界面剥离而制造。
基板10,于平面方向中,具有形成电路的电路形成区域10A、及设置于该电路形成区域10A的外周的外周区域10B。基板10,例如为平面视角呈四边形的形状。外周区域10B,是例如沿着各边设置,电路形成区域10A是设于外周区域10B所包围的区域中。外周区域10B的宽度(平面方向的宽度),例如为1mm以上300mm以下的范围内。
电路形成区域10A,是附载体的极薄金属箔层11之中除去载体11B并露出极薄金属箔层11A,且电路形成区域10A的厚度薄至80μm以下。此是为了薄型化。电路形成区域10A的厚度,例如,较佳为30μm以上,若为35μm以上更佳。原因在于:比此更薄的情形,补强度会不足,而破损的风险提高。又,厚度是指积层方向的厚度(以下也相同)。
另一方面,于外周区域10B的至少一部分,残留有载体11B,而设有以载体11B覆盖极薄金属箔层11A的表面的载体残留部10C。由此,载体残留部10C的基板10的厚度,比起电路形成区域10A的基板10的厚度,可增厚载体11B厚度的量,并且于搬送时可使其具有作为引导部引导基板10的功能。又,外周区域10B之中载体残留部10C以外的区域,与电路形成区域10A相同,除去载体11B而露出极薄金属箔层11A。
载体残留部10C,例如,较佳为沿着至少一边设置,也可沿着全部的边设置。又,图1及图2中,是表示将载体残留部10C沿着基板10的一边设置的情形。此外,载体残留部10C的宽度,可与外周区域10B的宽度相同,但不一定要相同,也可于宽方向的一部分设置。例如,可从侧边隔开间隔设置,也可于与电路形成区域10A之间隔开间隔设置。此外,载体残留部10C,也可于边的长方向的一部分设置,较佳为遍及整体连续地设置。
(载体11B)
载体11B,是用于支撑极薄金属箔层11A,并提升处理性。构成载体11B的材料并无特别限定,例如,可使用铜箔、铜合金箔、铝箔、于铝箔的表面设置铜或锌等的金属镀层的复合金属箔、不锈钢箔等的金属箔。其他,可列举PET薄膜、PEN薄膜、芳纶薄膜、聚酰亚胺薄膜、尼龙薄膜、液晶聚合物等的树脂薄膜、于树脂薄膜上具备金属涂布层的金属涂布树脂薄膜、玻璃板、陶瓷板等。这些之中,从防止处理过程中产生静电而卷入异物的观点而言,较佳为金属箔,从厚度的均匀性以及箔的耐蚀性等的观点而言,较佳为铜箔。载体11B的厚度,比极薄金属箔层11A的厚度厚,另外,例如,较佳为250μm以下,若为12μm以上200μm以下更佳。
(剥离层)
剥离层,是用于可使载体11B容易地从极薄金属箔层11A剥离。剥离层的材料,并无特别限定,可适当使用各种已知材料。
(极薄金属箔层11A)
极薄金属箔层11A,例如,可通过各种金属箔而构成,较佳为通过铜箔而构成。极薄金属箔层11A的厚度,可因应需要而适当设定,故无特别限定,例如,可为2μm~70μm,较佳为2μm~18μm,更佳为2μm~5μm。
(第1金属层12)
第1金属层12,例如,较佳为厚度为1μm~70μm,并且,由可从如后述的核芯树脂层16剥离的金属箔所形成。若第1金属层12的厚度未满1μm,则基板10成形不良,若超过70μm,则形成表面不良。第1金属层12的厚度,从电路形成性的观点而言,较佳为1μm~12μm,更佳为2μm~5μm。
第1金属层12,例如,较佳为通过铜箔构成。铜箔,例如,可使用可剥离型的铜箔。“可剥离型”的铜箔,是指具有剥型层的极薄铜箔;剥型层,是指例如可剥去的铜箔。
(第1绝缘性树脂层13)
第1绝缘性树脂层13,并无特别限定,例如,可通过于玻璃布等的基材中含浸有热硬化性树脂等的绝缘性的树脂材料(绝缘材料)的预浸料、绝缘性的薄膜材等而构成。
第1绝缘性树脂层13的厚度,可因应需要而适当设定,故无特别限定,例如,可为10μm~100μm,较佳为10μm~50μm,更佳为10μm~30μm。
“预浸料”是将树脂组成物等的绝缘材料含浸或涂工于基材所成者。基材,并无特别限定,可适当使用已知用于各种电绝缘材料用积层板的基材。构成基材的材料,例如,可列举E玻璃、D玻璃、S玻璃或Q玻璃等的无机纤维;聚酰亚胺、聚酯或四氟乙烯等的有机纤维;以及这些的混合物等。基材,并无特别限定,例如,可适当使用具有织布、不织布、粗纱、切股毡、表面毡等形状的基材。基材的材质以及形状,视目的的成形物的用途或性能而选择,也可视需要使用单独或2种类以上的材质以及形状。
基材的厚度,只要第1绝缘性树脂层13的厚度为上述的范围则无特别限定。此外,基材,可使用通过硅烷偶联剂等进行表面处理的基材或施予机械开纤处理的基材,此等基材在耐热性、耐湿性、及加工性的方面皆合适。
绝缘材料,并无特别限定,可适当选用已被用作印刷配线板的绝缘材料的已知树脂组成物。树脂组成物,可使用耐热性、耐药品性良好的热硬化性树脂作为基底。热硬化性树脂,并无特别限定,可示例酚醛树脂、环氧树脂、氰酸酯树脂、马来酰亚胺树脂、异氰酸酯树脂、苯并环丁烯树脂、乙烯基树脂等。热硬化性树脂,可单独使用1种类,也可混合使用2种类以上。
热硬化性树脂之中,由于环氧树脂为耐热性、耐药品性、电气特性优良且相对低价,因此可合适地用作绝缘材料。环氧树脂,例如,可列举双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、脂环式环氧树脂、脂肪族链状环氧树脂、苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂、双酚A酚醛清漆型环氧树脂、双酚的二缩水甘油醚化物、萘二醇的二缩水甘油醚化物、酚类的二缩水甘油醚化物、醇类的二缩水甘油醚化物、以及它们的烷基取代体、卤化物、氢化物等。环氧树脂,可单独使用1种类,也可混合使用2种类以上。此外,与该环氧树脂一同使用的硬化剂只要可使环氧树脂硬化,则可无限定地使用,例如,多官能酚类、多官能醇类、胺类、咪唑化合物、酸酐、有机磷化合物以及它们的卤化物等。这些环氧树脂硬化剂,可单独使用1种类,也可混合使用2种类以上。
氰酸酯树脂,是通过加热生成以三嗪环为重复单元的硬化物的树脂,硬化物是介电特性优良。因此,特别适合于要求高频率特性的情形等。氰酸酯树脂,并无特别限定,例如,可列举2,2-双(4-氰基苯基)丙烷、双(4-氰基苯基)乙烷、2,2-双(3,5二甲基-4-氰基苯基)甲烷、2,2-(4-氰基苯基)-1,1,1,3,3,3-六氟丙烷、α,α'-双(4-氰基苯基)-间二异丙基苯、苯酚酚醛清漆以及烷基苯酚酚醛清漆的氰酸酯化物等。其中,2,2-双(4-氰基苯基)丙烷,是硬化物的介电特性与硬化性的平衡特别良好,成本也低价,故较佳。这些氰酸酯化合物等的氰酸酯树脂,可单独使用1种类,也可混合使用2种类以上。此外,前述氰酸酯化合物也可事先一部分寡聚化成三聚体或五聚体。
进一步,也可对氰酸酯树脂并用硬化催化剂或硬化促进剂。硬化催化剂,例如,可使用锰、铁、钴、镍、铜、锌等的金属类,具体而言,可列举2-乙基己酸盐、辛酸盐等的有机金属盐;及乙酰丙酮错合物等的有机金属错合物。硬化催化剂,可单独使用1种类,也可混合使用2种类以上。
此外,硬化促进剂,较佳为使用酚类,可使用壬基酚、对枯基酚等的单官能酚;双酚A、双酚F、双酚S等的双官能酚;或者,苯酚酚醛清漆、甲酚酚醛清漆等的多官能酚等。硬化促进剂,可单独使用1种类,也可混合使用2种类以上。
被用作绝缘材料的树脂组成物,考量介电特性、耐冲击性、薄膜加工性等,也可掺合热可塑性树脂。热可塑性树脂,并无特别限定,例如,可列举氟树脂、聚苯醚、改性聚苯醚、聚苯硫醚、聚碳酸酯、聚醚酰亚胺、聚醚醚酮、聚丙烯酸酯、聚酰胺、聚酰胺酰亚胺、聚丁二烯等。热可塑性树脂,可单独使用1种类,也可混合使用2种类以上。
热可塑性树脂之中,从可提升硬化物的介电特性的观点而言,添加使用聚苯醚及改性聚苯醚为有用。聚苯醚及改性聚苯醚,例如,可列举聚(2,6-二甲基-1,4-苯)醚、聚(2,6-二甲基-1,4-苯)醚与聚苯乙烯的合金化聚合物、聚(2,6-二甲基-1,4-苯)醚与苯乙烯-丁二烯共聚物的合金化聚合物、聚(2,6-二甲基-1,4-苯)醚与苯乙烯-马来酸酐共聚物的合金化聚合物、聚(3,6-二甲基-1,4-苯)醚与聚酰胺的合金化聚合物、聚(2,6-二甲基-1,4-苯)醚与苯乙烯-丁二烯-丙烯腈共聚物的合金化聚合物等。此外,为了赋予聚苯醚反应性及聚合性,可于聚合物链末端导入胺基、环氧基、羧基、苯乙烯基等的官能基,或可于聚合物链侧链导入胺基、环氧基、羧基、苯乙烯基、甲基丙烯酸基等的官能基。
热可塑性树脂之中,从耐湿性优良、对金属的接着剂更良好的观点而言,聚酰胺酰亚胺树脂为有用。聚酰胺酰亚胺树脂的原料,并无特别限定,酸性成分,可列举偏苯三酸酐、偏苯三酸酐单氯化物;胺成分,可列举间苯二胺、对苯二胺、4,4'-二胺基二苯醚、4,4'-二胺基二苯甲烷、双[4-(胺基苯氧基)苯基]砜、2,2'-双[4-(4-胺基苯氧基)苯基]丙烷等。聚酰胺酰亚胺树脂,为了提升干燥性,也可为硅氧烷改性,此情形下,胺成分可使用硅氧烷二胺。聚酰胺酰亚胺树脂,若考量薄膜加工性,使用分子量为5万以上者为佳。
关于上述的热可塑性树脂,主要说明用于预浸料的绝缘材料,但此等热可塑性树脂并非限定于作为预浸料使用。例如,也可将使用上述的热可塑性树脂并加工成薄膜者(薄膜材)作为前述绝缘性树脂层使用。
被用作绝缘材料的树脂组成物,也可混合无机填料。无机填料,并无特别限定,例如,可列举氧化铝、氢氧化铝、氢氧化镁、黏土、滑石粉、三氧化二锑、五氧化二锑、氧化锌、熔融二氧化硅、玻璃粉、石英粉、火山灰球(shirasu balloon)等。此等无机填料,可单独使用1种类,也可混合使用2种类以上。
被用作绝缘材料的树脂组成物,也可含有有机溶剂。有机溶剂,并无特别限定,可视需要并用如苯、甲苯、二甲苯、三甲苯的芳香族烃系溶剂;如丙酮、甲基乙基酮、甲基异丁基酮的酮系溶剂;如四氢呋喃的醚系溶剂;如异丙醇、丁醇的醇系溶剂;如2-甲氧基乙醇、2-丁氧基乙醇的醚醇系溶剂;如N-甲基吡咯烷酮、N,N-二甲基甲酰胺、N,N-二甲基乙酰胺的酰胺系溶剂等。又,制作预浸料的情形中清漆中的溶剂量,相对于树脂组成物全体,较佳为40质量%~80质量%的范围。此外,前述清漆的黏度,期望为20cP~100cP(20mPa·s~100mPa·s)的范围。
被用作绝缘材料的树脂组成物,也可含有难燃剂。难燃剂,并无特别限定,例如,可使用十溴二苯醚、四溴双酚A、四溴邻苯二甲酸酐、三溴苯酚等的溴化合物;磷酸三苯酯、磷酸三苯甲酯、磷酸甲苯基二苯酯等的磷化合物;氢氧化镁、氢氧化铝等的金属氢氧化物;红磷及其改性物;三氧化二锑、五氧化二锑等的锑化合物;三聚氰胺、三聚氰酸、三聚氰酸三聚氰胺等的三嗪化合物等已知惯例的难燃剂。
对被用作绝缘材料的树脂组成物,可进一步视需要添加上述的硬化剂、硬化促进剂、或其他如热可塑性粒子、着色剂、防紫外线剂、抗氧化剂、还原剂等的各种添加剂或填充材。
本实施方式中,预浸料,例如,对上述的基材的树脂组成物的附着量,使干燥后的预浸料的树脂含有率为20质量%~90质量%,将树脂组成物(含清漆)含浸或涂工于基材后,通过在100℃~200℃的温度加热干燥1分钟~30分钟,可得到半硬化状态(B阶段状态)的预浸料。如此的预浸料,例如,可使用三菱瓦斯化学制的GHPL-830NS系列(产品名)、GHPL-830NSF系列(产品名)。
(第2金属层14)
第2金属层14,例如,可通过各种金属箔而构成,较佳为通过铜箔而构成。第2金属层14的厚度,可因应需要而适当设定,故无特别限定,例如,可为2μm~70μm,较佳为2μm~18μm,更佳为2μm~12μm。又,于第2金属层14,可视需要形成电路图案。
(第2绝缘性树脂层15)
第2绝缘性树脂层15,并无特别限定,可通过与第1绝缘性树脂层13相同的材料(例如,预浸料)而构成。第2绝缘性树脂层15的厚度,可因应需要而适当设定,故无特别限定,例如,可为10μm~100μm,较佳为10μm~50μm,更佳为10μm~30μm。
<基板10的制造>
图3及图4是表示基板10的制造步骤。基板10,例如,可如下进行制造。
(第1积层体形成步骤)
首先,例如,如图3的(A)所示,准备核芯树脂层16作为形成基板10时的基材,于核芯树脂层16的两面,依序配置第1金属层12、第1绝缘性树脂层13及第2金属层14后,将此一起加热加压,例如,如图3的(B)所示,形成各层已压接的第1积层体17。
核芯树脂层16,并无特别限定,例如,可通过与第1绝缘性树脂层13相同的材料(例如,预浸料)而形成。核芯树脂层16的厚度,例如,较佳为1μm~80μm。若核芯树脂层16的厚度未满1μm,则树脂成形不良,若超过80μm,于从核芯树脂层16剥离的第1金属层12的表面会产生皱褶及凹凸。核芯树脂层16的厚度,从积层成形性的观点而言,较佳为3μm~40μm,更佳为10μm~25μm。
第1金属层12,如上所述,可从核芯树脂层16剥离的金属箔,例如,较佳为使用可剥离型铜箔而形成。使用可剥离型铜箔的情形,使剥型层与核芯树脂层16接触而积层第1金属层12。剥型层,例如,可列举至少含有硅化合物的层,例如,可通过于铜箔上赋予由硅烷化合物单独或复数组合所成的硅化合物而形成。又,赋予硅化合物的手段并无特别限定,例如,可使用涂布等的已知的手段。可于与铜箔的剥型层的接着面施予防锈处理(形成防锈处理层)。防锈处理,可使用镍、锡、锌、铬、钼、钴的任一者、或是这些的合金。剥型层的厚度,并无特别限定,从除去性及剥离性的观点而言,较佳为5nm~100nm,更佳为10nm~80nm,特佳为20nm~60nm。
第2金属层14,例如,可通过使用附载体的极薄金属箔,再将载体剥离的极薄金属箔而形成。此情形,第2金属层14,是通过将附载体的极薄金属箔的极薄金属箔配置为第1绝缘性树脂层13的侧,加热加压形成第1积层体17后,剥离载体而形成。
第1积层体形成步骤的加热加压的条件,并无特别限定,例如,以温度220±2℃、压力5±0.2MPa、维持时间60分钟的条件实施真空加压,从而可形成第1积层体17。此外,为了得到第1金属层12与核芯树脂层16间的密着力、或者第1金属层12或第2金属层14与第1绝缘性树脂层13间的密着力,也可于第1金属层12或第2金属层14的表面施予粗化处理。粗化处理,并无特别限定,可适当使用已知的手段,在第1金属层12或是第2金属层14为铜箔的情形,例如,可列举使用铜表面粗化液的手段。
(图案化步骤)
接着,例如,如图3的(C)所示,于第2金属层14形成图案。图案的形成手段,并无特别限定,例如,可通过以下步骤形成。实施第2金属层14的整面,迭层干膜光阻等,接着,覆盖负型光罩后,以曝光机印刷电路图案,并以显影液显影干膜光阻,形成蚀刻光阻。然后,施予蚀刻处理,没有蚀刻光阻的部分的第2金属层14通过三氯化铁水溶液等除去后,再除去光阻,从而可于第2金属层14形成图案。
此时的光阻,并无特别限定,例如,可适当选用市售的干膜光阻等已知光阻。此外,于第2金属层14形成图案时的光刻(包含曝光、显影、除去光阻),并无特别限定,可使用已知的手段及装置来实施。第2金属层14的图案宽度,并无特别限定,可因应用途选择适当的宽度,例如,可为5μm~100μm,较佳可为10μm~30μm。
(第2积层体形成步骤)
接着,例如,如图3的(D)所示,于第1积层体17的第2金属层14的表面,依序配置第2绝缘性树脂层15及附载体的极薄金属箔层11后,进行加热加压,形成第2积层体18。附载体的极薄金属箔层11,是将附载体的极薄金属箔的极薄金属箔层11A配置为第2绝缘性树脂层15的侧。积层第2绝缘性树脂层15及附载体的极薄金属箔层11的方法及条件,并无特别限定,例如,于第1积层体17积层第2绝缘性树脂层15及附载体的极薄金属箔层11后,以温度220±2℃、压力5±0.2MPa、维持时间60分钟的条件实施真空加压,从而可形成第2积层体18。此外,为了得到极薄金属箔层11A与第2绝缘性树脂层15的密着力,也可于极薄金属箔层11A的表面施予粗化处理。
(切口步骤)
接着,例如,如图4的(E)所示,对第2积层体18,为了于电路形成区域10A中除去载体11B,并且,于外周区域10B的至少一部分,使载体11B残留而形成载体残留部10C,而于外周区域10B与电路形成区域10A的境界部、以及外周区域10B之中的至少一边,于载体11B切入从载体11B表层至极薄金属箔层11A的切口11C。切口11C可通过切割机等切入。通过该切口11C,使得载体11B分离成载体残留部10C、及其以外的部分。
(载体剥离步骤)
接着,例如,如图4的(F)所示,对已切入切口11C的载体11B,留下载体残留部10C的部分,剥离除此以外的部分。又,图4的(F)中,表示以下情形:沿着基板10的一边,于外周区域10B、或者外周区域10B与电路形成区域10A的境界部及外周区域10B切入切口11C,沿着基板的一边使载体11B残留并剥去其他部分,形成载体残留部10。
(核芯树脂层分离步骤)
然后,例如,对第2积层体18,在核芯树脂层16、与配置于其两面的第1金属层12间的界面剥离而分离。由此,可得到依序积层第1金属层12、第1绝缘性树脂层13、第2金属层14、第2绝缘性树脂层15、以及附载体的极薄金属箔层11的基板10(参照图1)。又,于核芯树脂层16的剥离中,较佳为在核芯树脂层16与第1金属层12间的界面剥离,但例如第1金属层12具有剥型层的情形,也可其一部分与核芯树脂层16一同剥离。此外,于第1金属层12的剥型层与金属箔间的界面中,也包含剥型层与核芯树脂层16一同被剥离的状态。于第1金属层12上残留剥型层的情形,例如,可使用硫酸系或过氧化氢系蚀刻液除去剥型层。硫酸系或过氧化氢系蚀刻液,并无特别限定,可使用该业界常用的蚀刻液。
(切口步骤、载体剥离步骤、核芯树脂层分离步骤的顺序的变形)
又,上述之中,已对第2积层体形成步骤之后依序进行切口步骤、载体剥离步骤、以及核芯树脂层分离步骤的情形进行说明,但也可为第2积层体形成步骤之后以核芯树脂层分离步骤、切口步骤、以及载体剥离步骤的顺序进行,或者,也可为第2积层体形成步骤之后以切口步骤、核芯树脂层分离步骤、以及载体剥离步骤的顺序进行。
<使用基板10的配线基板20的制造>
图5是表示使用基板10制造配线基板20的步骤的一例。基板10,例如,可用于在绝缘层21的两面形成配线导体22的配线基板20的制造。又,绝缘层21,是由第1绝缘性树脂层13及第2绝缘性树脂层15所构成;配线导体22,是通过将个别图案化的第1金属层12、第2金属层14及极薄金属箔层11A电解镀铜及/或无电解镀铜以层间连接而形成。具体而言,例如,可如以下进行制造。
(非贯通孔的形成)
例如,首先,如图5的(A)所示,于基板10的表面,形成到达第2金属层14的表面的非贯通孔23。非贯通孔23,是设置于基板10的两面。也即,从图5的(A)的图式上侧,透过极薄金属箔层11A,非贯通孔23形成于第2绝缘性树脂层15。相同地,从图5的(A)的图式下侧,透过第1金属层12,非贯通孔23形成于第1绝缘性树脂层13。非贯通孔23的形成手段,并无特别限定,例如,可使用二氧化碳雷射等已知的手段。非贯通孔23的数量或尺寸,可因应需要而适当选择。此外,于形成非贯通孔23后,可使用过锰酸钠水溶液等施予除胶渣(desmear)处理。
(层间连接以及第3金属层的形成)
接着,例如,如图5的(B)所示,施予电解镀铜及/或无电解镀铜,于非贯通孔23的内壁形成镀铜膜,将个别图案化的第1金属层12、第2金属层14以及极薄金属箔层11A电连接。进一步,通过该电解镀铜及/或无电解镀铜,使基板10的两面的第1金属层12及极薄金属箔层11A的厚度增加,从而形成第3金属层24。施予电解镀铜及/或无电解镀铜的方法,并无特别限定,可采用已知的方法。该镀铜,也可仅为电解镀铜及无电解镀铜的其中一者,但较佳为施予电解镀铜及无电解镀铜的两者。
(膜厚调整)
接着,例如,如图5的(C)所示,电解/无电解镀铜处理之后,可视需要使第3金属层24成为所期望的厚度而施予蚀刻处理等的已知的处理,以调整第3金属层24的膜厚。调整后的基板10的厚度,可因应需要而适当设定,故无特别限定,例如,可为5μm~30μm,较佳为5μm~20μm,更佳为5μm~12μm。
(图案化)
接着,例如,可视需要实施第3金属层24的整面后,迭层干膜光阻等,接着,覆盖负型光罩后,以曝光机印刷电路图案,并以显影液显影干膜光阻,形成蚀刻光阻。形成蚀刻光阻后,例如,由横型蚀刻线,将载体残留部10C作为前头侧,使基板10在多个滚筒上移动并施予蚀刻处理,接着以三氯化铁水溶液等除去无蚀刻光阻部分的第3金属层24。本实施方式中,于基板10的外周区域10B的至少一部分,设置厚度较厚的载体残留部10C,因此可将载体残留部10C作为引导部而容易地搬送基板10。然后,通过除去光阻,如图5的(D)所示,可形成于绝缘层21的两面形成配线导体22的配线基板20。
又,其他作为本实施方式中可适用的层间连接方法,可适用:对已知的雷射所形成的盲孔部进行化学镀铜而适用的方法(通过雷射加工形成配线电路,接着通过化学镀铜进行图案化、层间连接的方法);或通过事先于形成连接部的部分镀覆或蚀刻金属箔等而形成的金属凸块(较佳为铜凸块)连同绝缘层刺穿,并进行层间连接的方法;另外将绝缘树脂中含有焊料或银及铜等的金属填料的金属浆料通过网版印刷等而于规定处进行凹凸印刷后,通过干燥硬化浆料,并通过加热加压确保在内外层间的电导通。
示例性地说明本实施方式的图5中,配线基板20,是形成为3层构造的半导体元件搭载用封装基板,但本发明并非限定于此,可形成5层构造等的具有进一步的组装(build-up)构造的半导体元件搭载用封装基板。例如,如上所述于形成配线导体22后,剥离载体11B,接着,积层绝缘性树脂层及金属层,反复进行图案化及层间连接,从而可制造具有组装构造的半导体元件搭载用封装基板。
该配线基板20,可因应需要,例如搭载裸晶片等的半导体元件。搭载的半导体元件并无特别限定,可适当使用需要的元件,例如,可使用于铝电极部通过金线的球焊法形成金凸块的裸晶片等。半导体元件,是可透过接合材于配线基板20的配线导体22之上搭载。接合材只要为具有导电手段者则无特别限定,例如,可使用焊料等(焊球、焊膏等)。此外,可对配线基板20的配线导体22施予表面处理后,透过接合材搭载半导体元件。表面处理并无特别限定,例如,可列举镍层或镀金层的形成。接合材使用焊料的情形等,可于将半导体元件搭载于配线导体22上之后,施予回流焊接等的处理。此时,回流焊接的温度可根据接合材的熔点等而适当选择,例如,可为260℃以上。
如此根据本实施方式,于外周区域10B的至少一部分,设置使载体11B残留的载体残留部10C,因此于使用该基板10制造配线基板20时,可使载体残留部10C的基板10的厚度,比起电路形成区域10A的基板10的厚度,增厚载体11B厚度的量。因此,取代引导板,可将载体残留部10C作为引导部搬送基板10。据此,不需进行引导板的连接及剥离,可减少劳力及费用。
[第2实施方式]
图6是表示本发明的第2实施方式的基板30A、30B的构成,图6的(A)是表示基板30A,图6的(B)是表示基板30B。基板30A,是于第1实施方式的第2积层体18的载体11B从载体11B的表层切入到达极薄金属箔层11A的切口11C者。基板30B,是于第1实施方式的第2积层体18的载体11B从载体11B的表层切入到达极薄金属箔层11A的切口11C,且未剥离载体11B,而分离核芯树脂层16者,或是从第2积层体18分离核芯树脂层16,并于载体11B从载体11B的表层切入到达极薄金属箔层11A的切口11C者。
也即,基板30A、30B,是于载体11B设置用于形成载体残留部10C的切口11C且剥离载体11B之前的基板,其他则具有与第1实施方式相同的构成,可相同地制造。此外,剥离载体残留部10C以外的部分的载体11B,于基板30A中,再于分离核芯树脂层16后,可与第1实施方式相同地用于配线基板20的制造,可得到与第1实施方式相同的效果。因此,对与第1实施方式相同的构成要素赋予相同的符号,并省略其详细的说明。又,基板30A,是于两边的面侧具有附载体的极薄金属箔层11;基板30B,是于一边的面侧具有附载体的极薄金属箔层11。
[第3实施方式]
图7是表示本发明的第3实施方式的基板40的构成。该基板40,是于至少一边的面侧,具有积层载体41B及极薄金属箔层41A的附载体的极薄金属箔层41者。具体而言,基板40,例如,于树脂层42的两面具有积层附载体的极薄金属箔层41的构成,例如,所谓的覆铜积层板。
附载体的极薄金属箔层41,是具有与第1实施方式的附载体的极薄金属箔层11相同的构成,载体41B是对应于载体11B,极薄金属箔层41A是对应于极薄金属箔层11A。树脂层42,是具有与第1实施方式的核芯树脂层16相同的构成。附载体的极薄金属箔层41,是将极薄金属箔层41A积层于树脂层42的侧。
基板40,是除了积层构造相异以外,与第1实施方式相同地于平面方向具有电路形成区域40A、及外周区域40B,且于外周区域40B的至少一部分,设置载体残留部40C。电路形成区域40A、外周区域40B、以及载体残留部40C,是与第1实施方式的电路形成区域10A、外周区域10B、以及载体残留部10C相同。也即,电路形成区域40A,是附载体的极薄金属箔层41之中除去载体41B并露出极薄金属箔层41A,且电路形成区域40A的厚度薄至80μm以下。另一方面,于外周区域40B的至少一部分,残留有载体41B,而设有以载体41B覆盖极薄金属箔层41A的表面的载体残留部40C。又,图7中,表示沿着基板的一边于两面形成载体残留部40C的情形。
<基板40的制造>
图8是表示基板40的制造步骤。基板40,首先,例如,如图8的(A)所示,于树脂层42的两面,配置附载体的极薄金属箔层41并加热加压,形成第3积层体43。附载体的极薄金属箔层41,是使用附载体的极薄金属箔形成,并将极薄金属箔层41A配置为树脂层42的侧。接着,例如,如图8的(B)、(C)所示,与第1实施方式相同,对第3积层体43的两面的载体41B,进行切口步骤(图8的(B))、以及载体剥离步骤(图8的(C))。由此,得到如图7所示的基板40。
<使用基板40的配线基板50的制造>
图9是表示使用基板40制造配线基板50的步骤的一例。基板40,例如,可用于在绝缘层51的两面形成配线导体52的配线基板50的制造。又,绝缘层51,是由树脂层42所构成;配线导体52,是通过将图案化的极薄金属箔层41A电解镀铜及/或无电解镀铜以层间连接而形成。具体而言,例如,可如下进行制造。
(贯通孔的形成)
例如,首先,图9的(A)所示,于基板40形成贯通孔53。贯通孔53的形成手段,并无特别限定,例如,可使用二氧化碳雷射等雷射或钻头等已知的手段。贯通孔53的数量或尺寸,可因应需要适当选择。此外,于形成贯通孔53之后,可使用过锰酸钠水溶液等施予除胶渣处理。
(层间连接以及导体层的形成)
接着,例如,如图9的(B)所示,施予电解镀铜及/或无电解镀铜,于贯通孔53的内壁形成镀铜膜,将图案化的两面的极薄金属箔层41A电连接。进一步,通过该电解镀铜及/或该无电解镀铜,使两面的极薄金属箔层41A的厚度增加,从而形成导体层54。施予电解镀铜及/或无电解镀铜的方法,并无特别限定,可采用已知的方法。该镀铜,可仅为电解镀铜及无电解镀铜的任一者,但较佳为施予电解镀铜及无电解镀铜的两者。
(膜厚调整)
接着,例如,电解/无电解镀铜处理之后,可视需要,使导体层54为期望的厚度而施予蚀刻处理等的已知的处理,以调整导体层54的膜厚。
(图案化)
接着,例如,可视需要实施导体层54的整面后,迭层干膜光阻等,接着,覆盖负型光罩后,以曝光机印刷电路图案,并以显影液显影干膜光阻,形成蚀刻光阻。形成蚀刻光阻后,例如,由横型蚀刻线,将载体残留部40C作为前头侧,使基板40在多个滚筒上移动并施予蚀刻处理,接着以三氯化铁水溶液等除去无蚀刻光阻部分的导体层54。本实施方式中,于基板40的外周区域40B的至少一部分,设置厚度较厚的载体残留部40C,因此可将载体残留部40C作为引导部而容易地搬送基板40。然后,通过除去光阻,如图9的(C)所示,可形成于绝缘层51的两面形成配线导体52的配线基板50。
又,本实施方式,如第1实施方式中所说明,可适用其他层间连接方法。此外,如第1实施方式中所说明,配线基板50,并非限定于2层构造的半导体元件搭载用封装基板,可形成具有4、5、6以上的层构造等的进一步的组装构造的半导体元件搭载用封装基板。进一步,配线基板50,是与第1实施方式相同,可因应需要,例如搭载裸晶片等的半导体元件。
如此根据本实施方式,于外周区域40B的至少一部分,设置使载体41B残留的载体残留部40C,因此与第1实施方式相同,可将载体残留部40C作为引导部搬送基板40。据此,不需进行引导板的连接及剥离,可减少劳力及费用。
[第4实施方式]
图10是表示本发明的第4实施方式的基板60的构成。基板60,是于第3实施方式的第3积层体43的载体41B切入从载体41B的表层至极薄金属箔层41A的切口41C者。也即,基板60,是于载体41B设置用于形成载体残留部40C的切口41C且剥离载体41B之前的基板,其他则具有与第3实施方式相同的构成,可相同地制造。此外,于剥离载体残留部40C以外的部分的载体41B后,可与第3实施方式相同地用于配线基板50的制造,可得到与第3实施方式相同的效果。因此,对与第3实施方式相同的构成要素赋予相同的符号,并省略其详细的说明。
[实施例]
[实施例1]
如下形成基板10,使用该基板10形成配线基板40。
<基板10的制造>
(第1积层体形成步骤)
作为核芯树脂层16,准备将双马来酰亚胺三嗪树脂(BT树脂)含浸于玻璃布(玻璃纤维)形成B阶段的预浸料(厚度25μm:三菱瓦斯化学制GHPL-830NS SF74),于核芯树脂层16的两面,将于铜箔厚2μm上涂布剥离层(JX日矿日石金属股份公司制、商品名:PCS)的附剥型层的铜箔(第1金属层12)以剥型层面接触核芯树脂层16的方式而配置,接着于其上透过将双马来酰亚胺三嗪树脂(BT树脂)含浸于玻璃布(玻璃纤维)形成B阶段的预浸料(第1绝缘性树脂层13;厚度13μm:三菱瓦斯化学制GHPL-830NS SP64),配置12μm的铜箔(第2金属层14;三井金属矿业股份公司制、商品名:3EC-M2S-VLP),用真空加压以压力2.5±0.2MPa、温度220±2℃、维持时间60分钟的条件进行积层,制作第1积层体17(参照图3的(A)、(B))。
(图案化步骤)
接着,实施第1积层体17的表面的整面,以温度110±10℃、压力0.50±0.02MPa于第2金属层14的表面迭层干膜光阻(Nichigo-Morton股份公司制、商品名:NIT225)。然后,覆盖负型光罩,以平行曝光机印刷电路图案,并以1%碳酸钠水溶液显影干膜光阻而形成蚀刻光阻,以三氯化铁水溶液除去无蚀刻光阻部分的第2金属层14后,以氢氧化钠水溶液除去干膜光阻,于第2金属层14形成图案(参照图3的(C))。
(第2积层体形成步骤)
接着,对图案化的第2金属层14的表面使用铜表面粗化液(MEC股份公司制、商品名:CZ-8101)进行粗化,并在第2金属层14的表面,透过将双马来酰亚胺三嗪树脂(BT树脂)含浸于玻璃布(玻璃纤维)形成B阶段的预浸料(第2绝缘性树脂层15;厚度15μm:三菱瓦斯化学制GHPL-830NS SP68),配置附18μm载体铜箔的2μm铜箔(附载体的极薄金属箔层11;三井金属矿业股份公司制、商品名:MTFL),用真空加压以压力2.5±0.2MPa、温度220±2℃、维持时间60分钟的条件进行积层,制作第2积层体18(参照图3的(D))。
(切口步骤)
接着,对第2积层体18,为了于外周区域10B形成载体残留部10C,沿着短边的1边,于载体11B的外周区域10B、或是外周区域10B与电路形成区域10A的境界部及外周区域10B,通过切割机切入切口11C(参照图4的(E))。切口11C,是于从侧边离40mm的位置切入。
(载体剥离步骤)
接着,对已切入切口11C的载体11B,留下沿着短边的1边的载体残留部10C的部分,剥离除此以外的部分。由此,沿着短边的1边,形成宽40mm的载体残留部10C(参照图4的(F))。
(核芯树脂层分离步骤)
然后,对第2积层体18,于附剥型层的铜箔(第1金属层12)与预浸料(核芯树脂层16)的境界部施加物理力而剥离,得到电路形成区域10A的厚度为39μm的基板10(参照图1)。
<使用基板10的配线基板20的制造>
(非贯通孔的形成)
于基板10的两面,通过二氧化碳雷射加工机(日立维亚机械股份公司制、商品名:LC-1C/21)以光束照射径Φ0.21mm、频率500Hz、脉冲宽度10μs的条件,一次1孔加工,形成到达第2金属层14的表面的非贯通孔23(参照图5的(A))。然后,使用温度80±5℃、浓度55±10g/L的过锰酸钠水溶液施予除胶渣处理。
(层间连接及第3金属层的形成)
接着,以无电解镀铜施予镀覆处理形成为0.4μm~0.8μm的厚度后,以电解镀铜实施8μm的厚度的镀覆,形成第3金属层24(参照图5的(B))。由此,第1金属层12及极薄金属箔层11A透过第2金属层14,通过非贯通孔23形成电连接。
(图案化)
接着,实施第3金属层24的表面的整面,以温度110±10℃、压力0.50±0.02MPa迭层干膜光阻(Nichigo-Morton股份公司制、商品名:NIT225)。接着,覆盖负型光罩后,以平行曝光机印刷电路图案,并以1%碳酸钠水溶液显影干膜光阻而形成蚀刻光阻,以横型蚀刻线,将形成载体残留部10C的边的侧作为前头,使基板10在多个滚筒上移动并施予蚀刻处理,以三氯化铁水溶液除去无蚀刻光阻部分的第3金属层24。然后,以氢氧化钠水溶液除去干膜光阻,制作配线基板20(参照图5的(D))。
对得到的配线基板20进行阻焊形成处理以及镀金加工,并施予切断加工成封装尺寸。制作完成的配线基板20无破损,使用基板10可容易且良好地制造配线基板20。
[实施例2]
如下形成基板40,使用该基板40形成配线基板50。
<基板40的制造>
准备使用厚度40μm的附载体铜箔的覆铜积层板(三菱瓦斯化学制HL832NS、附18μm载体铜箔的2μm铜箔)(参照图8),并为了于外周区域40B形成载体残留部40C,沿着短边的1边,于载体41B的外周区域40B、或是外周区域40B与电路形成区域40A的境界部及外周区域40B,通过切割机切入切口41C。切口41C,是于从侧边离40mm的位置切入。接着,对已切入切口41C的载体41B,留下沿着短边的1边的载体残留部40C的部分,剥离除此以外的部分。由此,沿着短边的1边,制作形成宽40mm的载体残留部40C的基板40(参照图7)。
<使用基板40的配线基板50的制造>
(贯通孔的形成)
于基板40,通过二氧化碳雷射加工机(日立维亚机械股份公司制、商品名:LC-1C/21)以光束照射径Φ0.21mm、频率500Hz、脉冲宽度10μs的条件,形成贯通孔53(参照图9的(A))。然后,使用温度80±5℃、浓度55±10g/L的过锰酸钠水溶液施予除胶渣处理。
(层间连接及导体层的形成)
接着,以无电解镀铜施予镀覆处理形成为0.4μm~0.8μm的厚度后,以电解镀铜实施8μm的厚度的镀覆,形成导体层54(参照图9的(B))。由此,极薄金属箔层41A形成电连接。
(图案化)
接着,实施导体层54的整面,以温度110±10℃、压力0.50±0.02MPa迭层干膜光阻(Nichigo-Morton股份公司制、商品名:NIT225)。接着,覆盖负型光罩后,以平行曝光机印刷电路图案,并以1%碳酸钠水溶液显影干膜光阻而形成蚀刻光阻,以横型蚀刻线,将形成载体残留部40C的边的侧作为前头,使基板40在多个滚筒上移动并施予蚀刻处理,以三氯化铁水溶液除去无蚀刻光阻部分的导体层54。然后,以氢氧化钠水溶液除去干膜光阻,制作配线基板50(参照图9的(C))。
对得到的配线基板50进行阻焊形成处理以及镀金加工,并施予切断加工成封装尺寸。制作完成的配线基板50无破损,使用基板40可容易且良好地制造配线基板50。
[比较例1]
于载体剥离步骤中,除了将厚度18μm的载体全部剥离以外,其余皆通过与实施例1相同的步骤制作基板。对制作的基板,与实施例1相同,通过二氧化碳雷射加工机形成贯通孔,完成除胶渣处理后,以无电解镀铜、电解镀铜实施8μm的厚度的镀覆。接着,与实施例1相同,迭层干膜光阻,进行干膜光阻的显影。然后,使用横型蚀刻线,在多个滚筒上移动,并尝试以三氯化铁水溶液除去无蚀刻光阻部分的铜箔,但基板被横型蚀刻线的搬送滚筒卡住,导致基板变形而破损。
[比较例2]
除了第1绝缘性树脂层使用厚度41μm的预浸料(三菱瓦斯化学制GHPL-830NSSI72),第2绝缘性树脂层使用厚度45μm的预浸料(三菱瓦斯化学制GHPL-830NS SI74),并且于载体剥离步骤中,将厚度18μm的载体全部剥离以外,其余皆通过与实施例1相同的步骤制作基板。基板的厚度(电路形成区域的厚度)为97μm。也即,比较例2,是将载体全部剥离,基板(电路形成区域)的厚度较厚。对制作的基板,与实施例1相同,通过二氧化碳雷射加工机形成贯通孔,完成除胶渣处理后,以无电解镀铜、电解镀铜实施8μm的厚度的镀覆。接着,与实施例1相同,迭层干膜光阻,进行干膜光阻的显影。然后,使用横型蚀刻线,在多个滚筒上移动,以三氯化铁水溶液除去无蚀刻光阻部分的铜箔。然后,以氢氧化钠水溶液除去干膜光阻,制作配线基板。
对得到的配线基板进行阻焊形成处理以及镀金加工,并施予切断加工成封装尺寸。制作完成的配线基板虽无破损,且可良好地制造配线基板,但厚度较厚,难以对应于薄型化。
[比较例3]
准备使用与实施例2相同的厚度40μm的附载体铜箔的覆铜积层板(三菱瓦斯化学制HL832NS、附18μm载体铜箔的2μm铜箔),将18μm的载体全部剥离,得到基板。接着,与实施例2相同,通过二氧化碳雷射加工机形成贯通孔,完成除胶渣处理后,以无电解镀铜、电解镀铜实施8μm的厚度的镀覆。接着,与实施例2相同,迭层干膜光阻,进行干膜光阻的显影。然后,使用横型蚀刻线,在多个滚筒上移动,并尝试以三氯化铁水溶液除去无蚀刻光阻部分的铜箔,但基板被横型蚀刻线的搬送滚筒卡住,导致基板变形而破损。
[比较例4]
准备使用与实施例2相同的厚度40μm的附载体铜箔的覆铜积层板(三菱瓦斯化学制HL832NS、附18μm载体铜箔的2μm铜箔),将18μm的载体全部剥离,得到基板。接着,与实施例2相同,通过二氧化碳雷射加工机形成贯通孔,完成除胶渣处理后,以无电解镀铜、电解镀铜实施8μm的厚度的镀覆。接着,与实施例2相同,迭层干膜光阻,进行干膜光阻的显影。接着,为了使用横型蚀刻线并以三氯化铁水溶液除去无蚀刻光阻部分的铜箔,而在基板的1边以接着胶带黏贴厚度0.10mm的引导板。将黏贴的引导板作为前头,通过横型蚀刻线,以三氯化铁水溶液除去无蚀刻光阻部分的铜箔。然后,以氢氧化钠水溶液除去干膜光阻,制作配线基板。
为了对得到的配线基板进行阻焊形成处理,而拆除引导板并涂布阻焊剂。接着,为了在横型线进行阻焊剂的显像,再次于基板黏贴引导板。接着,为了进行镀金加工并施予切断加工成封装尺寸,又再次拆除引导板并施予切断加工成封装尺寸。根据比较例2,虽然可进行配线基板的制作,但需要多次地进行引导板的安装、拆除,非常费事。此外,由于引导板的安装不良,而有基板破损的风险,且于拆除作业时对基板施加应力,也有导致使基板破损的可能性。进一步,也有在引导板的胶带的界面将药液带入下个步骤的风险。
产业上的可利用性
本发明可用于半导体封装的配线基板。
附图标记说明:
10:基板
10A:电路形成区域
10B:外周区域
10C:载体残留部
11:附载体的极薄金属箔层
11A:极薄金属箔层
11B:载体
11C:切口
12:第1金属层
13:第1绝缘性树脂层
14:第2金属层
15:第2绝缘性树脂层
16:核芯树脂层
17:第1积层体
18:第2积层体
20:配线基板
21:绝缘层
22:配线导体
23:非贯通孔
24:第3金属层
30A、30B:基板
40:基板
40A:电路形成区域
40B:外周区域
40C:载体残留部
41:附载体的极薄金属箔层
41A:极薄金属箔层
41B:载体
41C:切口
42:树脂层
43:第3积层体
50:配线基板
51:绝缘层
52:配线导体
53:贯通孔
54:导体层
60:基板。

Claims (5)

1.一种基板,其于至少一边的面侧,具有积层载体及极薄金属箔层的附载体的极薄金属箔层,其特征在于:
具有电路形成区域、及设于该电路形成区域的外周的外周区域;
该电路形成区域,是该附载体的极薄金属箔层之中除去该载体并露出该极薄金属箔层,且厚度为80μm以下;
于该外周区域的至少一部分,残留有该载体,而设有以该载体覆盖该极薄金属箔层表面的载体残留部。
2.一种基板,其于至少一边的面侧,具有积层载体及极薄金属箔层的附载体的极薄金属箔层,其特征在于:
具有电路形成区域、及设于该电路形成区域的外周的外周区域;
为了于该电路形成区域除去该载体,并且于该外周区域的至少一部分使该载体残留并形成载体残留部,于是在该外周区域与该电路形成区域的境界部、以及该外周区域之中的至少一边,于该载体设有从该载体表层至该极薄金属箔层的切口。
3.根据权利要求1或2所述的基板,其中,该外周区域的宽度,是1mm以上300mm以下的范围内。
4.一种配线基板的制造方法,其使用如权利要求1或2所述的基板,其特征在于,包含:
搬送步骤,是将该载体残留部作为前头侧,并使该基板在多个滚筒上移动而搬送。
5.根据权利要求4所述的配线基板的制造方法,其中,于该搬送步骤中进行蚀刻。
CN202280023716.6A 2021-03-29 2022-03-15 基板及配线基板的制造方法 Pending CN117044410A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021054770 2021-03-29
JP2021-054770 2021-03-29
PCT/JP2022/011600 WO2022209851A1 (ja) 2021-03-29 2022-03-15 基板及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
CN117044410A true CN117044410A (zh) 2023-11-10

Family

ID=83458974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280023716.6A Pending CN117044410A (zh) 2021-03-29 2022-03-15 基板及配线基板的制造方法

Country Status (5)

Country Link
JP (1) JPWO2022209851A1 (zh)
KR (1) KR20230163408A (zh)
CN (1) CN117044410A (zh)
TW (1) TW202239288A (zh)
WO (1) WO2022209851A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100751994B1 (ko) * 2006-06-30 2007-08-28 삼성전기주식회사 동박적층판 및 이의 제조 방법
US11990349B2 (en) * 2018-12-14 2024-05-21 Mitsubishi Gas Chemical Company, Inc. Method for producing package substrate for loading semiconductor device
US12119277B2 (en) 2018-12-14 2024-10-15 Mitsubishi Gas Chemical Company, Inc. Method for producing package substrate for mounting semiconductor device

Also Published As

Publication number Publication date
KR20230163408A (ko) 2023-11-30
WO2022209851A1 (ja) 2022-10-06
JPWO2022209851A1 (zh) 2022-10-06
TW202239288A (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
JP4273895B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
JP7172597B2 (ja) 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法
JP5413693B2 (ja) 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法
EP3480843B1 (en) Method for manufacturing package substrate for carrying semiconductor element, and method for manufacturing semiconductor element-mounted substrate
US12119277B2 (en) Method for producing package substrate for mounting semiconductor device
JP5029911B2 (ja) 回路形成用支持基板と、半導体素子搭載用パッケージ基板及び基板の製造方法
US11990349B2 (en) Method for producing package substrate for loading semiconductor device
CN117044410A (zh) 基板及配线基板的制造方法
JPWO2018199003A1 (ja) 支持体及びそれを用いた半導体素子実装基板の製造方法
WO2023054517A1 (ja) 半導体素子搭載用パッケージ基板の製造方法
WO2023106208A1 (ja) 支持体付き配線基板、支持体付き配線基板の製造方法、及び、電子部品実装基板の製造方法
CN118020150A (zh) 半导体元件搭载用封装基板的制造方法
CN118339932A (zh) 带支撑体的布线基板、带支撑体的布线基板的制造方法和电子部件安装基板的制造方法
CN111373849A (zh) 带经图案化的金属箔的层叠体的制造方法和带经图案化的金属箔的层叠体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination