JPWO2018199003A1 - 支持体及びそれを用いた半導体素子実装基板の製造方法 - Google Patents
支持体及びそれを用いた半導体素子実装基板の製造方法 Download PDFInfo
- Publication number
- JPWO2018199003A1 JPWO2018199003A1 JP2019514480A JP2019514480A JPWO2018199003A1 JP WO2018199003 A1 JPWO2018199003 A1 JP WO2018199003A1 JP 2019514480 A JP2019514480 A JP 2019514480A JP 2019514480 A JP2019514480 A JP 2019514480A JP WO2018199003 A1 JPWO2018199003 A1 JP WO2018199003A1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- resin
- substrate
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B27/00—Layered products comprising a layer of synthetic resin
- B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
- B32B17/02—Layered products essentially comprising sheet glass, or glass, slag, or like fibres in the form of fibres or filaments
- B32B17/04—Layered products essentially comprising sheet glass, or glass, slag, or like fibres in the form of fibres or filaments bonded with or embedded in a plastic substance
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
- B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
- B32B17/061—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of metal
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B27/00—Layered products comprising a layer of synthetic resin
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
- B32B7/04—Interconnection of layers
- B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2305/00—Condition, form or state of the layers or laminate
- B32B2305/07—Parts immersed or impregnated in a matrix
- B32B2305/076—Prepregs
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/08—PCBs, i.e. printed circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81053—Bonding environment
- H01L2224/81095—Temperature settings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81399—Material
- H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/81444—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
Abstract
Description
更には、その支持体を用いた半導体素子実装基板の製造方法を提供することを目的とする。
[1]
耐熱フィルム層と、樹脂層と、含む支持体であって、
前記樹脂層の少なくとも一方の面(第1の面)に前記耐熱フィルム層が積層されており、
前記樹脂層が半硬化状態(Bステージ)である、支持体。
[2]
前記樹脂層の前記耐熱フィルム層が積層された面とは反対側の面(第2の面)に、銅箔が更に積層された、前記[1]に記載の支持体。
[3]
前記耐熱フィルム層は、ポリイミド樹脂、ポリアミドイミド樹脂、ナイロン樹脂及びフッ素系樹脂からなる群から選択される1種以上の樹脂を含む、前記[1]又は[2]に記載の支持体。
[4]
前記耐熱フィルム層は接着層付き耐熱フィルム層であって、前記接着層は、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂及びビニル樹脂からなる群から選択される1種以上の樹脂を含む、前記[1]〜[3]のいずれかに記載の支持体。
[5]
10〜400μmの厚さを有する、前記[1]〜[4]のいずれかに記載の支持体。
前記樹脂層はガラスクロスに熱硬化性樹脂を含浸させたプリプレグを含む、前記[1]〜[5]のいずれかに記載の支持体。
[7]
前記熱硬化性樹脂は、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、ビスマレイミドトリアジン樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂及びビニル樹脂からなる群から選択される1種以上の樹脂を含む、前記[6]に記載の支持体。
[8]
前記耐熱フィルム層は前記樹脂層よりも表面積が小さい、前記[1]〜[7]のいずれかに記載の支持体。
[9]
前記[1]〜[8]のいずれかに記載の支持体を用いた半導体素子実装基板の製造方法であって、
第1及び第2の配線導体が形成された回路形成基板に前記支持体をプレスして積層した後、前記配線導体上に半導体素子を実装する工程を含む、製造方法。
以下の工程を含む、前記[9]に記載の半導体素子実装基板の製造方法。
(a)第1の絶縁樹脂層と、剥型層と、銅箔と、をこの順で含む回路形成用支持基板を形成する工程
(b)前記回路形成用支持基板の前記銅箔上に、第1の配線導体を形成する工程
(c)前記第1の配線導体と接するように第2の絶縁樹脂層を配置し、前記第2の絶縁樹脂層を加熱及び加圧して積層する工程
(d)前記第2の絶縁樹脂層に、前記第1の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び/又は無電解銅めっきによって接続させて第2の配線導体を形成する工程
(e)前記第1及び第2の配線導体が形成された回路形成基板から、前記第1の絶縁樹脂層を剥離する工程
(f)前記回路形成基板から前記剥型層及び/又は前記銅箔を除去する工程
(g)前記回路形成基板に前記支持体をプレスして積層する工程
(h)前記回路形成基板の前記配線導体上に半導体素子を実装する工程
(i)前記回路形成基板から前記支持体を剥離する工程
前記工程(d)と前記工程(e)の間に、前記第1及び第2の配線導体が形成された回路形成基板に対して、絶縁樹脂層積層工程及び配線導体形成工程を繰り返し行い、ビルドアップ構造を形成する工程を更に含む、前記[10]に記載の半導体素子実装基板の製造方法。
[12]
前記工程(f)と前記工程(g)の間に、ソルダーレジスト層を形成する工程を更に含む、前記[10]又は[11]に記載の半導体素子実装基板の製造方法。
[13]
前記ソルダーレジスト層を形成する工程の後、金めっき層を形成する工程を更に含む、前記[12]に記載の半導体素子実装基板の製造方法。
[14]
前記工程(d)と前記工程(e)の間に、ソルダーレジスト層を形成する工程を含む、前記[10]又は[11]に記載の半導体素子実装基板の製造方法。
[15]
前記ソルダーレジスト層を形成する工程の後、金めっき層を形成する工程を更に含む、前記[14]に記載の半導体素子実装基板の製造方法。
以下の工程を含む、前記[9]に記載の半導体素子実装基板の製造方法。
(a)第1の絶縁樹脂層と、剥型層と、銅箔と、をこの順で含む回路形成用支持基板を形成する工程
(b)前記回路形成用支持基板の前記銅箔上に、第1の配線導体を形成する工程
(c)前記第1の配線導体と接するように第2の絶縁樹脂層を配置し、前記第2の絶縁樹脂層を加熱及び加圧して積層する工程
(d)前記第2の絶縁樹脂層に、前記第1の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び/又は無電解銅めっきによって接続させて第2の配線導体を形成する工程
(j)前記第1及び第2の配線導体が形成された回路形成基板に前記支持体をプレスして積層する工程
(k)前記支持体が積層された回路形成基板から、前記第1の絶縁樹脂層を剥離する工程
(l)前記回路形成基板から前記剥型層及び/又は前記銅箔を除去する工程
(h)前記回路形成基板の前記配線導体上に半導体素子を実装する工程
(i)前記回路形成基板から前記支持体を剥離する工程
前記工程(d)と前記工程(e)の間に、前記第1及び第2の配線導体が形成された回路形成基板に対して、絶縁樹脂層積層工程及び配線導体形成工程を繰り返し行い、ビルドアップ構造を形成する工程を更に含む、前記[16]に記載の半導体素子実装基板の製造方法。
[18]
前記工程(l)と前記工程(h)の間に、ソルダーレジスト層を形成する工程を更に含む、前記[16]又は[17]に記載の半導体素子実装基板の製造方法。
[19]
前記ソルダーレジスト層を形成する工程の後、金めっき層を形成する工程を更に含む、前記[18]に記載の半導体素子実装基板の製造方法。
なお、本実施形態において、「(メタ)アクリロ」とは「アクリロ」及びそれに対応する「メタクリロ」の両方を意味し、「(メタ)アクリル」とは「アクリル」及びそれに対応する「メタクリル」の両方を意味し、「(メタ)アクリレート」とは「アクリレート」及びそれに対応する「メタクリレート」の両方を意味する。
本実施形態における支持体は、
耐熱フィルム層と、樹脂層と、含む支持体であって、
前記樹脂層の少なくとも一方の面(第1の面)に前記耐熱フィルム層が積層されており、
前記樹脂層が半硬化状態(Bステージ)である。
樹脂層としては、特に限定されず、後述する第1及び第2の絶縁樹脂層と同様のものを用いることができるが、中でも、基板の耐熱性や寸法安定性の観点から、ガラスクロスに熱硬化性樹脂を含浸させたプリプレグを含むことが好ましい。
熱硬化性樹脂としては、例えば、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、ビスマレイミドトリアジン樹脂(「BT樹脂」とも称す)、イソシアネート樹脂、ベンゾシクロブテン樹脂及びビニル樹脂が挙げられる。これらの熱硬化性樹脂は、1種類を単独で用いてもよいし、2種類以上を混合して用いてもよい。これらの熱硬化性樹脂の中でも、基板の耐熱性や寸法安定性の観点から、ビスマレイミドトリアジン樹脂、エポキシ樹脂、シアネート樹脂及びマレイミド樹脂が好ましく、ビスマレイミドトリアジン樹脂がより好ましい。フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂及びビニル樹脂のそれぞれの具体例は、後述の絶縁材料の樹脂組成物に用いられる熱硬化性樹脂に記載のとおりである。
プリプレグとしては、市販品を用いることもでき、例えば、三菱ガス化学(株)製のGHPL−830NS(製品名)を使用することができる。
本実施形態における支持体は、樹脂層の少なくとも一方の面に耐熱フィルム層が積層されている。耐熱フィルム層としては、耐熱性樹脂からなるフィルムであれば特に限定されず、耐熱性樹脂としては、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、ナイロン樹脂及びフッ素系樹脂が挙げられる。これらの耐熱性樹脂は、1種類を単独で用いてもよいし、2種類以上を混合して用いてもよい。これらの耐熱性樹脂の中でも、耐熱性の観点から、ポリイミド樹脂、フッ素系樹脂が好ましい。
ポリアミドイミド樹脂としては、特に限定されず、例えば、トリメリット酸無水物、ベンゾフェノンテトラカルボン酸無水物及びビトリレンジイソシアネートをN−メチル−2−ピロリドン及び/又はN,N−ジメチルアセトアミドの溶剤中で加熱することで得られる樹脂や、トリメリット酸無水物、ジフェニルメタンジイソシアネート及びカルボキシル基末端(メタ)アクリロニトリル−ブタジエンゴムをN−メチル−2−ピロリドン及び/又はN,N−ジメチルアセトアミドなどの溶剤中で加熱することで得られるものが挙げられる。これらのポリアミドイミド樹脂は、1種類を単独で用いてもよいし、2種類以上を混合して用いてもよい。
ナイロン樹脂としては、特に限定されず、例えば、ナイロン6、ナイロン6,6及びアラミドが挙げられる。これらのナイロン樹脂は、1種類を単独で用いてもよいし、2種類以上を混合して用いてもよい。
フッ素系樹脂としては、特に限定されず、例えば、ポリテトラフルオロエチレン、ポリビニリデンフルオライド及びポリクロロトリフルオロエチレンが挙げられる。これらのフッ素系樹脂は、1種類を単独で用いてもよいし、2種類以上を混合して用いてもよい。
接着層を構成する樹脂としては、特に限定されず、例えば、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂、ビスマレイミドトリアジン樹脂及びビニル樹脂が挙げられる。これらの接着層を構成する樹脂は、1種類を単独で用いてもよいし、2種類以上を混合して用いてもよい。フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂及びビニル樹脂のそれぞれの具体例は、後述の絶縁材料の樹脂組成物に用いられる熱硬化性樹脂に記載のとおりである。
接着層付き耐熱フィルムとしては、市販品を用いることもでき、例えば、ニッカン工業(株)製のCISV(製品名)を使用することができる。
本実施形態における支持体は、前記絶縁樹脂層の前記耐熱フィルム層が積層された面とは反対側の面(第2の面)に、銅箔が更に積層されていてもよい。樹脂層の第2の面に銅箔が更に積層されていることにより、基板の剛性を高めることができるという利点を有する。
銅箔としては、後述する銅箔と同様のものを用いることができる。
本実施形態における半導体素子実装基板の製造方法は、前記支持体を用いた製造方法であって、第1及び第2の配線導体が形成された回路形成基板に前記支持体をプレスして積層した後、前記配線導体上に半導体素子を実装する工程を含む。本実施形態の半導体素子実装基板の製造方法は、前記支持体を用いることによって基板のハンドリング性を向上させることができるため、基板が極めて薄い場合であっても、半導体素子の実装やソルダーレジストの塗布が容易となる。
以下、より具体的な製造方法について説明する。
本発明を実施するための第1の形態(実施形態1)における半導体素子実装基板の製造方法は、以下の工程を含む。
(a)第1の絶縁樹脂層と、剥型層と、銅箔と、をこの順で含む回路形成用支持基板を形成する工程
(b)前記回路形成用支持基板の前記銅箔上に、第1の配線導体を形成する工程
(c)前記第1の配線導体と接するように第2の絶縁樹脂層を配置し、前記第2の絶縁樹脂層を加熱及び加圧して積層する工程
(d)前記第2の絶縁樹脂層に、前記第1の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び/又は無電解銅めっきによって接続させて第2の配線導体を形成する工程
(e)前記第1及び第2の配線導体が形成された回路形成基板から、前記第1の絶縁樹脂層を剥離する工程
(f)前記回路形成基板から前記剥型層及び/又は前記銅箔を除去する工程
(g)前記回路形成基板に前記支持体をプレスして積層する工程
(h)前記回路形成基板の前記配線導体上に半導体素子を実装する工程
(i)前記回路形成基板から前記支持体を剥離する工程
本実施形態における工程(a)は、第1の絶縁樹脂層と、剥型層と、銅箔と、をこの順で含む回路形成用支持基板を形成する工程である。
第1の絶縁樹脂層には、片面のみに剥型層と銅箔が配置されていてもよいが、これらの層が第1の絶縁樹脂層の両面に配置されていることが好ましい。すなわち、本実施形態における回路形成用支持基板は、剥型層付き2層コア基板であることが好ましい。図1を用いて回路形成用支持基板(剥型層付き2層コア基板)1の構成について説明する。図1Bに示すように、回路形成用支持基板1は、第1の絶縁樹脂層(例えば、プリプレグ)2の両面に、剥型層3と銅箔4とが、第1の絶縁樹脂層2の表面側から順に設けられている。
積層の方法や条件は、特に限定されるものではないが、例えば、温度220±2℃、圧力5±0.2MPa、保持時間60分間の条件にて真空プレスを実施することで、回路形成用支持基板を形成することができる。
工程(a)における第1の絶縁樹脂層としては、特に限定されるものではないが、例えば、ガラスクロスなどの基材に熱硬化性樹脂などの絶縁性の樹脂材料(絶縁材料)を含浸させたプリプレグや、絶縁性のフィルム材などを用いることができる。
硬化触媒としては、例えば、マンガン、鉄、コバルト、ニッケル、銅、亜鉛の金属類を用いることができ、具体的には、2−エチルヘキサン酸塩、オクチル酸塩などの有機金属塩やアセチルアセトン錯体などの有機金属錯体を挙げることができる。これらの硬化触媒は、1種類を単独で用いてもよいし、2種類以上を混合して用いてもよい。
第1の絶縁樹脂層の厚さは、所望に応じて適宜設定するので特に限定されないが、0.02mm〜2.0mmとすることができ、0.03mm〜0.2mmが好ましく、0.04mm〜0.15mmがより好ましい。
本実施形態における回路形成用支持基板は、剥型層を含む。剥型層は、ケイ素化合物を少なくとも含むことが好ましい。
銅箔は、特に限定されないが、通常、厚さが1μm〜5μmであり、好ましくは2μm〜4μmであり、更に好ましくは2.5μm〜3.5μmの極薄銅箔である。銅箔は、特に限定されないが、JISB0601:2001に示す10点の平均粗さ(Rzjis)が両面とも0.3μm〜3.0μmであることが好ましく、0.5μm〜2.0μmがより好ましく、0.7μm〜1.5μmが更に好ましい。
工程(b)は、前記の回路形成用支持基板の銅箔上に、第1の配線導体を形成する工程である。工程(b)を経ることで、図1Cに示すように、回路形成用支持基板1の銅箔4上に第1の配線導体5が形成される。第1の配線導体の形成手段は、特に限定されず、例えば、以下の工程によって第1の配線導体を形成することができる。
工程(c)は、前記第1の配線導体と接するように第2の絶縁樹脂層を配置し、前記第2の絶縁樹脂層を加熱及び加圧して積層する工程である。工程(c)は、前記第2の絶縁樹脂層上に金属層を更に配置し、加熱及び加圧して、前記第2の絶縁樹脂層と前記金属層とを積層する工程であってもよい。工程(c)を経ることで、図1Dに示すように、第1の配線導体5と接するように第2の絶縁樹脂層6と金属層7とを積層させることができる。なお、図1Dにおいては、金属層を設けた態様をしているが本発明は当該態様に限定されるものではない。
第2の絶縁樹脂層としては、市販品を用いることもでき、例えば、三菱ガス化学(株)製のCRS−381 NSI(製品名)を使用することができる。
工程(d)は、前記第2の絶縁樹脂層に、前記第1の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び/又は無電解銅めっきによって接続させて、第2の配線導体を形成する工程である。第2の配線導体形成工程(d)においては、電解銅めっき及び/又は無電解銅めっきが施されることにより、図1Eに示すように、第1の配線導体5と金属層7とが、非貫通孔の内壁に形成されためっき銅を通じて電気的に接続される。その後、図1Fに示すように、金属層7をパターニングすることにより、第2の絶縁樹脂層6上に第2の配線導体8を形成することができる。
工程(e)は、前記第1及び第2の配線導体が形成された回路形成基板から、前記第1の絶縁樹脂層を剥離する工程である。工程(e)を経ると、図1Gに示すように、剥型層3との界面において第1の絶縁樹脂層が剥離され、剥型層3と銅箔4上に、第1の配線導体5、第2の絶縁樹脂層6及び第2の配線導体8が積層した積層体が形成される。
工程(f)は、前記回路形成基板から前記剥型層3及び/又は前記銅箔4を除去する工程である。工程(f)を経ると、図1Hに示すように、第1の配線導体5(内層)が第2の絶縁樹脂層6中に埋設されており、第1の配線導体5(内層)と第2の配線導体8(外層)とが電気的に接合された半導体素子搭載用の回路形成基板10を形成することができる。工程(f)においては、例えば、前記剥型層及び/又は前記銅箔(好ましくは、極薄銅箔)の除去を硫酸系又は過酸化水素系エッチング液を用いて除去することができる。例えば、工程(e)において、第1の絶縁樹脂層が剥型層との界面において剥離された場合、及び、剥型層が破壊されてその一部が第1の絶縁樹脂層と共に剥離された場合には、除去工程(f)において剥型層の全体又はその一部及び銅箔が除去される。また、工程(e)において第1の絶縁樹脂層が剥型層と共に剥型層と銅箔との界面で剥離された場合、除去工程(f)においては銅箔のみが除去されることとなる。硫酸系又は過酸化水素系エッチング液は、特に限定されず、当業界で使用されているものを適宜選択して使用することができる。
工程(g)は、前記回路形成基板に前記した支持体をプレスして積層する工程である。具体的には、回路形成基板の第2の配線導体8が形成された面に、支持体の耐熱フィルム層11が接するように配置した後、プレスする。工程(g)を経ると、図1Iに示すように、回路形成基板の第2の配線導体が形成された面に支持体が積層された積層体20が形成される。なお、図1Iに示した図は、回路形成基板の片面にソルダーレジストを塗布してソルダーレジスト層9を形成した後、支持体をプレスして積層した場合の積層体を示すが、回路形成基板の両面にソルダーレジスト層が形成された構造体又はソルダーレジスト層9を形成せずに、工程(f)から直接工程(g)を実施した構造体を使用してもよい。
工程(h)は、前記回路形成基板の配線導体上に半導体素子を実装する工程である。工程(h)を経ると、図1Jに示すように、半導体素子が実装された積層体が形成される。図1Jは、第1の配線導体上に、はんだボール13を介してペアチップ14が実装され、更に、モールド樹脂15によって樹脂封止されている。
工程(i)は、前記回路形成基板から前記支持体を剥離する工程である。工程(i)を経ると、図1Kに示すように、半導体素子が実装された積層体から支持体が剥離され、半導体素子実装基板30を得ることができる。支持体を剥離する手段は物理的手段又は化学的手段のいずれも採用することができるが、例えば、耐熱フィルム層に物理的な力を加えて、物理的に支持体を剥離することが好ましい。
本発明を実施するための第2の形態(実施形態2)における半導体素子実装基板の製造方法は、以下の工程を含む。
(a)第1の絶縁樹脂層と、剥型層と、銅箔と、をこの順で含む回路形成用支持基板を形成する工程
(b)前記回路形成用支持基板の前記銅箔上に、第1の配線導体を形成する工程
(c)前記第1の配線導体と接するように第2の絶縁樹脂層を配置し、前記第2の絶縁樹脂層を加熱及び加圧して積層する工程
(d)前記第2の絶縁樹脂層に、前記第1の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び/又は無電解銅めっきによって接続させて第2の配線導体を形成する工程
(j)前記第1及び第2の配線導体が形成された回路形成基板に前記支持体をプレスして積層する工程
(k)前記支持体が積層された回路形成基板から、前記第1の絶縁樹脂層を剥離する工程
(l)前記回路形成基板から前記剥型層及び/又は前記銅箔を除去する工程
(h)前記回路形成基板の前記配線導体上に半導体素子を実装する工程
(i)前記回路形成基板から前記支持体を剥離する工程
ここで、工程(a)〜(d)、(h)、(i)は、前記した実施形態1における各工程と同様であるので、説明を省略する。
なお、実施形態2においても、実施形態1と同様に、3層構造以上(3層構造、4層構造、・・・n層構造)のビルドアップ構造を有する半導体素子搭載用パッケージ基板を形成してもよい。すなわち、前記工程(d)と前記工程(e)の間に、前記第1及び第2の配線導体が形成された回路形成基板に対して、絶縁樹脂層積層工程及び配線導体形成工程を繰り返し行い、ビルドアップ構造を形成する工程を更に含んでいてもよい。
工程(j)は、前記第1及び第2の配線導体が形成された回路形成基板(図2A)に前記支持体をプレスして積層する工程である。具体的には、回路形成基板の第2の配線導体8が形成された面に、支持体の耐熱フィルム層11が接するように配置した後、プレスする。工程(j)を経ると、図2Bに示すように、回路形成基板の第2の配線導体が形成された面に支持体が積層された積層体が形成される。なお、図2Bに示した図は、回路形成基板にソルダーレジストを塗布してソルダーレジスト層9を形成した後、支持体をプレスして積層した場合の積層体を示すが、ソルダーレジスト層を形成せずに、工程(d)から直接工程(j)を実施してもよい。ソルダーレジスト層の形成する方法は、前記のとおりである。
支持体をプレスする方法としては、前記した工程(g)と同様である。
工程(k)は、前記支持体が積層された回路形成基板から、前記第1の絶縁樹脂層を剥離する工程である。工程(k)を経ると、図2Cに示すように、剥型層3との界面において第1の絶縁樹脂層が剥離され、剥型層3と銅箔4上に、第1の配線導体5、第2の絶縁樹脂層6及び第2の配線導体8が積層し、第2の配線導体が形成された面に支持体が積層された積層体が形成される。
工程(l)は、前記回路形成基板から前記剥型層及び/又は前記銅箔を除去する工程である。工程(l)を経ると、図2Dに示すように、第1の配線導体5(内層)が第2の絶縁樹脂層6中に埋設されており、第1の配線導体5(内層)と第2の配線導体8(外層)とが電気的に接合された半導体素子搭載用の回路形成基板に支持体が積層された積層体20を形成することができる。工程(l)においては、例えば、前記剥型層及び/又は前記極薄銅箔の除去を硫酸系又は過酸化水素系エッチング液を用いて除去することができる。例えば、工程(k)において、第1の絶縁樹脂層が剥型層との界面において剥離された場合、及び、剥型層が破壊されてその一部が第1の絶縁樹脂層と共に剥離された場合には、除去工程(l)において剥型層の全体又はその一部及び銅箔が除去される。また、工程(k)において第1の絶縁樹脂層が剥型層と共に剥型層と銅箔との界面で剥離された場合、除去工程(l)においては銅箔のみが除去されることとなる。硫酸系又は過酸化水素系エッチング液は、特に限定されず、当業界で使用されているものを適宜選択して使用することができる。
なお、本発明はこれらの実施形態に特に限定されることはなく、前記した実施形態1及び実施形態2以外のその実施形態も包含する。
<支持体の作製>
ビスマレイミドトリアジン樹脂(BT樹脂)をガラスクロス(ガラス繊維)に含浸させてBステージとしたプリプレグ(厚さ0.100mm:三菱ガス化学(株)製、製品名:GHPL−830NS ST56)の片面に、厚さ27μmの接着層付きポリイミドフィルム(接着層の厚さ:15μm、ニッカン工業株式会社製、製品名:CISV)を、接着層面が絶縁樹脂層と接するように配置し、もう一方の面に厚さ18μmの銅箔(三井金属鉱業株式会社製、製品名:3EC−VLP)を配置し、温度80±2℃、圧力1.0±0.2MPa、保持時間3分間の条件にて真空プレスを実施し、支持体(a)(厚さ145μm)を作製した。
ビスマレイミドトリアジン樹脂(BT樹脂)をガラスクロス(ガラス繊維)に含浸させてBステージとしたプリプレグ(厚さ0.100mm:三菱ガス化学(株)製、製品名:GHPL−830NS ST56)の両面に、厚さ12μmの銅箔にシラン化合物で構成された剥型層が塗布により形成された剥型層付銅箔(JX日鉱日石金属株式会社製、製品名:PCS)を、剥型層面が前記プリプレグと接するように配置し、温度220±2℃、圧力5±0.2MPa、保持時間60分間の条件にて真空プレスを実施した。その後、過水硫酸系のソフトエッチング液を用いたエッチングにより前記銅箔の厚さを3μmに調整して、第1の絶縁樹脂層の両面に剥型層と銅箔とがこの順で設けられた回路形成用支持基板を作製した。
回路形成用支持基板に、日立ビアメカニクス株式会社製のルータ加工機を用いてガイド穴を形成し、その後、過水硫酸系のソフトエッチング液を用いて表面を1〜2μmエッチングした。次いで、温度110±10℃、圧力0.50±0.02MPaの条件で、ドライフィルムレジストNIT225(ニチゴー・モートン株式会社製、製品名)をラミネートした。ドライフィルムレジストへの回路パターンの焼付けを、前記ガイド穴を基準として平行露光機にて実施した後、1%炭酸ナトリウム水溶液を用いてドライフィルムレジストを現像し、めっき用レジストパターンを形成した。次いで、硫酸銅濃度60〜80g/L、硫酸濃度150〜200g/Lの硫酸銅めっきラインにて15〜20μmほどのパターン電解銅めっき(電解銅めっき)を施し、第1の配線導体を形成した。その後、アミン系のレジスト剥離液を用いてドライフィルムレジストを剥離除去した。
絶縁樹脂との密着力を得るため、第1の配線導体(銅パターン)表面を、銅表面粗化液CZ−8100(メック株式会社製、製品名)を用いて粗化処理を施した。次いで、第1の配線導体が形成された回路形成用支持基板の両面に、ビスマレイミドトリアジン樹脂(BT樹脂)をガラスクロス(ガラス繊維)に含浸させてBステージとしたプリプレグ(厚さ0.100mm:三菱ガス化学(株)製、製品名:GHPL−830NS ST56)を配置した。次いで、プリプレグ上に厚さ18μmのキャリア銅箔付極薄銅箔(極薄銅箔(金属層);厚さ2μm:三井金属鉱業株式会社製、製品名:MTEx)を、キャリア銅箔側がプリプレグと接するように配置し、圧力2.5±0.2MPa、温度220±2℃、保持時間60分間の条件で、真空プレスした。その後、厚さ18μmのキャリア銅箔を剥離して、第1の配線導体上に第2の絶縁樹脂層と厚さ2μmの極薄銅箔とが積層された回路形成用支持基板を得た。
第1の配線導体上に第2の絶縁樹脂層と金属層とが積層された回路形成用支持基板の両面に、炭酸ガスレーザー加工機LC−1C/21(日立ビアメカニクス株式会社製、製品名)を用いて、ビーム照射径Φ0.21mm、周波数500Hz、パルス幅10μs、照射回数7ショットの条件にて1穴ずつ加工し、金属層を介して第2の絶縁樹脂層に、前記第1の配線導体に達する非貫通孔を形成した。
第2の配線導体を形成した後、剥型層付銅箔と第1の絶縁樹脂層(プリプレグ層)の境界部に物理的な力を加えて、第1の配線導体及び第2の配線導体が形成された回路形成用支持基板から、第1の絶縁樹脂層(プリプレグ層)を剥離し、一組の積層体とした。
剥離工程(e)において、第1の絶縁樹脂層(プリプレグ層)を剥離した後、極薄銅箔と剥型層とを、過水硫酸系のソフトエッチング液を用いて除去した。その後、10μmのソルダーレジストを形成し、金めっき仕上げを行った。
除去工程(f)において、10μmのソルダーレジストを形成し、金めっき仕上げを行った回路形成基板の片側を支持体(a)のポリイミド層が接するように配置し、温度160±2℃、圧力3.0±0.2MPa、保持時間60分間の条件にて真空プレスを実施し、積層体を作製した。
工程(g)において得られた積層体をパッケージサイズに切断加工し、半導体素子搭載用パッケージ基板を得た。次いで金めっき層上に半田ボールを搭載して約260℃にてリフローを行い、半田ボールが形成された多層プリント配線板を作製した。その後、得られた多層プリント配線板とアルミ電極部に金ワイヤのボールボンディング法によって金バンプを形成したベアチップとを位置合せし、多層プリント配線板上にベアチップをマウントした。次いで、ベアチップをマウントした多層プリント配線板を約260℃でリフローしてはんだ接続を行った後、洗浄し、モールド樹脂にて樹脂封止を行った。その後、ソルダーレジスト層とポリイミド層の境界部に物理的な力を加えて、多層プリント配線板から支持体(a)を剥離して、半導体素子実装基板を作製した。
<工程(c)>
実施例1における工程(a)及び工程(b)を行い、絶縁樹脂層との密着力を得るため、第1の配線導体(銅パターン)表面を、銅表面粗化液CZ−8100(メック株式会社製、製品名)を用いて粗化処理を施した。次いで、第1の配線導体が形成された回路形成用支持基板の両面に、ビスマレイミドトリアジン樹脂(BT樹脂)を厚さ18μmのキャリア銅箔付極薄銅箔(極薄銅箔(金属層);厚さ2μm:三井金属鉱業株式会社製、製品名:MTEx)に塗布してBステージ化した樹脂付き銅箔(厚さ15μm:三菱ガス化学(株)製、製品名:CRS−381 NSI)を配置し、圧力2.5±0.2MPa、温度220±2℃、保持時間60分間の条件で、真空プレスした。その後、厚さ18μmのキャリア銅箔を剥離して、第1の配線導体上に第2の絶縁樹脂層と厚さ2μmの極薄銅箔とが積層された回路形成用支持基板を得た。
第1の配線導体上に第2の絶縁樹脂層と金属層とが積層された回路形成用支持基板の両面に、炭酸ガスレーザー加工機LC−1C/21(日立ビアメカニクス株式会社製、製品名)を用いて、ビーム照射径Φ0.21mm、周波数500Hz、パルス幅10μs、照射回数7ショットの条件にて1穴ずつ加工し、金属層を介して第2の絶縁樹脂層に、前記第1の配線導体に達する非貫通孔を形成した。
次いで非貫通孔が形成された回路形成用支持基板に対し、温度80±5℃、濃度55±10g/Lの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施し、更に、無電解銅めっきにて0.4〜0.8μmの厚みのめっきを実施した後、電解銅めっきにて15〜20μmの厚みのめっきを実施した。これにより、非貫通孔の内壁がめっきによって接続され、第1の配線導体(内層)と金属層(外層)とが、非貫通孔内壁のめっきによって電気的に接続されたことになる。
次に、基板表面(金属層)の整面を実施し、温度110±10℃、圧力0.50±0.02MPaの条件でドライフィルムレジストNIT225(ニチゴー・モートン株式会社製、製品名)をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機を用いて回路パターンを焼付け、その後、1%炭酸ナトリウム水溶液を用いてドライフィルムレジストを現像してエッチングレジストを形成した。次いで、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液を用いてドライフィルムレジストを除去し、第2の配線導体を形成した。
第2の配線導体を形成した後、第2の配線導体上に10μmのソルダーレジストを形成し、剥型層付銅箔と第1の絶縁樹脂層(プリプレグ層)の境界部に物理的な力を加えて、第1の配線導体及び第2の配線導体が形成された回路形成用支持基板から、第1の絶縁樹脂層(プリプレグ層)を剥離し、一組の積層体とした。
剥離工程(e)において、第1の絶縁樹脂層(プリプレグ層)を剥離した後、極薄銅箔と剥型層とを、過水硫酸系のソフトエッチング液を用いて除去した。その後、10μmのソルダーレジストを形成し、金めっき仕上げを行った。
除去工程(f)において、10μmのソルダーレジストを形成し、金めっき仕上げを行った回路形成基板の片側を支持体(a)のポリイミド部が接するように配置し、温度160±2℃、圧力3.0±0.2MPa、保持時間60分間の条件にて真空プレスを実施し、積層体を作製した。
工程(g)において得られた積層体をパッケージサイズに切断加工し、半導体素子搭載用パッケージ基板を得た。次いで金めっき層上に半田ボールを搭載して約260℃にてリフローを行い、半田ボールが形成された多層プリント配線板を作製した。その後、得られた多層プリント配線板とアルミ電極部に金ワイヤのボールボンディング法によって金バンプを形成したベアチップとを位置合せし、多層プリント配線板上にベアチップをマウントした。次いで、ベアチップをマウントした多層プリント配線板を約260℃でリフローしてはんだ接続を行った後、洗浄し、モールド樹脂にて樹脂封止を行った。その後、ソルダーレジスト層とポリイミド層の境界部に物理的な力を加えて、多層プリント配線板から支持体(a)を剥離して、半導体素子実装基板を作製した。
<工程(j)>
実施例2における工程(a)から工程(d)までを順次行い、第2の配線導体上に10μmのソルダーレジストを形成し、金めっき仕上げを行った。その後、回路形成用支持基板の片側を支持体(a)のポリイミド部が接するように配置し、温度160±2℃、圧力3.0±0.2MPa、保持時間60分間の条件にて真空プレスを実施し、積層体を作製した。
剥離工程において、積層体から第1の絶縁樹脂層(プリプレグ層)を剥離した後、極薄銅箔と剥型層とを、過水硫酸系のソフトエッチング液を用いて除去した。その後、10μmのソルダーレジストを形成した。
工程(l)において得られた積層体をパッケージサイズに切断加工し、半導体素子搭載用パッケージ基板を得た。次いで金めっき層上に半田ボールを搭載して約260℃にてリフローを行い、半田ボールが形成された多層プリント配線板を作製した。その後、得られた多層プリント配線板とアルミ電極部に金ワイヤのボールボンディング法によって金バンプを形成したベアチップとを位置合せし、多層プリント配線板上にベアチップをマウントした。次いで、ベアチップをマウントした多層プリント配線板を約260℃でリフローしてはんだ接続をおこなった後、洗浄し、モールド樹脂にて樹脂封止を行った。その後、ソルダーレジスト層とポリイミド層の境界部に物理的な力を加えて、多層プリント配線板から支持体(a)を剥離して、半導体素子実装基板を作製した。
支持体(a)を用いずに、実施例1における工程(a)から工程(f)、工程(h)及び工程(i)までを順次行い、半導体素子搭載用パッケージ基板を作製した(厚み60μm)。その後、金めっき層上に半田ボールを搭載して約260℃にてリフローを行ったが、基板が薄く剛性も小さいため、基板が破損してしまった。
2・・・第1の絶縁樹脂層
3・・・剥型層
4・・・銅箔
5・・・第1の配線導体
6・・・第2の絶縁樹脂層
7・・・金属層
8・・・第2の配線導体
9・・・ソルダーレジスト層
10・・・回路形成基板
11・・・耐熱フィルム層
12・・・樹脂層
13・・・はんだボール
14・・・ベアチップ
15・・・モールド樹脂
20・・・積層体
30・・・半導体素子実装基板
Claims (19)
- 耐熱フィルム層と、樹脂層と、含む支持体であって、
前記樹脂層の少なくとも一方の面(第1の面)に前記耐熱フィルム層が積層されており、
前記樹脂層が半硬化状態(Bステージ)である、支持体。 - 前記樹脂層の前記耐熱フィルム層が積層された面とは反対側の面(第2の面)に、銅箔が更に積層された、請求項1に記載の支持体。
- 前記耐熱フィルム層は、ポリイミド樹脂、ポリアミドイミド樹脂、ナイロン樹脂及びフッ素系樹脂からなる群から選択される1種以上の樹脂を含む、請求項1又は2に記載の支持体。
- 前記耐熱フィルム層は接着層付き耐熱フィルム層であって、前記接着層は、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂及びビニル樹脂からなる群から選択される1種以上の樹脂を含む、請求項1〜3のいずれか一項に記載の支持体。
- 10〜400μmの厚さを有する、請求項1〜4のいずれか一項に記載の支持体。
- 前記樹脂層はガラスクロスに熱硬化性樹脂を含浸させたプリプレグを含む、請求項1〜5のいずれか一項に記載の支持体。
- 前記熱硬化性樹脂は、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、ビスマレイミドトリアジン樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂及びビニル樹脂からなる群から選択される1種以上の樹脂を含む、請求項6に記載の支持体。
- 前記耐熱フィルム層は前記樹脂層よりも表面積が小さい、請求項1〜7のいずれか一項に記載の支持体。
- 請求項1〜8のいずれか一項に記載の支持体を用いた半導体素子実装基板の製造方法であって、
第1及び第2の配線導体が形成された回路形成基板に前記支持体をプレスして積層した後、前記配線導体上に半導体素子を実装する工程を含む、製造方法。 - 以下の工程を含む、請求項9に記載の半導体素子実装基板の製造方法。
(a)第1の絶縁樹脂層と、剥型層と、銅箔と、をこの順で含む回路形成用支持基板を形成する工程
(b)前記回路形成用支持基板の前記銅箔上に、第1の配線導体を形成する工程
(c)前記第1の配線導体と接するように第2の絶縁樹脂層を配置し、前記第2の絶縁樹脂層を加熱及び加圧して積層する工程
(d)前記第2の絶縁樹脂層に、前記第1の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び/又は無電解銅めっきによって接続させて第2の配線導体を形成する工程
(e)前記第1及び第2の配線導体が形成された回路形成基板から、前記第1の絶縁樹脂層を剥離する工程
(f)前記回路形成基板から前記剥型層及び/又は前記銅箔を除去する工程
(g)前記回路形成基板に前記支持体をプレスして積層する工程
(h)前記回路形成基板の前記配線導体上に半導体素子を実装する工程
(i)前記回路形成基板から前記支持体を剥離する工程 - 前記工程(d)と前記工程(e)の間に、前記第1及び第2の配線導体が形成された回路形成基板に対して、絶縁樹脂層積層工程及び配線導体形成工程を繰り返し行い、ビルドアップ構造を形成する工程を更に含む、請求項10に記載の半導体素子実装基板の製造方法。
- 前記工程(f)と前記工程(g)の間に、ソルダーレジスト層を形成する工程を更に含む、請求項10又は11に記載の半導体素子実装基板の製造方法。
- 前記ソルダーレジスト層を形成する工程の後、金めっき層を形成する工程を更に含む、請求項12に記載の半導体素子実装基板の製造方法。
- 前記工程(d)と前記工程(e)の間に、ソルダーレジスト層を形成する工程を含む、請求項10又は11に記載の半導体素子実装基板の製造方法。
- 前記ソルダーレジスト層を形成する工程の後、金めっき層を形成する工程を更に含む、請求項14に記載の半導体素子実装基板の製造方法。
- 以下の工程を含む、請求項9に記載の半導体素子実装基板の製造方法。
(a)第1の絶縁樹脂層と、剥型層と、銅箔と、をこの順で含む回路形成用支持基板を形成する工程
(b)前記回路形成用支持基板の前記銅箔上に、第1の配線導体を形成する工程
(c)前記第1の配線導体と接するように第2の絶縁樹脂層を配置し、前記第2の絶縁樹脂層を加熱及び加圧して積層する工程
(d)前記第2の絶縁樹脂層に、前記第1の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び/又は無電解銅めっきによって接続させて第2の配線導体を形成する工程
(j)前記第1及び第2の配線導体が形成された回路形成基板に前記支持体をプレスして積層する工程
(k)前記支持体が積層された回路形成基板から、前記第1の絶縁樹脂層を剥離する工程
(l)前記回路形成基板から前記剥型層及び/又は前記銅箔を除去する工程
(h)前記回路形成基板の前記配線導体上に半導体素子を実装する工程
(i)前記回路形成基板から前記支持体を剥離する工程 - 前記工程(d)と前記工程(e)の間に、前記第1及び第2の配線導体が形成された回路形成基板に対して、絶縁樹脂層積層工程及び配線導体形成工程を繰り返し行い、ビルドアップ構造を形成する工程を更に含む、請求項16に記載の半導体素子実装基板の製造方法。
- 前記工程(l)と前記工程(h)の間に、ソルダーレジスト層を形成する工程を更に含む、請求項16又は17に記載の半導体素子実装基板の製造方法。
- 前記ソルダーレジスト層を形成する工程の後、金めっき層を形成する工程を更に含む、請求項18に記載の半導体素子実装基板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017088834 | 2017-04-27 | ||
JP2017088834 | 2017-04-27 | ||
PCT/JP2018/016410 WO2018199003A1 (ja) | 2017-04-27 | 2018-04-23 | 支持体及びそれを用いた半導体素子実装基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018199003A1 true JPWO2018199003A1 (ja) | 2020-03-12 |
JP7145403B2 JP7145403B2 (ja) | 2022-10-03 |
Family
ID=63919037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019514480A Active JP7145403B2 (ja) | 2017-04-27 | 2018-04-23 | 支持体及びそれを用いた半導体素子実装基板の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11081367B2 (ja) |
EP (1) | EP3618587A4 (ja) |
JP (1) | JP7145403B2 (ja) |
KR (1) | KR102419707B1 (ja) |
CN (1) | CN110547053B (ja) |
WO (1) | WO2018199003A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020121651A1 (ja) * | 2018-12-14 | 2020-06-18 | 三菱瓦斯化学株式会社 | 半導体素子搭載用パッケージ基板の製造方法 |
CN114040590B (zh) * | 2021-10-22 | 2023-06-16 | 重庆康佳光电技术研究院有限公司 | 双面电路基板、显示面板及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101137A (ja) * | 2003-09-24 | 2005-04-14 | Hitachi Chem Co Ltd | 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法 |
JP2009038134A (ja) * | 2007-07-31 | 2009-02-19 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
JP2017045794A (ja) * | 2015-08-25 | 2017-03-02 | 大日本印刷株式会社 | 部品実装薄膜配線基材の製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003218524A (ja) * | 2002-01-25 | 2003-07-31 | Sumitomo Bakelite Co Ltd | 多層配線板および半導体パッケージ |
JP2006222406A (ja) * | 2004-08-06 | 2006-08-24 | Denso Corp | 半導体装置 |
JP2008205269A (ja) * | 2007-02-21 | 2008-09-04 | Toppan Printing Co Ltd | 半導体パッケージの製造方法、半導体パッケージ用基板、半導体パッケージ及び電子機器 |
JP2014090123A (ja) * | 2012-10-31 | 2014-05-15 | Nitto Denko Corp | 半導体装置の製造方法、及び、接着シート |
EP2717307A1 (en) | 2012-10-04 | 2014-04-09 | Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO | Releasable substrate on a carrier |
JP2014130856A (ja) | 2012-12-28 | 2014-07-10 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
US8962449B1 (en) | 2013-07-30 | 2015-02-24 | Micron Technology, Inc. | Methods for processing semiconductor devices |
TWI576032B (zh) * | 2014-05-26 | 2017-03-21 | 旭德科技股份有限公司 | 基板結構及其製作方法 |
EP3197251B1 (en) | 2014-07-18 | 2023-10-18 | Mitsubishi Gas Chemical Company, Inc. | Laminate and substrate for mounting a semiconductor device, and methods for producing the same |
JP6565118B2 (ja) * | 2015-08-24 | 2019-08-28 | 株式会社村田製作所 | 窒化アルミニウム圧電薄膜及びその製造方法、並びに圧電材及び圧電部品及び窒化アルミニウム圧電薄膜の製造方法 |
JP2017088834A (ja) | 2015-11-17 | 2017-05-25 | 旭化成株式会社 | 発泡体 |
US11217445B2 (en) | 2016-08-05 | 2022-01-04 | Mitsubishi Gas Chemical Company, Inc. | Supporting substrate, supporting substrate-attached laminate and method for manufacturing a package substrate for mounting a semiconductor device |
-
2018
- 2018-04-23 JP JP2019514480A patent/JP7145403B2/ja active Active
- 2018-04-23 WO PCT/JP2018/016410 patent/WO2018199003A1/ja unknown
- 2018-04-23 EP EP18791874.3A patent/EP3618587A4/en active Pending
- 2018-04-23 CN CN201880027221.4A patent/CN110547053B/zh active Active
- 2018-04-23 US US16/606,828 patent/US11081367B2/en active Active
- 2018-04-23 KR KR1020197020774A patent/KR102419707B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101137A (ja) * | 2003-09-24 | 2005-04-14 | Hitachi Chem Co Ltd | 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法 |
JP2009038134A (ja) * | 2007-07-31 | 2009-02-19 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
JP2017045794A (ja) * | 2015-08-25 | 2017-03-02 | 大日本印刷株式会社 | 部品実装薄膜配線基材の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US11081367B2 (en) | 2021-08-03 |
US20200043752A1 (en) | 2020-02-06 |
EP3618587A1 (en) | 2020-03-04 |
KR102419707B1 (ko) | 2022-07-11 |
CN110547053A (zh) | 2019-12-06 |
JP7145403B2 (ja) | 2022-10-03 |
EP3618587A4 (en) | 2020-04-08 |
TW201906724A (zh) | 2019-02-16 |
CN110547053B (zh) | 2022-12-30 |
KR20190097186A (ko) | 2019-08-20 |
WO2018199003A1 (ja) | 2018-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4273895B2 (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
JP4241098B2 (ja) | 金属張積層板、これを用いたプリント配線板およびその製造方法 | |
JP5413693B2 (ja) | 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法 | |
US10727081B2 (en) | Method for manufacturing package substrate for mounting a semiconductor device, and method for manufacturing semiconductor device mounting substrate | |
JP5029911B2 (ja) | 回路形成用支持基板と、半導体素子搭載用パッケージ基板及び基板の製造方法 | |
JP2008235923A (ja) | プリント配線板の製造方法及び多層配線板 | |
JP2005302997A (ja) | 絶縁層と絶縁層の間に接着補助層を有するプリント配線板およびその製造方法 | |
JP7145403B2 (ja) | 支持体及びそれを用いた半導体素子実装基板の製造方法 | |
JPWO2020045112A1 (ja) | 積層体、金属箔張積層板、パターニングされた金属箔付き積層体、ビルドアップ構造を有する積層体、プリント配線板、多層コアレス基板、及びその製造方法 | |
JP2005167173A (ja) | 金属上への絶縁樹脂層の形成方法、内層導体回路処理方法、プリント配線板の製造方法及び多層配線板 | |
JP2005212396A (ja) | 接着補助剤付金属箔及びそれを用いたプリント配線板 | |
US20220020602A1 (en) | Method for producing package substrate for loading semiconductor device | |
US20220051958A1 (en) | Method for producing package substrate for mounting semiconductor device | |
TWI835731B (zh) | 支持體及利用該支持體之半導體元件安裝基板的製造方法 | |
WO2023106208A1 (ja) | 支持体付き配線基板、支持体付き配線基板の製造方法、及び、電子部品実装基板の製造方法 | |
WO2023054517A1 (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
WO2023054516A1 (ja) | 半導体素子搭載用パッケージ基板の製造方法及び支持基板付積層体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191010 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220831 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7145403 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |