WO2018199003A1 - 支持体及びそれを用いた半導体素子実装基板の製造方法 - Google Patents

支持体及びそれを用いた半導体素子実装基板の製造方法 Download PDF

Info

Publication number
WO2018199003A1
WO2018199003A1 PCT/JP2018/016410 JP2018016410W WO2018199003A1 WO 2018199003 A1 WO2018199003 A1 WO 2018199003A1 JP 2018016410 W JP2018016410 W JP 2018016410W WO 2018199003 A1 WO2018199003 A1 WO 2018199003A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
forming
resin
support
substrate
Prior art date
Application number
PCT/JP2018/016410
Other languages
English (en)
French (fr)
Inventor
平野　俊介
禎啓 加藤
尊明 小柏
和晃 川下
Original Assignee
三菱瓦斯化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱瓦斯化学株式会社 filed Critical 三菱瓦斯化学株式会社
Priority to US16/606,828 priority Critical patent/US11081367B2/en
Priority to JP2019514480A priority patent/JP7145403B2/ja
Priority to KR1020197020774A priority patent/KR102419707B1/ko
Priority to EP18791874.3A priority patent/EP3618587A4/en
Priority to CN201880027221.4A priority patent/CN110547053B/zh
Publication of WO2018199003A1 publication Critical patent/WO2018199003A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/02—Layered products essentially comprising sheet glass, or glass, slag, or like fibres in the form of fibres or filaments
    • B32B17/04—Layered products essentially comprising sheet glass, or glass, slag, or like fibres in the form of fibres or filaments bonded with or embedded in a plastic substance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B32B17/061—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/07—Parts immersed or impregnated in a matrix
    • B32B2305/076—Prepregs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Definitions

  • the present invention relates to a support capable of improving the handling of a substrate when mounting a semiconductor element, and a method for manufacturing a semiconductor element mounting substrate using the same.
  • a printed wiring board and a package substrate for mounting a semiconductor element are manufactured by laminating a layer to be a circuit pattern (hereinafter also simply referred to as “wiring conductor”) and an insulating material on a supporting substrate.
  • a pattern electrolytic copper plating is performed using a support substrate for circuit formation in which a first insulating resin is provided on a carrier foil surface of an ultrathin copper foil with a carrier foil.
  • a method of forming a first wiring conductor, laminating a second insulating resin, and then forming a second wiring conductor see, for example, Patent Document 1).
  • a package substrate for mounting a semiconductor element has been thinned, and a three-layer coreless substrate (ETS) having a thickness of about 90 ⁇ m has been mass-produced.
  • ETS three-layer coreless substrate
  • the thickness will be further reduced, and it is expected that a substrate having a thickness of about 60 ⁇ m will be distributed within a few years.
  • the handling property is also deteriorated, which makes it difficult to mount the semiconductor element on the substrate.
  • an object of the present invention is to provide a support that can improve the handling of a package substrate and facilitate mounting of a semiconductor element. Furthermore, it aims at providing the manufacturing method of the semiconductor element mounting board
  • the present inventors have found that the above problem can be solved by a support including a heat-resistant film layer and a resin layer, and the resin layer is in a semi-cured state (B stage), thereby completing the present invention. I let you.
  • the present invention is as follows.
  • a support including a heat-resistant film layer and a resin layer, The heat-resistant film layer is laminated on at least one surface (first surface) of the resin layer, The support body whose said resin layer is a semi-hardened state (B stage).
  • B stage The support according to [1], wherein a copper foil is further laminated on a surface (second surface) opposite to the surface on which the heat-resistant film layer of the resin layer is laminated.
  • the said heat-resistant film layer is a support body as described in said [1] or [2] containing 1 or more types of resin selected from the group which consists of a polyimide resin, a polyamideimide resin, a nylon resin, and a fluorine resin.
  • the heat-resistant film layer is a heat-resistant film layer with an adhesive layer, and the adhesive layer is selected from the group consisting of a phenol resin, an epoxy resin, a cyanate resin, a maleimide resin, an isocyanate resin, a benzocyclobutene resin, and a vinyl resin.
  • thermosetting resin includes one or more resins selected from the group consisting of phenol resins, epoxy resins, cyanate resins, maleimide resins, bismaleimide triazine resins, isocyanate resins, benzocyclobutene resins, and vinyl resins, The support according to [6].
  • [10] The method for manufacturing a semiconductor element mounting substrate according to [9], including the following steps.
  • (A) The process of forming the support substrate for circuit formation which contains a 1st insulating resin layer, a peeling layer, and copper foil in this order
  • (b) On the said copper foil of the said support substrate for circuit formation, A step of forming a first wiring conductor
  • (c) a step of placing a second insulating resin layer in contact with the first wiring conductor and laminating the second insulating resin layer by heating and pressing
  • (d) ) A non-through hole reaching the first wiring conductor is formed in the second insulating resin layer, and an inner wall of the non-through hole is connected by electrolytic copper plating and / or electroless copper plating to form a second wiring
  • a step of forming a conductor ;
  • (e) a step of peeling the first insulating resin layer from the circuit forming substrate on which the first and second wiring conductors are formed; and (f) the peeling layer
  • the insulating resin layer laminating step and the wiring conductor forming step are repeatedly performed on the circuit forming substrate on which the first and second wiring conductors are formed.
  • the method for manufacturing a semiconductor element mounting substrate according to [10] further including a step of forming an up structure.
  • the method for manufacturing a semiconductor element mounting substrate according to [10] or [11] further including a step of forming a solder resist layer between the step (f) and the step (g).
  • the method for manufacturing a semiconductor element mounting substrate according to [12] further including a step of forming a gold plating layer after the step of forming the solder resist layer.
  • [16] The method for manufacturing a semiconductor element mounting substrate according to [9], including the following steps.
  • A) The process of forming the support substrate for circuit formation which contains a 1st insulating resin layer, a peeling layer, and copper foil in this order
  • a step of forming a first wiring conductor (c) a step of placing a second insulating resin layer in contact with the first wiring conductor and laminating the second insulating resin layer by heating and pressing (d) )
  • a non-through hole reaching the first wiring conductor is formed in the second insulating resin layer, and an inner wall of the non-through hole is connected by electrolytic copper plating and / or electroless copper plating to form a second wiring
  • a step of forming a conductor (j) a step of pressing and laminating the support on a circuit forming substrate on which the first and second wiring conductors are formed; (k) from a circuit forming substrate on which the support is laminated; (1) peeling the first
  • the insulating resin layer laminating step and the wiring conductor forming step are repeatedly performed on the circuit forming substrate on which the first and second wiring conductors are formed.
  • the method for manufacturing a semiconductor element mounting substrate according to [16] further including a step of forming an up structure.
  • the method for manufacturing a semiconductor element mounting substrate according to [16] or [17] further including a step of forming a solder resist layer between the step (l) and the step (h).
  • the method for manufacturing a semiconductor element mounting substrate according to [18] further including a step of forming a gold plating layer after the step of forming the solder resist layer.
  • the handling property of the package substrate for mounting the semiconductor element is improved, and the mounting of the semiconductor element on the substrate and the application of the solder resist are facilitated.
  • FIG. 3 is a diagram (FIGS. 1A to 1D) schematically showing a manufacturing method of the first embodiment.
  • FIG. 2 is a diagram (FIGS. 1E to 1H) schematically showing the manufacturing method of the first embodiment.
  • FIG. 2 is a diagram (FIGS. 1I to 1K) schematically showing the manufacturing method of the first embodiment.
  • FIG. 3 is a diagram (FIGS. 2A to 2D) schematically showing a manufacturing method of Embodiment 2.
  • the support in this embodiment is A support including a heat-resistant film layer and a resin layer, The heat-resistant film layer is laminated on at least one surface (first surface) of the resin layer, The resin layer is in a semi-cured state (B stage).
  • the resin layer is not particularly limited, and the same resin layer as the first and second insulating resin layers described later can be used. Among them, the glass cloth is heated from the viewpoint of the heat resistance and dimensional stability of the substrate. It is preferable to include a prepreg impregnated with a curable resin.
  • the glass cloth is not particularly limited, and examples thereof include glass fiber and plain glass cloth. These glass cloths may be used alone or in combination of two or more.
  • the thermosetting resin include phenol resin, epoxy resin, cyanate resin, maleimide resin, bismaleimide triazine resin (also referred to as “BT resin”), isocyanate resin, benzocyclobutene resin, and vinyl resin. These thermosetting resins may be used alone or in combination of two or more. Among these thermosetting resins, bismaleimide triazine resin, epoxy resin, cyanate resin and maleimide resin are preferable from the viewpoint of heat resistance and dimensional stability of the substrate, and bismaleimide triazine resin is more preferable. Specific examples of the phenol resin, epoxy resin, cyanate resin, maleimide resin, isocyanate resin, benzocyclobutene resin, and vinyl resin are as described in the thermosetting resin used in the resin composition of the insulating material described later. .
  • the degree of curing of the resin layer is a semi-cured state (B stage).
  • B stage The degree of curing of the resin layer is a semi-cured state.
  • the followability of the support with respect to the substrate for mounting the semiconductor element is improved, and at the same time, the support is easily peeled off by physical force after mounting the semiconductor element.
  • a commercially available product can be used as the prepreg, for example, GHPL-830NS (product name) manufactured by Mitsubishi Gas Chemical Co., Ltd. can be used.
  • the heat-resistant film layer is laminated
  • the heat-resistant film layer is not particularly limited as long as it is a film made of a heat-resistant resin, and examples of the heat-resistant resin include a polyimide resin, a polyamideimide resin, a nylon resin, and a fluorine resin. These heat resistant resins may be used alone or in combination of two or more. Among these heat resistant resins, polyimide resins and fluorine resins are preferable from the viewpoint of heat resistance.
  • the polyimide resin is not particularly limited, and examples thereof include polyamideimide, polypyromellitdiimide, bismaleimide, and polyetherimide. These polyimide resins may be used alone or in combination of two or more.
  • the polyamideimide resin is not particularly limited, and for example, trimellitic anhydride, benzophenonetetracarboxylic anhydride and vitorylene diisocyanate in a solvent of N-methyl-2-pyrrolidone and / or N, N-dimethylacetamide.
  • a resin obtained by heating at a temperature such as N-methyl-2-pyrrolidone and / or N, N-dimethylacetamide
  • a resin obtained by heating at a temperature trimellitic anhydride, diphenylmethane diisocyanate, and carboxyl group-terminated (meth) acrylonitrile-butadiene rubber What is obtained by heating with is mentioned.
  • These polyamideimide resins may be used alone or in combination of two or more.
  • the nylon resin is not particularly limited, and examples thereof include nylon 6, nylon 6,6 and aramid. These nylon resins may be used alone or in combination of two or more.
  • the fluororesin is not particularly limited, and examples thereof include polytetrafluoroethylene, polyvinylidene fluoride, and polychlorotrifluoroethylene. These fluororesins may be used alone or in combination of two or more.
  • the heat resistant film layer may be a heat resistant film layer with an adhesive layer.
  • the adhesive layer surface is disposed so as to be in contact with the insulating resin layer.
  • the resin constituting the adhesive layer is not particularly limited, and examples thereof include phenol resins, epoxy resins, cyanate resins, maleimide resins, isocyanate resins, benzocyclobutene resins, bismaleimide triazine resins, and vinyl resins.
  • One type of resin constituting these adhesive layers may be used alone, or two or more types may be mixed and used.
  • thermosetting resin used in the resin composition of the insulating material described later.
  • a commercial item can also be used as a heat resistant film with an adhesive layer, for example, CISV (product name) manufactured by Nikkan Kogyo Co., Ltd. can be used.
  • copper foil As for the support body in this embodiment, copper foil may be further laminated
  • the thickness of the support is not particularly limited, but is preferably 10 ⁇ m or more, more preferably 50 ⁇ m or more, and further preferably 100 ⁇ m or more from the viewpoint of improving the handling properties of the substrate.
  • the upper limit of the thickness of the support is not particularly limited, but it is preferably 400 ⁇ m or less, more preferably 300 ⁇ m or less, and even more preferably 200 ⁇ m or less because it tends to be inferior in transportability or mass productivity if it is too thick. It is.
  • the surface area of the heat-resistant film layer may be smaller than the surface area of the resin layer.
  • the adhesive force between the support and the circuit forming substrate can be increased, and the laminated substrate can be easily cut into a package size before mounting the semiconductor element. Has the advantage of becoming.
  • the method for producing the support is not particularly limited.
  • a heat-resistant film layer is disposed on at least one surface of the resin layer, and a copper foil is provided on the surface opposite to the surface on which the heat-resistant film layer is laminated as necessary
  • the manufacturing method of the semiconductor element mounting substrate in the present embodiment is a manufacturing method using the support, and the support is pressed and laminated on the circuit forming substrate on which the first and second wiring conductors are formed. And a step of mounting a semiconductor element on the wiring conductor. Since the manufacturing method of the semiconductor element mounting substrate of this embodiment can improve the handling property of the substrate by using the support, even when the substrate is extremely thin, the mounting of the semiconductor element and the solder resist Application becomes easy. Hereinafter, a more specific manufacturing method will be described.
  • the manufacturing method of the semiconductor element mounting substrate in the first embodiment (Embodiment 1) for carrying out the present invention includes the following steps.
  • a step of forming a first wiring conductor (c) a step of placing a second insulating resin layer in contact with the first wiring conductor and laminating the second insulating resin layer by heating and pressing (d) )
  • a non-through hole reaching the first wiring conductor is formed in the second insulating resin layer, and an inner wall of the non-through hole is connected by electrolytic copper plating and / or electroless copper plating to form a second wiring
  • Step (a) in the present embodiment is a step of forming a circuit-forming support substrate that includes the first insulating resin layer, the release layer, and the copper foil in this order.
  • the peeling layer and the copper foil may be disposed only on one side, but it is preferable that these layers are disposed on both sides of the first insulating resin layer.
  • the circuit-forming support substrate in the present embodiment is preferably a two-layer core substrate with a release layer.
  • the configuration of the circuit-forming support substrate (two-layer core substrate with a release layer) 1 will be described with reference to FIG.
  • the circuit-forming support substrate 1 includes a release layer 3 and a copper foil 4 on both sides of a first insulating resin layer (for example, prepreg) 2. They are provided in order from the surface side.
  • the support substrate for circuit formation it can be formed by forming a release layer on a copper foil and disposing it on the first insulating resin layer, but is not limited to this forming method. If it is the method by which a peeling layer and copper foil are laminated
  • a copper foil having a fixed thickness on which a release layer is formed (hereinafter also referred to as “copper foil with a release layer”) is disposed so that the release layer surface is in contact with a first insulating resin layer such as a prepreg.
  • the release layer and the copper foil can be formed on the first insulating resin layer by heating and pressurizing and laminating.
  • the first insulating resin layer, the release layer, and the copper foil are applied by performing a known process such as an etching process so that the copper foil has a desired thickness as needed.
  • the release layer-attached copper foil is not particularly limited.
  • a copper foil having a release layer formed on a copper foil having a thickness of 1 ⁇ m to 20 ⁇ m can be used.
  • a release layer may be formed on the first insulating resin layer, and then a copper foil may be disposed to form a circuit-forming support substrate.
  • the lamination method and conditions are not particularly limited, but for example, for circuit formation by performing vacuum pressing under conditions of a temperature of 220 ⁇ 2 ° C., a pressure of 5 ⁇ 0.2 MPa, and a holding time of 60 minutes.
  • a support substrate can be formed.
  • the first insulating resin layer in the step (a) is not particularly limited.
  • a base material such as a glass cloth is impregnated with an insulating resin material (insulating material) such as a thermosetting resin.
  • insulating material such as a thermosetting resin.
  • a prepreg or an insulating film material can be used.
  • the “prepreg” is obtained by impregnating or coating a base material with an insulating material such as a resin composition. It does not specifically limit as a base material, The well-known thing used for the laminated board for various electrical insulation materials can be used suitably.
  • a material which comprises a base material the inorganic fiber of E glass, D glass, S glass, and Q glass; The organic fiber of a polyimide, polyester, and tetrafluoro erylene; and those mixtures are mentioned, for example.
  • a base material is not specifically limited, For example, what has the shape of a woven fabric, a nonwoven fabric, a robink, a chopped strand mat, and a surfacing mat can be used suitably.
  • the material and shape of the base material are selected depending on the intended use and performance of the molded article, and may be used alone or in combination of two or more types as required.
  • the thickness of the substrate is not particularly limited, but a substrate having a thickness of usually 0.02 to 0.50 mm can be used.
  • a substrate having a thickness of usually 0.02 to 0.50 mm can be used as the base material.
  • these base materials are from the viewpoint of heat resistance, moisture resistance, and workability. Is preferred.
  • the insulating material is not particularly limited, and a known resin composition used as an insulating material for a printed wiring board can be appropriately selected and used.
  • a thermosetting resin having good heat resistance and chemical resistance can be used as a base.
  • the thermosetting resin is not particularly limited, and examples thereof include phenol resin, epoxy resin, cyanate resin, maleimide resin, bismaleimide triazine resin, isocyanate resin, benzocyclobutene resin, and vinyl resin. These thermosetting resins may be used alone or in combination of two or more.
  • the phenol resin is not particularly limited, and generally known resins can be used as long as they are phenol resins having two or more hydroxy groups in one molecule.
  • phenol resins having two or more hydroxy groups in one molecule.
  • bisphenol A type phenol resin bisphenol E type phenol resin, bisphenol F type phenol resin, bisphenol S type phenol resin, phenol novolac resin, bisphenol A novolac type phenol resin, glycidyl ester type phenol resin, aralkyl novolac type phenol resin, biphenyl Aralkyl type phenolic resin, cresol novolac type phenolic resin, polyfunctional phenolic resin, naphthol resin, naphthol novolak resin, polyfunctional naphthol resin, anthracene type phenolic resin, naphthalene skeleton modified novolak type phenolic resin, phenolaralkyl type phenolic resin, naphthol aralkyl type Phenol resin, dicyclopentadiene type
  • thermosetting resins epoxy resins are excellent in heat resistance, chemical resistance and electrical properties, and are relatively inexpensive, and therefore can be suitably used as insulating materials.
  • the epoxy resin is not particularly limited.
  • bisphenol A type epoxy resin bisphenol F type epoxy resin, bisphenol S type epoxy resin, alicyclic epoxy resin, aliphatic chain epoxy resin, phenol novolac type epoxy resin, cresol.
  • Novolac type epoxy resin bisphenol A novolac type epoxy resin, diglycidyl etherified product of biphenol, diglycidyl etherified product of naphthalenediol, diglycidyl etherified product of phenol, diglycidyl etherified product of alcohol, and these Examples include alkyl-substituted products, halides, and hydrogenated products.
  • These epoxy resins may be used alone or in combination of two or more.
  • the curing agent used together with the epoxy resin can be used without limitation as long as it cures the epoxy resin.
  • polyfunctional phenols, polyfunctional alcohols, amines, imidazole compounds, acid anhydrides, organic Examples thereof include phosphorus compounds and halides thereof.
  • These epoxy resin curing agents may be used alone or in combination of two or more.
  • the cyanate resin is a resin that generates a cured product having a triazine ring as a repeating unit by heating, and the cured product has excellent dielectric properties. For this reason, it is suitable especially when high frequency characteristics are required.
  • the cyanate resin is not particularly limited, and for example, 2,2-bis (4-cyanatophenyl) propane, bis (4-cyanatophenyl) ethane, 2,2-bis (3,5dimethyl-4-silane) Anatophenyl) methane, 2,2- (4-cyanatophenyl) -1,1,1,3,3,3-hexafluoropropane, ⁇ , ⁇ '-bis (4-cyanatophenyl) -m-diisopropyl Examples include cyanate esterified products of benzene, phenol novolac and alkylphenol novolac.
  • cyanate resins may be used alone or in combination of two or more.
  • the cyanate ester compound may be partially oligomerized in advance to a trimer or a pentamer.
  • 2,2-bis (4-cyanatophenyl) propane is preferable because it has a particularly good balance between the dielectric properties and curability of the cured product and is inexpensive.
  • a curing catalyst or a curing accelerator can be used in combination with the cyanate resin.
  • the curing catalyst for example, metals such as manganese, iron, cobalt, nickel, copper, and zinc can be used.
  • organometallic salts such as 2-ethylhexanoate and octylate, and acetylacetone complexes.
  • organometallic complexes such as These curing catalysts may be used alone or in combination of two or more.
  • Phenols are preferably used as curing accelerators, and monofunctional phenols such as nonylphenol and paracumylphenol, bifunctional phenols such as bisphenol A, bisphenol F, and bisphenol S, or phenol novolacs, cresol novolacs, and the like. Functional phenol or the like can be used.
  • monofunctional phenols such as nonylphenol and paracumylphenol
  • bifunctional phenols such as bisphenol A, bisphenol F, and bisphenol S
  • phenol novolacs such as cresol novolacs, and the like.
  • Functional phenol or the like can be used.
  • These curing accelerators may be used alone or in combination of two or more.
  • maleimide compound generally known compounds can be used as long as they have one or more maleimide groups in one molecule.
  • the isocyanate resin is not particularly limited, and examples thereof include an isocyanate resin obtained by a dehydrohalogenation reaction between phenols and a halogenated cyanide.
  • examples of the isocyanate resin include 4,4'-diphenylmethane diisocyanate MDI, polymethylene polyphenyl polyisocyanate, tolylene diisocyanate, and hexamethylene diisocyanate. These isocyanate resins may be used alone or in combination of two or more.
  • the benzocyclobutene resin is not particularly limited as long as it contains a cyclobutene skeleton.
  • divinylsiloxane-bisbenzocyclobutene manufactured by Dow Chemical Co.
  • These benzocyclobutene resins may be used alone or in combination of two or more.
  • the vinyl resin is not particularly limited as long as it is a polymer or copolymer of vinyl monomers.
  • the vinyl monomer is not particularly limited, and examples thereof include (meth) acrylic acid ester derivatives, vinyl ester derivatives, maleic acid diester derivatives, (meth) acrylamide derivatives, styrene derivatives, vinyl ether derivatives, vinyl ketone derivatives, olefin derivatives, maleimide derivatives, (Meth) acrylonitrile is mentioned. These vinyl resins may be used alone or in combination of two or more.
  • the resin composition used as the insulating material can be blended with a thermoplastic resin in consideration of dielectric properties, impact resistance, film processability, and the like.
  • the thermoplastic resin is not particularly limited, and examples thereof include fluororesin, polyphenylene ether, modified polyphenylene ether, polyphenylene sulfide, polycarbonate, polyetherimide, polyetheretherketone, poly (meth) acrylate, polyamide, polyamideimide, and polybutadiene. Can be mentioned. These thermoplastic resins may be used alone or in combination of two or more.
  • the fluororesin is not particularly limited, and examples thereof include polytetrafluoroethylene, polychlorotrifluoroethylene, polyvinylidene fluoride, and polyvinyl fluoride. These fluororesins may be used alone or in combination of two or more.
  • thermoplastic resins it is useful to blend and use polyphenylene ether and / or modified polyphenylene ether from the viewpoint that the dielectric properties of the cured product can be improved.
  • the polyphenylene ether and the modified polyphenylene ether are not particularly limited.
  • polystyrene Alloyed polymers of the following: Alloyed polymers of poly (2,6dimethyl-1,4-phenylene) ether and styrene-butadiene copolymers, poly (2,6-dimethyl-1,4-phenylene) ether and styrene-anhydrous maleic Alloyed polymer of acid copolymer, alloyed polymer of poly (3,6-dimethyl-1,4-phenylene) ether and polyamide, poly (2,6-dimethyl-1,4-phenylene) ether and styrene-butadiene- Examples include alloyed polymers with (meth) acrylonitrile copolymers.These polyphenylene ethers and modified polyphenylene ethers may be used alone or in combination of two or more.
  • functional groups such as amine groups, epoxy groups, carboxylic groups, and styryl groups are introduced at the ends of the polymer chains, or amine groups and epoxy groups are added to the side chains of the polymer chains
  • Functional groups such as a group, a carboxyl group, a styryl group, and a methacryl group may be introduced.
  • Polyphenylene sulfide is a polymer in which an aromatic ring is a sulfide bond, and examples thereof include branched or straight-chain polyphenylene sulfide and copolymers thereof. For example, it has paraphenylene sulfide, metaphenylene sulfide and their polymers, and ether units, sulfone units, biphenyl units, naphthyl units, substituted phenyl sulfide units, trifunctional phenyl sulfide units, etc. that can be copolymerized with these in the molecule. A copolymer is mentioned. These polyphenylene sulfides may be used alone or in combination of two or more.
  • the polycarbonate is not particularly limited, and examples thereof include brominated polycarbonate oligomers.
  • the molecular weight of the brominated polycarbonate oligomer is not particularly limited, but those having a weight average molecular weight of 500 to 3500 are preferred.
  • the polyetherimide is not particularly limited.
  • These polyetherimides may be used alone or in combination of two or more.
  • a commercially available product may be used as the polyetherimide, and examples thereof include “Ultem (registered trademark)” 1000, 5000 and 6000 series manufactured by GE Plastics.
  • the polyether ether ketone is not particularly limited, and examples thereof include a copolymer of 4,4'-difluorobenzophenone and hydroquinone. These polyether ether ketones may be used alone or in combination of two or more.
  • the poly (meth) acrylate is not particularly limited, and examples thereof include tris (2- (meth) acryloyloxyethyl) isocyanurate. These poly (meth) acrylates may be used alone or in combination of two or more.
  • the polyamide is not particularly limited, and examples thereof include polyamide 12, polyamide 11, polyamide 6, polyamide 6,6, and polyamide 6/12 copolymer. These polyamides may be used alone or in combination of two or more.
  • polyamideimide resin is useful from the viewpoint of excellent moisture resistance and a good adhesive to metal.
  • the raw material of the polyamideimide resin is not particularly limited, and examples of the acidic component include trimellitic anhydride and trimellitic anhydride monochloride.
  • the amine component is not particularly limited, and metaphenylenediamine, paraphenylenediamine, 4,4′-diaminodiphenyl ether, 4,4′-diaminodiphenylmethane, bis [4- (aminophenoxy) phenyl] sulfone, 2,2 ′ -Bis [4- (4-aminophenoxy) phenyl] propane.
  • the polyamide-imide resin may be modified with siloxane in order to improve the drying property.
  • siloxane diamine can be used as an amino component.
  • Polyamideimide resin may be used individually by 1 type, and may mix and use 2 or more types.
  • the polybutadiene is not particularly limited, and examples thereof include 1,4-polybutadiene, 1,2-polybutadiene, terminal (meth) acrylate-modified polybutadiene, and terminal urethane methacrylate-modified polybutadiene. These polybutadienes may be used alone or in combination of two or more.
  • thermoplastic resin has been described as an insulating material mainly used for a prepreg, but these thermoplastic resins are not limited to use as a prepreg.
  • thermoplastic resin film material
  • thermoplastic resin film material
  • An inorganic filler may be mixed in the resin composition used as the insulating material.
  • the inorganic filler is not particularly limited, and examples thereof include alumina, aluminum hydroxide, magnesium hydroxide, clay, talc, antimony trioxide, antimony pentoxide, zinc oxide, fused silica, glass powder, quartz powder, and shirasu balloon. . These inorganic fillers may be used alone or in combination of two or more.
  • the resin composition used as the insulating material may contain an organic solvent.
  • the organic solvent is not particularly limited, and examples thereof include aromatic hydrocarbon solvents such as benzene, toluene, xylene, and trimethylbenzene; ketone solvents such as acetone, methyl ethyl ketone, and methyl inobutyl ketone; ethers such as tetrahydrofuran.
  • solvents can be used alone or in admixture as desired.
  • amount of solvent in the varnish when preparing the prepreg is preferably in the range of 40 to 80% by mass relative to the entire resin composition.
  • the viscosity of the varnish is preferably in the range of 20 to 100 cP (20 to 100 mPa ⁇ s).
  • the resin composition used as an insulating material may contain a flame retardant.
  • the flame retardant is not particularly limited, and examples thereof include bromine compounds such as decabromodiphenyl ether, tetrabromobisphenol A, tetrabromophthalic anhydride, and tribromophenol, triphenyl phosphate, trixylel phosphate, cresyl diphenyl phosphate.
  • Phosphorus compounds such as magnesium hydroxide, metal hydroxides such as aluminum hydroxide, red phosphorus and modified products thereof, antimony compounds such as antimony trioxide and antimony pentoxide, and triazine compounds such as melamine, cyanuric acid and melamine cyanurate
  • antimony compounds such as antimony trioxide and antimony pentoxide
  • triazine compounds such as melamine, cyanuric acid and melamine cyanurate
  • flame retardants may be used alone or in combination of two or more.
  • additives and fillers may be further added. These additives and fillers may be used alone or in combination of two or more.
  • the prepreg includes, for example, a resin composition (including a varnish) so that the amount of the resin composition attached to the substrate is 20 to 90% by mass in terms of the resin content in the dried prepreg. After impregnating or coating the substrate, it can be obtained by heating and drying at a temperature of 100 to 200 ° C. for 1 to 30 minutes to obtain a prepreg in a semi-cured state (B stage state).
  • a commercially available product can be used, for example, GHPL-830NS (product name) manufactured by Mitsubishi Gas Chemical Co., Ltd. can be used.
  • step (a) in this embodiment for example, 1 to 20 sheets of this prepreg are stacked so as to have a desired insulating resin layer thickness, and a copper foil such as a release layer-attached copper foil is formed on both surfaces thereof.
  • Heating and pressurization can be performed in a configuration in which the foils are in contact with each other.
  • a general technique of copper-clad laminate can be applied. For example, using a multistage press, a multistage vacuum press, continuous molding, an autoclave molding machine, etc., the temperature is usually 100 to 250 ° C., and the pressure is 2 to 100 kg.
  • the first insulating resin layer a metal foil-clad laminate that is commercially available as a copper clad laminate (CCL) or the like obtained by removing the copper foil from the CCL is used. Can do.
  • the thickness of the first insulating resin layer is not particularly limited because it is appropriately set as desired, but can be 0.02 mm to 2.0 mm, preferably 0.03 mm to 0.2 mm, and 0.04 mm. More preferable is 0.15 mm.
  • the circuit-forming support substrate in the present embodiment includes a release layer.
  • the release layer preferably contains at least a silicon compound.
  • the “peeling layer” preferably contains at least a silicon compound, is located between the first insulating resin layer and the copper foil, and has a peel strength (x between at least the first insulating resin layer and the peeling layer). ) Means a layer having a relationship of x ⁇ y with respect to the peel strength (y) between the copper foil and the first wiring conductor.
  • the release layer can contain a resin composition as required in addition to the silicon compound.
  • the said thermosetting resin can be used, for example.
  • the peel strength (z) between the release layer and the copper foil preferably has a relationship of x ⁇ z in relation to the peel strength (x).
  • the silicon compound is not particularly limited, and for example, a silane compound represented by the following formula (1), a hydrolysis product thereof or a condensation product of the hydrolysis product (hereinafter collectively referred to as “silane compound”). May be used). These silane compounds may be used alone or in combination of two or more.
  • the release layer can be formed, for example, by applying a silicon compound composed of a single silane compound or a combination of a plurality of silane compounds on a copper foil or an ultrathin copper foil.
  • the means to provide a silicon compound is not specifically limited, For example, well-known means, such as application
  • R 1 is an alkoxy group or a halogen atom
  • R 2 is a hydrocarbon group selected from the group consisting of an alkyl group, a cycloalkyl group and an aryl group
  • R 3 and R 4 are each independently A halogen atom, an alkoxy group, or a hydrocarbon group selected from the group consisting of an alkyl group, a cycloalkyl group, and an aryl group.
  • one or more hydrogen atoms may be substituted with a halogen atom.
  • R 1 to R 4 may independently be the same or different.
  • the silane compound represented by the formula (1) preferably has at least one alkoxy group from the viewpoint of preventing the adhesiveness with the copper foil from being excessively lowered. From the same viewpoint, the silane compound represented by the formula (1) preferably has at least one hydrocarbon group selected from the group consisting of an alkyl group, a cycloalkyl group, and an aryl group.
  • the silane compound represented by the formula (1) is a carbonization selected from the group consisting of three alkoxy groups, alkyl groups, cycloalkyl groups, and aryl groups. It preferably has one hydrogen group.
  • R 3 and R 4 are alkoxy groups.
  • the alkoxy group is not particularly limited, and examples thereof include linear, branched, or cyclic alkoxy groups having 1 to 20, preferably 1 to 10, and more preferably 1 to 5 carbon atoms.
  • alkoxy groups include methoxy, ethoxy, n- or iso-propoxy, n-, iso- or tert-butoxy, n-, iso- or neo-pentoxy, n-hexoxy, cyclohexiso
  • Examples thereof include a xy group, an n-heptoxy group, and an n-octoxy group.
  • halogen atom examples include a fluorine atom, a chlorine atom, a bromine atom and an iodine atom.
  • the alkyl group is not particularly limited, and examples thereof include linear or branched alkyl groups having 1 to 20, preferably 1 to 10, and more preferably 1 to 5 carbon atoms.
  • Examples of the alkyl group include a methyl group, ethyl group, n- or iso-propyl group, n-, iso- or tert-butyl group, n-, iso- or neo-pentyl group, n-hexyl group, n- Examples include an octyl group and an n-decyl group.
  • the cycloalkyl group is not particularly limited, and examples thereof include a cycloalkyl group having 3 to 10 carbon atoms, preferably 5 to 7 carbon atoms.
  • Examples of the cycloalkyl group include a cyclopropyl group, a cyclobutyl group, a cyclopentyl group, a cyclohexyl group, a cycloheptyl group, and a cyclooctyl group.
  • the aryl group is not particularly limited, and examples thereof include an aryl group having 6 to 20 carbon atoms, preferably 6 to 14 carbon atoms.
  • Examples of the aryl group include a phenyl group substituted with an alkyl group such as a phenyl group, a tolyl group, and a xylyl group, a 1- or 2-naphthyl group, and an anthryl group.
  • one or more hydrogen atoms may be substituted with a halogen atom, and may be substituted with, for example, a fluorine atom, a chlorine atom, or a bromine atom.
  • silane compound examples are not particularly limited, but compounds other than the silicone compound are preferable.
  • dimethyldimethoxysilane, n-propyltrimethoxysilane, phenyltrimethoxysilane, hexyltrimethoxysilane, methyltriethoxysilane, dimethyldiethoxysilane, (3, 3, 3- (Trifluoropropyl) trimethoxysilane and dimethyldichlorosilane are preferred, dimethyldimethoxysilane, n-propyltrimethoxysilane, methyltriethoxysilane, dimethyldiethoxysilane, (3,3,3-trifluoropropyl) trimethoxysilane, More preferred is dimethyldichlorosilane.
  • a commercially available product may be used as such a silane compound used as a silicon compound and a release layer formed on a copper foil or an ultrathin copper foil.
  • a commercially available product for example, a release layer containing at least one selected from the group consisting of dimethyldimethoxysilane, n-propyltrimethoxysilane, phenyltrimethoxysilane, and hexyltrimethoxysilane as a silicon compound is formed on a copper foil. What was formed can be used, for example, "PCS" (product name) by JX Nippon Mining & Metals Co., Ltd. is mentioned.
  • the peel strength (x) between the release layer and the first insulating resin layer is not particularly limited, and in the manufacturing method of the present embodiment, the first insulating resin layer is formed in a step before the peeling step (e). From the viewpoint of physically peeling the first insulating resin layer in the peeling step (e) while preventing peeling, it is preferably 3 to 20 N ⁇ m, more preferably 5 to 15 N ⁇ m, and more preferably 8 to 12 N ⁇ m. m is more preferable. For example, when the peel strength (x) is within the above range, the first insulating resin layer is physically peeled by a human hand or the like in the peeling step (e) while being not peeled off during transport or processing. Can be easily peeled off.
  • Difference (y ⁇ x) is, for example, preferably 50 N ⁇ m or more, more preferably 100 N ⁇ m or more, and further preferably 200 N ⁇ m or more.
  • peel strength (x) and / or peel strength (y) for example, for the peel strength (x), the type of the silicon compound in the release layer and the coating amount of the silicon compound are adjusted, or the peel strength (y). Can be adjusted to the above range by adjusting the press conditions, plating thickness, material, and conditions in the roughening treatment.
  • the thickness of the release layer is not particularly limited, but is preferably 5 nm to 100 nm, more preferably 10 nm to 80 nm, and still more preferably 20 nm to 60 nm.
  • the copper foil is not particularly limited, but is usually an ultrathin copper foil having a thickness of 1 ⁇ m to 5 ⁇ m, preferably 2 ⁇ m to 4 ⁇ m, and more preferably 2.5 ⁇ m to 3.5 ⁇ m.
  • the copper foil is not particularly limited, but the 10-point average roughness (Rzjis) shown in JIS B0601: 2001 is preferably 0.3 ⁇ m to 3.0 ⁇ m on both sides, more preferably 0.5 ⁇ m to 2.0 ⁇ m, More preferably, the thickness is 0.7 ⁇ m to 1.5 ⁇ m.
  • a bumpy electrodeposit layer (sometimes referred to as “burnt plating”) can be formed, or roughened by oxidation treatment, reduction treatment, or etching.
  • the production conditions of the copper foil are not particularly limited, and in the case of a copper sulfate bath, sulfuric acid 50-100 g / L, copper 30-100 g / L, liquid temperature 20-80 ° C., current density 0.5-100 A / dm 2 Conditions: In the case of a copper pyrophosphate bath, the following conditions are generally used: potassium pyrophosphate 100 to 700 g / L, copper 10 to 50 g / L, liquid temperature 30 to 60 ° C., pH 8 to 12, current density 0.5 to 10 A / dm 2. Often used. Various additives may be added to the copper bath in consideration of the physical properties and smoothness of copper.
  • the copper foil can be formed using, for example, a peelable type or using a copper foil having a certain thickness.
  • the peelable type copper foil is a copper foil having a carrier, and the carrier is, for example, a peelable copper foil.
  • the carrier is peeled off from the copper foil in the step (a).
  • an ultrathin copper foil is formed using a certain thickness of copper foil in the step (a)
  • a peeling layer is formed on the copper foil having a certain thickness to obtain a copper foil with a peeling layer.
  • the means for forming the release layer on the copper foil is not particularly limited.
  • the release layer can be formed by applying the silicon compound to the copper foil by a known method such as coating.
  • a commercial item can also be used, for example, using the above-mentioned "PCS" (product name) by JX Nippon Mining & Metals Co., Ltd. as a peeling layer layered copper foil.
  • the thickness of the fixed thickness copper foil (that is, the copper foil portion of the peelable layer-attached copper foil) is not particularly limited, but a desired thickness (for example, 1 ⁇ m to 5 ⁇ m) by a thickness reducing means such as etching as necessary. From the viewpoint of removing unnecessary parts, it is preferably 1 ⁇ m or more, more preferably 1 ⁇ m to 20 ⁇ m. However, when the thickness of the copper foil having a certain thickness is 1 ⁇ m to 5 ⁇ m, the processing by the thickness reducing means may be unnecessary.
  • the thickness reducing means a known method can be appropriately applied, and examples thereof include an etching process.
  • the etching treatment is not particularly limited, and can be performed by etching using a perhydrosulfuric acid based soft etching solution, for example.
  • a copper foil with a release layer in which the release layer is formed on a copper foil having a thickness of 1 ⁇ m to 20 ⁇ m is used. be able to.
  • an ultrathin copper foil can be formed from a certain thickness of copper foil in the step (a).
  • the manufacturing method of this embodiment is not limited to this aspect, for example, when a 12 ⁇ m copper foil is used, a release layer is formed by coating or the like, and then laminated and pressed with the first insulating resin layer
  • a circuit-forming support substrate By performing soft etching of the copper foil and adjusting the thickness of the copper foil to, for example, 3 ⁇ m to obtain an ultrathin copper foil, a circuit-forming support substrate can be produced.
  • the etching treatment is not particularly limited, and can be performed after heating and pressurizing the peel-off layer-attached copper foil to the first insulating resin layer.
  • a rust prevention process can be given to the adhesion surface with the peeling layer of copper foil (rust prevention process layer is formed).
  • the rust prevention treatment can be performed using any of nickel, tin, zinc, chromium, molybdenum, cobalt, or an alloy thereof.
  • a thin film is formed on a copper foil by sputtering, electroplating or electroless plating, but electroplating is preferable from the viewpoint of cost.
  • plating is performed using a chemical solution containing one or more metal salts selected from the group consisting of nickel, tin, zinc, chromium, morbden, and cobalt as the plating layer.
  • a complexing agent such as citrate, tartrate or sulfamic acid may be added to the plating solution in a required amount.
  • the plating solution is usually used in an acidic region and is plated at a temperature of room temperature to 80 ° C.
  • the plating is appropriately selected from the range of a normal current density of 0.1 to 10 A / dm 2 and a normal time of 1 to 60 seconds, preferably 1 to 30 seconds.
  • the amount of metal used for the rust prevention treatment varies depending on the type of metal and is not particularly limited, but a total of 10 to 2000 ⁇ g / dm 2 is preferable.
  • the thickness of the rust-proofing layer if it is too thick, it may cause etching inhibition and deterioration of electrical characteristics, and if it is too thin, it may cause a decrease in peel strength with the resin.
  • a chromate treatment layer is formed on the rust prevention treatment layer, it is useful because it can suppress a decrease in adhesive strength with the release layer. Specifically, it is performed using an aqueous solution containing hexavalent chromium ions.
  • the chromate treatment is not particularly limited. For example, a simple dipping treatment is possible, but a cathode treatment is preferably performed. Cathodic treatment is performed under the conditions of sodium dichromate 0.1-50 g / L, pH 1-13, bath temperature 0-60 ° C., current density 0.1-5 A / dm 2 , current time 0.1-100 seconds. It is preferable. Instead of sodium dichromate, chromic acid or potassium dichromate can be used.
  • a coupling agent is further adsorbed on the antirust treatment layer.
  • the silane coupling agent is not particularly limited. For example, 3-glycidoxypropyltrimethoxysilane, 2- (3,4-epoxycyclohexyl) ethyltrimethoxysilane epoxy-functional silane, 3-aminopropyltrimethoxy Silane, N-2- (aminoethyl) -3-aminopropyltrimethoxysilane, N-2- (aminoethyl) -3-aminopropylmethyldimethoxysilane, amine functional silane, vinyltrimethoxysilane, vinylphenyltrimethoxy Silane, vinyltris (2-methoxyethoxy) silane olefin functional silane, 3- (meth) acryloxypropyltrimethoxysilane (meth) acrylic functional silane, 3-mercaptopropyltrimethoxysilane mer
  • silane coupling agents may be used alone or in combination of two or more. These coupling agents are dissolved in a solvent such as water at a concentration of 0.1 to 15 g / L and applied to a metal foil at a temperature of room temperature to 50 ° C. or electrodeposited to be adsorbed. These silane coupling agents form a film by condensation bonding with a hydroxyl group of a rust-proof metal on the copper foil surface. After the silane coupling treatment, a stable bond is formed by heating, ultraviolet irradiation or the like. If heating, dry at a temperature of 80 to 200 ° C. for 2 to 60 seconds. In the case of ultraviolet irradiation, it is performed in the range of 200 to 400 nm and 200 to 2500 mJ / dm 2 .
  • Step (b) is a step of forming a first wiring conductor on the copper foil of the circuit-forming support substrate.
  • the first wiring conductor 5 is formed on the copper foil 4 of the circuit forming support substrate 1 as shown in FIG. 1C.
  • the means for forming the first wiring conductor is not particularly limited.
  • the first wiring conductor can be formed by the following steps.
  • step (b) for example, a plating resist is laminated on the copper foil (step (b-1)), and a wiring circuit pattern is formed on the plating resist by photolithography (step (b-2)).
  • a first wiring conductor is formed by pattern electrolytic copper plating on the copper foil in which a wiring circuit pattern is formed on the plating resist (step (b-3)), and the plating resist is removed (step) (B-4))
  • the first wiring conductor can be formed on the copper foil.
  • the plating resist laminated on the copper foil can be exposed and developed by photolithography to form a wiring circuit pattern on the plating resist.
  • the first wiring conductor can be formed of plated copper by performing pattern electrolytic copper plating on the copper foil having the wiring circuit pattern formed on the plating resist. After forming the first wiring conductor, the plating resist is removed in step (b-4).
  • the plating resist is not particularly limited, and for example, a known one such as a commercially available dry film resist can be appropriately selected and used.
  • photolithography including exposure, development, and removal of the resist
  • a well-known method can be used suitably.
  • the pattern width of the first wiring conductor is not particularly limited, and the width can be appropriately selected according to the application.
  • the width can be 5 to 100 ⁇ m, and preferably 10 to 30 ⁇ m. it can.
  • Step (c) is a step of disposing a second insulating resin layer so as to be in contact with the first wiring conductor, and laminating the second insulating resin layer by heating and pressing.
  • the step (c) may be a step in which a metal layer is further disposed on the second insulating resin layer, and the second insulating resin layer and the metal layer are laminated by heating and pressing.
  • the second insulating resin layer 6 and the metal layer 7 can be laminated so as to be in contact with the first wiring conductor 5 as shown in FIG. 1D.
  • FIG. 1D although the aspect which provided the metal layer is carried out, this invention is not limited to the said aspect.
  • the same material (for example, prepreg) as the first insulating resin layer can be used.
  • the thickness of the second insulating resin layer is not particularly limited because it is appropriately set as desired.
  • the thickness can be 0.02 mm to 2.0 mm, and 0.03 mm to 0.2 mm. Is preferable, and 0.04 mm to 0.15 mm is more preferable.
  • the thing similar to the said copper foil can be used, for example.
  • the copper foil for example, an ultrathin copper foil with a carrier copper foil can be used.
  • the carrier is peeled off after placing the ultrathin copper foil in contact with the second insulating resin layer, laminating by heating and pressing.
  • a commercially available product can be used as the ultrathin copper foil with carrier copper foil, for example, MTex (product name) manufactured by Mitsui Mining & Smelting Co., Ltd. can be used.
  • MTex product name
  • the second insulating resin layer a commercially available product can be used.
  • CRS-381 NSI product name manufactured by Mitsubishi Gas Chemical Co., Ltd. can be used.
  • the heating and pressurizing conditions for the second insulating resin layer and the metal layer are not particularly limited.
  • vacuum pressing is performed under the conditions of a temperature of 220 ⁇ 2 ° C., a pressure of 2.5 ⁇ 0.2 MPa, and a holding time of 60 minutes.
  • the second insulating resin layer and the metal layer can be laminated.
  • Step (c) is not particularly limited, and for example, the second insulating resin layer and the metal layer can be laminated by the following steps.
  • a roughening process is performed on the surface of the first wiring conductor to obtain an adhesive force with the second insulating resin layer (step (c-1)), and the second insulation is performed.
  • a resin layer is disposed in contact with the first wiring conductor subjected to the roughening treatment, a metal layer is further disposed on the second insulating resin layer, heated and pressurized, and the second layer An insulating resin layer and the metal layer can be laminated (step (c-2)).
  • the said roughening process is not specifically limited, A well-known means can be used suitably, For example, the means using a copper surface roughening liquid is mentioned.
  • Step (d) In the step (d), a non-through hole reaching the first wiring conductor is formed in the second insulating resin layer, and an inner wall of the non-through hole is connected by electrolytic copper plating and / or electroless copper plating. In this step, the second wiring conductor is formed.
  • the first wiring conductor 5 and the metal layer 7 are: They are electrically connected through plated copper formed on the inner wall of the non-through hole.
  • the second wiring conductor 8 can be formed on the second insulating resin layer 6 by patterning the metal layer 7.
  • the means for forming the non-through hole is not particularly limited, and for example, a known means such as a laser such as a carbon dioxide laser or a drill can be used.
  • the non-through hole is formed in the second insulating resin layer via the metal layer, and is provided to electrically connect the second wiring conductor and the first wiring conductor formed in this step.
  • the number and size of the non-through holes can be appropriately selected as desired.
  • a desmear process can be performed using sodium permanganate aqueous solution.
  • electrolytic copper plating and / or electroless copper plating is performed to form a copper plating film on the inner wall of the non-through hole, and the first wiring conductor and the second wiring conductor are formed. Electrically connect to the wiring conductor.
  • the method of performing electrolytic copper plating and / or electroless plating is not particularly limited, and a known method can be employed.
  • the copper plating may be either electrolytic copper plating or electroless plating, but it is preferable to perform both electrolytic copper plating and electroless plating.
  • Step (d) forms a second wiring conductor after electrolytic and / or electroless copper plating.
  • the method for forming the second wiring conductor is not particularly limited, and for example, known means such as a subtractive method or a semi-additive method can be appropriately employed.
  • the step (d) is not particularly limited.
  • a non-through hole reaching the first wiring conductor is formed in the second insulating resin layer (step (d-1)), and the inner wall of the non-through hole is formed.
  • steps (d-2) are connected by electrolytic copper plating and / or electroless copper plating (step (d-2)), and the second wiring conductor is formed by a subtractive method or a semi-additive method (step (d-3)).
  • step (d-3) is not particularly limited.
  • the surface of the metal layer is adjusted, a dry film resist or the like is laminated, a negative mask is pasted, and a circuit pattern is formed by an exposure machine.
  • An etching resist can be formed by developing the dry film resist by baking or developing solution. Thereafter, an etching process is performed, and after removing the copper having no etching resist with a ferric chloride aqueous solution or the like, the resist is removed, whereby the second wiring conductor can be formed.
  • an interlayer connection method applicable in the present embodiment, a method of applying chemical copper plating to a known laser-formed blind via portion (forming a wiring circuit by laser processing and then patterning by chemical copper plating) , A method for performing interlayer connection), a method for performing interlayer connection by piercing the entire insulating layer with a metal bump (preferably a copper bump) formed by plating or etching a metal foil in a portion to be a connection portion in advance, After a bump paste is printed on a specified location by screen printing, etc., with a metal paste containing a metal filler such as solder, silver or copper in the insulating resin, the paste is cured by drying, and electrical conduction between the inner and outer layers is ensured by heating and pressing. What to do can be applied.
  • a metal bump preferably a copper bump
  • Step (e) is a step of peeling off the first insulating resin layer from the circuit forming substrate on which the first and second wiring conductors are formed. After the step (e), as shown in FIG. 1G, the first insulating resin layer is peeled off at the interface with the peeling layer 3, and the first wiring conductor 5 is placed on the peeling layer 3 and the copper foil 4. A laminated body in which the second insulating resin layer 6 and the second wiring conductor 8 are laminated is formed.
  • the first insulating resin layer is peeled off at the interface between the first insulating resin layer and the peeling layer.
  • a part of the peeling layer is the first insulating resin. It may be peeled off with the layer.
  • the aspect by which a 1st insulating resin layer is peeled with a peeling layer in the interface of a peeling layer and copper foil is also contained.
  • a means for peeling off the first insulating resin layer either physical means or chemical means can be adopted.
  • the first insulating resin layer is physically applied by applying physical force to the peeling layer. Is preferably peeled off.
  • Step (f) is a step of removing the release layer 3 and / or the copper foil 4 from the circuit forming substrate.
  • the first wiring conductor 5 (inner layer) is embedded in the second insulating resin layer 6, and the first wiring conductor 5 (inner layer) and the first wiring conductor 5
  • the circuit forming substrate 10 for mounting a semiconductor element in which the two wiring conductors 8 (outer layer) are electrically joined can be formed.
  • the peeling layer and / or the copper foil preferably, an ultrathin copper foil
  • the step (e) when the first insulating resin layer is peeled off at the interface with the release layer, and the release layer is broken and part of the release layer is peeled off together with the first insulating resin layer.
  • the whole or part of the peeling layer and the copper foil are removed.
  • the first insulating resin layer is peeled off at the interface between the release layer and the copper foil together with the release layer in the step (e)
  • only the copper foil is removed in the removal step (f).
  • the sulfuric acid-based or hydrogen peroxide-based etching solution is not particularly limited, and those used in the art can be appropriately selected and used.
  • the circuit forming substrate 10 is a package substrate for mounting a semiconductor element having a two-layer structure.
  • the present embodiment is not limited to this, and a three-layer structure is used.
  • a semiconductor device mounting package substrate having a build-up structure of a structure or more (three-layer structure, four-layer structure,... N-layer structure) can be formed. That is, in the method for manufacturing a semiconductor element mounting substrate in the present embodiment, the circuit forming substrate on which the first and second wiring conductors are formed between the step (d) and the step (e).
  • the insulating resin layer lamination step and the wiring conductor forming step may be repeated to further include a step of forming a build-up structure.
  • the insulating resin layer laminating step and the wiring conductor forming step are performed by the same procedure as the step (c) and the step (d), respectively.
  • the method for manufacturing a semiconductor element mounting substrate in the present embodiment may further include a step of forming a solder resist layer on the circuit forming substrate on which the second wiring conductor is formed. This step may be performed, for example, between step (d) and step (e) or between step (f) and step (g) described below.
  • the solder resist layer is not particularly limited, and can be formed by, for example, a laminator or hot press.
  • Step (g) is a step of pressing and laminating the above support on the circuit forming substrate. Specifically, the heat-resistant film layer 11 of the support is placed in contact with the surface on which the second wiring conductor 8 of the circuit forming substrate is formed, and then pressed. After step (g), as shown in FIG. 1I, a laminate 20 is formed in which a support is laminated on the surface of the circuit formation substrate on which the second wiring conductor is formed.
  • the figure shown to FIG. 1I shows a laminated body at the time of apply
  • a structure in which the step (g) is directly performed from the step (f) may be used without forming the structure in which the solder resist layer is formed on both sides or the solder resist layer 9.
  • the method of pressing the support is not particularly limited. For example, after the heat-resistant film layer of the support is placed in contact with the surface on which the second wiring conductor of the circuit forming substrate is formed, the temperature is 120 to 200 ° C. Then, vacuum pressing is performed under the conditions of a pressure of 1 to 4 MPa and a holding time of 30 to 120 minutes.
  • Step (h) is a step of mounting a semiconductor element on the wiring conductor of the circuit forming substrate. After step (h), as shown in FIG. 1J, a stacked body on which semiconductor elements are mounted is formed. In FIG. 1J, a pair chip 14 is mounted on a first wiring conductor via a solder ball 13 and further sealed with a mold resin 15.
  • the semiconductor element can be mounted on the wiring conductor via a bonding material.
  • a bonding material is further formed on the gold plating layer. It is mounted and reflowed at about 260 ° C. to produce a multilayer printed wiring board on which a bonding material is formed.
  • a gold plating layer is not specifically limited, For example, it can form by electrolysis, electrolessness, and a paste.
  • the bonding material is not particularly limited as long as it has a conductive means. For example, solder (for example, solder balls, solder paste) can be used.
  • the reflow temperature is appropriately selected depending on the melting point of the bonding material, but is preferably 260 ° C. or higher, for example.
  • the semiconductor element is not particularly limited, and a desired element can be appropriately used.
  • a bare chip in which a gold bump is formed on the aluminum electrode portion by a gold wire ball bonding method can be used.
  • the mold resin a known resin used for sealing material can be appropriately selected and used.
  • a step of forming a gold plating layer on the opening is performed before mounting the semiconductor element, after forming a solder resist layer having an opening on the wiring conductor. For example, it may be performed between the step (d) and the step (e) or between the step (f) and the step (g).
  • Step (i) is a step of peeling the support from the circuit forming substrate. After step (i), as shown in FIG. 1K, the support is peeled from the stacked body on which the semiconductor elements are mounted, and the semiconductor element mounting substrate 30 can be obtained. Either a physical means or a chemical means can be adopted as the means for peeling off the support. For example, it is preferable to physically peel the support by applying a physical force to the heat-resistant film layer.
  • the manufacturing method of the semiconductor element mounting substrate in the second embodiment (Embodiment 2) for carrying out the present invention includes the following steps.
  • a non-through hole reaching the first wiring conductor is formed in the second insulating resin layer, and an inner wall of the non-through hole is connected by electrolytic copper plating and / or electroless copper plating to form a second wiring
  • a step of forming a conductor (j) a step of pressing and laminating the support on a circuit forming substrate on which the first and second wiring conductors are formed; (k) from a circuit
  • a package substrate for mounting a semiconductor element having a build-up structure having a three-layer structure or more is formed. May be. That is, between the step (d) and the step (e), the insulating resin layer stacking step and the wiring conductor forming step are repeatedly performed on the circuit forming substrate on which the first and second wiring conductors are formed.
  • the method may further include a step of forming a build-up structure.
  • Step (j) is a step of pressing and laminating the support on the circuit forming substrate (FIG. 2A) on which the first and second wiring conductors are formed. Specifically, the heat-resistant film layer 11 of the support is placed in contact with the surface on which the second wiring conductor 8 of the circuit forming substrate is formed, and then pressed. After step (j), as shown in FIG. 2B, a laminated body is formed in which a support is laminated on the surface of the circuit forming substrate on which the second wiring conductor is formed. In addition, the figure shown to FIG.
  • step (j) may be performed directly from step (d).
  • the method for forming the solder resist layer is as described above.
  • the method for pressing the support is the same as in step (g) described above.
  • Step (k) is a step of peeling the first insulating resin layer from the circuit forming substrate on which the support is laminated. After the step (k), as shown in FIG. 2C, the first insulating resin layer is peeled off at the interface with the peeling layer 3, and the first wiring conductor 5 is placed on the peeling layer 3 and the copper foil 4. Then, the second insulating resin layer 6 and the second wiring conductor 8 are laminated, and a laminated body is formed in which the support is laminated on the surface on which the second wiring conductor is formed.
  • the first insulating resin layer is peeled off at the interface between the first insulating resin layer and the peeling layer.
  • a part of the peeling layer is the first insulating resin. It may be peeled off with the layer.
  • the aspect by which a 1st insulating resin layer is peeled with a peeling layer in the interface of a peeling layer and copper foil is also contained.
  • a means for peeling off the first insulating resin layer either physical means or chemical means can be adopted.
  • the first insulating resin layer is physically applied by applying physical force to the peeling layer. Is preferably peeled off.
  • Step (l) is a step of removing the release layer and / or the copper foil from the circuit forming substrate.
  • the first wiring conductor 5 (inner layer) is embedded in the second insulating resin layer 6, and the first wiring conductor 5 (inner layer) and the first wiring conductor 5
  • a laminated body 20 in which a support body is laminated on a circuit formation substrate for mounting a semiconductor element in which two wiring conductors 8 (outer layers) are electrically joined can be formed.
  • the peeling layer and / or the ultrathin copper foil can be removed using a sulfuric acid-based or hydrogen peroxide-based etching solution.
  • the step (k) when the first insulating resin layer is peeled off at the interface with the release layer, and when the release layer is broken, a part thereof is peeled off together with the first insulating resin layer. In some cases, the entire peeling layer or a part thereof and the copper foil are removed in the removing step (l).
  • the first insulating resin layer is peeled off at the interface between the peeling layer and the copper foil together with the peeling layer in the step (k), only the copper foil is removed in the removing step (l).
  • the sulfuric acid-based or hydrogen peroxide-based etching solution is not particularly limited, and those used in the art can be appropriately selected and used.
  • a step of forming a gold plating layer in the opening is performed. May be performed, for example, between the step (l) and the step (h).
  • Embodiment 1 performs an electrical test using a circuit formation board
  • this invention is not specifically limited to these embodiment, The embodiment other than above-described Embodiment 1 and Embodiment 2 is also included.
  • Example 1 ⁇ Production of support> On one side of a prepreg (thickness 0.100 mm: manufactured by Mitsubishi Gas Chemical Co., Ltd., product name: GHPL-830NS ST56) made by impregnating a glass cloth (glass fiber) with bismaleimide triazine resin (BT resin) into a B stage.
  • a prepreg thickness 0.100 mm: manufactured by Mitsubishi Gas Chemical Co., Ltd., product name: GHPL-830NS ST56
  • BT resin bismaleimide triazine resin
  • a polyimide film with an adhesive layer having a thickness of 27 ⁇ m (adhesive layer thickness: 15 ⁇ m, manufactured by Nikkan Kogyo Co., Ltd., product name: CISV) is placed so that the adhesive layer surface is in contact with the insulating resin layer,
  • a 18 ⁇ m thick copper foil (product name: 3EC-VLP, manufactured by Mitsui Mining & Smelting Co., Ltd.) is placed and vacuum pressed under conditions of a temperature of 80 ⁇ 2 ° C, a pressure of 1.0 ⁇ 0.2 MPa, and a holding time of 3 minutes. Then, a support (a) (thickness: 145 ⁇ m) was produced.
  • the thickness of the copper foil is adjusted to 3 ⁇ m by etching using a perhydrosulfuric acid based soft etching solution, and a release layer and a copper foil are provided in this order on both surfaces of the first insulating resin layer.
  • a circuit-forming support substrate was prepared.
  • the dry film resist was developed using a 1% aqueous sodium carbonate solution to form a resist pattern for plating.
  • pattern electrolytic copper plating electrolytic copper plating
  • a copper sulfate plating line having a copper sulfate concentration of 60 to 80 g / L and a sulfuric acid concentration of 150 to 200 g / L, thereby forming a first wiring conductor.
  • the dry film resist was peeled and removed using an amine resist stripping solution.
  • ⁇ Step (c)> In order to obtain adhesion with the insulating resin, the surface of the first wiring conductor (copper pattern) was subjected to a roughening treatment using a copper surface roughening solution CZ-8100 (product name, manufactured by MEC Co., Ltd.). Next, a prepreg (thickness: 0.100 mm) having a B-stage by impregnating glass cloth (glass fiber) with bismaleimide triazine resin (BT resin) on both surfaces of the circuit-forming support substrate on which the first wiring conductor is formed. : Mitsubishi Gas Chemical Co., Ltd., product name: GHPL-830NS ST56).
  • an ultrathin copper foil with a carrier copper foil having a thickness of 18 ⁇ m on the prepreg (ultrathin copper foil (metal layer); thickness 2 ⁇ m: manufactured by Mitsui Mining & Smelting Co., Ltd., product name: MTEx), and the carrier copper foil side being a prepreg
  • a pressure of 2.5 ⁇ 0.2 MPa, a temperature of 220 ⁇ 2 ° C., and a holding time of 60 minutes
  • the carrier copper foil having a thickness of 18 ⁇ m was peeled off to obtain a circuit-forming support substrate in which the second insulating resin layer and the ultrathin copper foil having a thickness of 2 ⁇ m were laminated on the first wiring conductor.
  • a beam irradiation diameter of ⁇ 0.21 mm, a frequency of 500 Hz, a pulse width of 10 ⁇ s, and the number of irradiations of 7 shots one hole at a time, and the first insulating resin layer through the metal layer. A non-through hole reaching the wiring conductor was formed.
  • a desmear treatment is performed on the support substrate for circuit formation in which non-through holes are formed using a sodium permanganate aqueous solution at a temperature of 80 ⁇ 5 ° C. and a concentration of 55 ⁇ 10 g / L, and further by electroless copper plating.
  • plating with a thickness of 0.4 to 0.8 ⁇ m plating with a thickness of 15 to 20 ⁇ m was performed by electrolytic copper plating.
  • the inner wall of the non-through hole is connected by plating, and the first wiring conductor (inner layer) and the metal layer (outer layer) are electrically connected by plating of the inner wall of the non-through hole.
  • a dry film resist NIT225 product name, manufactured by Nichigo Morton Co., Ltd.
  • the circuit pattern was baked using a parallel exposure machine, and the dry film resist was developed using a 1% sodium carbonate aqueous solution to form an etching resist.
  • the dry film resist was removed with an aqueous sodium hydroxide solution to form a second wiring conductor.
  • the first insulating resin layer (prepreg layer) was peeled from the circuit-forming support substrate on which was formed to form a set of laminates.
  • Step (f)> In the peeling step (e), after peeling off the first insulating resin layer (prepreg layer), the ultrathin copper foil and the release layer were removed using a perhydrosulfuric acid-based soft etching solution. Thereafter, a 10 ⁇ m solder resist was formed and gold plating was performed.
  • ⁇ Process (g)> In the removal step (f), a solder resist of 10 ⁇ m is formed, and one side of the circuit-formed substrate that has been subjected to gold plating is placed so that the polyimide layer of the support (a) is in contact with it, temperature 160 ⁇ 2 ° C., pressure 3 Vacuum pressing was performed under the conditions of 0.0 ⁇ 0.2 MPa and a holding time of 60 minutes, to produce a laminate.
  • Step (h) and step (i)> The laminated body obtained in the step (g) was cut into a package size to obtain a package substrate for mounting a semiconductor element.
  • solder balls were mounted on the gold plating layer and reflowed at about 260 ° C. to produce a multilayer printed wiring board on which the solder balls were formed.
  • the obtained multilayer printed wiring board was aligned with a bare chip in which gold bumps were formed by a gold wire ball bonding method on the aluminum electrode portion, and the bare chip was mounted on the multilayer printed wiring board.
  • the multilayer printed wiring board on which the bare chip was mounted was reflowed at about 260 ° C. and soldered, and then washed and sealed with a mold resin. Thereafter, a physical force was applied to the boundary between the solder resist layer and the polyimide layer, and the support (a) was peeled from the multilayer printed wiring board to produce a semiconductor element mounting substrate.
  • Example 2 ⁇ Process (c)> Step (a) and step (b) in Example 1 are performed, and in order to obtain adhesion with the insulating resin layer, the surface of the first wiring conductor (copper pattern) is coated with a copper surface roughening solution CZ-8100 (MEC Co., Ltd.). Roughening treatment was performed using a product name manufactured by company.
  • bismaleimide triazine resin BT resin
  • BT resin bismaleimide triazine resin
  • an ultrathin copper foil ultrathin copper foil (ultrathin copper foil (metal layer)
  • carrier copper foil having a thickness of 18 ⁇ m.
  • Thickness 2 ⁇ m Copper foil with resin applied to B-stage by applying to Mitsui Metals Mining Co., Ltd. (product name: MTEx) (thickness 15 ⁇ m: manufactured by Mitsubishi Gas Chemical Co., Ltd., product name: CRS-381 NSI) was placed under vacuum and pressure was pressed under the conditions of pressure 2.5 ⁇ 0.2 MPa, temperature 220 ⁇ 2 ° C. and holding time 60 minutes. Thereafter, the carrier copper foil having a thickness of 18 ⁇ m was peeled off to obtain a circuit-forming support substrate in which the second insulating resin layer and the ultrathin copper foil having a thickness of 2 ⁇ m were laminated on the first wiring conductor.
  • a beam irradiation diameter of ⁇ 0.21 mm, a frequency of 500 Hz, a pulse width of 10 ⁇ s, and the number of irradiations of 7 shots one hole at a time, and the first insulating resin layer through the metal layer. A non-through hole reaching the wiring conductor was formed.
  • a desmear treatment is performed on the support substrate for circuit formation in which non-through holes are formed using a sodium permanganate aqueous solution at a temperature of 80 ⁇ 5 ° C. and a concentration of 55 ⁇ 10 g / L, and further by electroless copper plating.
  • plating with a thickness of 0.4 to 0.8 ⁇ m plating with a thickness of 15 to 20 ⁇ m was performed by electrolytic copper plating.
  • the inner wall of the non-through hole is connected by plating, and the first wiring conductor (inner layer) and the metal layer (outer layer) are electrically connected by plating of the inner wall of the non-through hole.
  • a dry film resist NIT225 product name, manufactured by Nichigo Morton Co., Ltd.
  • a circuit pattern was baked using a parallel exposure machine, and then a dry film resist was developed using a 1% sodium carbonate aqueous solution to form an etching resist.
  • the dry film resist was removed with an aqueous sodium hydroxide solution to form a second wiring conductor.
  • ⁇ Process (e)> After forming the second wiring conductor, a 10 ⁇ m solder resist is formed on the second wiring conductor, and a physical force is applied to the boundary between the peeling layer-attached copper foil and the first insulating resin layer (prepreg layer). In addition, the first insulating resin layer (prepreg layer) was peeled from the circuit-forming support substrate on which the first wiring conductor and the second wiring conductor were formed to form a set of laminated bodies.
  • Step (f)> In the peeling step (e), after peeling off the first insulating resin layer (prepreg layer), the ultrathin copper foil and the release layer were removed using a perhydrosulfuric acid-based soft etching solution. Thereafter, a 10 ⁇ m solder resist was formed and gold plating was performed.
  • ⁇ Process (g)> In the removal step (f), a solder resist of 10 ⁇ m is formed, and one side of the circuit-formed substrate that has been subjected to gold plating is placed so that the polyimide part of the support (a) is in contact with it, temperature 160 ⁇ 2 ° C., pressure 3 Vacuum pressing was performed under the conditions of 0.0 ⁇ 0.2 MPa and a holding time of 60 minutes, to produce a laminate.
  • Step (h) and step (i)> The laminated body obtained in the step (g) was cut into a package size to obtain a package substrate for mounting a semiconductor element.
  • solder balls were mounted on the gold plating layer and reflowed at about 260 ° C. to produce a multilayer printed wiring board on which the solder balls were formed.
  • the obtained multilayer printed wiring board was aligned with a bare chip in which gold bumps were formed by a gold wire ball bonding method on the aluminum electrode portion, and the bare chip was mounted on the multilayer printed wiring board.
  • the multilayer printed wiring board on which the bare chip was mounted was reflowed at about 260 ° C. and soldered, and then washed and sealed with a mold resin. Thereafter, a physical force was applied to the boundary between the solder resist layer and the polyimide layer, and the support (a) was peeled from the multilayer printed wiring board to produce a semiconductor element mounting substrate.
  • Example 3 ⁇ Process (j)> Step (a) to step (d) in Example 2 were sequentially performed, a 10 ⁇ m solder resist was formed on the second wiring conductor, and gold plating was performed. After that, one side of the circuit-forming support substrate is placed so that the polyimide part of the support (a) is in contact with it, and vacuum pressing is performed under conditions of a temperature of 160 ⁇ 2 ° C., a pressure of 3.0 ⁇ 0.2 MPa, and a holding time of 60 minutes. Was carried out to produce a laminate.
  • Steps (k) and (l)> In the peeling step, after peeling off the first insulating resin layer (prepreg layer) from the laminate, the ultrathin copper foil and the release layer were removed using a perhydrosulfuric acid based soft etching solution. Thereafter, a 10 ⁇ m solder resist was formed.
  • Step (h) and step (i)> The stacked body obtained in the step (l) was cut into a package size to obtain a package substrate for mounting a semiconductor element.
  • solder balls were mounted on the gold plating layer and reflowed at about 260 ° C. to produce a multilayer printed wiring board on which the solder balls were formed.
  • the obtained multilayer printed wiring board was aligned with a bare chip in which gold bumps were formed by a gold wire ball bonding method on the aluminum electrode portion, and the bare chip was mounted on the multilayer printed wiring board.
  • the multilayer printed wiring board on which the bare chip was mounted was reflowed at about 260 ° C. to perform solder connection, then washed and sealed with a mold resin. Thereafter, a physical force was applied to the boundary between the solder resist layer and the polyimide layer, and the support (a) was peeled from the multilayer printed wiring board to produce a semiconductor element mounting substrate.
  • Example 1 Without using the support (a), the steps (a) to (f), (h) and (i) in Example 1 were sequentially performed to produce a package substrate for mounting a semiconductor element (thickness 60 ⁇ m). ). After that, solder balls were mounted on the gold plating layer and reflowed at about 260 ° C., but the substrate was damaged because the substrate was thin and rigid.
  • the support in the present embodiment has industrial applicability as a support for a package substrate for mounting a semiconductor when a semiconductor element mounting substrate is manufactured.
  • SYMBOLS 1 Support substrate for circuit formation 2 ... 1st insulating resin layer 3 ... Stripping layer 4 ... Copper foil 5 ... 1st wiring conductor 6 ... 2nd insulating resin Layer 7 ... Metal layer 8 ... Second wiring conductor 9 ... Solder resist layer 10 ... Circuit forming substrate 11 ... Heat-resistant film layer 12 ... Resin layer 13 ... Solder ball 14 ... Bare chip 15 ... Mold resin 20 ... Laminated body 30 ... Semiconductor element mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

耐熱フィルム層と、樹脂層と、含む支持体であって、前記樹脂層の少なくとも一方の面（第１の面）に前記耐熱フィルム層が積層されており、前記樹脂層が半硬化状態（Ｂステージ）である、支持体。

Description

支持体及びそれを用いた半導体素子実装基板の製造方法
　本発明は、半導体素子を実装する際の基板のハンドリング性を向上させることのできる支持体及びそれを用いた半導体素子実装基板の製造方法に関する。
　電子機器、通信機器及びパーソナルコンピューターなどに広く用いられる半導体パッケージの高機能化及び小型化は、近年、益々加速している。それに伴い、半導体パッケージにおけるプリント配線板及び半導体素子搭載用パッケージ基板の薄型化が要求されている。通常、プリント配線板及び半導体素子搭載用パッケージ基板は、支持基板上に回路パターンとなる層（以下、単に「配線導体」ともいう。）と絶縁材料とを積層させて作製される。
　このような半導体素子搭載用パッケージ基板の製造方法としては、例えば、キャリア箔付極薄銅箔のキャリア箔面に第１の絶縁樹脂を設けてなる回路形成用支持基板を用い、パターン電解銅めっきによって第１の配線導体を形成し、更に、第２の絶縁樹脂を積層し、その後第２の配線導体を形成する方法が開示されている（例えば、特許文献１参照。）。
特開２００５－１０１１３７号公報
　前記のとおり、近年、半導体素子を搭載するためのパッケージ基板の薄型化が進んでおり、厚み９０μｍ程度の３層コアレス基板（ＥＴＳ）が量産化されている。今後は更なる薄型化が進むと考えられ、数年以内には厚み６０μｍ程度の基板が流通することが予想されている。しかしながら、基板の厚みが薄くなることに伴ってハンドリング性も悪化するため、基板に半導体素子を実装することが困難になるという問題がある。
　前記の事情に鑑み、本発明は、パッケージ基板のハンドリング性を向上させ、半導体素子の実装を容易にすることの可能な支持体を提供することを目的とする。
　更には、その支持体を用いた半導体素子実装基板の製造方法を提供することを目的とする。
　本発明者らは鋭意検討した結果、耐熱フィルム層と、樹脂層と、を含み、樹脂層が半硬化状態（Ｂステージ）である支持体によって、前記課題を解決できることを見出し、本発明を完成させた。
　すなわち、本発明は以下のとおりである。
　［１］
　耐熱フィルム層と、樹脂層と、含む支持体であって、
　前記樹脂層の少なくとも一方の面（第１の面）に前記耐熱フィルム層が積層されており、
　前記樹脂層が半硬化状態（Ｂステージ）である、支持体。
　［２］
　前記樹脂層の前記耐熱フィルム層が積層された面とは反対側の面（第２の面）に、銅箔が更に積層された、前記［１］に記載の支持体。
　［３］
　前記耐熱フィルム層は、ポリイミド樹脂、ポリアミドイミド樹脂、ナイロン樹脂及びフッ素系樹脂からなる群から選択される１種以上の樹脂を含む、前記［１］又は［２］に記載の支持体。
　［４］
　前記耐熱フィルム層は接着層付き耐熱フィルム層であって、前記接着層は、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂及びビニル樹脂からなる群から選択される１種以上の樹脂を含む、前記［１］～［３］のいずれかに記載の支持体。
　［５］
　１０～４００μｍの厚さを有する、前記［１］～［４］のいずれかに記載の支持体。
　［６］
　前記樹脂層はガラスクロスに熱硬化性樹脂を含浸させたプリプレグを含む、前記［１］～［５］のいずれかに記載の支持体。
　［７］
　前記熱硬化性樹脂は、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、ビスマレイミドトリアジン樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂及びビニル樹脂からなる群から選択される１種以上の樹脂を含む、前記［６］に記載の支持体。
　［８］
　前記耐熱フィルム層は前記樹脂層よりも表面積が小さい、前記［１］～［７］のいずれかに記載の支持体。
　［９］
　前記［１］～［８］のいずれかに記載の支持体を用いた半導体素子実装基板の製造方法であって、
　第１及び第２の配線導体が形成された回路形成基板に前記支持体をプレスして積層した後、前記配線導体上に半導体素子を実装する工程を含む、製造方法。
　［１０］
　以下の工程を含む、前記［９］に記載の半導体素子実装基板の製造方法。
　（ａ）第１の絶縁樹脂層と、剥型層と、銅箔と、をこの順で含む回路形成用支持基板を形成する工程
　（ｂ）前記回路形成用支持基板の前記銅箔上に、第１の配線導体を形成する工程
　（ｃ）前記第１の配線導体と接するように第２の絶縁樹脂層を配置し、前記第２の絶縁樹脂層を加熱及び加圧して積層する工程
　（ｄ）前記第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び／又は無電解銅めっきによって接続させて第２の配線導体を形成する工程
　（ｅ）前記第１及び第２の配線導体が形成された回路形成基板から、前記第１の絶縁樹脂層を剥離する工程
　（ｆ）前記回路形成基板から前記剥型層及び／又は前記銅箔を除去する工程
　（ｇ）前記回路形成基板に前記支持体をプレスして積層する工程
　（ｈ）前記回路形成基板の前記配線導体上に半導体素子を実装する工程
　（ｉ）前記回路形成基板から前記支持体を剥離する工程
　［１１］
　前記工程（ｄ）と前記工程（ｅ）の間に、前記第１及び第２の配線導体が形成された回路形成基板に対して、絶縁樹脂層積層工程及び配線導体形成工程を繰り返し行い、ビルドアップ構造を形成する工程を更に含む、前記［１０］に記載の半導体素子実装基板の製造方法。
　［１２］
　前記工程（ｆ）と前記工程（ｇ）の間に、ソルダーレジスト層を形成する工程を更に含む、前記［１０］又は［１１］に記載の半導体素子実装基板の製造方法。
　［１３］
　前記ソルダーレジスト層を形成する工程の後、金めっき層を形成する工程を更に含む、前記［１２］に記載の半導体素子実装基板の製造方法。
　［１４］
　前記工程（ｄ）と前記工程（ｅ）の間に、ソルダーレジスト層を形成する工程を含む、前記［１０］又は［１１］に記載の半導体素子実装基板の製造方法。
　［１５］
　前記ソルダーレジスト層を形成する工程の後、金めっき層を形成する工程を更に含む、前記［１４］に記載の半導体素子実装基板の製造方法。
　［１６］
　以下の工程を含む、前記［９］に記載の半導体素子実装基板の製造方法。
　（ａ）第１の絶縁樹脂層と、剥型層と、銅箔と、をこの順で含む回路形成用支持基板を形成する工程
　（ｂ）前記回路形成用支持基板の前記銅箔上に、第１の配線導体を形成する工程
　（ｃ）前記第１の配線導体と接するように第２の絶縁樹脂層を配置し、前記第２の絶縁樹脂層を加熱及び加圧して積層する工程
　（ｄ）前記第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び／又は無電解銅めっきによって接続させて第２の配線導体を形成する工程
　（ｊ）前記第１及び第２の配線導体が形成された回路形成基板に前記支持体をプレスして積層する工程
　（ｋ）前記支持体が積層された回路形成基板から、前記第１の絶縁樹脂層を剥離する工程
　（ｌ）前記回路形成基板から前記剥型層及び／又は前記銅箔を除去する工程
　（ｈ）前記回路形成基板の前記配線導体上に半導体素子を実装する工程
　（ｉ）前記回路形成基板から前記支持体を剥離する工程
　［１７］
　前記工程（ｄ）と前記工程（ｅ）の間に、前記第１及び第２の配線導体が形成された回路形成基板に対して、絶縁樹脂層積層工程及び配線導体形成工程を繰り返し行い、ビルドアップ構造を形成する工程を更に含む、前記［１６］に記載の半導体素子実装基板の製造方法。
　［１８］
　前記工程（ｌ）と前記工程（ｈ）の間に、ソルダーレジスト層を形成する工程を更に含む、前記［１６］又は［１７］に記載の半導体素子実装基板の製造方法。
　［１９］
　前記ソルダーレジスト層を形成する工程の後、金めっき層を形成する工程を更に含む、前記［１８］に記載の半導体素子実装基板の製造方法。
　本発明の支持体を用いることにより、半導体素子搭載用のパッケージ基板のハンドリング性が向上し、基板への半導体素子の実装やソルダーレジストの塗布が容易となる。
実施形態１の製造方法を概略的に示す図（図１Ａ～図１Ｄ）である。 実施形態１の製造方法を概略的に示す図（図１Ｅ～図１Ｈ）である。 実施形態１の製造方法を概略的に示す図（図１Ｉ～図１Ｋ）である。 実施形態２の製造方法を概略的に示す図（図２Ａ～図２Ｄ）である。
　以下、本発明を実施するための形態（以下、「本実施形態」という。）について詳細に記載する。なお、本発明は以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。
　なお、本実施形態において、「（メタ）アクリロ」とは「アクリロ」及びそれに対応する「メタクリロ」の両方を意味し、「（メタ）アクリル」とは「アクリル」及びそれに対応する「メタクリル」の両方を意味し、「（メタ）アクリレート」とは「アクリレート」及びそれに対応する「メタクリレート」の両方を意味する。
　＜支持体＞
　本実施形態における支持体は、
　耐熱フィルム層と、樹脂層と、含む支持体であって、
　前記樹脂層の少なくとも一方の面（第１の面）に前記耐熱フィルム層が積層されており、
　前記樹脂層が半硬化状態（Ｂステージ）である。
　［樹脂層］
　樹脂層としては、特に限定されず、後述する第１及び第２の絶縁樹脂層と同様のものを用いることができるが、中でも、基板の耐熱性や寸法安定性の観点から、ガラスクロスに熱硬化性樹脂を含浸させたプリプレグを含むことが好ましい。
　ガラスクロスとしては、特に限定されず、例えば、ガラス繊維や平織のガラスクロスが挙げられる。これらのガラスクロスは、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　熱硬化性樹脂としては、例えば、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、ビスマレイミドトリアジン樹脂（「ＢＴ樹脂」とも称す）、イソシアネート樹脂、ベンゾシクロブテン樹脂及びビニル樹脂が挙げられる。これらの熱硬化性樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。これらの熱硬化性樹脂の中でも、基板の耐熱性や寸法安定性の観点から、ビスマレイミドトリアジン樹脂、エポキシ樹脂、シアネート樹脂及びマレイミド樹脂が好ましく、ビスマレイミドトリアジン樹脂がより好ましい。フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂及びビニル樹脂のそれぞれの具体例は、後述の絶縁材料の樹脂組成物に用いられる熱硬化性樹脂に記載のとおりである。
　樹脂層は、その硬化の程度が半硬化状態（Ｂステージ）である。樹脂層が半硬化状態であることにより、半導体素子搭載用の基板に対する支持体の追従性が向上すると同時に、半導体素子実装後に支持体を物理的な力によって剥離することが容易となる。
　プリプレグとしては、市販品を用いることもでき、例えば、三菱ガス化学（株）製のＧＨＰＬ－８３０ＮＳ（製品名）を使用することができる。
　［耐熱フィルム層］
　本実施形態における支持体は、樹脂層の少なくとも一方の面に耐熱フィルム層が積層されている。耐熱フィルム層としては、耐熱性樹脂からなるフィルムであれば特に限定されず、耐熱性樹脂としては、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、ナイロン樹脂及びフッ素系樹脂が挙げられる。これらの耐熱性樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。これらの耐熱性樹脂の中でも、耐熱性の観点から、ポリイミド樹脂、フッ素系樹脂が好ましい。
　ポリイミド樹脂としては、特に限定されず、例えば、ポリアミドイミド、ポリピロメリットジイミド、ビスマレイミド及びポリエーテルイミドが挙げられる。これらのポリイミド樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　ポリアミドイミド樹脂としては、特に限定されず、例えば、トリメリット酸無水物、ベンゾフェノンテトラカルボン酸無水物及びビトリレンジイソシアネートをＮ－メチル－２－ピロリドン及び／又はＮ，Ｎ－ジメチルアセトアミドの溶剤中で加熱することで得られる樹脂や、トリメリット酸無水物、ジフェニルメタンジイソシアネート及びカルボキシル基末端（メタ）アクリロニトリル－ブタジエンゴムをＮ－メチル－２－ピロリドン及び／又はＮ，Ｎ－ジメチルアセトアミドなどの溶剤中で加熱することで得られるものが挙げられる。これらのポリアミドイミド樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　ナイロン樹脂としては、特に限定されず、例えば、ナイロン６、ナイロン６，６及びアラミドが挙げられる。これらのナイロン樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　フッ素系樹脂としては、特に限定されず、例えば、ポリテトラフルオロエチレン、ポリビニリデンフルオライド及びポリクロロトリフルオロエチレンが挙げられる。これらのフッ素系樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　耐熱フィルム層は接着層付き耐熱フィルム層であってもよい。耐熱フィルム層が接着層付き耐熱フィルム層である場合には、接着層面が絶縁樹脂層と接するように配置する。
　接着層を構成する樹脂としては、特に限定されず、例えば、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂、ビスマレイミドトリアジン樹脂及びビニル樹脂が挙げられる。これらの接着層を構成する樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂及びビニル樹脂のそれぞれの具体例は、後述の絶縁材料の樹脂組成物に用いられる熱硬化性樹脂に記載のとおりである。
　接着層付き耐熱フィルムとしては、市販品を用いることもでき、例えば、ニッカン工業（株）製のＣＩＳＶ（製品名）を使用することができる。
　［銅箔］
　本実施形態における支持体は、前記絶縁樹脂層の前記耐熱フィルム層が積層された面とは反対側の面（第２の面）に、銅箔が更に積層されていてもよい。樹脂層の第２の面に銅箔が更に積層されていることにより、基板の剛性を高めることができるという利点を有する。
　銅箔としては、後述する銅箔と同様のものを用いることができる。
　支持体の厚さは、特に限定されないが、基板のハンドリング性向上の観点から、好ましくは１０μｍ以上であり、より好ましくは５０μｍ以上であり、更に好ましくは１００μｍ以上である。支持体の厚さの上限としては特に限定されないが、厚過ぎると運搬性や量産性などに劣る傾向にあるため、好ましくは４００μｍ以下であり、より好ましくは３００μｍ以下であり、更に好ましくは２００μｍ以下である。
　また、本実施形態における支持体は、耐熱フィルム層の表面積が、樹脂層の表面積よりも小さくてもよい。耐熱フィルム層の表面積が樹脂層の表面積よりも小さい場合、支持体と回路形成基板の接着力を高めることができ、半導体素子を実装する前に積層基板をパッケージサイズに切断加工することが容易となるという利点を有する。
　支持体の製造方法としては特に限定されず、例えば、樹脂層の少なくとも一方の面に耐熱フィルム層を配置し、必要に応じて耐熱フィルム層が積層された面とは反対側の面に銅箔を配置した後、温度４０～１００℃、圧力１～３ＭＰａ、保持時間１～２０分間の条件で真空プレスを実施する方法などが挙げられる。
　＜半導体素子実装基板の製造方法＞
　本実施形態における半導体素子実装基板の製造方法は、前記支持体を用いた製造方法であって、第１及び第２の配線導体が形成された回路形成基板に前記支持体をプレスして積層した後、前記配線導体上に半導体素子を実装する工程を含む。本実施形態の半導体素子実装基板の製造方法は、前記支持体を用いることによって基板のハンドリング性を向上させることができるため、基板が極めて薄い場合であっても、半導体素子の実装やソルダーレジストの塗布が容易となる。
　以下、より具体的な製造方法について説明する。
　（実施形態１）
　本発明を実施するための第１の形態（実施形態１）における半導体素子実装基板の製造方法は、以下の工程を含む。
　（ａ）第１の絶縁樹脂層と、剥型層と、銅箔と、をこの順で含む回路形成用支持基板を形成する工程
　（ｂ）前記回路形成用支持基板の前記銅箔上に、第１の配線導体を形成する工程
　（ｃ）前記第１の配線導体と接するように第２の絶縁樹脂層を配置し、前記第２の絶縁樹脂層を加熱及び加圧して積層する工程
　（ｄ）前記第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び／又は無電解銅めっきによって接続させて第２の配線導体を形成する工程
　（ｅ）前記第１及び第２の配線導体が形成された回路形成基板から、前記第１の絶縁樹脂層を剥離する工程
　（ｆ）前記回路形成基板から前記剥型層及び／又は前記銅箔を除去する工程
　（ｇ）前記回路形成基板に前記支持体をプレスして積層する工程
　（ｈ）前記回路形成基板の前記配線導体上に半導体素子を実装する工程
　（ｉ）前記回路形成基板から前記支持体を剥離する工程
　［工程（ａ）］
　本実施形態における工程（ａ）は、第１の絶縁樹脂層と、剥型層と、銅箔と、をこの順で含む回路形成用支持基板を形成する工程である。
　第１の絶縁樹脂層には、片面のみに剥型層と銅箔が配置されていてもよいが、これらの層が第１の絶縁樹脂層の両面に配置されていることが好ましい。すなわち、本実施形態における回路形成用支持基板は、剥型層付き２層コア基板であることが好ましい。図１を用いて回路形成用支持基板（剥型層付き２層コア基板）１の構成について説明する。図１Ｂに示すように、回路形成用支持基板１は、第１の絶縁樹脂層（例えば、プリプレグ）２の両面に、剥型層３と銅箔４とが、第１の絶縁樹脂層２の表面側から順に設けられている。
　回路形成用支持基板の形成方法としては、銅箔上に剥型層を形成して、これを第１の絶縁樹脂層に配置することで形成できるが、当該形成方法に限定されるものではなく、第１の絶縁樹脂層上に剥型層及び銅箔がこの順で積層される方法であれば、特に限定されない。例えば、剥型層が形成された一定厚の銅箔（以下、「剥型層付銅箔」ともいう。）を、剥型層面がプリプレグなどの第１の絶縁樹脂層と接するように配置し、加熱及び加圧して積層することにより第１の絶縁樹脂層上に剥型層及び銅箔を形成することができる。この場合、積層後、必要に応じて、前記銅箔が所望の厚さになるようにエッチング処理などの公知の処理を施すことで、第１の絶縁樹脂層と、剥型層と、銅箔とを、この順で含む回路形成用支持基板することができる。前記剥型層付銅箔としては、特に限定されるものではないが、例えば、厚さが１μｍ～２０μｍの銅箔上に前記剥型層が形成されたものを用いることができる。また、第１の絶縁樹脂層上に剥型層を形成し、その後銅箔を配置して、回路形成用支持基板を形成してもよい。
　積層の方法や条件は、特に限定されるものではないが、例えば、温度２２０±２℃、圧力５±０．２ＭＰａ、保持時間６０分間の条件にて真空プレスを実施することで、回路形成用支持基板を形成することができる。
　（第１の絶縁樹脂層）
　工程（ａ）における第１の絶縁樹脂層としては、特に限定されるものではないが、例えば、ガラスクロスなどの基材に熱硬化性樹脂などの絶縁性の樹脂材料（絶縁材料）を含浸させたプリプレグや、絶縁性のフィルム材などを用いることができる。
　「プリプレグ」は、樹脂組成物などの絶縁材料を基材に含浸又は塗工してなるものである。基材としては、特に限定されず、各種の電気絶縁材料用積層板に用いられる周知のものを適宜使用することができる。基材を構成する材料としては、例えば、Ｅガラス、Ｄガラス、Ｓガラス及びＱガラスの無機繊維；ポリイミド、ポリエステル及びテトラフルオロエリレンの有機繊維；及びそれらの混合物が挙げられる。基材は、特に限定されるものではないが、例えば、織布、不織布、ロービンク、チョップドストランドマット及びサーフェシングマットの形状を有するものを適宜用いることができる。基材の材質及び形状は、目的とする成形物の用途や性能により選択され、必要により単独もしくは２種類以上の材質及び形状を使用してもよい。
　基材の厚みは、特に制限されないが、通常０．０２～０．５０ｍｍのものを使用することができる。また、基材としては、シランカップリング剤などで表面処理したものや機械的に開繊処理を施したものを用いることができ、これらの基材は耐熱性や耐湿性、加工性の面から好適である。
　前記絶縁材料としては、特に限定されず、プリント配線板の絶縁材料として用いられる公知の樹脂組成物を適宜選択して用いることができる。前記樹脂組成物としては、耐熱性、耐薬品性の良好な熱硬化性樹脂をベースとして用いることができる。熱硬化性樹脂としては、特に限定されず、例えば、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、ビスマレイミドトリアジン樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂及びビニル樹脂が挙げられる。これらの熱硬化性樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　フェノール樹脂としては、特に限定されず、１分子中に２個以上のヒドロキシ基を有するフェノール樹脂であれば、一般に公知のものを使用できる。例えば、ビスフェノールＡ型フェノール樹脂、ビスフェノールＥ型フェノール樹脂、ビスフェノールＦ型フェノール樹脂、ビスフェノールＳ型フェノール樹脂、フェノールノボラック樹脂、ビスフェノールＡノボラック型フェノール樹脂、グリシジルエステル型フェノール樹脂、アラルキルノボラック型フェノール樹脂、ビフェニルアラルキル型フェノール樹脂、クレゾールノボラック型フェノール樹脂、多官能フェノール樹脂、ナフトール樹脂、ナフトールノボラック樹脂、多官能ナフトール樹脂、アントラセン型フェノール樹脂、ナフタレン骨格変性ノボラック型フェノール樹脂、フェノールアラルキル型フェノール樹脂、ナフトールアラルキル型フェノール樹脂、ジシクロペンタジエン型フェノール樹脂、ビフェニル型フェノール樹脂、脂環式フェノール樹脂、ポリオール型フェノール樹脂、リン含有フェノール樹脂及び水酸基含有シリコーン樹脂類が挙げられる。これらのフェノール樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　熱硬化性樹脂の中でも、エポキシ樹脂は耐熱性、耐薬品性及び電気特性に優れ、比較的安価であることから、絶縁材料として好適に用いることができる。エポキシ樹脂としては、特に限定されず、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、脂環式エポキシ樹脂、脂肪族鎖状エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡノボラック型エポキシ樹脂、ビフェノールのジグリシジルエテール化物、ナフタレンジオールのジグリシジルエテール化物、フェノール類のジグリシジルエテール化物、アルコール類のジグリシジルエテール化物、及びこれらのアルキル置換体、ハロゲン化物、水素添加物が挙げられる。これらのエポキシ樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。また、このエポキシ樹脂とともに用いる硬化剤はエポキシ樹脂を硬化させるものであれば、限定することなく使用でき、例えば、多官能フェノール類、多官能アルコール類、アミン類、イミダゾール化合物、酸無水物、有機リン化合物及びこれらのハロゲン化物が挙げられる。これらのエポキシ樹脂硬化剤は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　前記シアネート樹脂は、加熱によりトリアジン環を繰り返し単位とする硬化物を生成する樹脂であり、硬化物は誘電特性に優れる。このため、特に高周波特性が要求される場合などに好適である。シアネート樹脂としては、特に限定されず、例えば、２，２－ビス（４－シアナトフェニル）プロパン、ビス（４－シアナトフェニル）エタン、２，２－ビス（３，５ジメチル－４－シアナトフェニル）メタン、２，２－（４－シアナトフェニル）－１，１，１，３，３，３－ヘキサフルオロプロパン、α，α'－ビス（４－シアナトフェニル）－ｍ－ジイソプロピルベンゼン、フェノールノボラック及びアルキルフェノールノボラックのシアネートエステル化物が挙げられる。これらのシアネート樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。また、前記シアネートエステル化合物は予め一部が三量体や五量体にオリゴマー化されていてもよい。これらの中でも、２，２－ビス（４－シアナトフェニル）プロパンは、硬化物の誘電特性と硬化性とのバランスが特に良好であり、コスト的にも安価であるため好ましい。
　更に、シアネート樹脂に対して硬化触媒や硬化促進剤を併用することもできる。
　硬化触媒としては、例えば、マンガン、鉄、コバルト、ニッケル、銅、亜鉛の金属類を用いることができ、具体的には、２－エチルヘキサン酸塩、オクチル酸塩などの有機金属塩やアセチルアセトン錯体などの有機金属錯体を挙げることができる。これらの硬化触媒は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　硬化促進剤としてはフェノール類を使用することが好ましく、ノニルフェノール、パラクミルフェノールなどの単官能フェノールや、ビスフェノールＡ、ビスフェノールＦ、ビスフェノールＳなどの二官能フェノール、又は、フェノールノボラック、クレゾールノボラックなどの多官能フェノールなどを用いることができる。これらの硬化促進剤は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　マレイミド化合物としては、１分子中に１個以上のマレイミド基を有する化合物であれば、一般に公知のものを使用できる。例えば、４，４－ジフェニルメタンビスマレイミド、フェニルメタンマレイミド、ｍ－フェニレンビスマレイミド、２，２－ビス（４－（４－マレイミドフェノキシ）－フェニル）プロパン、３，３－ジメチル－５，５－ジエチル－４，４－ジフェニルメタンビスマレイミド、４－メチル－１，３－フェニレンビスマレイミド、１，６－ビスマレイミド－（２，２，４－トリメチル）ヘキサン、４，４－ジフェニルエーテルビスマレイミド、４，４－ジフェニルスルフォンビスマレイミド、１，３－ビス（３－マレイミドフェノキシ）ベンゼン、１，３－ビス（４－マレイミドフェノキシ）ベンゼン、ポリフェニルメタンマレイミド、ノボラック型マレイミド、ビフェニルアラルキル型マレイミド、及びこれらマレイミド化合物のプレポリマー、もしくはマレイミド化合物とアミン化合物のプレポリマーが挙げられるが、特に制限されるものではない。これらのマレイミド化合物は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　イソシアネート樹脂としては、特に限定されず、例えば、フェノール類とハロゲン化シアンとの脱ハロゲン化水素反応により得られるイソシアネート樹脂がある。イソシアネート樹脂としては、例えば、４，４’－ジフェニルメタンジイソシアネートＭＤＩ、ポリメチレンポリフェニルポリイソシアネート、トリレンジイソシアネート、ヘキサメチレンジイソシアネートが挙げられる。これらのイソシアネート樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　ベンゾシクロブテン樹脂としては、シクロブテン骨格を含む樹脂であれば特に限定されないが、例えば、ジビニルシロキサン－ビスベンゾシクロブテン（ダウケミカル社製）を用いることができる。これらのベンゾシクロブテン樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　ビニル樹脂としては、ビニルモノマーの重合体もしくは共重合体であれば特に限定されない。ビニルモノマーとしては、特に制限されず、例えば、（メタ）アクリル酸エステル誘導体、ビニルエステル誘導体、マレイン酸ジエステル誘導体、（メタ）アクリルアミド誘導体、スチレン誘導体、ビニルエーテル誘導体、ビニルケトン誘導体、オレフィン誘導体、マレイミド誘導体、（メタ）アクリロニトリルが挙げられる。これらのビニル樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　前記絶縁材料として用いられる樹脂組成物には、誘電特性、耐衝撃性及びフィルム加工性などを考慮して、熱可塑性樹脂をブレンドすることもできる。熱可塑性樹脂としては、特に限定されず、例えば、フッ素樹脂、ポリフェニレンエーテル、変性ポリフェニレンエーテル、ポリフェニレンスルフィド、ポリカーボネート、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリ（メタ）アクリレート、ポリアミド、ポリアミドイミド及びポリブタジエンが挙げられる。これらの熱可塑性樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　フッ素樹脂としては、特に限定されず、例えば、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリフッ化ビニリデン及びポリフッ化ビニルが挙げられる。これらのフッ素樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　熱可塑性樹脂の中でも、硬化物の誘電特性を向上させることができるという観点から、ポリフェニレンエーテル及び／又は変性ポリフェニレンエーテルを配合して用いることが有用である。ポリフェニレンエーテル及び変性ポリフェニレンエーテルとしては、特に限定されず、例えば、ポリ（２，６－ジメチル－１，４－フェニレン）エーテル、ポリ（２，６－ジメチル－１，４－フェニレン）エーテルとポリスチレンとのアロイ化ポリマー、ポリ（２，６ジメチル－１，４－フェニレン）エーテルとスチレンーブタジエンコポリマーとのアロイ化ポリマー、ポリ（２，６－ジメチル－１，４－フェニレン）エーテルとスチレン－無水マレイン酸コポリマのアロイ化ポリマー、ポリ（３，６－ジメチル－１，４－フェニレン）エーテルとポリアミドとのアロイ化ポリマー、ポリ（２，６－ジメチル－１、４－フェニレン）エーテルとスチレン－ブタジエン－（メタ）アクリロニトリルコポリマーとのアロイ化ポリマーが挙げられる。これらのポリフェニレンエーテル及び変性ポリフェニレンエーテルは、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。また、ポリフェニレンレンエーテルに反応性や重合性を付与するために、ポリマー鎖末端にアミン基、エポキシ基、カルボン基、スチリル基などの官能基を導入したり、ポリマー鎖側鎖にアミン基、エポキシ基、カルボキシル基、スチリル基、メタクリル基などの官能基を導入してもよい。
　ポリフェニレンスルフィドは、芳香族環をスルフィド結合で重合体としたものであり、分岐型、あるいは直鎖型のポリフェニレンスルフィド及びその共重合体を例示することができる。例えば、パラフェニレンスルフィド、メタフェニレンスルフィド及びこれらの重合体や、これらと共重合可能なエーテルユニット、スルホンユニット、ビフェニルユニット、ナフチルユニット、置換フェニルスルフィドユニット、三官能フェニルスルフィドユニットなどを分子中に有する共重合体が挙げられる。これらのポリフェニレンスルフィドは、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　ポリカーボネートとしては、特に限定されず、例えば、臭素化ポリカーボネートオリゴマーが挙げられる。臭素化ポリカーボネートオリゴマーの分子量は特に限定されないが、重量平均分子量で５００～３５００のものが好適である。
　ポリエーテルイミドとしては、特に限定されず、例えば、２，２－ビス［４－（２，３－ジカルボキシフェノキシ）フェニル］プロパン二無水物とｍ－フェニレンジアミン又はｐ－フェニレンジアミンとの縮合物及びこれらの共重合体ならびに変性体が挙げられる。これらのポリエーテルイミドは、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。ポリエーテルイミドとしては、市販品を用いることもでき、例えば、ジーイープラスチックス社製の“Ｕｌｔｅｍ（登録商標）”１０００、５０００及び６０００シリーズが挙げられる。
　ポリエーテルエーテルケトンとしては、特に限定されず、例えば、４，４’－ジフルオロベンゾフェノンとハイドロキノンの共重合体が挙げられる。これらのポリエーテルエーテルケトンは、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　ポリ（メタ）アクリレートとしては、特に限定されず、例えば、トリス(２－（メタ）アクリロイルオキシエチル)イソシアヌレートが挙げられる。これらのポリ（メタ）アクリレートは、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　ポリアミドとしては、特に限定されず、例えば、ポリアミド１２、ポリアミド１１、ポリアミド６、ポリアミド６,６及びポリアミド６／１２共重合体が挙げられる。これらのポリアミドは、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　前記の熱可塑性樹脂の中でも、耐湿性に優れ、更に金属に対する接着剤が良好であるという観点から、ポリアミドイミド樹脂が有用である。ポリアミドイミド樹脂の原料は、特に限定されず、酸性分としては、無水トリメリット酸、無水トリメリット酸モノクロライドが挙げられる。アミン成分としては、特に限定されず、メタフェニレンジアミン、パラフェニレンジアミン、４，４'－ジアミノジフェニルエーテル、４，４'－ジアミノジフェニルメタン、ビス［４－（アミノフェノキシ）フェニル］スルホン、２，２'－ビス［４－（４－アミノフェノキシ）フェニル］プロパンが挙げられる。ポリアミドイミド樹脂は、乾燥性を向上させるためにシロキサン変性としてもよく、この場合、アミノ成分としてシロキサンジアミンを用いることができる。ポリアミドイミド樹脂は、フィルム加工性を考慮すると、分子量が５万以上のものを用いるのが好ましい。ポリアミドイミド樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　ポリブタジエンとしては、特に限定されず、例えば、１，４－ポリブタジエン、１，２－ポリブタジエン、末端（メタ）アクリレート変性ポリブタジエン、末端ウレタンメタクリレート変性ポリブタジエンが挙げられる。これらのポリブタジエンは、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　前記の熱可塑性樹脂については、主としてプリプレグに用いられる絶縁材料として説明をしたが、これら熱可塑性樹脂はプリプレグとしての使用に限定されない。例えば、前記の熱可塑性樹脂を用いてフィルムに加工したもの（フィルム材）を、前記回路形成用支持基板における第１の絶縁樹脂層として用いてもよい。
　絶縁材料として用いられる樹脂組成物には、無機フィラーが混合されていてもよい。無機フィラーは、特に限定されず、例えば、アルミナ、水酸化アルミニウム、水酸化マグネシウム、クレー、タルク、三酸化アンチモン、五酸化アンチモン、酸化亜鉛、溶融シリカ、ガラス粉、石英粉及びシラスバルーンが挙げられる。これらの無機フィラーは、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　絶縁材料として用いられる樹脂組成物は、有機溶媒を含有していてもよい。有機溶媒としては、特に限定されず、例えば、ベンゼン、トルエン、キシレン、トリメチルベンゼンのような芳香族炭化水素系溶媒；アセトン、メチルエチルケトン、メチルイノブチルケトンのようなケトン系溶媒；テトラヒドロフランのようなエーテル系溶媒；イソプロパノール、ブタノールのようなアルコール系溶媒；２－メトキシエタノール、２－ブトキシエタノールのようなエーテルアルコール溶媒；Ｎ－メチルピロリドン、Ｎ、Ｎ－ジメチルホルムアミド、Ｎ、Ｎ－ジメチルアセトアミドのようなアミド系溶媒を、１種単独で、又は所望に応じて混合して用いることができる。なお、プリプレグを作製する場合におけるワニス中の溶媒量は、樹脂組成物全体に対して４０～８０質量％の範囲とすることが好ましい。また、前記ワニスの粘度は２０～１００ｃＰ（２０～１００ｍＰａ・ｓ）の範囲であることが好ましい。
　絶縁材料として用いられる樹脂組成物は、難燃剤を含有していてもよい。難燃剤としては、特に限定されず、例えば、デカブロモジフェニルエーテル、テトラブロモビスフェノールＡ、テトラブロモ無水フタル酸、トリブロモフェノールなどの臭素化合物、トリフェニルフォスフェート、トリキシレルフォスフェート、クレジルジフェニルフォスフェートなどのリン化合物、水酸化マグネシウム、水酸化アルミニウムなどの金属水酸化物、赤リン及びその変性物、三酸化アンチモン、五酸化アンチモンなどのアンチモン化合物、メラミン、シアヌール酸、シアヌール酸メラミンなどのトリアジン化合物など公知慣例の難燃剤を用いることができる。これらの難燃材は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　絶縁材料として用いられる樹脂組成物に対して、必要に応じて前記の硬化剤、硬化促進剤や、その他、熱可塑性粒子、着色剤、紫外線不透過剤、酸化防止剤及び還元剤などの各種添加剤や充填剤を更に加えることができる。これらの添加剤や充填材は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　本実施形態においてプリプレグは、例えば、前記の基材に対する樹脂組成物の付着量が、乾燥後のプリプレグにおける樹脂含有率で２０～９０質量％となるように、樹脂組成物（ワニスを含む）を基材に含浸又は塗工した後、１００～２００℃の温度で１～３０分間加熱乾燥することで、半硬化状態（Ｂステージ状態）のプリプレグとして得ることができる。そのようなプリプレグとしては、市販品を用いることもでき、例えば、三菱ガス化学（株）製のＧＨＰＬ－８３０ＮＳ（製品名）を使用することができる。本実施形態における工程（ａ）においては、例えば、このプリプレグを、所望の絶縁樹脂層の厚さとなるように、１～２０枚重ね、その両面に、例えば、剥型層付銅箔などの銅箔が接するように配置した構成で加熱及び加圧することができる。成形方法としては、通常の銅張り積層板の手法が適用でき、例えば、多段プレス、多段真空プレス、連続成形、オートクレーブ成形機などを使用して、通常、温度１００～２５０℃、圧力２～１００ｋｇ／ｃｍ2、加熱時間０．１～５時間の範囲で成形したり、真空ラミネート装置を用いてラミネート条件５０～２００℃、０．１～１０ＭＰｓの条件で真空又は大気圧の条件で行うことができる。なお、第１の絶縁樹脂層としては前記の他、銅張積層板（Copper　clad　laminate；ＣＣＬ）などとして市販されている金属箔張り積層板や、前記ＣＣＬから銅箔を除去したものを用いることができる。
　第１の絶縁樹脂層の厚さは、所望に応じて適宜設定するので特に限定されないが、０．０２ｍｍ～２．０ｍｍとすることができ、０．０３ｍｍ～０．２ｍｍが好ましく、０．０４ｍｍ～０．１５ｍｍがより好ましい。
　（剥型層）
　本実施形態における回路形成用支持基板は、剥型層を含む。剥型層は、ケイ素化合物を少なくとも含むことが好ましい。
　「剥型層」とは、少なくともケイ素化合物を含むことが好ましく、第１の絶縁樹脂層と銅箔との間に位置し、少なくとも第１の絶縁樹脂層と剥型層との剥離強度（ｘ）が、銅箔と第１の配線導体との剥離強度（ｙ）に対して、ｘ＜ｙの関係を有する層を意味する。剥型層は、ケイ素化合物の他に必要に応じて樹脂組成物を含むことができる。樹脂組成物としては、例えば、前記の熱硬化性樹脂を用いることができる。なお、特に限定されるものではないが、剥型層と銅箔との剥離強度（ｚ）は、剥離強度（ｘ）との関係においてｘ＜ｚの関係を有していることが好ましい。
　ケイ素化合物は、特に限定されず、例えば、下記式（１）で示されるシラン化合物や、その加水分解生成物又は加水分解生成物の縮合体（以下、これらを総称して単に「シラン化合物」と称する場合がある。）を用いることができる。これらのシラン化合物は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。剥型層は、例えば、銅箔又は極薄銅箔上に、シラン化合物を単独又は複数組合せてなるケイ素化合物を付与することで、形成することができる。なお、ケイ素化合物を付与する手段は、特に限定されず、例えば、塗布などの公知の手段を用いることができる。
Figure JPOXMLDOC01-appb-C000001
　式（１）中、Ｒ1はアルコキシ基又はハロゲン原子であり、Ｒ2はアルキル基、シクロアルキル基及びアリール基からなる群より選択される炭化水素基、Ｒ3及びＲ4はそれぞれ独立に、ハロゲン原子、アルコキシ基、又は、アルキル基、シクロアルキル基及びアリール基からなる群より選択される炭化水素基である。前記炭化水素基は、一つ以上の水素原子がハロゲン原子で置換されていてもよい。Ｒ1～Ｒ4は、それぞれ独立に、同一であっても、異なっていてもよい。
　前記式（１）で示されるシラン化合物は、銅箔との密着性が低下しすぎることを防止する観点から、アルコキシ基を少なくとも一つ有することが好ましい。また、同様の観点から、前記式（１）で示されるシラン化合物は、アルキル基、シクロアルキル基及びアリール基からなる群より選択される炭化水素基を少なくとも一つ有することが好ましい。
　剥離強度、特に剥離強度（ｘ）を調整する観点から、前記式（１）で示されるシラン化合物は、アルコキシ基を三つ、アルキル基、シクロアルキル基及びアリール基からなる群より選択される炭化水素基を一つ有していることが好ましい。例えば、式（１）において、Ｒ3及びＲ4の両方がアルコキシ基であることが好ましい。
　アルコキシ基としては、特に限定されず、例えば、直鎖状、分岐状若しくは環状の炭素数１～２０、好ましくは炭素数１～１０、より好ましくは炭素数１～５のアルコキシ基が挙げられる。アルコキシ基としては、例えば、メトキシ基、エトキシ基、ｎ－又はｉｓｏ－プロポキシ基、ｎ－、ｉｓｏ－又はｔｅｒｔ－ブトキシ基、ｎ－、ｉｓｏ－又はｎｅｏ－ペントキシ基、ｎ－ヘキソキシ基、シクロヘキシソキシ基、ｎ－ヘプトキシ基、又は、ｎ－オクトキシ基が挙げられる。
　ハロゲン原子としては、フッ素原子、塩素原子、臭素原子及びヨウ素原子が挙げられる。
　アルキル基としては、特に限定されず、例えば、直鎖状又は分岐状の炭素数１～２０、好ましくは炭素数１～１０、より好ましくは炭素数１～５のアルキル基が挙げられる。アルキル基としては、例えば、メチル基、エチル基、ｎ－又はｉｓｏ－プロピル基、ｎ－、ｉｓｏ－又はｔｅｒｔ－ブチル基、ｎ－、ｉｓｏ－又はｎｅｏ－ペンチル基、ｎ－ヘキシル基、ｎ－オクチル基、ｎ－デシル基が挙げられる。
　シクロアルキル基としては、特に限定されず、例えば、炭素数３～１０、好ましくは炭素数５～７のシクロアルキル基が挙げられる。シクロアルキル基としては、例えば、シクロプロピル基、シクロブチル基、シクロペンチル基、シクロヘキシル基、シクロへプチル基、シクロオクチル基が挙げられる。
　アリール基としては、特に限定されず、例えば、炭素数６～２０、好ましくは炭素数６～１４のアリール基が挙げられる。アリール基としては、例えば、フェニル基、トリル基及びキシリル基のアルキル基で置換されたフェニル基、１－又は２－ナフチル基、アントリル基が挙げられる。
　炭化水素基は、一つ以上の水素原子がハロゲン原子で置換されてもよく、例えば、フッ素原子、塩素原子、又は臭素原子で置換されていてもよい。
　前記シラン化合物の例としては、特に限定されないが、シリコーン化合物以外の化合物が好ましい。例えば、メチルトリメトキシシラン、ジメチルジメトキシシラン、ジメチルジエトキシシラン、エチルトリメトキシシラン、ｎ－又はｉｓｏ－プロピルトリメトキシシラン、ｎ－、ｉｓｏ－又はｔｅｒｔ－ブチルトリメトキシシラン、ｎ－、ｉｓｏ－又はｎｅｏ－ペンチルトリメトキシシラン、ヘキシルトリメトキシシラン、オクチルトリメトキシシラン、デシルトリメトキシシラン、フェニルトリメトキシシラン；アルキル置換フェニルトリメトキシシラン（例えば、ｐ－（メチル）フェニルトリメトキシシラン）、メチルトリエトキシシラン、エチルトリエトキシシラン、ｎ－又はｉｓｏ－プロピルトリエトキシシラン、ｎ－、ｉｓｏ－又はｔｅｒｔ－ブチルトリエトキシシラン、ペンチルトリエトキシシラン、ヘキシルトリエトキシシラン、オクチルトリエトキシシラン、デシルトリエトキシシラン、フェニルトリエトキシシラン、アルキル置換フェニルトリエトキシシラン（例えば、ｐ－（メチル）フェニルトリエトキシシラン）、（３，３，３－トリフルオロプロピル）トリメトキシシラン、及びトリデカフルオロオクチルトリエトキシシラン、メチルトリクロロシラン、ジメチルジクロロシラン、トリメチルクロロシラン、フェニルトリクロロシラン、トリメチルフルオロシラン、ジメチルジブロモシラン、ジフェニルジブロモシラン、これらの加水分解生成物、及びこれらの加水分解生成物の縮合体が挙げられる。これらの中でも、入手の容易性の観点から、ジメチルジメトキシシラン、ｎ－プロピルトリメトキシシラン、フェニルトリメトキシシラン、ヘキシルトリメトキシシラン、メチルトリエトキシシラン、ジメチルジエトキシシラン、（３，３，３－トリフルオロプロピル）トリメトキシシラン、ジメチルジクロロシランが好ましく、ジメチルジメトキシシラン、ｎ－プロピルトリメトキシシラン、メチルトリエトキシシラン、ジメチルジエトキシシラン、（３，３，３－トリフルオロプロピル）トリメトキシシラン、ジメチルジクロロシランが更に好ましい。
　このようなシラン化合物をケイ素化合物として用いて剥型層を銅箔又は極薄銅箔上に形成したものとしては、市販品を用いてもよい。市販品としては、例えば、ジメチルジメトキシシラン、ｎ－プロピルトリメトキシシラン、フェニルトリメトキシシラン、ヘキシルトリメトキシシランからなる群より選択される少なくとも１種をケイ素化合物として含む剥型層を銅箔上に形成したもの用いることができ、例えば、ＪＸ日鉱日石金属株式会社製の「ＰＣＳ」（製品名）が挙げられる。
　剥型層と第１の絶縁樹脂層との剥離強度（ｘ）は、特に限定されず、本実施形態の製造方法において、剥離工程（ｅ）よりも前の工程において第１の絶縁樹脂層が剥離することを防止しつつ、剥離工程（ｅ）において第１の絶縁樹脂層を物理的に剥離できる観点から、３～２０Ｎ・ｍが好ましく、５～１５Ｎ・ｍがより好ましく、８～１２Ｎ・ｍが更に好ましい。例えば、剥離強度（ｘ）が前記の範囲である場合、搬送時や加工時に剥離されることがない一方で、剥離工程（ｅ）において、人の手などで物理的に第１の絶縁樹脂層を容易に剥がすことができる。
　また、特に限定されるものではないが、剥離工程（ｅ）における第１の絶縁樹脂層の剥離時に、銅箔まで剥離することを防止する観点から、剥離強度（ｙ）と剥離強度（ｘ）との差（ｙ－ｘ）は、例えば、５０Ｎ・ｍ以上が好ましく、１００Ｎ・ｍ以上がより好ましく、２００Ｎ・ｍ以上が更に好ましい。
　剥離強度（ｘ）及び／又は剥離強度（ｙ）は、例えば、剥離強度（ｘ）については剥型層中のケイ素化合物の種類やケイ素化合物の塗布量を調整したり、剥離強度（ｙ）についてはプレス条件やめっき厚み、材料、粗化処理での条件を調整したりすることで、前記の範囲に調整することができる。
　剥型層の厚さは、特に限定されないが、５ｎｍ～１００ｎｍが好ましく、１０ｎｍ～８０ｎｍがより好ましく、２０ｎｍ～６０ｎｍが更に好ましい。
　［銅箔］
　銅箔は、特に限定されないが、通常、厚さが１μｍ～５μｍであり、好ましくは２μｍ～４μｍであり、更に好ましくは２．５μｍ～３．５μｍの極薄銅箔である。銅箔は、特に限定されないが、ＪＩＳＢ０６０１：２００１に示す１０点の平均粗さ（Ｒｚｊｉｓ）が両面とも０．３μｍ～３．０μｍであることが好ましく、０．５μｍ～２．０μｍがより好ましく、０．７μｍ～１．５μｍが更に好ましい。
　銅箔上には、こぶ状の電着物層（「やけためっき」と称することもある）を形成させたり、酸化処理、還元処理、エッチングにて粗化処理を施すことができる。銅箔の製造条件は、特に限定されず、硫酸銅浴の場合、硫酸５０～１００ｇ／Ｌ、銅３０～１００ｇ／Ｌ、液温２０～８０℃、電流密度０．５～１００Ａ／ｄｍ2の条件、ピロリン酸銅浴の場合、ピロリン酸カリウム１００～７００ｇ／Ｌ、銅１０～５０ｇ／Ｌ、液温３０～６０℃、ｐＨ８～１２、電流密度０．５～１０Ａ／ｄｍ2の条件が一般的によく用いられる。銅浴には、銅の物性や平滑性を考慮して各種添加剤を添加する場合もある。
　銅箔は、例えば、ピーラブルタイプを用いて形成することや、一定厚の銅箔を用いて形成することができる。ピーラブルタイプの銅箔とは、キャリアを有する銅箔であり、キャリアが、例えば引き剥がし可能な銅箔であるものをいう。ピーラブルタイプのものを用いる場合、工程（ａ）において銅箔からキャリアを剥離して使用する。
　工程（ａ）において一定厚の銅箔を用いて極薄銅箔を形成する場合について説明する。一定厚の銅箔を用いて極薄銅箔を形成する場合、まず、一定厚の銅箔上に剥型層を形成して、剥型層付銅箔とする。銅箔上に剥型層を形成する手段は特に限定されず、例えば、塗布などの公知の方法によって前記のケイ素化合物を銅箔上に付与することで剥型層を形成することができる。また、前記剥型層付銅箔としては、市販品を用いることもでき、例えば、前記のＪＸ日鉱日石金属株式会社製の「ＰＣＳ」（製品名）を剥型層付銅箔として用いることができる。一定厚の銅箔（即ち剥型層付銅箔の銅箔部分）の厚さは、特に限定されないが、必要に応じてエッチングなどの減厚手段によって所望の厚さ（例えば、１μｍ～５μｍ）まで不要部を除去する観点から、１μｍ以上であることが好ましく、１μｍ～２０μｍがより好ましい。但し、一定厚の銅箔の厚さが１μｍ～５μｍの場合には、減厚手段による処理が不要な場合がある。前記減厚手段としては、公知の方法を適宜適用することができるが、例えば、エッチング処理が挙げられる。前記エッチング処理としては、特に限定されず、例えば、過水硫酸系のソフトエッチング液を用いたエッチングにより行うことができる。
　前記のように一定厚の銅箔を用いて極薄銅箔を形成する場合、例えば、厚さが１μｍ～２０μｍの銅箔上に前記剥型層が形成された剥型層付銅箔を用いることができる。詳細には、工程（ａ）において、厚さが１μｍ～２０μｍの銅箔上に前記剥型層が形成された剥型層付銅箔を、前記剥型層と前記第１の絶縁樹脂層とが接するように前記第１の絶縁樹脂層上に配置し、その後前記剥型層付銅箔の前記銅箔部分にエッチング処理を施して前記極薄銅箔とする工程（ａ－１）を経ることによって、工程（ａ）において一定厚の銅箔から極薄銅箔を形成することができる。本実施形態の製造方法は本態様に限定されるものではないが、例えば、１２μｍの銅箔を用いた場合、剥型層を塗布などによって形成し、第１の絶縁樹脂層と積層プレスした後、銅箔のソフトエッチングを行って、銅箔の厚さを例えば３μｍに調整して極薄銅箔とすることで、回路形成用支持基板を作製することができる。前記エッチング処理は、特に限定されず、剥型層付銅箔を第１の絶縁樹脂層に加熱及び加圧した後に行うことができる。
　また、銅箔の剥型層との接着面には防錆処理を施す（防錆処理層を形成する）ことができる。前記防錆処理は、ニッケル、錫、亜鉛、クロム、モリブデン、コバルトのいずれか、若しくはそれらの合金を用いて行うことができる。これらはスパッタや電気めっき、無電解めっきにより銅箔上に薄膜形成を行うものであるが、コストの面から電気めっきが好ましい。具体的には、めっき層として、ニッケル、錫、亜鉛、クロム、モルブデン及びコバルトからなる群より選ばれる一種類以上の金属塩を含む薬液を用いてめっきを行う。金属イオンの析出を容易にするため、めっき液には、クエン酸塩、酒石酸塩、スルファミン酸などの錯化剤を必要量添加してもよい。めっき液は、通常酸性領域で使用し、室温～８０℃の温度でめっきを行う。めっきは、通常電流密度０．１～１０Ａ／ｄｍ2、通常時間１～６０秒間、好ましくは１～３０秒間の範囲から適宜選択する。防錆処理に用いる金属の量は、金属の種類によっても異なり、特に限定されないが、合計で１０～２０００μｇ／ｄｍ2が好適である。防錆処理層の厚さについては、厚すぎるとエッチング阻害と電気特性の低下を引き起こし、薄すぎると樹脂とのピール強度低下の要因となりうる。
　更に防錆処理層上にクロメート処理層が形成されていると、剥型層との接着強度低下を抑制できるため有用である。具体的には、六価クロムイオンを含む水溶液を用いて行われる。クロメ－ト処理は、特に限定されず、例えば、単純な浸漬処理でも可能であるが、好ましくは陰極処理で行う。陰極処理は、重クロム酸ナトリウム０．１～５０ｇ／Ｌ、ｐＨ１～１３、浴温０～６０℃、電流密度０．１～５Ａ／ｄｍ2、電流時間０．１～１００秒の条件で行うことが好ましい。重クロム酸ナトリウムの代わりに、クロム酸あるいは重クロム酸カリウムを用いて行うこともできる。
　本実施形態においては、防錆処理層上に更にカップリング剤が吸着していることが好ましい。シランカップリング剤としては、特に限定されず、例えば、３－グリシドキシプロピルトリメトキシシラン、２－（３、４－エポキシシクロヘキシル）エチルトリメトキシシランのエポキシ官能性シラン、３－アミノプロピルトリメトキシシラン、Ｎ－２－（アミノエチル）－３－アミノプロピルトリメトキシシラン、Ｎ－２－（アミノエチル）－３－アミノプロピルメチルジメトキシシランのアミン官能性シラン、ビニルトリメトキシシラン、ビニルフェニルトリメトキシシラン、ビニルトリス（２－メトキシエトキシ）シランのオレフィン官能性シラン、３－（メタ）アクリロキシプロピルトリメトキシシランの（メタ）アクリル官能性シラン、３－メルカプトプロピルトリメトキシシランのメルカプト官能性シランが用いられる。これらのシランカップリング剤は１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。これらのカップリング剤は、水などの溶媒に０．１～１５ｇ／Ｌの濃度で溶解させて室温～５０℃の温度で金属箔に塗布したり、電着させたりして吸着させる。これらのシランカップリング剤は、銅箔表面の防錆金属の水酸基と縮合結合することで皮膜を形成する。シランカップリング処理後は加熱、紫外線照射などによって安定的結合を形成する。加熱であれば８０～２００℃の温度で２～６０秒乾燥させる。紫外線照射であれば２００～４００ｎｍ、２００～２５００ｍＪ／ｄｍ2の範囲で行う。
　［工程（ｂ）］
　工程（ｂ）は、前記の回路形成用支持基板の銅箔上に、第１の配線導体を形成する工程である。工程（ｂ）を経ることで、図１Ｃに示すように、回路形成用支持基板１の銅箔４上に第１の配線導体５が形成される。第１の配線導体の形成手段は、特に限定されず、例えば、以下の工程によって第１の配線導体を形成することができる。
　工程（ｂ）としては、例えば、前記銅箔上にめっき用レジストをラミネートし（工程（ｂ－１））、フォトリソグラフィーによってめっき用レジストに配線回路パターンを形成し（工程（ｂ－２））、前記めっき用レジストに配線回路パターンが形成された前記銅箔上に、パターン電解銅めっきにより第１の配線導体を形成し（工程（ｂ－３））、前記めっき用レジストを除去する（工程（ｂ－４））ことで、第１の配線導体を銅箔上に形成することができる。前記工程中、工程（ｂ－２）においては、銅箔上にラミネートされためっき用レジストをフォトリソグラフィーによって露光及び現像を行い、めっき用レジストに配線回路パターンを形成することができる。次いで、工程（ｂ－３）によって、めっき用レジストに配線回路パターンが形成された銅箔に、パターン電解銅めっき処理を施すことでめっき銅によって第１の配線導体を形成することができる。第１の配線導体を形成後、めっき用レジストは工程（ｂ－４）にて除去される。
　前記のめっき用レジストは、特に限定されず、例えば、市販のドライフィルムレジストなど公知のものを適宜選択して用いることができる。また、めっき用レジストに配線回路パターンを形成する際のフォトリソグラフィー（露光、現像、レジストの除去を含む）は、特に限定されず、公知の手段及び装置を用いて実施することができる。更に、第１の配線導体を形成するための前記パターン電解銅めっきについても、特に限定されず、公知の方法を適宜用いることができる。
　第１の配線導体のパターン幅は、特に限定されず、用途に応じて適宜その幅を選択することができるが、例えば、５～１００μｍとすることができ、好ましくは１０～３０μｍとすることができる。
　［工程（ｃ）］
　工程（ｃ）は、前記第１の配線導体と接するように第２の絶縁樹脂層を配置し、前記第２の絶縁樹脂層を加熱及び加圧して積層する工程である。工程（ｃ）は、前記第２の絶縁樹脂層上に金属層を更に配置し、加熱及び加圧して、前記第２の絶縁樹脂層と前記金属層とを積層する工程であってもよい。工程（ｃ）を経ることで、図１Ｄに示すように、第１の配線導体５と接するように第２の絶縁樹脂層６と金属層７とを積層させることができる。なお、図１Ｄにおいては、金属層を設けた態様をしているが本発明は当該態様に限定されるものではない。
　第２の絶縁樹脂層としては、前記の第１の絶縁樹脂層と同様の材料（例えば、プリプレグ）を用いることができる。また、第２の絶縁樹脂層の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、０．０２ｍｍ～２．０ｍｍとすることができ、０．０３ｍｍ～０．２ｍｍが好ましく、０．０４ｍｍ～０．１５ｍｍがより好ましい。
　金属層としては、例えば、前記の銅箔と同様のものを用いることができる。銅箔としては、例えば、キャリア銅箔付極薄銅箔を使用することができる。この場合、キャリアは、極薄銅箔を第２の絶縁樹脂層と接するように配置し、加熱及び加圧によって積層した後に剥離される。キャリア銅箔付極薄銅箔としては、市販品を用いることもでき、例えば、三井金属鉱業株式会社製のＭＴＥｘ（製品名）を使用することができる。
　第２の絶縁樹脂層としては、市販品を用いることもでき、例えば、三菱ガス化学（株）製のＣＲＳ－３８１　ＮＳＩ（製品名）を使用することができる。
　前記第２の絶縁樹脂層、金属層の加熱及び加圧条件は、特に限定されず、例えば、温度２２０±２℃、圧力２．５±０．２ＭＰａ、保持時間６０分間の条件にて真空プレスを実施することで、第２の絶縁樹脂層及び金属層を積層することができる。
　工程（ｃ）は、特に限定されず、例えば、以下の工程によって第２の絶縁樹脂層と金属層を積層することができる。工程（ｃ）としては、例えば、前記第１の配線導体表面に第２の絶縁樹脂層との密着力を得るための粗化処理を施し（工程（ｃ－１））、前記第２の絶縁樹脂層を、前記粗化処理を施した前記第１の配線導体と接するように配置し、前記第２の絶縁樹脂層上に金属層を更に配置し、加熱及び加圧して、前記第２の絶縁樹脂層と前記金属層を積層（工程（ｃ－２））することができる。前記粗化処理は、特に限定されず、公知の手段を適宜使用でき、例えば、銅表面粗化液を用いる手段が挙げられる。
　［工程（ｄ）］
　工程（ｄ）は、前記第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び／又は無電解銅めっきによって接続させて、第２の配線導体を形成する工程である。第２の配線導体形成工程（ｄ）においては、電解銅めっき及び／又は無電解銅めっきが施されることにより、図１Ｅに示すように、第１の配線導体５と金属層７とが、非貫通孔の内壁に形成されためっき銅を通じて電気的に接続される。その後、図１Ｆに示すように、金属層７をパターニングすることにより、第２の絶縁樹脂層６上に第２の配線導体８を形成することができる。
　非貫通孔を形成する手段は、特に限定されず、例えば、炭酸ガスレーザーなどのレーザーやドリルなどの公知の手段を用いることができる。非貫通孔は、金属層を介して第２の絶縁樹脂層に形成され、本工程にて形成される第２の配線導体と第１の配線導体とを電気的に接続させるために設けられる。非貫通孔の数やサイズは、所望に応じて適宜選定することができる。また、非貫通孔を形成した後に、過マンガン酸ナトリウム水溶液などを用いてデスミア処理を施すことができる。
　工程（ｄ）においては、非貫通孔を形成した後、電解銅めっき及び／又は無電解銅めっきを施して非貫通孔の内壁に銅めっき膜を形成し、第１の配線導体と第２の配線導体とを電気的に接続する。電解銅めっき及び／又は無電解めっきを施す方法は、特に限定されず、公知の方法を採用することができる。当該銅めっきは、電解銅めっき及び無電解めっきのどちらか一方のみでもよいが、電解銅めっき及び無電解めっきの両方を施すことが好ましい。
　工程（ｄ）は、電解及び／又は無電解銅めっき処理の後、第２の配線導体を形成する。第２の配線導体の形成方法は、特に限定されず、例えば、サブトラクティブ工法やセミアディティブ工法などの公知の手段を適宜採用することができる。
　工程（ｄ）は、特に限定されず、例えば、前記第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成し（工程（ｄ－１））、非貫通孔の内壁を電解銅めっき及び／又は無電解銅めっきにより接続させ（工程（ｄ－２））、第２の配線導体をサブトラクティブ工法又はセミアディティブ工法にて形成する（工程（ｄ－３））ことができる。工程（ｄ－３）においては、特に限定されず、例えば、金属層の整面を実施し、ドライフィルムレジストなどをラミネートし、更に、ネガ型マスクを張り合わせた後、露光機にて回路パターンを焼付け、現像液にてドライフィルムレジストを現像し、エッチングレジストを形成することができる。その後、エッチング処理を施し、エッチングレジストのない部分の銅を塩化第二鉄水溶液などで除去した後、レジストを除去することで、第２の配線導体を形成することができる。
　その他、本実施形態において適用可能な層間接続方法としては、公知のレーザー形成されたブラインドビア部に化学銅めっきをして適用した方法（レーザー加工により配線回路を形成し、その後化学銅めっきによりパターニング、層間接続を行う方法）や、予め接続部となる部分にめっきや金属箔をエッチングすることなどにより形成した金属バンプ（好ましくは銅バンプ）により絶縁層ごと突き刺し、層間接続を行う方法、更にははんだや銀及び銅などの金属フィラーを絶縁樹脂に含有した金属ペーストをスクリーン印刷などにより所定箇所にバンプ印刷後、乾燥によってペーストを硬化させ、加熱及び加圧により内外層間での電気的導通を確保するものなどが適用できる。
　［工程（ｅ）］
　工程（ｅ）は、前記第１及び第２の配線導体が形成された回路形成基板から、前記第１の絶縁樹脂層を剥離する工程である。工程（ｅ）を経ると、図１Ｇに示すように、剥型層３との界面において第１の絶縁樹脂層が剥離され、剥型層３と銅箔４上に、第１の配線導体５、第２の絶縁樹脂層６及び第２の配線導体８が積層した積層体が形成される。
　工程（ｅ）においては、第１の絶縁樹脂層と剥型層との界面で第１の絶縁樹脂層が剥離されることが好ましいが、例えば、剥型層の一部が第１の絶縁樹脂層とともに剥離されてもよい。また、剥型層と銅箔との界面において、剥型層と共に第１の絶縁樹脂層が剥離される態様も含まれる。第１の絶縁樹脂層を剥離する手段は物理的手段又は化学的手段のいずれも採用することができるが、例えば剥型層に物理的な力を加えて、物理的に第１の絶縁樹脂層を剥離することが好ましい。
　［工程（ｆ）］
　工程（ｆ）は、前記回路形成基板から前記剥型層３及び／又は前記銅箔４を除去する工程である。工程（ｆ）を経ると、図１Ｈに示すように、第１の配線導体５（内層）が第２の絶縁樹脂層６中に埋設されており、第１の配線導体５（内層）と第２の配線導体８（外層）とが電気的に接合された半導体素子搭載用の回路形成基板１０を形成することができる。工程（ｆ）においては、例えば、前記剥型層及び／又は前記銅箔（好ましくは、極薄銅箔）の除去を硫酸系又は過酸化水素系エッチング液を用いて除去することができる。例えば、工程（ｅ）において、第１の絶縁樹脂層が剥型層との界面において剥離された場合、及び、剥型層が破壊されてその一部が第１の絶縁樹脂層と共に剥離された場合には、除去工程（ｆ）において剥型層の全体又はその一部及び銅箔が除去される。また、工程（ｅ）において第１の絶縁樹脂層が剥型層と共に剥型層と銅箔との界面で剥離された場合、除去工程（ｆ）においては銅箔のみが除去されることとなる。硫酸系又は過酸化水素系エッチング液は、特に限定されず、当業界で使用されているものを適宜選択して使用することができる。
　本実施形態を例示的に説明した図１及び２においては、回路形成基板１０は、２層構造の半導体素子搭載用パッケージ基板となるが、本実施形態はこれに限定されるものではなく３層構造以上（３層構造、４層構造、・・・ｎ層構造）のビルドアップ構造を有する半導体素子搭載用パッケージ基板が形成できる。すなわち、本実施形態における半導体素子実装基板の製造方法は、前記工程（ｄ）と前記工程（ｅ）の間に、前記第１及び第２の配線導体が形成された回路形成基板に対して、絶縁樹脂層積層工程及び配線導体形成工程を繰り返し行い、ビルドアップ構造を形成する工程を更に含んでいてもよい。ここで、絶縁樹脂層積層工程及び配線導体形成工程は、それぞれ工程（ｃ）及び工程（ｄ）と同様の手順により行われる。
　本実施形態における半導体素子実装基板の製造方法においては、前記第２の配線導体が形成された回路形成基板に対して、ソルダーレジスト層を形成する工程を更に含んでいてもよい。この工程は、例えば、前記工程（ｄ）と前記工程（ｅ）の間に実施しても、前記工程（ｆ）と後述の工程（ｇ）の間に実施してもよい。ソルダーレジスト層は、特に限定されず、例えば、ラミネーターやホットプレスによって形成することができる。
　［工程（ｇ）］
　工程（ｇ）は、前記回路形成基板に前記した支持体をプレスして積層する工程である。具体的には、回路形成基板の第２の配線導体８が形成された面に、支持体の耐熱フィルム層１１が接するように配置した後、プレスする。工程（ｇ）を経ると、図１Ｉに示すように、回路形成基板の第２の配線導体が形成された面に支持体が積層された積層体２０が形成される。なお、図１Ｉに示した図は、回路形成基板の片面にソルダーレジストを塗布してソルダーレジスト層９を形成した後、支持体をプレスして積層した場合の積層体を示すが、回路形成基板の両面にソルダーレジスト層が形成された構造体又はソルダーレジスト層９を形成せずに、工程（ｆ）から直接工程（ｇ）を実施した構造体を使用してもよい。
　支持体をプレスする方法としては、特に限定されず、例えば、回路形成基板の第２の配線導体が形成された面に支持体の耐熱フィルム層が接するように配置した後、温度１２０～２００℃、圧力１～４ＭＰａ、保持時間３０～１２０分間の条件で真空プレスを実施する。
　［工程（ｈ）］
　工程（ｈ）は、前記回路形成基板の配線導体上に半導体素子を実装する工程である。工程（ｈ）を経ると、図１Ｊに示すように、半導体素子が実装された積層体が形成される。図１Ｊは、第１の配線導体上に、はんだボール１３を介してペアチップ１４が実装され、更に、モールド樹脂１５によって樹脂封止されている。
　工程（ｈ）においては、接合材を介して配線導体上に前記半導体素子を実装することができる。ここで、通常、半導体素子を実装する前に、配線導体上に開口部を有するソルダーレジスト層を形成した後、その開口部に金めっき層を形成し、更に、金めっき層上に接合材を搭載して約２６０℃にてリフローを行い、接合材が形成された多層プリント配線板を作製する。金めっき層は、特に限定されず、例えば、電解、無電解及びペーストによって形成することができる。接合材は導電手段を有するものであれば特に限定されず、例えば、はんだ（例えば、はんだボール、はんだペースト）を用いることができる。前記接合材としてはんだを用いた場合など、半導体素子を配線導体上に実装した後に、リフローなどの処理を施すことができる。この際、リフローの温度は接合材の融点などによって適宜選択されるものであるが、例えば、２６０℃以上とすることが好ましい。
　半導体素子は特に限定されず、所望の素子を適宜用いることができるが、例えば、アルミ電極部に金ワイヤのボールボンディング法によって金バンプを形成したベアチップを用いることができる。
　モールド樹脂としては、封止材用途で用いられる公知の樹脂を適宜選定して用いることができる。
　前記したとおり、通常、半導体素子を実装する前に、配線導体上に開口部を有するソルダーレジスト層を形成した後、その開口部に金めっき層を形成する工程を行うが、これらの工程は、例えば、前記工程（ｄ）と前記工程（ｅ）の間に実施しても、前記工程（ｆ）と前記工程（ｇ）の間に実施してもよい。
　［工程（ｉ）］
　工程（ｉ）は、前記回路形成基板から前記支持体を剥離する工程である。工程（ｉ）を経ると、図１Ｋに示すように、半導体素子が実装された積層体から支持体が剥離され、半導体素子実装基板３０を得ることができる。支持体を剥離する手段は物理的手段又は化学的手段のいずれも採用することができるが、例えば、耐熱フィルム層に物理的な力を加えて、物理的に支持体を剥離することが好ましい。
　（実施形態２）
　本発明を実施するための第２の形態（実施形態２）における半導体素子実装基板の製造方法は、以下の工程を含む。
　（ａ）第１の絶縁樹脂層と、剥型層と、銅箔と、をこの順で含む回路形成用支持基板を形成する工程
　（ｂ）前記回路形成用支持基板の前記銅箔上に、第１の配線導体を形成する工程
　（ｃ）前記第１の配線導体と接するように第２の絶縁樹脂層を配置し、前記第２の絶縁樹脂層を加熱及び加圧して積層する工程
　（ｄ）前記第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び／又は無電解銅めっきによって接続させて第２の配線導体を形成する工程
　（ｊ）前記第１及び第２の配線導体が形成された回路形成基板に前記支持体をプレスして積層する工程
　（ｋ）前記支持体が積層された回路形成基板から、前記第１の絶縁樹脂層を剥離する工程
　（ｌ）前記回路形成基板から前記剥型層及び／又は前記銅箔を除去する工程
　（ｈ）前記回路形成基板の前記配線導体上に半導体素子を実装する工程
　（ｉ）前記回路形成基板から前記支持体を剥離する工程
　ここで、工程（ａ）～（ｄ）、（ｈ）、（ｉ）は、前記した実施形態１における各工程と同様であるので、説明を省略する。
　なお、実施形態２においても、実施形態１と同様に、３層構造以上（３層構造、４層構造、・・・ｎ層構造）のビルドアップ構造を有する半導体素子搭載用パッケージ基板を形成してもよい。すなわち、前記工程（ｄ）と前記工程（ｅ）の間に、前記第１及び第２の配線導体が形成された回路形成基板に対して、絶縁樹脂層積層工程及び配線導体形成工程を繰り返し行い、ビルドアップ構造を形成する工程を更に含んでいてもよい。
　［工程（ｊ）］
　工程（ｊ）は、前記第１及び第２の配線導体が形成された回路形成基板（図２Ａ）に前記支持体をプレスして積層する工程である。具体的には、回路形成基板の第２の配線導体８が形成された面に、支持体の耐熱フィルム層１１が接するように配置した後、プレスする。工程（ｊ）を経ると、図２Ｂに示すように、回路形成基板の第２の配線導体が形成された面に支持体が積層された積層体が形成される。なお、図２Ｂに示した図は、回路形成基板にソルダーレジストを塗布してソルダーレジスト層９を形成した後、支持体をプレスして積層した場合の積層体を示すが、ソルダーレジスト層を形成せずに、工程（ｄ）から直接工程（ｊ）を実施してもよい。ソルダーレジスト層の形成する方法は、前記のとおりである。
　支持体をプレスする方法としては、前記した工程（ｇ）と同様である。
　［工程（ｋ）］
　工程（ｋ）は、前記支持体が積層された回路形成基板から、前記第１の絶縁樹脂層を剥離する工程である。工程（ｋ）を経ると、図２Ｃに示すように、剥型層３との界面において第１の絶縁樹脂層が剥離され、剥型層３と銅箔４上に、第１の配線導体５、第２の絶縁樹脂層６及び第２の配線導体８が積層し、第２の配線導体が形成された面に支持体が積層された積層体が形成される。
　工程（ｋ）においては、第１の絶縁樹脂層と剥型層との界面で第１の絶縁樹脂層が剥離されることが好ましいが、例えば、剥型層の一部が第１の絶縁樹脂層とともに剥離されてもよい。また、剥型層と銅箔との界面において、剥型層と共に第１の絶縁樹脂層が剥離される態様も含まれる。第１の絶縁樹脂層を剥離する手段は物理的手段又は化学的手段のいずれも採用することができるが、例えば剥型層に物理的な力を加えて、物理的に第１の絶縁樹脂層を剥離することが好ましい。
　［工程（ｌ）］
　工程（ｌ）は、前記回路形成基板から前記剥型層及び／又は前記銅箔を除去する工程である。工程（ｌ）を経ると、図２Ｄに示すように、第１の配線導体５（内層）が第２の絶縁樹脂層６中に埋設されており、第１の配線導体５（内層）と第２の配線導体８（外層）とが電気的に接合された半導体素子搭載用の回路形成基板に支持体が積層された積層体２０を形成することができる。工程（ｌ）においては、例えば、前記剥型層及び／又は前記極薄銅箔の除去を硫酸系又は過酸化水素系エッチング液を用いて除去することができる。例えば、工程（ｋ）において、第１の絶縁樹脂層が剥型層との界面において剥離された場合、及び、剥型層が破壊されてその一部が第１の絶縁樹脂層と共に剥離された場合には、除去工程（ｌ）において剥型層の全体又はその一部及び銅箔が除去される。また、工程（ｋ）において第１の絶縁樹脂層が剥型層と共に剥型層と銅箔との界面で剥離された場合、除去工程（ｌ）においては銅箔のみが除去されることとなる。硫酸系又は過酸化水素系エッチング液は、特に限定されず、当業界で使用されているものを適宜選択して使用することができる。
　なお、前記したとおり、通常、半導体素子を実装する前に、配線導体上に開口部を有するソルダーレジスト層を形成した後、その開口部に金めっき層を形成する工程を行うが、これらの工程は、例えば、前記した工程（ｌ）工程と前記（ｈ）工程の間に実施してもよい。
　以上、本実施形態の半導体素子実装体の製造方法の実施形態１及び実施形態２について説明したが、実施形態１は、支持体をプレスする前に回路形成基板を用いて電気的な試験を行うことができるという観点からは、実施形態２よりも好ましい。
　なお、本発明はこれらの実施形態に特に限定されることはなく、前記した実施形態１及び実施形態２以外のその実施形態も包含する。
　以下に、実施例により本実施形態を具体的に説明するが、本実施形態はこれらの実施例により何ら制限されるものではない。
　［実施例１］
　＜支持体の作製＞
　ビスマレイミドトリアジン樹脂（ＢＴ樹脂）をガラスクロス（ガラス繊維）に含浸させてＢステージとしたプリプレグ（厚さ０．１００ｍｍ：三菱ガス化学（株）製、製品名：ＧＨＰＬ－８３０ＮＳ　ＳＴ５６）の片面に、厚さ２７μｍの接着層付きポリイミドフィルム（接着層の厚さ：１５μｍ、ニッカン工業株式会社製、製品名：ＣＩＳＶ）を、接着層面が絶縁樹脂層と接するように配置し、もう一方の面に厚さ１８μｍの銅箔（三井金属鉱業株式会社製、製品名：３ＥＣ－ＶＬＰ）を配置し、温度８０±２℃、圧力１．０±０．２ＭＰａ、保持時間３分間の条件にて真空プレスを実施し、支持体（ａ）（厚さ１４５μｍ）を作製した。
　＜工程（ａ）＞
　ビスマレイミドトリアジン樹脂（ＢＴ樹脂）をガラスクロス（ガラス繊維）に含浸させてＢステージとしたプリプレグ（厚さ０．１００ｍｍ：三菱ガス化学（株）製、製品名：ＧＨＰＬ－８３０ＮＳ　ＳＴ５６）の両面に、厚さ１２μｍの銅箔にシラン化合物で構成された剥型層が塗布により形成された剥型層付銅箔（ＪＸ日鉱日石金属株式会社製、製品名：ＰＣＳ）を、剥型層面が前記プリプレグと接するように配置し、温度２２０±２℃、圧力５±０．２ＭＰａ、保持時間６０分間の条件にて真空プレスを実施した。その後、過水硫酸系のソフトエッチング液を用いたエッチングにより前記銅箔の厚さを３μｍに調整して、第１の絶縁樹脂層の両面に剥型層と銅箔とがこの順で設けられた回路形成用支持基板を作製した。
　＜工程（ｂ）＞
　回路形成用支持基板に、日立ビアメカニクス株式会社製のルータ加工機を用いてガイド穴を形成し、その後、過水硫酸系のソフトエッチング液を用いて表面を１～２μｍエッチングした。次いで、温度１１０±１０℃、圧力０．５０±０．０２ＭＰａの条件で、ドライフィルムレジストＮＩＴ２２５（ニチゴー・モートン株式会社製、製品名）をラミネートした。ドライフィルムレジストへの回路パターンの焼付けを、前記ガイド穴を基準として平行露光機にて実施した後、１％炭酸ナトリウム水溶液を用いてドライフィルムレジストを現像し、めっき用レジストパターンを形成した。次いで、硫酸銅濃度６０～８０ｇ／Ｌ、硫酸濃度１５０～２００ｇ／Ｌの硫酸銅めっきラインにて１５～２０μｍほどのパターン電解銅めっき（電解銅めっき）を施し、第１の配線導体を形成した。その後、アミン系のレジスト剥離液を用いてドライフィルムレジストを剥離除去した。
　＜工程（ｃ）＞
　絶縁樹脂との密着力を得るため、第１の配線導体（銅パターン）表面を、銅表面粗化液ＣＺ－８１００（メック株式会社製、製品名）を用いて粗化処理を施した。次いで、第１の配線導体が形成された回路形成用支持基板の両面に、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）をガラスクロス（ガラス繊維）に含浸させてＢステージとしたプリプレグ（厚さ０．１００ｍｍ：三菱ガス化学（株）製、製品名：ＧＨＰＬ－８３０ＮＳ　ＳＴ５６）を配置した。次いで、プリプレグ上に厚さ１８μｍのキャリア銅箔付極薄銅箔（極薄銅箔（金属層）；厚さ２μｍ：三井金属鉱業株式会社製、製品名：ＭＴＥｘ）を、キャリア銅箔側がプリプレグと接するように配置し、圧力２．５±０．２ＭＰａ、温度２２０±２℃、保持時間６０分間の条件で、真空プレスした。その後、厚さ１８μｍのキャリア銅箔を剥離して、第１の配線導体上に第２の絶縁樹脂層と厚さ２μｍの極薄銅箔とが積層された回路形成用支持基板を得た。
　＜工程（ｄ）＞
　第１の配線導体上に第２の絶縁樹脂層と金属層とが積層された回路形成用支持基板の両面に、炭酸ガスレーザー加工機ＬＣ－１Ｃ／２１（日立ビアメカニクス株式会社製、製品名）を用いて、ビーム照射径Φ０．２１ｍｍ、周波数５００Ｈｚ、パルス幅１０μｓ、照射回数７ショットの条件にて１穴ずつ加工し、金属層を介して第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成した。
　次いで非貫通孔が形成された回路形成用支持基板に対し、温度８０±５℃、濃度５５±１０ｇ／Ｌの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施し、更に、無電解銅めっきにて０．４～０．８μｍの厚みのめっきを実施した後、電解銅めっきにて１５～２０μｍの厚みのめっきを実施した。これにより、非貫通孔の内壁がめっきによって接続され、第１の配線導体（内層）と金属層（外層）とが、非貫通孔内壁のめっきによって電気的に接続されたことになる。
　次に、基板表面（金属層）の整面を実施し、温度１１０±１０℃、圧力０．５０±０．０２ＭＰａの条件でドライフィルムレジストＮＩＴ２２５（ニチゴー・モートン株式会社製、製品名）をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機を用いて回路パターンを焼付け、１％炭酸ナトリウム水溶液を用いてドライフィルムレジストを現像してエッチングレジストを形成した。次いで、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液を用いてドライフィルムレジストを除去し、第２の配線導体を形成した。
　＜工程（ｅ）＞
　第２の配線導体を形成した後、剥型層付銅箔と第１の絶縁樹脂層（プリプレグ層）の境界部に物理的な力を加えて、第１の配線導体及び第２の配線導体が形成された回路形成用支持基板から、第１の絶縁樹脂層（プリプレグ層）を剥離し、一組の積層体とした。
　＜工程（ｆ）＞
　剥離工程（ｅ）において、第１の絶縁樹脂層（プリプレグ層）を剥離した後、極薄銅箔と剥型層とを、過水硫酸系のソフトエッチング液を用いて除去した。その後、１０μｍのソルダーレジストを形成し、金めっき仕上げを行った。
　＜工程（ｇ）＞
　除去工程（ｆ）において、１０μｍのソルダーレジストを形成し、金めっき仕上げを行った回路形成基板の片側を支持体（ａ）のポリイミド層が接するように配置し、温度１６０±２℃、圧力３．０±０．２ＭＰａ、保持時間６０分間の条件にて真空プレスを実施し、積層体を作製した。
　＜工程（ｈ）及び工程（ｉ）＞
　工程（ｇ）において得られた積層体をパッケージサイズに切断加工し、半導体素子搭載用パッケージ基板を得た。次いで金めっき層上に半田ボールを搭載して約２６０℃にてリフローを行い、半田ボールが形成された多層プリント配線板を作製した。その後、得られた多層プリント配線板とアルミ電極部に金ワイヤのボールボンディング法によって金バンプを形成したベアチップとを位置合せし、多層プリント配線板上にベアチップをマウントした。次いで、ベアチップをマウントした多層プリント配線板を約２６０℃でリフローしてはんだ接続を行った後、洗浄し、モールド樹脂にて樹脂封止を行った。その後、ソルダーレジスト層とポリイミド層の境界部に物理的な力を加えて、多層プリント配線板から支持体（ａ）を剥離して、半導体素子実装基板を作製した。
　［実施例２］
　<工程（ｃ）＞
　実施例１における工程（ａ）及び工程（ｂ）を行い、絶縁樹脂層との密着力を得るため、第１の配線導体（銅パターン）表面を、銅表面粗化液ＣＺ－８１００（メック株式会社製、製品名）を用いて粗化処理を施した。次いで、第１の配線導体が形成された回路形成用支持基板の両面に、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）を厚さ１８μｍのキャリア銅箔付極薄銅箔（極薄銅箔（金属層）；厚さ２μｍ：三井金属鉱業株式会社製、製品名：ＭＴＥｘ）に塗布してＢステージ化した樹脂付き銅箔（厚さ１５μｍ：三菱ガス化学（株）製、製品名：ＣＲＳ－３８１　ＮＳＩ）を配置し、圧力２．５±０．２ＭＰａ、温度２２０±２℃、保持時間６０分間の条件で、真空プレスした。その後、厚さ１８μｍのキャリア銅箔を剥離して、第１の配線導体上に第２の絶縁樹脂層と厚さ２μｍの極薄銅箔とが積層された回路形成用支持基板を得た。
　＜工程（ｄ）＞
　第１の配線導体上に第２の絶縁樹脂層と金属層とが積層された回路形成用支持基板の両面に、炭酸ガスレーザー加工機ＬＣ－１Ｃ／２１（日立ビアメカニクス株式会社製、製品名）を用いて、ビーム照射径Φ０．２１ｍｍ、周波数５００Ｈｚ、パルス幅１０μｓ、照射回数７ショットの条件にて１穴ずつ加工し、金属層を介して第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成した。
　次いで非貫通孔が形成された回路形成用支持基板に対し、温度８０±５℃、濃度５５±１０ｇ／Ｌの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施し、更に、無電解銅めっきにて０．４～０．８μｍの厚みのめっきを実施した後、電解銅めっきにて１５～２０μｍの厚みのめっきを実施した。これにより、非貫通孔の内壁がめっきによって接続され、第１の配線導体（内層）と金属層（外層）とが、非貫通孔内壁のめっきによって電気的に接続されたことになる。
　次に、基板表面（金属層）の整面を実施し、温度１１０±１０℃、圧力０．５０±０．０２ＭＰａの条件でドライフィルムレジストＮＩＴ２２５（ニチゴー・モートン株式会社製、製品名）をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機を用いて回路パターンを焼付け、その後、１％炭酸ナトリウム水溶液を用いてドライフィルムレジストを現像してエッチングレジストを形成した。次いで、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液を用いてドライフィルムレジストを除去し、第２の配線導体を形成した。
　＜工程（ｅ）＞
　第２の配線導体を形成した後、第２の配線導体上に１０μｍのソルダーレジストを形成し、剥型層付銅箔と第１の絶縁樹脂層（プリプレグ層）の境界部に物理的な力を加えて、第１の配線導体及び第２の配線導体が形成された回路形成用支持基板から、第１の絶縁樹脂層（プリプレグ層）を剥離し、一組の積層体とした。
　＜工程（ｆ）＞
　剥離工程（ｅ）において、第１の絶縁樹脂層（プリプレグ層）を剥離した後、極薄銅箔と剥型層とを、過水硫酸系のソフトエッチング液を用いて除去した。その後、１０μｍのソルダーレジストを形成し、金めっき仕上げを行った。
　＜工程（ｇ）＞
　除去工程（ｆ）において、１０μｍのソルダーレジストを形成し、金めっき仕上げを行った回路形成基板の片側を支持体（ａ）のポリイミド部が接するように配置し、温度１６０±２℃、圧力３．０±０．２ＭＰａ、保持時間６０分間の条件にて真空プレスを実施し、積層体を作製した。
　＜工程（ｈ）及び工程（ｉ）＞
　工程（ｇ）において得られた積層体をパッケージサイズに切断加工し、半導体素子搭載用パッケージ基板を得た。次いで金めっき層上に半田ボールを搭載して約２６０℃にてリフローを行い、半田ボールが形成された多層プリント配線板を作製した。その後、得られた多層プリント配線板とアルミ電極部に金ワイヤのボールボンディング法によって金バンプを形成したベアチップとを位置合せし、多層プリント配線板上にベアチップをマウントした。次いで、ベアチップをマウントした多層プリント配線板を約２６０℃でリフローしてはんだ接続を行った後、洗浄し、モールド樹脂にて樹脂封止を行った。その後、ソルダーレジスト層とポリイミド層の境界部に物理的な力を加えて、多層プリント配線板から支持体（ａ）を剥離して、半導体素子実装基板を作製した。
　［実施例３］
　＜工程（ｊ）＞
　実施例２における工程（ａ）から工程（ｄ）までを順次行い、第２の配線導体上に１０μｍのソルダーレジストを形成し、金めっき仕上げを行った。その後、回路形成用支持基板の片側を支持体（ａ）のポリイミド部が接するように配置し、温度１６０±２℃、圧力３．０±０．２ＭＰａ、保持時間６０分間の条件にて真空プレスを実施し、積層体を作製した。
　＜工程（ｋ）及び（ｌ）＞
　剥離工程において、積層体から第１の絶縁樹脂層（プリプレグ層）を剥離した後、極薄銅箔と剥型層とを、過水硫酸系のソフトエッチング液を用いて除去した。その後、１０μｍのソルダーレジストを形成した。
　＜工程（ｈ）及び工程（ｉ）＞
　工程（ｌ）において得られた積層体をパッケージサイズに切断加工し、半導体素子搭載用パッケージ基板を得た。次いで金めっき層上に半田ボールを搭載して約２６０℃にてリフローを行い、半田ボールが形成された多層プリント配線板を作製した。その後、得られた多層プリント配線板とアルミ電極部に金ワイヤのボールボンディング法によって金バンプを形成したベアチップとを位置合せし、多層プリント配線板上にベアチップをマウントした。次いで、ベアチップをマウントした多層プリント配線板を約２６０℃でリフローしてはんだ接続をおこなった後、洗浄し、モールド樹脂にて樹脂封止を行った。その後、ソルダーレジスト層とポリイミド層の境界部に物理的な力を加えて、多層プリント配線板から支持体（ａ）を剥離して、半導体素子実装基板を作製した。
　［比較例１］
　支持体（ａ）を用いずに、実施例１における工程（ａ）から工程（ｆ）、工程（ｈ）及び工程（ｉ）までを順次行い、半導体素子搭載用パッケージ基板を作製した（厚み６０μｍ）。その後、金めっき層上に半田ボールを搭載して約２６０℃にてリフローを行ったが、基板が薄く剛性も小さいため、基板が破損してしまった。
　本出願は、２０１７年４月２７日出願の日本特許出願（特願２０１７－０８８８３４）に基づくものであり、その内容はここに参照として取り込まれる。
　本実施形態における支持体は、半導体素子実装基板を製造する際の、半導体搭載用パッケージ基板の支持体としての産業上利用可能性を有する。
　１・・・回路形成用支持基板
　２・・・第１の絶縁樹脂層
　３・・・剥型層
　４・・・銅箔
　５・・・第１の配線導体
　６・・・第２の絶縁樹脂層
　７・・・金属層
　８・・・第２の配線導体
　９・・・ソルダーレジスト層
　１０・・・回路形成基板
　１１・・・耐熱フィルム層
　１２・・・樹脂層
　１３・・・はんだボール
　１４・・・ベアチップ
　１５・・・モールド樹脂
　２０・・・積層体
　３０・・・半導体素子実装基板

Claims (19)

  1. 　耐熱フィルム層と、樹脂層と、含む支持体であって、
    　前記樹脂層の少なくとも一方の面（第１の面）に前記耐熱フィルム層が積層されており、
    　前記樹脂層が半硬化状態（Ｂステージ）である、支持体。
  2. 　前記樹脂層の前記耐熱フィルム層が積層された面とは反対側の面（第２の面）に、銅箔が更に積層された、請求項１に記載の支持体。
  3. 　前記耐熱フィルム層は、ポリイミド樹脂、ポリアミドイミド樹脂、ナイロン樹脂及びフッ素系樹脂からなる群から選択される１種以上の樹脂を含む、請求項１又は２に記載の支持体。
  4. 　前記耐熱フィルム層は接着層付き耐熱フィルム層であって、前記接着層は、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂及びビニル樹脂からなる群から選択される１種以上の樹脂を含む、請求項１～３のいずれか一項に記載の支持体。
  5. 　１０～４００μｍの厚さを有する、請求項１～４のいずれか一項に記載の支持体。
  6. 　前記樹脂層はガラスクロスに熱硬化性樹脂を含浸させたプリプレグを含む、請求項１～５のいずれか一項に記載の支持体。
  7. 　前記熱硬化性樹脂は、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、ビスマレイミドトリアジン樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂及びビニル樹脂からなる群から選択される１種以上の樹脂を含む、請求項６に記載の支持体。
  8. 　前記耐熱フィルム層は前記樹脂層よりも表面積が小さい、請求項１～７のいずれか一項に記載の支持体。
  9. 　請求項１～８のいずれか一項に記載の支持体を用いた半導体素子実装基板の製造方法であって、
    　第１及び第２の配線導体が形成された回路形成基板に前記支持体をプレスして積層した後、前記配線導体上に半導体素子を実装する工程を含む、製造方法。
  10. 　以下の工程を含む、請求項９に記載の半導体素子実装基板の製造方法。
    　（ａ）第１の絶縁樹脂層と、剥型層と、銅箔と、をこの順で含む回路形成用支持基板を形成する工程
    　（ｂ）前記回路形成用支持基板の前記銅箔上に、第１の配線導体を形成する工程
    　（ｃ）前記第１の配線導体と接するように第２の絶縁樹脂層を配置し、前記第２の絶縁樹脂層を加熱及び加圧して積層する工程
    　（ｄ）前記第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び／又は無電解銅めっきによって接続させて第２の配線導体を形成する工程
    　（ｅ）前記第１及び第２の配線導体が形成された回路形成基板から、前記第１の絶縁樹脂層を剥離する工程
    　（ｆ）前記回路形成基板から前記剥型層及び／又は前記銅箔を除去する工程
    　（ｇ）前記回路形成基板に前記支持体をプレスして積層する工程
    　（ｈ）前記回路形成基板の前記配線導体上に半導体素子を実装する工程
    　（ｉ）前記回路形成基板から前記支持体を剥離する工程
  11. 　前記工程（ｄ）と前記工程（ｅ）の間に、前記第１及び第２の配線導体が形成された回路形成基板に対して、絶縁樹脂層積層工程及び配線導体形成工程を繰り返し行い、ビルドアップ構造を形成する工程を更に含む、請求項１０に記載の半導体素子実装基板の製造方法。
  12. 　前記工程（ｆ）と前記工程（ｇ）の間に、ソルダーレジスト層を形成する工程を更に含む、請求項１０又は１１に記載の半導体素子実装基板の製造方法。
  13. 　前記ソルダーレジスト層を形成する工程の後、金めっき層を形成する工程を更に含む、請求項１２に記載の半導体素子実装基板の製造方法。
  14. 　前記工程（ｄ）と前記工程（ｅ）の間に、ソルダーレジスト層を形成する工程を含む、請求項１０又は１１に記載の半導体素子実装基板の製造方法。
  15. 　前記ソルダーレジスト層を形成する工程の後、金めっき層を形成する工程を更に含む、請求項１４に記載の半導体素子実装基板の製造方法。
  16. 　以下の工程を含む、請求項９に記載の半導体素子実装基板の製造方法。
    　（ａ）第１の絶縁樹脂層と、剥型層と、銅箔と、をこの順で含む回路形成用支持基板を形成する工程
    　（ｂ）前記回路形成用支持基板の前記銅箔上に、第１の配線導体を形成する工程
    　（ｃ）前記第１の配線導体と接するように第２の絶縁樹脂層を配置し、前記第２の絶縁樹脂層を加熱及び加圧して積層する工程
    　（ｄ）前記第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び／又は無電解銅めっきによって接続させて第２の配線導体を形成する工程
    　（ｊ）前記第１及び第２の配線導体が形成された回路形成基板に前記支持体をプレスして積層する工程
    　（ｋ）前記支持体が積層された回路形成基板から、前記第１の絶縁樹脂層を剥離する工程
    　（ｌ）前記回路形成基板から前記剥型層及び／又は前記銅箔を除去する工程
    　（ｈ）前記回路形成基板の前記配線導体上に半導体素子を実装する工程
    　（ｉ）前記回路形成基板から前記支持体を剥離する工程
  17. 　前記工程（ｄ）と前記工程（ｅ）の間に、前記第１及び第２の配線導体が形成された回路形成基板に対して、絶縁樹脂層積層工程及び配線導体形成工程を繰り返し行い、ビルドアップ構造を形成する工程を更に含む、請求項１６に記載の半導体素子実装基板の製造方法。
  18. 　前記工程（ｌ）と前記工程（ｈ）の間に、ソルダーレジスト層を形成する工程を更に含む、請求項１６又は１７に記載の半導体素子実装基板の製造方法。
  19. 　前記ソルダーレジスト層を形成する工程の後、金めっき層を形成する工程を更に含む、請求項１８に記載の半導体素子実装基板の製造方法。
PCT/JP2018/016410 2017-04-27 2018-04-23 支持体及びそれを用いた半導体素子実装基板の製造方法 WO2018199003A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US16/606,828 US11081367B2 (en) 2017-04-27 2018-04-23 Support and method for producing semiconductor device-mounting substrate using the same
JP2019514480A JP7145403B2 (ja) 2017-04-27 2018-04-23 支持体及びそれを用いた半導体素子実装基板の製造方法
KR1020197020774A KR102419707B1 (ko) 2017-04-27 2018-04-23 지지체 및 그것을 사용한 반도체 소자 실장 기판의 제조 방법
EP18791874.3A EP3618587A4 (en) 2017-04-27 2018-04-23 CARRIER AND METHOD FOR PRODUCING A SEMICONDUCTOR ELEMENT MOUNTING SUBSTRATE IN WHICH THE CARRIER IS USED
CN201880027221.4A CN110547053B (zh) 2017-04-27 2018-04-23 支撑体和使用其的半导体元件安装基板的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-088834 2017-04-27
JP2017088834 2017-04-27

Publications (1)

Publication Number Publication Date
WO2018199003A1 true WO2018199003A1 (ja) 2018-11-01

Family

ID=63919037

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/016410 WO2018199003A1 (ja) 2017-04-27 2018-04-23 支持体及びそれを用いた半導体素子実装基板の製造方法

Country Status (7)

Country Link
US (1) US11081367B2 (ja)
EP (1) EP3618587A4 (ja)
JP (1) JP7145403B2 (ja)
KR (1) KR102419707B1 (ja)
CN (1) CN110547053B (ja)
TW (1) TWI835731B (ja)
WO (1) WO2018199003A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3897082A4 (en) * 2018-12-14 2022-01-26 Mitsubishi Gas Chemical Company, Inc. METHOD OF MANUFACTURING HOUSING SUBSTRATE FOR SEMICONDUCTOR ELEMENT INSTALLATION

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114040590B (zh) * 2021-10-22 2023-06-16 重庆康佳光电技术研究院有限公司 双面电路基板、显示面板及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218524A (ja) * 2002-01-25 2003-07-31 Sumitomo Bakelite Co Ltd 多層配線板および半導体パッケージ
JP2005101137A (ja) 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP2008205269A (ja) * 2007-02-21 2008-09-04 Toppan Printing Co Ltd 半導体パッケージの製造方法、半導体パッケージ用基板、半導体パッケージ及び電子機器
JP2009038134A (ja) * 2007-07-31 2009-02-19 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2014090123A (ja) * 2012-10-31 2014-05-15 Nitto Denko Corp 半導体装置の製造方法、及び、接着シート
WO2016010083A1 (ja) * 2014-07-18 2016-01-21 三菱瓦斯化学株式会社 積層体及び半導体素子搭載用基板、並びにそれらの製造方法
JP2017045794A (ja) * 2015-08-25 2017-03-02 大日本印刷株式会社 部品実装薄膜配線基材の製造方法
JP2017088834A (ja) 2015-11-17 2017-05-25 旭化成株式会社 発泡体

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222406A (ja) * 2004-08-06 2006-08-24 Denso Corp 半導体装置
EP2717307A1 (en) * 2012-10-04 2014-04-09 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Releasable substrate on a carrier
JP2014130856A (ja) * 2012-12-28 2014-07-10 Kyocer Slc Technologies Corp 配線基板の製造方法
US8962449B1 (en) * 2013-07-30 2015-02-24 Micron Technology, Inc. Methods for processing semiconductor devices
TWI576032B (zh) 2014-05-26 2017-03-21 旭德科技股份有限公司 基板結構及其製作方法
KR102579981B1 (ko) * 2015-07-06 2023-09-18 미츠비시 가스 가가쿠 가부시키가이샤 수지 조성물, 프리프레그, 레진 시트, 금속박 피복 적층판 및 프린트 배선판
EP3321319B1 (en) * 2015-07-06 2022-10-05 Mitsubishi Gas Chemical Company, Inc. Resin composition and prepreg, resin sheet, laminate plate, and printed circuit board
KR102572390B1 (ko) * 2015-07-06 2023-08-29 미츠비시 가스 가가쿠 가부시키가이샤 수지 조성물, 프리프레그, 레진 시트, 금속박 피복 적층판 및 프린트 배선판
JP6565118B2 (ja) * 2015-08-24 2019-08-28 株式会社村田製作所 窒化アルミニウム圧電薄膜及びその製造方法、並びに圧電材及び圧電部品及び窒化アルミニウム圧電薄膜の製造方法
US11217445B2 (en) 2016-08-05 2022-01-04 Mitsubishi Gas Chemical Company, Inc. Supporting substrate, supporting substrate-attached laminate and method for manufacturing a package substrate for mounting a semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218524A (ja) * 2002-01-25 2003-07-31 Sumitomo Bakelite Co Ltd 多層配線板および半導体パッケージ
JP2005101137A (ja) 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP2008205269A (ja) * 2007-02-21 2008-09-04 Toppan Printing Co Ltd 半導体パッケージの製造方法、半導体パッケージ用基板、半導体パッケージ及び電子機器
JP2009038134A (ja) * 2007-07-31 2009-02-19 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2014090123A (ja) * 2012-10-31 2014-05-15 Nitto Denko Corp 半導体装置の製造方法、及び、接着シート
WO2016010083A1 (ja) * 2014-07-18 2016-01-21 三菱瓦斯化学株式会社 積層体及び半導体素子搭載用基板、並びにそれらの製造方法
JP2017045794A (ja) * 2015-08-25 2017-03-02 大日本印刷株式会社 部品実装薄膜配線基材の製造方法
JP2017088834A (ja) 2015-11-17 2017-05-25 旭化成株式会社 発泡体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3618587A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3897082A4 (en) * 2018-12-14 2022-01-26 Mitsubishi Gas Chemical Company, Inc. METHOD OF MANUFACTURING HOUSING SUBSTRATE FOR SEMICONDUCTOR ELEMENT INSTALLATION

Also Published As

Publication number Publication date
KR20190097186A (ko) 2019-08-20
KR102419707B1 (ko) 2022-07-11
CN110547053A (zh) 2019-12-06
TW201906724A (zh) 2019-02-16
EP3618587A4 (en) 2020-04-08
TWI835731B (zh) 2024-03-21
JPWO2018199003A1 (ja) 2020-03-12
CN110547053B (zh) 2022-12-30
EP3618587A1 (en) 2020-03-04
US11081367B2 (en) 2021-08-03
JP7145403B2 (ja) 2022-10-03
US20200043752A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
JP4273895B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
US10727081B2 (en) Method for manufacturing package substrate for mounting a semiconductor device, and method for manufacturing semiconductor device mounting substrate
JP5413693B2 (ja) 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法
TWI830797B (zh) 半導體元件搭載用封裝基板之製造方法
JP5029911B2 (ja) 回路形成用支持基板と、半導体素子搭載用パッケージ基板及び基板の製造方法
WO2018199003A1 (ja) 支持体及びそれを用いた半導体素子実装基板の製造方法
US11877396B2 (en) Laminate, metal foil-clad laminate, laminate having patterned metal foil, laminate having buildup structure, printed wiring board, multilayer coreless substrate, and method for producing same
US11990349B2 (en) Method for producing package substrate for loading semiconductor device
WO2023106208A1 (ja) 支持体付き配線基板、支持体付き配線基板の製造方法、及び、電子部品実装基板の製造方法
WO2023054517A1 (ja) 半導体素子搭載用パッケージ基板の製造方法
WO2023054516A1 (ja) 半導体素子搭載用パッケージ基板の製造方法及び支持基板付積層体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18791874

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197020774

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2019514480

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018791874

Country of ref document: EP

Effective date: 20191127