JP2003218524A - 多層配線板および半導体パッケージ - Google Patents

多層配線板および半導体パッケージ

Info

Publication number
JP2003218524A
JP2003218524A JP2002017733A JP2002017733A JP2003218524A JP 2003218524 A JP2003218524 A JP 2003218524A JP 2002017733 A JP2002017733 A JP 2002017733A JP 2002017733 A JP2002017733 A JP 2002017733A JP 2003218524 A JP2003218524 A JP 2003218524A
Authority
JP
Japan
Prior art keywords
wiring board
multilayer wiring
circuit
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002017733A
Other languages
English (en)
Inventor
Ryota Kimura
亮太 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2002017733A priority Critical patent/JP2003218524A/ja
Publication of JP2003218524A publication Critical patent/JP2003218524A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 多層配線板自体、また、チップ実装時に反り
を抑制する多層配線板を提供する。 【解決手段】 導体回路が、金属層と一方の面を接して
絶縁層中に埋め込まれ形成され、絶縁層の金属層と接し
ている面と反対側の面上に、導体ポストが絶縁層を貫通
して形成され、絶縁層の、金属層と接している面と反対
側の表面、および該導体ポスト表面に、接着剤層およ
び、接着剤層表面に密着する支持基材が形成され、エッ
チングにより金属層の除去、支持基材剥離される工程を
含んで得られる多層配線板製造用配線基板を用意し、ま
た、キャリア付金属箔のキャリア側に接着剤層および、
補強基板が形成され、金属箔をサブトラクティブ法で回
路形成されることにより得られる回路付補強基板206
を用意し、多層配線板製造用配線基板113を所定枚数
と、該回路付補強基板が、回路付補強基板をアウター側
に配置され積層されることを特徴とする多層配線板を得
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層配線板、およ
び、多層配線板を用いて作製される半導体パッケージに
関するものである。
【0002】
【従来の技術】近年の電子機器の高機能化並びに軽薄短
小化の要求に伴い、電子部品の高密度集積化、さらには
高密度実装化が進んできており、これらの電子機器に使
用される半導体パッケージは、従来にも増して、益々、
小型化かつ多ピン化が進んできている。
【0003】従来の回路基板はプリント配線板と呼ば
れ、ガラス繊維の織布にエポキシ樹脂を含浸させた積層
板からなる、ガラスエポキシ板に貼り付けられた銅箔を
パターニングした後、複数枚重ねて積層接着し、ドリル
で貫通穴を開けて、この穴の壁面に銅メッキを行ってビ
アを形成し、層間の電気接続を行った配線基板の使用が
主流であった。しかし、搭載部品の小型化、高密度化が
進み、上記の配線基板では配線密度が不足して、部品の
搭載に問題が生じるようになってきている。
【0004】このような背景により、近年、ビルドアッ
プ多層配線板が採用されている。ビルドアップ多層配線
板は、樹脂のみで構成される絶縁層と、導体とを積み重
ねながら成形される。ビア形成方法としては、従来のド
リル加工に代わって、レーザ法、プラズマ法、フォト法
等多岐にわたり、小径のビアホールを自由に配置するこ
とで、高密度化を達成するものである。層間接続部とし
ては、ブラインドビア(Blind Via)やバリー
ドビア(Buried Via:ビアを導電体で充填し
た構造)等があり、ビアの上にビアを形成するスタック
ドビアが可能な、バリードビアホールが特に注目されて
いる。バリードビアホールとしては、ビアホールをメッ
キで充填する方法と、導電性ペースト等で充填する場合
とに分けられる。一方、配線パターンを形成する方法と
して、銅箔をエッチングする方法(サブトラクティブ
法)、電解銅メッキによる方法(アディティブ法)等が
あり、配線密度の高密度化に対応可能なアディティブ法
が特に注目され始めている。
【0005】一方近年、小型、軽量化、多ピン化および
高速信号伝送を実現させるために、配線の高密度化、ビ
アの小径化と共に、層間絶縁層の薄膜化が求められてい
る。また、電子機器、電子部品等の開発期間短縮は重要
課題であり、半導体チップを搭載する多層配線板の生産
性向上および短納期化は必須課題となっている。しかし
ながら、従来のビルドアップ法のような逐次積層法で
は、層間絶縁層と配線を交互に形成していくため、生産
性の向上が見込めないのが現状である。
【0006】そこで、1層分の層間絶縁層と配線を予め
形成した基板(以下、多層配線板製造用配線基板と呼
ぶ)を全層分作製しておき、それらを一括積層して、多
層配線板を得る一括積層法が注目され始めている。この
ようにして得られた多層配線板は非常に薄型のため、多
層配線板自体の反り、または、半導体チップ実装後の多
層配線板の反りが生じ、この反りが多層配線板の信頼性
の低下、または、プリント配線基板への実装信頼性の低
下の要因となる。この問題を解決すべく、特開平6−2
75959号公報には、それ自体にリジット性を有する
ベース基板を別途用意し、多層配線板製造用配線基板と
共に積層させた多層配線板が開示されている。しかしベ
ース基板は、それ自体が厚みを有するため、このように
作製した多層配線板は、近年要求されている薄型化、軽
量化を満足しない問題がある。
【0007】
【発明が解決しようとする課題】本発明は、半導体チッ
プを搭載する多層配線板の、このような問題点を解決す
べく鋭意検討の結果なされたもので、多層配線板状態、
チップ実装状態において、基板の反りが少なく、多層配
線板の高信頼性、プリント配線板への半導体実装信頼性
に優れ、かつ薄型な半導体パッケージを作製するための
多層配線板を提供することを目的とするものである。
【0008】
【課題を解決するための手段】即ち本発明は、(1)
導体回路が、絶縁層中に一方の面を露出して埋め込まれ
ており、絶縁層の、導体回路が露出している面と反対側
の面上に、導体ポストが絶縁層を貫通して形成され、絶
縁層の、導体回路が露出している面とは反対側の表面、
および該導体ポスト表面が、接着剤層で覆われている多
層配線板製造用配線基板を所定枚数積層することにより
得られる多層配線板において、多層配線板の半導体チッ
プを実装する面と反対の面に補強基板を密着させて形成
されたことを特徴とする多層配線板、(2) 導体回路
が、金属層と一方の面を接して絶縁層中に埋め込まれ形
成され、導体ポストが、該絶縁層の金属層と接している
面と反対側の面上に該絶縁層を貫通して形成され、支持
基材付き接着剤層が、金属層と接している面と反対側の
絶縁層表面、および該導体ポスト表面に形成され、前記
金属層と支持基材が除去されて得られる多層配線板製造
用配線基板の所定枚数と、キャリア付金属箔のキャリア
側に接着剤層および、補強基板が形成され、該金属箔を
サブトラクティブ法で回路形成されることにより得られ
る回路付補強基板が、アウター側に配置され積層された
ことを特徴とする多層配線板、(3) 前記第(1)項
または第(2)項記載の多層配線板に、半導体チップを
実装する工程、および、半導体チップ実装面をモールド
樹脂封止する工程または多層配線板の半導体チップ実装
面にスティフナーを形成する工程を経て、該補強基板を
除去することにより得られる半導体パッケージ、であ
る。
【0009】
【発明の実施の形態】以下、図面を用いて本発明の実施
形態を具体的に説明するが、本発明はこれによって何ら
限定されるものではない。
【0010】図1は、本発明に用いる多層配線板製造用
配線基板の製造方法の一例を説明するための断面図であ
る。以下に、本発明の多層配線板製造用配線基板の製造
方法について詳細に説明する。
【0011】まず、金属層101上に、パターニングさ
れためっきレジスト102を形成する(図1(a))。
金属層101の材質は、この製造方法に適するものであ
れば、どのようなものでも良いが、特に、使用される薬
液に対して耐性を有するものであって、最終的にエッチ
ングにより除去可能であることが必要である。そのよう
な金属層101の材質としては、例えば、銅、銅合金、
42合金、ニッケル等が挙げられる。特に、銅箔、銅
板、銅合金板は、電解めっき品・圧延品を選択できるだ
けでなく、様々な厚みのものを容易に入手できるため、
金属層101として使用するのに好ましい。めっきレジ
スト102は、例えば、金属層101上に紫外線感光性
のドライフィルムレジストをラミネートし、ネガフィル
ム等を用いて選択的に露光し、その後、現像することに
より形成することができる。また、液状レジストをカー
テンコートやロールコータで塗布し、同様に露光・現像
を行うことにより形成することもできる。
【0012】次に、金属層101を電解めっき用リード
(給電用電極)として、めっきレジスト102が形成さ
れていない部分に、電解めっきによりレジスト金属層1
03を形成する(図1(b))。レジスト金属層103
の材質は、この製造方法に適するものであればどのよう
なものでも良いが、特に、最終的に金属層101をエッ
チングにより除去する際に使用する薬液に対して耐性を
有することが必要である。レジスト金属層103の材質
としては、例えば、ニッケル、金、錫、銀、半田、パラ
ジウム等が挙げられる。
【0013】なお、レジスト金属層103を形成する目
的は、金属層101をエッチングする際に使用する薬液
により、図1(c)に示す導体回路104がエッチング
されるのを防ぐことである。例えば、金属層101の材
質が銅(銅箔、銅板または銅合金板)で、導体回路10
4の材質が銅の場合には、レジスト金属層103の材質
として、金を選択するのが最も好ましい。レジスト金属
層103の材質を金にすることで、金属層101をエッ
チングする際に用いるほとんどのエッチング液(一般的
には、塩化第二鉄溶液、塩化第二銅溶液)に耐性を有す
るだけでなく、層間接合時の半田濡れ性を確保しやすく
なる。また、レジスト金属層103の材質として、ニッ
ケル、錫または半田を選択する方法もあるが、通常の酸
系のエッチング液では溶解するため、アルカリ系のエッ
チング液(塩化アンモニウム溶液)を使用する必要があ
るという欠点があるものの、金と比べて低コストであ
る。
【0014】一方で、金属層101をエッチングする際
に使用する薬液に対して、導体回路104が耐性を有し
ている場合は、このレジスト金属103は不要である。
また、レジスト金属層103は、導体回路104と同一
のパターンである必要はなく、金属層101上にめっき
レジスト102を形成する前に、金属層101の全面に
レジスト金属層103を形成しても良い。その場合は、
金属層101をエッチングにより除去した後、導体回路
104がエッチングされない薬液を用いて、レジスト金
属層103をエッチングする必要がある。
【0015】次に、金属層101を電解めっき用リード
(給電用電極)として、めっきレジスト102が形成さ
れていないレジスト金属層103の部分に、電解めっき
により導体回路104を形成する(図1(c))。導体
回路104の材質としては、この製造方法に適するもの
であればどのようなものでも良いが、例えば、銅、ニッ
ケル、金、錫、銀、パラジウム等が挙げられる。特に、
導体回路104の材質を銅にすることで、低抵抗で安定
した導体回路104が得られる。
【0016】次に、めっきレジスト102を除去し(図
1(d))、続いて、導体回路104上に絶縁層105
を形成する(図1(e))。絶縁層105の形成方法
は、使用する樹脂に応じて適した方法で良く、樹脂ワニ
スを印刷、カーテンコート、バーコート等の方法で直接
塗布したり、ドライフィルムタイプの樹脂を真空ラミネ
ート、真空プレス等の方法で積層する方法が挙げられ
る。特に、ドライフィルムタイプの樹脂は取扱いが容易
であるだけでなく、生産性に優れる。
【0017】さらに、市販されている樹脂付銅箔(例え
ば、ビルドアップ多層配線板用)は入手が容易であり、
真空ラミネート・真空プレスにより導体回路104の凹
凸を埋め込みながら成形し、最後に銅箔をエッチングす
れば、絶縁層105の表面が導体回路104の凹凸に影
響されることなく、非常に平坦に形成することができ
る。また、絶縁層105の表面には銅箔表面の微細な粗
化形状が転写されるため、図1(i)に示す接着剤層1
09との密着性を確保することができる。
【0018】絶縁層105に用いる樹脂には、この製造
方法に適するものであればどのようなものでも使用でき
るが、熱可塑性樹脂でも熱硬化性樹脂でも使用できる。
熱可塑性樹脂としては、ポリアミド、ポリイミド、ポリ
アミドイミド、ポリエーテルイミド、ポリエステルイミ
ド、ポリエーテルエーテルケトン、ポリフェニレンサル
フィド、ポリキノリン、ポリノルボルネン、ポリベンゾ
オキサゾール、ポリベンゾイミダゾールなどの樹脂が使
用できる。熱硬化性樹脂としては、エポキシ、フェノー
ル、ビスマレイミド、ビスマレイミド・トリアジン、ト
リアゾール、ポリシアヌレート、ポリイソシアヌレー
ト、ベンゾシクロブテン、などの樹脂が使用できる。こ
れらの樹脂は単独で使用してもよく、複数を混合して使
用しても良い。
【0019】次に、形成した絶縁層105にビア106
を形成する(図1(f))。ビア106の形成方法は、
この製造方法に適する方法であればどのような方法でも
良く、レーザやプラズマによるドライエッチング、ケミ
カルエッチング等が挙げられる。また、絶縁層105を
感光性樹脂とした場合には、絶縁層105を選択的に感
光し、現像することでビア106を形成することもでき
る。レーザによる開口では、絶縁層105が感光性・非
感光性に関係なく、微細なビア106を容易に形成する
ことができるので、有利である。レーザとしては、エキ
シマレーザ、UVレーザ、炭酸ガスレーザなどが使用で
きる。
【0020】次に、金属層101を電解めっき用リード
(給電用電極)として、絶縁層105のビア106が形
成された部分に、電解めっきにより導体ポスト107を
形成する(図1(g))。電解めっきにより導体ポスト
107を形成する場合には、めっき電流密度や、めっき
浴への添加剤を選択することによって、導体ポスト10
7の先端形状を平坦な形状から凸状まで自由に制御する
ことができる。導体ポスト107の材質としては、この
製造方法に適するものであればどのようなものでも良
く、例えば、銅、ニッケル、金、錫、銀、パラジウム等
が挙げられる。特に、銅を用いることで、低抵抗で安定
した導体ポスト107が得られる。
【0021】次に、導体ポスト107の先端表面に、接
合用金属材料層108を形成する(図1(h))。接合
用金属材料層108の形成方法としては、無電解めっき
により形成する方法、金属層101を電解めっき用リー
ド(給電用電極)として電解めっきにより形成する方
法、接合用金属材料108を含有するペーストを印刷す
る方法が挙げられる。印刷による方法では、印刷用マス
クを導体ポスト107に対して精度良く位置合せする必
要があるが、無電解めっきや電解めっきによる方法で
は、導体ポスト107の表面以外に接合用金属材料10
8が形成されることがないため、導体ポスト107の微
細化・高密度化にも対応しやすい。特に、電解めっきに
よる方法では、無電解めっきによる方法よりも、めっき
可能な金属が多種多様であり、また薬液の管理も容易で
あるため、非常に好適である。
【0022】接合用金属材料層108を形成する目的
は、導体回路104、または、図2(e)に示す回路付
き補強板206の回路205を、導体ポスト107と金
属接合させることである。従って、必ずしも導体ポスト
107の表面に接合用金属材料層108を形成する必要
があるわけではなく、回路205の表面に形成しても構
わない。また、導体ポスト107そのものを接合用金属
材料で構成すれば、レジスト金属103、または、回路
205と導体ポスト107との金属接合は確保されるわ
けであるから、接合用金属材料層108は不要である。
また、レジスト金属層103そのものを接合用金属材料
で構成すれば、当然、接合用金属材料層108は不要と
なる。
【0023】以上のように、接合用金属材料層108を
形成する方法としては、導体ポスト107表面に形成
する方法、回路付き補強板206の回路5表面に形成
する方法、導体ポスト107そのものを接合用金属材
料で形成する方法、レジスト金属層103を接合用金
属材料で形成する方法が挙げられるが、このいずれも本
発明に含まれる。
【0024】接合用金属材料層108の材質としては、
導体回路104及び回路付き補強板206の回路205
と金属接合可能な金属であればどのようなものでもよ
く、例えば、半田が挙げられる。半田の中でも、Snや
In、もしくはSn、Ag、Cu、Zn、Bi、Pd、
Sb、Pb、In、Auの少なくとも二種からなる半田
を使用することが好ましい。より好ましくは、環境に優
しいPbフリー半田である。
【0025】次に、支持基材110上に接着剤層109
を形成した、2層体(接着剤層109付き支持基材11
0)の接着剤層109面を、絶縁層105表面と接合用
金属材料層108表面とを覆うように密着させることに
より、本発明に用いる多層配線板製造用基板111を得
る(図1(i))。支持基材110上への接着剤層10
9の形成は、使用する樹脂に応じて適した方法で良く、
樹脂ワニスを印刷、カーテンコート、バーコート等の方
法で直接塗布したり、ドライフィルムタイプの樹脂を常
圧ラミネート、真空ラミネート、常圧プレス、真空プレ
ス等の方法で積層する方法が挙げられる。また、2層体
の密着方法としては常圧ラミネート、真空ラミネート、
常圧プレス、真空プレス等を用いることができる。多層
配線板製造用基板111を得る方法としては、上記の方
法以外に、接着剤層109および支持基材110を逐次
に形成する方法が挙げられる。即ち、接合用金属材料層
108表面と絶縁層105表面を覆うように、接着剤層
109を形成し、続いて、接着剤層109を覆うように
支持基材110を密着させる方法も用いることができ
る。接着剤層109に用いる樹脂としては、接着機能を
有するものであればどのようなものでも良いが、特に、
エポキシ、フェノール、ポリイミド、ポリアミドイミド
など、耐熱性と絶縁性が良好な樹脂を用いることが好ま
しい。これらの樹脂は単独で使用してもよく、複数を混
合して使用しても良い。
【0026】支持基材110の形状は、この製造方法に
適するものであれば、特にどのようなものでも良いが、
特に、フィルム状のものが取り扱い容易性に優れてい
る。厚みは1μm以上、1000μm以下が望ましい。
好ましくは5μm以上、500μm以下であり、より好
ましくは7μm以上、200μm以下である。フィルム
の材質にも依存するが、厚みが1μm以下であると、多
層配線板製造用基板にハンドリング性を付与することが
困難になる。また、1000μm以上であると、多層配
線板製造用配線基板に損傷を与えることなく剥離するこ
とが困難になる恐れがある。
【0027】支持基材110の材質は、この製造方法に
適するものであれば、特にどのようなものでも良いが、
特に、使用する薬液に耐性を有し、工程中に接着剤層1
09との界面に剥離を生じず、最終的には多層配線板製
造用配線基板に損傷を与えることなく剥離が可能である
ことが必要である。その支持基材110には熱可塑性樹
脂フィルム、熱硬化性樹脂フィルムのいずれでも使用す
ることができる。具体的には、ポリオレフィン系、ポリ
アミド系、ポリエーテル系、ポリカーボネート系、ポリ
エステル系、ポリウレタン系、フェノール系、アミノ
系、エポキシ系、ポリイミド系、ポリサルホン系、ポリ
ケトン系、シアネート系等の樹脂がある。特に、線膨張
係数の小さいポリイミド系フィルムを使用することが好
ましく、カプトン(東レ・デュポン(株))、ユーピレッ
クス(宇部興産(株))、アピカル(鐘淵化学工業(株))
等がこれに含まれる。また、より安価であり、各工程後
における接着剤層109との離型性に優れるポリエステ
ル系フィルムを使用することも好ましく、例えば、ポリ
エチレンテレフタレートフィルムであるダイアホイル
(ダイアホイルヘキスト(株))を使用することができ
る。また、接着剤層109との離型性に最も優れるポリ
エーテルエーテルケトン系フィルムとしてスミライトF
C−1100C(住友ベークライト(株))を使用するこ
ともできる。
【0028】次に、金属層101をエッチングにより除
去して多層配線板製造用配線基板112を得る(図1
(j))。金属層101と導体回路104との間にレジ
スト金属層103が形成されており、そのレジスト金属
層103は、金属層101をエッチングにより除去する
際に使用する薬液に対して耐性を有しているため、金属
層101をエッチングしてもレジスト金属層103がエ
ッチングされることがなく、結果的に導体回路104が
エッチングされることはない。金属層101の材質が
銅、レジスト金属の材質がニッケル、錫または半田の場
合、市販のアンモニア系エッチング液を使用することが
できる。金属層101の材質が銅、レジスト金属層10
3の材質が金の場合、塩化第二鉄溶液、塩化第二銅溶液
を含め、ほとんどのエッチング液を使用することができ
る。
【0029】最後に、多層配線板製造用配線基板112
を加熱乾燥後、支持基材110を剥離して、多層配線板
製造用配線基板113を得る(図1(k))。支持基材
110の剥離方法はどのようなものでもよいが、多層配
線板製造用配線基板112を吸着冶具により吸着固定し
た状態で、剥離する方法が挙げられる。多層配線板製造
用配線基板112を吸着固定しているため、支持基材1
10を剥離して得られる多層配線板製造用配線基板11
3には折れやしわが発生する心配がない。
【0030】続いて、図2は本発明に用いる回路付補強
基板の製造方法の一例を説明するための断面図である。
以下に、回路付補強基板の製造方法を説明するが、本発
明はこれによって何ら限定されるものではない。
【0031】まず、キャリア付金属箔201(高温加熱
後に、金属箔201aとキャリア201bの剥離が可能
なもの)のキャリア201b上に、密着用樹脂層202
を形成する(図2(a))。キャリア付金属箔201の
材質は、この製造方法に適するものであれば、どのよう
なものでもよいが、特に、使用される薬液に対して耐性
を有するものであって、最終的にエッチングで金属箔2
01aに回路形成が可能であり、後述する積層工程後の
剥離工程において、キャリア201bと金属箔201a
の剥離が容易であることが必要である。そのような金属
箔201aの材質としては、例えば、銅、銅合金、42
合金、ニッケル等が挙げられる。また、キャリア201
bの材質としては金属でもよいが、樹脂、セラミック等
も用いることができる。これらの中で、特に、銅は、電
解めっき品・圧延品を選択できるだけでなく、様々な厚
みのものを容易に入手できるため、キャリア付き金属箔
201(金属箔201aおよびキャリア201b)とし
て使用するのに好ましい。DOUBLETHINF−D
PおよびDOUBLETHIN F−NP(古河サーキ
ットフォイル(株))等がこれに含まれる。密着用樹脂
層202は、例えば、キャリア付金属箔201上に接着
剤フィルムをラミネートすることにより形成することが
できる。また、液状接着剤をカーテンコートやロールコ
ータで塗布することにより形成することもできる。密着
用樹脂層202に用いる樹脂としては、接着機能を有す
るものであればどのようなものでも良いが、特に、エポ
キシ、フェノール、ポリイミド、ポリアミドイミド等、
耐熱性が良好な樹脂を用いることが好ましい。
【0032】次に、密着用樹脂層202の表面に補強基
板203を形成する(図2(b))。補強基板203の
密着方法は、常圧ラミネート、真空ラミネート、常圧プ
レス、真空プレス等を用いることができる。補強基板2
03の材質としては、この製造方法に適するものであれ
ば、特にどのようなものでも良いが、特に、使用される
薬液に対して耐性を有することが必要である。このよう
な材料としては、金属、樹脂、セラミック等、いずれも
用いることができる。補強基板203の形状は、この製
造法に適するものであれば、特にどのようなものでも良
いが、多層積層板、半導体パッケージの形状変形を抑制
する必要があるため、厚みは、50μm以上、10mm
以下が望ましい。好ましくは100μm以上、5mm以
下である。また、キャリア201bに十分な補強効果が
ある場合は、補強基板203は不要である。
【0033】次に、キャリア付金属箔201の金属箔上
にパターニングされたレジスト204を形成する(図2
(c))。レジスト204は、例えば、キャリア付き金
属箔201上に紫外線感光性のドライフィルムレジスト
をラミネートし、ネガフィルム等を用いて選択的に露光
し、その後、現像することにより形成することができ
る。また、液状レジストをカーテンコートやロールコー
タで塗布し、同様に露光・現像を行うことにより形成す
ることもできる。
【0034】次に、エッチングにより、レジスト204
が形成されている部分を除いた、キャリア付金属箔20
1の金属箔を溶解させ、回路205を形成させる(図2
(d))。キャリア付き金属箔201の金属箔201a
が銅の場合、塩化第二鉄溶液、塩化第二銅溶液を含め、
ほとんどのエッチング液を使用することができる。この
とき、キャリア201bが樹脂または、セラミックの場
合、金属箔201aのみが溶解され、回路205を形成
することができる。また、キャリア201bが金属の場
合でも、キャリア201bと金属箔201aの間にエッ
チング液に解け難い層を設けておくことにより、金属箔
201aのみが溶解され、回路205を形成することが
できる。エッチング液が塩化第二鉄溶液の場合、解け難
い層の材質としてクロム、ニッケル、スズ、バナジウム
等が挙げられる。
【0035】最後に、レジスト204を除去し、回路付
補強基板206を得る(図2(e))。
【0036】続いて、図3により、上記で得た多層配線
板製造用配線基板113(図1(k))と、回路付補強
基板206(図2(e))を使用した、多層配線板の製
造方法(一括積層方式)について詳細に説明する。図3
(b)は、本発明の多層配線板の構造の一例を示す断面
図である。また、図4により、本発明の多層配線板を使
用した半導体パッケージの製造方法について詳細に説明
する。図4(b)は、本発明の半導体パッケージの構造
の一例を示す断面図である。
【0037】まず、多層配線板製造用配線基板113a
〜113dと、回路付補強基板206とを位置合わせす
る(図3(a))。位置合わせは、多層配線板製造用配
線基板113a〜113dおよび回路付補強基板206
をアウター側に予め形成されている位置決めマークを、
画像認識装置により読み取り位置合わせする方法、位置
合わせ用のピン等で位置合わせする方法等を用いること
ができる。
【0038】次に、多層配線板製造用配線基板113a
〜113dおよび回路付補強基板206を、一括して加
熱・加圧して、全層の接合用金属材料層を一括して溶融
させ、層間接続を行い多層配線板301を得る(図3
(b))。加熱・加圧する方法としては、例えば真空プ
レスを用いて、各層の接合用金属材料層108が接着剤
層109を排除して、被接合部103と導体ポスト10
7とを、接合用金属材料層108により金属接合するま
で加熱・加圧し、さらに接着剤層109を硬化させて、
多層配線板製造用配線基板113a〜113dおよび、
回路付補強基板206を接着する方法が挙げられる。
【0039】次に、多層配線板301に半導体チップ4
01を実装し、スティフナー402を形成する(図4
(a))。ここで、スティフナー402は、最終的に得
られる半導体パッケージの形状変形を抑制すればどのよ
うな材質、形成方法でもよい。また、スティフナー40
2を形成する以外に、モールド封止材料で多層配線板の
半導体チップ実装面の全体、または、半導体チップ実装
部分を覆うように形成し、硬化させても良い。モールド
封止材料としては、製造工程に適すればどのようなもの
でもよいが、一般的に用いられているノボラック型エポ
キシ樹脂とノボラック型フェノール樹脂の組み合わせで
よい。なお、これらの目的は、半導体チップの保護、半
導体パッケージの反りの抑制、多層配線板のクラック発
生の保護等である。この工程において、多層配線板30
1は、回路付補強基板206が積層されているため、反
りが抑制されており、作業性に優れる。
【0040】最後に、キャリア付金属箔201のキャリ
アと金属箔の界面で剥離をすることで、補強基板を剥離
し、半導体パッケージ403を得る(図4(b))。
【0041】本発明の最大の特徴は、多層配線板に補強
基板を積層することであるが、その利点は次の3点であ
る。 1)多層配線板に補強基板があることで、多層配線板状
態、半導体チップ実装状態において基板の変形を抑制す
ることができる。 2)多層配線板に積層した補強基板は、半導体チップ実
装面にスティフナー形成、または、モールド封止等によ
りパッケージの変形を抑制した後に除去するので、薄型
の半導体パッケージの作製が可能である。 3)多層配線板に積層した補強基板は剥離により除去す
るため、エッチングにより除去する場合と比較して容易
である。
【0042】
【発明の効果】本発明によれば、多層配線板に補強基板
を積層することで、多層配線板状態、または、半導体チ
ップ実装状態において、多層配線板の変形を抑制するこ
とができる。また、補強基板は剥離により除去するた
め、多層配線板部分が薄型化された半導体パッケージを
得ることができる。
【図面の簡単な説明】
【図1】本発明の実施形態の製造過程である、多層配線
板製造用配線基板の製造方法の一例を説明するための断
面図である。
【図2】本発明の実施形態の製造過程である、回路付補
強基板の製造方法の一例を説明するための断面図であ
る。
【図3】本発明の実施形態である多層配線板の製造方法
(一括積層方式)の一例を説明するための断面図であ
る。
【図4】本発明の実施形態である半導体パッケージの製
造方法の一例を説明するための断面図である。
【符号の説明】
101:金属板 102:めっきレジスト 103、103b:レジスト金属 104:導体回路 105:絶縁層 106:ビア 107、107a、107b:導体ポスト 108、108a、108b:接合用金属材料 109、109a:接着剤層 110:支持基材 111:多層配線板製造用基板 112、113、113a、113b、113c、11
3d:多層配線板製造用配線基板 201:キャリア付金属箔 201a:金属箔 201b:キャリア 202:密着用樹脂層 203:補強基板 204:めっきレジスト 205:回路 206:回路付補強基板 301:多層配線板 401:半導体チップ 402:スティフナー 403:半導体パッケージ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 導体回路が、絶縁層中に一方の面を露出
    して埋め込まれており、該絶縁層の、導体回路が露出し
    ている面と反対側の面上に、導体ポストが該絶縁層を貫
    通して形成され、該絶縁層の、導体回路が露出している
    面とは反対側の表面、および該導体ポスト表面が、接着
    剤層で覆われている多層配線板製造用配線基板を所定枚
    数積層することにより得られる多層配線板において、該
    多層配線板の半導体チップを実装する面と反対の面に補
    強基板を密着させて形成されたことを特徴とする多層配
    線板。
  2. 【請求項2】 導体回路が、金属層と一方の面を接して
    絶縁層中に埋め込まれ形成され、導体ポストが、該絶縁
    層の金属層と接している面と反対側の面上に該絶縁層を
    貫通して形成され、支持基材付き接着剤層が、金属層と
    接している面と反対側の絶縁層表面、および該導体ポス
    ト表面に形成され、前記金属層と支持基材が除去されて
    得られる多層配線板製造用配線基板の所定枚数と、キャ
    リア付金属箔のキャリア側に接着剤層および、補強基板
    が形成され、該金属箔をサブトラクティブ法で回路形成
    されることにより得られる回路付補強基板が、アウター
    側に配置され積層されたことを特徴とする多層配線板。
  3. 【請求項3】 請求項1または請求項2記載の多層配線
    板に、半導体チップを実装する工程、および、半導体チ
    ップ実装面をモールド樹脂封止する工程または多層配線
    板の半導体チップ実装面にスティフナーを形成する工程
    を経て、該補強基板を除去することにより得られる半導
    体パッケージ。
JP2002017733A 2002-01-25 2002-01-25 多層配線板および半導体パッケージ Pending JP2003218524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002017733A JP2003218524A (ja) 2002-01-25 2002-01-25 多層配線板および半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002017733A JP2003218524A (ja) 2002-01-25 2002-01-25 多層配線板および半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2003218524A true JP2003218524A (ja) 2003-07-31

Family

ID=27653318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002017733A Pending JP2003218524A (ja) 2002-01-25 2002-01-25 多層配線板および半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2003218524A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7537668B2 (en) 2004-07-21 2009-05-26 Samsung Electro-Mechanics Co., Ltd. Method of fabricating high density printed circuit board
JP2010056370A (ja) * 2008-08-29 2010-03-11 Tdk Corp 配線基板の製造方法
WO2012132572A1 (ja) * 2011-03-30 2012-10-04 Jx日鉱日石金属株式会社 銅キャリア付銅箔、同銅箔の製造方法、電子回路用銅箔、同銅箔の製造方法及び電子回路の形成方法
CN107731698A (zh) * 2017-10-26 2018-02-23 日月光半导体(上海)有限公司 集成电路封装件、封装基板及其制造方法
WO2018199003A1 (ja) * 2017-04-27 2018-11-01 三菱瓦斯化学株式会社 支持体及びそれを用いた半導体素子実装基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7537668B2 (en) 2004-07-21 2009-05-26 Samsung Electro-Mechanics Co., Ltd. Method of fabricating high density printed circuit board
JP2010056370A (ja) * 2008-08-29 2010-03-11 Tdk Corp 配線基板の製造方法
WO2012132572A1 (ja) * 2011-03-30 2012-10-04 Jx日鉱日石金属株式会社 銅キャリア付銅箔、同銅箔の製造方法、電子回路用銅箔、同銅箔の製造方法及び電子回路の形成方法
WO2018199003A1 (ja) * 2017-04-27 2018-11-01 三菱瓦斯化学株式会社 支持体及びそれを用いた半導体素子実装基板の製造方法
US11081367B2 (en) 2017-04-27 2021-08-03 Mitsubishi Gas Chemical Company, Inc. Support and method for producing semiconductor device-mounting substrate using the same
CN107731698A (zh) * 2017-10-26 2018-02-23 日月光半导体(上海)有限公司 集成电路封装件、封装基板及其制造方法
CN107731698B (zh) * 2017-10-26 2024-03-26 日月光半导体(上海)有限公司 集成电路封装件、封装基板及其制造方法

Similar Documents

Publication Publication Date Title
JP4427874B2 (ja) 多層配線板の製造方法および多層配線板
EP1009204A1 (en) Multilayer printed wiring board and method for manufacturing the same
WO2003067656A1 (fr) Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
JP4990826B2 (ja) 多層印刷回路基板の製造方法
JP4043115B2 (ja) 多数個取り多層プリント配線板
JPH1154934A (ja) 多層プリント配線板およびその製造方法
JP2010251688A (ja) 部品内蔵印刷配線板及びその製造方法
JP2008124398A (ja) 半導体パッケージおよびその製造方法
JP2003218273A (ja) 半導体チップ実装用回路基板とその製造方法および半導体モジュール
JP2003234432A (ja) 半導体チップ実装回路基板および多層化回路基板
JP4230680B2 (ja) 多層化回路基板
JP2003218524A (ja) 多層配線板および半導体パッケージ
JP2007116185A (ja) 半導体モジュール
JPH1154926A (ja) 片面回路基板およびその製造方法
JP2003243837A (ja) 多層配線板
JP2003234431A (ja) 半導体チップ実装回路基板とその製造方法および多層化回路基板
JP2002009440A (ja) 複合配線基板
JP2002290035A (ja) 多層プリント配線板の製造方法
JP2003198126A (ja) 回路基板製造用基板、回路基板および多層配線板
JP3816437B2 (ja) 多層配線板製造用配線基板、多層配線板製造用配線基板の製造方法および多層配線板
JP2003204011A (ja) 多層配線板および多層配線板の製造方法
JP2003289182A (ja) 多層配線板製造用配線基板および多層配線板
JP2004214227A (ja) 層間接続部及び多層配線板
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP2004031828A (ja) 多層プリント配線板