JP4990826B2 - 多層印刷回路基板の製造方法 - Google Patents

多層印刷回路基板の製造方法 Download PDF

Info

Publication number
JP4990826B2
JP4990826B2 JP2008073639A JP2008073639A JP4990826B2 JP 4990826 B2 JP4990826 B2 JP 4990826B2 JP 2008073639 A JP2008073639 A JP 2008073639A JP 2008073639 A JP2008073639 A JP 2008073639A JP 4990826 B2 JP4990826 B2 JP 4990826B2
Authority
JP
Japan
Prior art keywords
forming
circuit
pattern
carrier
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008073639A
Other languages
English (en)
Other versions
JP2009021547A (ja
Inventor
良一 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009021547A publication Critical patent/JP2009021547A/ja
Application granted granted Critical
Publication of JP4990826B2 publication Critical patent/JP4990826B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0537—Transfer of pre-fabricated insulating pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、多層印刷回路基板の製造方法に関する。
近年、電子機器の高性能化及び小型化が急速に進み、回路部品の機能及びパッケージ密度における改善の必要性が高まりつつある。また、回路部品が結合されるモジュールにおけるパッケージ密度と機能の改善が要求されている。現在、パッケージ密度が改善された回路部品を実装するために、回路基板を多層構造に形成する傾向がある。特に、インナービア（inner via）で接続されている多層印刷回路基板が、回路パッケージの密度を増加させる手段として用いられている。また、実装領域とＬＳＩ（Large Scale Integration）との間、または構成部品の間を最短距離で配線パターンを接続することにより、空間を節約できる構成要素統合型回路基板が開発されている。
ところで、印刷回路基板がますます軽薄短小化されることにより、回路パターンの幅及び間隔が５０μｍ以下、さらに２５μｍ以下になっている。このような微細な条件は、加工工程中、回路パターンの剥離を生じさせて収率が低下され、薄板においては反り、歪みなどの問題の原因となっている。また、耐マイグレーション性、吸湿の後の耐熱性などの信頼性に関する様々な問題を引き起こしている。
こうした従来技術の問題点に鑑み、本発明は、薄型の多層印刷回路基板の製造方法を提供することをその目的としている。
本発明の他の目的は、微細回路形成が可能であり、信頼性に優れた多層印刷回路基板の製造方法を提供することにある。
本発明の一実施形態に係る多層印刷回路基板の製造方法は、第１キャリア上に第１回路形成用パターン及び第１回路形成用パターンが埋め込まれるように第１絶縁層を形成するステップと、第１絶縁層上に内部回路パターン及び内部絶縁層を形成し、互いに異なる内部絶縁層上に位置した内部回路パターンを相互接続させる内部ビアホールを形成するステップと、第２キャリア上に第２回路形成用パターンを形成し、第２回路形成用パターンを最外層の第２絶縁層に各々埋め込むステップと、第１キャリア及び第２キャリアを除去するステップと、第１回路形成用パターン及び第２回路形成用パターンを除去して回路形成用溝を形成し、回路形成用溝と連通したビア形成用溝を形成するステップと、回路形成用溝及びビア形成用溝に伝導性物質を充填して外部回路パターン及び外部ビアホールを形成するステップと、を含む。
本発明の他の実施形態に係る多層印刷回路基板の製造方法は、キャリア上に第１回路形成用パターン及び第１回路形成用パターンが埋め込まれるように第１絶縁層を形成するステップと、第１絶縁層上に内部回路パターン及び内部絶縁層を形成し、互いに異なる内部絶縁層上に位置した内部回路パターンを相互接続させる内部ビアホールを形成するステップと、最外層の第２絶縁層に第２回路形成用パターンを埋め込むステップと、キャリアを除去するステップと、第１回路形成用パターン及び第２回路形成用パターンを除去して回路形成用溝及び回路形成用溝と連通したビア形成用溝を形成するステップと、回路形成用溝及びビア形成用溝に伝導性物質を充填して外部回路パターン及び外部ビアホールを形成するステップと、を含む。
本発明に係る多層印刷回路基板の製造方法の実施形態は、次のような特徴を一つまたはそれ以上具備することができる。例えば、第１回路形成用パターン及び第２回路形成用パターンは、水溶性樹脂などのような溶解可能な材料からなってもよいし、剥離可能な感光性レジストからなってもよい。
第１キャリア及び第２キャリアは、テープ、フィルム、及びシートの中の何れか一つからなってもよく、これは、剥離することで除去できるし、あるいは、第１キャリア及び第２キャリアは、金属箔からなってもよく、これは、エッチングすることで除去できる。また、キャリアは、テープ、フィルム、及びシートの中の何れか一つからなってもよく、これは、剥離することで除去でき、また、キャリアは金属箔からなってもよく、これは、エッチングすることで除去できる。
回路形成用溝及びビア形成用溝に充填される伝導性物質は、メッキ法により充填されることができる。また、伝導性物質を充填した後に、平坦化作業を行って伝導性物質の一部を除去するステップをさらに含むことができる。また、平坦化作業の後、第１絶縁層及び第２絶縁層上にソルダレジストを形成し、外部回路パターンが露出するように開口部を形成することもできる。
内部回路パターンは、内部絶縁層上に形成された内部回路形成用パターンを加圧して内部絶縁層に埋め込んだ後、内部回路形成用パターンを除去し、これにより形成された回路形成用溝に伝導性物質を充填することにより形成されることができる。そして、内部ビアホールは、回路形成用溝に内部回路パターンと連通したビアホール形成用溝を加工し、ビアホール形成用溝に伝導性物質を充填することにより形成されることができる。
第１キャリア上に第１回路形成用パターンを形成するステップは、一対の第１キャリアを分離可能に相互固定し、それぞれの第１キャリア上に第１回路形成用パターンを形成することもできる。そして、キャリア上に第１回路形成用パターンを形成するステップは、一対のキャリアを分離可能に相互固定し、それぞれのキャリア上に第１回路形成用パターンを形成することもできる。
本発明の他の実施形態に係る多層印刷回路基板の製造方法は、第１キャリア上に第１回路形成用パターン及びビア形成用パターンを形成した後に、第１絶縁層を形成するステップと、第１絶縁層上に回路形成用パターンの形成及びインプリンティング工程を介して内部回路パターン及び内部絶縁層を繰り返して形成し、互いに異なる内部絶縁層上に位置する内部回路パターンを相互接続させる内部ビアホールを形成するステップと、第２キャリア上に第２回路形成用パターンを形成し、第１回路形成用パターン及び第２回路形成用パターンを第１絶縁層及び最外層の第２絶縁層に各々埋め込むステップと、第１キャリア及び第２キャリアを除去するステップと、第１回路形成用パターン及び第２回路形成用パターンを除去して回路形成用溝を形成し、回路形成用溝と連通したビア形成用溝を形成するステップと、回路形成用溝及びビア形成用溝に伝導性物質を充填して外部回路パターン及び外部ビアホールを形成するステップと、を含む。
本発明は、薄型の多層印刷回路基板の製造方法を提供することができる。また、本発明は、微細回路形成が可能であり、信頼性に優れた多層印刷回路基板の製造方法を提供することができる。
本発明は多様な変換を加えることができ、様々な実施形態を有することができるため、本願では特定実施形態を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
図１は、本発明の一実施形態に係る多層印刷回路基板の製造方法を示すフローチャートである。図１を参照すると、本発明の一実施形態に係る多層印刷回路基板の製造方法は、第１キャリア上に第１回路形成用パターン及び第１回路形成用パターンが埋め込まれるように第１絶縁層を形成するステップと、第１絶縁層上にビルドアップ（build up）工程により内部回路パターン及び内部絶縁層を形成し、互いに異なる内部絶縁層上に位置した内部回路パターンを相互接続させる内部ビアホールを形成するステップと、第２キャリア上に第２回路形成用パターンを形成し、第２回路形成用パターンを最外層の第２絶縁層に埋め込むステップと、第１キャリア及び第２キャリアを除去するステップと、第１回路形成用パターン及び第２回路形成用パターンを除去して回路形成用溝を形成し、回路形成用溝と連通したビア形成用溝を形成するステップと、回路形成用溝及びビア形成用溝に伝導性物質を充填して外部回路パターン及び外部ビアホールを形成するステップと、を含む。
本実施形態に係る多層印刷回路基板の製造方法は、第１キャリア及び第２キャリアにそれぞれ第１回路形成用パターン及び第２回路形成用パターンを形成し、これを絶縁層に埋め込んだ後に除去し、これによって形成された回路形成用溝に伝導性物質を充填して外部回路パターンを形成するため、薄板印刷回路基板の製作ができるだけでなく、基板の信頼性も高めることができる。また、第１キャリア及び第２キャリアが、金属だけでなく、テープ、フィルム、またはシートからなることができるため、製造単価の低減を図ることができる。
以下、本発明の一実施形態に係る多層印刷回路基板の製造方法の実施形態を図２〜図１２を参照して説明する。
図２は、本発明の一実施形態に係る多層印刷回路基板の製造方法において、第１キャリア１２０上に第１回路形成用パターン１２２が形成された状態を示す断面図である。
第１キャリア１２０は、金属箔だけでなく、テープ、フィルム、またはシートなどのような多様な材質からなることができる。第１キャリア１２０は後工程で除去されるが（図８参照）、除去方法は第１キャリア１２０の材質によって異なり得る。すなわち、第１キャリア１２０が金属箔からなった場合には、第１キャリア１２０はエッチングで除去され、第１キャリア１２０がテープ、フィルム、またはシートなどからなった場合には、第１キャリア１２０は剥離されることにより除去できる。
第１キャリア１２０上に形成された第１回路形成用パターン１２２は、溶解可能な材質から形成される。例えば、第１キャリア１２０は、変性アルキド樹脂、フェノール樹脂、メラミン変性アクリル樹脂、またはアミノ樹脂などのような水溶性樹脂などからなることができる。また、第１回路形成用パターン１２２は、剥離可能な感光性レジストから形成することもできる。
そして、第１回路形成用パターン１２２は、後工程で溶解または剥離されることにより（図９参照）、外部回路パターンを形成するための回路形成用溝が形成される。第１キャリア１２０上に第１回路形成用パターン１２２を形成する方法は、通常印刷回路基板での回路パターンを形成する方法と同様であるため、具体的な説明は省略する。
図３は、図２に示されている第１回路形成用パターン１２２上に第１絶縁層１４２が形成された状態を示す断面図である。図３に示すように、第１絶縁層１４２は、第１キャリア１２０上に形成され、第１回路形成用パターン１２２がその内部に埋め込まれる。第１絶縁層１４２は、後で形成される内部回路パターンと外部回路パターンとの層間を絶縁する役割を果たす。そして、第１回路形成用パターン１２２が除去されて生じた溝に形成される外部回路パターン２２０（図１０参照）は、第１絶縁層１４２の内部に埋め込まれる。
第１絶縁層１４２は、熱硬化性樹脂からなることができる。熱硬化性樹脂には、例えば、フェノール樹脂、メラニン樹脂、尿素樹脂、エポキシ樹脂、フェノキシ樹脂、エポキシ変性ポリイミド樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ウレタン樹脂、ジアリルフタレート樹脂などがある。このような熱硬化性樹脂は、単独で用いてもよく、２種類以上の混合樹脂を用いてもよい。
熱硬化性樹脂には、硬化剤を用いることができるが、その硬化剤として、例えば、ポリフェノール系硬化剤、ポリアミン系硬化剤、カルボン酸ヒドラジド（hydrazide）類、ジシアンジアミド（dicyandiamide）、イミダゾール類ポリアミンのナイロン塩及びリン酸塩、ルイス酸及びそのアミン錯体などがある。このような硬化剤は、単独または二つ以上を混合して用いることができる。
第１絶縁層１４２は、熱可塑性樹脂からなることもできる。熱可塑性樹脂には、例えば、ポリエーテルスルホン、ポリスルホン、ポリエーテルイミド、ポリスチレン、ポリエチレン、ポリアリレート（polyallylate）、ポリアミドイミド、ポリフェニレンスルフィド、ポリエーテルケトン、ポリオキシベンゾエート、ポリ塩化ビニル、ポリ酢酸ビニル、ポリアセタール、ポリカーボネートなどがある。このような熱可塑性樹脂は、単独で用いてもよく、２種類以上を併用してもよい。
図４及び図５は、本発明の一実施形態に係る多層印刷回路基板の第１絶縁層１４２上に内部回路パターン１６０が形成された状態を示す断面図である。図４及び図５に示すように、第１絶縁層１４２の上にはビルドアップ工程で内部回路パターン１６０及び内部ビアホール１６２が形成される。すなわち、セミアディティブ（semi-additive）工程またはサブトラクティブ（subtractive）工程などで内部回路パターン１６０を形成し、レーザー加工などで内部ビアホール１６２を形成する。各々の層に位置する内部回路パターン１６０は内部絶縁層１４４により層間絶縁される。内部絶縁層１４４が積層される層数は設計条件などに応じて多様に変更され得る。そして、図６ａまたは図６ｂに示すように、最外層の内部回路パターン上には第２絶縁層１４６が形成される。
図６ａは、本発明の一実施形態に係る多層印刷回路基板の製造方法において、第２絶縁層１４６の上に第２回路形成用パターン１２６が形成された状態を示す断面図である。図６ａに示すように、第２回路形成用パターン１２６は、通常の回路パターン形成方法により第２絶縁層１４６の上に形成される。第２回路形成用パターン１２６は、第２絶縁層１４６の内部に埋め込まれた後に除去されて、外部回路パターン２２０を形成するための回路形成用溝を提供する。第２回路形成用パターン１２６の形成方法などは第１回路形成用パターン１２２の形成方法と同じであるため、具体的な説明は省略する。
図６ｂは、本発明の他の実施形態に係る多層印刷回路基板の製造方法において、第２キャリア１２４の上に第２回路形成用パターン１２６が形成された状態を示す断面図である。図６ｂに示すように、第２キャリア１２４の上に通常の回路パターンの形成方法により第２回路形成用パターン１２６が形成される。第２キャリア１２４及び第２回路形成用パターン１２６の構成及び製作方法は、第１キャリア１２０及び第１回路形成用パターン１２２の製作方法と同様である。第２キャリア１２４を外側から加圧すると、第２キャリア１２４の上に形成された第２回路形成用パターン１２６は第２絶縁層１４６の内部に埋め込まれる。
図７は、本発明の一実施形態に係る多層印刷回路基板の製造方法において、第１回路形成用パターン１２２及び第２回路形成用パターン１２６が各々第１絶縁層１４２及び第２絶縁層１４６の内部に埋め込まれた状態を示す断面図である。図７に示すように、図６ａ及び図６ｂにおける両側の第１キャリア１２０及び第２キャリア１２４を加圧して第１回路形成用パターン１２２及び第２回路形成用パターン１２６が各々第１絶縁層１４２及び第２絶縁層１４６の内部に埋め込まれるようにすることができる。第１キャリア１２０及び第２キャリア１２４を加圧する際には、第１絶縁層１４２及び第２絶縁層１４６の特性に応じて熱を供給することもできる。
図８は、本発明の一実施形態に係る多層印刷回路基板の製造方法において、第１キャリア１２０及び第２キャリア１２４が除去された状態を示す断面図である。図８に示すように、第１絶縁層１４２及び第２絶縁層１４６の上に位置していた第１キャリア１２０及び第２キャリア１２４を、剥離またはエッチングで除去することができる。すなわち、第１キャリア１２０及び第２キャリア１２４が金属箔などからなっている場合には、エッチングで除去することができ、第１キャリア１２０及び第２キャリア１２４がフィルム、シート、またはテープなどからなっている場合には、剥離することにより除去できる。第１キャリア１２０及び第２キャリア１２４が除去されることにより、第１回路形成用パターン１２２及び第２回路形成用パターン１２６が外部に露出することができる。
図９は、本発明の一実施形態に係る多層印刷回路基板の製造方法において、第１回路形成用パターン１２２及び第２回路形成用パターン１２６を除去することにより形成された回路形成用溝１８０及びビア形成用溝１８２を示す断面図である。図９に示すように、第１回路形成用パターン１２２及び第２回路形成用パターン１２６は、上述したように、溶解または剥離などで除去される。第１回路形成用パターン１２２及び第２回路形成用パターン１２６が除去されることにより、回路形成用溝１８０が形成される。そして、回路形成用溝１８０と連通してビア形成用溝１８２が形成され、ビア形成用溝１８２は内部回路パターン１６０とも連通する。ビア形成用溝１８２はレーザー加工などで形成されることができる。
図１０は、本発明の一実施形態に係る多層印刷回路基板の製造方法において、メッキを行って回路形成用溝１８０及びビア形成用溝１８２に伝導性物質が充填された状態を示す断面図である。図１０に示すように、回路形成用溝１８０及びビア形成用溝１８２にメッキにより伝導性物質の銅、金、スズ、亜鉛などを充填する。このとき、一方の面にだけメッキを行ってもよく、図１０のように、両方の面の全てをメッキしてもよい。伝導性物質を充填することにより、外部回路パターン２２０及び外部ビアホール２２２が形成される。そして、内部回路パターン１６０及び外部回路パターン２２０は外部ビアホール２２２により層間接続される。回路形成用溝１８０及びビア形成用溝１８２にはメッキだけでなく、金属インクを印刷して伝導性物質を充填したり、伝導性ペーストを充填したりして、外部回路パターン２２０及び外部ビアホール２２２を形成することもできる。
図１１は、本発明の一実施形態に係る多層印刷回路基板の製造方法において、メッキによって形成された基板の表面加工された状態を示す断面図である。図１１に示すように、メッキで形成されたメッキ層を機械的に研磨、またはエッチングさせることにより、表面を加工する。表面加工の結果、外部回路パターン２２０、第１絶縁層１４２、及び第２絶縁層１４６が外部に露出する。
図１２は、本発明の一実施形態に係る多層印刷回路基板の製造方法において、第１絶縁層１４２及び第２絶縁層１４６にソルダレジスト２４０が形成された状態を示す断面図である。図１２に示すように、第１絶縁層１４２及び第２絶縁層１４６の上にはソルダレジスト２４０が形成される。ソルダレジスト層２４０には開口部２４２が形成され、開口部２４２から外部回路パターン２２０が外部に露出される。このように、開口部２４２が形成された基板には後工程で半導体チップ（図示せず）などが実装されることができる。
図１３は、本発明の一実施形態に係る多層印刷回路基板の製造方法の他の実施形態を示すフローチャートである。図１３を参照すると、本発明の他の実施形態に係る多層印刷回路基板の製造方法は、第１キャリア上に第１回路形成用パターン及び第１回路形成用パターンが埋め込まれるように第１絶縁層を形成するステップと、第１絶縁層上に内部回路形成用パターンを形成して第１絶縁層に埋め込んた後に除去する工程を繰り返して内部回路パターン及び内部絶縁層を繰り返し形成し、互いに異なる内部絶縁層上に位置する内部回路パターンを相互接続させる内部ビアホールを形成するステップと、第２キャリア上に第２回路形成用パターンを形成し、第２回路形成用パターンを最外層の第２絶縁層に埋め込むステップと、第１キャリア及び第２キャリアを除去するステップと、第１回路形成用パターン及び第２回路形成用パターンを除去して回路形成用溝を形成し、回路形成用溝と連通したビア形成用溝を形成するステップと、回路形成用溝及びビア形成用溝に伝導性物質を充填して外部回路パターン及び外部ビアホールを形成するステップと、を含む。
本実施形態に係る多層印刷回路基板の製造方法は、内部回路パターンを形成する方法を除き、図１の方法と同様であるか、対応するので、以下では内部回路パターンを形成する方法に関してのみ図１４〜図１８を参照して説明する。
図１４は、本発明の他の実施形態に係る多層印刷回路基板の製造方法において、第１絶縁層１４２の上に内部回路形成用パターン２６０が形成された状態を示す断面図である。図１４に示すように、内部回路形成用パターン２６０は溶解可能な水溶性樹脂または剥離可能な感光性樹脂などから形成される。内部回路形成用パターン２６０を形成する方法は第１キャリア１２０上に位置している第１回路形成用パターン１２２を形成する方法と同じであるため、具体的な説明は省略する。
図１５は、本発明の他の実施形態に係る多層印刷回路基板の製造方法において、内部回路形成用パターン２６０を加圧して第１絶縁層１４２に埋め込んだ状態を示す断面図である。図１５に示すように、内部回路形成用パターン２６０は、プレート（図示せず）などにより加圧され、第１絶縁層１４２に埋め込まれる。内部回路形成用パターン２６０を第１絶縁層１４２に埋め込む方法は、上述したように、第２回路形成用パターン１２６を第２絶縁層１４６に埋め込む方法と同じであってもよい。
図１６は、本発明の他の実施形態に係る多層印刷回路基板の製造方法において、内部回路形成用パターン２６０が除去された状態を示す断面図である。図１６に示すように、内部回路形成用パターン２６０が剥離または溶解により除去され、回路形成用溝１８０を提供する。上述したように、内部回路形成用パターン２６０が水溶性樹脂などからなった場合には、溶解により除去されることができ、剥離可能な感光性樹脂などからなった場合には、剥離により除去できる。内部回路形成用パターン２６０が除去されると、内部回路パターン１６０を形成するための回路形成用溝１８０が形成される。
図１７は、本発明の他の実施形態に係る多層印刷回路基板の製造方法において、内部回路形成用パターン２６０を除去し、ビア形成用溝１８２を加工した状態を示す断面図である。図１７に示すように、レーザー加工などにより、第１キャリア１２０上に形成された第１回路形成用パターン１２２と連通したビア形成用溝１８２を形成する。ビア形成用溝１８２には、後工程で銅などのような伝導性物質が充填され、これにより内部回路パターン１６０と第１回路形成用パターン１２２とが層間接続する。
図１８は、本発明の他の実施形態に係る多層印刷回路基板の製造方法において、内部回路パターン１６０及び内部ビアホール１６２が形成された状態を示す断面図である。図１８に示すように、通常のメッキ工程などで内部回路形成用パターン２６０が除去されて形成された回路形成用溝１８０、及びビア形成用溝１８２に伝導性物質を充填する。伝導性物質は、通常のメッキ工程で充填してもよく、伝導性インクをプリンティングして充填してもよい。また、伝導性ペーストを用いて伝導性物質を充填してもよい。
このように、伝導性物質を充填し、表面加工して内部回路パターン１６０が外部に露出するようにする。その後、このような工程を繰り返し行うことにより、所定の層に位置する内部回路パターン１６０を形成した後、図６ａまたは図６ｂ〜図１２に示されている工程を行うことにより多層印刷回路基板を形成することができる。
図１９は、本発明のまた他の実施形態に係る多層印刷回路基板の製造方法のフローチャートである。図１９を参照すると、本発明のまた他の実施形態に係る多層印刷回路基板の製造方法は、第１キャリア上に第１回路形成用パターン及びビア形成用パターンを形成し、第１絶縁層を形成するステップと、第１絶縁層上に回路形成用パターンの形成及びインプリンティング工程で内部回路パターン及び内部絶縁層を繰り返し形成し、互いに異なる内部絶縁層上に位置している内部回路パターンを相互接続させる内部ビアホールを形成するステップと、第２キャリア上に第２回路形成用パターンを形成し、第１回路形成用パターン及び第２回路形成用パターンを第１絶縁層及び最外層の第２絶縁層に各々埋め込むステップと、第１キャリア及び第２キャリアを除去するステップと、第１回路形成用パターン及び第２回路形成用パターンを除去して回路形成用溝を形成し、回路形成用溝と連通したビア形成用溝を形成するステップと、回路形成用溝及びビア形成用溝に伝導性物質を充填して外部回路パターン及び外部ビアホールを形成するステップと、を含む。
図１９による多層印刷回路基板の製造方法は、外部回路パターン２２０と内部回路パターン１６０とを接続させるビアホールを、ビア形成用パターン１２８をインプリンティングした後に除去し、その除去された部分に伝導性物質を充填することにより形成されるという点にその特徴がある。
以下に、図２０〜図２５を参照しながら、本発明のまた他の実施形態に係る多層印刷回路基板の製造方法について説明する。
図２０は、本発明のまた他の実施形態に係る多層印刷回路基板の製造方法において、第１キャリア１２０の上に第１回路形成用パターン１２２及びビア形成用パターン１２８が順次形成された状態を示す断面図である。図２０に示すように、第１回路形成用パターン１２２と同じ方法でビア形成用パターン１２８を形成する。ビア形成用パターン１２８は、第１回路形成用パターン１２２より、そのサイズを小さくすることができる。ビア形成用パターン１２８は、後工程で除去されるが、第１回路形成用パターン１２２の除去方法と同じく、溶解または剥離することにより除去できる。
図２１は、本発明のまた他の実施形態に係る多層印刷回路基板の製造方法において、第１キャリア１２０の上に第１絶縁層１４２が形成された状態を示す断面図である。図２１に示すように、第１回路形成用パターン１２２及びビア形成用パターン１２８が第１絶縁層１４２の内部に埋め込まれている。第１絶縁層１４２の厚さは、ビア形成用パターン１２８の高さより多少高く形成する。
図２２は、本発明のまた他の実施形態に係る多層印刷回路基板の製造方法において、第１絶縁層１４２の上に、内部回路パターンを形成するための内部回路形成用パターン２６０が形成された状態を示す断面図である。図２２に示すように、第１絶縁層１４２の上に内部回路形成用パターン２６０が形成されている。内部回路形成用パターン２６０を形成する方法は、図１４により説明した通りである。内部回路形成用パターン２６０は、後工程でビア形成用パターン１２８と接続する。
図２３は、本発明のまた他の実施形態に係る多層印刷回路基板の製造方法において、内部回路形成用パターン２６０が加圧されて第１絶縁層１４２の内部に埋め込まれた状態を示す断面図である。図２３に示すように、内部回路形成用パターン２６０は加圧されて第１絶縁層１４２の内部に埋め込まれる。このとき、第１回路形成用パターン１２２の一部はビア形成用パターン１２８と接することになる。
図２４は、本発明のまた他の実施形態に係る多層印刷回路基板の製造方法において、内部回路形成用パターン２６０及びビア形成用パターン１２８が除去された状態を示す断面図である。図２４に示すように、内部回路形成用パターン２６０及びビア形成用パターン１２８は溶解または剥離などにより除去され、回路形成用溝１８０及びビア形成用溝１８２が形成される。また、回路形成用溝１８０及びビア形成用溝１８２を通して第１キャリア１２０上に形成された第１回路形成用パターン１２２が外部に露出される。このように露出した第１回路形成用パターン１２２の上の樹脂などの残渣を除去するために、プラズマまたは化学的デスミア（desmear）工程を行って第１回路形成用パターン１２２に残存する樹脂などを処理する。
図２５は、本発明のまた他の実施形態に係る多層印刷回路基板の製造方法において、回路形成用溝１８０及びビア形成用溝１８２に伝導性物質が充填された状態を示す断面図である。図２５に示すように、回路形成用溝１８０及びビア形成用溝１８２にはメッキなどの工程で伝導性物質を充填する。これにより、内部回路パターン１６０及び内部ビアホール１６２が形成される。そして、後に形成される外部ビアホール２２２と接する第１回路形成用パターン１２２は後工程で除去され、これにより形成された溝に伝導性物質が充填されて外部ビアホール２２２と接続する外部回路パターン２２０が形成される。
本実施形態の内部回路パターンは、内部回路形成用パターン２６０の形成、内部回路形成用パターン２６０のインプリンティング及び除去、伝導性物質の充填工程を経て形成されたが、本実施形態はこれに限定されるものではなく、図３〜図４に示されているように、ビルドアップ工程で形成されることもできることは勿論である。
図２６は、本発明のまた他の実施形態に係る多層印刷回路基板の製造方法を示すフローチャートである。図２６を参照すると、本発明のまた他の実施形態に係る多層印刷回路基板の製造方法は、相互接合された一対の第１キャリア上にそれぞれ第１回路形成用パターンを形成し、第１絶縁層を形成するステップと、第１絶縁層上にビルドアップ工程で内部回路パターン及び内部絶縁層を繰り返し形成し、互いに異なる内部絶縁層上に位置している内部回路パターンを相互接続させるビアホールを形成するステップと、第２キャリア上に第２回路形成用パターンを形成し、第１回路形成用パターン及び第２回路形成用パターンを第１絶縁層及び最外層の第２絶縁層にそれぞれ埋め込むステップと、一対の第１キャリアを分離した後に第１キャリア及び第２キャリアを除去するステップと、第１回路形成用パターン及び第２回路形成用パターンを除去して回路形成用溝を形成し、回路形成用溝と連通したビア形成用溝を形成するステップと、回路形成用溝及びビア形成用溝に伝導性物質を充填して外部回路パターン及び外部ビアホールを形成するステップと、を含む。
本実施形態に係る多層印刷回路基板の製造方法は、図２７に示すように、一対の第１キャリア１２０を相互接合し、各々の第１キャリア１２０の上に図２〜図７を通して説明した工程を行う。その後、相互接合されている第１キャリア１２０を相互分離し、図８〜図１２を通して説明した工程を行うので、工程時間を節減できる。
図２７は、本発明のまた他の実施形態に係る多層印刷回路基板の製造方法において、一対の第１キャリア１２０が相互接合されている状態を示す断面図である。図２７に示すように、第１キャリア１２０は、相互分離可能な粘着フィルム３００で貼り付けられており、後工程で分離することができる。また、各々の第１キャリア１２０上には第１回路形成用パターン１２２が形成されている。
図２８は、本発明のまた他の実施形態に係る多層印刷回路基板の製造方法において、一対の第１キャリア１２０上にそれぞれビルドアップ工程またはインプリンティング工程で内部回路パターン１６０および内部ビアホール１６２が形成された状態を示す断面図である。図２８に示すように、粘着フィルム３００を中心にして、同一の回路層が形成されている。このような回路層の製造方法は図２〜図７を通して説明した方法と同様である。また、粘着フィルム３００を除去して回路層を各々分離し、図８〜図１２を通して説明した工程を行うことにより、多層印刷回路基板を製造することができる。
以上、本発明の好ましい実施形態を参照して説明したが、当該技術分野で通常の知識を有する者であれば、特許請求範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
本発明の一実施形態に係る多層印刷回路基板の製造方法を示すフローチャートである。 本発明の一実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明の一実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明の一実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明の一実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明の一実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明の一実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明の一実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明の一実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明の一実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明の一実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明の一実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明の一実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明の他の実施形態に係る多層印刷回路基板の製造方法を示すフローチャートである。 本発明の他の実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明の他の実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明の他の実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明の他の実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明の他の実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明のまた他の実施形態に係る多層印刷回路基板の製造方法を示すフローチャートである。 本発明のまた他の実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明のまた他の実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明のまた他の実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明のまた他の実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明のまた他の実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明のまた他の実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明のまた他の実施形態に係る多層印刷回路基板の製造方法を示すフローチャートである。 本発明のまた他の実施形態に係る多層印刷回路基板の製造方法を示す断面図である。 本発明のまた他の実施形態に係る多層印刷回路基板の製造方法を示す断面図である。
符号の説明
１２０ 第１キャリア
１２２ 第１回路形成用パターン
１２４ 第２キャリア
１２６ 第２回路形成用パターン
１２８ ビア形成用パターン
１４２ 第１絶縁層
１４４ 内部絶縁層
１４６ 第２絶縁層
１６０ 内部回路パターン
１６２ 内部ビアホール
１８０ 回路形成用溝
１８２ ビア形成用溝
２２０ 外部回路パターン
２２２ 外部ビアホール
２４０ ソルダレジスト
２４２ 開口部
２６０ 内部回路形成用パターン
３００ 粘着フィルム

Claims (19)

  1. 第１キャリア上に溶解可能な材料からなる第１回路形成用パターン及び前記第１回路形成用パターンが埋め込まれるように第１絶縁層を形成するステップと、
    前記第１絶縁層の上に内部回路パターン及び内部絶縁層を形成し、互いに異なる前記内部絶縁層上に位置している前記内部回路パターンを相互接続させる内部ビアホールを形成するステップと、
    第２キャリアの上に溶解可能な材料からなる第２回路形成用パターンを形成し、前記第２回路形成用パターンを最外層の第２絶縁層に埋め込むステップと、
    前記第１キャリア及び前記第２キャリアを除去するステップと、
    前記第１回路形成用パターン及び前記第２回路形成用パターンを溶解させて回路形成用溝を形成し、前記回路形成用溝と連通したビア形成用溝を形成するステップと、
    前記回路形成用溝及び前記ビア形成用溝に伝導性物質を充填して外部回路パターン及び外部ビアホールを形成するステップと、
    を含むことを特徴とする多層印刷回路基板の製造方法。
  2. キャリアの上に溶解可能な材料からなる第１回路形成用パターン及び前記第１回路形成用パターンが埋め込まれるように第１絶縁層を形成するステップと、
    前記第１絶縁層の上に内部回路パターン及び内部絶縁層を形成し、互いに異なる前記内部絶縁層上に位置している前記内部回路パターンを相互接続させる内部ビアホールを形成するステップと、
    最外層の第２絶縁層に溶解可能な材料からなる第２回路形成用パターンを形成し、前記第２回路形成用パターンを前記第２絶縁層に埋め込むステップと、
    前記キャリアを除去するステップと、
    前記第１回路形成用パターン及び前記第２回路形成用パターンを溶解させて回路形成用溝、及び前記回路形成用溝と連通したビア形成用溝を形成するステップと、
    前記回路形成用溝及び前記ビア形成用溝に伝導性物質を充填して外部回路パターン及び外部ビアホールを形成するステップと、
    を含むことを特徴とする多層印刷回路基板の製造方法。
  3. 前記第１回路形成用パターン及び前記第２回路形成用パターンが、水溶性樹脂からなることを特徴とする請求項１または請求項２に記載の多層印刷回路基板の製造方法。
  4. 前記第１キャリア及び前記第２キャリアが、剥離で除去されることを特徴とする請求項１に記載の多層印刷回路基板の製造方法。
  5. 前記第１キャリア及び前記第２キャリアが、テープ、フィルム、及びシートの中の何れか一つであることを特徴とする請求項４に記載の多層印刷回路基板の製造方法。
  6. 前記第１キャリア及び前記第２キャリアが、エッチングで除去されることを特徴とする請求項１に記載の多層印刷回路基板の製造方法。
  7. 前記第１キャリア及び前記第２キャリアが、金属箔からなることを特徴とする請求項６に記載の多層印刷回路基板の製造方法。
  8. 前記キャリアが、剥離で除去されることを特徴とする請求項２に記載の多層印刷回路基板の製造方法。
  9. 前記キャリアが、テープ、フィルム、及びシートの中の何れか一つであることを特徴とする請求項８に記載の多層印刷回路基板の製造方法。
  10. 前記キャリアが、エッチングで除去されることを特徴とする請求項２に記載の多層印刷回路基板の製造方法。
  11. 前記キャリアが、金属箔からなることを特徴とする請求項１０に記載の多層印刷回路基板の製造方法。
  12. 前記回路形成用溝及び前記ビア形成用溝に充填される前記伝導性物質が、メッキにより充填されることを特徴とする請求項１または請求項２の何れか１項に記載の多層印刷回路基板の製造方法。
  13. 前記伝導性物質を充填した後に、平坦化作業で前記伝導性物質の一部を除去するステップをさらに含むことを特徴とする請求項１２に記載の多層印刷回路基板の製造方法。
  14. 前記平坦化作業の後に、前記第１絶縁層及び前記第２絶縁層の上にソルダレジストを形成し、前記外部回路パターンが露出するように開口部を形成することを特徴とする請求項１３に記載の多層印刷回路基板の製造方法。
  15. 前記内部回路パターンが、前記内部絶縁層の上に形成された内部回路形成用パターンを加圧して前記内部絶縁層に埋め込まれるようにした後、前記内部回路形成用パターンを除去し、
    前記内部回路形成用パターンの除去により形成された回路形成用溝に伝導性物質を充填することにより形成されることを特徴とする請求項１または請求項２の何れか１項に記載の多層印刷回路基板の製造方法。
  16. 前記内部ビアホールが、前記回路形成用溝に前記内部回路パターンと連通するビアホール形成用溝を加工した後に、前記ビアホール形成用溝に伝導性物質を充填することにより形成されることを特徴とする請求項１５に記載の多層印刷回路基板の製造方法。
  17. 前記第１キャリアの上に前記第１回路形成用パターンを形成するステップが、一対の前記第１キャリアを後で分離可能に相互固定させ、各々の前記第１キャリア上に前記第１回路形成用パターンを形成することを特徴とする請求項１に記載の多層印刷回路基板の製造方法。
  18. 前記キャリアの上に前記第１回路形成用パターンを形成するステップが、一対の前記キャリアを後で分離可能に相互固定させ、各々の前記キャリア上に前記第１回路形成用パターンを形成することを特徴とする請求項２に記載の多層印刷回路基板の製造方法。
  19. 第１キャリアの上に溶解可能な材料からなる第１回路形成用パターン及びビア形成用パターンを形成した後に、第１絶縁層を形成するステップと、
    前記第１絶縁層の上に回路形成用パターンを形成し、インプリンティング工程で内部回路パターン及び内部絶縁層を繰り返して形成し、互いに異なる前記内部絶縁層上に位置する前記内部回路パターンを相互接続させる内部ビアホールを形成するステップと、
    第２キャリア上に溶解可能な材料からなる第２回路形成用パターンを形成し、前記第１回路形成用パターン及び前記第２回路形成用パターンを前記第１絶縁層及び最外層の第２絶縁層にそれぞれ埋め込むステップと、
    前記第１キャリア及び前記第２キャリアを除去するステップと、
    前記第１回路形成用パターン及び前記第２回路形成用パターンを溶解させて回路形成用溝を形成し、前記回路形成用溝と連通したビア形成用溝を形成するステップと、
    前記回路形成用溝及び前記ビア形成用溝に伝導性物質を充填して外部回路パターン及び外部ビアホールを形成するステップと、を含むことを特徴とする多層印刷回路基板の製造方法。
JP2008073639A 2007-07-10 2008-03-21 多層印刷回路基板の製造方法 Expired - Fee Related JP4990826B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0069275 2007-07-10
KR1020070069275A KR100841987B1 (ko) 2007-07-10 2007-07-10 다층 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
JP2009021547A JP2009021547A (ja) 2009-01-29
JP4990826B2 true JP4990826B2 (ja) 2012-08-01

Family

ID=39772696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008073639A Expired - Fee Related JP4990826B2 (ja) 2007-07-10 2008-03-21 多層印刷回路基板の製造方法

Country Status (3)

Country Link
US (2) US8262917B2 (ja)
JP (1) JP4990826B2 (ja)
KR (1) KR100841987B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841987B1 (ko) 2007-07-10 2008-06-27 삼성전기주식회사 다층 인쇄회로기판 제조방법
KR101013992B1 (ko) * 2008-12-02 2011-02-14 삼성전기주식회사 인쇄회로기판 제조방법
JP2011029407A (ja) * 2009-07-24 2011-02-10 Hitachi Chem Co Ltd 配線板の製造方法
KR101077380B1 (ko) 2009-07-31 2011-10-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101067031B1 (ko) * 2009-07-31 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101149023B1 (ko) 2010-07-08 2012-05-24 엘지이노텍 주식회사 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
WO2012005524A2 (en) 2010-07-08 2012-01-12 Lg Innotek Co., Ltd. The printed circuit board and the method for manufacturing the same
KR101416580B1 (ko) * 2014-03-14 2014-08-06 하이쎌(주) 알루미늄 패턴을 이용한 양면 디지타이저 기판 및 이의 제조방법
KR101640751B1 (ko) * 2014-09-05 2016-07-20 대덕전자 주식회사 인쇄회로기판 및 제조방법
WO2016114775A1 (en) * 2015-01-14 2016-07-21 Hewlett Packard Enterprise Development Lp Forming a recess in a multi-layered device

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503504B1 (ja) * 1966-08-18 1975-02-05
JPH08327990A (ja) * 1995-05-29 1996-12-13 Optrex Corp 液晶表示素子用電極基板およびその製造方法
JPH09148745A (ja) 1995-11-17 1997-06-06 Hitachi Chem Co Ltd 多層配線板の製造法
JPH11274727A (ja) 1998-01-19 1999-10-08 Cmk Corp 多層プリント配線板の製造方法
KR100855530B1 (ko) * 1998-09-03 2008-09-01 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
MY144574A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
AU6416399A (en) * 1998-10-01 2000-04-17 Airtech International, Inc. Method of molding or curing a resin material at high temperatures using a multilayer release film
KR100332304B1 (ko) 1999-05-31 2002-04-12 정해원 다층 인쇄회로기판 제조방법
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2001284813A (ja) 2000-03-31 2001-10-12 Mitsubishi Electric Corp 多層配線板の製造方法
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
WO2002054420A1 (fr) * 2000-12-28 2002-07-11 Tdk Corporation Carte de circuit imprime laminee, procede de production d'une piece electronique et piece electronique laminee
JP2002236369A (ja) * 2001-02-08 2002-08-23 Sony Corp 露光方法及び転写成形用型の製造方法
JP2003046258A (ja) * 2001-07-27 2003-02-14 Kyocera Corp 配線基板用絶縁シート及びそれを用いた多層配線基板及びその製造方法
US20030188889A1 (en) * 2002-04-09 2003-10-09 Ppc Electronic Ag Printed circuit board and method for producing it
JP2005202104A (ja) 2004-01-15 2005-07-28 Nikon Corp 偏光化素子の製造方法、偏光化素子、および画像投影装置の製造方法、並びに画像投影装置
JP4445778B2 (ja) 2004-02-27 2010-04-07 日本特殊陶業株式会社 配線基板の製造方法
JP4851070B2 (ja) 2004-03-31 2012-01-11 古河電気工業株式会社 高周波電磁波照射を利用した熱分解性粒子の選択加熱による加熱分解相互融着方法及び前記熱分解性粒子の誘電損失係数の低い各種基板へのパターニング後の加熱分解相互融着方法とその製品への応用
JP4443349B2 (ja) 2004-08-24 2010-03-31 パナソニック株式会社 多層配線基板の製造方法
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP2006203114A (ja) * 2005-01-24 2006-08-03 Mitsubishi Plastics Ind Ltd 多層プリント配線基板
US8188375B2 (en) * 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
KR20090002718A (ko) * 2007-07-04 2009-01-09 삼성전기주식회사 캐리어 및 인쇄회로기판 제조방법
KR100872131B1 (ko) * 2007-07-10 2008-12-08 삼성전기주식회사 인쇄회로기판 제조방법
KR100841987B1 (ko) * 2007-07-10 2008-06-27 삼성전기주식회사 다층 인쇄회로기판 제조방법
KR100882607B1 (ko) * 2007-08-10 2009-02-12 삼성전기주식회사 다층 인쇄회로기판 제조방법
JP2009060076A (ja) * 2007-08-31 2009-03-19 Samsung Electro Mech Co Ltd 多層プリント基板の製造方法
US20100006334A1 (en) * 2008-07-07 2010-01-14 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same

Also Published As

Publication number Publication date
US8262917B2 (en) 2012-09-11
US8574444B2 (en) 2013-11-05
JP2009021547A (ja) 2009-01-29
US20120308718A1 (en) 2012-12-06
US20090014411A1 (en) 2009-01-15
KR100841987B1 (ko) 2008-06-27

Similar Documents

Publication Publication Date Title
JP4990826B2 (ja) 多層印刷回路基板の製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
JP4555852B2 (ja) 回路基板の製造方法
TWI507096B (zh) 多層電路板及其製作方法
TWI465171B (zh) 承載電路板、承載電路板的製作方法及封裝結構
KR101281410B1 (ko) 다층 배선기판
JP2008218450A (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP5048005B2 (ja) 金属バンプを持つプリント基板及びその製造方法
JP5536852B2 (ja) 多層プリント回路基板の製造方法
CN107393899B (zh) 芯片封装基板
US20090283302A1 (en) Printed circuit board and manufacturing method thereof
JP2008124459A (ja) ハンダペースト接続部を有する回路基板の製造方法
JP2008016817A (ja) 埋立パターン基板及びその製造方法
JP2009016378A (ja) 多層配線板及び多層配線板製造方法
TW201206296A (en) Multilayer wiring substrate and method of manufacturing the same
TWI511634B (zh) 電路板製作方法
TWI511628B (zh) 承載電路板、承載電路板的製作方法及封裝結構
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP2008016805A (ja) 印刷回路基板及びその製造方法
KR101580472B1 (ko) 회로기판 제조방법
JP2001015912A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2002009440A (ja) 複合配線基板
JP2003229662A (ja) 配線基板の製造方法
KR101044133B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100818

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100823

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100921

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees