JP2001284813A - 多層配線板の製造方法 - Google Patents

多層配線板の製造方法

Info

Publication number
JP2001284813A
JP2001284813A JP2000097250A JP2000097250A JP2001284813A JP 2001284813 A JP2001284813 A JP 2001284813A JP 2000097250 A JP2000097250 A JP 2000097250A JP 2000097250 A JP2000097250 A JP 2000097250A JP 2001284813 A JP2001284813 A JP 2001284813A
Authority
JP
Japan
Prior art keywords
insulating layer
resin
multilayer wiring
wiring board
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000097250A
Other languages
English (en)
Inventor
Toshiyuki Toyoshima
利之 豊島
Satoshi Yanagiura
聡 柳浦
Yasuo Furuhashi
靖夫 古橋
Hirofumi Fujioka
弘文 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000097250A priority Critical patent/JP2001284813A/ja
Priority to US09/738,855 priority patent/US20010025414A1/en
Publication of JP2001284813A publication Critical patent/JP2001284813A/ja
Priority to US10/893,938 priority patent/US7100275B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0162—Silicon containing polymer, e.g. silicone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0212—Resin particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 従来のビアホール形成方法では、フォトリソ
グラフィプロセスの解像限界やレーザ照射径の制約を受
けるため、微細なビアホールを形成することが困難であ
った。このため、多層配線板ではランド間にひき回し可
能なラインの数が制限されていた。 【解決手段】 感光性樹脂からなる絶縁層を、多層配線
を形成するための基板上に形成し、この絶縁層を露光・
現像処理に付して所定形状のホールを形成する工程、ホ
ールが形成された上記絶縁層上に、このホール内を埋め
るように硬化性樹脂を被覆形成し、加熱処理することに
より上記絶縁層の表面に上記硬化性樹脂の硬化薄膜を形
成する工程、上記硬化薄膜を残して上記硬化性樹脂を除
去することにより、当該硬化薄膜で開口幅が減少された
ビアホールを得る工程をへて多層配線板を製造する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は多層配線板に係わ
り、特に導体層と絶縁層を順次積み上げて形成していく
多層配線板の製造方法に関するものである。
【０００２】
【従来の技術】電子機器の小型・軽量化、高速・多機能化
に伴い、半導体デバイスを搭載するプリント配線板にも
ファインパタン化、多層化が急速に進んでいる。プレス
積層による多層配線板構造では任意の個所に上下回路の
導通を実現するビアを形成するのが困難なため、絶縁層
と導体層を逐次積層して多層配線板を形成するビルドア
ップ方式が用いられるようになった。
【０００３】ビルドアップ方式による多層配線板では、
上層ビアと下層ビアが互いに重なり合わない構成が一般
的であるが、信号の高速化にこたえるため回路パターン
の最短化が避けられなくなり、下層ビアの上に上層ビア
を重ねあげるようにして形成するビアオンビア構成が注
目を集めている。
【０００４】ビアを形成するプロセスは、例えば以下に
示す文献に報告されている。 「 High Density Build-up Technology for Flip Chip
Application 」，MottoiAsai, p200, IEMT/IMC Proceed
ings 1999 これはフォトビアプロセスを用いたものである。これを
参考にして、従来のビルドアップ方式ビアオンビアの形
成方法を以下に説明する。
【０００５】図６はこれから多層配線が形成されるコア
基板３の基本形状を示している。コア基板３には、一層
目の導体層になる、ライン４０やランド５０などからな
る配線パタン２０ａがフォトリソグラフィ等によって既
に形成されている。ここに示されている例では、ランド
（ビア）ピッチは８００μｍ、ランド径（ＬＤ）は２５
０μｍで、２本のラインが１００μｍＬ／Ｓ（ライン／
スペース）で、ランド間に引き回されている。図７はコ
ア基板３にビアオンビアを形成する従来のプロセスを示
している。同図において、１は例えば感光性のネガ型レ
ジストからなる第１の絶縁層、１１は第１の絶縁層１が
露光・現像された結果生じる絶縁層パターン、８は上層
ランドと下層ランドの導通を確保するビア、６０はラン
ド５０に対応する部分にＣｒ等の金属が蒸着されている
フォトマスク、７０で示された矢印は露光に使用される
紫外線、８０はビアホールである。なお、同一機能を有
する部材が複数層にわたって形成される場合は、数字に
付随する添え字のａ、ｂ、ｃ、ｄを使って、それぞれ一
層目、二層目、三層目、四層目に係わることを区別す
る。
【０００６】ステップ１では、コア基板３に、一層目の
第１の絶縁層１ａを例えば５〜７０μｍ程度の厚さに均
一に回転塗布（スピンコート）する。次に、７０〜１５
０℃で熱処理（プリべーク）を施し、第１の絶縁層１ａ
に含まれる余分な溶剤を蒸発させる。ステップ２では、
フォトマスク６０ａを用いて第１の絶縁層１ａを紫外線
露光する。紫外線７０ａが照射された部分には酸やラジ
カルなどの反応成分が発生し、架橋構造が形成される。
ステップ３では現像する。第１の絶縁層１ａを現像液で
洗浄すると紫外線７０が照射されていない部分は溶解
し、除去される。これによってビアホール８０ａを含む
絶縁層パターン１１ａが形成される。
【０００７】ステップ４では、導電性樹脂をビアホール
内に埋め込み、ビア８ａを形成する。さらにその上に例
えばセミアディティブ法により、二層目の配線パタン２
０ｂを形成する。セミアディティブ法は、全面無電解銅
メッキを施した後、配線パタンをメッキレジストにより
形成し、露出した化学銅メッキ膜を電極として配線部分
のみに電解メッキを成長させる方法である。ステップ５
では、ステップ１と同様の方法により、二層目の第１の
絶縁層１ｂを均一に形成し、必要に応じてプリベークす
る。ステップ６では、ステップ２と同じように、フォト
マスク６０ｂを用いて紫外線露光する。ステップ７で
は、ステップ３と同じように、二層目の第１の絶縁層１
ｂを現像し、二層目のビアホール８０ｂを形成する。ス
テップ８では、ステップ４と同じように、導電性樹脂を
埋め込み、ビア８ｂを形成した後、無電解メッキ処理、
電解メッキ処理を順次施し、三層目の配線パタン２０ｃ
を完成する。以上の一連の処理により、ビアオンビアが
形成される。ここで得られるビアやランドの大きさは各
層で同じで、ランドとランドの間には２本のラインが形
成されている。なお、ここではビアホールの形成にフォ
トリソグラフィを用いているが、エキシマレーザやＹＡ
Ｇレーザなどをマスク無しで照射して、絶縁層１に開口
する方法もある。
【０００８】
【発明が解決しようとする課題】さて多層配線板に搭載
される半導体デバイスの高機能化に伴い、半導体デバイ
スに付属する入出力ピンの数、ひいては配線パタンに必
要とされるラインの数も大幅に増加している。ランド間
に引き回し可能なラインの本数は、ビアホール（または
ランド）間のピッチが一定とすれば、ビアホール（また
はランド）の大きさが小さいほど多くできるので、ビア
ホールを小さくすることが検討されている。ところが従
来のビアホール形成方法では、フォトリソグラフィプロ
セスの解像限界やレーザの照射径の制約を受けるため、
ビアホールの微細化は思うように進んでいない。このた
め、配線板には一層の多層化が要求され、製造コストが
大幅に上昇するなどの問題が生じている。
【０００９】
【課題を解決するための手段】本発明にかかる多層配線
板の製造方法では、感光性樹脂を露光・現像処理に付し
て所定形状のホールを形成する工程、ホールが形成され
た上記絶縁層上に、このホール内を埋めるように硬化性
樹脂を被覆形成し、加熱処理することにより上記絶縁層
の表面に上記硬化性樹脂の硬化薄膜を形成する工程、上
記硬化薄膜を残して上記硬化性樹脂を除去することによ
り、当該硬化薄膜で開口幅が減少されたビアホールを得
る工程を備えている。また本発明にかかる多層配線板の
製造方法では、感光性樹脂にエポキシ樹脂、エポキシ変
成されたアクリレート樹脂、エポキシ樹脂のカチオン重
合利用材料、フェノール樹脂、メラミン樹脂、カルボキ
シ変成されたエポキシアクリレート、珪皮酸エステルの
うち少なくとも１種類からなる材料を用いることが出来
る。また本発明にかかる多層配線板の製造方法では、硬
化性樹脂に水溶性樹脂または水溶性架橋剤を用いること
が出来る。また本発明にかかる多層配線板の製造方法で
は、硬化性樹脂にポリメチルシリセスシロキサン、メラ
ミン樹脂、アクリレート樹脂、エポキシ樹脂のうち少な
くとも１種類からなる材料を用いることが出来る。また
本発明にかかる多層配線板の製造方法では、上段のビア
ホールは、下段のビアホールよりも開口幅の縮小度合い
を大きくすることが出来る。また本発明にかかる多層配
線板の製造方法では、硬化性樹脂に炭酸カルシウムまた
はポリブタジエンゴムの粒子を含むことが出来る。また
本発明にかかる多層配線板の製造方法では、硬化性樹脂
にブタジエン／アクリロニトリル共重合体から成るゴム
粒子を含んだものを使用し、化学的粗面化処理を施すこ
とが出来る。
【００１０】
【発明の実施の形態】次に図面に示す実施の形態に基づ
いて、本発明を詳細に説明する。図１はこの発明の基礎
となる、開口径の縮小したビアホールを形成するプロセ
スを説明するものである。図１において、１は光を照射
すると酸やラジカルなどの反応成分が生じる感光性樹脂
からなる第１の絶縁層、２は加熱処理を施すと酸やラジ
カルなどの反応成分と架橋反応を起こす硬化性樹脂から
なる第２の絶縁層、３はランド５０やライン４０からな
る配線パタン２０が形成されているコア基板、４は絶縁
層１と絶縁層２が界面で反応した結果生じる架橋層、１
１は第１の絶縁層１を露光・現像したもので、ホール９
０が形成されている絶縁層パタンである。
【００１１】ステップ１では、まずコア基板３に、スピ
ンコート、カーテンコート、ディップ浸積、スプレー塗
布などの方法により第１の絶縁層１を例えば５〜７０μ
ｍ程度の厚さに均一に形成する。次に、７０〜１５０℃
で１〜６０分程度の熱処理（プリべーク）を施して第１
の絶縁層１に含まれる余分な溶剤を蒸発させる。
【００１２】ステップ２では、フォトマスク６０を用い
て第１の絶縁層１を紫外線露光する。この例では第１の
絶縁層１に感光性ネガ型レジストを使用しているので、
紫外線７０が照射された部分には酸やラジカルなどの反
応成分が発生し、架橋構造が形成される。
【００１３】ステップ３では第１の絶縁層１を現像す
る。第１の絶縁層１を現像液で洗浄すると紫外線７０が
照射されていない部分は溶解・除去され、ホール９０が
残る。これによって絶縁層パターン１１が形成される
が、絶縁層パターン１１の端部には酸やラジカルなどの
反応成分が残っている。なお、炭酸ガス（ＣＯ2）レー
ザ、ＹＡＧレーザ、エキシマレーザ等を第１の絶縁層１
に照射して穴開けする方法も、絶縁層パターン１１の端
面に酸やラジカルなどの反応成分を生じるため本発明に
適用可能である。
【００１４】ステップ４では、第１の絶縁層１と同様の
方法により第２の絶縁層２を均一に形成する。次に、必
要に応じてこれを例えば８５℃で、３０分程度プリベー
クする。ステップ５では、例えば８５〜１６０℃程度
の、絶縁層パターン１１が変形しない温度で加熱処理を
行う。この加熱処理により、絶縁層パターン１１に残っ
ている酸やラジカルなどの反応成分が第２の絶縁層２へ
拡散する。酸やラジカルなどの拡散が促進されると、絶
縁層パターン１１ａと第２の絶縁層２の界面において、
架橋反応が始まる。この場合の加熱処理時間は、例えば
１〜６０分程度であり、用いる絶縁層材料の種類、必要
とする架橋層の厚みにより異なる。この結果、架橋層４
が絶縁層パターン１１を被覆するように第１の絶縁層１
と第２の絶縁層２の界面に形成される。架橋層４は、樹
脂硬化層と云っても良い。
【００１５】ステップ６では洗浄する。洗浄によって、
第２の絶縁層２のうち架橋していない部分は洗い流され
て、除去される。洗浄には、例えば純水、有機溶剤を混
合した水溶液、テトラメチルアンモニウムハイドレート
（ＴＭＡＨ）、水酸化ナトリウムなどのアルカリ性現像
液、有機溶剤などの中から、絶縁層２の未架橋部分を溶
解するが、絶縁層１は溶解しない溶媒を選択して用い
る。この結果、ビアホール８０が形成される。ステップ
７ではビアホール８０に導体を埋め込むように導電性樹
脂を塗布し、ビア８を形成する。
【００１６】以上の処理により形成されたビア８（並び
にビアホール８０）は、フォトマスク６０のパタンから
予想される大きさよりも、幅（径）が縮小している。本
願では、第１の絶縁層と第２の絶縁層の間で起こる架橋
反応を利用してビアホールの開口幅を縮小するため、フ
ォトリソグラフィプロセスの解像限界やレーザの照射径
による制約を受けることがない。このため本願の解像限
界は従来手法を大幅に上回り、従来に比べてはるかに小
さなサイズのビアホールまで精度よく開口できる。
【００１７】第１の絶縁層と第２の絶縁層の間で起きる
架橋反応には、酸やラジカルなどの反応成分が関与して
いると考えられる。これを示唆する記述は以下の文献に
開示されている。 （ａ）酸発生のモデル ・「超ＬＳＩレジストの分子設計」津田穣著・共立出版
発行ｐ５８、１９９０ （ｂ）ラジカル発生のモデル ・「増感剤」徳丸克巳編、（株）講談社発行、ｐ１５
４、１９８７ なお、本発明は酸やラジカルによって引き起こされる架
橋反応に限定されるものでない。光の入射によって生じ
る反応成分とそれによって引き起こされる架橋反応や硬
化反応を利用するのであれば、他の反応成分でも本発明
は同様の効果を奏することは言うまでもない。
【００１８】次に、本発明の第１の絶縁層と第２の絶縁
層に適用できる具体的な材料について説明する。第１の
絶縁層には、光照射あるいは適当な加熱処理により酸や
ラジカルなどの反応成分を内部に発生する材料を用い
る。レジストであればポジ型またはネガ型のどちらを用
いるかは適宜選択すればよいし、液状やフィルム状など
の使用形態によって制限されるものではない。具体的に
は、エポキシ樹脂、エポキシ変成されたアクリレート樹
脂を主成分とする材料、エポキシ樹脂のカチオン重合を
利用する材料、フェノール樹脂とメラミン樹脂で構成さ
れる材料、またはこれらの混合物で構成される材料など
を挙げることが出来る。またカルボキシ変成されたエポ
キシアクリレートとエポキシ樹脂の混合物で構成される
材料、珪皮酸エステルとエポキシ樹脂から構成される材
料なども適用できる。
【００１９】これに対し第２の絶縁層２には、加熱処理
を施すと酸やラジカルなどの反応成分の存在下で、架橋
反応を生じ、現像液に不溶化する材料を用いる。これに
は水溶性樹脂や水溶性架橋剤のように水溶性のものから
非水溶性で有機溶媒に可溶な絶縁材料までひろい範囲の
樹脂が含まれるので適宜選択する事が出来る。また第１
の絶縁層と同じく液状やフィルム状などの使用形態によ
って制限されることはない。
【００２０】本願に適用できる水溶性樹脂としては、図
２に示されている、ポリアクリル酸、ポリビニルアセタ
ール、ポリビニルピロリドン、ポリエチレンイミン、ポ
リエチレンオキシド、スチレン−マレイン酸共重合体、
ポリビニルアミン樹脂、ポリアリルアミン、オキサゾリ
ン基含有水溶性樹脂などが特に有効である。
【００２１】また水溶性メラミン樹脂、水溶性尿素樹
脂、水溶性アルキッド樹脂、スルホンアミド樹脂なども
同じように適用可能である。なおこれらの水溶性樹脂は
単独で用いる必要はなく、混合したものを適宜使用する
ことが出来る。
【００２２】本願に適用できる水溶性架橋剤には、図３
に示すような、尿素誘導体、アルコキシメチル尿素、Ｎ
−アルコキシエチレン尿素、エチレン尿素、エチレン尿
素カルボン酸などの尿素系架橋剤、メラミン誘導体、ア
ルコキシメチルメラミン誘導体などのメラミン系架橋
剤、ベンゾグアナミン、グリコールウリルなどがある。
これらの架橋剤を単独であるいは混合したものを適宜使
用する。なおここにはアミノ系架橋剤が挙げられている
が、これに限定されるものではなく、加熱処理によって
第１の絶縁層の反応成分と架橋を生じる架橋剤であれば
本発明に適用できる。
【００２３】また水溶性樹脂と水溶性架橋剤を相互に混
合して用いることも出来る。水溶性架橋剤の中には単独
で用いると塗膜が均質に形成できないことがあるので、
水溶性樹脂と適宜混合して塗膜形成能を向上させること
ができる。また相互に混合したものは水溶性が高いの
で、保存安定性が増す。例えば水溶性樹脂組成物である
ポリビニルアセタール樹脂に水溶性架橋剤であるメトキ
シメチロールメラミン、またはエチレン尿素を混合した
ものなどは長期保存したあとでも、安定して使用するこ
とができる。
【００２４】第２の絶縁層２に用いられる非水溶性で有
機溶媒に可溶な絶縁材料には例えばポリメチルシリセス
シロキサン、メラミン樹脂、アクリレート樹脂、エポキ
シ樹脂などが挙げられる。この場合、第２の絶縁層を溶
解させる溶媒の選択が重要である。第２の絶縁層を溶解
するだけではなく、第１の絶縁層と溶解はしないが適度
に膨潤するものが適している。例えば、キシレン、アニ
ソール、テトラヒドロフラン、Ｎ−メチルピロリドン、
γ―ブチロラクトン、ＭＥＫ（メチルエチルケトン）な
どであり、これらを単独であるいは混合して用いること
が出来る。
【００２５】なお、第２の絶縁層には、炭酸カルシウム
などの無機粒子、ポリブタジエンゴムなどの樹脂粒子な
どを混合することができる。また、ブタジエン／アクリ
ロニトリル共重合体から成るゴム粒子を混合し、絶縁層
を形成した後に、重クロム酸カリウム、硫酸などの混合
物からなる酸化剤で化学的にエッチングしてもよい。こ
うすることによって絶縁層表面が粗面化され、導体との
密着性を高めることができる。
【００２６】次に、架橋反応の制御方法について説明す
る。制御方法にはプロセス条件を調整する手法と、第２
の絶縁層２の材料組成を調整する手法がある。プロセス
的な制御手法では、（１）加熱処理温度と処理時間を調
整する手法が有効である。加熱温度を一定にして処理時
間を調整する、または加熱時間を一定にして加熱温度を
調整することにより架橋層の厚みを正確に制御できる。
また、第２の絶縁層に用いる材料組成の面からは、
（２）適当な２種類以上の水溶性樹脂を混合し、その混
合比を調整することにより、第１の絶縁層との反応量を
制御する、（３）水溶性樹脂に、適当な水溶性架橋剤を
混合し、その混合比を調整することにより、第１の絶縁
層との反応量を制御する、などの手法が有効である。
【００２７】これらの架橋反応の制御は一元的に決定さ
れるものではなく、（１）第２の絶縁層と第１の絶縁層
との反応性、（２）第１の絶縁層パターンの形状や膜
厚、（３）必要とする架橋層の厚み、（４）使用可能な
露光条件や加熱処理条件、（５）塗布条件、などのさま
ざまな条件を勘案して決定する必要がある。特に、第１
の絶縁層と第２の絶縁層との反応性は、第１の絶縁層材
料の組成に影響を受けるため、実際に本発明を適用する
場合には、上述した要因を勘案し、第２の絶縁層材料を
最適化することが望ましい。
【００２８】次に図４を参照しながら、本発明による多
層配線板の製造方法を説明する。先ずステップ１では、
コア基板３上に第１の絶縁層１ａを塗布する。ステップ
２では、フォトマスク６０ａを用いて第１の絶縁層１ａ
に紫外線７０ａを照射する。ステップ３では、第１の絶
縁層１ａを現像し、ビアホール８０ａからなる第１の絶
縁層パタン１１ａを形成する。ステップ４では導電性樹
脂による穴埋めを施し、ビアホール内部に導体層を形成
する。さらにその上に例えばセミアディティブ法によ
り、二層目の配線パタン２０ｂを形成する。
【００２９】ステップ５では二層目の第１の絶縁層１ｂ
を塗布する。ステップ６では、フォトマスク６０ｂを用
いて紫外線７０ｂを照射する。ステップ７では現像を行
い、ホール９０ｂを形成する。未架橋の絶縁層が溶解・
除去され、二層目の絶縁層パタン１１ｂが形成される。
ステップ８では、二層目の第２の絶縁層２ｂを均一に塗
布する。ステップ９では加熱処理を施して、第１の絶縁
層１ｂからの反応成分の拡散を促し、第１の絶縁層１ｂ
を被覆するように第２の絶縁層２ｂ中に架橋反応を起こ
させる。この処理により現像液に対して不溶化した架橋
層４ｂが形成される。ステップ１０では、現像処理を行
い、第２の絶縁層２ｂの未架橋部分を溶解・除去する。
この操作により開口幅の縮小したビアホール８０ｂが形
成する。
【００３０】ステップ１１では、導電性樹脂による穴埋
めを施し、縮小したビアホール内部に導体層を形成す
る。さらにその上に例えばセミアディティブ法により、
三層目の配線パタン２０ｃを形成する。ここで形成され
るランドの径は直下のビアホールの開口幅が縮小されて
いるため、パタンの重ねあわせマージンを二層目と同じ
にしても、下層よりは小さくできる。これによりランド
間のスペースが拡大するので、ランド間に形成するライ
ンの本数を増加できる。この例では、一層目と二層目に
は、ラインが２本形成されているが、三層目には３本形
成されている。
【００３１】ステップ１２では、三層目の第１の絶縁層
１ｃを塗布する。ステップ１３では、フォトマスク６０
ｃを用いて紫外線７０ｃを照射し、第１の絶縁層１ｃを
露光する。ステップ１４では第１の絶縁層１ｃを現像
し、ホール９０ｃからなる三層目の第１の絶縁層パタン
１１ｃを形成する。ステップ１５では三層目の第２の絶
縁層２ｃを塗布する。
【００３２】ステップ１６では、加熱処理を行い三層目
の架橋層４ｃを形成する。ここでの加熱処理は、ステッ
プ９で架橋層４ｂを形成した場合の加熱処理条件と比べ
て、加熱処理温度を高くするか、あるいは加熱処理時間
を長くして行う。このことにより、酸やラジカルなどの
反応成分の拡散がより促進され、架橋層の膜厚が厚くな
る。ステップ１７では、現像を行い、未架橋の第２の絶
縁層２ｃを除去する。その結果、開口幅がさらに縮小し
たビアホール８０ｃが形成される。
【００３３】ステップ１８では、導電性樹脂による穴埋
めを施し、縮小したビアホール内部に導体層を形成す
る。さらにその上に例えばセミアディティブ法により、
四層目の配線パタン２０ｄを形成する。配線パタン２０
ｄは、ランド間スペースが配線パタン２０ｃよりもさら
に広いので、形成されたラインの数は三層目よりも多
い。
【００３４】以上の説明では、一・二層目に２本、三層
目には３本、四層目には４本のラインをランド間に形成
する場合について説明したが、ライン本数は、用いるＬ
／Ｓのルールに従って適宜決定することができる。
【００３５】図４と図７を比較すると本願の有効性がは
っきりする。従来のプロセスでは配線パタンを３層まで
多層しても６本のラインしか引き回すことが出来ない
が、本願実施の形態に従えば７本のラインが形成でき
る。必要なラインの数が７本であるとすれば従来のプロ
セスでは４層目を形成しなければならないことになり、
コスト上昇を招く。また層が多いと機器の信頼性が低下
する。さらに配線パタンを４層目まで形成することを考
えるのであれば、従来例では８本であるのに対し、本願
では１１本も引き回すことが出来る。必要なラインの数
が１１本であるとすれば従来のプロセスでは６層目を形
成しなければならないことになり、２層も余分に多層し
なければならない。このように本願によれば、引き回し
可能なラインの数を増やすことが出来るので、積層する
層の数が減り、機器の信頼性を高めることが出来る。
【００３６】
【実施例】実施例１ 第１の絶縁層パタン１１の形成例である。三菱瓦斯化学
社製ＦＲ４基板（銅箔：２０μｍ）に、エッチング処理
によりランドとラインを形成し、コア基板３を得た。つ
いで、そのコア基板上に、エポキシ樹脂のカチオン重合
を利用するシプレイ社製の感光性絶縁樹脂ＸＰ９５００
ＣＣをカーテンコート法により塗布し、９０℃で５０分
加熱乾燥すると、樹脂膜厚５０μｍの第１の絶縁層１が
形成できた。次に、直径１５０μｍの円形パターンを持
つフォトマスクの存在下で、ＵＶ露光機（ＵＳＨＩＯ電
機社製）を用いて３．０Ｊ／ｃｍ2の紫外線を照射し、
さらに加熱処理（９０℃／３０分）を行った後、水酸化
ナトリウムの１．３ｗｔ％水溶液を用いて現像すると、
直径１５０μｍのビアホールパターンを持つ第１の絶縁
層パタン１１を得た。
【００３７】実施例２ 第２の絶縁層の調製例である。積水化学社製のポリビニ
ルアセタール樹脂エスレックＫＷ３（１００ｇ）に、三
井サイナミド社製のメトキシメチロールメラミン／サイ
メル３７０（５０ｇ）、純水（１８０ｇ）、イソプロピ
ルアルコール（２０ｇ）を順次混ぜたのち、室温で６時
間攪拌した。さらに粒径５μｍと１μｍのブタジエン／
アクリロニトリル共重合体をそれぞれ１５ｇづつ混ぜ、
室温で６時間攪拌混合することにより、第２の絶縁層溶
液を得た。
【００３８】実施例３ ビアホールの縮小度合いと加熱処理条件の関係を調べた
例である。実施例１で得た１５０μｍ径のビアホールパ
ターンが形成されたコア基板に、実施例２で得た第２の
絶縁層溶液をカーテンコート法により塗布したあと、８
０℃で２０分間プリベークした。次に、１２０℃／３０
分、１２０℃／４５、１２０℃／６０分、１３０℃／３
０分、１４０℃／３０分の５つの条件で加熱処理を行
い、第１の絶縁層から反応成分を拡散させ、架橋反応を
進行させた。さらに、純水スプレイ現像し、第２の絶縁
層中の未架橋部分を除去した（スプレイ圧＝２Ｋｇ／ｃ
ｍ2）。これらの操作により形成されたビアホールの直
径を、表１に示す。いずれの場合も１５０μｍより小さ
く、得られたホール径の間には加熱処理温度依存性が見
られる。すなわち処理時間を３０分に固定すると、温度
が高くなるに従ってホール径は小さくなった。次に、粗
面化の効果を見るために、この基板を５０℃に調整され
たクロム酸（ＣｒＯ３）５００ｇ／Ｌ水溶液に１５分間
浸漬揺動した。ついでシプレイ社製中和剤ＯＭ９５０に
浸した後、水洗した。さらに、導電性樹脂である住友ベ
ークライト社製銅ペーストＣＰＣ−８０００をビアパタ
ーン中に埋め込み、ビア導体層を形成したあと、セミア
ディティブ法により、膜厚２０μｍのＣｕ層を形成し、
そのピール強度（９０度剥離）を測定した。ピール強度
の測定値は９５０ｇ／ｃｍであり、十分な剥離強度が実
現できていることを確認した。
【００３９】
【表１】
【００４０】実施例４ ビアホールの縮小度合いと加熱処理条件の関係を調べた
別の例である。実施例１で得た１５０μｍ径のビアホー
ルパターンが形成されたコア基板に、第２の絶縁層とし
てＪＳＲ社製の感光性絶縁膜材料ＫＳ２２をカーテンコ
ートにより塗布し、９０℃で３０分間プリベークした。
次に、１１０℃／１０分、１１０℃／２０分、１１０℃
／３０分、１３５℃／４０分のそれぞれの条件で加熱処
理を行い、反応成分を拡散させ、架橋反応を進行させた
あと、純水スプレイ現像し、未架橋部分を除去した（ス
プレイ圧＝２Ｋｇ／ｃｍ2）。この時得られたビアホー
ル径は、表２に示されている。いずれの場合も１５０μ
ｍより小さく、得られたホール径の間には加熱処理時間
依存性が見られた。すなわち処理温度を１１０℃に固定
した場合、処理時間が長くなるに従ってホール径は小さ
くなった。次に、この基板を５０℃に調整されたクロム
酸５００ｇ／Ｌ水溶液に１５分間浸漬揺動し、ついでシ
プレイ社製中和剤ＯＭ９５０に浸したのち水洗した。さ
らに、住友ベークライト社製銅ペーストＣＰＣ−８００
０をビアパターン中に埋め込み、ビア導体層を形成した
あと、セミアディティブ法によって、膜厚２０μｍのＣ
ｕ層を形成し、そのピール強度（９０度剥離）を測定し
た。測定値は９５０ｇ／ｃｍであり、十分な剥離強度が
実現できていることを確認した。
【００４１】
【表２】
【００４２】実施例５ ビアホールの縮小度合いと加熱処理条件の関係を調べた
さらに別の例である。チバガイギー社製の感光性絶縁材
料プロビレックＸＢ７０８１を三菱瓦斯化学社製ＦＲ４
基板に塗布したあと、メーカー推奨条件で露光、加熱処
理、現像処理を行い、１５０μｍビアを形成した。次
に、カーテンコート法によりシプレイ社製感光性層間絶
縁材料ＸＰ９５００ＣＣを塗布し、９０℃で３０分間プ
リベークした。次いで、１１０℃／１５分、１２０℃／
１５分、１３０℃／１５分、１３５℃／２０分のそれぞ
れの条件で加熱処理を行い、絶縁層パタンからラジカル
成分を拡散させ、界面に架橋反応を進行させた。さら
に、純水スプレイ現像し、未架橋部分を除去した（スプ
レイ圧＝２Ｋｇ／ｃｍ2）。この時得られたビアホール
径は、加熱処理条件とともに表３に示されている。いず
れの場合も１５０μｍより小さく、得られたホール径の
間には加熱温度依存性が見られた。すなわち処理時間を
一定にした場合、処理温度が高いほどホール径は小さく
なった。次に、この基板を５０℃に調整されたクロム酸
５００ｇ／Ｌ水溶液に１５分間浸漬揺動し、ついでシプ
レイ社製中和剤ＯＭ９５０に浸したのち水洗した。さら
に、住友ベークライト社製銅ペーストＣＰＣ−８０００
をビアパターン中に埋め込んだあと、セミアディティブ
法によって、膜厚２０μｍのＣｕ層を形成し、そのピー
ル強度（９０度剥離）を測定した。測定値は９５０ｇ／
ｃｍであり、十分な剥離強度が実現できていることを確
認した。
【００４３】
【表３】
【００４４】実施例６ 実施例４に示した材料とプロセスを用いて、配線パタン
が４層からなるビルドアップ方式多層配線を形成した例
である。ただし第２の絶縁層の現像には純水スプレイで
はなく、１％ＮａＯＨ水溶液を用いた。プロセスフロー
は第５図に示してある。このフローは図４で示したもの
と基本的に同じであるので、以下の説明では要点だけを
記すことにする。コア基板にはビアピッチが８００μｍ
で、ランド間に５０μｍＬ／Ｓで４本のラインが形成さ
れているものを使用した。ステップ４では、１５０μｍ
径のビアホールに対し、パターンの重ね合わせマージン
を１００μｍと考え、ランド径を２５０μｍに設定し
た。ランド間のスペースは５５０μｍとなるので、ラン
ド間に５０μｍＬ／Ｓで４本のラインを形成した。二層
目の第２の絶縁層２ｂは、１１０℃で２０分間加熱処理
した。現像処理を行うと、ビアホールの開口径は１００
μｍに縮小していた。三層目のランド径は、重ね合わせ
マージンを二層目の配線パタンと同じく１００μｍと見
込み、２００μｍとした。ビアホールが縮小し、ランド
間スペースが６００μｍに広がったため、ランド間には
５０μｍＬ／Ｓで５本のラインを形成出来た。三層目の
第２の絶縁層２ｃは、１３５℃で４０分間加熱処理し
た。現像処理を行うと、ビアホールは４０μｍに縮小し
ていた。これに伴い、三層目のランド径は、重ね合わせ
マージンを１００μｍと見込み、１４０μｍとした。ラ
ンド間スペースが６６０μｍに広がったため、ランド間
には５０μｍＬ／Ｓで６本のラインを形成出来た。
【００４５】
【発明の効果】本発明にかかる多層配線板の製造方法に
よれば、感光性樹脂を露光・現像処理に付して所定形状
のホールを形成する工程、ホールが形成された上記絶縁
層上に、このホール内を埋めるように硬化性樹脂を被覆
形成し、加熱処理することにより上記絶縁層の表面に上
記硬化性樹脂の硬化薄膜を形成する工程、上記硬化薄膜
を残して上記硬化性樹脂を除去することにより、当該硬
化薄膜で開口幅が減少されたビアホールを得る工程を備
えているので、ビアホールの開口幅を精度よく制御でき
る。また本発明にかかる多層配線板の製造方法によれ
ば、感光性樹脂にエポキシ樹脂、エポキシ変成されたア
クリレート樹脂、エポキシ樹脂のカチオン重合利用材
料、フェノール樹脂、メラミン樹脂、カルボキシ変成さ
れたエポキシアクリレート、珪皮酸エステルなどの材料
を用いることが出来る。また本発明にかかる多層配線板
の製造方法によれば、硬化性樹脂に水溶性樹脂や水溶性
架橋剤などの水溶性材料を用いることができる。また本
発明にかかる多層配線板の製造方法によれば、硬化性樹
脂にポリメチルシリセスシロキサン、メラミン樹脂、ア
クリレート樹脂、エポキシ樹脂などの有機溶媒に可能な
材料を用いる事が出来る。また本発明にかかる多層配線
板の製造方法では、上段のビアホールは、下段のビアホ
ールよりも開口幅の縮小度合いが大きいので、ランド間
に引き回し可能なラインの数を上段で増やす事が出来
る。また本発明にかかる多層配線板の製造方法では、硬
化性樹脂に炭酸カルシウムまたはポリブタジエンゴムの
粒子を含んでいるので導体パタンの付着強度を高めるこ
とができる。また本発明にかかる多層配線板の製造方法
では、硬化性樹脂にブタジエン／アクリロニトリル共重
合体から成るゴム粒子を含んでいるので、化学的処理に
より導体パタンの付着強度を高めることができる。
【図面の簡単な説明】
【図１】本発明にかかる開口幅の縮小したビアホールの
形成方法を説明するプロセスフロー図である。
【図２】本発明にかかる第２の絶縁層に用いられる水溶
性樹脂の分子構造を示す図である。
【図３】本発明にかかる第２の絶縁層に用いられる水溶
性架橋材料の分子構造を示す図である。
【図４】本発明にかかるビアオンビアの形成方法を説明
するプロセスフロー図である。
【図５】実施例６で用いた多層配線板の形成方法を説明
するプロセスフロー図である。
【図６】コア基板の基本形状を示す図である。
【図７】従来のビアオンビアの形成方法を説明するプロ
セスフロー図である。
【符号の説明】
１ 第１の絶縁層 ２ 第２の絶縁層 ３ コア基板 ４ 架橋層 ８ ビア １１ 第１の絶縁層パタン ２０ 配線パタン ４０ ライン ５０ ランド ６０ フォトマスク ７０ 紫外線 ８０ ビアホール ９０ ホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古橋 靖夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 藤岡 弘文 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5E317 AA21 AA24 BB02 BB12 CC17 CC25 CC32 CC33 CD05 CD21 CD25 CD27 CD32 GG03 5E346 AA02 AA12 AA43 CC08 CC09 CC13 DD03 DD13 DD33 EE32 EE35 FF18 GG15 HH11

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 感光性樹脂からなる絶縁層を、多層配線
    を形成するための基板上に形成し、この絶縁層を露光・
    現像処理に付して所定形状のホールを形成する工程、ホ
    ールが形成された上記絶縁層上に、このホール内を埋め
    るように硬化性樹脂を被覆形成し、加熱処理することに
    より上記絶縁層の表面に上記硬化性樹脂の硬化薄膜を形
    成する工程、上記硬化薄膜を残して上記硬化性樹脂を除
    去することにより、当該硬化薄膜で開口幅が減少された
    ビアホールを得る工程を備えてなる多層配線板の製造方
    法。
  2. 【請求項２】 上記感光性樹脂は、エポキシ樹脂、エポ
    キシ変成されたアクリレート樹脂、エポキシ樹脂のカチ
    オン重合利用材料、フェノール樹脂、メラミン樹脂、カ
    ルボキシ変成されたエポキシアクリレート、珪皮酸エス
    テルのうち少なくとも１種類からなる請求項１に記載の
    多層配線板の製造方法。
  3. 【請求項３】 上記硬化性樹脂は水溶性樹脂または水溶
    性架橋剤からなる請求項１または２に記載の多層配線板
    の製造方法。
  4. 【請求項４】 上記硬化性樹脂はポリメチルシリセスシ
    ロキサン、メラミン樹脂、アクリレート樹脂、エポキシ
    樹脂のうち少なくとも１種類からなる請求項１または２
    に記載の多層配線板の製造方法。
  5. 【請求項５】 請求項１に記載された工程を繰り返して
    形成された複数段のビアホールを含んでなり、上段のビ
    アホールは下段のビアホールよりも縮小度合いが大きく
    なるように構成されてなる多層配線板の製造方法。
  6. 【請求項６】 上記硬化性樹脂は、炭酸カルシウムまた
    はポリブタジエンゴムの粒子を含んでなる請求項３また
    は４に記載の多層配線板の製造方法。
  7. 【請求項７】 上記硬化性樹脂は、ブタジエン／アクリ
    ロニトリル共重合体から成るゴム粒子を含んでなり、上
    記硬化薄膜を化学的に粗面化する工程をさらに備えてな
    る請求項１に記載の多層配線板の製造方法。
JP2000097250A 2000-03-31 2000-03-31 多層配線板の製造方法 Withdrawn JP2001284813A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000097250A JP2001284813A (ja) 2000-03-31 2000-03-31 多層配線板の製造方法
US09/738,855 US20010025414A1 (en) 2000-03-31 2000-12-18 Method of producing a multi-layered wiring board
US10/893,938 US7100275B2 (en) 2000-03-31 2004-07-20 Method of producing a multi-layered wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000097250A JP2001284813A (ja) 2000-03-31 2000-03-31 多層配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2001284813A true JP2001284813A (ja) 2001-10-12

Family

ID=18611890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000097250A Withdrawn JP2001284813A (ja) 2000-03-31 2000-03-31 多層配線板の製造方法

Country Status (2)

Country Link
US (2) US20010025414A1 (ja)
JP (1) JP2001284813A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021547A (ja) * 2007-07-10 2009-01-29 Samsung Electro Mech Co Ltd 多層印刷回路基板の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040094761A1 (en) * 2002-11-02 2004-05-20 David Sparrowe Polymerizable amine mixtures, amine polymer materials and their use
TWI310670B (en) * 2003-08-28 2009-06-01 Ibm Printed wiring board manufacturing method and printed wiring board
US8642474B2 (en) * 2007-07-10 2014-02-04 Advanced Micro Devices, Inc. Spacer lithography
US8058726B1 (en) 2008-05-07 2011-11-15 Amkor Technology, Inc. Semiconductor device having redistribution layer
US8552557B1 (en) * 2011-12-15 2013-10-08 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8664090B1 (en) 2012-04-16 2014-03-04 Amkor Technology, Inc. Electronic component package fabrication method
US9245862B1 (en) 2013-02-12 2016-01-26 Amkor Technology, Inc. Electronic component package fabrication method and structure
JP6015969B2 (ja) 2014-08-19 2016-10-26 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 回路基板の形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
JPH06268377A (ja) 1993-03-17 1994-09-22 Oki Electric Ind Co Ltd 多層配線基板の製造方法
US5574098A (en) * 1993-10-07 1996-11-12 Daicel Chemical Industries, Ltd. Lactone-modified polyvinyl acetal resin and process for the preparation thereof
US5618877A (en) * 1994-10-24 1997-04-08 Amcol International Corporation Process for polymerization of water-soluble and water-insoluble carboxylic acid polymers and copolymers in a silicone oil solvent
TW329539B (en) * 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
JP3961092B2 (ja) 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP3173439B2 (ja) 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
JP3629375B2 (ja) * 1998-11-27 2005-03-16 新光電気工業株式会社 多層回路基板の製造方法
US6479900B1 (en) * 1998-12-22 2002-11-12 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US6291779B1 (en) * 1999-06-30 2001-09-18 International Business Machines Corporation Fine pitch circuitization with filled plated through holes
US6486058B1 (en) * 2000-10-04 2002-11-26 Integrated Device Technology, Inc. Method of forming a photoresist pattern using WASOOM

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021547A (ja) * 2007-07-10 2009-01-29 Samsung Electro Mech Co Ltd 多層印刷回路基板の製造方法
US8262917B2 (en) 2007-07-10 2012-09-11 Samsung Electro-Mechanics Co., Ltd. Fabricating method for multilayer printed circuit board
US8574444B2 (en) 2007-07-10 2013-11-05 Samsung Electro-Mechanics Co., Ltd. Fabricating method for multilayer printed circuit board

Also Published As

Publication number Publication date
US20010025414A1 (en) 2001-10-04
US7100275B2 (en) 2006-09-05
US20050003076A1 (en) 2005-01-06

Similar Documents

Publication Publication Date Title
KR930004136B1 (ko) 도체패턴형성용 감광성수지조성물과 다층프린트회로기판 및 그의 제조방법
WO2011018968A1 (ja) プリント配線板及びその製造方法
JP2001284813A (ja) 多層配線板の製造方法
JP4449402B2 (ja) 永久レジスト用感光性樹脂組成物、永久レジスト用感光性フィルム、レジストパターンの形成方法及びプリント配線板
JP3509473B2 (ja) 感放射線性樹脂組成物
JPH1165116A (ja) 感放射線性樹脂組成物
JPH09148748A (ja) 多層プリント配線板及びその製造方法並びにそれに用いる樹脂絶縁層形成用組成物
JPH1022641A (ja) 多層プリント配線板及びその製造方法
JPH06148877A (ja) フォトビア形成用感光性エレメント及び多層配線板の製造法
JP2010055125A (ja) 永久レジスト用感光性樹脂組成物、永久レジスト用感光性フィルム、レジストパターンの形成方法及びプリント配線板
WO2002068525A1 (en) Positive photodefinable composition of polycarboxylic acid, phenolic and thermocurable resins
JPH08248630A (ja) フォトビア形成用感光性エレメント
JP2006173597A (ja) レジストパターンの形成方法、回路基板の製造方法及び回路基板
EP0691802B1 (en) Method and composition for forming a multilayer printed circuit board
JP3778644B2 (ja) 感光性樹脂組成物
JPH06260763A (ja) 多層配線基板の製造方法
JP2004240233A (ja) ソルダーレジスト組成物、回路基板及びその製造方法
JP2001015934A (ja) 多層プリント配線板及びその製造方法
JP3941271B2 (ja) プリント配線板の製造方法およびプリント配線板
JP3593351B2 (ja) 多層配線基板の製造方法
JP7375305B2 (ja) 回路パターン、プリント配線板、半導体パッケージ、レジストパターン及び積層体
JPH09244241A (ja) めっきレジスト組成物及びプリント配線板
JPH1041610A (ja) プリント配線板の製造方法
JP4676376B2 (ja) 回路基板の製造方法
KR100753386B1 (ko) 화학 증폭형 포토레지스트 조성물, 포토레지스트층 적층체,포토레지스트 조성물 제조방법, 포토레지스트 패턴의제조방법 및 접속단자의 제조방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061018

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080312