JP6015969B2 - 回路基板の形成方法 - Google Patents

回路基板の形成方法 Download PDF

Info

Publication number
JP6015969B2
JP6015969B2 JP2014166328A JP2014166328A JP6015969B2 JP 6015969 B2 JP6015969 B2 JP 6015969B2 JP 2014166328 A JP2014166328 A JP 2014166328A JP 2014166328 A JP2014166328 A JP 2014166328A JP 6015969 B2 JP6015969 B2 JP 6015969B2
Authority
JP
Japan
Prior art keywords
negative resist
opening
forming
conductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014166328A
Other languages
English (en)
Other versions
JP2016042543A (ja
Inventor
裕一 乃万
裕一 乃万
岡本 圭司
圭司 岡本
森 裕幸
裕幸 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP2014166328A priority Critical patent/JP6015969B2/ja
Priority to US14/817,378 priority patent/US9684237B2/en
Priority to US14/950,673 priority patent/US9760002B2/en
Publication of JP2016042543A publication Critical patent/JP2016042543A/ja
Application granted granted Critical
Publication of JP6015969B2 publication Critical patent/JP6015969B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/38Treatment before imagewise removal, e.g. prebaking
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0577Double layer of resist having the same pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0588Second resist used as pattern over first resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1453Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、回路基板の形成方法に関し、より具体的には、導電ビアを含む配線を備える回路基板の形成方法に関する。
3次元チップ積層や、いわゆる2.5次元パッケージ等には、微細な配線を持つインターポーザが要求される。インターポーザは、一般に実装されるICチップ間及びICチップと配線基板との間を電気的に接続(中継)する役割を果たす。インターポーザでは、また、電気特性の観点から、配線の厚みは現状よりもあまり薄くしないことが求められている。すなわち、アスペクト比の高い配線が求められている。
インターポーザは、現在は主にシリコン基板を利用して作られているが、コストが高いせいもあり余り広く利用されていない。インターポーザを有機材料からなる有機基板で作ることができれば、そのコストを安くできる可能性があり、その広い利用により、3次元チップ積層等の普及が進むことが期待できる。
しかし、従来の方法を用いて有機基板からなるインターポーザ等を作成する場合には以下のような課題がある。
(i)有機材料の性質上、各種パターンの寸法が不安定になりやすい。
(ii)露光及び現像の回数が多く、製造工程が複雑である。
特開2004-040019号公報 特開2003-133313号公報
したがって、本発明の目的は、上記した有機基板を作成する場合の課題を改善し、有機基板を用いた場合でも広く利用可能な回路基板(配線基板、インターポーザ等を含む)の作成方法を提供することである。
本発明の一態様では、回路基板の作成方法が提供される。その方法は、(a)基板上に導体パターンを形成するステップと、(b)導体パターンの形成後の基板上に第1ネガレジストを形成するステップと、(c)導体パターンの表面上の第1ネガレジストを部分的に露光して第1ビア露光部を形成するステップと、(d)第1ビア露光部の形成後の基板上に第2ネガレジストを形成するステップと、(e)第1ビア露光部上の第2ネガレジストを部分的に露光して第1ビア露光部よりも大きな第2ビア露光部を形成するステップと、(f)第2ビア露光部の形成後の第1ネガレジスト及び第2ネガレジストを現像して導体パターンに至るビア開口を形成するステップと、(g)ビア開口に導体を充填するステップと、を含む。
本発明の一態様によれば、第1及び第2の2つのネガレジストの現像を同時に行うことにより、及びこの2つのネガレジストを除去することなく永久レジスト(層間絶縁層)として用いることにより、導電ビアを含む回路基板の作成工程を大幅に削減することができる。
本発明の一態様では、第2ビア露光部を形成するステップ(e)は、同時に第1ビア露光部上以外の第2ネガレジストを部分的に露光して配線露光部を形成することを含み、導体パターンに至るビア開口を形成するステップ(f)は、同時に第2ネガレジストに配線開口を形成することを含み、開口に導体を充填するステップ(g)は、同時に配線開口に導体を充填することを含む。
本発明の一態様によれば、導電ビアと配線を同時に形成することにより、導電ビアを含む回路基板の作成工程をさらに減らすことができ、また導電ビアと配線の位置ずれによる短絡を回避することが可能となる。
本発明の方法のフローを示す図である。 本発明の方法の各工程の断面図である。 本発明の方法の利点を説明するための断面図である。
図面を参照しながら本発明の実施の形態を説明する。図1は、本発明の方法のフローを示す図である。図2は、図1のフローの各工程での回路基板の断面図である。図1及び図2を参照しながら本発明の方法及び当該方法により得られる回路基板について説明する。
図1のステップS11において、基板上に導体パターン形成する。図2(a)に示すように、基板10となる材料(基材)上に導体パターン12を形成する。基材としては、無機材料あるいは有機材料からなる絶縁材料、あるいはシリコン等の半導体材料を用いることができる。導体パターン12は、例えば、基板10上にシード層及びパターン化したレジストを形成し、電解メッキにより銅等の導体層を形成した後に、残っているレジスト及びシード層を剥離することにより得ることができる。
ステップS12において、導体パターン12が形成された基板10上に第1ネガレジストを形成する。図2(b)に示すように、第1ネガレジスト14を、基板10及び導体パターン12の表面を覆うように形成する。第1ネガレジスト14は、いわゆるネガ型フォトレジストであり、露光された部分が変質して残る感光性材料からなる。第1ネガレジスト14は、所定の感光性材料(樹脂、高分子材料)を従来からある塗布技術(スピンコーティング等)を用いて形成することができる。
ステップS13において、第1ネガレジスト14に対して第1ビア露光部を形成する。図2(c)に示すように、露光しない(遮光)領域18を含むフォトマスク16を基板10上に設置した後に、露光用の光20を照射して第1ネガレジスト14を露光する。その際、遮光領域18が導体パターン12の真上に位置するようにフォトマスク16を位置合わせする。
フォトマスク16の遮光領域18の下側の第1ネガレジスト14の領域22が露光されず、後述する後工程(S16)の現像により除去されて第1ビアの領域となる。本発明の方法では、露光後の第1ネガレジスト14を直ぐに現像しないのが1つの特徴である。なお、フォトマスク16を用いずに、レーザ光による直接露光(Laser Direct Image)を利用しても良い。
ステップS14において、露光後の第1ネガレジスト14上に第2ネガレジストを形成する。図2(d)に示すように、基板10の全体に渡って露光後の第1ネガレジスト14の表面を覆うように第2ネガレジスト24を形成する。第2ネガレジスト24は、第1ネガレジスト14と同じネガ型フォトレジストを用いて同様な方法により形成することができる。
ステップS15において、第2ネガレジスト24に対して第2ビア露光部を形成する。図2(e)に示すように、遮光領域28を含むフォトマスク26を基板10上に設置した後に、露光用の光20を照射して第2ネガレジスト24を露光する。その際、遮光領域28が第1ネガレジスト14の露光されていない領域22の真上に位置するようにフォトマスク26を位置合わせする。
フォトマスク26の遮光領域28の下側の第2ネガレジスト24の領域30が露光されず、後述する後工程(S16)の現像により除去されて、第1ビア領域上の第2ビアの領域となる。フォトマスク26の遮光領域28の大きさ(内径)をフォトマスク16の遮光領域18よりも大きくすることにより第1ビア領域及び第2ビアの領域からなるデュアルダマシン構造を得ることができる。
ステップS15において、第2ビア露光部の形成(露光)と同時に配線となる領域(配線パターン)を露光することができる。図2(e)では、フォトマスク26の遮光領域29が第2ネガレジスト24の配線となる領域のための露光されない領域31を形成するために設けられている。本発明の方法では、第2ビア露光と配線露光とを同時に行うことが1つの特徴である。これにより、図3を参照しながら後述するように、露光時の位置合わせずれによる短絡等の不具合の発生を減少させることができる。
ステップS16において、既に露光された第1ネガレジスト14及び第2ネガレジスト24を所定の現像液を用いて現像する。図2(f)に示すように、この現像により、露光されていない領域22及び30においてビア開口32が形成され、同時に露光されていない領域31において配線開口34が形成される。ビア開口32では導体パターン12の表面に至る開口が形成される。
本発明の方法では、第1ネガレジスト14及び第2ネガレジスト24が除去されずにそのまま残って、永久レジストとして、言い換えれば層間絶縁層として機能することに1つの特徴がある。これにより、現像工程を減らすことができることに加えてレジスト除去工程を削減することができる。
ステップS17において、現像後に形成されたビア開口32及び配線開口34に導電材料(導体)を充填する。図2(g)〜(i)にメッキ法を用いた例を示す。図2(g)において、ビア開口32及び配線開口34の表面(内面)を含む第1ネガレジスト14及び第2ネガレジスト24の表面にシード層36を形成する。図2(h)において、シード層36上に電解メッキにより導電材料(導体層)38を形成する。これにより、ビア開口32及び配線開口34が導電材料により充填される。導電材料としては、例えば銅が用いられる。
図2(i)において、メッキされた導電材料38の表面を研磨してビア開口32の導電ビア40と配線開口34の配線層42のみを残して他の領域の導電材料38を除去して平坦化する。研磨は、例えば化学機械研磨(CMP)を用いて行うことができるが、他の研磨方法を用いてもよい。例えば、図2(h)の導電材料38上に電着レジストを形成し、電着レジストの表面をバフ研磨及び化学エッチングして平坦化した後に、残った電着レジストを剥離することにより同様な平坦化を行うことができる。
図1のステップS11〜S17により得られた図2(i)の平坦化された構造上に有機材料等の絶縁層を形成した後に、さらにステップS11〜S17を繰り返すことにより、複数の図2(i)の構造が積層化された回路基板構造を得ることができる。この単層あるいは積層された回路基板構造は、1つの回路基板として、回路基板間あるいは回路基板と半導体チップの間を中継するいわゆるインターポーザとして利用することができる。
次に、図3を参照しながら本発明の利点について説明する。図3の(a)〜(d)は、従来のビア部分と配線部分とを別々に形成(露光)する場合の工程を示している。図3の(A)〜(D)は、本発明のビア部分と配線部分とを同時に形成(露光)する場合の工程を示している。従来の工程(a)は、本発明の工程(A)と同じであり、図2の工程(c)に対応している。すなわち、第1ネガレジスト14の第1ビア露光部(実際には露光されていない領域)22の形成を示している。
図3の(b)は、(a)で形成された第1ビア露光部22を現像して開口を形成し、その開口に導体層を充填して導電ビア44を形成した後に、第2ネガレジスト24を形成した図である。ここでは、先に導電ビア44を形成した後に第2レジスト24を形成している。一方、本発明の図3(B)では、既に図2(d)を参照しながら説明したように、第1ビア露光部22形成後の現像、すなわち開口の形成は直ぐには行わない。
図3(c)において、フォトマスク26を用いて、第2ネガレジスト24に配線部分の露光を行う。フォトマスク26の遮光部28により露光されていない領域30が形成される。ここでは、フォトマスク26の位置合わせが不正確で領域30が導電ビア44の真上に重なってしまっている場合を示している。この状態で、第2ネガレジスト24の現像を行うと、図3(d)に示すように、現像後の配線開口34が導電ビア44の表面を露出させ、同時に導電ビア44が隣の配線開口35に接近してしまう(矢印Aの破線円)。その結果、その後に配線開口35に充填される導体層(配線層)と導電ビア44とが短絡してしまう恐れがある。
一方、本発明の方法では、図3(C)に示すように、フォトマスク26を用いた第2ネガレジスト24に配線部分の露光において、フォトマスク26の位置合せが不正確で領域30がビア部の露光領域22の真上に重なってしまっている場合では、第1ネガレジスト14の第1ビア露光部(実際には露光されていない領域)22の右側の一部領域23が露光されてしまうことになる(矢印Bの破線円)。その結果、図3(D)に示すように、第1及び第2のネガレジスト14、24の同時現像時において、ビア開口32の幅が狭くなることはあっても(矢印Cの破線円)、隣の配線開口35に接近することがないので、配線開口35に充填される導体層(配線層)とビア開口32に充填される導電層(導電ビア)とが短絡してしまう恐れは少ない。
この場合、開口32に形成される導電ビアはいわゆるランドレスビアの構造となる。なお、ビア開口32の幅(径)が狭くなることを考慮して、言い換えれば導電ビアの電気抵抗が大きくなってしなうことを回避するために、予め第1ビア露光部22の幅(径)を大きくしておいて、所定の導電ビアの幅(径)を確保するようにしてもよい。
本発明の実施形態について、図を参照しながら説明をした。しかし、本発明はこれらの実施形態に限られるものではない。本発明はその趣旨を逸脱しない範囲で当業者の知識に基づき種々なる改良、修正、変形を加えた態様で実施できるものである。
10 基板(材料、基体)
12 導体パターン
14、24 ネガレジスト
16、26 フォトマスク
18、28 遮光領域
22、30 露光されていない領域
23 露光された領域
32、34、35 開口
36 シード層
38 メッキ層
40、44 導電ビア
42 配線層

Claims (6)

  1. 回路基板の形成方法であって、
    (a)基板上に導体パターンを形成するステップと、
    (b)導体パターンの形成後の基板上に第1ネガレジストを形成するステップと、
    (c)導体パターンの表面上の第1ネガレジストを部分的に露光して未露光領域である第1ビア露光部を形成するステップと、
    (d)第1ビア露光部の形成後の基板上に第2ネガレジストを形成するステップと、
    (e)第1ビア露光部上の第2ネガレジストを部分的に露光して第1ビア露光部よりも大きな未露光領域である第2ビア露光部を形成するステップと、
    (f)第2ビア露光部の形成後の第1ネガレジスト及び第2ネガレジストを現像して導体パターンに至るビア開口を形成するステップと、
    (g)ビア開口に導体を充填するステップと、を含み、
    前記第1ネガレジスト及び前記第2ネガレジストは、前記回路基板の層間絶縁層として利用される、方法。
  2. 前記第2ビア露光部を形成するステップ(e)は、同時に前記第1ビア露光部上以外の前記第2ネガレジストを部分的に露光して配線露光部を形成することを含み、
    前記導体パターンに至るビア開口を形成するステップ(f)は、同時に前記第2ネガレジストに配線開口を形成することを含み、
    前記開口に導体を充填するステップ(g)は、同時に前記配線開口に導体を充填することを含む、請求項1に記載の方法。
  3. 前記ビア開口に導体を充填するステップ(g)は、
    前記ビア開口内及び前記ビア開口を除く前記基板の表面にシード層を形成するステップと、
    前記シード層上に電解メッキにより導体層を形成するステップと、
    前記基板の表面を研磨して前記ビア開口のみに前記導体を残すステップと、を含む請求項1に記載の方法。
  4. 前記ビア開口に導体を充填するステップ(g)は、
    前記ビア開口内、前記配線開口内、及び前記ビア開口と前記配線開口を除く前記基板の表面にシード層を形成するステップと、
    前記シード層上に電解メッキにより導体層を形成するステップと、
    前記基板の表面を研磨して前記ビア開口及び前記配線開口のみに前記導体を残すステップと、を含む請求項2に記載の方法。
  5. 前記第1ビア露光部を形成するステップ(c)は、前記第1ネガレジストをレーザで直接露光することを含む、請求項1〜のいずれか1項に記載の方法
  6. 前記基板は有機基板であり、前記回路基板はインターポーザとして利用可能である、請求項1〜のいずれか1項に記載の方法。
JP2014166328A 2014-08-19 2014-08-19 回路基板の形成方法 Expired - Fee Related JP6015969B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014166328A JP6015969B2 (ja) 2014-08-19 2014-08-19 回路基板の形成方法
US14/817,378 US9684237B2 (en) 2014-08-19 2015-08-04 Circuit board formation using organic substrates
US14/950,673 US9760002B2 (en) 2014-08-19 2015-11-24 Circuit board formation using organic substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014166328A JP6015969B2 (ja) 2014-08-19 2014-08-19 回路基板の形成方法

Publications (2)

Publication Number Publication Date
JP2016042543A JP2016042543A (ja) 2016-03-31
JP6015969B2 true JP6015969B2 (ja) 2016-10-26

Family

ID=55349561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014166328A Expired - Fee Related JP6015969B2 (ja) 2014-08-19 2014-08-19 回路基板の形成方法

Country Status (2)

Country Link
US (2) US9684237B2 (ja)
JP (1) JP6015969B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102356809B1 (ko) * 2014-12-26 2022-01-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102579880B1 (ko) * 2016-05-12 2023-09-18 삼성전자주식회사 인터포저, 반도체 패키지, 및 인터포저의 제조 방법
CN109037038A (zh) * 2017-06-08 2018-12-18 联华电子股份有限公司 半导体装置的形成方法
KR102321438B1 (ko) * 2017-07-28 2021-11-04 엘지이노텍 주식회사 인쇄회로기판
JP2019062113A (ja) * 2017-09-27 2019-04-18 日立化成株式会社 配線層の製造方法
CN109935515B (zh) 2017-12-18 2021-07-13 联华电子股份有限公司 形成图形的方法
JP7211156B2 (ja) * 2019-02-27 2023-01-24 凸版印刷株式会社 多層配線基板の製造方法および多層配線基板
US11315890B2 (en) 2020-08-11 2022-04-26 Applied Materials, Inc. Methods of forming microvias with reduced diameter

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631111A (en) * 1984-11-27 1986-12-23 E. I. Du Pont De Nemours And Company Dichromic process for preparation of conductive circuit
US4572764A (en) * 1984-12-13 1986-02-25 E. I. Du Pont De Nemours And Company Preparation of photoformed plastic multistrate by via formation first
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US5266446A (en) * 1990-11-15 1993-11-30 International Business Machines Corporation Method of making a multilayer thin film structure
US5480048A (en) * 1992-09-04 1996-01-02 Hitachi, Ltd. Multilayer wiring board fabricating method
JP3843154B2 (ja) * 1996-09-25 2006-11-08 関西ペイント株式会社 光重合性組成物
JP2001284813A (ja) * 2000-03-31 2001-10-12 Mitsubishi Electric Corp 多層配線板の製造方法
JP2003013313A (ja) 2001-07-02 2003-01-15 Toray Ind Inc 保温手袋
JP3810309B2 (ja) * 2001-12-03 2006-08-16 Necエレクトロニクス株式会社 半導体装置の製造方法
JP4023236B2 (ja) 2002-07-08 2007-12-19 松下電器産業株式会社 金属配線の形成方法
JP2009094412A (ja) * 2007-10-11 2009-04-30 Sumitomo Chemical Co Ltd 配線基板の製造方法、表示装置および薄膜能動素子基板
US8230592B2 (en) * 2008-08-19 2012-07-31 International Business Machines Corporation Method for via stub elimination
JP5560775B2 (ja) * 2009-05-20 2014-07-30 富士通株式会社 回路基板及びその製造方法
US8536031B2 (en) 2010-02-19 2013-09-17 International Business Machines Corporation Method of fabricating dual damascene structures using a multilevel multiple exposure patterning scheme

Also Published As

Publication number Publication date
US9684237B2 (en) 2017-06-20
US20160057857A1 (en) 2016-02-25
US20160081187A1 (en) 2016-03-17
US9760002B2 (en) 2017-09-12
JP2016042543A (ja) 2016-03-31

Similar Documents

Publication Publication Date Title
JP6015969B2 (ja) 回路基板の形成方法
TWI536889B (zh) 電路板塞孔製作方法及電路板
KR20140018027A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
TWI573506B (zh) 電路板的製作方法
TW201720247A (zh) 線路板結構及其製作方法
US20140042122A1 (en) Method of manufacturing printed circuit board
JP2015043408A (ja) 印刷回路基板及び印刷回路基板の製造方法
KR20160001827A (ko) 인쇄회로기판 제조방법
US10306767B2 (en) Manufacturing method for forming substrate structure comprising vias
KR101840305B1 (ko) 반도체 패키지용 인터포저 및 그 제조 방법
US8258009B2 (en) Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof
US8549745B2 (en) Fabricating process of circuit substrate
TWI728410B (zh) 電路板結構及其製作方法
TWI607681B (zh) 線路基板的製作方法
TWM522542U (zh) 線路板結構
KR101044106B1 (ko) 랜드리스 인쇄회로기판 및 그 제조방법
TWI598014B (zh) 電路板結構與其製造方法
JP6259045B2 (ja) 配線基板の製造方法
CN112153802B (zh) 电路板结构及其制造方法
KR100942820B1 (ko) 도금 인입선이 없는 반도체 패키지 기판 제조 방법
KR101258869B1 (ko) 플립칩 실장을 위한 미세 피치의 금속 범프 제조 방법
US20150129291A1 (en) Printed circuit board and method of manufacturing printed circuit board
US10049935B2 (en) Integrated circuit package having pin up interconnect
US10553475B2 (en) Single layer integrated circuit package
JP2016024371A (ja) プリント配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160112

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160122

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160623

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160824

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20160824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160913

R150 Certificate of patent or registration of utility model

Ref document number: 6015969

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees