TWI598014B - 電路板結構與其製造方法 - Google Patents

Description

電路板結構與其製造方法

本發明是有關於一種電路板結構與其製造方法。

隨著電子產業的蓬勃發展，電子產品亦逐漸進入多功能、高性能的研發方向。為滿足半導體元件高積集度(Integration)以及微型化(Miniaturization)的要求，電路板的各項要求亦越來越高。舉例來說，電路板上的線路之線寬與線距(Pitch)要求越來越小，電路板的佈線密度也希望越高越好。另外，在線路板的應用上，為了提高線路板中的佈線密度，製作具有埋入式線路的線路板已蔚為趨勢。

為了進一步改善電路板的各項特性，相關領域莫不費盡心思開發。如何能提供一種具有較佳特性的電路板，實屬當前重要研發課題之一，亦成為當前相關領域亟需改進的目標。

本發明之一技術態樣是在提供一種電路板結構的製造方法，以提升電路板結構的佈線密度。

根據本發明一實施方式，一種電路板結構的製造方法包含以下步驟。首先，形成第一線路層於承載基板上。接著，形成第一介電層於承載基板與第一線路層上。然後，形成裸露部份第一線路層之至少一第一孔洞於第一介電層中。接著，形成第二介電層於第一介電層與第一線路層上。然後，於第二介電層中形成裸露部份第一介電層之至少一溝渠，且於對應第一孔洞之處形成裸露第一線路層的第二孔洞，且第二孔洞之孔徑係小於第一孔洞之孔徑並設於第一孔洞之中。最後，形成填滿溝渠與第二孔洞之金屬層，其中填滿溝渠的金屬層成為第二線路層，填滿第二孔洞的金屬層成為導電孔。

於本發明之一或多個實施方式中，溝渠與第二孔洞為同時形成。

於本發明之一或多個實施方式中，溝渠與第二孔洞為使用同一機台形成。

於本發明之一或多個實施方式中，溝渠與第二孔洞為藉由曝光顯影第二介電層而形成，且第一介電層與第一線路層作為阻擋層。

於本發明之一或多個實施方式中，形成金屬層的步驟包含以下步驟。首先，形成晶種層於為溝渠所裸露之第一介電層上與為第二孔洞所裸露之第一 線路層上。然後，電鍍形成金屬層，以及平坦化金屬層而移除金屬層的上半部份，進而裸露出第二介電層。

於本發明之一或多個實施方式中，電路 板結構的製造方法更包含在形成第二介電層之前，烘烤第一介電層，使第一介電層硬化。

根據本發明另一實施方式，一種電路板 結構，包含承載基板、第一線路層、第一介電層、第二介電層、第二線路層以及導電孔。第一線路層設置於承載基板上。第一介電層設置於承載基板與第一線路層上，其中第一介電層具有至少一第一孔洞，以裸露部份第一線路層。第二介電層設置於第一線路層與第一介電層上，其中第二介電層具有至少一溝渠與至少一第二孔洞，溝渠裸露第一介電層，第二孔洞裸露第一線路層。 第二線路層設置於溝渠中。導電孔設置於第二孔洞中，導電孔未接觸第一孔洞，且第二孔洞之孔徑係小於第一孔洞之孔徑並設於第一孔洞之中，其中導電孔具有底面、頂面以及連接底面與頂面之側面。

於本發明之一或多個實施方式中，溝渠與第二孔洞連通，且第二線路層連接導電孔。

於本發明之一或多個實施方式中，第二介電層為光敏介電材。

本發明上述實施方式藉由讓溝渠與第二孔洞同時形成或使用同一機台形成，因此相關的製程誤差基本上可以忽略。於是，第二孔洞之上半 部份的直徑基本上不需大於第二孔洞之下半部份的直徑，而填滿第二孔洞的導電孔之上半部份相較於其下半部份將不具有外環結構。因此，導電孔在第二介電層中所佔的空間將能有效減少，因而增加第二介電層可以設置第二線路層的空間，進而提升電路板結構的佈線密度。

100‧‧‧電路板結構

110‧‧‧承載基板

112‧‧‧核心層

114、116‧‧‧導電層

120‧‧‧第一線路層

130‧‧‧第一介電層

132‧‧‧第一孔洞

140‧‧‧第二介電層

142‧‧‧溝渠

144‧‧‧第二孔洞

150‧‧‧金屬層

152‧‧‧第二線路層

154‧‧‧導電孔

154b‧‧‧底面

154s‧‧‧側面

154t‧‧‧頂面

160、170‧‧‧導電晶種層

t‧‧‧厚度

第1A圖至第1I圖分別繪示依照本發明一實施方式之電路板結構的製造方法各步驟的剖面圖。

第2圖繪示依照本發明另一實施方式之電路板結構的剖面圖。

以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。

為了滿足半導體元件高積集度(Integration)以及微型化(Miniaturization)的要 求，電路板的各項要求亦越來越高。舉例來說，電路板的佈線密度希望越高越好。本發明不同實施方式提供一種電路板結構的製造方法，藉由特殊設計的製造流程，提升電路板結構的佈線密度。

第1A圖至第1I圖分別繪示依照本發 明一實施方式之電路板結構100的製造方法各步驟的剖面圖。此處需要注意的是，因為機台特性，在製造方法各步驟中各個結構皆分別對稱形成於承載基板110之兩側，以下僅討論形成於承載基板110之其中一側的各個結構。前述描述並不限制本發明，在其他實施方式中，在製造方法各步驟中各個結構可以僅形成於承載基板110之其中一側。

承載基板110包含核心層112與導電 層114、116。導電層114、116分別設置於核心層112之兩側。

核心層112的材料可為金屬、介電材 或其組合。舉例來說，核心層112可為銅箔基板(Copper Clad Laminate，CCL)。

具體而言。導電層114、116可為銅箔 或導電晶種層。應了解到，以上所舉之導電層114、116的具體實施方式僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇導電層114、116的具體實施方式。

如第1A圖所繪示，形成第一線路層 120於承載基板110上。

形成第一線路層120的方法可為首先 在承載基板110上形成例如是乾膜的光阻層(未繪示)，光阻層再經由微影製程而圖案化露出部分承載基板110，之後再進行電鍍製程與光阻層的移除製程以形成第一線路層120。

第一線路層120之材質可為金屬，例 如是銀、鎳、銅、金、鈀或其組合。應了解到，以上所舉之第一線路層120之材質僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇第一線路層120之材質。

如第1B圖所繪示，形成第一介電層 130於承載基板110與第一線路層120上。

第一介電層130之材質可為感光型介 電材，例如Hitachi公司型號DIF03的材料。應了解到，以上所舉之第一介電層130之材質僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇第一介電層130之材質。

第一介電層130可藉由壓膜製程或塗 布製程形成。應了解到，以上所舉之第一介電層130的形成方法僅為例示，並非用以限制本發明，本發 明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇第一介電層130的形成方法。

如第1C圖所繪示，形成裸露部份第一 線路層120之至少一第一孔洞132於第一介電層130中。

第一孔洞132為藉由曝光顯影第一介 電層130而形成，且第一線路層120作為阻擋層。在形成第一孔洞132之後，烘烤第一介電層130，使第一介電層130硬化。

在另一實施方式中，第一孔洞132為 藉由雷射燒蝕第一介電層130而形成，且第一線路層120作為阻擋層。另外，在此實施方式中，第一介電層130之材質可為感光型介電材或非感光型介電材。若第一介電層130之材質為感光型介電材，在形成第一孔洞132之前，烘烤第一介電層130，使第一介電層130硬化。

如第1D圖所繪示，形成第二介電層 140於第一介電層130與第一線路層120上。於是，部份之第二介電層140將設置於第一孔洞132中。

第二介電層140之材質為感光型介電 材，例如Hitachi公司型號DIF03的材料。應了解到，以上所舉之第二介電層140之材質僅為例示，並非用以限制本發明，本發明所屬技術領域中具有 通常知識者，應視實際需要，彈性選擇第二介電層140之材質。

第二介電層140可藉由壓膜製程或塗 布製程形成。應了解到，以上所舉之第二介電層140的形成方法僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇第二介電層140的形成方法。

第二介電層140的厚度t(即位於第一 介電層130上之第二介電層140的厚度)可為約10至20微米。第二介電層140的厚度t可為約15微米。

如第1E圖所繪示，於第二介電層140 中形成裸露部份第一介電層130之至少一溝渠142，且於對應該第一孔洞132之處形成裸露第一線路層120的第二孔洞144，且第二孔洞144之孔徑係小於第一孔洞132之孔徑並設於第一孔洞132之內。

溝渠142與第二孔洞144為藉由曝光 顯影第二介電層140而形成，且第一介電層130與第一線路層120作為阻擋層。在形成溝渠142與第二孔洞144之後，烘烤第二介電層140，使第二介電層140硬化。

部份之溝渠142可與部份之第二孔洞 144連通，且部份之溝渠142可與另一部份之溝渠142連通。

在本實施方式中，溝渠142與第二孔 洞144為同時形成。溝渠142與第二孔洞144為使用同一光罩曝光顯影第二介電層140而形成。

在另一實施方式中，溝渠142與第二 孔洞144為使用直接圖像曝光(Direct Image Exposure)而形成。首先，使用直接圖像曝光裝置的雷射頭以較低能量曝光第二介電層140而形成溝渠142。接著，在不移動承載基板110的情況下，使用直接圖像曝光裝置的雷射頭以較高能量曝光第二介電層140而形成第二孔洞144。前述形成溝渠142與第二孔洞144之順序可以顛倒，即可以先形成第二孔洞144再形成溝渠142。總結來說，溝渠142與第二孔洞144為在不移動承載基板110的情況下，使用同一機台形成。

如第1F圖所繪示，形成填滿溝渠142 與第二孔洞144之金屬層150。

首先，形成導電晶種層160於為溝渠 142所裸露之第一介電層130上與為第二孔洞144所裸露之第一線路層120上。然後，電鍍形成金屬層150。

金屬層150之材質可為銀、鎳、銅、 金、鈀或其組合。導電晶種層160之材質可為化銅、化鈀或濺鍍金屬例如濺鍍銅、濺鍍鈦銅(Ti/Cu)。應了解到，以上所舉之金屬層150與導電晶種層160 之材質僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇金屬層150與導電晶種層160之材質。

如第1G圖所繪示，平坦化金屬層150 而移除金屬層150的上半部份，進而裸露出第二介電層140。於是，填滿溝渠142與第二孔洞144的金屬層150形成內埋於第二介電層140的線路(即內埋式線路)。

填滿溝渠142的金屬層150成為第二 線路層152，填滿第二孔洞144的金屬層150成為導電孔154。導電孔154具有底面154b、頂面154t以及連接底面154b與頂面154t之側面154s。側面154s為一連續延伸的曲面或平面，換句話說，導電孔154為一圓柱結構或梯形柱體等柱體。

導電孔154的高度(即頂面154t與底 面154b之間的距離)可為約30至50微米。導電孔154的高度可為約40微米。

頂面154t之直徑可為約10至60微 米、15至50微米或20至30微米。應了解到，以上所舉之頂面154t之直徑僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇頂面154t之直徑。

因為部份之溝渠142可與另一部份之 溝渠142連通，於是填滿溝渠142之金屬層150(即第 二線路層152)的不同部份可以互相連接。因為部份之溝渠142可與部份之第二孔洞144連通，於是填滿溝渠142之金屬層150(即第二線路層152)與填滿第二孔洞144的金屬層150(即導電孔154)可以互相連接。

平坦化的方法可為刷磨、化學機械研磨(Chemical-Mechanical Polishing，CMP)等方法。應了解到，以上所舉之平坦化的具體實施方法僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇平坦化的具體實施方法。

如第1H圖所繪示，在平坦化金屬層150而移除金屬層150的上半部份之後，移除核心層112，即讓導電層114與核心層112分離(在此同時，導電層116亦與核心層112分離)。

值得一提的是，上述移除核心層112的步驟無特別限制。舉例來說，可在電路板結構100進行封裝製程之前移除核心層112，或者可在電路板結構100進行封裝製程之後移除核心層112。

如第1H圖與第1I圖所繪示，移除導電層114，以形成無核心層之電路板結構100。

在傳統製程中，雖然溝渠與第二孔洞之上半部份通常為使用相同製程形成，但是第二孔洞之下半部份則與前述兩者使用不同製程形成，因 此其在形成第二孔洞之上半部份與下半部份時將會產生誤差，而為了避免第二孔洞之上半部份與下半部份之間的誤差對於整體結構造成影響，通常會讓第二孔洞之上半部份的直徑大於第二孔洞之下半部份的直徑，因而使第二孔洞之上半部份可以對齊於第二孔洞之下半部份。於是，填滿第二孔洞的導電孔之上半部份相較於其下半部份將會具有一外環結構。

相較於此，藉由前述製造方法，因為 溝渠142與第二孔洞144為同時形成或使用同一機台形成，因此相關的製程誤差基本上可以忽略。於是，第二孔洞144之上半部份的直徑基本上不需大於第二孔洞144之下半部份的直徑，而填滿第二孔洞144的導電孔154之上半部份相較於其下半部份將不具有外環結構。因此，導電孔154在第二介電層140中所佔的空間將能有效減少，因而增加第二介電層140可以設置第二線路層152的空間，進而提升電路板結構100的佈線密度。

繼續參照第1I圖，其繪示經由第1A 至第1I圖的製造方法所製成的電路板結構100。電路板結構100包含第一線路層120、第一介電層130、第二介電層140、第二線路層152以及導電孔154。第一介電層130設置於第一線路層120上，其中第一介電層130具有至少一第一孔洞132，以裸露 部份第一線路層120。第二介電層140設置於第一線路層120與第一介電層130上，其中第二介電層140具有至少一溝渠142與至少一第二孔洞144，溝渠142裸露第一介電層130，第二孔洞144裸露第一線路層120。第二線路層152設置於溝渠142中。導電孔154設置於第二孔洞144中，導電孔154未接觸第一孔洞132，且第二孔洞144之孔徑係小於第一孔洞132之孔徑並設於第一孔洞132之中。其中導電孔154具有底面154b、頂面154t以及連接底面154b與頂面154t之側面154s。

第2圖繪示依照本發明另一實施方式 之電路板結構100的剖面圖。第2圖的電路板結構100與第1I圖的電路板結構100大致相同，以下主要描述其相異處。

如第2圖所繪示，電路板結構100更包 含承載基板110。第一線路層120設置於承載基板110上。第一介電層130設置於承載基板110與第一線路層120上。

另外，電路板結構100更包含導電晶 種層170，設置於承載基板110與第一線路層120之間，其功能與第1A圖的導電層114、116類似，用以電鍍形成第一線路層120。

導電晶種層170之材質可為化銅、化 鈀或濺鍍金屬例如濺鍍銅、濺鍍鈦銅。應了解到， 以上所舉之導電晶種層170之材質僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇導電晶種層170之材質。

本發明上述實施方式藉由讓溝渠142 與第二孔洞144同時形成或使用同一機台形成，因此相關的製程誤差基本上可以忽略。於是，第二孔洞144之上半部份的直徑基本上不需大於第二孔洞144之下半部份的直徑，而填滿第二孔洞144的導電孔154之上半部份相較於其下半部份將不具有外環結構。因此，導電孔154在第二介電層140中所佔的空間將能有效減少，因而增加第二介電層140可以設置第二線路層152的空間，進而提升電路板結構100的佈線密度。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧電路板結構

110‧‧‧承載基板

120‧‧‧第一線路層

130‧‧‧第一介電層

132‧‧‧第一孔洞

140‧‧‧第二介電層

142‧‧‧溝渠

144‧‧‧第二孔洞

150‧‧‧金屬層

152‧‧‧第二線路層

154‧‧‧導電孔

154b‧‧‧底面

154s‧‧‧側面

154t‧‧‧頂面

Claims (8)

1. 一種電路板結構的製造方法，包含：形成一第一線路層於一承載基板上；形成一第一介電層於該承載基板與該第一線路層上；形成裸露部份該第一線路層之至少一第一孔洞於該第一介電層中；形成一第二介電層於該第一介電層與該第一線路層上；於該第二介電層中形成裸露部份該第一介電層之至少一溝渠，且於對應該第一孔洞之處形成裸露該第一線路層的一第二孔洞，且該第二孔洞之孔徑係小於該第一孔洞之孔徑並設於該第一孔洞之中，其中該溝渠與該第二孔洞為藉由曝光顯影該第二介電層而形成，且該第一介電層與該第一線路層作為阻擋層；以及形成填滿該溝渠與該第二孔洞之一金屬層，其中填滿該溝渠的該金屬層成為第二線路層，填滿該第二孔洞的該金屬層成為導電孔。
2. 如請求項1所述之製造方法，其中該溝渠與該第二孔洞為同時形成。
3. 如請求項1所述之製造方法，其中該溝渠與該第二孔洞為使用同一機台形成。
4. 如請求項1所述之製造方法，其中形成該金屬層的步驟包含：形成一晶種層於為該溝渠所裸露之該第一介電層上與為該第二孔洞所裸露之該第一線路層上；電鍍形成該金屬層；以及平坦化該金屬層而移除該金屬層的上半部份，進而裸露出該第二介電層。
5. 如請求項1所述之製造方法，更包含：在形成該第二介電層之前，烘烤該第一介電層，使該第一介電層硬化。
6. 一種電路板結構，包含：一第一線路層；一第一介電層，設置於該第一線路層上，其中該第一介電層具有至少一第一孔洞，以裸露部份該第一線路層；一第二介電層，設置於該第一線路層與該第一介電層上，其中該第二介電層具有至少一溝渠與至少一第二孔洞，該第二孔洞的一下半部分設置於該第一孔洞中，該溝渠裸露該第一介電層，該第二孔洞裸露該第一線路層；一第二線路層，設置於該溝渠中；以及 一導電孔，設置於該第二孔洞中，該導電孔未接觸該第一孔洞，且該第二孔洞之孔徑係小於該第一孔洞之孔徑並設於該第一孔洞之中，其中該導電孔具有一底面、一頂面以及連接該底面與該頂面之一側面，該導電孔之上半部份相較於該導電孔之下半部份不具有外環結構。
7. 如請求項6所述之電路板結構，其中該溝渠與該第二孔洞連通，且該第二線路層連接該導電孔。
8. 如請求項6所述之電路板結構，其中該第二介電層為光敏介電材。