JP6228785B2 - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents
配線基板、半導体装置及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP6228785B2 JP6228785B2 JP2013181381A JP2013181381A JP6228785B2 JP 6228785 B2 JP6228785 B2 JP 6228785B2 JP 2013181381 A JP2013181381 A JP 2013181381A JP 2013181381 A JP2013181381 A JP 2013181381A JP 6228785 B2 JP6228785 B2 JP 6228785B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- insulating layer
- hole
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09481—Via in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2072—Anchoring, i.e. one structure gripping into another
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
- H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
- H05K2203/0789—Aqueous acid solution, e.g. for cleaning or etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Description
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
絶縁層53の上面53Aは、凹凸が少ない平滑面(低粗度面)である。例えば、絶縁層53の上面53Aは、貫通孔VH6の内側面よりも表面粗度が低くなっている。絶縁層53の上面53Aの粗度は、表面粗さRa値で例えば10〜200nm程度となるように設定されている。また、貫通孔VH6の内側面の粗度は、表面粗さRa値で例えば100〜300nm程度となるように設定されている。ここで、表面粗さRa値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。
図3に示すように、半導体装置90は、上記配線基板10と、1又は複数の半導体チップ91と、アンダーフィル樹脂95と、外部接続端子96とを有している。
絶縁層53の上面53Aを、その絶縁層53の貫通孔VH6の内側面よりも平滑な面とした。このため、例えばスパッタ法により、絶縁層53の上面53Aに金属膜(例えば、シード層)を均一に形成することができる。さらに、絶縁層53の上面53Aは凹凸の少ない平滑面であるため、絶縁層53の上面53Aが凹凸の大きい粗化面である場合に比べて、シード層をエッチング除去する際の残渣の発生を抑制することができる。
図4(a)に示すように、貫通孔VH6内に形成される間隙S1が深くなると、ビア64上に形成される配線層71にも溝部71Yが形成される。このとき、図4(b)に示すように、配線層71がパッド71Pを有しておらず、ビア64の上端面64Aに引出配線71Dが直接接続される場合には、引出配線71Dの一部に溝部71Yが形成されることになるため、引出配線71Dが断線するという問題が発生する。
まず、図5(a)に示す工程では、例えばコア基板20となる銅張積層板(Copper Clad Laminate:CCL)に貫通孔20Xを形成し、電解めっき法やペースト充填等の方法により貫通孔20X内に貫通電極21を形成する。その後、サブトラクティブ法により、コア基板20の上面20Aに配線層22を形成するとともに、コア基板20の下面20Bに配線層23を形成する。
次に、上記半導体装置90の製造方法について説明する。
図15に示す工程では、外部接続用パッドP1上に外部接続端子96を形成する。例えば外部接続用パッドP1上に、適宜フラックスを塗布した後、外部接続端子96(ここでは、はんだボール)を搭載し、240〜260℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。
(1)絶縁層53の上面53Aを、その絶縁層53の貫通孔VH6の内側面よりも平滑な面とした。このため、例えばスパッタ法により、絶縁層53の上面53Aに金属膜(例えば、シード層75A)を均一に形成することができる。したがって、粗化面にシード層75Aを形成する場合に比べて、シード層75Aを薄く形成することができる。さらに、絶縁層53の上面53Aは凹凸の少ない平滑面であるため、絶縁層53の上面53Aが凹凸の大きい粗化面である場合に比べて、シード層をエッチング除去する際の残渣の発生を抑制することができる。これらにより、絶縁層53の上面53Aに積層される配線層の微細化が進んだ場合であっても、その配線層の微細化に容易に対応することができる。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、貫通孔VH6の外周縁の全周囲に沿って間隙S1を形成するようにした。これに限らず、例えば貫通孔VH6の外周縁の一部分にのみ間隙S1を形成するようにしてもよいし、貫通孔VH6の外周縁に断続的に間隙S1を形成するようにしてもよい。
・上記実施形態における貫通孔VH1〜VH9及びビアV1〜V5,64,V7〜V9の断面形状は特に限定されない。例えば、貫通孔VH1〜VH9及びビアV1〜V5,64,V7〜V9をストレート形状(断面視略矩形状)に形成するようにしてもよい。
・上記実施形態における配線基板10における配線層41,42,43,61,62及び絶縁層31,32,33,51,52,53の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記実施形態では、コア基板20を有するコア付きビルドアップ基板上に微細配線構造70を形成するようにしたが、微細配線構造70の下層の構造は特に限定されない。例えば、コア基板を含まないコアレス基板上に微細配線構造70を形成するようにしてもよい。
53 絶縁層(第1絶縁層)
53A 上面(表面)
62 配線層(第1配線層)
62A 上面(表面)
64 ビア(第1ビア)
63 導電層
64A,66A 上端面(端面)
64X 凹部
65 金属層(無電解めっき層)
66 金属層(第1電解めっき層)
70 微細配線構造
71 配線層(第2配線層)
71A 上面(表面)
71P パッド
72 配線層(第3配線層)
74 配線層(最外層の配線層)
75 シード層
76 金属層(第2電解めっき層)
77 金属膜(第1金属膜)
78 金属膜(第2金属膜)
81 絶縁層(第2絶縁層)
81A 上面(表面)
90 半導体装置
91 半導体チップ
S1 間隙
V7 ビア(第2ビア)
VH6 貫通孔(第1貫通孔)
VH7 貫通孔(第2貫通孔)
Claims (10)
- 第1配線層を被覆する第1絶縁層と、
前記第1絶縁層の表面に開口し、前記第1配線層の表面を露出する第1貫通孔と、
前記第1貫通孔内に設けられ、前記第1絶縁層の表面に露出する端面を有する第1ビアと、
前記第1貫通孔内に設けられ、前記第1絶縁層と前記第1ビアとの間に設けられた間隙と、
前記第1絶縁層の表面と前記第1ビアの端面上に積層され、前記間隙を充填するとともに、前記第1貫通孔よりも平面形状の大きいパッドを有する第2配線層と、を有し、
前記間隙は、前記第1ビアの側面と前記第1貫通孔の内側面との間に形成されており、
前記第1絶縁層の表面は、前記第1貫通孔の内側面よりも表面粗度が低いことを特徴とする配線基板。 - 前記第1ビアは、前記端面に前記第1配線層側に凹む凹部を有し、
前記第2配線層は、前記凹部を充填することを特徴とする請求項1に記載の配線基板。 - 前記第2配線層は、前記第1ビアの端面よりも平坦な面を有することを特徴とする請求項1又は2に記載の配線基板。
- 前記第1ビアは、前記第1貫通孔の内側面の一部を被覆する無電解めっき層と、前記無電解めっき層上に形成された第1電解めっき層とを有し、
前記第2配線層は、スパッタ膜により形成され、前記第1絶縁層の表面と、前記第1ビアの端面と、前記間隙に露出する前記第1貫通孔の内側面と、前記間隙に露出する前記第1ビアの表面とを被覆する第1金属膜と、スパッタ膜により形成され、前記第1金属膜上に形成された第2金属膜と、前記第2金属膜上に形成された第2電解めっき層とを有することを特徴とする請求項1〜3のいずれか1つに記載の配線基板。 - 前記無電解めっき層は、銅層であり、
前記第1金属膜は、チタン、窒化チタン、タンタル、窒化タンタル又はクロムからなる金属膜であり、
前記第2金属膜は、銅又は銅合金からなる金属膜であることを特徴とする請求項4に記載の配線基板。 - 前記第2配線層を被覆する第2絶縁層と、
前記第2絶縁層の表面に開口し、前記パッドの表面を露出する第2貫通孔と、
前記第2貫通孔を充填し、前記第1ビアよりも小径の第2ビアと、
前記第2絶縁層上に積層され、前記第2ビアを介して前記第2配線層と接続される第3配線層と、を有し、
前記パッドは、前記第1ビアと平面視で重なる領域において複数の前記第2ビアと接続されていることを特徴とする請求項1〜5のいずれか1つに記載の配線基板。 - 前記第2絶縁層の厚さが前記第1絶縁層の厚さよりも薄く、前記第2配線層の厚さが前記第1配線層の厚さよりも薄いことを特徴とする請求項6に記載の配線基板。
- 前記第2配線層を含む微細配線構造を有する請求項1〜7のいずれか1つに記載の配線基板と、
前記微細配線構造の最外層の配線層にフリップチップ実装された半導体チップと、
を有することを特徴とする半導体装置。 - 第1配線層を被覆するように第1絶縁層を形成する工程と、
前記第1絶縁層の表面に、前記第1配線層の表面を露出する第1貫通孔を形成する工程と、
前記第1貫通孔を充填するとともに、前記第1絶縁層の表面を被覆する導電層を形成する工程と、
前記第1絶縁層の表面から突出した前記導電層と前記第1絶縁層の表面とを研磨し、前記第1絶縁層の表面を平滑化するとともに、前記第1絶縁層の表面に露出する端面を有する第1ビアを形成する工程と、
前記第1ビアの一部をエッチングし、前記第1ビアの側面と前記第1貫通孔の内側面との間に間隙を形成する工程と、
前記第1ビアの端面上及び前記第1絶縁層の表面上に、前記間隙を充填するとともに、前記第1貫通孔よりも平面形状の大きいパッドを有する第2配線層を形成する工程と、
を有することを特徴とする配線基板の製造方法。 - 前記導電層を形成する工程は、
無電解めっき法により、前記第1絶縁層の表面、前記第1貫通孔の内側面及び前記第1貫通孔から露出する前記第1配線層の表面を被覆する無電解めっき層を形成する工程と、
電解めっき法により、前記無電解めっき層上に第1電解めっき層を形成する工程と、を有し、
前記間隙を形成する工程では、前記第1電解めっき層に対して前記無電解めっき層の一部を選択的に除去することを特徴とする請求項9に記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013181381A JP6228785B2 (ja) | 2013-09-02 | 2013-09-02 | 配線基板、半導体装置及び配線基板の製造方法 |
US14/469,782 US9565775B2 (en) | 2013-09-02 | 2014-08-27 | Wiring board, semiconductor device, and method of manufacturing wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013181381A JP6228785B2 (ja) | 2013-09-02 | 2013-09-02 | 配線基板、半導体装置及び配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015050343A JP2015050343A (ja) | 2015-03-16 |
JP6228785B2 true JP6228785B2 (ja) | 2017-11-08 |
Family
ID=52582972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013181381A Active JP6228785B2 (ja) | 2013-09-02 | 2013-09-02 | 配線基板、半導体装置及び配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9565775B2 (ja) |
JP (1) | JP6228785B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9847315B2 (en) * | 2013-08-30 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages, packaging methods, and packaged semiconductor devices |
TWI554174B (zh) | 2014-11-04 | 2016-10-11 | 上海兆芯集成電路有限公司 | 線路基板和半導體封裝結構 |
CN109788653B (zh) * | 2017-11-15 | 2022-05-27 | 奥特斯奥地利科技与系统技术有限公司 | 具有不同表面精饰的部件承载件及其制造方法 |
US11195801B2 (en) * | 2018-11-28 | 2021-12-07 | Intel Corporation | Embedded reference layers for semiconductor package substrates |
KR20220089715A (ko) * | 2019-08-23 | 2022-06-28 | 앱솔릭스 인코포레이티드 | 패키징 기판 및 이를 포함하는 반도체 장치 |
JP7409031B2 (ja) * | 2019-11-18 | 2024-01-09 | Toppanホールディングス株式会社 | ガラスコア多層配線基板及びその製造方法 |
JP2022108637A (ja) * | 2021-01-13 | 2022-07-26 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151623A (ja) * | 2000-11-10 | 2002-05-24 | Shigetaka Ooto | ブラインドホ−ルがめつきによって穴埋めされた2メタルレイヤ−テ−プbga(tbga)の製造方法 |
JP2003023252A (ja) | 2001-07-10 | 2003-01-24 | Ibiden Co Ltd | 多層プリント配線板 |
JP5191074B2 (ja) | 2001-07-10 | 2013-04-24 | イビデン株式会社 | 多層プリント配線板 |
JP2003229668A (ja) * | 2002-12-16 | 2003-08-15 | Toshiba Corp | 多層配線装置の製造方法 |
JP5221887B2 (ja) * | 2007-03-22 | 2013-06-26 | 京セラSlcテクノロジー株式会社 | 配線基盤の製造方法 |
JP5322531B2 (ja) * | 2008-05-27 | 2013-10-23 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP2010232590A (ja) * | 2009-03-30 | 2010-10-14 | Sanyo Electric Co Ltd | 回路基板の製造方法 |
US8929090B2 (en) * | 2010-01-22 | 2015-01-06 | Nec Corporation | Functional element built-in substrate and wiring substrate |
US8610001B2 (en) * | 2010-05-21 | 2013-12-17 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
JP5385967B2 (ja) * | 2011-12-22 | 2014-01-08 | イビデン株式会社 | 配線板及びその製造方法 |
-
2013
- 2013-09-02 JP JP2013181381A patent/JP6228785B2/ja active Active
-
2014
- 2014-08-27 US US14/469,782 patent/US9565775B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015050343A (ja) | 2015-03-16 |
US9565775B2 (en) | 2017-02-07 |
US20150062851A1 (en) | 2015-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6247032B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6324876B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US9859201B2 (en) | Wiring substrate, semiconductor device, and method for manufacturing wiring substrate | |
JP6228785B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US9681546B2 (en) | Wiring substrate and semiconductor device | |
JP6266907B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP6158676B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP7202784B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6530298B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP5547615B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6951838B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2008300507A (ja) | 配線基板とその製造方法 | |
JP6543559B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6690929B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6244138B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP6182309B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP7198154B2 (ja) | 配線基板、及び配線基板の製造方法 | |
US11594478B2 (en) | Wiring substrate, semiconductor package and method of manufacturing wiring substrate | |
JP6368635B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP5511922B2 (ja) | 配線基板とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6228785 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |