JP6228785B2 - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

配線基板、半導体装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP6228785B2
JP6228785B2 JP2013181381A JP2013181381A JP6228785B2 JP 6228785 B2 JP6228785 B2 JP 6228785B2 JP 2013181381 A JP2013181381 A JP 2013181381A JP 2013181381 A JP2013181381 A JP 2013181381A JP 6228785 B2 JP6228785 B2 JP 6228785B2
Authority
JP
Japan
Prior art keywords
layer
wiring
insulating layer
hole
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013181381A
Other languages
English (en)
Other versions
JP2015050343A (ja
Inventor
清水 規良
規良 清水
渉 金田
渉 金田
拡 有坂
拡 有坂
六川 昭雄
昭雄 六川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013181381A priority Critical patent/JP6228785B2/ja
Priority to US14/469,782 priority patent/US9565775B2/en
Publication of JP2015050343A publication Critical patent/JP2015050343A/ja
Application granted granted Critical
Publication of JP6228785B2 publication Critical patent/JP6228785B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0352Differences between the conductors of different layers of a multilayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072Anchoring, i.e. one structure gripping into another
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789Aqueous acid solution, e.g. for cleaning or etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
従来、ビルドアップ工法によって形成される多層配線を有する配線基板が知られている。(例えば、特許文献1,2参照)。ビルドアップ工法では、絶縁層の形成、貫通孔の形成、電解めっきを使用する配線形成などを繰り返すことによって多層配線を形成することができる。
近年では、半導体チップなどの電子部品の高性能化に伴って、その電子部品が実装される配線基板の配線層のさらなる微細化が進められている。
特開2003−023252号公報 特開2003−023253号公報
ところで、セミアディティブ法を使用して多層配線を形成する際には、配線層上の絶縁層にレーザで貫通孔を形成した後に、貫通孔内にビアを形成する前に、貫通孔内の樹脂スミアを除去するためのデスミア処理を行う必要がある。このデスミア処理により、絶縁層の表面もエッチングされ、その表面が粗面化される。これにより、アンカー効果によって絶縁層上に配線層を密着性良く形成することができる。しかしながら、絶縁層の表面が粗面化されると、その絶縁層上に微細な配線層を形成する際の妨げとなる。例えば、配線層が狭ピッチ化されると、絶縁層の表面の凹凸に起因して、シード層をエッチングする際に残渣が発生しやすくなり、配線層間で電気ショート(短絡)が発生しやすくなる。このため、絶縁層の表面が粗面化されると、配線層の微細化(狭ピッチ化)に対応することが困難になる。
本発明の一観点によれば、第1配線層を被覆する第1絶縁層と、前記第1絶縁層の表面に開口し、前記第1配線層の表面を露出する第1貫通孔と、前記第1貫通孔内に設けられ、前記第1絶縁層の表面に露出する端面を有する第1ビアと、前記第1貫通孔内に設けられ、前記第1絶縁層と前記第1ビアとの間に設けられた間隙と、前記第1絶縁層の表面と前記第1ビアの端面上に積層され、前記間隙を充填するとともに、前記第1貫通孔よりも平面形状の大きいパッドを有する第2配線層と、を有し、前記間隙は、前記第1ビアの側面と前記第1貫通孔の内側面との間に形成されており、前記第1絶縁層の表面は、前記第1貫通孔の内側面よりも表面粗度が低い。
本発明の一観点によれば、配線層の微細化に容易に対応することができるという効果を奏する。
(a)は、一実施形態の配線基板を示す概略断面図、(b)は、(a)に示した配線基板の一部を拡大した拡大断面図。 (a),(b)は、間隙を示す説明図。 一実施形態の半導体装置を示す概略断面図。 (a)〜(c)は、間隙を設けた配線基板の問題点を示す説明図。 (a)〜(c)は、一実施形態の配線基板の製造方法を示す概略断面図。 (a)、(b)は、一実施形態の配線基板の製造方法を示す概略断面図。 (a)、(b)は、一実施形態の配線基板の製造方法を示す概略断面図。 (a)は、一実施形態の配線基板の製造方法を示す概略断面図、(b)は、(a)に示した構造体の一部を拡大した拡大断面図、(c)は、一実施形態の配線基板の製造方法を示す拡大断面図。 (a)は、一実施形態の配線基板の製造方法を示す概略断面図、(b)は、(a)に示した構造体の一部を拡大した拡大断面図。 (a)、(b)は、一実施形態の配線基板の製造方法を示す概略断面図。 (a)は、一実施形態の配線基板の製造方法を示す概略断面図、(b)は、(a)に示した構造体の一部を拡大した拡大断面図。 (a)、(b)は、一実施形態の配線基板の製造方法を示す概略断面図。 (a)、(c)は、一実施形態の配線基板の製造方法を示す概略断面図、(b)は、(a)に示した構造体の一部を拡大した拡大断面図。 (a)、(b)は、一実施形態の配線基板の製造方法を示す概略断面図。 一実施形態の半導体装置の製造方法を示す概略断面図。 変形例の配線基板の一部を拡大した拡大断面図。 変形例の配線基板の一部を拡大した拡大断面図。 変形例の配線基板の一部を示す概略平面図。 変形例の配線基板の一部を拡大した拡大断面図。 変形例の配線基板を示す概略断面図。
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
図1(a)に示すように、配線基板10は、厚さ方向の中間部にコア基板20を有している。コア基板20としては、例えば補強材であるガラスクロス(ガラス織布)にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ基板を用いることができる。補強材としてはガラスクロスに限らず、例えばガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ(Liquid Crystal Polymer:LCP)織布やLCP不織布を用いることができる。また、熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えばポリイミド樹脂やシアネート樹脂などの樹脂材を用いることができる。コア基板20の厚さは、例えば80〜800μm程度とすることができる。
コア基板20には、所要の箇所(図1(a)では3箇所)に貫通孔20Xが設けられている。貫通孔20Xは、コア基板20の上面20Aから下面20Bまでを貫通するように形成されている。この貫通孔20X内には、コア基板20を厚さ方向に貫通する貫通電極21が形成されている。貫通電極21は、貫通孔20X内に充填されている。この貫通電極21は、図示は省略するが、例えば平面視略円形状に形成されている。その貫通電極21の直径は、例えば50〜100μm程度とすることができる。また、貫通電極21の材料としては、例えば銅(Cu)や銅合金を用いることができる。
コア基板20の上面20Aには配線層22が形成され、コア基板20の下面20Bには配線層23が形成されている。これら配線層22,23は上記貫通電極21を介して相互に電気的に接続されている。なお、配線層22,23の材料としては、例えば銅や銅合金を用いることができる。配線層22,23の厚さは、例えば15〜35μm程度とすることができる。
コア基板20の下面20Bには、上記配線層23を被覆する絶縁層31と、絶縁層31の下面に積層された配線層41と、配線層41を被覆する絶縁層32と、絶縁層32の下面に積層された配線層42とが順に積層されている。また、絶縁層32の下面には、配線層42を被覆する絶縁層33と、絶縁層33の下面に積層された配線層43と、配線層43の一部を被覆するように絶縁層33の下面に積層されたソルダレジスト層34とが順に積層されている。
絶縁層31には、所要の箇所に、当該絶縁層31を厚さ方向に貫通する貫通孔VH1が形成されている。この貫通孔VH1内には、配線層23と配線層41とを電気的に接続するビアV1が形成されている。このビアV1は、貫通孔VH1を充填するように形成されている。また、絶縁層32には、所要の箇所に、当該絶縁層32を厚さ方向に貫通する貫通孔VH2が形成されている。この貫通孔VH2内には、配線層41と配線層42とを電気的に接続するビアV2が形成されている。このビアV2は、貫通孔VH2を充填するように形成されている。絶縁層33には、所要の箇所に、当該絶縁層33を厚さ方向に貫通する貫通孔VH3が形成されている。この貫通孔VH3内には、配線層42と配線層43とを電気的に接続するビアV3が形成されている。このビアV3は、貫通孔VH3を充填するように形成されている。これら貫通孔VH1,VH2,VH3及びビアV1,V2,V3は、図1(a)において上側(コア基板20側)から下側(配線層43側)に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔VH1,VH2,VH3は、上側の開口端の開口径が下側の開口端の開口径よりも小径となる円錐台形状に形成され、ビアV1,V2,V3は、上面が下面よりも小径となる円錐台形状に形成されている。
ここで、配線層41,42,43の厚さは例えば15〜20μm程度とすることができる。また、配線層23の下面から絶縁層31の下面までの厚さ、配線層41の下面から絶縁層32の下面までの厚さ、及び配線層42の下面から絶縁層33の下面までの厚さは、例えば15〜35μm程度とすることができる。なお、配線層41,42,43及びビアV1,V2,V3の材料としては、例えば銅や銅合金を用いることができる。絶縁層31,32,33の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層31,32,33の材料としては、例えば熱硬化性を有する絶縁性樹脂を用いることができる。
ソルダレジスト層34には、最下層の配線層43の一部を外部接続用パッドP1として露出させるための開口部34Xが形成されている。この外部接続用パッドP1には、配線基板10をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子96(図3参照)が接続されるようになっている。なお、必要に応じて、上記開口部34Xから露出する配線層43上にOSP(Organic Solderability Preservative)処理を施してOSP膜を形成し、そのOSP膜に上記外部接続端子96を接続するようにしてもよい。また、上記開口部34Xから露出する配線層43上に金属層を形成し、その金属層に上記外部接続端子96を接続するようにしてもよい。金属層の例としては、金(Au)層、ニッケル(Ni)/Au層(Ni層とAu層をこの順番で積層した金属層)や、Ni層/パラジウム(Pd)層/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)などを挙げることができる。これらNi層、Au層、Pd層としては、例えば無電解めっき法により形成された金属層(無電解めっき金属層)を用いることができる。また、上記Ni層はNi又はNi合金からなる金属層、上記Au層はAu又はAu合金からなる金属層、上記Pd層はPd又はPd合金からなる金属層である。なお、上記開口部34Xから露出する配線層43(あるいは、配線層43上にOSP膜や金属層が形成されている場合には、それらOSP膜又は金属層)自体を、外部接続端子としてもよい。
上記開口部34X及び外部接続用パッドP1の平面形状は例えば円形状であり、その直径は例えば200〜300μm程度とすることができる。配線層43の下面からソルダレジスト層34の下面までの厚さは、例えば20〜40μm程度とすることができる。なお、ソルダレジスト層34の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。
一方、コア基板20の上面20Aには、上記配線層22を被覆する絶縁層51と、絶縁層51の上面に積層された配線層61と、配線層61を被覆する絶縁層52と、絶縁層52の上面に積層された配線層62と、配線層62を被覆する絶縁層53とが順に積層されている。
絶縁層51には、所要の箇所に、当該絶縁層51を厚さ方向に貫通する貫通孔VH4が形成されている。この貫通孔VH4内には、配線層22と配線層61とを電気的に接続するビアV4が形成されている。このビアV4は、貫通孔VH4を充填するように形成されている。また、絶縁層52には、所要の箇所に、当該絶縁層52を厚さ方向に貫通する貫通孔VH5が形成されている。この貫通孔VH5内には、配線層61と配線層62とを電気的に接続するビアV5が形成されている。このビアV5は、貫通孔VH5を充填するように形成されている。これら貫通孔VH4,VH5及びビアV4,V5は、図1(a)において下側(コア基板20側)から上側に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔VH4,VH5は、上側の開口端の開口径が下側の開口端の開口径よりも大径となる逆円錐台形状に形成され、ビアV4,V5は、上面が下面よりも大径となる逆円錐台形状に形成されている。
ここで、配線層61,62の厚さは例えば15〜20μm程度とすることができる。また、配線層22の上面から絶縁層51の上面までの厚さ、配線層61の上面から絶縁層52の上面までの厚さ、及び配線層62の上面から絶縁層53の上面53Aまでの厚さは例えば15〜35μm程度とすることができる。なお、配線層61,62及びビアV4,V5の材料としては、例えば銅や銅合金を用いることができる。絶縁層51,52,53の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層51,52,53の材料としては、例えば熱硬化性を有する絶縁性樹脂を用いることができる。
絶縁層53には、当該絶縁層53の上面53Aの所要の箇所に開口し、当該絶縁層53を厚さ方向に貫通して配線層62の上面(表面)の一部を露出する貫通孔VH6が形成されている。貫通孔VH6は、図1(a)において下側(配線層62側)から上側(絶縁層53の上面53A側)に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔VH6は、上側の開口端の開口径が下側の開口端の開口径よりも大径となる逆円錐台形状に形成されている。この場合の貫通孔VH6は、断面視略逆台形状に形成されるとともに、平面視略円形状に形成されている。
なお、貫通孔VH6の深さは、例えば15〜35μm程度とすることができる。また、貫通孔VH6の開口径は、例えば50〜60μm程度とすることができる。
絶縁層53の上面53Aは、凹凸が少ない平滑面(低粗度面)である。例えば、絶縁層53の上面53Aは、貫通孔VH6の内側面よりも表面粗度が低くなっている。絶縁層53の上面53Aの粗度は、表面粗さRa値で例えば10〜200nm程度となるように設定されている。また、貫通孔VH6の内側面の粗度は、表面粗さRa値で例えば100〜300nm程度となるように設定されている。ここで、表面粗さRa値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。
貫通孔VH6内には、配線層62と上記絶縁層53の上面53A上に形成された配線層71とを電気的に接続するビア64が形成されている。このビア64は、絶縁層53を厚さ方向に貫通するように形成されている。ビア64は、貫通孔VH6と同様に、図1(a)において下側(配線層62側)から上側(配線層71側)に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、ビア64は、上端面64Aが下面よりも大径となる略逆円錐台形状に形成されている。なお、ビア64の上端面64Aの直径は例えば50〜60μm程度とすることができる。
図1(b)に示すように、ビア64は、貫通孔VH6の内側面及び底部を被覆する金属層65と、金属層65上に形成された金属層66とを有している。金属層65は、例えば貫通孔VH6の内側面に形成された凹凸、つまり凹部及び凸部の双方を全体的に被覆するように形成されるとともに、貫通孔VH6の底部、つまり貫通孔VH6から露出された配線層62の上面62Aを被覆するように形成されている。この金属層65は、貫通孔VH6の内側面に形成されているが、絶縁層53の上面53Aには形成されていない。すなわち、金属層65は、絶縁層53の上面53Aには延出されていない。また、金属層65は、例えば貫通孔VH6の内側面のうち図1(b)において上側(配線層71側)の一部の内側面を露出するように形成されている。すなわち、金属層65の上端面65Aは、絶縁層53の上面53Aよりも低い位置に形成されている。金属層65としては、例えば無電解めっき法により形成された金属層を用いることができる。無電解めっき法により形成された金属層65としては、例えば銅層を用いることができる。金属層65の厚さは、例えば0.1〜1μm程度とすることができる。
金属層66は、金属層65の表面の一部を被覆するように、金属層65よりも内側の貫通孔VH6内に形成されている。例えば、金属層66は、配線層62の上面62Aを被覆する金属層65の上面全面を被覆するとともに、貫通孔VH6の内側面を被覆する金属層65の側面全面を被覆するように形成されている。本例の金属層66は、上端面66Aが下面よりも大径となる略逆円錐台形状に形成されている。金属層66の上端面66Aは、例えば絶縁層53の上面53Aよりも低い位置に形成されている。金属層66としては、例えば電解めっき法により形成された金属層を用いることができる。金属層66の材料としては、例えば銅や銅合金を用いることができる。
金属層66の上端面66Aには、絶縁層53の上面53Aよりも下層の配線層62側(下方)に向かって凹む凹部64Xが形成されている。凹部64Xは、例えば断面視略半楕円状に形成されている。すなわち、凹部64Xの底面が上面53Aよりも下方に向かって湾曲状に凹む曲面に形成されている。
また、貫通孔VH6内の上面53A側において、ビア64と絶縁層53との間に間隙S1(空間)が形成されている。具体的には、金属層66と、金属層65から露出された貫通孔VH6の内側面(絶縁層53)との間に間隙S1が形成されている。
図2(a)及び図2(b)に示すように、間隙S1は、貫通孔VH6の外周縁に沿って環状に形成されている。このため、金属層66の上端面66Aの直径Φ1は、貫通孔VH6の上面53A側の開口端の開口径Φ2よりも短くなっている。なお、間隙S1の深さは例えば2〜8μm程度とすることができ、間隙S1の幅は例えば0.1〜1μm程度とすることができる。
図1(a)に示すように、絶縁層53の上面53Aには、配線層61,62よりも微細な配線層が積層された微細配線構造70が積層されている。微細配線構造70は、絶縁層53上に積層された配線層71と、配線層71を被覆する絶縁層81と、絶縁層81の上面に積層された配線層72と、配線層72を被覆する絶縁層82と、絶縁層82の上面に積層された配線層73と、配線層73を被覆する絶縁層83と、絶縁層83の上面に積層された配線層74とが順に積層された構造を有している。
配線層71〜74は、微細配線構造70よりも下方に形成された配線層61,62等よりも微細に形成された配線層である。例えば、配線層61,62は、ライン/スペース(L/S)=10μm/10μm以上の配線である。これに対し、配線層71〜74は、例えばL/S=5μm/5μm未満の微細配線である。例えば、配線層71は、L/S=3〜4μm/3〜4μm程度の微細配線であり、配線層72〜74は、L/S=2μm/2μm程度の微細配線である。また、配線層71〜74は、微細配線構造70よりも下方に形成された配線層61,62等よりも薄い配線層である。例えば、配線層71〜73の厚さは1〜5μm(好適には2.5〜3.0μm)程度とすることができ、配線層74の厚さは5〜10μm程度とすることができる。これら配線層71〜74は、例えば配線層71〜73上に形成された絶縁層81〜83と同等の厚さ、又は配線層71〜73上に形成された絶縁層81〜83よりも薄く形成されていることが好ましい。
図1(b)に示すように、配線層71は、ビア64の上端面64Aと接続するように、絶縁層53の上面53A上に積層されている。配線層71は、ビア64の凹部64Xを充填し間隙S1を充填するとともに、ビア64の周囲に形成された絶縁層53の上面53Aの一部を被覆するように形成されている。この配線層71は、金属層66の上端面66A全面と、金属層65の上端面65Aと、金属層65から露出する貫通孔VH6の内側面及び金属層66の側面とを被覆する。すなわち、配線層71は、絶縁層53の上面53Aと絶縁層53の側面(貫通孔VH6の内側面)とに接する。このような配線層71は、図2(b)に示すように、ビア64の上端面64Aとその周囲の絶縁層53の上面53Aとを被覆するパッド71Pを有している。すなわち、配線層71は、ビア64及び貫通孔VH6と平面視で重なる位置に形成され、貫通孔VH6よりも平面形状が大きく形成されたパッド71Pを有している。また、配線層71は、例えば当該配線層71をパッド71Pから平面方向に引き出す引出配線71Dを有している。
配線層71(パッド71P及び引出配線71D)の上面71Aは平坦面である。配線層71の上面71Aは、ビア64の上端面64Aよりも平坦に形成されている。具体的には、ビア64の直上に形成された配線層71の上面71A(パッド71Pの上面)は、ビア64の上端面64Aよりも平坦に形成されている。例えば、配線層71の上面71Aは、絶縁層53の上面53Aと平行な平坦面に形成されている。
また、図1(b)に示すように、配線層71は、例えばシード層75と、金属層76とを有している。シード層75は、絶縁層53の上面53Aと、間隙S1内における貫通孔VH6の内側面、金属層65の上端面65A及び金属層66の側面と、金属層66の上端面66Aとを被覆するように形成されている。本例のシード層75は、例えばチタン(Ti)からなる金属膜77と、銅からなる金属膜78とが順に積層された2層構造(Ti/Cu)を有している。そして、金属層76は、金属膜78の上面全面を被覆するように形成されている。金属膜77,78としては、例えばスパッタ法により形成された金属膜(スパッタ膜)を用いることができる。金属膜77の厚さは例えば20〜50nm程度とすることができ、金属膜78の厚さは例えば100〜300nm程度とすることができる。なお、シード層75の下側の金属膜77は、上側の金属膜78や金属層76等から絶縁層53に銅が拡散することを抑制する金属バリア膜として機能する金属膜である。金属バリア膜として機能する金属膜の材料としては、Tiの他に、窒化チタン(TiN)、窒化タンタル(TaN)、タンタル(Ta)、クロム(Cr)等を用いることができる。また、金属層76の材料としては、例えば銅や銅合金を用いることができる。
図1(a)に示すように、絶縁層81には、当該絶縁層81の上面の所要の箇所に開口し、当該絶縁層81を厚さ方向に貫通して上記配線層71(例えば、パッド71P)の上面の一部を露出する貫通孔VH7が形成されている。貫通孔VH7は、図1(a)において下側(配線層71側)から上側(配線層72側)に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔VH7は、断面視略逆台形状に形成されるとともに、平面視略円形状に形成されている。絶縁層81の材料としては、例えば微細配線構造70よりも下方に形成された絶縁層51〜53等とは異なる絶縁性樹脂を用いることが好ましい。絶縁層81の材料としては、例えば感光性を有する絶縁性樹脂を用いることが好ましい。このような絶縁層81の材料としては、例えばフェノール樹脂やポリイミド樹脂などの絶縁性樹脂を用いることができる。
貫通孔VH7内には、配線層71と配線層72とを電気的に接続するビアV7が形成されている。このビアV7は、絶縁層81を厚さ方向に貫通するように形成されている。また、ビアV7は、貫通孔VH7を充填するように形成されている。ビアV7は、貫通孔VH7と同様に、図1(a)において下側(配線層71側)から上側(配線層72側)に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、ビアV7は、上面が下面よりも大径となる逆円錐台形状に形成されている。ビアV7は、例えばビア64よりも小径に形成されている。ビアV7の上面の直径は例えば10〜20μm程度とすることができ、ビアV7の下面の直径は例えば5〜15μm程度とすることができる。
配線層72は、ビアV7の上面と接続するように、絶縁層81上に積層されている。配線層72は、ビアV7と一体に形成されている。なお、配線層71,72及びビアV7の材料としては、例えば銅や銅合金を用いることができる。
絶縁層82には、当該絶縁層82の上面の所要の箇所に開口し、当該絶縁層82を厚さ方向に貫通する貫通孔VH8が形成されている。貫通孔VH8内には、配線層72と配線層73とを電気的に接続するビアV8が形成されている。このビアV8は、貫通孔VH8を充填するように形成されている。絶縁層83には、当該絶縁層83の上面の所要の箇所に開口し、当該絶縁層83を厚さ方向に貫通する貫通孔VH9が形成されている。この貫通孔VH9内には、配線層73と配線層74とを電気的に接続するビアV9が形成されている。このビアV9は、貫通孔VH9を充填するように形成されている。これら貫通孔VH8,VH9及びビアV8,V9は、図1(a)において下側(配線層72側)から上側(配線層74側)に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔VH8,VH9は、上側の開口端の開口径が下側の開口端の開口径よりも大径となる逆円錐台形状に形成され、ビアV8,V9は、上面が下面よりも大径となる逆円錐台形状に形成されている。
ここで、絶縁層81〜83は、微細配線構造70よりも下方に形成された絶縁層51〜53等よりも薄く形成されている。例えば、配線層71の上面71Aから絶縁層81の上面までの厚さ、配線層72の上面から絶縁層82の上面までの厚さ、及び配線層73の上面から絶縁層83の上面までの厚さは、例えば1〜20μm(好適には、3〜5μm)程度とすることができる。なお、配線層73,74及びビアV8,V9の材料としては、例えば銅や銅合金を用いることができる。絶縁層82,83の材料としては、絶縁層81と同様に、例えば微細配線構造70よりも下方に形成された絶縁層51〜53等とは異なる絶縁性樹脂を用いることが好ましい。また、絶縁層82,83の材料としては、例えば感光性を有する絶縁性樹脂を用いることが好ましい。このような絶縁層82,83の材料としては、例えばフェノール樹脂やポリイミド樹脂などの絶縁性樹脂を用いることができる。
次に、半導体装置90の構造について説明する。
図3に示すように、半導体装置90は、上記配線基板10と、1又は複数の半導体チップ91と、アンダーフィル樹脂95と、外部接続端子96とを有している。
半導体チップ91は、配線基板10にフリップチップ実装されている。すなわち、半導体チップ91の回路形成面(図3では、下面)に配設されたバンプ92を微細配線構造70の最外層の配線層74(パッド)に接合することにより、半導体チップ91は、バンプ92を介して配線層74と電気的に接続されている。
半導体チップ91としては、例えばCPU(Central Processing Unit)チップやGPU(Graphics Processing Unit)チップなどのロジックチップを用いることができる。また、半導体チップ91としては、例えばDRAM(Dynamic Random Access Memory)チップ、SRAM(Static Random Access Memory)チップやフラッシュメモリチップなどのメモリチップを用いることもできる。なお、配線基板10に複数の半導体チップ91を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板10に搭載するようにしてもよい。例えば、配線基板10にCPUチップとDRAMチップとを搭載するようにしてもよいし、配線基板10にGPUチップとDRAMチップとを搭載するようにしてもよい。
半導体チップ91の大きさは、例えば平面視で3mm×3mm〜12mm×12mm程度とすることができる。また、半導体チップ91の厚さは、例えば50〜100μm程度とすることができる。
また、上記バンプ92としては、例えば金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば鉛(Pb)を含む合金、錫(Sn)とAuの合金、SnとCuの合金、Snと銀(Ag)の合金、SnとAgとCuの合金等を用いることができる。
アンダーフィル樹脂95は、配線基板10と半導体チップ91との隙間を充填するように設けられている。アンダーフィル樹脂95の材料としては、例えばエポキシ樹脂などの絶縁性樹脂を用いることができる。
外部接続端子96は、配線基板10の外部接続用パッドP1上に形成されている。この外部接続端子96は、例えば図示しないマザーボード等の実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子96としては、例えばはんだボールやリードピンを用いることができる。なお、本例では、外部接続端子96として、はんだボールを用いている。
次に、配線基板10及び半導体装置90の作用について説明する。
絶縁層53の上面53Aを、その絶縁層53の貫通孔VH6の内側面よりも平滑な面とした。このため、例えばスパッタ法により、絶縁層53の上面53Aに金属膜(例えば、シード層)を均一に形成することができる。さらに、絶縁層53の上面53Aは凹凸の少ない平滑面であるため、絶縁層53の上面53Aが凹凸の大きい粗化面である場合に比べて、シード層をエッチング除去する際の残渣の発生を抑制することができる。
また、貫通孔VH6内の上部において、ビア64と貫通孔VH6の内側面(絶縁層53)との間に間隙S1を形成し、その間隙S1を充填するように配線層71を形成するようにした。ここで、貫通孔VH6の内側面が粗化面であるため、アンカー効果により、配線層71と絶縁層53との密着性を向上させることができる。すなわち、平滑面である絶縁層53の上面53A上にのみ配線層71を形成する場合に比べて、配線層71と絶縁層53との密着性を向上させることができる。
ところで、貫通孔VH6の外周縁付近に間隙S1を形成した場合には、以下のような問題が発生するおそれがある。
図4(a)に示すように、貫通孔VH6内に形成される間隙S1が深くなると、ビア64上に形成される配線層71にも溝部71Yが形成される。このとき、図4(b)に示すように、配線層71がパッド71Pを有しておらず、ビア64の上端面64Aに引出配線71Dが直接接続される場合には、引出配線71Dの一部に溝部71Yが形成されることになるため、引出配線71Dが断線するという問題が発生する。
また、図4(c)に示すように、配線層71に溝部71Yが生じた場合には、絶縁層81にも溝部81Yが形成され、さらに配線層72にも溝部72Yが形成されるという問題が発生する。
これに対して、本実施形態の配線基板10では、ビア64の上端面64A上に、ビア64の上端面64Aよりも大径で、且つ貫通孔VH6よりも大径のパッド71Pを有する配線層71を形成するようにした。これにより、ビア64及び貫通孔VH6よりも大きな面積を持つパッド71Pによって間隙S1が被覆されるため、パッド71Pに溝部71Yが形成されることを抑制することができる。このため、絶縁層81に溝部81Yが形成されることを抑制することができ、配線層72に溝部72Yが形成されることを抑制することができる。また、仮に間隙S1の直上の配線層71(パッド71P)に溝部71Yが形成される場合であっても、パッド71Pがビア64及び貫通孔VH6よりも大きな面積を持つため、パッド71Pと引出配線71Dとの間で断線が発生することを好適に抑制できる。すなわち、パッド71Pの外周縁に上記溝部71Yが発生することを好適に抑制することができるため、パッド71Pと引出配線71Dとの間で断線が発生することを好適に抑制できる。換言すると、間隙S1の直上のパッド71Pで溝部71Yによって部分的に断線が生じた場合であっても、その断線はパッド71P内部で生じるため、パッド71Pの外周と接続される引出配線71Dとパッド71Pとの接続には影響を与えない。これらにより、貫通孔VH6内に間隙S1を形成する場合であっても、パッド71Pと引出配線71Dとの電気的な接続を確保することができる。
次に、上記配線基板10の製造方法について説明する。
まず、図5(a)に示す工程では、例えばコア基板20となる銅張積層板(Copper Clad Laminate:CCL)に貫通孔20Xを形成し、電解めっき法やペースト充填等の方法により貫通孔20X内に貫通電極21を形成する。その後、サブトラクティブ法により、コア基板20の上面20Aに配線層22を形成するとともに、コア基板20の下面20Bに配線層23を形成する。
次に、図5(b)に示す工程では、コア基板20の下面20B及び配線層23を被覆する絶縁層31を形成するとともに、コア基板20の上面20A及び配線層22を被覆する絶縁層51を形成する。これら絶縁層31,51は、例えばコア基板20に樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら130〜200℃程度の温度で熱処理して硬化させることにより形成することができる。上記樹脂フィルムとしては、例えばエポキシ樹脂等の熱硬化性樹脂のフィルムを用いることができる。
続いて、図5(c)に示す工程では、配線層23の下面の一部が露出されるように絶縁層31の所定箇所に貫通孔VH1を形成するとともに、配線層22の上面の一部が露出されるように絶縁層51の所定箇所に貫通孔VH4を形成する。これら貫通孔VH1,VH4は、例えばCOレーザやUV−YAGレーザ等によるレーザ加工法によって形成することができる。なお、絶縁層31,51が感光性樹脂を用いて形成されている場合には、例えばフォトリソグラフィ法により所要の貫通孔VH1,VH4を形成するようにしてもよい。
次いで、貫通孔VH1,VH4をレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔VH1,VH4の底部に露出する配線層22,23の露出面に付着した樹脂スミアを除去する。
続いて、図6(a)に示す工程では、絶縁層31の貫通孔VH1内にビアV1を形成するとともに、そのビアV1を介して配線層23と電気的に接続される配線層41を絶縁層31の下面に積層する。また、絶縁層51の貫通孔VH4内にビアV4を形成するとともに、そのビアV4を介して配線層22と電気的に接続される配線層61を絶縁層51の上面に積層する。これらビアV1,V4及び配線層41,61は、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。このような配線形成方法により、例えば銅や銅合金からなるめっき金属によってビアV1,V4及び配線層41,61が形成される。
次に、図5(b)〜図6(a)に示した工程と同様の工程を再度実行することにより、図6(b)に示すように、コア基板20の下面20B側に絶縁層32と配線層42を積層するとともに、コア基板20の上面20A側に絶縁層52と配線層62を積層する。
続いて、図5(b)及び図5(c)に示した工程と同様の工程を再度実行することにより、図7(a)に示すように、絶縁層32の下面に、貫通孔VH3を有する絶縁層33を積層するとともに、絶縁層52の上面に、貫通孔VH6を有する絶縁層53を積層する。
次いで、貫通孔VH3,VH6をレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔VH3,VH6の底部に露出する配線層42,62の露出面に付着した樹脂スミアを除去する。このデスミア処理により、貫通孔VH6の内側面及び絶縁層53の上面53Aが粗化されるとともに、貫通孔VH3の内側面及び絶縁層33の下面が粗化される。
次に、図7(b)に示す工程では、絶縁層33の貫通孔VH3内にビアV3を形成するとともに、そのビアV3を介して配線層42と電気的に接続される配線層43を絶縁層33の下面に積層する。これらビアV3及び配線層43は、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
また、図7(b)に示す工程では、貫通孔VH6の内面を含む絶縁層53の表面全面を被覆するシード層65Bを形成し、そのシード層65Bを給電層とする電解めっき(パネルめっき)を施す。例えば、絶縁層53の表面全面を被覆するシード層65Bを無電解銅めっき法により形成し、そのシード層65Bを給電層とする電解銅めっきを施して金属層66Bを形成する。これにより、貫通孔VH6を充填するとともに、絶縁層53の上面53A全面を被覆する導電層63(シード層65B及び金属層66B)が形成される。なお、上記無電解銅めっき法では、例えば絶縁層53の表面に対する無電解銅めっき膜の析出性向上及び密着性向上のために、絶縁層53の表面全面にパラジウム触媒を付与した後に、絶縁層53の表面全面に無電解銅めっきが施されて上記シード層65Bが形成される。
続いて、図8(a)に示す工程では、例えばCMP法により、絶縁層53の上面53Aから突出する導電層63(金属層66B及びシード層65B)を研磨するとともに、粗化面である絶縁層53の上面53Aを研磨する。これにより、図8(b)に示すように、貫通孔VH6内に、貫通孔VH6の内面全面を被覆する金属層65が形成されるとともに、金属層65よりも内側の貫通孔VH6内に金属層66が形成される。これら金属層65,66からなるビア64が形成される。さらに、絶縁層53の上面53Aが平滑化される。このとき、貫通孔VH6の内側面は粗面化された状態のままであるため、絶縁層53の上面53Aは貫通孔VH6の内側面よりも表面粗度が低くなる。ここで、本工程では、絶縁層53の上面53Aが平滑化される(例えば、表面粗さRa値で0.2μm以下となる)まで、絶縁層53の上面53A、シード層65B及び金属層66Bが研磨される。このとき、本工程のCMPでは、導電層63(シード層65B及び金属層66B)の研磨量と絶縁層53の研磨量とに差が生じる。例えば本例では、導電層63の研磨量が、絶縁層53の研磨量に比べて大きくなるようにスラリーの材質や研磨パッドの硬度等が調整されている。このため、図8(b)に示すように、絶縁層53の上面53Aを研磨して平滑化する際に、その絶縁層53に比して導電層63の研磨量が大きくなり、ビア64の上端面64Aに凹部64Xが形成される。
次いで、図8(c)に示す工程では、貫通孔VH6内に間隙S1を形成する。例えば金属層66及び絶縁層53に対して金属層65の一部を選択的にエッチング除去する。具体的には、貫通孔VH6の内側面を被覆する金属層65の上端面65A側の一部をエッチング除去する。これにより、金属層65の一部が除去されて金属層65の上端面65Aが絶縁層53の上面53Aよりも低くなり、貫通孔VH6の外周縁付近に間隙S1が形成される。本工程で使用するエッチング液としては、例えば過酸化水素−硫酸系エッチング液にアゾール類を添加したものを用いることができる。このようなエッチング液は、電解銅めっき層と無電解銅めっき層に対するエッチング速度に差を設け、電解銅めっきからなる金属層66をエッチングすることなく、無電解銅めっきからなる金属層65を選択的にエッチングするものである。但し、上記エッチング液を使用した場合であっても、金属層66の一部が溶解除去される場合もある。この場合には、図8(c)に示すように、金属層66の上端面66Aが絶縁層53の上面53Aよりも低い位置に形成されることになる。なお、このようなエッチング処理を施すことにより、CMPの後に絶縁層53の上面53Aにシード層65B(図8(b)参照)の一部が残存する場合であっても、その残存するシード層65Bを除去することができる。
以下に説明する図9(a)〜図14(a)に示す工程は、絶縁層53上に微細配線構造70を形成する工程であるため、図9(a)〜図14(a)では、コア基板20の下面20B側の構造の図示を省略している。
次いで、図9(a)に示す工程では、コア基板20の上面側の表面全面を被覆するようにシード層75Aを形成する。具体的には、図9(b)に示すように、絶縁層53の上面53Aと、金属層66の上端面66Aと、金属層65の上端面65Aと、金属層65から露出する貫通孔VH6の内側面及び金属層66の側面とを被覆するようにシード層75Aを形成する。このシード層75Aは、例えばスパッタ法や無電解めっき法により形成することができる。例えば、本工程では、絶縁層53の上面53Aが平滑面であるため、その上面53Aに対してスパッタ法によりシード層75Aを均一に形成することができ、シード層75Aの上面を平滑に形成することができる。このため、粗化面に対してスパッタ法によりシード層75Aを形成する場合に比べて、シード層75Aを薄く形成することができる。例えば、スパッタ法によりシード層75Aを形成する場合には、まず、絶縁層53の上面53Aと、金属層66の上端面66Aと、金属層65の上端面65Aと、金属層65から露出する貫通孔VH6の内側面及び金属層66の側面とを被覆するように、それらの面上にチタンをスパッタリングにより堆積させて金属膜77Aを形成する。その後、金属膜77A上に銅をスパッタリングにより堆積させて金属膜78Aを形成する。これにより、2層構造(Ti層/Cu層)のシード層75Aを形成することができる。また、無電解めっき法によりシード層75Aを形成する場合には、例えば無電解銅めっき法により1層構造(Cu層)からなるシード層75Aを形成することができる。
次いで、図10(a)に示す工程では、シード層75A上に、所定の箇所に開口パターン101Xを有するレジスト層101を形成する。開口パターン101Xは、配線層71(図1参照)の形成領域に対応する部分のシード層75Aを露出するように形成される。レジスト層101の材料としては、例えば次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層101の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト(例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト)等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、シード層75Aの上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして上記開口パターン101Xを有するレジスト層101を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層101を形成することができる。本工程において、レジスト層101が形成されるシード層75Aの上面が平滑面になっているため、レジスト層101にパターニング欠陥が生じることを抑制することができる。すなわち、レジスト層101に開口パターン101Xを高精度に形成することができる。
次に、図10(b)に示す工程では、レジスト層101をめっきマスクとして、シード層75Aの上面に、そのシード層75Aをめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層101の開口パターン101Xから露出されたシード層75Aの上面に電解めっき法(ここでは、電解銅めっき法)を施すことにより、そのシード層75Aの上面に金属層76(電解めっき層)を形成する。続いて、レジスト層101を例えばアルカリ性の剥離液により除去する。
次いで、図11(a)に示す工程では、上記金属層76をエッチングマスクとして、不要なシード層75Aをエッチングにより除去する。これにより、図11(b)に示すように、金属膜77,78からなるシード層75と、金属層76とを含む配線層71が絶縁層53上に形成される。このとき、配線層71は、シード層75(金属膜77,78)と金属層76とによってビア64の凹部64X及び間隙S1を充填するように形成されるとともに、上面71Aが平坦に形成される。このように、下層の配線層61,62等よりも微細な配線層71はセミアディティブ法によって形成される。
次いで、図12(a)に示す工程では、絶縁層53の上面53A上に、配線層71の表面(上面71A及び側面)全面を被覆する絶縁層81を形成する。例えば絶縁層53の上面53Aに樹脂フィルムを熱圧着によりラミネートすることにより上記絶縁層81を形成する。なお、上記樹脂フィルムとしては、例えばフェノール樹脂やポリイミド樹脂等の感光性樹脂のフィルムを用いることができる。また、例えば絶縁層53の上面53Aに液状の樹脂を塗布することにより上記絶縁層81を形成することもできる。なお、上記液状の樹脂としては、例えばフェノール樹脂やポリイミド樹脂等の感光性樹脂を用いることができる。
続いて、図12(b)に示す工程では、例えばフォトリソグラフィ法により、絶縁層81の所要箇所に、配線層71の上面71Aの一部を露出する貫通孔VH7を形成する。本工程において、配線層71の上面71Aが平坦面になっているため、上記フォトリソグラフィ法により、絶縁層81に貫通孔VH7を高精度に形成することができる。
次に、図13(a)に示す工程では、貫通孔VH7を充填するビアV7を形成するとともに、絶縁層81上に配線層72を形成する。これらビアV7及び配線層72の形成方法の一例を図13(b)を参照して以下に説明する。
まず、スパッタ法や無電解めっき法により、貫通孔VH7の内面を含む絶縁層81の上面81A全面を被覆するシード層103を形成する。例えば、スパッタ法によりシード層103を形成する場合には、まず、貫通孔VH7の内面を含む絶縁層81の上面81A全面を被覆するように、絶縁層81の上面81A上にチタンをスパッタリングにより堆積させてTi層を形成する。その後、Ti層上に銅をスパッタリングにより堆積させてCu層を形成する。これにより、2層構造(Ti層/Cu層)のシード層103を形成することができる。このとき、Ti層の厚さは例えば20〜50nm程度とすることができ、Cu層の厚さは例えば100〜300nm程度とすることができる。なお、上記Ti層を窒化チタン(TiN)からなるTiN層に変更し、TiN層とCu層からなる2層構造のシード層103を形成するようにしてもよい。また、無電解めっき法によりシード層103を形成する場合には、例えば無電解銅めっき法により1層構造(Cu層)からなるシード層103を形成することができる。
続いて、シード層103上に、配線層72に対応する開口部を有するレジスト層(図示略)を形成する。次いで、上記シード層103をめっき給電層に利用した電解めっき法(例えば、電解銅めっき法)を施す。これにより、貫通孔VH7を充填する電解銅めっき層104が形成されるとともに、電解銅めっき層104上及び上記レジスト層の開口部から露出されたシード層103上に電解銅めっき層105が形成される。その後、レジスト層を除去した後に、電解銅めっき層105をマスクにして不要なシード層103をエッチング除去する。これにより、貫通孔VH7に形成されたシード層103と電解銅めっき層104とからなるビアV7が形成されるとともに、絶縁層81の上面81A上に形成されたシード層103と電解銅めっき層105とからなる配線層72が形成される。このように、ビアV7及び配線層72は、例えばセミアディティブ法により形成することができる。
続いて、図13(c)に示す工程では、図12(a)及び図12(b)に示した工程と同様に、絶縁層81上に、配線層72の上面の一部を露出する貫通孔VH8を有する絶縁層82を形成する。次いで、図13(a)に示した工程と同様に、例えばセミアディティブ法により、貫通孔VH8を充填するビアV8を形成するとともに、絶縁層82上に配線層73を形成する。
次に、図14(a)に示す工程では、図12(a)及び図12(b)に示した工程と同様に、絶縁層82上に、配線層73の上面の一部を露出する貫通孔VH9を有する絶縁層83を形成する。続いて、図13(a)に示した工程と同様に、例えばセミアディティブ法により、貫通孔VH9を充填するビアV9を形成するとともに、絶縁層83上に最上層の配線層74を形成する。
次いで、図14(b)に示す工程では、最下層の配線層43の所要の箇所に画定される外部接続用パッドP1を露出させるための開口部34Xを有するソルダレジスト層34を絶縁層33の下面に積層する。このソルダレジスト層34は、例えば感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、ソルダレジスト層34の開口部34Xから配線層43の一部が外部接続用パッドP1として露出される。なお、必要に応じて、ソルダレジスト層34の開口部34Xから露出された配線層43(つまり、外部接続用パッドP1)上に、例えばNi層とAu層を順に積層するようにしてもよい。これらNi層やAu層は、例えば無電解めっき法により形成することができる。
以上の製造工程により、図1に示した配線基板10を製造することができる。
次に、上記半導体装置90の製造方法について説明する。
図15に示す工程では、外部接続用パッドP1上に外部接続端子96を形成する。例えば外部接続用パッドP1上に、適宜フラックスを塗布した後、外部接続端子96(ここでは、はんだボール)を搭載し、240〜260℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。
また、図15に示す工程では、配線基板10に半導体チップ91を実装する。具体的には、配線基板10の配線層74(パッド)上に、半導体チップ91のバンプ92をフリップチップ接合する。続いて、フリップチップ接合された半導体チップ91と配線基板10との間に、アンダーフィル樹脂95(図3参照)を充填し、そのアンダーフィル樹脂95を硬化する。以上の製造工程により、図3に示した半導体装置90を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
(1)絶縁層53の上面53Aを、その絶縁層53の貫通孔VH6の内側面よりも平滑な面とした。このため、例えばスパッタ法により、絶縁層53の上面53Aに金属膜(例えば、シード層75A)を均一に形成することができる。したがって、粗化面にシード層75Aを形成する場合に比べて、シード層75Aを薄く形成することができる。さらに、絶縁層53の上面53Aは凹凸の少ない平滑面であるため、絶縁層53の上面53Aが凹凸の大きい粗化面である場合に比べて、シード層をエッチング除去する際の残渣の発生を抑制することができる。これらにより、絶縁層53の上面53Aに積層される配線層の微細化が進んだ場合であっても、その配線層の微細化に容易に対応することができる。
また、貫通孔VH6内の上部において、ビア64と貫通孔VH6の内側面(絶縁層53)との間に間隙S1を形成し、その間隙S1を充填するように配線層71を形成するようにした。ここで、貫通孔VH6の内側面が粗化面であるため、アンカー効果により、配線層71と絶縁層53との密着性を向上させることができる。すなわち、平滑面である絶縁層53の上面53A上にのみ配線層71を形成する場合に比べて、配線層71と絶縁層53との密着性を向上させることができる。
(2)ビア64の上端面64A上に、ビア64の上端面64Aよりも大径で、且つ貫通孔VH6よりも大径のパッド71Pを有する配線層71を形成するようにした。これにより、ビア64及び貫通孔VH6よりも大きな面積を持つパッド71Pによって間隙S1が被覆されるため、パッド71Pに溝部71Yが形成されることを抑制することができる。さらに、引出配線71Dに断線が発生することを好適に抑制することができる。
(3)ビア64上に、そのビア64の凹部64Xを充填してビア64と接続され、そのビア64の上端面64A(金属層66の上端面66A)よりも平坦に形成された上面71Aを有する配線層71を形成するようにした。このため、ビア64の上端面64AにビアV7を直接接続する場合に比べて、ビアV7と配線層71(ビア64)との接続信頼性を向上させることができる。
(4)上面71Aが平坦面である配線層71を被覆する絶縁層81を形成し、フォトリソグラフィ法により貫通孔VH7を絶縁層81に形成するようにした。絶縁層81が形成される配線層71の上面71Aが平坦面になっているため、フォトリソグラフィ法により、絶縁層81に小径の貫通孔VH7を高精度に形成することができる。
(5)絶縁層53に設けられた貫通孔VH6の内側面を粗化面とした。これにより、貫通孔VH6の内側面が平滑面である場合に比べて、ビア64と絶縁層53との接触面積を増大させることができる。このため、ビア64と絶縁層53との密着性が向上し、ビア64と絶縁層53との線膨張係数の差に起因した引っ張り力に対して強くなる。したがって、ビア64と絶縁層53との接続信頼性を向上させることができるとともに、ビア64が貫通孔VH6から抜けることを抑制することができる。
(他の実施形態)
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、貫通孔VH6の外周縁の全周囲に沿って間隙S1を形成するようにした。これに限らず、例えば貫通孔VH6の外周縁の一部分にのみ間隙S1を形成するようにしてもよいし、貫通孔VH6の外周縁に断続的に間隙S1を形成するようにしてもよい。
・上記実施形態では、配線層71の上面71Aを、その上面71A全面が絶縁層53の上面53Aと平行となるように形成するようにしたが、配線層71の上面71Aの形状はこれに限定されない。
例えば図16に示すように、配線層71の上面71AのうちビアV7と接続される部分の面71Bがビア64の上端面64Aよりも平坦面であれば、配線層71の上面71Aに配線層62側に凹む凹部71Xが形成されていてもよい。ビアV7と接続される部分の配線層71の上面(つまり、面71B)がビア64の上端面64A(金属層66の上端面66A)よりも平坦面であれば、上記実施形態の(3),(4)の効果と同様の効果を奏することができる。
・図17及び図18に示すように、1つのパッド71Pに対して複数(図18では4つ)のビアV7を接続するようにしてもよい。すなわち、複数のビアV7を介して配線層71と配線層72とを電気的に接続するようにしてもよい。例えば、1つのパッド71Pに対して、貫通孔VH6の上側の開口径Φ3よりも小径に設定されたビアV7を複数個接続するようにしてもよい。すなわち、ビアV7が充填される貫通孔VH7の上側の開口径Φ4(ビアV7の直径)は、貫通孔VH6の開口径Φ3よりも小径に設定されている。例えば、貫通孔VH7の開口径Φ4は、貫通孔VH6の開口径Φ3の0.1〜0.2倍程度の大きさであることが好ましい。なお、貫通孔VH6の開口径Φ3を例えば50〜70μm程度とすることができ、貫通孔VH7の開口径Φ4を例えば5〜10μm程度とすることができる。
また、各ビアV7(各貫通孔VH7)は、パッド71P上のうち貫通孔VH6の外周縁よりも中心側の領域に形成されることが好ましい。例えば、各ビアV7(各貫通孔VH7)は、金属層66の上端面66Aの直上に形成されることが好ましい。具体的には、貫通孔VH6の外周縁から貫通孔VH7の下側の開口端までの距離D1を、例えば貫通孔VH6の開口径Φ3の15〜30%程度の長さ(例えば、10〜15μm程度)に設定することが好ましい。このような位置にビアV7を形成することにより、ビアV7を上記間隙S1と平面視で重ならない位置に形成することができる。また、配線層71(パッド71P)の上面71Aに凹部71Xが形成される場合であっても、上記位置にビアV7を形成することにより、ビアV7を平坦な面71B上に形成することができる。これらにより、ビアV7とパッド71Pとの接続信頼性を向上させることができる。なお、隣接するビアV7の間隔の距離D2は、例えば10〜15μm程度とすることができる。
このように、1つのパッド71Pに対して小径のビアV7を複数個接続することにより、各貫通孔VH7のアスペクト比を小さくすることができるため、ビアV7の充填性を向上させることができる。これにより、ボイドレスのビアV7を容易に形成することができるため、ビアV7とパッド71Pとの接続信頼性を向上させることができる。
なお、図19に示すように、1つのパッド71Pに対して複数のビアV7を接続する場合であっても、上記実施形態と同様に、配線層72の上面にビアV8が形成され、そのビアV8を介して配線層72と配線層73とが電気的に接続される。
・上記実施形態の配線層71における引出配線71Dを省略してもよい。すなわち、配線層71を、パッド71Pのみを有する配線層としてもよい。
・上記実施形態における貫通孔VH1〜VH9及びビアV1〜V5,64,V7〜V9の断面形状は特に限定されない。例えば、貫通孔VH1〜VH9及びビアV1〜V5,64,V7〜V9をストレート形状(断面視略矩形状)に形成するようにしてもよい。
・図20に示すように、最上層の配線層74上に金属層79を形成するようにしてもよい。金属層79の例としては、配線層74の上面から、Ni層/Au層を順に積層した金属層、Ni層/Pd層/Au層を順に積層した金属層、Ni層/Pd層/Ag層を順に積層した金属層、Ni層/Pd層/Ag層/Au層を順に積層した金属層を挙げることができる。これらNi層、Au層、Pd層、Ag層としては、例えば無電解めっき法により形成された金属層(無電解めっき金属層)を用いることができる。
・あるいは、配線層74上にOSP膜を形成するようにしてもよい。
・上記実施形態における配線基板10における配線層41,42,43,61,62及び絶縁層31,32,33,51,52,53の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記実施形態における微細配線構造70における配線層71〜74及び絶縁層81〜83の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記実施形態では、コア基板20を有するコア付きビルドアップ基板上に微細配線構造70を形成するようにしたが、微細配線構造70の下層の構造は特に限定されない。例えば、コア基板を含まないコアレス基板上に微細配線構造70を形成するようにしてもよい。
10 配線基板
53 絶縁層(第1絶縁層)
53A 上面(表面)
62 配線層(第1配線層)
62A 上面(表面)
64 ビア(第1ビア)
63 導電層
64A,66A 上端面(端面)
64X 凹部
65 金属層(無電解めっき層)
66 金属層(第1電解めっき層)
70 微細配線構造
71 配線層(第2配線層)
71A 上面(表面)
71P パッド
72 配線層(第3配線層)
74 配線層(最外層の配線層)
75 シード層
76 金属層(第2電解めっき層)
77 金属膜(第1金属膜)
78 金属膜(第2金属膜)
81 絶縁層(第2絶縁層)
81A 上面(表面)
90 半導体装置
91 半導体チップ
S1 間隙
V7 ビア(第2ビア)
VH6 貫通孔(第1貫通孔)
VH7 貫通孔(第2貫通孔)

Claims (10)

  1. 第1配線層を被覆する第1絶縁層と、
    前記第1絶縁層の表面に開口し、前記第1配線層の表面を露出する第1貫通孔と、
    前記第1貫通孔内に設けられ、前記第1絶縁層の表面に露出する端面を有する第1ビアと、
    前記第1貫通孔内に設けられ、前記第1絶縁層と前記第1ビアとの間に設けられた間隙と、
    前記第1絶縁層の表面と前記第1ビアの端面上に積層され、前記間隙を充填するとともに、前記第1貫通孔よりも平面形状の大きいパッドを有する第2配線層と、を有し、
    前記間隙は、前記第1ビアの側面と前記第1貫通孔の内側面との間に形成されており、
    前記第1絶縁層の表面は、前記第1貫通孔の内側面よりも表面粗度が低いことを特徴とする配線基板。
  2. 前記第1ビアは、前記端面に前記第1配線層側に凹む凹部を有し、
    前記第2配線層は、前記凹部を充填することを特徴とする請求項1に記載の配線基板。
  3. 前記第2配線層は、前記第1ビアの端面よりも平坦な面を有することを特徴とする請求項1又は2に記載の配線基板。
  4. 前記第1ビアは、前記第1貫通孔の内側面の一部を被覆する無電解めっき層と、前記無電解めっき層上に形成された第1電解めっき層とを有し、
    前記第2配線層は、スパッタ膜により形成され、前記第1絶縁層の表面と、前記第1ビアの端面と、前記間隙に露出する前記第1貫通孔の内側面と、前記間隙に露出する前記第1ビアの表面とを被覆する第1金属膜と、スパッタ膜により形成され、前記第1金属膜上に形成された第2金属膜と、前記第2金属膜上に形成された第2電解めっき層とを有することを特徴とする請求項1〜3のいずれか1つに記載の配線基板。
  5. 前記無電解めっき層は、銅層であり、
    前記第1金属膜は、チタン、窒化チタン、タンタル、窒化タンタル又はクロムからなる金属膜であり、
    前記第2金属膜は、銅又は銅合金からなる金属膜であることを特徴とする請求項4に記載の配線基板。
  6. 前記第2配線層を被覆する第2絶縁層と、
    前記第2絶縁層の表面に開口し、前記パッドの表面を露出する第2貫通孔と、
    前記第2貫通孔を充填し、前記第1ビアよりも小径の第2ビアと、
    前記第2絶縁層上に積層され、前記第2ビアを介して前記第2配線層と接続される第3配線層と、を有し、
    前記パッドは、前記第1ビアと平面視で重なる領域において複数の前記第2ビアと接続されていることを特徴とする請求項1〜5のいずれか1つに記載の配線基板。
  7. 前記第2絶縁層の厚さが前記第1絶縁層の厚さよりも薄く、前記第2配線層の厚さが前記第1配線層の厚さよりも薄いことを特徴とする請求項6に記載の配線基板。
  8. 前記第2配線層を含む微細配線構造を有する請求項1〜7のいずれか1つに記載の配線基板と、
    前記微細配線構造の最外層の配線層にフリップチップ実装された半導体チップと、
    を有することを特徴とする半導体装置。
  9. 第1配線層を被覆するように第1絶縁層を形成する工程と、
    前記第1絶縁層の表面に、前記第1配線層の表面を露出する第1貫通孔を形成する工程と、
    前記第1貫通孔を充填するとともに、前記第1絶縁層の表面を被覆する導電層を形成する工程と、
    前記第1絶縁層の表面から突出した前記導電層と前記第1絶縁層の表面とを研磨し、前記第1絶縁層の表面を平滑化するとともに、前記第1絶縁層の表面に露出する端面を有する第1ビアを形成する工程と、
    前記第1ビアの一部をエッチングし、前記第1ビアの側面と前記第1貫通孔の内側面との間に間隙を形成する工程と、
    前記第1ビアの端面上及び前記第1絶縁層の表面上に、前記間隙を充填するとともに、前記第1貫通孔よりも平面形状の大きいパッドを有する第2配線層を形成する工程と、
    を有することを特徴とする配線基板の製造方法。
  10. 前記導電層を形成する工程は、
    無電解めっき法により、前記第1絶縁層の表面、前記第1貫通孔の内側面及び前記第1貫通孔から露出する前記第1配線層の表面を被覆する無電解めっき層を形成する工程と、
    電解めっき法により、前記無電解めっき層上に第1電解めっき層を形成する工程と、を有し、
    前記間隙を形成する工程では、前記第1電解めっき層に対して前記無電解めっき層の一部を選択的に除去することを特徴とする請求項9に記載の配線基板の製造方法。
JP2013181381A 2013-09-02 2013-09-02 配線基板、半導体装置及び配線基板の製造方法 Active JP6228785B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013181381A JP6228785B2 (ja) 2013-09-02 2013-09-02 配線基板、半導体装置及び配線基板の製造方法
US14/469,782 US9565775B2 (en) 2013-09-02 2014-08-27 Wiring board, semiconductor device, and method of manufacturing wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013181381A JP6228785B2 (ja) 2013-09-02 2013-09-02 配線基板、半導体装置及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2015050343A JP2015050343A (ja) 2015-03-16
JP6228785B2 true JP6228785B2 (ja) 2017-11-08

Family

ID=52582972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013181381A Active JP6228785B2 (ja) 2013-09-02 2013-09-02 配線基板、半導体装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9565775B2 (ja)
JP (1) JP6228785B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847315B2 (en) * 2013-08-30 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packages, packaging methods, and packaged semiconductor devices
TWI554174B (zh) 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
CN109788653B (zh) * 2017-11-15 2022-05-27 奥特斯奥地利科技与系统技术有限公司 具有不同表面精饰的部件承载件及其制造方法
US11195801B2 (en) * 2018-11-28 2021-12-07 Intel Corporation Embedded reference layers for semiconductor package substrates
KR20220089715A (ko) * 2019-08-23 2022-06-28 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
JP7409031B2 (ja) * 2019-11-18 2024-01-09 Toppanホールディングス株式会社 ガラスコア多層配線基板及びその製造方法
JP2022108637A (ja) * 2021-01-13 2022-07-26 新光電気工業株式会社 配線基板及び配線基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151623A (ja) * 2000-11-10 2002-05-24 Shigetaka Ooto ブラインドホ−ルがめつきによって穴埋めされた2メタルレイヤ−テ−プbga(tbga)の製造方法
JP2003023252A (ja) 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP5191074B2 (ja) 2001-07-10 2013-04-24 イビデン株式会社 多層プリント配線板
JP2003229668A (ja) * 2002-12-16 2003-08-15 Toshiba Corp 多層配線装置の製造方法
JP5221887B2 (ja) * 2007-03-22 2013-06-26 京セラSlcテクノロジー株式会社 配線基盤の製造方法
JP5322531B2 (ja) * 2008-05-27 2013-10-23 新光電気工業株式会社 配線基板の製造方法
JP2010232590A (ja) * 2009-03-30 2010-10-14 Sanyo Electric Co Ltd 回路基板の製造方法
US8929090B2 (en) * 2010-01-22 2015-01-06 Nec Corporation Functional element built-in substrate and wiring substrate
US8610001B2 (en) * 2010-05-21 2013-12-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5385967B2 (ja) * 2011-12-22 2014-01-08 イビデン株式会社 配線板及びその製造方法

Also Published As

Publication number Publication date
JP2015050343A (ja) 2015-03-16
US9565775B2 (en) 2017-02-07
US20150062851A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6324876B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9859201B2 (en) Wiring substrate, semiconductor device, and method for manufacturing wiring substrate
JP6228785B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9681546B2 (en) Wiring substrate and semiconductor device
JP6266907B2 (ja) 配線基板及び配線基板の製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7202784B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6530298B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6951838B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2008300507A (ja) 配線基板とその製造方法
JP6543559B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6690929B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6244138B2 (ja) 配線基板及び配線基板の製造方法
JP6182309B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7198154B2 (ja) 配線基板、及び配線基板の製造方法
US11594478B2 (en) Wiring substrate, semiconductor package and method of manufacturing wiring substrate
JP6368635B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5511922B2 (ja) 配線基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171016

R150 Certificate of patent or registration of utility model

Ref document number: 6228785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150