JP6247032B2 - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

配線基板、半導体装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP6247032B2
JP6247032B2 JP2013138202A JP2013138202A JP6247032B2 JP 6247032 B2 JP6247032 B2 JP 6247032B2 JP 2013138202 A JP2013138202 A JP 2013138202A JP 2013138202 A JP2013138202 A JP 2013138202A JP 6247032 B2 JP6247032 B2 JP 6247032B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
wiring
hole
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013138202A
Other languages
English (en)
Other versions
JP2015012237A (ja
Inventor
清水　規良
規良 清水
小山　利徳
利徳 小山
六川　昭雄
昭雄 六川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013138202A priority Critical patent/JP6247032B2/ja
Priority to US14/317,529 priority patent/US9167692B2/en
Publication of JP2015012237A publication Critical patent/JP2015012237A/ja
Application granted granted Critical
Publication of JP6247032B2 publication Critical patent/JP6247032B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
従来、ビルドアップ工法によって形成される多層配線を有する配線基板が知られている。（例えば、特許文献１，２参照）。ビルドアップ工法では、絶縁層の形成、貫通孔の形成、電解めっきを使用する配線形成などを繰り返すことによって多層配線を形成することができる。
近年では、半導体チップなどの電子部品の高性能化に伴って、その電子部品が実装される配線基板の配線層のさらなる微細化が進められている。
特開２００３−０２３２５２号公報 特開２００３−０２３２５３号公報
ところで、セミアディティブ法を使用して多層配線を形成する際には、配線層上の絶縁層にレーザで貫通孔を形成した後に、貫通孔内にビアを形成する前に、貫通孔内の樹脂スミアを除去するためのデスミア処理を行う必要がある。このデスミア処理により、絶縁層の表面もエッチングされ、その表面が粗面化される。これにより、アンカー効果によって絶縁層上に配線層を密着性良く形成することができる。しかしながら、絶縁層の表面が粗面化されると、その絶縁層上に微細な配線層を形成する際の妨げとなる。例えば、配線層が狭ピッチ化されると、絶縁層の表面の凹凸に起因して、シード層をエッチングする際に残渣が発生しやすくなり、配線層間で電気ショート（短絡）が発生しやすくなる。このため、絶縁層の表面が粗面化されると、配線層の微細化（狭ピッチ化）に対応することが困難になる。
本発明の一観点によれば、第１配線層と、前記第１配線層を被覆する第１絶縁層と、前記第１絶縁層の表面に開口し、前記第１配線層の表面を露出する第１貫通孔と、前記第１貫通孔を充填するとともに、前記第１絶縁層の表面に露出する端面を有し、前記端面に前記第１絶縁層の表面よりも前記第１配線層側に凹む凹部を有する第１ビアと、前記第１絶縁層の表面と前記第１ビアの端面上に積層され、前記凹部を充填するとともに、前記第１ビアの端面よりも平坦な表面を有する第２配線層と、前記第２配線層を被覆する第２絶縁層と、前記第２絶縁層の表面に開口し、前記第２配線層の表面を露出する第２貫通孔と、前記第２貫通孔を充填するとともに、前記第１ビアよりも小径であり、前記第２配線層を介して前記第１ビア上に積み重ねられた第２ビアと、を有し、前記第１絶縁層の表面は、前記第１貫通孔の内面よりも表面粗度が低い。
本発明の一観点によれば、配線層の微細化に容易に対応することができるという効果を奏する。
（ａ）は、一実施形態の配線基板を示す概略断面図、（ｂ）は、（ａ）に示した配線基板の一部を拡大した拡大断面図。 （ａ），（ｂ）は、スタックビア構造のビアの平面配置を示す説明図。 一実施形態の半導体装置を示す概略断面図。 （ａ）〜（ｃ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）、（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）、（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）は、一実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、（ａ）に示した構造体の一部を拡大した拡大断面図。 （ａ）、（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）、（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）は、一実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、（ａ）に示した構造体の一部を拡大した拡大断面図。 （ａ）、（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）、（ｃ）は、一実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、（ａ）に示した構造体の一部を拡大した拡大断面図。 （ａ）、（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 一実施形態の半導体装置の製造方法を示す概略断面図。 変形例の配線基板の一部を拡大した拡大断面図。 変形例の配線基板を示す概略断面図。
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
図１（ａ）に示すように、配線基板１０は、厚さ方向の中間部にコア基板２０を有している。コア基板２０としては、例えば補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ基板を用いることができる。補強材としてはガラスクロスに限らず、例えばガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（Liquid Crystal Polymer：ＬＣＰ）織布やＬＣＰ不織布を用いることができる。また、熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えばポリイミド樹脂やシアネート樹脂などの樹脂材を用いることができる。コア基板２０の厚さは、例えば８０〜８００μｍ程度とすることができる。
コア基板２０には、所要の箇所（図１（ａ）では３箇所）に貫通孔２０Ｘが設けられている。貫通孔２０Ｘは、コア基板２０の上面２０Ａから下面２０Ｂまでを貫通するように形成されている。この貫通孔２０Ｘ内には、コア基板２０を厚さ方向に貫通する貫通電極２１が形成されている。貫通電極２１は、貫通孔２０Ｘ内に充填されている。この貫通電極２１は、図示は省略するが、例えば平面視略円形状に形成されている。その貫通電極２１の直径は、例えば５０〜１００μｍ程度とすることができる。また、貫通電極２１の材料としては、例えば銅（Ｃｕ）や銅合金を用いることができる。
コア基板２０の上面２０Ａには配線層２２が形成され、コア基板２０の下面２０Ｂには配線層２３が形成されている。これら配線層２２，２３は上記貫通電極２１を介して相互に電気的に接続されている。なお、配線層２２，２３の材料としては、例えば銅や銅合金を用いることができる。配線層２２，２３の厚さは、例えば１５〜３５μｍ程度とすることができる。
コア基板２０の下面２０Ｂには、上記配線層２３を被覆する絶縁層３１と、絶縁層３１の下面に積層された配線層４１と、配線層４１を被覆する絶縁層３２と、絶縁層３２の下面に積層された配線層４２とが順に積層されている。また、絶縁層３２の下面には、配線層４２を被覆する絶縁層３３と、絶縁層３３の下面に積層された配線層４３と、配線層４３の一部を被覆するように絶縁層３３の下面に積層されたソルダレジスト層３４とが順に積層されている。
絶縁層３１には、所要の箇所に、当該絶縁層３１を厚さ方向に貫通する貫通孔ＶＨ１が形成されている。この貫通孔ＶＨ１内には、配線層２３と配線層４１とを電気的に接続するビアＶ１が形成されている。このビアＶ１は、貫通孔ＶＨ１を充填するように形成されている。また、絶縁層３２には、所要の箇所に、当該絶縁層３２を厚さ方向に貫通する貫通孔ＶＨ２が形成されている。この貫通孔ＶＨ２内には、配線層４１と配線層４２とを電気的に接続するビアＶ２が形成されている。このビアＶ２は、貫通孔ＶＨ２を充填するように形成されている。絶縁層３３には、所要の箇所に、当該絶縁層３３を厚さ方向に貫通する貫通孔ＶＨ３が形成されている。この貫通孔ＶＨ３内には、配線層４２と配線層４３とを電気的に接続するビアＶ３が形成されている。このビアＶ３は、貫通孔ＶＨ３を充填するように形成されている。これら貫通孔ＶＨ１，ＶＨ２，ＶＨ３及びビアＶ１，Ｖ２，Ｖ３は、図１（ａ）において上側（コア基板２０側）から下側（配線層４３側）に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔ＶＨ１，ＶＨ２，ＶＨ３は、上側の開口端の開口径が下側の開口端の開口径よりも小径となる円錐台形状に形成され、ビアＶ１，Ｖ２，Ｖ３は、上面が下面よりも小径となる円錐台形状に形成されている。
ここで、配線層４１，４２，４３の厚さは例えば１５〜２０μｍ程度とすることができる。また、配線層２３の下面から絶縁層３１の下面までの厚さ、配線層４１の下面から絶縁層３２の下面までの厚さ、及び配線層４２の下面から絶縁層３３の下面までの厚さは、例えば１５〜３５μｍ程度とすることができる。なお、配線層４１，４２，４３及びビアＶ１，Ｖ２，Ｖ３の材料としては、例えば銅や銅合金を用いることができる。絶縁層３１，３２，３３の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層３１，３２，３３の材料としては、例えば熱硬化性を有する絶縁性樹脂を用いることができる。
ソルダレジスト層３４には、最下層の配線層４３の一部を外部接続用パッドＰ１として露出させるための開口部３４Ｘが形成されている。この外部接続用パッドＰ１には、配線基板１０をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子９６（図３参照）が接続されるようになっている。なお、必要に応じて、上記開口部３４Ｘから露出する配線層４３上にＯＳＰ（Organic Solderability Preservative）処理を施してＯＳＰ膜を形成し、そのＯＳＰ膜に上記外部接続端子９６を接続するようにしてもよい。また、上記開口部３４Ｘから露出する配線層４３上に金属層を形成し、その金属層に上記外部接続端子９６を接続するようにしてもよい。金属層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）や、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、上記Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、上記Ａｕ層はＡｕ又はＡｕ合金からなる金属層、上記Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。なお、上記開口部３４Ｘから露出する配線層４３（あるいは、配線層４３上にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、外部接続端子としてもよい。
上記開口部３４Ｘ及び外部接続用パッドＰ１の平面形状は例えば円形状であり、その直径は例えば２００〜３００μｍ程度とすることができる。配線層４３の下面からソルダレジスト層３４の下面までの厚さは、例えば２０〜４０μｍ程度とすることができる。なお、ソルダレジスト層３４の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。
一方、コア基板２０の上面２０Ａには、上記配線層２２を被覆する絶縁層５１と、絶縁層５１の上面に積層された配線層６１と、配線層６１を被覆する絶縁層５２と、絶縁層５２の上面に積層された配線層６２と、配線層６２を被覆する絶縁層５３とが順に積層されている。
絶縁層５１には、所要の箇所に、当該絶縁層５１を厚さ方向に貫通する貫通孔ＶＨ４が形成されている。この貫通孔ＶＨ４内には、配線層２２と配線層６１とを電気的に接続するビアＶ４が形成されている。このビアＶ４は、貫通孔ＶＨ４を充填するように形成されている。また、絶縁層５２には、所要の箇所に、当該絶縁層５２を厚さ方向に貫通する貫通孔ＶＨ５が形成されている。この貫通孔ＶＨ５内には、配線層６１と配線層６２とを電気的に接続するビアＶ５が形成されている。このビアＶ５は、貫通孔ＶＨ５を充填するように形成されている。これら貫通孔ＶＨ４，ＶＨ５及びビアＶ４，Ｖ５は、図１（ａ）において下側（コア基板２０側）から上側に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔ＶＨ４，ＶＨ５は、上側の開口端の開口径が下側の開口端の開口径よりも大径となる逆円錐台形状に形成され、ビアＶ４，Ｖ５は、上面が下面よりも大径となる逆円錐台形状に形成されている。
ここで、配線層６１，６２の厚さは例えば１５〜２０μｍ程度とすることができる。また、配線層２２の上面から絶縁層５１の上面までの厚さ、配線層６１の上面から絶縁層５２の上面までの厚さ、及び配線層６２の上面から絶縁層５３の上面までの厚さは例えば１５〜３５μｍ程度とすることができる。なお、配線層６１，６２及びビアＶ４，Ｖ５の材料としては、例えば銅や銅合金を用いることができる。絶縁層５１，５２，５３の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層５１，５２，５３の材料としては、例えば熱硬化性を有する絶縁性樹脂を用いることができる。
図１（ｂ）に示すように、絶縁層５３には、当該絶縁層５３の上面５３Ａの所要の箇所に開口し、当該絶縁層５３を厚さ方向に貫通して配線層６２の上面（表面）の一部を露出する貫通孔ＶＨ６が形成されている。貫通孔ＶＨ６は、図１（ｂ）において下側（配線層６２側）から上側（絶縁層５３の上面５３Ａ側）に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔ＶＨ６は、上側の開口端Ａ１の開口径Φ１が下側の開口端Ａ２の開口径Φ２よりも大径となる逆円錐台形状に形成されている。この場合の貫通孔ＶＨ６は、断面視略逆台形状に形成されるとともに、平面視略円形状に形成されている。
なお、貫通孔ＶＨ６の深さは、例えば１５〜３５μｍ程度とすることができる。また、貫通孔ＶＨ６の開口径Φ１を例えば５０〜６０μｍ程度とすることができ、貫通孔ＶＨ６の開口径Φ２を例えば４０〜５０μｍ程度とすることができる。
絶縁層５３の上面５３Ａは、凹凸が少ない平滑面（低粗度面）である。例えば、絶縁層５３の上面５３Ａは、貫通孔ＶＨ６の内面よりも表面粗度が低くなっている。絶縁層５３の上面５３Ａの粗度は、表面粗さＲａ値で例えば１０〜２００ｎｍ程度となるように設定されている。ここで、表面粗さＲａ値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。
貫通孔ＶＨ６内には、配線層６２と上記絶縁層５３の上面５３Ａ上に形成された配線層７１とを電気的に接続するビア６４が形成されている。このビア６４は、絶縁層５３を厚さ方向に貫通するように形成されている。また、ビア６４は、貫通孔ＶＨ６を充填するように形成されている。ビア６４は、貫通孔ＶＨ６と同様に、図１（ｂ）において下側（配線層６２側）から上側（配線層７１側）に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、ビア６４は、端面６４Ａが下面よりも大径となる逆円錐台形状に形成されている。なお、ビア６４の端面６４Ａの直径は例えば５０〜６０μｍ程度とすることができ、ビア６４の下面の直径は例えば４０から５０μｍ程度とすることができる。
ビア６４の端面６４Ａには、絶縁層５３の上面５３Ａよりも下層の配線層６２側（下方）に向かって凹む凹部６４Ｘが形成されている。凹部６４Ｘは、例えば断面視略半楕円状に形成されている。すなわち、凹部６４Ｘの底面が上面５３Ａよりも下方に向かって湾曲状に凹む曲面に形成されている。
絶縁層５３の上面５３Ａには、配線層６１，６２よりも微細な配線層が積層された微細配線構造７０が積層されている。微細配線構造７０は、絶縁層５３上に積層された配線層７１と、配線層７１を被覆する絶縁層８１と、絶縁層８１の上面に積層された配線層７２と、配線層７２を被覆する絶縁層８２と、絶縁層８２の上面に積層された配線層７３と、配線層７３を被覆する絶縁層８３と、絶縁層８３の上面に積層された配線層７４とが順に積層された構造を有している。
配線層７１〜７４は、微細配線構造７０よりも下方に形成された配線層６１，６２等よりも微細に形成された配線層である。例えば、配線層６１，６２は、ライン／スペース（Ｌ／Ｓ）＝１０μｍ／１０μｍ程度の配線である。これに対し、配線層７１〜７４は、例えばＬ／Ｓ＝５μｍ／５μｍ未満の微細配線である。例えば、配線層７１は、Ｌ／Ｓ＝３〜４μｍ／３〜４μｍ程度の微細配線であり、配線層７２，７３，７４は、Ｌ／Ｓ＝２μｍ／２μｍ程度の微細配線である。また、配線層７１〜７４は、微細配線構造７０よりも下方に形成された配線層６１，６２等よりも薄い配線層である。例えば、配線層７１〜７３の厚さは１〜５μｍ（好適には２．５〜３．０μｍ）程度とすることができ、配線層７４の厚さは５〜１０μｍ程度とすることができる。これら配線層７１〜７４は、例えば配線層７１〜７３上に形成された絶縁層８１〜８３と同等の厚さ、又は配線層７１〜７３上に形成された絶縁層８１〜８３よりも薄く形成されていることが好ましい。
配線層７１は、ビア６４の端面６４Ａと接続するように、絶縁層５３の上面５３Ａ上に積層されている。配線層７１は、ビア６４の凹部６４Ｘを充填するとともに、ビア６４の周囲に形成された絶縁層５３の上面５３Ａの一部を被覆するように形成されている。配線層７１の上面７１Ａは平坦面である。配線層７１の上面７１Ａは、ビア６４の端面６４Ａよりも平坦に形成されている。例えば、配線層７１の上面７１Ａは、絶縁層５３の上面５３Ａと平行な平坦面に形成されている。
絶縁層８１には、当該絶縁層８１の上面８１Ａの所要の箇所に開口し、当該絶縁層８１を厚さ方向に貫通して上記配線層７１の上面７１Ａの一部を露出する貫通孔ＶＨ７が形成されている。貫通孔ＶＨ７は、図１（ｂ）において下側（配線層７１側）から上側（配線層７２側）に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔ＶＨ７は、上側の開口端Ａ３の開口径Φ３が下側の開口端Ａ４の開口径Φ４よりも大径となる逆円錐台形状に形成されている。この場合の貫通孔ＶＨ７は、断面視略逆台形状に形成されるとともに、平面視略円形状に形成されている。絶縁層８１の材料としては、例えば微細配線構造７０よりも下方に形成された絶縁層５１〜５３等とは異なる絶縁性樹脂を用いることが好ましい。絶縁層８１の材料としては、例えば感光性を有する絶縁性樹脂を用いることが好ましい。このような絶縁層８１の材料としては、例えばフェノール樹脂やポリイミド樹脂などの絶縁性樹脂を用いることができる。
ここで、貫通孔ＶＨ７の開口径Φ３は、上記貫通孔ＶＨ６の開口径Φ１よりも小径に設定されている。さらに、本例の貫通孔ＶＨ７の開口径Φ３は、貫通孔ＶＨ６の開口径Φ２よりも小径に設定されている。例えば、貫通孔ＶＨ７の開口径Φ３は、貫通孔ＶＨ６の開口径Φ２の０．１〜０．５倍程度の大きさであることが好ましい。なお、貫通孔ＶＨ７の開口径Φ３を例えば１０〜２０μｍ程度とすることができ、貫通孔ＶＨ７の開口径Φ４を例えば５〜１５μｍ程度とすることができる。
また、貫通孔ＶＨ７は、貫通孔ＶＨ６よりも浅く形成されている。貫通孔ＶＨ７の深さは、貫通孔ＶＨ６の深さの０．１〜０．５倍程度の深さであることが好ましい。この貫通孔ＶＨ７の深さは、例えば３〜５μｍ程度とすることができる。なお、配線層７１の上面７１Ａから絶縁層８１の上面８１Ａまでの厚さは例えば３〜５μｍ程度とすることができる。この配線層７１の上面７１Ａから絶縁層８１の上面８１Ａまでの厚さは、例えば貫通孔ＶＨ７の開口径Φ３の０．５倍程度の厚さであることが好ましい。
貫通孔ＶＨ７内には、配線層７１と配線層７２とを電気的に接続するビア７５が形成されている。このビア７５は、絶縁層８１を厚さ方向に貫通するように形成されている。また、ビア７５は、貫通孔ＶＨ７を充填するように形成されている。ビア７５は、貫通孔ＶＨ７と同様に、図１（ｂ）において下側（配線層７１側）から上側（配線層７２側）に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、ビア７５は、上面が下面よりも大径となる逆円錐台形状に形成されている。なお、ビア７５の上面の直径は例えば１０〜２０μｍ程度とすることができ、ビア７５の下面の直径は例えば５〜１５μｍ程度とすることができる。
貫通孔ＶＨ７及びビア７５は、下層の貫通孔ＶＨ６及びビア６４の真上に設けられている。具体的には、ビア７５（貫通孔ＶＨ７）とビア６４（貫通孔ＶＨ６）とは、配線基板１０の積層方向（垂直方向、図中の上下方向）に沿って直線状に積み重ねられて相互に接続されている。すなわち、本例のビア７５（貫通孔ＶＨ７）は、ビア６４（貫通孔ＶＨ６）の真上に配線層７１を介して積み重ねられた（スタックされた）スタックビア構造のビア（貫通孔）である。このように、ビア６４の真上には、上面７１Ａが平坦面である配線層７１と、直径がビア６４の１／２以下のビア７５とがスタックされている。
図２（ａ）に示すように、本例のビア７５は、その上面の中心がビア６４の端面６４Ａの中心に平面視で略一致するように設けられている。この場合に、ビア７５は、ビア６４よりも小径のビアであるため、その上面全面がビア６４の上面と平面視で重なるように設けられる。なお、図２（ｂ）に示すように、ビア７５は、その上面の中心が平面視でビア６４の外周側に偏倚させて設けるようにしてもよい。この場合であっても、ビア７５は、その上面全面がビア６４の上面と平面視で重なるように設けられることが好ましい。
また、ビア７５は、そのビア７５と絶縁層８１との界面が、ビア６４と絶縁層５３との界面と平面視でずれた位置に配設されるように、ビア６４上に積み重ねられることが好ましい。
図１（ｂ）に示すように、配線層７２は、ビア７５の上面と接続するように、絶縁層８１の上面８１Ａ上に積層されている。なお、配線層７１，７２及びビア７５の材料としては、例えば銅や銅合金を用いることができる。
絶縁層８２には、所要の箇所に、当該絶縁層８２を厚さ方向に貫通する貫通孔ＶＨ８が形成されている。この貫通孔ＶＨ８内には、配線層７２と配線層７３とを電気的に接続するビア７６が形成されている。このビア７６は、貫通孔ＶＨ８を充填するように形成されている。絶縁層８３には、所要の箇所に、当該絶縁層８３を厚さ方向に貫通する貫通孔ＶＨ９が形成されている。この貫通孔ＶＨ９内には、配線層７３と配線層７４とを電気的に接続するビア７７が形成されている。このビア７７は、貫通孔ＶＨ９を充填するように形成されている。これら貫通孔ＶＨ８，ＶＨ９及びビア７６，７７は、図１（ｂ）において下側（配線層７２側）から上側（配線層７４側）に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔ＶＨ８，ＶＨ９は、上側の開口端の開口径が下側の開口端の開口径よりも大径となる逆円錐台形状に形成され、ビア７６，７７は、上面が下面よりも大径となる逆円錐台形状に形成されている。
貫通孔ＶＨ８，ＶＨ９及びビア７６，７７は、下層の貫通孔ＶＨ７及びビア７５の真上に設けられている。具体的には、ビア７５とビア７６，７７とは、配線基板１０の積層方向に沿って直線状に積み重ねられて相互に接続されている。すなわち、本例のビア７６は、ビア７５の真上に配線層７２を介してスタックされたスタックビア構造のビアであり、ビア７７は、ビア７６の真上に配線層７３を介してスタックされたスタックビア構造のビアである。
ここで、絶縁層８１〜８３は、微細配線構造７０よりも下方に形成された絶縁層５１〜５３等よりも薄く形成されている。例えば、配線層７１の上面７１Ａから絶縁層８１の上面８１Ａまでの厚さ、配線層７２の上面から絶縁層８２の上面までの厚さ、及び配線層７３の上面から絶縁層８３の上面までの厚さは、例えば１〜２０μｍ（好適には、３〜５μｍ）程度とすることができる。なお、配線層７３，７４及びビア７６，７７の材料としては、例えば銅や銅合金を用いることができる。絶縁層８２，８３の材料としては、絶縁層８１と同様に、例えば微細配線構造７０よりも下方に形成された絶縁層５１〜５３等とは異なる絶縁性樹脂を用いることが好ましい。また、絶縁層８２，８３の材料としては、例えば感光性を有する絶縁性樹脂を用いることが好ましい。このような絶縁層８２，８３の材料としては、例えばフェノール樹脂やポリイミド樹脂などの絶縁性樹脂を用いることができる。
次に、半導体装置９０の構造について説明する。
図３に示すように、半導体装置９０は、上記配線基板１０と、半導体チップ９１と、アンダーフィル樹脂９５と、外部接続端子９６とを有している。
半導体チップ９１は、配線基板１０にフリップチップ実装されている。すなわち、半導体チップ９１の回路形成面（図３では、下面）に配設されたバンプ９２を微細配線構造７０の最外層の配線層７４（パッド）に接合することにより、半導体チップ９１は、バンプ９２を介して配線層７４と電気的に接続されている。
半導体チップ９１としては、例えばＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ９１としては、例えばＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。この半導体チップ９１の大きさは、例えば平面視で３ｍｍ×３ｍｍ〜１２ｍｍ×１２ｍｍ程度とすることができる。また、半導体チップ９１の厚さは、例えば５０〜１００μｍ程度とすることができる。
また、上記バンプ９２としては、例えば金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＡｕの合金、ＳｎとＣｕの合金、Ｓｎと銀（Ａｇ）の合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
アンダーフィル樹脂９５は、配線基板１０と半導体チップ９１との隙間を充填するように設けられている。アンダーフィル樹脂９５の材料としては、例えばエポキシ樹脂などの絶縁性樹脂を用いることができる。
外部接続端子９６は、配線基板１０の外部接続用パッドＰ１上に形成されている。この外部接続端子９６は、例えば図示しないマザーボード等の実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子９６としては、例えばはんだボールやリードピンを用いることができる。なお、本例では、外部接続端子９６として、はんだボールを用いている。
次に、配線基板１０及び半導体装置９０の作用について説明する。
絶縁層５３の上面５３Ａを、その絶縁層５３の貫通孔ＶＨ６の内面よりも平滑な面とした。このため、例えばスパッタ法により、絶縁層５３の上面５３Ａに金属膜（例えば、シード層）を均一に形成することができる。さらに、絶縁層５３の上面５３Ａは凹凸の少ない平滑面であるため、絶縁層５３の上面５３Ａが凹凸の大きい粗化面である場合に比べて、シード層をエッチング除去する際の残渣の発生を抑制することができる。
また、ビア６４上に、そのビア６４の凹部６４Ｘを充填してビア６４と接続され、そのビア６４の端面６４Ａよりも平坦に形成された上面７１Ａを有する配線層７１を形成するようにした。このため、例えば絶縁層５３の上面５３Ａを平滑化する際などにビア６４の端面６４Ａに凹部６４Ｘが形成された場合であっても、上面７１Ａが平坦な配線層７１（パッド）が形成されることになる。したがって、凹部６４Ｘを有する端面６４Ａに直接ビア７５をスタックする場合に比べて、平坦面である上面７１Ａにビア７５の底部を好適に接続することができる。すなわち、ビア６４の端面６４Ａにビア７５を直接接続する場合に比べて、ビア７５と配線層７１（ビア６４）との接続信頼性を向上させることができる。これにより、ビア６４の真上に、配線層７１を介してビア７５を好適にスタックすることができるため、配線密度の向上を図ることができる。
次に、上記配線基板１０の製造方法について説明する。
まず、図４（ａ）に示す工程では、例えばコア基板２０となる銅張積層板（Copper Clad Laminate：ＣＣＬ）に貫通孔２０Ｘを形成し、電解めっきやペースト充填等の方法により貫通孔２０Ｘ内に貫通電極２１を形成する。その後、サブトラクティブ法により、コア基板２０の上面２０Ａに配線層２２を形成するとともに、コア基板２０の下面２０Ｂに配線層２３を形成する。
次に、図４（ｂ）に示す工程では、コア基板２０の下面２０Ｂ及び配線層２３を被覆する絶縁層３１を形成するとともに、コア基板２０の上面２０Ａ及び配線層２２を被覆する絶縁層５１を形成する。これら絶縁層３１，５１は、例えばコア基板２０に樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１３０〜２００℃程度の温度で熱処理して硬化させることにより形成することができる。上記樹脂フィルムとしては、例えばエポキシ樹脂等の熱硬化性樹脂のフィルムを用いることができる。
続いて、図４（ｃ）に示す工程では、配線層２３の下面の一部が露出されるように絶縁層３１の所定箇所に貫通孔ＶＨ１を形成するとともに、配線層２２の上面の一部が露出されるように絶縁層５１の所定箇所に貫通孔ＶＨ４を形成する。これら貫通孔ＶＨ１，ＶＨ４は、例えばＣＯ２レーザやＵＶ−ＹＡＧレーザ等によるレーザ加工法によって形成することができる。なお、絶縁層３１，５１が感光性樹脂を用いて形成されている場合には、例えばフォトリソグラフィ法により所要の貫通孔ＶＨ１，ＶＨ４を形成するようにしてもよい。
次いで、貫通孔ＶＨ１，ＶＨ４をレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔ＶＨ１，ＶＨ４の底部に露出する配線層２２，２３の露出面に付着した樹脂スミアを除去する。
続いて、図５（ａ）に示す工程では、絶縁層３１の貫通孔ＶＨ１内にビアＶ１を形成するとともに、そのビアＶ１を介して配線層２３と電気的に接続される配線層４１を絶縁層３１の下面に積層する。また、絶縁層５１の貫通孔ＶＨ４内にビアＶ４を形成するとともに、そのビアＶ４を介して配線層２２と電気的に接続される配線層６１を絶縁層５１の上面に積層する。これらビアＶ１，Ｖ４及び配線層４１，６１は、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。このような配線形成方法により、例えば銅や銅合金からなるめっき金属によってビアＶ１，Ｖ４及び配線層４１，６１が形成される。
次に、図４（ｂ）〜図５（ａ）に示した工程と同様の工程を再度実行することにより、図５（ｂ）に示すように、コア基板２０の下面２０Ｂ側に絶縁層３２と配線層４２を積層するとともに、コア基板２０の上面２０Ａ側に絶縁層５２と配線層６２を積層する。
続いて、図４（ｂ）及び図４（ｃ）に示した工程と同様の工程を再度実行することにより、図６（ａ）に示すように、絶縁層３２の下面に、貫通孔ＶＨ３を有する絶縁層３３を積層するとともに、絶縁層５２の上面に、貫通孔ＶＨ６を有する絶縁層５３を積層する。
次いで、貫通孔ＶＨ３，ＶＨ６をレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔ＶＨ３，ＶＨ６の底部に露出する配線層４２，６２の露出面に付着した樹脂スミアを除去する。このデスミア処理により、貫通孔ＶＨ６の内面及び絶縁層５３の上面５３Ａが粗化されるとともに、貫通孔ＶＨ３の内面及び絶縁層３３の下面が粗化される。
次に、図６（ｂ）に示す工程では、絶縁層３３の貫通孔ＶＨ３内にビアＶ３を形成するとともに、そのビアＶ３を介して配線層４２と電気的に接続される配線層４３を絶縁層３３の下面に積層する。これらビアＶ３及び配線層４３は、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
また、図６（ｂ）に示す工程では、貫通孔ＶＨ６の内面を含む絶縁層５３の表面全面を被覆するシード層（図示略）を形成し、そのシード層を給電層とする電解めっき（パネルめっき）を施す。例えば、絶縁層５３の表面全面を被覆するシード層を無電解銅めっき法により形成し、そのシード層を給電層とする電解銅めっきを施す。これにより、貫通孔ＶＨ６を充填するとともに、絶縁層５３の上面５３Ａ全面を被覆する導電層６３を形成する。
続いて、図７（ａ）に示す工程では、例えばＣＭＰ法により、絶縁層５３の上面５３Ａから突出する導電層６３を研磨するとともに、粗化面である絶縁層５３の上面５３Ａを研磨する。これにより、貫通孔ＶＨ６を充填するビア６４が形成されるとともに、絶縁層５３の上面５３Ａが平滑化される。このとき、貫通孔ＶＨ６の内面は粗面化された状態のままであるため、絶縁層５３の上面５３Ａは貫通孔ＶＨ６の内面よりも表面粗度が低くなる。ここで、本工程では、絶縁層５３の上面５３Ａが平滑化される（例えば、表面粗さＲａ値で０．２μｍ以下となる）まで、絶縁層５３の上面５３Ａ及び導電層６３が研磨される。このとき、本工程のＣＭＰでは、導電層６３の研磨量と絶縁層５３の研磨量とに差が生じる。例えば本例では、導電層６３の研磨量が、絶縁層５３の研磨量に比べて大きくなるようにスラリーの材質や研磨パッドの硬度等が調整されている。このため、図７（ｂ）に示すように、絶縁層５３の上面５３Ａを研磨して平滑化する際に、その絶縁層５３に比して導電層６３の研磨量が大きくなり、ビア６４（導電層６３）の端面６４Ａに凹部６４Ｘが形成される。
以下に説明する図８（ａ）〜図１３（ａ）に示す工程は、絶縁層５３上に微細配線構造７０を形成する工程であるため、図８（ａ）〜図１３（ａ）では、コア基板２０の下面２０Ｂ側の構造の図示を省略している。
次いで、図８（ａ）に示す工程では、絶縁層５３の上面５３Ａ及びビア６４の端面６４Ａを被覆するようにシード層１００を形成する。このシード層１００は、例えばスパッタ法や無電解めっき法により形成することができる。例えば、本工程では、絶縁層５３の上面５３Ａが平滑面であるため、その上面５３Ａに対してスパッタ法によりシード層１００を均一に形成することができ、シード層１００の上面を平滑に形成することができる。このため、粗化面に対してスパッタ法によりシード層１００を形成する場合に比べて、シード層１００を薄く形成することができる。例えば、スパッタ法によりシード層１００を形成する場合には、まず、絶縁層５３の上面５３Ａ及びビア６４の端面６４Ａを被覆するように、それら上面５３Ａ及び端面６４Ａ上にチタン（Ｔｉ）をスパッタリングにより堆積させてＴｉ層を形成する。その後、Ｔｉ層上に銅をスパッタリングにより堆積させてＣｕ層を形成する。これにより、２層構造（Ｔｉ層／Ｃｕ層）のシード層１００を形成することができる。このとき、Ｔｉ層の厚さは例えば２０〜５０ｎｍ程度とすることができ、Ｃｕ層の厚さは例えば１００〜３００ｎｍ程度とすることができる。なお、上記Ｔｉ層を窒化チタン（ＴｉＮ）からなるＴｉＮ層に変更し、ＴｉＮ層とＣｕ層からなる２層構造のシード層１００を形成するようにしてもよい。また、無電解めっき法によりシード層１００を形成する場合には、例えば無電解銅めっき法によりＣｕ層からなるシード層１００を形成することができる。
次いで、図８（ｂ）に示す工程では、シード層１００上に、所定の箇所に開口パターン１０１Ｘを有するレジスト層１０１を形成する。開口パターン１０１Ｘは、配線層７１（図１参照）の形成領域に対応する部分のシード層１００を露出するように形成される。レジスト層１０１の材料としては、例えば次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層１０１の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、シード層１００の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして上記開口パターン１０１Ｘを有するレジスト層１０１を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層１０１を形成することができる。本工程において、レジスト層１０１が形成されるシード層１００の上面が平滑面になっているため、レジスト層１０１にパターニング欠陥が生じることを抑制することができる。すなわち、レジスト層１０１に開口パターン１０１Ｘを高精度に形成することができる。
次に、図９（ａ）に示す工程では、レジスト層１０１をめっきマスクとして、シード層１００の上面に、そのシード層１００をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層１０１の開口パターン１０１Ｘから露出されたシード層１００の上面に電解めっき法（ここでは、電解銅めっき法）を施すことにより、そのシード層１００の上面に電解銅めっき層１０２を形成する。続いて、図９（ｂ）に示す工程では、図９（ａ）に示したレジスト層１０１を例えばアルカリ性の剥離液により除去する。
次いで、図１０（ａ）に示す工程では、上記電解銅めっき層１０２をエッチングマスクとして、不要なシード層１００をエッチングにより除去する。これにより、シード層１００と電解銅めっき層１０２とからなる配線層７１が絶縁層５３上に形成される。このとき、図１０（ｂ）に示すように、配線層７１は、シード層１００と電解銅めっき層１０２とによってビア６４の凹部６４Ｘを充填するように形成されるとともに、上面７１Ａが平坦に形成される。このように、下層の配線層６１，６２等よりも微細な配線層７１はセミアディティブ法によって形成される。
次いで、図１１（ａ）に示す工程では、絶縁層５３の上面５３Ａ上に、配線層７１の表面全面を被覆する絶縁層８１を形成する。例えば絶縁層５３の上面５３Ａに樹脂フィルムを熱圧着によりラミネートすることにより上記絶縁層８１を形成する。なお、上記樹脂フィルムとしては、例えばフェノール樹脂やポリイミド樹脂等の感光性樹脂のフィルムを用いることができる。
続いて、図１１（ｂ）に示す工程では、例えばフォトリソグラフィ法により、絶縁層８１の所要箇所に、配線層７１の上面７１Ａの一部を露出する貫通孔ＶＨ７を形成する。本工程では、上記貫通孔ＶＨ６（ビア６４）の真上に形成された配線層７１の上面７１Ａの一部を露出する、貫通孔ＶＨ６よりも小径の貫通孔ＶＨ７を絶縁層８１に形成する。例えば本例では、貫通孔ＶＨ７の平面視中心が貫通孔ＶＨ６（ビア６４）の平面視中心と一致するように、貫通孔ＶＨ６よりも小径の貫通孔ＶＨ７を絶縁層８１に形成する。本工程において、配線層７１の上面７１Ａが平坦面になっているため、上記フォトリソグラフィ法により、絶縁層８１に貫通孔ＶＨ７を高精度に形成することができる。
次に、図１２（ａ）に示す工程では、貫通孔ＶＨ７を充填するビア７５を形成するとともに、絶縁層８１上に配線層７２を形成する。これらビア７５及び配線層７２の形成方法の一例を図１２（ｂ）を参照して以下に説明する。
まず、スパッタ法や無電解めっき法により、貫通孔ＶＨ７の内面を含む絶縁層８１の上面８１Ａ全面を被覆するシード層１０３を形成する。例えば、スパッタ法によりシード層１０３を形成する場合には、まず、貫通孔ＶＨ７の内面を含む絶縁層８１の上面８１Ａ全面を被覆するように、絶縁層８１の上面８１Ａ上にチタンをスパッタリングにより堆積させてＴｉ層を形成する。その後、Ｔｉ層上に銅をスパッタリングにより堆積させてＣｕ層を形成する。これにより、２層構造（Ｔｉ層／Ｃｕ層）のシード層１０３を形成することができる。このとき、Ｔｉ層の厚さは例えば２０〜５０ｎｍ程度とすることができ、Ｃｕ層の厚さは例えば１００〜３００ｎｍ程度とすることができる。なお、上記Ｔｉ層を窒化チタン（ＴｉＮ）からなるＴｉＮ層に変更し、ＴｉＮ層とＣｕ層からなる２層構造のシード層１０３を形成するようにしてもよい。また、無電解めっき法によりシード層１０３を形成する場合には、例えば無電解銅めっき法によりＣｕ層からなるシード層１０３を形成することができる。
続いて、シード層１０３上に、配線層７２に対応する開口部を有するレジスト層（図示略）を形成する。次いで、上記シード層１０３をめっき給電層に利用した電解めっき法（例えば、電解銅めっき法）を施す。これにより、貫通孔ＶＨ７を充填する電解銅めっき層１０４が形成されるとともに、電解銅めっき層１０４上及び上記レジスト層の開口部から露出されたシード層１０３上に電解銅めっき層１０５が形成される。その後、レジスト層を除去した後に、電解銅めっき層１０５をマスクにして不要なシード層１０３をエッチング除去する。これにより、貫通孔ＶＨ７に形成されたシード層１０３と電解銅めっき層１０４とからなり、ビア６４の真上に配線層７１を介してスタックされたビア７５が形成されるとともに、絶縁層８１の上面８１Ａに形成されたシード層１０３と電解銅めっき層１０５とからなる配線層７２が形成される。このように、ビア７５及び配線層７２は、例えばセミアディティブ法により形成することができる。
続いて、図１２（ｃ）に示す工程では、図１１（ａ）及び図１１（ｂ）に示した工程と同様に、絶縁層８１上に、配線層７２の上面の一部を露出する貫通孔ＶＨ８を有する絶縁層８２を形成する。次いで、図１２（ａ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔ＶＨ８を充填するビア７６を形成するとともに、絶縁層８２上に配線層７３を形成する。
次に、図１３（ａ）に示す工程では、図１１（ａ）及び図１１（ｂ）に示した工程と同様に、絶縁層８２上に、配線層７３の上面の一部を露出する貫通孔ＶＨ９を有する絶縁層８３を形成する。続いて、図１２（ａ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔ＶＨ９を充填するビア７７を形成するとともに、絶縁層８３上に最上層の配線層７４を形成する。
次いで、図１３（ｂ）に示す工程では、最下層の配線層４３の所要の箇所に画定される外部接続用パッドＰ１を露出させるための開口部３４Ｘを有するソルダレジスト層３４を絶縁層３３の下面に積層する。このソルダレジスト層３４は、例えば感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、ソルダレジスト層３４の開口部３４Ｘから配線層４３の一部が外部接続用パッドＰ１として露出される。なお、必要に応じて、ソルダレジスト層３４の開口部３４Ｘから露出された配線層４３（つまり、外部接続用パッドＰ１）上に、例えばＮｉ層とＡｕ層を順に積層するようにしてもよい。これらＮｉ層やＡｕ層は、例えば無電解めっき法により形成することができる。
以上の製造工程により、図１に示した配線基板１０を製造することができる。
次に、上記半導体装置９０の製造方法について説明する。
図１４に示す工程では、外部接続用パッドＰ１上に外部接続端子９６を形成する。例えば外部接続用パッドＰ１上に、適宜フラックスを塗布した後、外部接続端子９６（ここでは、はんだボール）を搭載し、２４０〜２６０℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。
また、図１４に示す工程では、配線基板１０に半導体チップ９１を実装する。具体的には、配線基板１０の配線層７４（パッド）上に、半導体チップ９１のバンプ９２をフリップチップ接合する。続いて、フリップチップ接合された半導体チップ９１と配線基板１０との間に、アンダーフィル樹脂９５（図３参照）を充填し、そのアンダーフィル樹脂９５を硬化する。以上の製造工程により、図３に示した半導体装置９０を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）絶縁層５３の上面５３Ａを、その絶縁層５３の貫通孔ＶＨ６の内面よりも平滑な面とした。このため、例えばスパッタ法により、絶縁層５３の上面５３Ａに金属膜（例えば、シード層１００）を均一に形成することができる。したがって、粗化面にシード層１００を形成する場合に比べて、シード層１００を薄く形成することができる。さらに、絶縁層５３の上面５３Ａは凹凸の少ない平滑面であるため、絶縁層５３の上面５３Ａが凹凸の大きい粗化面である場合に比べて、シード層をエッチング除去する際の残渣の発生を抑制することができる。これらにより、絶縁層５３の上面５３Ａに積層される配線層の微細化が進んだ場合であっても、その配線層の微細化に容易に対応することができる。
また、ビア６４上に、そのビア６４の凹部６４Ｘを充填してビア６４と接続され、そのビア６４の端面６４Ａよりも平坦に形成された上面７１Ａを有する配線層７１を形成するようにした。このため、ビア６４の端面６４Ａにビア７５を直接接続する場合に比べて、ビア７５と配線層７１（ビア６４）との接続信頼性を向上させることができる。これにより、ビア６４の真上に、配線層７１を介してビア７５を好適にスタックすることができるため、配線密度の向上を図ることができる。したがって、ビア７５上の配線層７２の微細化に容易に対応することができる。さらに、ビア７５がスタックビア構造でない場合、つまりビア７５がビア６４の端面６４Ａと平面視で重ならない位置に形成される場合に比べて、ビア７５上の配線層７２の配線自由度を向上させることができる。
（２）ところで、スタックビア構造のビアを有する配線基板では、ビアと絶縁層との界面でクラックが発生しやすいという問題があった。このようなクラックは、以下のような理由で発生すると考えられる。詳述すると、同程度の径を有する複数のビアがスタックされる場合には、ビア同士が積層方向に沿って直線状に積み重ねられた構造を有し、さらにビアと絶縁層との界面も積層方向に沿って直線状に配設された構造を有している。すなわち、ビアと絶縁層との線膨脹係数の相違により熱応力が発生した場合に、その熱応力を緩和させにくい構造になっている。このため、ビアと絶縁層との界面、特にビアの底部と絶縁層との界面にクラックが発生しやすくなる、と考えられる。さらに、上記クラックに起因して、ビアの底部に剥離が発生するという問題があった。
これに対し、本実施形態の配線基板１０では、ビア６４の真上に該ビア６４よりも小径のビア７５を積み重ねるようにした。このため、ビア７５と絶縁層８１との界面が、ビア６４と絶縁層５３との界面とは異なる平面位置に形成されることになる。すなわち、ビア６４と絶縁層５３との界面と、ビア７５と絶縁層８１との界面とが平面視でずれた状態でビア６４，７５が積層方向に積み重ねられた構造となる。換言すると、本例のスタックビア構造のビア６４，７５では、ビア６４と絶縁層５３との界面と、ビア７５と絶縁層８１との界面とが積層方向に沿って直線状に配設されていない。したがって、ビア６４，７５と絶縁層５３，８１との線膨脹係数の相違により熱応力が発生した場合に、その熱応力を分散させることができる。このため、スタックビア構造のビア６４，７５の一部（例えば、ビア７５の底部）に熱応力が集中することを好適に抑制することができ、ビア６４，７５と絶縁層５３，８１との界面にクラックが発生することを好適に抑制することができる。
（３）上面７１Ａが平坦面である配線層７１を被覆する絶縁層８１を形成し、フォトリソグラフィ法により、貫通孔ＶＨ６よりも小径の貫通孔ＶＨ７を絶縁層８１に形成するようにした。絶縁層８１が形成される配線層７１の上面７１Ａが平坦面になっているため、フォトリソグラフィ法により、絶縁層８１に小径の貫通孔ＶＨ７を高精度に形成することができる。
（４）絶縁層５３に設けられた貫通孔ＶＨ６の内面を粗化面とした。これにより、貫通孔ＶＨ６の内面が平滑面である場合に比べて、ビア６４と絶縁層５３との接触面積を増大させることができる。このため、ビア６４と絶縁層５３との密着性が向上し、ビア６４と絶縁層５３との線膨張係数の差に起因した引っ張り力に対して強くなる。したがって、ビア６４と絶縁層５３との接続信頼性を向上させることができるとともに、ビア６４が貫通孔ＶＨ６から抜けることを抑制することができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態における貫通孔ＶＨ１〜ＶＨ９及びビアＶ１〜Ｖ５，６４，７５〜７７の断面形状は特に限定されない。例えば、貫通孔ＶＨ１〜ＶＨ９及びビアＶ１〜Ｖ５，６４，７５〜７７を断面視略矩形状（ストレート形状）に形成するようにしてもよい。
・上記実施形態では、配線層７１の上面７１Ａを、その上面７１Ａ全面が絶縁層５３の上面５３Ａと平行となるように形成するようにしたが、配線層７１の上面７１Ａの形状はこれに限定されない。
例えば図１５に示すように、配線層７１の上面７１Ａのうちビア７５と接続される部分の面７１Ｂがビア６４の端面６４Ａよりも平坦面であれば、配線層７１の上面７１Ａに配線層６２側に凹む凹部７１Ｘが形成されていてもよい。ビア７５と接続される部分の配線層７１の上面（つまり、面７１Ｂ）がビア６４の端面６４Ａよりも平坦面であれば、上記実施形態の（１）の効果と同様の効果を奏することができる。
・図１６に示すように、最上層の配線層７４上に金属層７８を形成するようにしてもよい。金属層７８の例としては、配線層７４の上面から、Ｎｉ層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層／Ａｕ層を順に積層した金属層を挙げることができる。これらＮｉ層、Ａｕ層、Ｐｄ層、Ａｇ層としては、例えば無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。
・あるいは、配線層７４上にＯＳＰ膜を形成するようにしてもよい。
・上記実施形態における配線基板１０における配線層４１，４２，４３，６１，６２及び絶縁層３１，３２，３３，５１，５２，５３の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記実施形態における微細配線構造７０における配線層７１〜７４及び絶縁層８１〜８３の層数や配線の取り回しなどは様々に変形・変更することが可能である。例えば上記実施形態では、配線層７２よりも上方に積層されたビア７６，７７をスタックビア構造のビアとしたが、これに限定されない。例えば、ビア７６，７７を、ビア７５と平面視で重ならない位置に設けるようにしてもよい。
・上記実施形態では、コア基板２０を有するコア付きビルドアップ基板上に微細配線構造７０を形成するようにしたが、微細配線構造７０の下層の構造は特に限定されない。例えば、コア基板を含まないコアレス基板上に微細配線構造７０を形成するようにしてもよい。
１０ 配線基板
５３ 絶縁層（第１絶縁層）
５３Ａ 上面（表面）
６２ 配線層（第１配線層）
６３ 導電層
６４ ビア（第１ビア）
６４Ａ 端面
６４Ｘ 凹部
７０ 微細配線構造
７１ 配線層（第２配線層）
７１Ａ 上面（表面）
７２，７３ 配線層
７４ 配線層（最外層の配線層）
７５ ビア（第２ビア）
８１ 絶縁層（第２絶縁層）
８２，８３ 絶縁層
９０ 半導体装置
９１ 半導体チップ
ＶＨ６ 貫通孔（第１貫通孔）
ＶＨ７ 貫通孔（第２貫通孔）

Claims (9)

  1. 第１配線層と、
    前記第１配線層を被覆する第１絶縁層と、
    前記第１絶縁層の表面に開口し、前記第１配線層の表面を露出する第１貫通孔と、
    前記第１貫通孔を充填するとともに、前記第１絶縁層の表面に露出する端面を有し、前記端面に前記第１絶縁層の表面よりも前記第１配線層側に凹む凹部を有する第１ビアと、
    前記第１絶縁層の表面と前記第１ビアの端面上に積層され、前記凹部を充填するとともに、前記第１ビアの端面よりも平坦な表面を有する第２配線層と、
    前記第２配線層を被覆する第２絶縁層と、
    前記第２絶縁層の表面に開口し、前記第２配線層の表面を露出する第２貫通孔と、
    前記第２貫通孔を充填するとともに、前記第１ビアよりも小径であり、前記第２配線層を介して前記第１ビア上に積み重ねられた第２ビアと、を有し、
    前記第１絶縁層の表面は、前記第１貫通孔の内面よりも表面粗度が低いことを特徴とする配線基板。
  2. 前記第２絶縁層の厚さが前記第１絶縁層の厚さよりも薄く、前記第２配線層の厚さが前記第１配線層の厚さよりも薄いことを特徴とする請求項１に記載の配線基板。
  3. 前記第２ビアは、該第２ビアの平面視中心が前記第１ビアの平面視中心と一致するように設けられていることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記第２ビアの径は、前記第１ビアの径の１／２以下であることを特徴とする請求項１〜３のいずれか１つに記載の配線基板。
  5. 前記第２配線層は、前記第１配線層よりも微細な配線層であり、ライン／スペース＝５μｍ／５μｍよりも小さい配線層であることを特徴とする請求項１〜４のいずれか１つに記載の配線基板。
  6. 前記第２絶縁層と前記第１絶縁層とは異なる材料からなり、前記第２絶縁層は感光性を有する樹脂材からなることを特徴とする請求項１〜５のいずれか１つに記載の配線基板。
  7. 前記第２配線層の厚さは、前記第２絶縁層と同じ厚さ、又は前記第２絶縁層よりも薄いことを特徴とする請求項１〜６のいずれか１つに記載の配線基板。
  8. 前記第２配線層と前記第２絶縁層とを含む微細配線構造を有する請求項１〜７のいずれか１つに記載の配線基板と、
    前記微細配線構造の最外層の配線層にフリップチップ実装された半導体チップと、
    を有することを特徴とする半導体装置。
  9. 第１配線層を被覆するように第１絶縁層を形成する工程と、
    前記第１絶縁層の表面に、前記第１配線層の表面を露出する第１貫通孔を形成する工程と、
    前記第１貫通孔を充填するとともに、前記第１絶縁層の表面を被覆する導電層を形成する工程と、
    前記第１絶縁層の表面から突出した前記導電層と前記第１絶縁層の表面とを研磨し、前記第１絶縁層の表面を平滑化するとともに、前記第１絶縁層の表面に露出する端面を有し、前記端面に前記第１絶縁層の表面よりも前記第１配線層側に凹む凹部を有する第１ビアを形成する工程と、
    前記第１絶縁層の表面と前記第１ビアの端面上に、前記凹部を充填するとともに、前記第１ビアの端面よりも平坦な表面を有する第２配線層を形成する工程と、
    前記第１絶縁層の表面上に、前記第２配線層を被覆する第２絶縁層を形成する工程と、
    前記第１貫通孔の真上に位置する前記第２絶縁層の表面に、前記第２配線層の表面を露出するとともに、前記第１貫通孔よりも小径の第２貫通孔を形成する工程と、
    前記第２貫通孔を充填して前記第２配線層と接続される第２ビアを形成する工程と、
    を有する配線基板の製造方法。
JP2013138202A 2013-07-01 2013-07-01 配線基板、半導体装置及び配線基板の製造方法 Active JP6247032B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013138202A JP6247032B2 (ja) 2013-07-01 2013-07-01 配線基板、半導体装置及び配線基板の製造方法
US14/317,529 US9167692B2 (en) 2013-07-01 2014-06-27 Wiring board, semiconductor device, and method of manufacturing wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013138202A JP6247032B2 (ja) 2013-07-01 2013-07-01 配線基板、半導体装置及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2015012237A JP2015012237A (ja) 2015-01-19
JP6247032B2 true JP6247032B2 (ja) 2017-12-13

Family

ID=52114817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013138202A Active JP6247032B2 (ja) 2013-07-01 2013-07-01 配線基板、半導体装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9167692B2 (ja)
JP (1) JP6247032B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150137001A (ko) * 2014-05-28 2015-12-08 쿄세라 서킷 솔루션즈 가부시키가이샤 배선 기판의 제조방법
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2016207893A (ja) * 2015-04-24 2016-12-08 イビデン株式会社 プリント配線板およびその製造方法
US10685850B2 (en) 2016-06-30 2020-06-16 Intel Corporation High density organic interconnect structures
US10643936B2 (en) * 2017-05-31 2020-05-05 Dyi-chung Hu Package substrate and package structure
JP2019062092A (ja) * 2017-09-27 2019-04-18 イビデン株式会社 プリント配線板
JP2019071393A (ja) * 2017-10-11 2019-05-09 イビデン株式会社 プリント配線板
JP2020088069A (ja) * 2018-11-20 2020-06-04 凸版印刷株式会社 半導体パッケージ基板およびその製造方法
JP7279624B2 (ja) 2019-11-27 2023-05-23 株式会社ソシオネクスト 半導体装置
JP2021150541A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体パッケージ
US11508665B2 (en) * 2020-06-23 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with thick RDLs and thin RDLs stacked alternatingly
US11444068B2 (en) * 2020-07-14 2022-09-13 Qualcomm Incorporated Three-dimensional (3D) integrated circuit device having a backside power delivery network
US11469186B2 (en) 2020-07-24 2022-10-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
KR20220056668A (ko) * 2020-10-28 2022-05-06 삼성전자주식회사 집적 회로 반도체 소자
KR20220070145A (ko) * 2020-11-20 2022-05-30 삼성전자주식회사 반도체 패키지

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69105753T2 (de) * 1990-11-15 1995-05-24 Ibm Herstellungsmethode einer dünnschichtmehrlagenstruktur.
JP2003023252A (ja) 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP5191074B2 (ja) 2001-07-10 2013-04-24 イビデン株式会社 多層プリント配線板
JP3918803B2 (ja) * 2003-11-17 2007-05-23 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置用基板及びその製造方法
JP5221887B2 (ja) * 2007-03-22 2013-06-26 京セラＳｌｃテクノロジー株式会社 配線基盤の製造方法
JP5322531B2 (ja) * 2008-05-27 2013-10-23 新光電気工業株式会社 配線基板の製造方法
JP2010205877A (ja) * 2009-03-03 2010-09-16 Shinko Electric Ind Co Ltd 半導体装置の製造方法、半導体装置及び電子装置
JP2010232590A (ja) * 2009-03-30 2010-10-14 Sanyo Electric Co Ltd 回路基板の製造方法
KR101077380B1 (ko) * 2009-07-31 2011-10-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JPWO2011089936A1 (ja) * 2010-01-22 2013-05-23 日本電気株式会社 機能素子内蔵基板及び配線基板
JP5693977B2 (ja) * 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
US9167692B2 (en) 2015-10-20
JP2015012237A (ja) 2015-01-19
US20150001738A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6298722B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6324876B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6162458B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6170832B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6266907B2 (ja) 配線基板及び配線基板の製造方法
JP5101169B2 (ja) 配線基板とその製造方法
JP5693977B2 (ja) 配線基板及びその製造方法
JP6228785B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6375159B2 (ja) 配線基板、半導体パッケージ
JP7202784B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6530298B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6358431B2 (ja) 電子部品装置及びその製造方法
JP6690929B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6244138B2 (ja) 配線基板及び配線基板の製造方法
TWI505756B (zh) 印刷電路板及其製造方法
JP7198154B2 (ja) 配線基板、及び配線基板の製造方法
JP6368635B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2017152477A (ja) プリント配線板
JP5511922B2 (ja) 配線基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171116

R150 Certificate of patent or registration of utility model

Ref document number: 6247032

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150