JP7198154B2 - 配線基板、及び配線基板の製造方法 - Google Patents

配線基板、及び配線基板の製造方法 Download PDF

Info

Publication number
JP7198154B2
JP7198154B2 JP2019096419A JP2019096419A JP7198154B2 JP 7198154 B2 JP7198154 B2 JP 7198154B2 JP 2019096419 A JP2019096419 A JP 2019096419A JP 2019096419 A JP2019096419 A JP 2019096419A JP 7198154 B2 JP7198154 B2 JP 7198154B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
wiring
pad
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019096419A
Other languages
English (en)
Other versions
JP2020191388A (ja
Inventor
晃一 西村
規良 清水
潤 古市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2019096419A priority Critical patent/JP7198154B2/ja
Priority to US16/875,072 priority patent/US11011457B2/en
Publication of JP2020191388A publication Critical patent/JP2020191388A/ja
Application granted granted Critical
Publication of JP7198154B2 publication Critical patent/JP7198154B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components

Description

本発明は、配線基板、及び配線基板の製造方法に関する。
従来、絶縁性樹脂からなる絶縁層と金属の配線層とを交互に積層した配線基板が知られている。このような配線基板では、例えば最下層に位置する絶縁層に、他の絶縁層上の配線層と接続する金属のパッドが埋め込まれている。絶縁層に埋め込まれたパッドは、例えば配線基板が他の配線基板に接合される際の外部接続端子として用いられる。
パッドは、例えば絶縁層に設けられた逆円錐台形状の貫通孔に形成される。パッドの形成は、例えば電解めっき法により行われる。パッドの上面は、絶縁層の上方に隣接して配置された他の絶縁層に形成されたビアを介して他の絶縁層上の配線層と電気的に接続される。また、パッドの下面は、絶縁層から露出し、他の配線基板と電気的に接続される。
国際公開第２００９／０８８０００号
ところで、パッドが形成される絶縁層の貫通孔の内壁面が直線状に形成される際には、パッドの上面は、貫通孔の底面に対してほぼ平行な平坦面と、平坦面の外縁からパッドの下面側に向かって貫通孔の内壁面まで伸びる傾斜面を有する。このため、パッドの上面は、平坦面と傾斜面の境界に角を含むこととなる。
このように、角を含むパッド（配線層）の上面にビアが接続されると、パッドの上面の角とビア配線との接続部分において、応力の集中が生じる。例えば、配線基板が他の配線基板に接合される際に、他の配線基板からパッドに付与される応力がパッドの上面の角とビア配線との接続部分に集中することがある。この結果、パッドとビア配線とが破断する可能性が高くなり、パッドとビア配線との接続信頼性が低下するという問題がある。また、パッドの角が絶縁層と接していた場合は、角に応力が集中することによって、角を起点として絶縁層に亀裂が生じる可能性がある。
開示の技術は、上記に鑑みてなされたものであって、絶縁層に亀裂が生じることを抑制すると共に、パッドとビア配線との接続信頼性を向上することができる配線基板、及び配線基板の製造方法を提供することを目的とする。
本願の開示する配線基板は、一つの態様において、絶縁性樹脂からなる第１絶縁層と、前記第１絶縁層を厚さ方向に貫通する第１貫通孔と、前記第１貫通孔内に設けられたパッドと、前記第１絶縁層の第１面に積層され、絶縁性樹脂からなる第２絶縁層と、前記第２絶縁層に設けられ、前記パッドと接続される第１配線層と、を備え、前記パッドの前記第１配線層と接続される接続面は、前記第１絶縁層の前記第１面に向かって凸状に湾曲した曲面を有する。
本願の開示する配線基板の一つの態様によれば、絶縁層に亀裂が生じることを抑制すると共に、パッドとビア配線との接続信頼性を向上することができる、という効果を奏する。
図１は、実施例１に係る配線基板の構成の一例を示す図である。 図２は、実施例１に係る配線基板を用いて作製された半導体装置の構成の一例を示す図である。 図３は、実施例１におけるシード層形成工程及び第１絶縁層形成工程の具体例を示す図である。 図４は、実施例１における貫通孔形成工程の具体例を示す図である。 図５は、実施例１におけるパッド形成工程の具体例を示す図である。 図６は、実施例１における第２絶縁層形成工程の具体例を示す図である。 図７は、実施例１における第１配線層形成工程の具体例を示す図である。 図８は、実施例１における積層工程の具体例を示す図である。 図９は、実施例１における剥離工程の具体例を示す図である。 図１０は、実施例１におけるシード層除去工程の具体例を示す図である。 図１１は、実施例１におけるソルダーレジスト層形成工程の具体例を示す図である。 図１２は、実施例１におけるバンプ形成工程の具体例を示す図である。 図１３は、実施例２に係る配線基板の構成の一例を示す図である。 図１４は、実施例２に係る配線基板を用いて作製された半導体装置の構成の一例を示す図である。 図１５は、実施例２における第３絶縁層形成工程の具体例を示す図である。 図１６は、実施例２における第２配線層形成工程の具体例を示す図である。 図１７は、実施例２におけるソルダーレジスト層形成工程の具体例を示す図である。 図１８は、実施例２における剥離工程の具体例を示す図である。 図１９は、実施例２におけるシード層除去工程の具体例を示す図である。 図２０は、実施例２における表面処理層形成工程の具体例を示す図である。 図２１は、実施例２におけるバンプ形成工程の具体例を示す図である。
以下に、本願の開示する配線基板、及び配線基板の製造方法の実施例を図面に基づいて詳細に説明する。なお、この実施例により開示技術が限定されるものではない。また、実施例において同一の機能を有する構成には同一の符号を付し、重複する説明は省略される。
［実施例１］
［配線基板の構成］
図１は、実施例１に係る配線基板１の構成の一例を示す図である。図１においては、配線基板１の断面を模式的に示している。
配線基板１は、積層構造となっており、主として、絶縁層１０，２１，２３，２５、及びパッド４１、配線層２２，２４，２６、ソルダーレジスト層３０、表面処理層７０を有する。絶縁層１０には、パッド４１が設けられている。以下においては、説明の便宜上、配線基板１の配線層２６側の面を上面と呼び、ソルダーレジスト層３０側の面を下面と呼ぶ。ただし、配線基板１は、例えば上下反転して用いられてもよく、任意の姿勢で用いられてよい。
絶縁層１０,２１，２３，２５は、絶縁性樹脂により形成されている。絶縁層１０，２１，２３，２５の材料としては、例えばフェノール系樹脂やポリイミド系樹脂等の感光性樹脂を主成分とする絶縁性樹脂を用いることができる。これら絶縁層１０，２１，２３，２５は、例えば、シリカやアルミナ等のフィラーを含有してもよい。また、パッド４１及び配線層２２，２４，２６の材料としては、例えば銅などを用いることができる。
絶縁層１０には、上面１０ａの所要の箇所に開口し、絶縁層１０を厚さ方向に貫通する貫通孔１０ｘが形成されている。貫通孔１０ｘは、図１において、上面１０ａから下面１０ｂに向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔１０ｘは、下面１０ｂ側の開口端の開口径が上面１０ａ側の開口端の開口径よりも小さくなる略逆円錐台形状に形成されている。例えば、貫通孔１０ｘの上面１０ａ側の開口端の開口径は、５０～１１０μｍ程度とすることができ、貫通孔１０ｘの下面１０ｂ側の開口端の開口径は、４０～１００μｍ程度とすることができる。絶縁層１０の厚さは、例えば８～１４μｍ程度とすることができる。本実施例では、貫通孔１０ｘの内壁面は、貫通孔１０ｘの開口部内に向かって突出する湾曲した曲面に形成されている。
パッド４１は、例えば、他の配線基板に対する外部接続端子として用いられる端子である。パッド４１は、貫通孔１０ｘ内に形成されている。パッド４１の上面４１ａは、配線層２２のビア配線２２ａと接続される接続面である。また、パッド４１の下面４１ｂは、絶縁層１０の下面１０ｂから露出し、他の配線基板と接続される接続面である。パッド４１の上面４１ａは、絶縁層１０の上面１０ａから露出し、且つ、絶縁層１０の上面１０ａに向かって凸状に湾曲した曲面を有している。パッド４１の上面４１ａの外縁部は、絶縁層１０の上面１０ａよりも低い位置において貫通孔１０ｘの内壁面と接している（接点Ｐ）。本実施例では、貫通孔１０ｘの内壁面は、貫通孔１０ｘの開口部内に向かって突出する湾曲した曲面に形成されている。パッド４１の上面４１ａは、貫通孔１０ｘの内壁面に応じて絶縁層１０の上面１０ａへ向かって隆起する曲面形状に形成される（凸状の曲面）。パッド４１の下面４１ｂから上面４１ａ中央部（頂部）の厚さは、例えば、８～１１μｍ程度とすることができる。パッド４１の厚さは、絶縁層１０の厚さよりも薄くてもよいし、同等でもよい。パッド４１の厚さが絶縁層１０の厚さよりも薄く、又は、パッド４１の厚さが絶縁層１０の厚さと同等の場合においても、パッド４１の上面４１ａの外縁部と貫通孔１０ｘの内壁面と接点Ｐは、絶縁層１０の上面１０ａよりも低い位置に存在している。パッド４１の上面４１ａは、中央部（頂部）から外縁部（貫通孔１０ｘの内壁面との接点Ｐ）にかけて連続した凸状の曲面である。凸状の曲面に形成されているのは、パッド４１の上面４１ａのみである。パッド４１の下面４１ｂは、絶縁層１０の下面１０ｂと面一となるように設けられている。また、パッド４１の下面４１ｂは、例えば、絶縁層１０の下面１０ｂよりも上面１０ａ側に後退する（凹む）ように設けられていてもよい（図２１参照）。言い換えれば、図１において、パッド４１の下面４１ｂは、絶縁層１０の下面１０ｂよりも上面１０ａ側に位置していてもよい。また、パッド４１のピッチは、例えば、７０～３００μｍ程度とすることができる。
絶縁層２１は、パッド４１の上面４１ａを覆うように絶縁層１０の上面１０ａに形成されている。絶縁層２１は、絶縁層１０の貫通孔１０ｘの開口内に入り込んでいる。絶縁層２１は、絶縁層１０よりも薄い絶縁層である。絶縁層２１には、パッド４１の上面４１ａの位置に対応して、絶縁層２１を厚さ方向に貫通して、パッド４１の上面の一部を露出する貫通孔２１ｘが形成されている。絶縁層２１の厚さは、例えば、２～６μｍ程度とすることができる。貫通孔２１ｘは、図１において、上面２１ａから下面２１ｂに向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔２１ｘは、下面２１ｂ側の開口端の開口径が上面２１ａ側の開口端の開口径よりも小さくなる略逆円錐台形状に形成されている。例えば、貫通孔２１ｘの上面２１ａ側の開口端の開口径は、５～１０μｍ程度とすることができる。
配線層２２は、絶縁層２１に形成されている。配線層２２は、貫通孔２１ｘ内に充填されたビア配線２２ａと、絶縁層２１の上面２１ａに形成された配線パターン２２ｂとを有している。ビア配線２２ａの下端面は、パッド４１の上面４１ａの一部に直接接続されている。配線層２２の厚さは、例えば、１～５μｍ程度とすることができる。配線層２２の配線幅及び配線間隔は、絶縁層１０内のパッド４１の配線幅及び配線間隔よりも小さい。配線層２２のラインアンドスペース（Ｌ/Ｓ）は、例えば、２μｍ/２μｍ～３μｍ/３μｍ程度とすることができる。
絶縁層２３は、配線層２２を覆うように絶縁層２１の上面２１ａに形成されている。絶縁層２３には、絶縁層２３を厚さ方向に貫通して、配線層２２の配線パターン２２ｂの上面の一部を露出する貫通孔２３ｘが形成されている。貫通孔２３ｘは、図１において、上面２３ａから下面２３ｂに向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔２３ｘは、下面２３ｂ側の開口端の開口径が上面２３ａ側の開口端の開口径よりも小さくなる略逆円錐台形状に形成されている。絶縁層２３の厚さや貫通孔２３ｘの開口径は、例えば、絶縁層２１と同様とすることができる。
配線層２４は、絶縁層２３に形成されている。配線層２４は、貫通孔２３ｘ内に充填されたビア配線２４ａと、絶縁層２３の上面２３ａに形成された配線パターン２４ｂとを有している。ビア配線２４ａの下端面は、配線層２２の配線パターン２２ｂの一部に直接接続されている。配線層２４の厚さやラインアンドスペースは、例えば、配線層２２と同様とすることができる。
絶縁層２５は、配線層２４を覆うように絶縁層２３の上面２３ａに形成されている。絶縁層２５には、絶縁層２５を厚さ方向に貫通して、配線層２４の配線パターン２４ｂの上面の一部を露出する貫通孔２５ｘが形成されている。貫通孔２５ｘは、図１において、上面２５ａから下面２５ｂに向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔２５ｘは、下面２５ｂ側の開口端の開口径が上面２５ａ側の開口端の開口径よりも小さくなる略逆円錐台形状に形成されている。絶縁層２５の厚さや貫通孔２５ｘの開口径は、例えば、絶縁層２１と同様とすることができる。
配線層２６は、絶縁層２５に形成されている。配線層２６は、貫通孔２５ｘ内に充填されたビア配線２６ａと、絶縁層２５の上面２５ａに形成された配線パターン２６ｂとを有している。ビア配線２６ａの下端面は、配線層２４の配線パターン２４ｂの一部に直接接続されている。配線パターン２６ｂは、絶縁層２５の上面２５ａから上方に突出している。配線パターン２６ｂは、例えば、柱状の接続端子（金属ポスト）である。配線パターン２６ｂの平面形状は、任意の形状及び任意の大きさとすることができる。例えば、配線パターン２６ｂの平面形状は、直径が２０～２５μｍ程度の円形状とすることができる。配線パターン２６ｂのピッチは、例えば、４０～５０μｍ程度とすることができる。この配線パターン２６ｂは、半導体チップ等の電子部品と電気的に接続するための電子部品搭載用の端子として機能する。
ソルダーレジスト層３０は、絶縁層１０の下面１０ｂとパッド４１の下面４１ｂの一部を覆い、絶縁層１０の下面１０ｂやパッド４１を保護する保護層である。ソルダーレジスト層３０には、パッド４１の下面４１ｂの一部を露出させるための開口部３０ｘが設けられている。ソルダーレジスト層の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などを主成分とする感光性の絶縁性樹脂を用いることができる。ソルダーレジスト層３０は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。ソルダーレジスト層３０の厚さは、例えば、１５～２５μｍ程度とすることができる。実施例１に係る配線基板では、ソルダーレジスト層３０を設けているが、必要に応じて設けなくてもよい。例えば、図１３の形態であってもよい。開口部３０ｘ及びパッド４１の下面４１ｂの平面形状は、任意の形状及び任意の大きさとすることができる。例えば、開口部３０ｘ及びパッド４１の下面４１ｂの平面形状は、直径が３０～９０μｍ程度の円形状とすることができる。
なお、必要に応じて、配線パターン２６ｂの表面（上面及び側面、又は、上面のみ）及び開口部３０ｘから露出するパッド４１の下面４１ｂに表面処理層７０を形成してもよい。表面処理層７０の例としては、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して形成されるＯＳＰ膜を用いることができる。ＯＳＰ膜としては、アゾール化合物やイミダゾール化合物等の有機被膜を用いることができる。また、表面処理層の他の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。ここで、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。図１では、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層からなる表面処理層７０を示している。実施例１に係る配線基板では、表面処理層７０を設けているが、必要に応じて設けなくてもよい。
開口部３０ｘから露出するパッド４１の下面４１ｂには、表面処理層７０を介して、パッド４１と他の配線基板とのパッドとを接合するためのバンプ３１が形成されている。バンプ３１としては、例えば、錫（Ｓｎ）層や鉛（Ｐｂ）フリーはんだのはんだめっきを用いることができる。はんだめっきの材料としては、例えば、Ｓｎ－銀（Ａｇ）系、Ｓｎ－Ｃｕ系、Ｓｎ－Ａｇ－Ｃｕ系の鉛フリーはんだを用いることができる。
パッド４１の上面４１ａは、凸状に湾曲する曲面とすることができる。これにより、パッド４１の上面４１ａに角が形成されない。このため、配線基板１が他の配線基板に接合される際に他の配線基板から外部接続端子であるパッド４１に応力が付与されても、パッド４１の上面４１ａとビア配線２２ａとの接続部分において応力の集中が緩和される。結果として、パッド４１とビア配線２２ａとの破断を抑制することができ、パッド４１とビア配線２２ａを介した配線層２２との接続信頼性を向上することができる。
［半導体装置の構成］
図２は、実施例１に係る配線基板１を用いて作製された半導体装置１００の構成の一例を示す図である。図２においては、半導体装置１００の断面を模式的に示している。
図２に示すように、半導体装置１００は、配線基板１１０、配線基板１及び半導体チップ１３０を有する。
配線基板１１０は、積層構造となっており、主として、コア層１１１、コア層１１１の上面に積層されたビルドアップ層１１２、並びに、コア層１１１の下面に積層されたビルドアップ層１１３を有する。ビルドアップ層１１２の上面には、パッド１１４が形成され、ビルドアップ層１１３の下面には、パッド１１５が形成される。パッド１１４は、例えば銅などの金属により形成され、配線基板１１０が配線基板１に接合される際の外部接続端子として用いられる。パッド１１５は、例えば銅などの金属により形成され、配線基板１１０がマザーボード等の外部基板に接合される際の外部接続端子として用いられる。また、コア層１１１の内部、ビルドアップ層１１２の内部及びビルドアップ層１１３の内部には、パッド１１４とパッド１１５とを電気的に接続する配線が形成される。配線基板１１０は、コア層がある配線基板に限らず、コア層がない所謂コアレス配線基板でも良い。
配線基板１は、配線基板１１０上に搭載される。すなわち、配線基板１のパッド４１と配線基板１１０のパッド１１４とがバンプ３１を介して接合されるとともに、配線基板１と配線基板１１０との間の隙間が接着層１２０により封止される。接着層１２０としては、例えばＮＣＦ（Non Conductive Film）、ＡＣＦ（Anisotropic Conductive Film）、アンダーフィル樹脂などが用いられる。
半導体チップ１３０は、例えば例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ１３０としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。なお、配線基板１に複数の半導体チップ１３０を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板１に搭載するようにしてもよい。なお、半導体チップ１３０の厚さは、例えば、５０～１００μｍ程度とすることができる。半導体チップ１３０は、半田バンプを介して配線基板１の配線層２６（配線パターン２６ｂ）に接合される。そして、半導体チップ１３０と配線基板１との間にアンダーフィル樹脂１３１が充填され、アンダーフィル樹脂１３１により半導体チップ１３０と配線基板１との間の隙間が封止される。
［配線基板の製造方法］
次に、実施例１に係る配線基板１の製造方法について、説明する。
まず、図３に示すように、支持体５００上にシード層５１０が形成され、シード層５１０上に半硬化状態の絶縁層１０が形成される。支持体５００としては、例えばガラス板、金属箔付き樹脂板、金属板などが用いられる。シード層５１０は、例えば、スパッタ法、電解めっき法や蒸着法を用いて形成することができる。シード層５１０の材料としては、支持体５００をエッチング除去する際にストッパ層となる導電材料を用いることができる。また、シード層５１０の材料としては、後工程で形成されるパッド４１に対して選択的にエッチング除去することのできる導電材料を用いることができる。このようなシード層５１０の材料としては、例えば、チタン（Ｔｉ）、Ｎｉ、クロム（Ｃｒ）、Ｓｎなどの金属、又はこれら金属から選択される少なくとも一種の金属を含む合金を用いることができる。本実施例のシード層５１０の材料としてはＴｉを用いる。シード層５１０の厚さは、例えば、１０～５０ｎｍ程度とすることができる。絶縁層１０の形成方法としては、樹脂フィルムを用いる場合には、シード層５１０の上面に樹脂フィルムを熱圧着によりラミネートする。また、絶縁層１０の他の形成方法としては、シード層５１０の上面に液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布する。
次に、図４に示すように、絶縁層１０の上面１０ａへ向かうにつれて内壁面が径方向外側へ湾曲する貫通孔１０ｘを形成する。貫通孔１０ｘは、例えばフォトリソグラフィ法が用いられて形成される。本実施例では、例えば、フォトリソグラフィ法における露光量を調整し、絶縁樹脂を段階的に加熱しながら熱硬化させることで、内壁面が湾曲した曲面を有する貫通孔１０ｘを形成する。絶縁層１０が加熱される各段階では、絶縁層１０の加熱温度の上昇幅が予め定められた目標上昇幅へ増加又は減少される。目標上昇幅は、例えば絶縁層１０に含まれる複数の溶剤の各々の沸点などに基づき、決定される。
次に、図５に示すように、貫通孔１０ｘ内に、上面４１ａが絶縁層１０の上面１０ａから露出し、且つ、凸状に湾曲した曲面を有するパッド４１を形成する。パッド４１は、例えばシード層５１０を給電層とする電解銅めっき法により形成される。本実施例では、パッド４１の上面４１ａが絶縁層１０の上面１０ａから露出し且つ凸状に湾曲することにより、パッド４１の上面４１ａに角が形成されない。これにより、パッド４１の上面４１ａと、後述するビア配線２２ａとの接続部分に対する応力が上面４１ａ全体に分散される。この結果、パッド４１とビア配線２２ａとの破断を抑制することができ、パッド４１とビア配線２２ａとの接続信頼性を向上することができる。
パッド４１の上面４１ａの外縁部は、絶縁層１０の上面１０ａよりも低い位置において貫通孔１０ｘの内壁面と交差し、絶縁層１０の上面１０ａと同一面へ向かって凸状に湾曲する。パッド４１の上面４１ａは、頂部が絶縁層１０の上面と同一面上に位置するように湾曲することが好ましい。これにより、パッド４１の上面４１ａと絶縁層１０の上面１０ａとの高低差を抑制し、後述する絶縁層２１の上面２１ａの平坦性を確保することができる。
次に、図６に示すように、パッド４１の上面４１ａの一部を露出する貫通孔２１ｘを有する絶縁層２１を形成する。パッド４１の上面４１ａの湾曲に応じて下面が湾曲する絶縁層２１が絶縁層１０上に形成される。絶縁層２１は、貫通孔１０ｘの開口内に入り込むように形成される。このとき、パッド４１の上面４１ａと絶縁層１０の上面１０ａとの高低差が抑制されているため、絶縁層２１の上面の平坦性も保たれる。例えば、絶縁層２１の形成方法としては、樹脂フィルムを用いる場合には、絶縁層１０の上面１０ａに樹脂フィルムを熱圧着によりラミネートし、その樹脂フィルムをフォトリソグラフィ法によりパターニングして絶縁層２１を形成する。また、絶縁層２１の他の形成方法としては、絶縁層１０の上面１０ａに液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布し、その絶縁性樹脂をフォトリソグラフィ法によりパターニングして絶縁層２１を形成する。
次に、図７に示す工程では、貫通孔２１ｘの内面全面（貫通孔２１ｘの内側面全面及び貫通孔２１ｘに露出するパッド４１の上面４１ａ全面）と絶縁層２１の上面とを被覆するようにシード層（図示なし）を形成する。このシード層は、例えば、スパッタ法や無電解めっき法により形成することができる。
例えば、スパッタ法によりシード層を形成する場合には、まず、絶縁層２１の上面と貫通孔２１ｘの内面とを被覆するように、絶縁層２１の上面及び貫通孔２１ｘの内面にチタン（Ｔｉ）をスパッタリングにより堆積させてＴｉ層を形成する。その後、Ｔｉ層上に銅をスパッタリングにより堆積させてＣｕ層を形成する。これにより、２層構造（Ｔｉ層／Ｃｕ層）のシード層を形成することができる。また、無電解めっき法によりシード層を形成する場合には、例えば、無電解銅めっき法によりＣｕ層（１層構造）からなるシード層を形成することができる。
次に、シード層上に、所定の箇所に開口パターンを有するレジスト層を形成する（図示なし）。開口パターンは、配線層２２（図１参照）の形成領域に対応する部分のシード層を露出するように形成される。レジスト層の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。レジスト層の材料としては、例えば、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、シード層の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口パターンを有するレジスト層を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層を形成することができる。
次に、レジスト層をめっきマスクとして、レジスト層の開口パターンから露出されたシード層上に、そのシード層をめっき給電層に利用する電解めっき法（ここでは、電解銅めっき法）を施す。これにより、シード層よりも内側の貫通孔２１ｘを充填する金属層（後のビア配線２２ａとなる金属層）が形成され、絶縁層２１の上面上に形成されたシード層上に金属層（後の配線パターン２２ｂとなる金属層）が形成される。
続いて、レジスト層を例えばアルカリ性の剥離液により除去する。次いで、金属層をエッチングマスクとして、不要なシード層をエッチングにより除去する。例えば、シード層がＴｉ層／Ｃｕ層からなる場合には、まず、硫酸過水系のエッチング液を用いたウェットエッチングによりＣｕ層を除去する。その後、例えば、ＣＦ４等のエッチングガスを用いたドライエッチングや、ＫＯＨ系のエッチング液を用いたウェットエッチングにより、Ｔｉ層を除去する。本工程により、図７に示すように、貫通孔１０ｘ内に形成されたシード層と金属層とからなるビア配線２２ａが貫通孔２１ｘ内に形成される。また、絶縁層２１の上面上に形成されたシード層と金属層とからなる配線パターン２２ｂが絶縁層２１の上面に形成される。これにより、ビア配線２２ａと配線パターン２２ｂとからなる配線層２２が形成される。このように、配線層２２は、セミアディティブ法によって形成される。
次に、図８に示す工程では、図６及び７に示した工程と同様に、絶縁層２１上に、配線層２２の上面の一部を露出する貫通孔２３ｘを有する絶縁層２３を形成する。そして、例えばセミアディティブ法により、貫通孔２３ｘに充填されたビア配線２４ａと、そのビア配線２４ａを介して配線層２２と電気的に接続され、絶縁層２３上に積層された配線パターン２４ｂとを有する配線層２４を形成する。
続いて、図６及び７に示した工程と同様に、絶縁層２３上に、配線層２４の上面の一部を露出する貫通孔２５ｘを有する絶縁層２５を形成する。そして、例えばセミアディティブ法により、貫通孔２５ｘに充填されたビア配線２６ａと、そのビア配線２６ａを介して配線層２４と電気的に接続され、絶縁層２５の上面２５ａに積層された配線パターン２６ｂとを有する配線層２６を形成する。なお、必要に応じて、配線パターン２６ｂの表面（上面及び側面、又は上面のみ）に表面処理層７０を形成する。
次に、図９に示すように、シード層５１０から支持体５００を剥離して、シード層５１０の下面を露出させる。支持体５００の剥離は、機械的に剥離してもよい。また、支持体５００が金属板の場合は、例えば、塩化第二鉄水溶液、塩化第二銅水溶液や過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去してもよい。このとき、シード層５１０は、支持体５００の金属板をエッチングする際のストッパ層として機能する。
次に、図１０に示すように、シード層５１０がエッチングにより除去されて、絶縁層１０の下面１０ｂとともにパッド４１の下面４１ｂが露出される。例えば、ＣＦ４等のエッチングガスを用いたドライエッチング（プラズマエッチング）により、シード層５１０の除去を行うことができる。このとき、パッド４１は、シード層５１０をエッチングする際のストッパ層として機能する。
次に、図１１に示す工程では、パッド４１の下面４１ｂの一部を露出させるための開口部３０ｘを有するソルダーレジスト層３０を、絶縁層１０の下面１０ｂに積層する。このソルダーレジスト層３０は、例えば、感光性のソルダーレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、ソルダーレジスト層３０の開口部３０ｘからパッド４１の下面４１ｂの一部が外部接続用パッドとして露出される。その後、必要に応じて、外部接続用パッド上に表面処理層を形成する。なお、ソルダーレジスト層３０を形成しない場合は、図１０の工程において、シード層５１０を除去した後、必要に応じて、パッド４１の表面（下面４１ｂ）に表面処理層７０を形成する。パッド４１の表面（下面４１ｂ）及び配線層２６（配線パターン２６ｂ）の表面に対する表面処理層７０の形成は、上述のように別工程でもよいし、パッド４１の表面（下面４１ｂ）に表面処理層７０を形成する際に、同時に配線層２６（配線パターン２６ｂ）の表面に形成してもよい。
次に、図１２に示すように、ソルダーレジスト層３０の開口部３０ｘから露出するパッド４１の下面４１ｂに、バンプ３１を形成する。パッド４１の下面４１ｂに表面処理層７０を設けた場合は、パッド４１の下面４１ｂとバンプ３１の間に表面処理層７０が介在する。以上の製造工程により、図１に示した配線基板１を製造することができる。
［半導体装置の製造方法］
次に、実施例１に係る半導体装置１００の製造方法について、具体的に例を挙げながら説明する。
まず、接着層１２０（図２参照）として、アンダーフィル樹脂を用いた場合について説明する。配線基板１１０上に配線基板１を搭載する。具体的には、例えば、ボンディングツールを用いて配線基板１が配線基板１１０に押しつけられた状態でバンプ３１が加熱により溶融されることにより、接合される。
次いで、配線基板１上に半導体チップ１３０を搭載する。具体的には、配線基板１の搭載と同様に、例えば、ボンディングツールを用いて半導体チップ１３０が配線基板１に押しつけられた状態で半導体チップ１３０の半田バンプが加熱により溶融されることにより、接合される。
次いで、配線基板１の下面（ソルダーレジスト層３０の下面）と配線基板１１０との間に接着層１２０（アンダーフィル樹脂）を充填すると共に、配線基板１の上面（絶縁層２５の上面２５ａ）と半導体チップ１３０との間にアンダーフィル樹脂１３１を充填する。これにより、半導体装置１００を得ることができる。
次に、接着層１２０として、アンダーフィル樹脂に替えて、ＮＣＦ（Non Conductive Film）、ＡＣＦ（Anisotropic Conductive Film）を用いた場合について説明する。まず、配線基板１の下面（ソルダーレジスト層３０の下面）に接着層１２０を形成する。
次に、配線基板１１０上に配線基板１を搭載する。具体的には、例えば、ボンディングツールを用いて配線基板１が配線基板１１０に押しつけられた状態で加熱することにより、接着層１２０の樹脂成分が熱硬化されると共に、バンプ３１が溶融され、接合される。
次いで、配線基板１上に半導体チップ１３０を搭載する。具体的には、配線基板１の搭載と同様に、例えば、ボンディングツールを用いて半導体チップ１３０が配線基板１に押しつけられた状態で半導体チップ１３０の半田バンプが加熱により溶融されることにより、接合される。
次いで、配線基板１の上面（絶縁層２５の上面２５ａ）と半導体チップ１３０との間にアンダーフィル樹脂１３１を充填する。これにより、半導体装置１００を得ることができる。
以上のように、実施例１に係る配線基板は、第１絶縁層と、第１貫通孔と、パッドと、第２絶縁層と、第１配線層と、を備える。第１絶縁層は、絶縁性樹脂からなる。第１貫通孔は、第１絶縁層を厚さ方向に貫通する。パッドは、第１貫通孔内に設けられている。第２絶縁層は、第１絶縁層の第１面に積層され、絶縁性樹脂からなる。第１配線層は、第２絶縁層に設けられ、パッドと接続される。パッドの第１配線層と接続される接続面は、第１絶縁層の第１面に向かって凸状に湾曲した曲面を有する。これにより、パッドの上面には、角が形成されない。このため、配線基板が他の配線基板に接合される際に他の配線基板からパッドに応力が付与されても、パッドの上面とパッド上方に形成されるビア配線との接続部分において応力の集中が緩和される。結果として、パッドとビア配線との破断を抑制することができ、パッドとビア配線を介した配線層との接続信頼性を向上することができる。また、角が絶縁層と接していた場合は、角を起点とした亀裂を防止することができる。また、パッドの接続面と第１絶縁層の一面との高低差を抑制することができるため、第１絶縁層上に形成される他の絶縁層の上面及び下面の平坦性を保つことができる。
また、実施例１に係る配線基板において、第１貫通孔の内壁面は、第１貫通孔の開口部内に向かって突出する湾曲した曲面に形成されている。これにより、パッドの上面が、第１貫通孔の内壁面に応じて第１絶縁層の上面へ向かって隆起する曲面形状に形成されるので、パッドの接続面とパッド上方に形成されるビア配線との接続部分に対する応力がパッドとビア配線の接続面全体に分散される。結果として、パッドとビア配線との破断を安定的に抑制することができ、パッドとビア配線を介した配線層との接続信頼性をより向上することができる。
［実施例２］
実施例２は、実施例１では、凸状に湾曲した曲面を有するパッド４１を他の配線基板と接続するための外部接続用の端子として用いる。これに対して、実施例２では、凸状に湾曲した曲面を有するパッド４１を半導体チップ等の電子部品と電気的に接続するための電子部品搭載用の端子として用いる。また、実施例２では、絶縁層２５の上面２５ａに絶縁層５０を積層している。
［配線基板の構成］
図１３は、実施例２に係る配線基板１Ａの構成の一例を示す図である。図１３においては、配線基板１Ａの断面を模式的に示している。
配線基板１Ａは、積層構造となっており、主として、絶縁層１０，２１，２３，２５，５０及びパッド４１、配線層２２，２４，２６，５１、ソルダーレジスト層３０を有する。絶縁層１０には、パッド４１が設けられている。以下においては、説明の便宜上、配線基板１Ａの絶縁層１０側の面を下面と呼び、ソルダーレジスト層３０側の面を上面と呼ぶ。また、図１３では、説明の便宜上、配線基板１Ａにおいて、半導体チップ等の電子部品が搭載される絶縁層１０側を下向きに配置し、他の配線基板と接続されるソルダーレジスト層３０側を上向きに配置して図示している。ただし、配線基板１Ａは、例えば上下反転して用いられてもよく、任意の姿勢で用いられてよい。
絶縁層１０，２１，２３，２５は、絶縁性樹脂により形成されている。絶縁層１０，２１，２３，２５の材料としては、実施例１と同様とすることができる。絶縁層５０は、絶縁性樹脂により形成されている。絶縁層５０の材料としては、例えば、熱硬化性樹脂に対し、補強材を入れた絶縁性樹脂を用いることができる。例えば、絶縁層５０の材料としては、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ樹脂を用いることができる。熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えば、ポリイミド樹脂やシアネート樹脂などの絶縁性樹脂を用いることができる。絶縁層５０は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。また、パッド４１及び配線層２２，２４，２６の材料としては、実施例１と同様とすることができる。配線層５１の材料としては、例えば銅などを用いることができる。
絶縁層１０には、実施例１と同様に、上面１０ａの所要の箇所に開口し、絶縁層１０を厚さ方向に貫通する貫通孔１０ｘが形成されている。貫通孔１０ｘは、図１３において、上面１０ａから下面１０ｂに向かうに連れて径が小さくなるように形成されている。例えば、貫通孔１０ｘは、下面１０ｂ側の開口端の開口径が上面１０ａ側の開口端の開口径よりも小さくなる略逆円錐台形状に形成されている。例えば、貫通孔１０ｘの上面１０ａ側の開口端の開口径は、１５～２５μｍ程度とすることができ、貫通孔１０ｘの下面１０ｂ側の開口端の開口径は、５～１５μｍ程度とすることができる。絶縁層１０の厚さは、例えば８～１４μｍ程度とすることができる。本実施例では、貫通孔１０ｘの内壁面は、貫通孔１０ｘの開口部内に向かって突出する湾曲した曲面に形成されている。
パッド４１は、例えば、半導体チップ等の電子部品と電気的に接続するための電子部品搭載用の端子である（図１４参照）。パッド４１は、貫通孔１０ｘ内に形成されている。パッド４１の上面４１ａは、配線層２２のビア配線２２ａと接続される接続面である。また、パッド４１の下面４１ｂは、絶縁層１０の下面１０ｂから露出し、電子部品と接続される接続面である。パッド４１の上面４１ａは、絶縁層１０の上面１０ａから露出し、且つ、絶縁層１０の上面１０ａに向かって凸状に湾曲した曲面を有している。パッド４１の上面４１ａの外縁部は、絶縁層１０の上面１０ａよりも低い位置において貫通孔１０ｘの内壁面と接している（接点Ｐ）。本実施例では、貫通孔１０ｘの内壁面は、貫通孔１０ｘの開口部内に向かって突出する湾曲した曲面で形成され、パッド４１の上面４１ａは、貫通孔１０ｘの内壁面に応じて絶縁層１０の上面へ向かって隆起する曲面形状に形成される（凸状の曲面）。パッド４１の上面４１ａのみ凸状の曲面に形成される。パッド４１の下面４１ｂから上面４１ａ中央部（頂部）の厚さは、例えば、８～１１μｍ程度とすることができる。パッド４１の厚さは、絶縁層１０の厚さよりも薄くてもよいし、同等でもよい。パッド４１の厚さが絶縁層１０の厚さよりも薄く、又は、パッド４１の厚さが絶縁層１０の厚さと同等の場合においても、パッド４１の上面４１ａの外縁部と貫通孔１０ｘの内壁面と接点Ｐは、絶縁層１０の上面１０ａよりも低い位置に存在している。パッド４１の上面４１ａは、中央部（頂部）から外縁部（貫通孔１０ｘの内壁面との接点Ｐ）にかけて連続した凸状の曲面である。凸状の曲面に形成されているのは、パッド４１の上面４１ａのみである。パッド４１の下面４１ｂは、絶縁層１０の下面１０ｂから露出している。パッド４１の下面４１ｂは、例えば、絶縁層１０の下面１０ｂよりも上面１０ａ側に後退する（凹む）ように設けられていてもよい。言い換えれば、図１３において、パッド４１の下面４１ｂは、絶縁層１０の下面１０ｂよりも上面１０ａ側に位置している。絶縁層１０の下面１０ｂからパッド４１の下面４１ｂまでの凹みの深さは、例えば、１～５μｍ程度とすることができる。貫通孔１０ｘから露出するパッド４１の下面４１ｂの下に、必要に応じて、表面処理層７０を形成してもよい。表面処理層７０の例としては、実施例１の表面処理層と同様とすることができる。パッド４１のピッチは、例えば、３０～６０μｍ程度とすることができる。
絶縁層２１，２３，２５及び配線層２２，２４は、実施例１と同様とすることができるため説明を省略する。
配線層２６は、絶縁層２５に形成されている。配線層２６は、貫通孔２５ｘ内に充填されたビア配線２６ａと、絶縁層２５の上面２５ａに形成された配線パターン２６ｂとを有している。ビア配線２６ａの下端面は、配線層２４の配線パターン２４ｂの一部に直接接続されている。配線パターン２６ｂの厚さは、８～１２μｍ程度とすることができる。配線層２６のラインアンドスペースは、配線層２２，２４のラインアンドスペースに対して大きい。
絶縁層５０は、配線層２６を覆うように絶縁層２５の上面２５ａに形成されている。絶縁層５０には、絶縁層２５を厚さ方向に貫通して、配線層２６の配線パターン２６ｂの上面の一部を露出する貫通孔５０ｘが形成されている。貫通孔５０ｘは、図１３において、上面５０ａから下面５０ｂに向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔５０ｘは、下面５０ｂ側の開口端の開口径が上面５０ａ側の開口端の開口径よりも小さくなる略逆円錐台形状に形成されている。絶縁層５０の厚さは、例えば、２０～５５μｍ程度とすることができる。貫通孔５０ｘの上面５０ａ側の開口端の開口径は、例えば、５０～１００μｍ程度とすることができる。
配線層５１は、絶縁層５０に形成されている。配線層５１は、貫通孔５０ｘ内に充填されたビア配線５１ａと、絶縁層５０の上面５０ａに形成された配線パターン５１ｂとを有している。ビア配線５１ａの下端面は、配線層２６の配線パターン２６ｂの一部に直接接続されている。配線パターン５１ｂの厚さは、例えば、１５～２０μｍ程度とすることができる。配線層５１のラインアンドスペース（Ｌ／Ｓ）は、例えば、２０μｍ／２０μｍ程度とすることができる。この配線パターン５１ｂは、他の配線基板と電気的に接続するための外部接続用の端子として機能する。配線パターン５１ｂの上面は、他の配線基板と電気的に接続するための接続面となる。また、配線層５１のピッチは、例えば、２００～３００μｍ程度とすることができる。
ソルダーレジスト層３０は、絶縁層５０の上面５０ａと配線層５１の配線パターン５１ｂの上面の一部を覆い、絶縁層５０の上面５０ａや配線層５１を保護する保護層である。ソルダーレジスト層３０には、配線層５１の配線パターン５１ｂの上面の一部を露出させるための開口部３０ｘが設けられている。ソルダーレジスト層３０の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などを主成分とする感光性の絶縁性樹脂を用いることができる。ソルダーレジスト層３０は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。ソルダーレジスト層３０の厚さは、例えば、２０～２５μｍ程度とすることができる。実施例２に係る配線基板１Ａでは、ソルダーレジスト層３０を設けているが、必要に応じて設けなくてもよい。
開口部３０ｘから露出する配線層５１の配線パターン５１ｂの上面に、必要に応じて、表面処理層７０を形成してもよい。表面処理層７０の例としては、実施例１の表面処理層と同様とすることができる。開口部３０ｘ及び配線層５１の配線パターン５１ｂの上面の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、開口部３０ｘ及び配線層５１の配線パターン５１ｂの上面の平面形状は、直径が１００～１５０μｍ程度の円形状とすることができる。
開口部３０ｘから露出する配線層５１の配線パターン５１ｂの上面には、配線層５１の配線パターン５１ｂの上面と他の配線基板とのパッドとを接合するためのバンプ６１が形成されている。バンプ６１としては、例えば、実施例１のバンプ３１と同様とすることができる。
パッド４１の下面４１ｂが絶縁層１０の下面１０ｂに到達しない位置まで後退されることにより、パッド４１と半導体チップとを接合する接合材がパッド４１の下面４１ｂと絶縁層１０の下面１０ｂとの間に形成される段差に引っ掛かる。結果として、パッド４１と半導体チップとの接合強度を向上することができる。また、絶縁層１０，２１，２３，２５に比べて剛性の高い絶縁層５０を設けることで、配線基板１Ａの反りを低減させることができる。
［半導体装置の構成］
図１４は、実施例２に係る配線基板１Ａを用いて作製された半導体装置１００Ａの構成の一例を示す図である。図１４においては、半導体装置１００Ａの断面を模式的に示している。
図１４に示すように、半導体装置１００Ａは、配線基板１１０、配線基板１Ａ及び半導体チップ１３０を有する。配線基板１１０は、図２に示した配線基板１１０に対応する。
配線基板１Ａは、配線基板１１０上に搭載される。すなわち、配線基板１Ａの配線層５１と配線基板１１０のパッド１１４とがバンプ６１及び表面処理層７０を介して接合されるとともに、配線基板１Ａと配線基板１１０との間の隙間が接着層１２０により封止される。接着層１２０としては、例えばＮＣＦ、ＡＣＦ、アンダーフィル樹脂などが用いられる。また、パッド４１の下面（接続面）４１ｂに形成された表面処理層７０の端面には、パッド４１と半導体チップ１３０とを接合する接合材であるバンプ７１が配置される。バンプ７１の材料としては、バンプ６１と同様とすることができる。
半導体チップ１３０は、配線基板１Ａ上に搭載される。すなわち、半導体チップ１３０は、バンプ７１及びパッド４１の接続面４１ｂ上の表面処理層７０を介して配線基板１Ａのパッド４１に接続される。そして、半導体チップ１３０と配線基板１Ａとの間にアンダーフィル樹脂１３１が充填され、アンダーフィル樹脂１３１により半導体チップ１３０と配線基板１Ａとの間の隙間が封止される。
［配線基板の製造方法］
次に、実施例２に係る配線基板１Ａの製造方法について説明する。
まず、図１５に示すように、支持体５００及びシード層５１０を用いて、絶縁層１０，２１，２３，２５及びパッド４１、配線層２２，２４，２６を形成する。これら支持体５００及びシード層５１０及び絶縁層１０，２１，２３，２５、パッド４１、配線層２２，２４，２６の形成工程は、図３～８ほぼ同様であるため、その詳細な説明を省略する。
次に、図１５に示すように、配線層２６の配線パターン２６ｂの上面の一部を露出する貫通孔５０ｘを有する絶縁層５０を形成する。例えば、絶縁層５０の形成方法としては、樹脂フィルムを用いる場合には、絶縁層２５の上面２５ａに樹脂フィルムを熱圧着によりラミネートした後に熱硬化させる。その後、レーザ加工法を用いてパターニングして絶縁層５０を形成する。
次に、図１６に示す工程では、貫通孔５０ｘの内面全面（貫通孔５０ｘの内側面全面及び貫通孔５０ｘに露出する配線層２６の配線パターン２６ｂの上面全面）と絶縁層５０の上面５０ａとを被覆するようにシード層（図示なし）を形成する。このシード層は、例えば、無電解めっき法により形成することができる。
次に、シード層上に、所定の箇所に開口パターンを有するレジスト層を形成する（図示なし）。開口パターンは、配線層５１（図１３参照）の形成領域に対応する部分のシード層を露出するように形成される。レジスト層の材料としては、例えば、実施例１と同様とすることができる。
次に、レジスト層をめっきマスクとして、レジスト層の開口パターンから露出されたシード層上に、そのシード層をめっき給電層に利用する電解めっき法（ここでは、電解銅めっき法）を施す。これにより、シード層よりも内側の貫通孔５０ｘを充填する金属層（後のビア配線５１ａとなる金属層）が形成され、絶縁層５０の上面５０ａ上に形成されたシード層上に金属層（後の配線パターン５１ｂとなる金属層）が形成される。
続いて、レジスト層を例えばアルカリ性の剥離液により除去する。本工程により、図１６に示すように、貫通孔５０ｘ内に形成されたシード層と金属層とからなるビア配線５１ａが貫通孔５０ｘ内に形成される。また、絶縁層５０の上面５０ａ上に形成されたシード層と金属層とからなる配線パターン５１ｂが絶縁層５０の上面５０ａに形成される。これにより、ビア配線５１ａと配線パターン５１ｂとからなる配線層５１が形成される。このように、配線層５１は、セミアディティブ法によって形成される。
次に、図１７に示す工程では、配線層５１の配線パターン５１ｂの一部を露出させるための開口部３０ｘを有するソルダーレジスト層３０を、絶縁層５０の上面５０ａに積層する。これにより、ソルダーレジスト層３０の開口部３０ｘから配線層５１の配線パターン５１ｂの一部が外部接続用の接続面として露出される。
次に、図１８に示すように、シード層５１０から支持体５００を剥離して、シード層５１０の下面を露出させる。支持体５００の剥離は、機械的に剥離してもよい。また、支持体５００が金属板の場合は、例えば、塩化第二鉄水溶液、塩化第二銅水溶液や過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去してもよい。このとき、シード層５１０は、支持体５００の金属板をエッチングする際のストッパ層として機能する。
次に、図１９に示すように、シード層５１０がエッチングにより除去されて、絶縁層１０の下面１０ｂとともにパッド４１の下面４１ｂが露出される。例えば、ＣＦ４等のエッチングガスを用いたドライエッチング（プラズマエッチング）により、シード層５１０の除去を行うことができる。このとき、パッド４１は、シード層５１０をエッチングする際のストッパ層として機能する。
次に、パッド４１の下面４１ｂをエッチングすることにより、パッド４１の下面４１ｂを絶縁層１０の下面１０ｂよりも上面１０ａ側に後退させる（凹ませる）。これにより、絶縁層１０の下面１０ｂ側に、楔形状が得られる。半導体チップの搭載時にパッド４１と半導体チップとを接合するバンプ７１（図１４参照）がパッド４１の下面４１ｂと絶縁層１０の下面１０ｂとの間に形成される段差（楔）に引っ掛かる。これにより、パッド４１と半導体チップとの接合強度を向上することができる。
次に、図２０に示すように、パッド４１の下面４１ｂ及びソルダーレジスト層３０の開口部３０ｘから露出する配線層５１の配線パターン５１ｂの一部に表面処理層７０を形成する。なお、ソルダーレジスト層３０を形成しない場合は、配線層５１の配線パターン５１ｂの表面（上面及び側面）に表面処理層を形成する。
次に、図２１示すように、ソルダーレジスト層３０の開口部３０ｘから露出する配線層５１の配線パターン５１ｂの表面処理層７０の上に、バンプ６１を形成する。以上の製造工程により、図１３に示した配線基板１Ａを製造することができる。
［半導体装置の製造方法］
次に、実施例２に係る半導体装置１００Ａの製造方法について説明する。
まず、接着層１２０（図１４参照）として、アンダーフィル樹脂を用いた場合について説明する。配線基板１１０上に配線基板１Ａを搭載する。具体的には、例えば、ボンディングツールを用いて配線基板１Ａが配線基板１１０に押しつけられた状態でバンプ６１が加熱により溶融されることにより、接合される。
次いで、配線基板１Ａ上に半導体チップ１３０を搭載する。具体的には、配線基板１Ａの搭載と同様に、例えば、ボンディングツールを用いて半導体チップ１３０が配線基板１Ａに押しつけられた状態で半導体チップ１３０の半田バンプが加熱により溶融されることにより、接合される。
次いで、配線基板１Ａの下面（ソルダーレジスト層３０の下面）と配線基板１１０との間に接着層１２０（アンダーフィル樹脂）を充填すると共に、配線基板１Ａの上面（絶縁層１０の下面１０ｂ）と半導体チップ１３０との間にアンダーフィル樹脂１３１を充填する。これにより、半導体装置１００Ａを得ることができる。
次に、接着層１２０として、アンダーフィル樹脂に替えて、ＮＣＦ、ＡＣＦを用いた場合について説明する。まず、配線基板１Ａの下面（ソルダーレジスト層３０の下面）に接着層１２０を形成する。
次に、配線基板１１０上に配線基板１Ａを搭載する。具体的には、例えば、ボンディングツールを用いて配線基板１Ａが配線基板１１０に押しつけられた状態で加熱することにより、接着層１２０の樹脂成分が熱硬化されると共に、バンプ６１が溶融され、接合される。
次いで、配線基板１Ａ上に半導体チップ１３０を搭載する。具体的には、配線基板１Ａの搭載と同様に、例えば、ボンディングツールを用いて半導体チップ１３０が配線基板１Ａに押しつけられた状態で半導体チップ１３０の半田バンプが加熱により溶融されることにより、接合される。
次いで、配線基板１Ａの上面（絶縁層１０の下面１０ｂ）と半導体チップ１３０との間にアンダーフィル樹脂１３１を充填する。これにより、半導体装置１００Ａを得ることができる。
以上のように、実施例２に係る配線基板において、半導体チップ等の電子部品が接続される側のパッドの接続面は、第１絶縁層の下面に到達しない位置まで後退される。これにより、パッドと半導体チップとを接合するバンプがパッドの端面と絶縁層の下面との間に形成される段差に引っ掛かるので、パッドと半導体チップとの接合強度を向上することができる。
今回開示された実施例は全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施例は、添付の請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されても良い。
１、１Ａ 配線基板
１０ 絶縁層（第１絶縁層）
１０ａ 上面（第１面）
１０ｂ 下面（第２面）
１０ｘ 貫通孔（第１貫通孔）
２１ 絶縁層（第２絶縁層）
２２ 配線層（第１配線層）
２２ａ ビア配線（第１ビア配線）
２２ｂ 配線パターン（第１配線パターン）
２３、２５ 絶縁層
２４、２６ 配線層
３０ ソルダーレジスト層（保護層）
３０ｘ 開口部
３１、７１ バンプ
４１ パッド
４１ａ 上面（接続面）
４１ｂ 下面（第１面）
５０ 絶縁層（第３絶縁層）
５０ｘ 貫通孔
５１ 配線層（第２配線層）
７０ 表面処理層
５００ 支持体
５１０ シード層

Claims (8)

  1. 絶縁性樹脂からなる第１絶縁層と、
    前記第１絶縁層を厚さ方向に貫通する第１貫通孔と、
    前記第１貫通孔内に設けられたパッドと、
    前記第１絶縁層の第１面に積層され、絶縁性樹脂からなる第２絶縁層と、
    前記第２絶縁層に設けられ、前記パッドと接続される第１配線層と、を備え、
    前記パッドの前記第１配線層と接続される接続面は、前記第１絶縁層の前記第１面に向かって凸状に湾曲した曲面を有し、
    前記第１貫通孔の内壁面は、前記第１貫通孔の開口部内に向かって突出する湾曲した曲面を有し、
    前記パッドの接続面の外縁部は、前記第１絶縁層の第１面よりも低い位置において前記第１貫通孔の内壁面と接していることを特徴とする配線基板。
  2. 前記第２絶縁層は、前記第１貫通孔の開口部内に入り込むように設けられていることを特徴とする請求項１に記載の配線基板。
  3. 前記第１絶縁層の厚さは、前記第２絶縁層の厚さよりも厚いことを特徴とする請求項１又は２に記載の配線基板。
  4. 前記パッドの前記接続面とは反対側の面は、前記第１絶縁層の前記第１面とは反対側の第２面の位置よりも、前記第１絶縁層の前記第１面側に位置することを特徴とする請求項１～３のいずれか一つに記載の配線基板。
  5. 支持体上にシード層及び絶縁性樹脂からなる第１絶縁層を順に形成する工程と、
    前記第１絶縁層をパターニングして、内壁面が開口部内に向かって突出する湾曲した曲面の貫通孔を形成する工程と、
    前記貫通孔内に、凸状に湾曲した曲面を有するパッドを形成する工程と、
    前記第１絶縁層の第１面に、前記パッドを覆うように絶縁性樹脂からなる第２絶縁層を形成する工程と、
    前記第２絶縁層に、前記第２絶縁層を厚さ方向に貫通する第１ビア配線と、前記第２絶縁層の第１面に第１配線パターンとからなる第１配線層を形成する工程と、
    を有し、
    前記パッドの凸状に湾曲した曲面は、前記第１配線層の第１ビア配線と接続され、
    前記パッドの前記第１ビア配線と接続される接続面の外縁部は、前記第１絶縁層の第１面よりも低い位置において前記貫通孔の内壁面と接していることを特徴とする配線基板の製造方法。
  6. 前記第２絶縁層に、複数の絶縁層と複数の配線層を交互に積層する工程と、
    前記シード層から前記支持体を剥離する工程と、
    前記シード層を除去して、前記第１絶縁層の前記第１面とは反対側の第２面と、前記パッドの前記第１配線層と接続される接続面とは反対側の第１面とを露出させる工程と、
    前記第１絶縁層の前記第２面に、前記パッドの第１面の一部を露出させる開口部が設けられた保護層を形成する工程と、
    前記保護層の開口部から露出する前記パッドの第１面にバンプを形成する工程と、
    を有することを特徴とする請求項５に記載の配線基板の製造方法。
  7. 前記第２絶縁層に、複数の絶縁層と複数の配線層を交互に積層する工程と、
    前記シード層から前記支持体を剥離する工程と、
    前記シード層を除去して、前記第１絶縁層の前記第１面とは反対側の第２面と、前記パッドの前記第１配線層と接続される接続面とは反対側の第１面を露出させる工程と、
    前記パッドの第１面をエッチングして、前記第１絶縁層の第２面よりも前記パッドの第１面を前記第１絶縁層の前記第１面側に後退させる工程と、
    を有することを特徴とする請求項５に記載の配線基板の製造方法。
  8. 前記複数の配線層のうち最上層に位置する配線層の一部を露出させる貫通孔が形成された第３絶縁層を形成する工程と、
    前記第３絶縁層上に、前記第３絶縁層の貫通孔を介して、前記最上層に位置する配線層に接続する第２配線層を形成する工程と、
    前記第３絶縁層上に、前記第２配線層の一部を露出させる開口部が設けられた保護層を形成する工程と、
    を有することを特徴とする請求項７に記載の配線基板の製造方法。
JP2019096419A 2019-05-22 2019-05-22 配線基板、及び配線基板の製造方法 Active JP7198154B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019096419A JP7198154B2 (ja) 2019-05-22 2019-05-22 配線基板、及び配線基板の製造方法
US16/875,072 US11011457B2 (en) 2019-05-22 2020-05-15 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019096419A JP7198154B2 (ja) 2019-05-22 2019-05-22 配線基板、及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2020191388A JP2020191388A (ja) 2020-11-26
JP7198154B2 true JP7198154B2 (ja) 2022-12-28

Family

ID=73455009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019096419A Active JP7198154B2 (ja) 2019-05-22 2019-05-22 配線基板、及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US11011457B2 (ja)
JP (1) JP7198154B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7391692B2 (ja) * 2020-02-05 2023-12-05 新光電気工業株式会社 配線基板及び配線基板の製造方法
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
JP2022133504A (ja) 2021-03-02 2022-09-14 イビデン株式会社 プリント配線板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263125A (ja) 2007-04-13 2008-10-30 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2018195600A (ja) 2017-05-12 2018-12-06 新光電気工業株式会社 配線基板、配線基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009088000A1 (ja) 2008-01-09 2009-07-16 Nec Corporation 配線基板、半導体装置及びそれらの製造方法
JP5361314B2 (ja) * 2008-09-29 2013-12-04 京セラ株式会社 多層配線基板及びプローブカード
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5903337B2 (ja) * 2012-06-08 2016-04-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP6161437B2 (ja) * 2013-07-03 2017-07-12 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263125A (ja) 2007-04-13 2008-10-30 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2018195600A (ja) 2017-05-12 2018-12-06 新光電気工業株式会社 配線基板、配線基板の製造方法

Also Published As

Publication number Publication date
JP2020191388A (ja) 2020-11-26
US20200373233A1 (en) 2020-11-26
US11011457B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
US9520352B2 (en) Wiring board and semiconductor device
JP6324876B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9859201B2 (en) Wiring substrate, semiconductor device, and method for manufacturing wiring substrate
JP5693977B2 (ja) 配線基板及びその製造方法
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6170832B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP6375159B2 (ja) 配線基板、半導体パッケージ
JP7202784B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6780933B2 (ja) 端子構造、端子構造の製造方法、及び配線基板
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP2013214578A (ja) 配線板及びその製造方法
JP7198154B2 (ja) 配線基板、及び配線基板の製造方法
JP2017073520A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
JP6228785B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2017098306A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2022025342A (ja) 配線基板及びその製造方法
JP6368635B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2018107349A (ja) 配線基板、配線基板の製造方法
US11171081B2 (en) Wiring substrate, semiconductor package and method of manufacturing wiring substrate
JP6612189B2 (ja) 配線基板、半導体装置、および、配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221216

R150 Certificate of patent or registration of utility model

Ref document number: 7198154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150