JP7391692B2 - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP7391692B2
JP7391692B2 JP2020018318A JP2020018318A JP7391692B2 JP 7391692 B2 JP7391692 B2 JP 7391692B2 JP 2020018318 A JP2020018318 A JP 2020018318A JP 2020018318 A JP2020018318 A JP 2020018318A JP 7391692 B2 JP7391692 B2 JP 7391692B2
Authority
JP
Japan
Prior art keywords
layer
pad
metal layer
wiring board
surface treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020018318A
Other languages
English (en)
Other versions
JP2021125571A (ja
JP2021125571A5 (ja
Inventor
陽子 中林
勇太 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2020018318A priority Critical patent/JP7391692B2/ja
Priority to US17/165,028 priority patent/US11528810B2/en
Publication of JP2021125571A publication Critical patent/JP2021125571A/ja
Publication of JP2021125571A5 publication Critical patent/JP2021125571A5/ja
Application granted granted Critical
Publication of JP7391692B2 publication Critical patent/JP7391692B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03612—Physical or chemical etching by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Description

本発明は、配線基板及び配線基板の製造方法に関する。
近年、電子産業の発達に伴い、電子部品の高性能化、高機能化及び小型化が要求されている。このため、例えば半導体チップを実装する配線基板においても、高集積化、薄型化及び微細回路パターン化が要求されている。
一般に、半導体チップなどの電子部品は、配線基板の表面に形成された接続端子に、はんだを用いて接合される。具体的には、配線基板を形成する絶縁層の表面に、例えば銅などの金属のシード層が形成され、シード層の上面に例えば銅などの金属からなるパッドが形成されることにより、接続端子が形成される。そして、この接続端子にはんだが供給され、はんだを介して配線基板の接続端子と半導体チップの接続端子とが接合される。必要に応じて、半導体チップの接続端子にはんだが供給される場合もある。
なお、はんだの濡れ性向上等の目的により、配線基板の接続端子の表面には、ニッケル／パラジウム／金めっき等により表面処理層（金めっき層が表面側）が形成されることがある。
特開２００６－００５３２２号公報
しかしながら、上述した配線基板の接続端子においては、シード層及びパッドの材料となる銅などの金属が拡散し、電子部品を接合するためのはんだにクラックを発生させることがあるという問題がある。すなわち、シード層及びパッドは、例えば銅を材料として形成されるため、銅原子が拡散して半導体チップを接合するはんだまで移動し、はんだ内部において銅を含む合金層が形成される。この結果、はんだと合金層との界面では破断が生じやすくなり、クラックが発生することがある。そして、はんだにクラックが発生すると、導通抵抗が上昇し、電子部品の接続信頼性が低下する。
配線基板の接続端子の表面に表面処理層が形成される場合には、シード層及びパッドからの銅電子の拡散が抑制されるが、はんだにおけるクラックの発生頻度を十分に低減するまでには至らない。特に、配線基板上の配線の微細化が進行すると、配線基板上の単位面積当たりの銅の量が多くなることから、銅原子の拡散量が多くなり、はんだにおけるクラックの発生頻度が上昇する。
開示の技術は、かかる点に鑑みてなされたものであって、はんだにおけるクラックの発生を抑制することができる配線基板及び配線基板の製造方法を提供することを目的とする。
本願が開示する配線基板は、１つの態様において、絶縁層と、前記絶縁層の上面に形成された接続端子とを有し、前記接続端子は、前記絶縁層の上面に積層された第１の金属層と、前記第１の金属層の上面に積層された第２の金属層と、前記第２の金属層の上面に積層された金属のパッドと、前記パッドの上面及び側面を被覆し、前記絶縁層の上面に接触する表面処理層とを有し、前記第２の金属層の端部は、前記表面処理層に接触し、前記第１の金属層の端部は、前記第２の金属層の端部よりも前記パッドの中央側に位置し、前記表面処理層との間に空隙を形成する。
本願が開示する配線基板及び配線基板の製造方法の１つの態様によれば、はんだにおけるクラックの発生を抑制することができるという効果を奏する。
図１は、一実施の形態に係る配線基板の構造を示す図である。 図２は、一実施の形態に係る配線基板の製造方法を示すフロー図である。 図３は、ビルドアップ工程の具体例を示す図である。 図４は、ビアホール形成工程の具体例を示す図である。 図５は、密着層形成工程の具体例を示す図である。 図６は、シード層形成工程の具体例を示す図である。 図７は、レジスト層形成工程の具体例を示す図である。 図８は、電解めっき工程の具体例を示す図である。 図９は、レジスト層除去工程の具体例を示す図である。 図１０は、シード層エッチング工程の具体例を示す図である。 図１１は、密着層エッチング工程の具体例を示す図である。 図１２は、表面処理層形成工程の具体例を示す図である。 図１３は、一実施の形態に係る配線基板の変形例を説明する図である。 図１４は、一実施の形態に係る配線基板の他の変形例を説明する図である。
以下、本願が開示する配線基板及び配線基板の製造方法の一実施の形態について、図面を参照して詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
図１は、一実施の形態に係る配線基板１００の構成を示す図である。図１（ａ）は、配線基板１００の表面近傍の部分断面図であり、図１（ｂ）は、図１（ａ）のＡの部分の拡大図である。以下の説明においては、図１（ａ）の接続端子１３０が形成される面を配線基板１００の「上面」というとともに、これに準じて上下方向を規定するが、配線基板１００は、例えば上下反転して製造及び使用されても良く、任意の姿勢で製造及び使用されて良い。
配線基板１００は、絶縁層１１０、１２０、配線層１１１及び接続端子１３０を有する。図１においては図示を省略しているが、絶縁層１１０の下方には、他の絶縁層及び配線層が形成されても良く、例えばガラスなどを材料とするコア層が形成されても良い。
絶縁層１１０は、例えばエポキシ系樹脂又はポリイミド系樹脂を主成分とする絶縁性樹脂を用いて形成される。絶縁性樹脂としては、例えば、熱硬化性の絶縁性樹脂又は感光性の絶縁性樹脂を用いることができる。絶縁層１１０の厚さは、例えば２０～４５μｍ程度とすることができる。絶縁層１１０は、シリカ（ＳｉＯ2）などのフィラーを含んでいても良い。
配線層１１１は、絶縁層１１０の上面１１０ａに、所定の平面形状にパターニングされる。配線層１１１の材料としては、例えば銅（Ｃｕ）などを用いることができる。配線層１１１の厚さは、例えば１０～２０μｍ程度とすることができる。配線層１１１は、絶縁層１１０を貫通する図示しないビア配線等を介して、絶縁層１１０の下方の図示しない配線層と接続されていても良い。
絶縁層１２０は、絶縁層１１０の上面１１０ａに、配線層１１１を覆うように形成される。絶縁層１２０は、配線基板１００の上面側の最外絶縁層である。絶縁層１２０の材料や厚さは、例えば絶縁層１１０と同様とすることができる。絶縁層１２０も絶縁層１１０と同様に、シリカ（ＳｉＯ2）などのフィラーを含んでいても良い。
絶縁層１２０には、絶縁層１２０を貫通し、底部から配線層１１１の上面を露出させるビアホール１２０ａが形成されている。ビアホール１２０ａは、絶縁層１２０の上面１２０ｂ側に開口する開口部の径が配線層１１１の上面を露出させる底部の開口部の径よりも大きい逆円錐台状の貫通孔であっても良い。
接続端子１３０は、絶縁層１２０の上面１２０ｂから突起するように形成された突起電極であり、例えば半導体チップなどの電子部品と電気的に接続することができる。接続端子１３０は、パッド１３１及び表面処理層１３２を有する。
パッド１３１は、接続端子１３０の本体となる電極であり、例えば銅（Ｃｕ）の電解めっきにより形成される。具体的には、図１（ｂ）に示すように、絶縁層１２０の上面１２０ｂに密着層１２１が形成され、密着層１２１の上面にシード層１２２が形成され、パッド１３１は、シード層１２２の上面に電解めっきによって形成される。パッド１３１は、例えばセミアディティブ法又はサブトラクティブ法により形成することができる。パッド１３１の厚さ（ビアホール１２０ａ内は含まず、シード層１２２の上面より上側の部分のみの厚さ）は、例えば２～１５μｍ程度とすることができる。また、パッド１３１のピッチは、例えば２０～５０μｍ程度とすることができる。
表面処理層１３２は、パッド１３１の上面及び側面を被覆する金属層である。具体的には、図１（ｂ）に示すように、表面処理層１３２は、パッド１３１に近い側から順にニッケル（Ｎｉ）層１３２ａ、パラジウム（Ｐｄ）層１３２ｂ及び金めっき（Ａｕ）層１３２ｃを有する。Ｎｉ層１３２ａ、Ｐｄ層１３２ｂ及びＡｕ層１３２ｃは、それぞれ例えば電解めっき法又は無電解めっき法により形成することができる。表面処理層１３２としては、Ｎｉ／Ｐｄ／Ａｕ層の代わりに、Ｎｉ／Ａｕ層を用いても良い。また、Ｎｉ層１３２ａの代わりに、ニッケル合金層を用いても良い。ニッケル合金の例としては、ニッケルリン（Ｎｉ－Ｐ）及びニッケルボロン（Ｎｉ－Ｂ）などが挙げられる。
図１（ｂ）を参照して、接続端子１３０の下方端部の構成について、具体的に説明する。
絶縁層１２０のビアホール１２０ａ内面及び上面１２０ｂには、密着層１２１及びシード層１２２が形成され、パッド１３１は、シード層１２２の上面に形成される。密着層１２１は、例えばチタン（Ｔｉ）又はクロム（Ｃｒ）などを材料とし、スパッタ法又は無電解めっき法により形成される。密着層１２１が形成されることにより、シード層１２２の絶縁層１２０の上面１２０ｂへの密着性が向上する。密着層１２１の厚さは、例えば１０～５００ｎｍ程度とすることができる。
シード層１２２は、例えば銅（Ｃｕ）を材料とし、スパッタ法又は無電解めっき法により密着層１２１の上面に積層される。シード層１２２の厚さは、例えば１００～３００ｎｍ程度であり、通常は密着層１２１よりも厚い。シード層１２２の材料としては、例えばニッケル（Ｎｉ）又は銅ニッケル合金（Ｃｕ－Ｎｉ）などを用いることも可能であるが、ここでは銅（Ｃｕ）が用いられるものとする。
図１（ｂ）に示すように、シード層１２２の側方端部は、パッド１３１の側面と同じ位置まで延び、表面処理層１３２の最内層であるＮｉ層１３２ａに接触する。一方、密着層１２１の側方端部は、パッド１３１の側面よりも中央側に位置し、Ｎｉ層１３２ａに接触せず空隙１３３が形成されている。すなわち、密着層１２１の端部がシード層１２２の端部よりもパッド１３１の中央側に位置するため、密着層１２１の端部付近では、密着層１２１の端部、シード層１２２の下面、絶縁層１２０の上面１２０ｂ及びＮｉ層１３２ａによって囲まれる空隙１３３が形成される。この空隙１３３の幅（密着層１２１の端部からＮｉ層１３２ａまでの距離）は、例えば３００ｎｍ程度である。
空隙１３３が形成されることにより、シード層１２２の下面と表面処理層１３２（Ｎｉ層１３２ａ）との間が分断され、シード層１２２からの銅原子の拡散を抑制することができる。すなわち、密着層１２１の端部がＮｉ層１３２ａに接触する場合には、シード層１２２の銅原子がシード層１２２の下面から密着層１２１を経由して、表面処理層１３２及び接続端子１３０と電子部品を接合するはんだへ拡散可能である。これに対して、空隙１３３が形成される場合には、シード層１２２の下面から表面処理層１３２への密着層１２１を経由する銅原子の拡散経路が分断される。結果として、銅原子の拡散を抑制することができ、接続端子１３０と電子部品を接合するはんだにおけるクラックの発生を抑制することができる。
特に、シード層１２２を形成する銅の結晶粒は、パッド１３１を形成する銅の結晶粒に比べて小さく拡散しやすい。このため、シード層１２２の下面からの銅原子の拡散を抑制することにより、シード層１２２からはんだへ拡散する銅の量を効果的に低減し、はんだ内部での合金層形成によるクラックの発生を抑制することができる。
次いで、上記のように構成された配線基板１００の製造方法について、図２に示すフロー図を参照しながら具体的に説明する。
まず、絶縁層１１０、配線層１１１及び絶縁層１２０を積層するビルドアップ法により、配線基板１００の本体が形成される（ステップＳ１０１）。具体的には、例えば図３に示すように、絶縁層１１０が図示しない他の配線層や絶縁層又はコア層などの上面に形成され、絶縁層１１０の上面１１０ａに配線層１１１が形成される。配線層１１１は、例えばセミアディティブ法により、例えば銅（Ｃｕ）を所定の平面形状にパターニングすることにより形成される。そして、絶縁層１１０の上面１１０ａには、配線層１１１を覆うように絶縁層１２０が積層される。絶縁層１２０は、配線基板１００の上面側の最外絶縁層である。
絶縁層１１０、配線層１１１及び絶縁層１２０が積層されると、絶縁層１２０にビアホール１２０ａが形成される（ステップＳ１０２）。すなわち、例えば図４に示すように、絶縁層１２０を貫通し、底部から配線層１１１の上面が露出するビアホール１２０ａが形成される。ビアホール１２０ａは、例えばＣＯ2レーザを用いたレーザ加工法などにより形成することができる。ビアホール１２０ａがレーザ加工法によって形成される場合には、デスミア処理が行われてビアホール１２０ａの底部から露出する配線層１１１の上面に付着した樹脂残渣が除去される。ただし、後述する密着層１２１の形成工程でスパッタ法が用いられる場合には、密着層１２１の形成時に樹脂残渣が除去されるため、ビアホール１２０ａのデスミア処理は不要である。
また、ビアホール１２０ａは、例えばフォトリソグラフィ法により形成されても良い。すなわち、絶縁層１２０の材料として感光性の絶縁性樹脂が用いられる場合には、フォトリソグラフィ法によりビアホール１２０ａを形成することが可能であり、この場合には、ビアホール１２０ａの上面１２０ｂ側の開口部の径を小さくすることができる。結果として、ビアホール１２０ａの直上に接続端子１３０が形成される場合に、接続端子１３０を小型化することができる。
ビアホール１２０ａの形成後、絶縁層１２０の上面１２０ｂに密着層１２１が形成される（ステップＳ１０３）。具体的には、例えば図５に示すように、絶縁層１２０の上面１２０ｂと、ビアホール１２０ａの内面と、ビアホール１２０ａの底部において露出する配線層１１１の上面とを連続的に被覆する密着層１２１が、例えばスパッタ法又は無電解めっき法により形成される。密着層１２１の材料としては、例えばチタン（Ｔｉ）又はクロム（Ｃｒ）などを用いることができる。密着層１２１の厚さは、例えば１０～５００ｎｍ程度とすることができる。
そして、密着層１２１の上面にシード層１２２が形成される（ステップＳ１０４）。具体的には、例えば図６に示すように、密着層１２１の上面を被覆するシード層１２２が、例えばスパッタ法又は無電解めっき法により形成される。シード層１２２の材料としては、例えば銅（Ｃｕ）、ニッケル（Ｎｉ）又は銅ニッケル合金（Ｃｕ－Ｎｉ）などを用いることが可能であるが、ここでは銅（Ｃｕ）が用いられるものとする。シード層１２２の厚さは、例えば１００～３００ｎｍ程度とすることができる。なお、シード層１２２の下層に例えばチタンからなる密着層１２１が形成されているため、絶縁層１２０とシード層１２２との密着性が良好となる。
シード層１２２の形成後、シード層１２２の上面にレジスト層が形成される（ステップＳ１０５）。すなわち、例えば図７に示すように、ビアホール１２０ａの位置に開口部を有するレジスト層１４０が形成される。ここでは、ビアホール１２０ａの位置に接続端子１３０が形成されるため、レジスト層１４０の開口部がビアホール１２０ａの位置に設けられるが、他にも接続端子が形成される場合には、この接続端子に対応する位置にもレジスト層１４０の開口部が設けられる。
そして、シード層１２２を給電層として利用する電解めっき法により、レジスト層１４０の開口部にパッド１３１が形成される（ステップＳ１０６）。具体的には、例えば図８に示すように、ビアホール１２０ａの内部とレジスト層１４０の開口部内部とに、例えば銅（Ｃｕ）が析出し、パッド１３１が形成される。パッド１３１が形成されると、例えばアルカリ性の剥離液により、レジスト層１４０が除去される（ステップＳ１０７）。これにより、例えば図９に示すように、絶縁層１２０の上面１２０ｂにおいて、パッド１３１がシード層１２２から上方へ突起する構造体が得られる。
そして、パッド１３１をマスクとして、パッド１３１に覆われていない部分のシード層１２２がエッチングにより除去される（ステップＳ１０８）。具体的には、例えば図１０に示すように、パッド１３１に覆われていない部分では、密着層１２１を除去せずにシード層１２２のみが選択的に除去される。すなわち、例えば硫酸－過酸化水素や過硫酸塩などのエッチング液を用いたウェットエッチングにより、チタン（Ｔｉ）からなる密着層１２１は除去されずに銅（Ｃｕ）からなるシード層１２２のみが除去される。また、例えばプラズマ処理等のドライプロセスにより、シード層１２２が除去されても良い。
続いて、パッド１３１及び残存するシード層１２２をマスクとして、パッド１３１に覆われていない部分の密着層１２１がエッチングにより除去される（ステップＳ１０９）。具体的には、例えば図１１（ａ）に示すように、パッド１３１に覆われていない部分の密着層１２１が除去される。すなわち、例えば苛性アルカリ一過酸化水素などのエッチング液を用いたウェットエッチングにより、銅（Ｃｕ）からなるパッド１３１及びシード層１２２は除去されずにチタン（Ｔｉ）からなる密着層１２１のみが除去される。
さらに、例えばエッチング液に浸漬する時間を調整することにより、シード層１２２の側方端部の下側の密着層１２１が除去される。すなわち、図１１（ａ）のＢの部分を拡大して示す図１１（ｂ）のように、密着層１２１の側方端部がシード層１２２の側方端部よりもパッド１３１の中央側に位置するようになるまで密着層１２１が除去される。この結果、シード層１２２の側方端部の下面と絶縁層１２０の上面１２０ｂとの間には、空隙１３３が形成される。シード層１２２の側方端部から密着層１２１の側方端部までの距離（すなわち空隙１３３の幅）は、例えば３００ｎｍ程度とすることができる。
そして、例えば無電解めっき法により、パッド１３１の上面及び側面を被覆する表面処理層１３２が形成される（ステップＳ１１０）。具体的には、例えば図１２（ａ）に示すように、パッド１３１の上面及び側面を被覆し、絶縁層１２０の上面１２０ｂまで到達する表面処理層１３２が形成される。これにより、パッド１３１及び表面処理層１３２を備える接続端子１３０が完成する。
表面処理層１３２の形成の際には、図１２（ａ）のＣの部分を拡大して示す図１２（ｂ）のように、シード層１２２の下面と絶縁層１２０の上面１２０ｂとの間の空隙１３３を残すように、Ｎｉ層１３２ａ、Ｐｄ層１３２ｂ及びＡｕ層１３２ｃがパッド１３１の上面及び側面に積層される。換言すれば、表面処理層１３２が形成されることにより、密着層１２１の端部、シード層１２２の下面、絶縁層１２０の上面１２０ｂ及びＮｉ層１３２ａによって囲まれる空隙１３３が形成される。表面処理層１３２としては、Ｎｉ／Ｐｄ／Ａｕ層の代わりに、Ｎｉ／Ａｕ層が形成されても良い。
パッド１３１の表面に無電解めっき法によって表面処理層１３２のＮｉ層１３２ａを形成するためには、例えばパラジウム（Ｐｄ）が触媒として用いられる。触媒のパラジウム（Ｐｄ）は、パッド１３１の上面及び側面に付着するとともに、空隙１３３に接するシード層１２２の下面にも付着する。しかし、シード層１２２の下面と絶縁層１２０の上面１２０ｂとの間の距離（すなわち空隙１３３の高さ）は、密着層１２１の厚さと等しく１０～５００ｎｍ程度であり、非常に小さい。このため、シード層１２２の下面に付着する触媒は不活性であり、空隙１３３にはニッケルが析出しない。さらに、空隙１３３が小さいことから、めっき液の表面張力によってめっき液が空隙１３３にまで進入しづらく、空隙１３３にはニッケルが析出しない。結果として、Ｎｉ層１３２ａが形成される場合にも、シード層１２２の下面と絶縁層１２０の上面１２０ｂとの間の空隙１３３が残る。
このようにして空隙１３３を有する接続端子１３０が形成された配線基板１００には、例えば半導体チップなどの電子部品が搭載される。このとき、配線基板１００の接続端子１３０と電子部品の接続端子とがはんだによって接合される。したがって、接続端子１３０の表面処理層１３２のＡｕ層１３２ｃ表面には、はんだバンプが形成される。本実施の形態においては、接続端子１３０の下部外周に空隙１３３が形成されているため、シード層１２２の下面から表面処理層１３２へ銅原子が拡散する経路が分断されている。この結果、はんだバンプへの銅原子の拡散を抑制することができ、はんだ内部におけるクラックの発生を抑制することができる。
以上のように、本実施の形態によれば、パッドが表面処理層によって被覆される接続端子の下部において、シード層の側方端部はパッドの側面と同じ位置まで延びるのに対し、シード層の下層の密着層の側方端部はパッドの側面よりも中央側に位置し、密着層の端部、シード層の下面、絶縁層の上面及び表面処理層によって囲まれる空隙が形成される。このため、結晶粒が小さく銅原子が拡散しやすいシード層の下面から表面処理層に接合するはんだまでの経路が分断され、銅原子の拡散が抑制される。結果として、はんだ内部において銅を含む合金層が形成されることがなく、はんだにおけるクラックの発生を抑制することができる。
なお、上記一実施の形態においては、シード層１２２の側方端部がパッド１３１の側面と同じ位置まで延びるものとしたが、シード層１２２の側方端部の位置はこれに限定されない。すなわち、例えばシード層１２２のエッチング工程において、エッチング液に浸漬する時間を調整することにより、シード層１２２の側方端部がパッド１３１の側面よりも中央側に位置するようにしても良い。具体的には、例えば図１３に示すように、シード層１２２がパッド１３１の側面よりも中央側まで除去されるようにしても良い。
このとき、パッド１３１とシード層１２２は、いずれも銅（Ｃｕ）を材料としているため、例えば硫酸－過酸化水素や過硫酸塩などのエッチング液によるエッチングが行われると、シード層１２２とともにパッド１３１も溶解される。したがって、パッド１３１の側面の下端には、斜め下方を向く斜面１３１ａが形成される。そして、表面処理層１３２が形成される際には、斜面１３１ａにも触媒が付着して、例えばＮｉ層１３２ａを形成するニッケルが斜面１３１ａから析出する。この結果、斜面１３１ａから絶縁層１２０の上面１２０ｂへ向かう方向にＮｉ層１３２ａが成長し、表面処理層１３２の下端を絶縁層１２０の上面１２０ｂまで確実に到達させることができる。
シード層１２２の側方端部がパッド１３１の側面よりも中央側に位置する場合には、パッド１３１に斜面１３１ａが形成されるのに伴い、表面処理層１３２の下端には括れ１３２ｄが形成される。すなわち、表面処理層１３２は、パッド１３１の側面とともに、斜面１３１ａ及びシード層１２２の端部を被覆するため、斜面１３１ａ及びシード層１２２の端部の位置に応じて、表面処理層１３２の下端がパッド１３１の中央側に向かって括れる。
この場合でも、シード層１２２の側方端部は、表面処理層１３２の最内層である例えばＮｉ層１３２ａに接触する。一方、密着層１２１の側方端部は、シード層１２２の側方端部よりもさらにパッド１３１の中央側に位置する。このため、表面処理層１３２に括れ１３２ｄが形成される場合でも、密着層１２１の端部、シード層１２２の下面、絶縁層１２０の上面１２０ｂ及び表面処理層１３２によって囲まれる空隙１３３が形成される。したがって、シード層１２２の下面から表面処理層１３２までの銅原子の拡散経路が分断され、はんだにおけるクラックの発生を抑制することができる。
上記一実施の形態においては、絶縁層１２０に形成されたビアホール１２０ａの位置に接続端子１３０が設けられるものとしたが、接続端子は、必ずしもビアホールの位置に設けられなくても良い。具体的には、例えば絶縁層１２０の上面１２０ｂの平坦な部分に接続端子が形成されても良い。このような場合でも、例えば図１４に示すように、シード層１２２ａの側方端部が表面処理層１３２に接触する一方、密着層１２１ａの側方端部は表面処理層１３２よりもパッド１３１の中央側に位置し、空隙１３３が形成される。
１１０ 絶縁層
１１１ 配線層
１２０ 絶縁層
１２０ａ ビアホール
１２０ｂ 上面
１２１、１２１ａ 密着層
１２２、１２２ａ シード層
１３０ 接続端子
１３１ パッド
１３１ａ 斜面
１３２ 表面処理層
１３２ａ Ｎｉ層
１３２ｂ Ｐｄ層
１３２ｃ Ａｕ層
１３３ 空隙
１４０ レジスト層

Claims (6)

  1. 絶縁層と、
    前記絶縁層の上面に形成された接続端子とを有し、
    前記接続端子は、
    前記絶縁層の上面に積層された第１の金属層と、
    前記第１の金属層の上面に積層された第２の金属層と、
    前記第２の金属層の上面に積層された金属のパッドと、
    前記パッドの上面及び側面を被覆し、前記絶縁層の上面に接触する表面処理層とを有し、
    前記第２の金属層の端部は、前記表面処理層に接触し、
    前記第１の金属層の端部は、前記第２の金属層の端部よりも前記パッドの中央側に位置し、前記表面処理層との間に空隙を形成する
    ことを特徴とする配線基板。
  2. 前記第２の金属層は、前記パッドと同じ金属の層であり、
    前記第１の金属層は、前記第２の金属層と異なる金属の層である
    ことを特徴とする請求項１記載の配線基板。
  3. 前記第２の金属層の端部は、前記パッドの側面と同じ位置まで延び、
    前記表面処理層は、前記パッドの側面とともに前記第２の金属層の端部を被覆する
    ことを特徴とする請求項１記載の配線基板。
  4. 前記第２の金属層の端部は、前記パッドの側面よりも中央側に位置し、
    前記パッドは、当該パッドの側面と前記第２の金属層の端部とを接続する斜面を有し、
    前記表面処理層は、前記パッドの側面とともに前記斜面及び前記第２の金属層の端部を被覆する
    ことを特徴とする請求項１記載の配線基板。
  5. 絶縁層の上面に第１の金属層を積層する第１積層工程と、
    前記第１の金属層の上面に第２の金属層を積層する第２積層工程と、
    前記第２の金属層の上面に金属のパッドを形成するパッド形成工程と、
    前記第２の金属層の前記パッドに覆われていない部分を除去する第１除去工程と、
    前記第１の金属層の前記パッドに覆われていない部分を除去する第２除去工程と、
    前記パッドの上面及び側面を被覆する表面処理層を形成する表面処理層形成工程とを有し、
    前記第２除去工程は、
    前記第１除去工程後の前記第２の金属層の端部よりも前記パッドの中央側まで前記第１の金属層を除去し、
    前記表面処理層形成工程は、
    前記第２除去工程後の前記の第１の金属層の端部との間に空隙を有する前記表面処理層を形成する
    ことを特徴とする配線基板の製造方法。
  6. 前記第２除去工程は、フッ酸をエッチング液として用いるウェットエッチングにより前記第１の金属層を除去する
    ことを特徴とする請求項５記載の配線基板の製造方法。
JP2020018318A 2020-02-05 2020-02-05 配線基板及び配線基板の製造方法 Active JP7391692B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020018318A JP7391692B2 (ja) 2020-02-05 2020-02-05 配線基板及び配線基板の製造方法
US17/165,028 US11528810B2 (en) 2020-02-05 2021-02-02 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020018318A JP7391692B2 (ja) 2020-02-05 2020-02-05 配線基板及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2021125571A JP2021125571A (ja) 2021-08-30
JP2021125571A5 JP2021125571A5 (ja) 2022-11-01
JP7391692B2 true JP7391692B2 (ja) 2023-12-05

Family

ID=77411165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020018318A Active JP7391692B2 (ja) 2020-02-05 2020-02-05 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US11528810B2 (ja)
JP (1) JP7391692B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268374A (ja) 2004-03-17 2005-09-29 Sony Corp 半導体素子とその製造方法、及び半導体装置
JP2007335629A (ja) 2006-06-15 2007-12-27 Sony Corp 電子部品及びこれを用いた半導体装置並びに電子部品の製造方法
JP2014241320A (ja) 2013-06-11 2014-12-25 ソニー株式会社 半導体装置、半導体装置の製造方法
JP2015195382A (ja) 2013-11-12 2015-11-05 チップモス テクノロジーズ インコーポレイテッドＣｈｉｐｍｏｓ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｉｎｃ． 半導体構造およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7007378B2 (en) * 1999-06-24 2006-03-07 International Business Machines Corporation Process for manufacturing a printed wiring board
JP4661122B2 (ja) 2004-05-18 2011-03-30 ソニー株式会社 部品実装配線基板および配線基板への部品の実装方法
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
US9691723B2 (en) * 2015-10-30 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Connector formation methods and packaged semiconductor devices
JP6816964B2 (ja) * 2016-03-10 2021-01-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP7198154B2 (ja) * 2019-05-22 2022-12-28 新光電気工業株式会社 配線基板、及び配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268374A (ja) 2004-03-17 2005-09-29 Sony Corp 半導体素子とその製造方法、及び半導体装置
JP2007335629A (ja) 2006-06-15 2007-12-27 Sony Corp 電子部品及びこれを用いた半導体装置並びに電子部品の製造方法
JP2014241320A (ja) 2013-06-11 2014-12-25 ソニー株式会社 半導体装置、半導体装置の製造方法
JP2015195382A (ja) 2013-11-12 2015-11-05 チップモス テクノロジーズ インコーポレイテッドＣｈｉｐｍｏｓ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｉｎｃ． 半導体構造およびその製造方法

Also Published As

Publication number Publication date
US20210243902A1 (en) 2021-08-05
US11528810B2 (en) 2022-12-13
JP2021125571A (ja) 2021-08-30

Similar Documents

Publication Publication Date Title
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
JP5010737B2 (ja) プリント配線板
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP5224784B2 (ja) 配線基板及びその製造方法
US6576540B2 (en) Method for fabricating substrate within a Ni/Au structure electroplated on electrical contact pads
US8234781B2 (en) Printed circuit board and method of fabricating the same
EP1708552A2 (en) Method of production of circuit board utilizing electroplating
US9960107B2 (en) Package substrate, method for fabricating the same, and package device including the package substrate
JP4170266B2 (ja) 配線基板の製造方法
JP2009253294A (ja) 配線基板及び配線基板の製造方法
US20230209729A1 (en) Wiring board
JP7391692B2 (ja) 配線基板及び配線基板の製造方法
JP4547164B2 (ja) 配線基板の製造方法
JP3935456B2 (ja) 配線基板の製造方法
JP6457881B2 (ja) 配線基板及びその製造方法
JP4445778B2 (ja) 配線基板の製造方法
KR20140029241A (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
JP4238242B2 (ja) 配線基板
JP2001144398A (ja) 配線基板および配線基板の製造方法
US20220013455A1 (en) Wiring substrate and method for manufacturing wiring substrate
KR101924458B1 (ko) 전자 칩이 내장된 회로기판의 제조 방법
JP3759755B2 (ja) 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法
JP2005235982A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
JP4556536B2 (ja) テープキャリアの製造方法
CN117412471A (zh) 布线基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231122

R150 Certificate of patent or registration of utility model

Ref document number: 7391692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150