JP2007335629A - 電子部品及びこれを用いた半導体装置並びに電子部品の製造方法 - Google Patents

電子部品及びこれを用いた半導体装置並びに電子部品の製造方法 Download PDF

Info

Publication number
JP2007335629A
JP2007335629A JP2006165722A JP2006165722A JP2007335629A JP 2007335629 A JP2007335629 A JP 2007335629A JP 2006165722 A JP2006165722 A JP 2006165722A JP 2006165722 A JP2006165722 A JP 2006165722A JP 2007335629 A JP2007335629 A JP 2007335629A
Authority
JP
Japan
Prior art keywords
metal layer
base metal
barrier
electrode
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006165722A
Other languages
English (en)
Other versions
JP4247690B2 (ja
Inventor
Yoshimitsu Harada
恵充 原田
Tetsutoshi Aoyanagi
哲理 青柳
Hiroshi Asami
浅見　　博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006165722A priority Critical patent/JP4247690B2/ja
Priority to US11/810,070 priority patent/US7728431B2/en
Priority to TW096120560A priority patent/TW200814208A/zh
Priority to KR1020070058257A priority patent/KR101376429B1/ko
Priority to CNB2007101821068A priority patent/CN100555616C/zh
Publication of JP2007335629A publication Critical patent/JP2007335629A/ja
Application granted granted Critical
Publication of JP4247690B2 publication Critical patent/JP4247690B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02255—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/05076—Plural internal layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】外部接続用電極と基板との接合強度の低下を防止し、信頼性の高い電気的接続を可能とする電子部品を提供する。
【解決手段】パッド電極１４の一部が露出する開口部が形成されたパッシベーション層２０と、パッド電極１４上及びパッシベーション層２０上に形成された下地金属層２２と、下地金属層に形成され、外部接続用電極に対するバリア金属層２６とを有する電子部品において、下地金属層２２は開口部の外側又は／及び内側のバリア金属層２６の下方に凹部２１ａ又は／及び凸部２１ｂ、２１ｃを有する。この凹部又は／及び凸部は開口部の外周囲又は／及び内周囲の全域に亘って形成されている。パッシベーション層２０は、高密度プラズマ法によって形成されたＳｉＯ2膜を少なくとも１層含む。
【選択図】図１

Description

電子部品及びその実装方法に関し、特に、下地金属層の不要部分をウェットエッチングで除去する際のサイドエッチング（アンダーカット）によって生じる、外部接続用電極と基板との間の接合強度の低下を防止し、信頼性の高い電気的接続を可能とする外部接続用電極を有する電子部品及びこれを用いた半導体装置並びに電子部品の製造方法に関する。
携帯電話等のモバイル製品に代表される電子機器には、高密度化、小型化、高性能化、更に高信頼性の要求が非常に大きい。これらの要求を実現するために種々の実装技術が検討されている。
ＬＳＩの高集積化と高性能化に伴って、チップサイズは増加の一途をたどり、歩留まりの低下、実装面積の増大、高コスト化といった課題が深刻となっている。近年、これら課題とＬＳＩ性能との両立が可能なＳｉＰ（System in Package）が注目されている。ＳｉＰは、パッケージ積層型、チップスタック型、チップオンチップ型等の種々の構造に分類できるが、なかでもチップオンチップ型は短い配線長でチップ同士を接続できることから、高速化、低消費電力化に有利である。
チップオンチップ型ＳｉＰは、例えば、メモリチップと論理回路チップそれぞれを、チップ上に形成したバンプを介して、チップの活性面（能動面）同士をFace-to-faceで接続することにより実現される。バンプの形成に関しては多数の報告がある。
「半導体装置の接合方法」と題する後記の特許文献１には以下の記載がある。
図１５は、特許文献１に記載の図２であり、バンプ電極を備えた半導体装置の各形成工程を示す断面図である。
図１５（Ａ）〜図１５（Ｅ）を参照して、シリコンウエハ１１０に外部電極１１６を形成する方法について説明する。まず、図１５（Ａ）に示すように、シリコンウエハ１１０上に内部電極１１１及び酸化シリコンからなる絶縁膜１１２を形成し、その上にアルミニウム又はアルミニウム合金からなる電極パッド１１３を形成する。次に、電極パッド１１３及び絶縁膜１１２上に亘って窒化シリコンからなる絶縁膜１１４を形成する。絶縁膜１１４には電極パッド１１３の外形よりも少し小さい開口１１４ａをエッチングにより形成し、この開口１１４ａから電極パッド１１３が露出されるようにする。この状態で、チタン−タングステン等の合金からなるアンダバンプ層用合金及び金を順次スパッタリングすることにより、シリコンウエハ１１０上の電極パッド１１３及び絶縁膜１１３の全面に亘って、アンダバンプ層１１５及び金薄膜１１６ａをそれぞれ数千Åの厚さに形成する。但し、金薄膜１１６ａの厚さは数百Å程度でもよい。この場合、付着する金属粒子を均一にするために、スパッタリングが最適である。また、この処理を行う前には、必要に応じてアルミニウムの酸化膜を除去する除去処理を行う。
次に、図１５（Ｂ）に示すように、金薄膜１１６ａ上にフォトレジスト液を滴下してスピンコーティングによりフォトレジスト膜１１９を厚く（２０〜３０μｍ程度）形成する。次に、形成されたフォトレジスト膜１１９を乾燥処理した後、その上面にマスク（図示せず）をアライメントする。このマスクの透光部は、電極パッド１１３と絶縁膜１１４の開口部１１４ａとの外側縁部間に透光部の外側縁部が位置するような大きさに形成されている。そして、このマスクを介してフォトレジスト膜１１９を露光し、現像液で現像することにより、図１５（Ｃ）に示すように、フォトレジスト膜１１９に開口部１１９ａを形成する。次に、開口部１１９ａを介して露出された金薄膜１１６ａに金を電解メッキすることにより、バンプ電極１１６ｂを形成する。このバンプ電極１１６ｂの形成は、その上面がフォトレジスト膜１１９の上面よりも突出しないところで止め、その厚さを２０〜３０μｍ程度にする。この結果、バンプ電極１１６ｂは柱状となり、その上面はほぼ平坦となる。
次に、図１５（Ｄ）に示すように、フォトレジスト膜１１９を有機溶剤で剥離する。この状態で、金薄膜１１６ａをヨウ素系のエッチング液でエッチングして、不要な部分つまりバンプ電極１１６ｂと対応しない部分の金薄膜１１６ａを除去する。この状態を図１５（Ｅ）に示す。
「バンプメッキ装置」と題する後記の非特許文献１には、バンプ形成の代表例として半田バンプメッキプロセスに関する記載がある。
「半導体装置の製造方法」と題する後記の特許文献２には以下の記載がある。
図１６は、特許文献２に記載の図１、図２であり、半導体装置の製造方法を示す断面図である。
以下、図１６（Ａ）〜図１６（Ｆ）を参照して、特許文献２に記載の第１の実施形態の半導体装置の製造方法の工程を説明する。
図１６（Ａ）の工程：
半導体基板２１１上にＣＶＤ法により酸化膜２１２を形成した後、ＬＣＤドライバＩＣなどの半導体装置を形成する。スパッタ法などによりＡｌを全面に形成し、フォトリソ・エッチングによりＡｌをパターニングして、バンプ電極を形成すべき位置に、例えば、５０μｍ×７０μｍ程度の大きさのＡｌ電極パッド２１３を形成する。ＣＶＤ法によりＳｉＯ2などの絶縁膜を全面に、例えば、０．８〜１．４μｍ程度の膜厚で、表面保護膜２１４を形成した後、フォトリソ・エッチングによりＡｌ電極パッド２１３上の表面保護膜２１４を除去して、そのＡｌ電極パッド２１３上にスルーホール１５を開孔する。
図１６（Ｂ）の工程：
半導体基板２１１の表面全体にスパッタ法等により、複数の下地金属層を順次積層形成する。この下地金属層の構成としては、例えば、Ａｌと密着性のよいＴｉ／Ｗ２１６ａ、Ａｕの拡散を防止するためのＰｄ２１６ｂにより構成する。
図１６（Ｃ）の工程：
下地金属層Ｔｉ／Ｗ２１６ａ、Ｐｄ２１６ｂ上にポジ形の感光性樹脂膜を全面に２５〜３０μｍ程度の膜厚に被着した後、マスクを用いて、Ａｌ電極パッド２１３上の一部の感光性樹脂膜を露光し、感光性樹脂膜エッチング溶剤に浸して、露光した部位をエッチング（現像）し、Ａｌ電極パッド２１３よりも２０μｍ程度内側のこのＡｌ電極パッド２１３の上方に、３０μｍ×５０μｍ程度の欠損部を有するバンプ電極形成用パターン２１７を形成する。次に、下地金属層Ｔｉ／Ｗ２１６ａ、Ｐｄ２１６ｂを一方の陰極の共通電極として、半導体基板２１１をシアン化金カリウムまたは亜硫酸金ナトリウムなどのメッキ溶液に浸して、例えば、１Ａ／ｃｍ2程度の一定の電流を供給することにより、Ａｕメッキで、例えば、高さが１５〜２０μｍ程度のバンプ電極２１８を形成する。
図１６（Ｄ）の工程：
マスクを用いてバンプ電極形成用パターン２１７の欠損部の周辺の感光性樹脂膜を、例えば、５μｍ程度露光し、感光性樹脂膜エッチング溶剤に浸して、露光した部位をエッチングして、そのバンプ電極形成用パターン２１７よりも各寸法が５μｍ程度大きい下地金属保護層形成用パターン２１７ａを形成する。
図１６（Ｅ）の工程：
再度、下地金属層Ｔｉ／Ｗ２１６ａ、Ｐｄ２１６ｂを一方の陰極の共通電極として、半導体基板２１１をメッキ溶液に浸して、一定の電流（例えば、１Ａ／ｃｍ2）を供給することにより、Ａｕメッキで、バンプ電極２１８の周囲の隙間に、１μｍ以下の膜厚（この膜圧は、下地金属層Ｔｉ／Ｗ２１６ａ、Ｐｄ２１６ｂの膜厚により決定する）の下地金属保護層２１９を形成する。この際に、バンプ電極２１８上にも同僚のＡｕメッキが施される。
図１６（Ｆ）の工程：
感光性樹脂膜２１７ａを除去溶剤等で除去し、更に、下地金属保護層２１９をマスクとして、下地金属層Ｐｄ２１６ｂ、Ｔｉ／Ｗ２１６ａをエッチング溶液に浸して、ウェットエッチング除去した後、下地金属保護層２１９を必要に応じてエッチング除去することにより最終的なバンプ電極構造が得られる。この時、下地金属層Ｐｄ２１６ｂは、下地金属保護層２１９により被覆されているので、下地金属層Ｐｄ２１６ｂ、Ｔｉ／Ｗ２１６ａのサイドエッチングが行われる部位がバンプ電極２１８の直下よりも外側となり、このバンプ電極２１８の下部の下地金属層Ｐｄ２１６ｂがエッチングされることがなくなる。そして、例えば、テープキャリアのインナーリードとバンプ電極２１８をインナーリードボンディングして、実装を終了する。
以上説明したように、特許文献２に記載の第１の実施形態によれば、バンプ電極２１８の周辺の下地金属層Ｐｄ２１６ｂの表面及びバンプ電極２１８の全面に下地金属保護層２１９を設けることにより、下地金属層Ｔｉ／Ｗ２１６ａのエッチング時にサイドエッチングといわれるバンプ電極２１８の寸法より内側まで、下地金属層Ｔｉ／Ｗ２１６ａ、Ｐｄ２１６ｂがエッチングされる現象が起こらない。そのため、バンプ電極２１８と下地金属層Ｔｉ／Ｗ２１６ａ、Ｐｄ２１６ｂとの接着面積を常に一定に保つことが可能となり、バンプ電極２１８形成工程の品質の向上や歩留りの向上が期待できる。
「半導体ウエハ及び半導体チップ並びにそれらの製造方法」と題する後記の特許文献３には以下の記載がある。
図１４は、特許文献３に記載の図３〜図７であり、金属層にバンプを形成することを含む半導体ウエハの製造方法を示す断面図である。
以下、図１７（Ａ）〜図１７（Ｇ）を参照して、特許文献３に記載の実施形態の半導体ウエハの製造方法の工程を説明する。
特許文献３に記載の実施形態に係る半導体ウエハの製造方法は、金属層３２０上にバンプ３３０を形成することを含む（図１７（Ｃ）参照）。バンプ３３０は、最表層の金属層３２４上に形成する。バンプ３３０は、開口３１８とオーバラップするように形成する。また、バンプ３３０は、開口３１８の内側の領域に形成する。特許文献３に記載の実施形態に係る半導体ウエハの製造方法では、バンプ３３０を、電解メッキ工程によって形成する。例えば、図１７（Ａ）に示すように、半導体基板３１０にマスク３３５を形成する。マスク３３５は、パッシベーション層３１６の開口３１８とオーバラップする開口３３６を有する。このとき、図１７（Ａ）に示すように、開口３３６は、開口３１８よりも内側の領域に形成されていてもよい。金属層３２０上（最表層の金属層３２４上）に全面にマスク材料を設けた後に露光現像することによって、開口３３６を有するマスク３３５を形成してもよい。
その後、電解メッキ工程を行って、図１７（Ｂ）に示すように、開口３３６の内側にバンプ３３０を形成する。バンプ３３０の材料は特に限定されず、例えば、Ａｕで形成してもよい。図１７（Ｂ）に示すように、バンプ３３０を、最表層の金属層３２４と一体的に形成してもよい。その後、図１７（Ｃ）に示すように、マスク３３５を除去して、バンプ３３０を形成する。なお、マスクを、開口がパッシベーション層３１６の開口３１８と同じ形状となるように形成してもよい。該マスクを利用することによって、バンプ３３０を、断面形状がパッシベーション層３１６の開口３１８と同じ形状となるように形成してもよい（図示せず）。
特許文献３に記載の実施形態に係る半導体ウエハの製造方法は、図１７（Ｄ）に示すように、エッチング工程によって、最下層の金属層３２２以外の金属層３２０におけるバンプ３３０よりも外側の部分を除去することを含む。図１４（Ｄ）に示す例では、最表層の金属層３２４におけるバンプ３３０よりも外側の部分を除去する。なお、最下層の金属層３２２と最表層の金属層３２４との間に他の金属層が形成されている場合、該他の金属層におけるバンプ３３０よりも外側の部分も除去する。このとき、バンプ３３０をマスクとしてエッチング工程を行ってもよい。バンプ３３０をマスクとして利用することで、別途マスクを設ける工程が不要になるため、効率よく半導体ウエハを製造することができる。本工程では、最下層の金属層３２２を除去しないようにエッチングする。即ち、最下層の金属層３２２を残すようにエッチング工程を行う。
特許文献３に記載の実施形態に係る半導体ウエハの製造方法は、図１７（Ｅ）に示すように、最下層の金属層３２２上であってバンプ３３０の周囲に、マスク３４０を形成することを含む。マスク３４０は、図１７（Ｅ）に示すように、パッシベーション層３１６における開口３１８の周縁部３１９とオーバラップするように形成する。また、マスク３４０は、図１７（Ｅ）に示すように、バンプ３３０の側面に密着するように形成する。マスク３４０を形成する材料は特に限定されない。例えば、最下層の金属層３２２上マスク材料を設けた後の露光現像することによって、マスク３４０を形成してもよい。このとき、マスク材料として、ポジ型、ネガ型のいずれの材料を利用してもよい。
特許文献３に記載の実施形態に係る半導体ウエハの製造方法は、図１７（Ｆ）に示すように、第２のエッチング工程によって、最下層の金属層３２２におけるマスク３４０からの露出部を除去することを含む。最下層の金属層３２２をエッチングして、金属層３２１を形成してもよい（図１７（Ｆ）参照）。
特許文献３に記載の実施形態に係る半導体ウエハの製造方法は、図１７（Ｇ）に示すように、マスク４０を除去することを含んでいてもよい。
特許文献３に記載の実施形態に係る半導体ウエハの製造方法では、先に述べたとおり、最下層の金属層３２２以外の金属層におけるバンプ３３０よりも外側の部分を除去する工程の後に、最下層の金属層３２２をエッチングする。そのため、最下層の金属層３２２が、その上層の金属層よりも深くエッチングされることを防止することができ、金属層間での剥離を防止することができる。また、最下層の金属層３２２をエッチングする工程は、バンプ３３０の周囲に形成されたマスク３４０を利用して行う。そのため、金属層３２１は、他の金属層及びバンプ３３０よりも大きくなる。これにより、バンプ３３０を、金属層３２１から剥離しにくくすることができる。また、マスク３４０は、バンプ３３０の側面に密着するように、かつ、パッシベーション層３１６における開口３１８の周縁部３１９とオーバラップするように形成されている。そのため、金属層３２１が、パッド３１４における露出部３１５を覆うように形成することができる。即ち、パッド３１４が露出することを防止することができる。そのため、信頼性の高い半導体ウエハを製造することができる。
図１８は、従来技術における、バンプ電極の形成工程とサイドエッチングの発生を説明する図である。
図１８（Ａ）の平面図及びＷ−Ｗ部の断面図に示すように、Ｓｉ基板１０上に形成された絶縁層（ＳｉＯ2）１２上にパッド電極（Ａｌパッド電極）１４が形成され、次に、酸化シリコン（ＳｉＯ2）１６ｂ及び窒化シリコン（Ｓｉ3Ｎ4）１８によってパッシベーション層が全面に形成され、次に、エッチングによってパッシベーション層に開口部１５ａが形成される。
図１８（Ｂ）のＷ−Ｗ部の断面図に示すように、次に、スパッタ法等によって下地金属層（シード層）２２が全面に形成される。なお、下地金属層２２は、後工程でエッチングによって除去される部分があるので、エッチング前後の状態を明確に把握できるようにするため、下地金属層２２は黒く塗りつぶして図示している。
図１８（Ｃ）のＷ−Ｗ部の断面図に示すように、次に、レジスト（フォトレジスト）２４を全面塗布し、バンプ電極形成用のパターンを露光し現像して、バンプ電極（矢印で示すバンプ電極の径２８ａをもつ。）２８の形成用の開口を形成する。次に、形成された開口の内部に露出された下地金属層２２上に、電解メッキによって、バリア金属層２６を形成し、更に、この上にバンプ電極２８を半田メッキによって形成する。
図１８（Ｄ）のＷ−Ｗ部の断面図とその部分拡大断面図に示すように、次に、レジスト２４を剥離し、バンプ電極２８をマスクとしてバンプ電極２８の下部以外の下地金属層２２をウェットエッチングによって除去する。この時、ウェットエッチングにおいて、バリア金属層２６の下方の下地金属層２２も同時にエッチング（サイドエッチング）されてしまうため、バリア金属層２６の下方に存在していた下地金属層２２が除去されてしまったサイドエッチング部分３６が生じてしまう。
図１８（Ｅ）のＷ−Ｗ部の断面図に示すように、次に、バンプ電極２８に半田フラックスを塗布し、リフロー炉で加熱処理しバンプ電極の組成、形状を均一化した後、フラックスを洗浄除去して、バンプ電極２８の形成工程が終了する。
特開平１０−１８９６３５号公報（段落０００６〜０００８、図２） 特開平１０−９２８３０号公報（段落０００６〜０００８、図１、図２） 特開平２００５−３２２７０５号公報（段落０００５〜００１２、図３〜図７） 栗山他、エバラ時報、Ｎｏ．２０７、ｐ．３４−３８（２００５−４）（３．バンププロセス、図１）
従来技術におけるバンプ電極の形成工程を図１８によって説明したが、先述したように、電解メッキを用いてバンプ電極を形成する場合、ウェットエッチングで下地金属層を除去する際に、バリア金属層の下方の下地金属層も同時にエッチング（サイドエッチング）されてしまい、バリア金属層の面積よりも下地金属層の面積が小さくなってしまう、即ち、バリア金属層の下方の下地金属層にアンダーカットが入り、これによってバリア金属層と下地金属層との接合面積が減少して、バンプ電極と半導体基板との接合強度が低下する。このことは、ＬＳＩの高集積化に伴うバンプ電極の狭ピッチ化、小径化によって深刻な問題となり、場合によっては、ウェットエッチングでの下地金属層の除去時に、バンプ電極が剥離してしまう。従って、サイドエッチングによるアンダーカットは、歩留まりの低下、信頼性の低下を引き起こすという大きな問題となっていた。
これらサイドエッチングを防止するために、例えば、先述の特許文献２、特許文献３に記載されているように、バンプ電極の周縁部に下地金属層のサイドエッチングを進行させないための保護層を設ける手法、バンプ電極の周囲をマスクする手法が採用されているが、これらは保護層の形成、保護層の除去、マスクの形成、マスクの除去という工程の追加が必要であり、製造コスト、ＴＡＴの増加を招くという問題がある。
本発明は、上述したような課題を解決するためになされたものであって、その目的は、下地金属層の不要部分をウェットエッチングで除去する際のサイドエッチングによって生じる、バリア金属層と下地金属層との間の接合面積の減少による外部接続用電極と基板との間の接合強度の低下を防止し、信頼性の高い電気的接続を可能とする外部接続用電極を有する電子部品及びこれを用いた半導体装置並びに電子部品の製造方法を提供することにある。
即ち、本発明は、パッド電極の一部が露出する開口部が形成されたパッシベーション層と、前記パッド電極上及び前記パッシベーション層上に形成された下地金属層と、前記下地金属層上に形成され、外部接続用電極に対するバリア金属層とを有する電子部品において、前記開口部の外側又は／及び内側の前記バリア金属層の下方に設けられた凹部又は／及び凸部上に、これに追随した表面形状に前記下地金属層が形成されていることを特徴とする、電子部品に係るものである。
また、本発明は、上記の電子部品が前記外部接続用電極を介して外部接続された半導体装置に係るものである。
また、本発明は、パッド電極の一部が露出する開口部をもつパッシベーション層を形成する工程と、前記パッド電極及び前記パッシベーション層上に下地金属層を形成する工程と、前記下地金属層上に、外部接続用電極に対するバリア金属層を形成する工程とを有する電子部品の製造方法において、前記開口部の外側又は／及び内側の前記バリア金属層の下方に凹部又は／及び凸部を形成する工程と、この凹部又は／及び凸部上に、これに追随した表面形状に前記下地金属層を形成する工程とを有することを特徴とする、電子部品の製造方法に係るものである。
本発明の電子部品によれば、前記開口部の外側又は／及び内側の前記バリア金属層の下方に設けられた凹部又は／及び凸部上に、これに追随した表面形状に前記下地金属層が形成されているので、外部接続用電極の下方に形成される下地金属層の面積を増大させることができ、下地金属層の不要部分をウェットエッチングで除去する際のサイドエッチング（アンダーカット）によって生じる、バリア金属層と下地金属層との間の接合面積の減少による外部接続用電極と基板との間の接合強度の低下を防止することができ、信頼性の高い電気的接続を可能とする外部接続用電極を有する電子部品を提供することができる。
また、本発明の電子部品を用いた半導体装置によれば、前記電子部品が前記外部接続用電極を介して外部接続されているので、前記電子部品とこれが実装される基板との間の、信頼性の高い電気的接続を可能とする半導体装置を提供することができる。
また、本発明の電子部品の製造方法によれば、前記開口部の外側又は／及び内側の前記バリア金属層の下方に設けられた凹部又は／及び凸部上に、これに追随した表面形状に前記下地金属層を形成する工程を有するので、外部接続用電極の下方に形成される下地金属層の面積を増大させることができ、下地金属層の不要部分をウェットエッチングで除去する際のサイドエッチングによって生じる、バリア金属層と下地金属層との間の接合面積の減少による外部接続用電極と基板との間の接合強度の低下を防止することができ、信頼性の高い電気的接続を可能とする外部接続用電極を有する電子部品の製造方法を提供することができる。
本発明の電子部品では、前記開口部の外周囲又は／及び内周囲の全域に亘って、前記凹部又は／及び凸部が形成されている構成とするのがよい。外部接続用電極の下方に形成される下地金属層の面積を増大させることができ、ウェットエッチングで下地金属層の不要部分を除去する際に生じるサイドエッチングによる影響を抑制することができる。
また、前記パッド電極の外周囲に設けられたパターンによって、前記凹部又は／及び凸部が形成されている構成とするのがよい。複雑な工程を必要とすることなく、外部接続用電極の下方の下地金属層の面積を増大させることができる。
また、前記凹部が、前記パッド電極の外周囲に形成された導体パターンと前記パッド電極との間隙によって形成され、環状をなしている構成とするのがよい。前記パッド電極と前記導体パターンを同時に同じ工程で形成することができる。
また、前記凸部が、前記パッド電極の内周囲の前記パッシベーション層上に形成され環状をなしている構成とするのがよい。前記開口部の外側における前記パッシベーション層上に前記凸部を形成するので、前記凸部の面に前記下地金属層が形成され、しかも、前記開口部の内部では、前記下地金属層と前記バリア金属層との金属同士の接合を残したままであるので、前記下地金属層が形成される面積を増大させることができ、前記外部接続用電極と前記電子部品との間の接合強度の低下を招くことがない。
また、前記凹部が、前記パッド電極の内周囲の前記パッシベーション層を通して形成され、環状をなしている構成とするのがよい。前記凹部、凸部のそれぞれを、前記パッド電極の一部を露出させる開口部と同時に同じ工程で、前記パッシベーション層をエッチング除去することによって形成することができる。
また、前記パッシベーション層のうち、少なくとも１層が、その上に存在する凹所を含む領域上に高密度プラズマ（ＨＤＰ−ＣＶＤ）法によって形成されている構成とするのがよい。高密度プラズマ法によって、前記パッシベーション層が前記凹部の形状を被覆するように形成され、前記下地金属層が形成される面積を増大させることができる。
以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。なお、以下に説明する実施の形態では、外部接続用電極として基板に形成されるバンプ電極を例にとって説明する。また、各図では、バンプ電極が形成されるパッド電極を中心とした、１つのバンプ電極形成領域について、バンプ電極の形成に関する関連要素のみを図示している。
なお、外部接続用電極が形成される基板としては、シリコンチップ等の半導体基板、各種の電気絶縁性材料によって形成される実装基板等がある。また、外部接続用電極を、基板に形成されたパッド電極にＡＣＦ（異方性導電フイルム材料）を用いた接続を行うための電極（ＡＣＦ接続用電極）とする場合は、この基板にはバンプ電極を形成しない。この場合、以下に説明する各実施の形態において、バンプ電極をＡＣＦ接続用電極と読替えればよい。
第１の実施の形態
第１の実施の形態では、パッド電極１４を囲む環状の障壁３０の形成を行い、パッド電極及び障壁の上方にバンプ電極（突起電極）の形成を行う。ここで障壁は、以下の各実施の形態と同様に、下地金属層が連続して続く部分の距離及び面積を延長させるためのものであり、サイドエッチングの発生の影響を抑制するために設けるものである。この障壁の形成の形態は、以下の各実施の形態によって異なり、それぞれ各実施の形態において詳述される。
本実施の形態では、バンプ電極が形成されるパッド電極の径をバンプ電極の径よりも小さくし、かつ、パッド電極を囲む（例えば、リング状に囲む。）ように、例えば、金属パターンを環状の障壁として配置する。このパッド電極の外形に沿って形成される環状の障壁は、パッド電極が形成される面と同面に形成され、パッド電極と環状の障壁との間に形成される環状の凹部が、バンプ電極の投影（パッド電極が形成された面への投影である。）面の内部となる位置に形成される。
この結果、パッド電極と環状の障壁との間には、環状の凹部が形成され、パッド電極及び金属パターンの上から、少なくとも１層のＨＤＰ（High Density Plasma）−ＳｉＯ2を含むパッシベーション層を形成することによって、パッド電極の外周囲において、開口部（パッシベーション層に形成される、バンプ電極形成用の開口部である。）の外側のパッシベーション層に凹部からなる段差が形成される。即ち、この凹部は開口部を囲むように環状に形成される。
次いで、バンプ電極形成用の開口部の形成、下地金属層の形成、バリア金属層の形成、バンプ電極の形成を行う。この結果、凹部からなる段差をもつ下地金属層が、バンプ電極形成用の開口部の外部で、バリア金属層の下方に形成され、バリア金属層の下方の下地金属層の表面積を増大させることができるので、サイドエッチングが生じても下地金属層とバリア金属層との接合面積を大きく確保でき、サイドエッチングの影響を抑制することができる。
図１は、本発明の第１の実施の形態において、パッド電極１４を囲む障壁３０を形成することによって、下地金属層２２のサイドエッチングの影響を抑制したバンプ電極２８の形成を説明するＺ−Ｚ部（図３を参照。）の断面図及び部分拡大断面図である。
図２は、本実施の形態において、パッド電極１４を囲む障壁３０の形成を行うバンプ電極２８の形成手順を説明するフロー図である。
図３、図４は、本実施の形態において、パッド電極１４を囲む障壁３０の形成を行うバンプ電極２８の形成手順を説明する図であり、図３は、平面図及びＺ−Ｚ部の断面図を含み、図４は、Ｚ−Ｚ部の断面図である。
図１のＺ−Ｚ部の断面図とその部分拡大断面図に示すように、バリア金属層２６の下部以外の領域の下地金属層２２をウェットエッチングによって除去するが、このウェットエッチングによって、バリア金属層２６の下方の地金属層２２も同時にエッチング（サイドエッチング）されてしまうため、バリア金属層２６の下方に存在していた下地金属層２２が除去されてしまったサイドエッチング部分３６が生じてしまう。
本実施の形態では、パッシベーション層２０の凹部２１ａの内部にも下地金属層２２が形成されるため、バリア金属層２６の下部に存在する下地金属層２２の（平面図で見た場合）、長さ（断面図で見た場合）が、図１８に示す従来技術よりも大きくなる。
従って、図１に示すように、サイドエッチング部分３６が生じても、サイドエッチングされずにバリア金属層２６の下部に残る下地金属層２２の面積、長さが、図１５〜図１８に示す従来技術よりも大きくなり、バリア金属層２６と下地金属層２２との接合面積が、従来技術よりも大きくなり信頼性を向上させることができ、バンプ電極２８と半導体基板１０との接合強度の低下を防止することができる。
本実施の形態では、先ず、半導体基板（例えば、図示しないＴｒ等を含むＳｉ基板や、Si-interposer）１０上に形成された絶縁層（例えば、ＳｉＯ2）１２上に、パッド電極（Ａｌパッド電極）１４と、パッド電極１４を囲むように形成される外周層（例えば、Ａｌによってリング状に形成される。）をなす障壁リング３０とが形成される（図３（Ａ）の平面図及びＺ−Ｚ部の断面図を参照。）。障壁リング３０は、後述するように、下地金属層が連続して続く部分の距離及び面積を延長させるためのものであり、サイドエッチングの発生の影響を抑制するためのものである。本実施の形態では、障壁リング３０は、パッド電極と同じ材質（Ａｌ）で形成し、その厚さはパッド電極１４の厚さと同じとする。障壁リング３０は、他の導電性材料や絶縁性材料で形成することもできる。
次に、全面に、ＨＤＰ（High Density Plasma）によって形成されるＨＤＰ−酸化シリコン（ＳｉＯ2）１６ａ、更に、この上に窒化シリコン（Ｓｉ3Ｎ4）１８が形成される（図３（Ｂ）の平面図及びＺ−Ｚ部の断面図を参照。）。パッシベーション層（表面保護層）２０はＨＤＰ−酸化シリコン（ＳｉＯ2）１６ａ及び窒化シリコン１８によって形成される。
ＨＤＰではプラズマ活性なイオンを用いて、溝の上部にオーバラップして堆積した膜を削りながら成膜を進めることにより、段差被覆性を高め、埋め込み性能を改善することができる。従って、パッシベーション層２０は、パッド電極１４と障壁リング３０との間隙によって形成された環状をなす凹部の内部にも形成され、パッシベーション層２０の上面には、パッシベーション層２０の凹部２１ａが、凹部の形状を被覆するように形成される。これに対し、ＨＤＰに比して密度の低いプラズマを用いて形成したＣＶＤ膜（例えば、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）／Ｏ2−ＣＶＤや、ＳｉＨ4／Ｎ2Ｏ−ＣＶＤ）は段差被覆性が悪いため、狭く深い溝の内部で膜を形成するには適していない。
次に、後で詳述するように、エッチングによってパッシベーション層２０に開口部が形成され、パッド電極１４の一部が露出される。次に、スパッタ法等によって下地金属層（シード層）２２が全面に形成される。なお、下地金属層２２は、後工程でエッチングによって除去される部分があるので、エッチング前後の状態を明確に把握できるようにするため、下地金属層２２は黒く塗りつぶして図示している（以下の各図についても同様である。）。
次に、後で詳述するように、レジスト（フォトレジスト）を全面塗布し、バンプ電極形成用のパターンを露光し現像して、バンプ電極（矢印で示すバンプ電極の径２８ａをもつ。）２８の形成用の開口部を形成する。次に、形成された開口部の内部に露出された下地金属層２２上に、電解メッキによって、バリア金属層（バリアメタル層）２６を形成し、更に、この上にバンプ電極２８を電解メッキによって形成する。
以下、パッド電極１４を囲む障壁３０を形成した後にバンプ電極２８の形成を行う、図２に示す各工程を、図１、図３、図４を参照しながら説明する。
Ｓ１ａ：パッド電極を囲む障壁の形成
図３（Ａ）で説明したように、半導体基板１０上に形成された絶縁層１２上に、パッド電極１４と、パッド電極１４を囲む外周層（障壁リング３０によって形成される。）とが形成される。パッド電極１４の径は、バンプ電極２８の径よりも小さい。
障壁リング３０は、パッド電極１４と同じ材質で同じ厚さで形成してもよい。また、障壁リング３０は、絶縁性材料で形成することもできる。
図３（Ａ）に示した例では、パッド電極１４は正八角形の形状をももち、障壁リング３０は、内部に正八角形の形状の中空部をもち、外形が正八角形である八角リング状の形状をもつ例を示している。
Ｓ１ｂ：パッシベーション層の形成
図３（Ｂ）に示すように、全面に、ＨＤＰによってＨＤＰ−酸化シリコン１６ａ、更に、この上に窒化シリコン１８が形成される。パッシベーション層（表面保護層）２０はＨＤＰ−酸化シリコン（ＳｉＯ2）１６ａ及び窒化シリコン１８によって形成される。
段差被覆性を高め、埋め込み性能を改善することができるＨＤＰによって、パッシベーション層２０が、パッド電極１４と障壁リング３０との間隙の凹部の形状を被覆するように形成される。この結果、パッシベーション層２０の上面には、パッシベーション層の凹部２１ａが形成され、段差を生じる。
Ｓ１ｃ：パッシベーション層に開口部の形成
図３（Ｃ）の平面図、Ｚ−Ｚ部の断面図に示すように、エッチングによってパッシベーション層に開口部１５ａが形成される。この結果、パッド電極１４の一部が露出される（開口部１５ａの径はパッド電極１４の径よりも小さい。）。
Ｓ２：下地金属層の形成
図３（Ｄ）の平面図、Ｚ−Ｚ部の断面図に示すように、スパッタ法等によって下地金属層２２（黒く塗りつぶして図示している。）が全面に形成される。パッシベーション層２０の凹部２１ａの内部にも下地金属層２２が形成されるので、下地金属層２２にも凹部２１ａが形成され段差を生じることになる。なお、下地金属層２２は、パッシベーション層２０とよく接合し、上面の金属メッキ層のためのシード層（下地）として形成され、金属メッキ層を形成する際の電極として使用される。また、下地金属層２２の不要部分は、後工程でウェットエッチングによって除去される。
Ｓ３：レジストの塗布
フォトレジスト２４を全面塗布する。
Ｓ４：バンプ電極パターンの露光
バンプ電極形成用のパターンを露光する。
Ｓ５：現像（バンプ電極形成用の開口部の形成）
図３（Ｅ）のＺ−Ｚ部の断面図に示すように、現像して、バンプ電極（矢印で示すバンプ電極の径２８ａをもつ。）２８の形成用の開口部１５ｃを、フォトレジスト２４に形成する。
Ｓ６：バリア金属層の形成
図３（Ｆ）のＺ−Ｚ部の断面図に示すように、開口部１５ｃの内部に露出された下地金属層２２上に、バリア金属層２６が電解メッキによって形成される。なお、バリア金属層２６は、金属材料の拡散防止や相互反応防止のために用いられ、隣接する母材との密着性がよい材料が用いられる。
Ｓ７：半田メッキ
図３（Ｆ）に示すように、バンプ電極２８が電解メッキによってバリア金属層２６上に形成される。
Ｓ８：レジストの剥離
図４（Ａ）のＺ−Ｚ部の断面図に示すように、フォトレジスト２４を剥離する。
Ｓ９：下地金属層のエッチング
図４（Ａ）とその部分拡大断面図に示すように、バリア金属層２６をマスクとして、バリア金属層２６の下部を除き、バリア金属層２６の外側にある下地金属層２２をウェットエッチングによって除去する。この時、ウェットエッチングによって、バリア金属層２６の下方にある下地金属層２２も、同時にエッチングされてしまう。この結果、バリア金属層２６の下方に存在していた下地金属層２２が除去されてしまい、サイドエッチング部分３６が生じてしまう。
Ｓ１０：フラックスの塗布
図４（Ｂ）のＺ−Ｚ部の断面図に示すように、バンプ電極２８に半田フラックスを塗布する。
Ｓ１１：リフロー炉での加熱処理
図４（Ｂ）に示すように、リフロー炉で加熱処理しバンプ電極２８の組成、形状を均一化させる。
Ｓ１２：フラックスの洗浄除去
図４（Ｂ）に示すように、フラックスを洗浄除去して、バンプ電極２８の形成工程が終了する。
以上説明した、本実施の形態によるバンプ電極の形成手順によって、サイドエッチング部分３６が生じるが、凹部２１ａをもち段差を有する下地金属層２２が、バリア金属層２６の下部に形成されるので、この下部に形成される下地金属層２２の面積（平面図で見た場合）、長さ（断面図で見た場合）が、図１８に示す従来技術よりも大きくなる（図１（Ｃ）、図４（Ａ）、図４（Ｂ）の部分拡大断面図を参照。）。この結果、本実施の形態では、下地金属層２２の不要部分をウェットエッチングで除去する際に、サイドエッチング部分３６が生じても、バリア金属層２６の下部に、サイドエッチングされることなく残る下地金属層２２の面積が、図１５〜図１８に示す従来技術よりも大きくなり、バリア金属層２６と半導体基板１０との接合面積を、従来技術よりも大きく確保して接合強度を保持することができ、信頼性を向上させることができる。
以上説明した本実施の形態における各部の寸法を例示すれば、次の通りである。
例えば、パッド電極１４はＡｌの層であり、直径２２μｍの円に外接する正八角形の形状をもち厚さは１μｍである。障壁リング３０はＡｌの層であり、直径２６μｍの第１の円に外接し、直径３４μｍの第２の円に外接する正八角形によって形成される八角リング状の形状をもち、厚さは１μｍである。従って、パッド電極１４と障壁リング３０との間隙の距離は２μｍである。ＨＤＰ−酸化シリコン１６ａと窒化シリコン１８の合計厚さ、即ち、パッシベーション層２０の厚さは１μｍであり、パッド電極１４上に１μｍの厚さで形成される。下地金属層２２の厚さは０．２μｍである。
また、開口部１５ａの上部における直径は１８μｍ、開口部１５ｃの上部における直径は３０μｍであり、バンプ電極の直径２８ａは３０μｍである。バリア金属層２６の厚さは５μｍである。
図５は、本実施の形態において、パッド電極１４を囲む障壁３０の例を説明する平面図である。
図５（Ａ）に示すように、図１、図２に示す正八角形のパッド電極１４を囲む外周層を形成する八角リング状の形状をもつ障壁リング３０に、その周方向に不連続部分をなす欠落部３０ａを１箇所設けてもよい。
図５（Ｂ）に示すように、図５（Ａ）に示す欠落部３０ａを２箇所設けてもよい。また、欠落部３０ａを任意の数設けることもできる。
図５（Ｃ）に示すように、正八角形のパッド電極１４を囲む外周層を形成する障壁リング３０の形状を、第１の円に外接し、第２の円に外接する正方形によって形成される正方リング状の形状としてよい。
図５（Ｄ）に示すように、図５（Ｄ）に示す正方リング状の障壁リング３０に欠落部３０ａを設けてもよい。
図５（Ｅ）、図５（Ｆ）に示すように、図５（Ｃ）、図５（Ｄ）において、正方リング状の障壁リング３０を、径の異なる２つの円によって形成される円形リング状の形状とすることもできる。
パッド電極１４を囲む外周層を形成する障壁リング３０の周方向に形成された不連続部分をなす欠落部３０ａは、障壁リング３０の周方向の単数又は複数の任意の位置に形成され、パッド電極１４に電気的に接続するための配線線路を通すために利用される。
なお、パッド電極１４、パッド電極１４を囲む周辺に形成される障壁リング３０（リング状パターン）の形状は、円形、矩形、多角形いずれでもよいが、バリア金属層２６と下地金属層２２との接触面積を増大させるためには、円形又は多角形とすることが効果的である。
第２の実施の形態
第２の実施の形態では、パッド電極１４上の内周囲において、パッシベーション層２０によって凸状及び凹状の環状の障壁を形成して、パッド電極及び障壁の上方にバンプ電極２８の形成を行う。即ち、この凸状及び凹状の環状の障壁は、パッド電極上に開口部の周方向に沿って形成され、バンプ電極の投影（パッド電極が形成された面への投影である。）面の内部となる位置に形成される。
本実施の形態では、バンプ電極が形成されるパッド電極上のパッシベーション層に、中央の第１の開口部（この開口部が、第１の実施の形態における開口部に相当し、例えば、円形の開口部である。）とこれを囲むように障壁を形成するために第２の開口部（例えば、円環状の開口部）を同時に形成する（第１の開口部の径、第２の開口部外径はパッド電極の径よりも小さい。）。
即ち、パッド電極の内周囲のパッシベーション層を通すようにして凹部及び凸部が形成され、第１の開口部の外周囲に、第２の開口部（環状の凹部）と環状の凸部とが形成される。この結果、パッシベーション層によって凹部及び凸部が、パッド電極上に形成され、凹部及び凸部によって段差が形成される。
例えば、パッド電極上にリング状（環状）にパッシベーション層が残され凸部が形成され、この凸部とパッシベーション層（パッド電極の外周近傍にある。）との間に凹部が形成され、この結果、パッシベーション層に、凹部及び凸部からなる段差が形成される。
次いで、下地金属層の形成、バリア金属層の形成、バンプ電極の形成を行う。この結果、凹部及び凸部からなる段差をもつ下地金属層が形成され、バリア金属層の下方の下地金属層の表面積を増大させることができ、第１の実施の形態と同様に、サイドエッチングが生じても下地金属層とバリア金属層との接合面積を大きく確保することができ、サイドエッチングの影響を抑制することができる。
図６は、本発明の第２の実施の形態において、パッド電極１４上の障壁３２の形成を行うバンプ電極の形成手順を説明するフロー図である。
図７は、本実施の形態において、パッド電極１４上の障壁３２の形成を行うバンプ電極２８の形成手順を説明する、平面図及びＸ−Ｘ部の断面図である。
以下、図７を参照しながら、図６に示す各工程について説明する。なお、第１の実施の形態と共通する事項に関しては、先述しているので説明を省略し、以下では相違点に関してのみ説明する。
Ｓ１ｂ：パッシベーション層の形成
図７（Ａ）の平面図、Ｘ−Ｘ部の断面図に示すように、第１の実施の形態と同様に、半導体基板１０上に形成された絶縁層１２上に、パッド電極１４（パッド電極１４の形状は第１の実施の形態と同じであるが、径はバンプ電極２８の径と同じである。）を形成した後に、全面にパッシベーション層２０（酸化シリコン１６ｂ、窒化シリコン１８からなる。）が形成される。酸化シリコン１６ｂを、ＨＤＰに比して密度の低いプラズマを用いて形成したＣＶＤ−ＳｉＯ2膜（例えば、ＴＥＯＳ／Ｏ2−ＣＶＤや、ＳｉＨ4／Ｎ2Ｏ−ＣＶＤ）としたが、第１の実施の形態と同じようにＨＤＰ−ＳｉＯ2としてもよい。
Ｓ１ｄ：パッド電極上の障壁の形成、及び、パッシベーション層に開口部の形成
図７（Ａ）に示すように、パッド電極１４上のパッシベーション層２０に、中央の第１の開口部１５ａ（例えば、円形の開口部１５ａ）とこれを囲むように障壁を形成するために第２の開口部１５ｂ（例えば、円環状の開口部１５ｂ）を同時に形成する。第１の開口部１５ａの径、第２の開口部１５ｂの外径はパッド電極１４の径よりも小さい。
これによって、第１の開口部１５ａと第２の開口部１５ｂとの間に、残存されたパッシベーション層２０（リング状のパッシベーション層である。）によって、凸部２１ｂをなす障壁リング３２が形成される。この凸状の障壁リング３２は、下地金属層が連続して続く部分の距離及び面積を延長させるためのものであり、サイドエッチングの発生の影響を抑制するためのものである。
また、凹部をなす第２の開口部１５ｂによっても、凹状の障壁が形成され、これにより下地金属層が連続して続く部分の距離及び面積を延長させることができる。このように、パッシベーション層２０による凹部及び凸部によって段差が形成される。例えば、パッド電極１４上にリング状にパッシベーション層２０が残され凸部が形成され、この凸部とパッシベーション層（パッド電極１４の外周近傍にある。）２０との間に凹部が形成され、この結果、パッシベーション層２０に、凹部及び凸部からなる段差が形成される。
図６において、以下、Ｓｄ１に続く工程は、図２に示すＳ２以降の工程と同じである。
図７（Ｂ）のＸ−Ｘ部の断面図に示すように、Ｓ２の工程において、下地金属層２２が全面に形成される。この結果、パッシベーション層２０に形成された凹部１５ｂ及び凸部２１ｂからなる段差の部分の表面にも、下地金属層２２が形成される。従って、下地金属層２２は、凸部２１ｂ、凹部１５ｂによってそれぞれ形成される段差をもつ。
図７（Ｃ）、図７（Ｄ）、図７（Ｅ）のＸ−Ｘ部の断面図に示すように、Ｓ３の工程からＳ１２の工程によって、第１の実施の形態と同様にして、バンプ電極２８の形成工程が終了する。
以上説明した、本実施の形態によるバンプ電極の形成手順によって第１の実施の形態と同様に、サイドエッチング部分３６が生じるが、凹部１５ｂ及び凸部２１ｂをもち段差を有する下地金属層２２が、バリア金属層２６の下部に形成され、この下部に形成される下地金属層２２の面積が、第１の実施の形態よりも大きくなる（図７（Ｄ）、図７（Ｅ）の部分拡大断面図を参照。）
従って、本実施の形態では、下地金属層２２の不要部分をウェットエッチングで除去する際に、サイドエッチング部分３６が生じても、バリア金属層２６の下部に、サイドエッチングされることなく残る下地金属層２２の面積が、第１の実施の形態、従来技術よりも大きくなり、バリア金属層２６と下地金属層２２との接合面積を、第１の実施の形態、従来技術よりも更に大きく確保して、バンプ電極２８と半導体基板１０との接合強度を保持することができ、信頼性をより向上させることができる。
以上説明した本実施の形態における各部の寸法を、第１の実施の形態と共通する部分の寸法を省略して例示すれば、次の通りである。
例えば、パッド電極１４は、直径３０μｍの円に外接する正八角形の形状をもち厚さは１μｍである。パッシベーション層２０の厚さは１μｍである。また、第１の開口部１５ａの上部における直径は１８μｍ、第２の開口部１５ｂの上部における内側直径は２０μｍ、上部における外側直径は２４μｍである。
図８は、本実施の形態において、パッド電極１４上の障壁３２の例を説明する平面図及びＸ−Ｘ部の断面図である。
開口部１５ａ、開口部１５ｂは、図１、図３、図４、図７に示すように、断面が理想的な矩形状とならないが、図８では、図を簡略とするために、断面を矩形状に図示している。このように図示すると、図７（Ａ）は図８（Ａ）となる。
図８（Ｂ）、図８（Ｃ）に示す例では、図８（Ａ）に示す円形状の障壁リング３２をそれぞれ、正方状、正八角状のリング形状とし、正方形、正八角形の内側形状と円形の外側形状をもつ開口部１５ｂを形成している。図８（Ｂ）、図８（Ｃ）に示す例では、開口部１５ｂの幅は、周方向で異なった幅をもっている。
図８（Ｄ）に示す例では、図８（Ｃ）において開口部１５ｂの外側形状を正八角形としている。
なお、以上の説明で使用した図では、パッド電極の径とバンプ電極の径が同じであるが、本実施の形態では、先述したように、凸状及び凹状の環状の障壁が、パッド電極上に形成され、バンプ電極の投影面の内部となる位置に形成されていればよく、パッド電極の径とバンプ電極の径が同じである必要はない。パッド電極の径がバンプ電極の径よりも大きくてもよいことはいうまでもない。
第３の実施の形態
第３の実施の形態では、パッド電極１４の一部を露出させる開口部１５ａの外側でパッド電極１４の周縁の上方にあるパッシベーション層２０上に、開口部１５ａの周方向に沿ってリング状の凸状の障壁３４を形成して、パッド電極及び障壁３４の上方にバンプ電極の形成を行う。即ち、開口部の外周囲に環状の凸部が形成され、この環状の凸部は、パッド電極の内周囲の領域のパッシベーション層上に形成される。この環状の障壁３４は、開口部１５ａの外側のパッシベーション層２０上に形成され、バンプ電極の投影（パッド電極が形成された面への投影である。）面の内部となる位置に形成され、バンプ電極とパッシベーション層との間に形成される。
本実施の形態では、バンプ電極の径よりも小さい径をもつ開口部がパッシベーション層に形成され、この開口部の外側のパッシベーション層上に、例えば、感光性樹脂等によって、例えば、リング状の凸状パターンを障壁として形成する。次いで、第２の実施の形態と同様にして、下地金属層の形成、バリア金属層の形成、バンプ電極の形成を行い、凸部からなる段差をもつ下地金属層の形成によって、バリア金属層の下方の下地金属層の表面積を増大させることができ、第１の実施の形態、第２の実施の形態と同様に、サイドエッチングが生じても、下地金属層とバリア金属層との接合面積を大きく確保することができ、サイドエッチングの影響を抑制することができる。
図９は、本発明の第３の実施の形態において、パッシベーション層２０上の障壁３４の形成を行うバンプ電極２８の形成手順を説明するフロー図である。
図１０は、本実施の形態において、パッシベーション層２０上の障壁３４の形成を行うバンプ電極の形成手順を説明する、平面図及びＹ−Ｙ部の断面図である。
以下、図１０を参照しながら、図９に示す各工程について説明する。なお、第１の実施の形態と共通する事項に関しては、先述しているので説明を省略し、以下では相違点に関してのみ説明する。
S１ｂ：パッシベーション層の形成
図１０（Ａ）の平面図、Ｙ−Ｙ部の断面図に示すように、第１の実施の形態と同様に、半導体基板１０上に形成された絶縁層１２上に、パッド電極１４（パッド電極１４の形状は第１の実施の形態と同じであるが、径はバンプ電極２８の径と同じである。）を形成した後に、全面にパッシベーション層２０（酸化シリコン１６ｂ、窒化シリコン１８からなる。）が形成される。酸化シリコン１６ｂを、ＨＤＰに比して密度の低いプラズマを用いて形成したＣＶＤ−ＳｉＯ2膜（例えば、ＴＥＯＳ／Ｏ2−ＣＶＤや、ＳｉＨ4／Ｎ2Ｏ−ＣＶＤ）としたが、第１の実施の形態と同じようにＨＤＰ−ＳｉＯ2としてもよい。
Ｓ１ｅ：パッシベーション層上の障壁の形成
図１０（Ａ）に示すように、パッド電極１４の径よりも小さい外径をもち、パッド電極１４の一部を露出させるためにパッシベーション層２０に形成される開口部１５ａの径よりも大きな内径をもつ、例えば、円形リング状の凸部を感光性樹脂等により絶縁物リングを形成し、障壁リング３４とする。この障壁リング３４は、パッシベーション層２０上に凸部として形成され、下地金属層が連続して続く部分の距離及び面積を延長させるためのものであり、サイドエッチングの発生の影響を抑制するためのものである。また、障壁リング３４を導電性材料によって形成してもよいし、酸化シリコン、窒化シリコン等で形成してもよい。
Ｓ１ｃ：パッシベーション層に開口部の形成
図１０（Ａ）に示すように、パッド電極１４上のパッシベーション層２０に、障壁リング３４の内径よりも小さく、パッド電極１４の径よりも小さな径をもつ開口部１５ａを形成する。なお、Ｓ１ｅの工程とＳ１ｃの工程とを入れ換えて実行してもよい。
図９において、以下、Ｓ１ｃに続く工程は、図２に示すＳ２以降の工程と同じである。
図１０（Ｂ）のＹ−Ｙ部の断面図に示すように、Ｓ２の工程において、下地金属層２２が全面に形成される。この結果、パッシベーション層２０に形成された障壁リング３４の凸部からなる段差の部分の表面にも、下地金属層２２が形成される。
図１０（Ｃ）、図１０（Ｄ）、図１０（Ｅ）のＹ−Ｙ部の断面図に示すように、Ｓ３の工程からＳ１２の工程によって、第１の実施の形態と同様にして、バンプ電極２８の形成工程が終了する。
以上説明した、本実施の形態によるバンプ電極の形成手順によって第１の実施の形態、第２の実施の形態と同様に、サイドエッチング部分３６が生じるが、障壁リング３４の凸部をもち段差を有する下地金属層２２が、バリア金属層２６の下部に形成され、この下部に形成される下地金属層２２の面積が、図１５〜図１８に示す従来技術よりも大きく（図１０（Ｄ）、図１０（Ｅ）の部分拡大断面図を参照。）
従って、本実施の形態では、下地金属層２２の不要部分をウェットエッチングで除去する際に、サイドエッチング部分３６が生じても、バリア金属層２６の下部に、サイドエッチングされることなく残る下地金属層２２の面積が、従来技術よりも大きくなり、第１の実施の形態と同様の効果を生じる。
以上説明した本実施の形態における各部の寸法を、第１の実施の形態と共通する部分の寸法を省略して例示すれば、次の通りである。
例えば、パッド電極１４は、直径３０μｍの円に外接する正八角形の形状をもち厚さは１μｍである。パッシベーション層２０の厚さは１μｍである。また、開口部１５ａの上部における直径は２４μｍであり、円環状の障壁リング３４の内側直径は２６μｍ、外側直径は２８μｍ、厚さ（高さ）は１μｍである。
図１１は、本実施の形態において、パッシベーション層２０上の障壁３４の例を説明する平面図及びＹ−Ｙ部の断面図である。図１１に示す断面図では、図８と同様に、図を簡略とするために、断面を矩形状に図示している。
図１１（Ａ）は、図１０（Ａ）において断面を矩形状に図示した図である。
図１１（Ｂ）、図１１（Ｃ）、１１（Ｄ）に示す例では、図１１（Ａ）に示す各部の形状を変更して、開口部１５ａ、障壁リング３４の内側及び外側、パッド電極１４の形状を、それぞれ、正方形、正八角形、円形とした例である。
なお、以上の説明で使用した図では、パッド電極の径とバンプ電極の径が同じであるが、本実施の形態では、先述したように、凸状の環状の障壁が、開口部の外側のパッシベーション層上に形成され、バンプ電極の投影面の内部となる位置に形成されていればよく、パッド電極の径とバンプ電極の径が同じである必要はない。パッド電極の径がバンプ電極の径よりも大きくてもよいことはいうまでもない。
第４の実施の形態
本実施の形態では、第１から第３の各実施の形態において、複数の障壁、例えば、二重の障壁を形成してバンプ電極の形成を行う。
図１２は、本発明の第４の実施の形態において、障壁３０、３２、３４の形成の変形例を説明する図であり、図１２（Ａ）は平面図及びＺ−Ｚ部の断面図、図１２（Ｂ）は平面図及びＸ−Ｘ部の断面図、図１２（Ｃ）は平面図及びＹ−Ｙ部の断面図である。図１２に示す断面図では、図８、図１１と同様に、図を簡略とするために、断面を矩形状に図示している。
図１２（Ａ）に示す構成は、第１の実施の形態において、パッド電極１４の形状が円形に変更され、円形のパッド電極１４を囲む円環状の相互に分離された２個の障壁リング３０が形成され、開口部１５ａが電極パッド１４の一部を露出させるように形成された例を示している。
図１２（Ｂ）に示す構成は、第２の実施の形態において、パッド電極１４の形状が円形に変更され、円形のパッド電極１４上に、電極パッド１４の一部を露出させる円形の開口部１５ａと、これを囲む円環状の相互に分離された２個の障壁リング３２が形成され、相互に分離された開口部１５ｂが更に電極パッド１４の一部を露出させるように形成された例を示している。なお、図５に示すように、各障壁リング３０には欠落部３０ａが形成されていてもよい。
図１２（Ｃ）に示す構成は、第３の実施の形態において、パッド電極１４の形状が円形に変更され、円形のパッド電極の一部を露出させる円形の開口部１５ａと、この開口部１５ａの外側のパッシベーション層２０上に開口部１５ａを囲む円環状の相互に分離された２個の障壁リング３４が形成された例を示している。
なお、本実施の形態では、複数の環状の障壁３０とパッド電極との間に形成される複数の環状の凹部、複数の障壁３２によって形成される複数の開口部１５ｂ、複数の障壁３４はそれぞれ、バンプ電極２８が形成される下部の領域、即ち、バンプ電極２８の投影面の内部の領域に形成され、この結果生じる凸部又は／及び凹部を含む領域に下地金属層２２が形成される。障壁３０、３２、３４、バンプ２８の形成手順は、第１から第３の実施の形態を参照すれば、明らかである。
この結果、本実施の形態では、第１から第３の実施の形態と同様にして、下地金属層２２の不要部分をウェットエッチングで除去する際に、先述のサイドエッチングが生じても、下地金属層２２とバリア金属層２６との大きな接合面積を保持することができ、下地金属層２２とバリア金属層２６との接合の信頼性を向上させることができる。
なお、障壁３０、３２、３４、開口部１５ａ、１５ｂ、パッド電極１４等の形状は任意のものとすることができる。
第５の実施の形態
本実施の形態では、第１から第３の各実施の形態における異なるタイプの障壁３０、３２、３４を組み合わせて、二重の障壁を形成してバンプ電極の形成を行う。
図１３は、本発明の第５の実施の形態において、障壁の形成の変形例を説明する、平面図及びＵ−Ｕの断面図である。図１３に示す断面図では、図８、図１１、図１２と同様に、図を簡略とするために、断面を矩形状に図示している。
図１３（Ａ）に示す構成は、第１の実施の形態の障壁３０と第２の実施の形態の障壁３２とを組み合わせて形成した例である。
図１３（Ｂ）に示す構成は、第２の実施の形態の障壁３２と第３の実施の形態の障壁３２とを組み合わせて形成した例である。
図１３（Ｃ）に示す構成は、第１の実施の形態の障壁３０と第３の実施の形態の障壁３４とを組み合わせて形成した例である。
図１３に示す構成では、障壁３０、３２、３４、開口部１５ａ、１５ｂ、パッド電極１４等の形状を円形としているが、これらの形状は任意のものとすることができる。
障壁３０、３２、３４、バンプ２８の形成手順は、第１から第３の実施の形態を参照すれば、明らかである。
なお、本実施の形態では、環状の障壁３０とパッド電極との間に形成される環状の凹部、障壁３２によって形成される開口部１５ｂ、障壁３４はそれぞれ、バンプ電極２８が形成される下部の領域、即ち、バンプ電極の投影面の内部の領域に形成され、この結果生じる凸部又は／及び凹部を含む領域に下地金属層２２が形成される。
本実施の形態では、第１から第４の実施の形態と同様にして、下地金属層２２の不要部分をウェットエッチングで除去する際に、先述のサイドエッチング３６が生じても、下地金属層２２とバリア金属層２６との大きな接合面積を保持することができ、下地金属層２２とバリア金属層２６との接合の信頼性を向上させることができる。
各実施の形態によるサイドエッチングの比較
図１４は、本発明の各実施の形態におけるサイドエッチング３６の比較を説明するＺ−Ｚ部の断面図である。
図１４（Ａ）は第１の実施の形態におけるサイドエッチング３６の発生状況（図４（Ａ）を参照。）、図１４（Ｂ）は第２の実施の形態におけるサイドエッチングの発生状況（図７（Ｄ）を参照。）、図１４（Ｃ）は第３の実施の形態におけるサイドエッチングの発生状況（図１０（Ｄ）を参照。）、図１４（Ｆ）は従来技術におけるサイドエッチングの発生状況（図１８（Ｄ）を参照。）を、それぞれ示している。
図１４（Ｄ）は、第１の実施の形態において、パッド電極１４と障壁３０との間隔を大きくした場合の、サイドエッチング３６の発生状況を示している。下地金属層２２とバリア金属層２６との接合面積が、第１の実施の形態の場合よりも増大するので、サイドエッチング３６の影響は、第１の実施の形態の場合よりも少なくなる。
図１４（Ｅ）は、第３の実施の形態において、障壁３４の高さを高くした場合のサイドエッチング３６の発生状況を示している。下地金属層２２とバリア金属層２６との接合面積が、第３の実施の形態の場合よりも増大するので、サイドエッチング３６の影響は、第３の実施の形態の場合よりも少なくなる。
次に、以上で説明した各実施の形態における各部の寸法を例示して、本発明と従来技術とを比較する。図１４（Ａ）、図１４（Ｂ）、図１４（Ｃ）の断面図において、サイドエッチングされずに残存する下地金属層２２とバリア金属層２６との接合長さを、図１４（Ｆ）の断面図における、サイドエッチングされずに残存する下地金属層２２とバリア金属層２６との接合部の長さと比較する。また、図１４（Ａ）、図１４（Ｂ）、図１４（Ｃ）の断面図において、サイドエッチングされずに残存する下地金属層２２とバリア金属層２６との接合部の面積を、図１４（Ｆ）の断面図における、サイドエッチングされずに残存する下地金属層２２とバリア金属層２６との接合部の面積と比較する。
図１４（Ｆ）の断面図に示す従来技術における、各部の寸法を以下に示す。
パッド電極１４はＡｌの層であり、直径３０μｍの円の形状をもち厚さは１μｍである。パッシベーション層２０の厚さは１μｍであり、パッド電極１４上に１μｍの厚さで形成される。下地金属層２２の厚さは０．０５μｍである。また、パッシベーション層２０の開口部の上部における直径は２４μｍ、バンプ電極形成用の開口部の上部における直径は３０μｍであり、バンプ電極の直径２８ａは３０μｍである。バリア金属層２６の厚さは５μｍである。
ここで、パッシベーション層２０の開口部の断面が矩形状であると仮定し、下地金属層２２の厚さを無視すると、下地金属層２２のサイドエッチングがない理想的な、下地金属層２２とバリア金属層２６との接合部の長さは、３２μｍとなる。また、下地金属層２２のサイドエッチングの断面図で見た長さ（以下、単に「断面長さ」という。）が３．５μｍとすると、図１４（Ｆ）の断面図に示す、サイドエッチングされずに残存する接合部の長さは、２８．５μｍとなる。
また、下地金属層２２のサイドエッチングの断面長さが３．５μｍとすると、図１４（Ｆ）に示す、サイドエッチングされずに残存する接合部の面積は、４８９．８（μｍ）2となる。なお、下地金属層２２のサイドエッチングがない理想的な、下地金属層２２とバリア金属層２６との接合部の面積は、７８１．９（μｍ）2である。
図１４（Ａ）の断面図における、各部の寸法を以下に示す。
パッド電極１４はＡｌの層であり、直径２２μｍの円の形状をもち厚さは１μｍである。障壁リング３０はＡｌの層であり、直径２６μｍの第１の円、直径３４μｍの第２の円によって形成されるリング状の形状をもち、厚さは１μｍである。従って、パッド電極１４と障壁リング３０との間隙の距離は２μｍである。ＨＤＰ−酸化シリコン１６ａと窒化シリコン１８の合計厚さ、即ち、パッシベーション層２０の厚さは１μｍであり、パッド電極１４上に１μｍの厚さで形成される。下地金属層２２の厚さは０．０５μｍである。
また、開口部１５ａの上部における直径は１８μｍ、開口部１５ｃの上部における直径は３０μｍであり、バンプ電極の直径２８ａは３０μｍである。バリア金属層２６の厚さは５μｍである。
ここで、パッシベーション層２０の開口部の断面が矩形状であると仮定し、下地金属層２２の厚さを無視すると、下地金属層２２のサイドエッチングがない理想的な、下地金属層２２とバリア金属層２６との接合部の長さは、３３．６μｍとなる。また、下地金属層２２のサイドエッチングの断面長さが、図１４（Ｆ）の場合と同じ３．５μｍとすると、図１４（Ａ）の断面図に示す、サイドエッチングされずに残存する接合部の長さは、３０．１μｍとなる。この長さは、図１４（Ｆ）の場合の１．０６（＝３０．１／２８．５）倍である。
また、下地金属層２２のサイドエッチングの断面長さが、図１４（Ｆ）の場合と同じ３．５μｍとすると、図１４（Ａ）に示す、サイドエッチングされずに残存する接合部の面積は、５２９．９（μｍ）2となる。この残存する接合部の面積は、図１４（Ｆ）の場合の１．０８（＝５２９．９／４８９．８）倍である。即ち、図１４（Ｆ）に示す従来技術に比較すると、接合面積は約１割近く増加する。なお、下地金属層２２のサイドエッチングがない理想的な、下地金属層２２とバリア金属層２６との接合部の面積は、７６８．３（μｍ）2である。
更に、パッド電極１４の直径を１４μｍと小さくして、図１２（Ａ）のように、内側直径１８μｍ、外側直径２２μｍをもつ第１の障壁リング３０と、内側直径２６μｍ、外側直径３４μｍをもつ第２の障壁リング３０との、２個の障壁リング（２個の障壁リングの間隙の距離は２μｍ、内側の障壁リング３０とパッド電極１４との間隙の距離は２μｍである。）を形成した場合、下地金属層２２のサイドエッチングがない理想的な、下地金属層２２とバリア金属層２６との接合部の長さは、３５．２μｍとなる。また、下地金属層２２のサイドエッチングの断面長さが、図１４（Ｆ）の場合と同じ３．５μｍとすると、サイドエッチングされずに残存する接合部の長さは、３１．７μｍとなる。この長さは、図１４（Ｆ）の場合の１．１１（＝３１．７／２８．５）倍である。
また、下地金属層２２のサイドエッチングの断面長さが、図１４（Ｆ）の場合と同じ３．５μｍとすると、サイドエッチングされずに残存する接合部の面積は、５７１．１（μｍ）2となる。この残存する接合部の面積は、図１４（Ｆ）の場合の１．１７（＝５７１．１／４８９．８）倍である。即ち、図１４（Ｆ）に示す従来技術に比較すると、接合面積は約２割近く増加する。なお、下地金属層２２のサイドエッチングがない理想的な、下地金属層２２とバリア金属層２６との接合部の面積は、８０９．５（μｍ）2である。
図１４（Ｂ）の断面図における、各部の寸法を以下に示す（但し、図１４（Ａ）と共通する部分の寸法は省略する。）。
パッド電極１４は、直径３０μｍの円の形状をもち厚さは１μｍである。パッシベーション層２０の厚さは１μｍである。また、第１の開口部１５ａの上部における直径は１８μｍ、第２の開口部１５ｂの上部における内側直径は２０μｍ、上部における外側直径は２４μｍである。
ここで、パッシベーション層２０の開口部の断面が矩形状であると仮定し、下地金属層２２の厚さを無視すると、下地金属層２２のサイドエッチングがない理想的な、下地金属層２２とバリア金属層２６との接合部の長さは、３６．０μｍとなる。また、下地金属層２２のサイドエッチングの断面長さが、図１４（Ｆ）の場合と同じ３．５μｍとすると、図１４（Ｂ）の断面図に示す、サイドエッチングされずに残存する接合部の長さは、３２．５μｍとなる。この長さは、図１４（Ｆ）の場合の１．１４（＝３２．５／２８．５）倍である。
また、下地金属層２２のサイドエッチングの断面長さが、図１４（Ｆ）の場合と同じ３．５μｍとすると、図１４（Ｂ）に示す、サイドエッチングされずに残存する接合部の面積は、６０９．２（μｍ）2となる。この残存する接合部の面積は、図１４（Ｆ）の場合の１．２４（＝６０９．２／４８９．８）倍である。即ち、図１４（Ｆ）に示す従来技術に比較すると、接合面積は約２割以上増加する。なお、下地金属層２２のサイドエッチングがない理想的な、下地金属層２２とバリア金属層２６との接合部の面積は、９０１．２（μｍ）2である。
更に、図１２（Ｂ）のように、第１の開口部１５ａの上部における直径を１２μｍとし、第２の開口部１５ｂの上部での内側直径１４μｍ、上部での外側直径１８μｍをもつ障壁リング３２（開口部１５ｂの幅は２μｍである。）を追加して、障壁リング３２を２個形成すると、下地金属層２２のサイドエッチングがない理想的な、下地金属層２２とバリア金属層２６との接合部の長さは、４０．０μｍとなる。また、下地金属層２２のサイドエッチングの断面長さが、図１４（Ｆ）の場合と同じ３．５μｍとすると、サイドエッチングされずに残存する接合部の長さは、３６．５μｍとなる。この長さは、図１４（Ｆ）の場合の１．２８（＝３６．５／２８．５）倍である。
また、下地金属層２２のサイドエッチングの断面長さが、図１４（Ｆ）の場合と同じ３．５μｍとすると、サイドエッチングされずに残存する接合部の面積は、６９０．８（μｍ）2となる。この残存する接合部の面積は、図１４（Ｆ）の場合の１．４１（＝６９０．８／４８９．８）倍である。即ち、図１４（Ｆ）に示す従来技術に比較すると、接合面積は約４割増加する。なお、下地金属層２２のサイドエッチングがない理想的な、下地金属層２２とバリア金属層２６との接合部の面積は、９８２．８（μｍ）2である。
図１４（Ｃ）の断面図における、各部の寸法を以下に示す（但し、図１４（Ａ）と共通する部分の寸法は省略する。）。
パッド電極１４は、直径３０μｍの円の形状をもち厚さは１μｍである。パッシベーション層２０の厚さは１μｍである。また、開口部１５ａの上部における直径は２４μｍであり、円環状の障壁リング３４の内側直径は２６μｍ、外側直径は２８μｍ、厚さ（高さ）は１μｍである。
ここで、パッシベーション層２０の開口部の断面が矩形状であると仮定し、下地金属層２２の厚さを無視すると、下地金属層２２のサイドエッチングがない理想的な、下地金属層２２とバリア金属層２６との接合部の長さは、３６．０μｍとなる。また、下地金属層２２のサイドエッチングの断面長さが、図１４（Ｆ）の場合と同じ３．５μｍとすると、図１４（Ｂ）の断面図に示す、サイドエッチングされずに残存する接合部の長さは、３２．５μｍとなる。この長さは、図１４（Ｆ）の場合の１．１４（＝３２．５／２８．５）倍である。
また、下地金属層２２のサイドエッチングの断面長さが、図１４（Ｆ）の場合と同じ３．５μｍとすると、図１４（Ｂ）に示す、サイドエッチングされずに残存する接合部の面積は、６４６．８（μｍ）2となる。この残存する接合部の面積は、図１４（Ｆ）の場合の１．３２（＝６４６．８／４８９．８）倍である。即ち、図１４（Ｆ）に示す従来技術に比較すると、接合面積は約３割以上増加する。なお、下地金属層２２のサイドエッチングがない理想的な、下地金属層２２とバリア金属層２６との接合部の面積は、９５１．４（μｍ）2である。
更に、図１２（Ｃ）のように、開口部１５ａの上部における直径は２４μｍであり、内側直径２４μｍ、外側直径２６μｍをもつ第１の円環状の障壁リング３４と、内側直径２７μｍ、外側直径２９μｍをもつ第２の円環状の障壁リング３４との、２個の障壁リング（これら障壁リングの幅は１μｍ、厚さ（高さ）は１μｍである。）を、０．５μｍの間隙をおいて形成した場合、下地金属層２２のサイドエッチングがない理想的な、下地金属層２２とバリア金属層２６との接合部の長さは、４０．０μｍとなる。また、下地金属層２２のサイドエッチングの断面長さが、図１４（Ｆ）の場合と同じ３．５μｍとすると、サイドエッチングされずに残存する接合部の長さは、３６．５μｍとなる。この長さは、図１４（Ｆ）の場合の１．２８（＝３６．５／２８．５）倍である。
また、下地金属層２２のサイドエッチングの断面長さが、図１４（Ｆ）の場合と同じ３．５μｍとすると、サイドエッチングされずに残存する接合部の面積は、８０４．６（μｍ）2となる。この面積は、図１４（Ｆ）の場合の１．６４（＝８０４．６／４８９．８）倍である。即ち、図１４（Ｆ）に示す従来技術に比較すると、接合面積は約６割以上増加する。なお、下地金属層２２のサイドエッチングがない理想的な、下地金属層２２とバリア金属層２６との接合部の面積は、１１１４．７（μｍ）2である。
以上、各実施の形態によって説明したように、バンプ形成工程を大幅に変更することなく、バリア金属層２６の下部に形成される下地金属層２２も面積を増大させることによって、下地金属層２２の不要部分をウェットエッチングで除去する際に生じる、先述のサイドエッチング３６の影響を少なくすることができ、バリア金属層２６と下地金属層２２とによる、バンプ電極２８と半導体基板１０との接合強度を大きくすることができる。従って、歩留りを向上させると共に、信頼性を向上させることができ、更に、バンプ電極の径の微細化、狭ピッチ化が可能となり、チップオンチップ接続のＳｉＰにおけるＬＳＩの高集積化、高機能化が可能となる。
各実施の形態において、パッド電極１４は、例えば、ＡｌやＣｕ、ＡｌとＣｕの合金、ＡｌとＳｉの合金等のＡｌ合金、Ａｕ等の金属により形成されており、半導体基板１０の内部に形成された各図に図示しないトランジスタ等の能動素子や、抵抗、インダクタ、キャパシタ等の受動素子に電気的に接続されているか、或いは、接続されておらず電気的に独立でもよい。
また、各実施の形態において、パッシベーション層２０は、ＳｉＯ2、Ｓｉ3Ｎ4等の絶縁物、ポリイミド等の絶縁性樹脂により形成される。但し、第１の実施の形態においては、ＨＤＰ−ＳｉＯ2を少なくとも１層含む構成とする。
また、各実施の形態において、下地金属膜２２、バリア金属層２６は、例えば、Ｔｉ、Ｃｕ、Ｗ、Ｃｒ、Ｐｔ、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ等の金属あるいはこれら金属の窒化物の積層あるいは合金とすることが好ましい。例えば、Ａｌパッド（電極パッド１４）上にＴｉ、Ｃｕの順で下地金属層２２を形成し、バリア金属層２６としてＮｉを選択することができる。
また、各実施の形態において、電気メッキにより形成するバンプ電極２８は、例えば、Ｓｎ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｕ、Ｓｎ−Ｂｉ、Ｓｎ−Ｉｎ、Ｓｎ−Ｚｎ、Ｓｎ−Ｓｂ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ａｇ−Ｓｂ、Ｓｎ−Ａｇ−Ｃｕ−Ｓｂ、Ｓｎ−Ａｇ−Ｂｉ、Ｓｎ−Ｂｉ−Ｉｎ、Ｓｎ−Ｂｉ−Ｚｎ、Ｓｎ−Ｚｎ−Ｉｎ−Ｂｉ、Ｃｕ、Ｉｎ、Ｂｉ−Ｉｎ、Ｉｎ−Ａｕ、Ｉｎ−Ａｇ、Ａｕ−Ｇｅ、Ａｕ等の金属、Ｐｂを含む半田を用いることができる。また、バンプ電極２８は球冠状の形状の他に、例えば、円柱状、多角柱状でもよい。また、リフローの手段として、フラックスを使わない手法、例えば、Ｈ2を含むプラズマ又は／及びラジカルなど還元雰囲気を利用したリフローを用いてもよい。
以上の説明において、バンプ電極をＳｉ基板等の半導体基板に形成する（ウエハレベルプロセス（ＷＬＰ）を適用することができる。）場合について説明したが、バンプ電極を、有機又は無機の電気絶縁性材料で構成された基板、実装基板（インターポーザ基板）に形成することもできる。このようにバンプ電極が形成された半導体チップ又は実装基板を構成している電子部品は、ＣｏＣ実装によって接続されマルチチップモジュールが形成される。
以上、本発明を実施の形態について説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。例えば、上述した凹部と凸部を併用することもできる。
以上説明したように、本発明は、バンプ電極と半導体基板との接合強度の低下を防止し、信頼性の高い電気的接続を可能とするバンプ電極を有する電子部品及びこれを用いた半導体装置並びに電子部品の製造方法を提供することができる。
本発明の第１の実施の形態において、パッド電極を囲む障壁を形成することによって、サイドエッチングの影響を抑制したバンプ電極の形成を説明する断面図及び部分拡大断面図である。 同上、バンプ電極の形成手順を説明するフロー図である。 同上、バンプ電極の形成手順を説明する図である。 同上、バンプ電極の形成手順を説明する図である。 同上、パッド電極を囲む障壁の例を説明する平面図である。 本発明の第２の実施の形態において、パッド電極上の障壁の形成を行うバンプ電極の形成手順を説明するフロー図である。 同上、バンプ電極の形成手順を説明する図である。 同上、パッド電極上の障壁の例を説明する平面図及びＸ−Ｘ部の断面図である。 本発明の第３の実施の形態において、パッシベーション層上の障壁の形成を行うバンプ電極の形成手順を説明するフロー図である。 同上、バンプ電極の形成手順を説明する図である。 同上、パッシベーション層上の障壁の例を説明する平面図及びＹ−Ｙ部の断面図である。 本発明の第４の実施の形態において、障壁の形成の変形例を説明する図である。 本発明の第５の実施の形態において、障壁の形成の変形例を説明する図である。 本発明の各実施の形態におけるサイドエッチングの比較を説明する図である。 従来技術における、バンプ電極の形成方法を説明する図である。 同上、バンプ電極の形成方法を説明する図である。 同上、バンプ電極の形成方法を説明する図である。 同上、バンプ電極の形成工程とサイドエッチングの発生を説明する図である。
符号の説明
１０…半導体基板、１２…絶縁層、１４…パッド電極、１８…窒化シリコン、
１５ａ、１５ｂ、１５ｃ…開口部、１６ａ…ＨＤＰ−酸化シリコン、
１６ｂ…酸化シリコン、２０…パッシベーション層、２１a…凹部、
２１ｂ、２１ｃ…凸部、２２…下地金属層、２４…レジスト、２６…バリア金属層、
２８…バンプ電極、２８ａ…バンプ電極の径、３０、３２、３４…障壁リング、
３０ａ…欠落部、３６…サイドエッチング部分

Claims (9)

  1. パッド電極の一部が露出する開口部が形成されたパッシベーション層と、前記パッド電極上及び前記パッシベーション層上に形成された下地金属層と、前記下地金属層上に形成され、外部接続用電極に対するバリア金属層とを有する電子部品において、
    前記開口部の外側又は／及び内側の前記バリア金属層の下方に設けられた凹部又は／
    及び凸部上に、これに追随した表面形状に前記下地金属層が形成されている
    ことを特徴とする、電子部品。
  2. 前記開口部の外周囲又は／及び内周囲の全域に亘って、前記凹部又は／及び凸部が形成されている、請求項１に記載の電子部品。
  3. 前記パッド電極の外周囲に設けられたパターンによって、前記凹部又は／及び凸部が形成されている、請求項１に記載の電子部品。
  4. 前記凹部が、前記パッド電極の外周囲に形成された導体パターンと前記パッド電極との間隙によって形成され、環状をなしている、請求項３に記載の電子部品。
  5. 前記凸部が、前記パッド電極の内周囲の前記パッシベーション層上に形成され、環状をなしている、請求項３に記載の電子部品。
  6. 前記凹部が、前記パッド電極の内周囲の前記パッシベーション層を通して形成され、環状をなしている、請求項３に記載の電子部品。
  7. 前記パッシベーション層が、その上に存在する凹所を含む領域上に高密度プラズマ法によって形成されている、請求項１に記載の電子部品。
  8. 請求項１から請求項７の何れか１項に記載の電子部品が前記外部接続用電極を介して外部接続された半導体装置。
  9. パッド電極の一部が露出する開口部をもつパッシベーション層を形成する工程と、前記パッド電極及び前記パッシベーション層上に下地金属層を形成する工程と、前記下地金属層上に、外部接続用電極に対するバリア金属層を形成する工程とを有する電子部品の製造方法において、
    前記開口部の外側又は／及び内側の前記バリア金属層の下方に凹部又は／及び凸部を
    形成する工程と、
    前記凹部又は／及び凸部上に、これに追随した表面形状に前記下地金属層を形成する
    工程と
    を有することを特徴とする、電子部品の製造方法。
JP2006165722A 2006-06-15 2006-06-15 電子部品及その製造方法 Expired - Fee Related JP4247690B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006165722A JP4247690B2 (ja) 2006-06-15 2006-06-15 電子部品及その製造方法
US11/810,070 US7728431B2 (en) 2006-06-15 2007-06-04 Electronic component, semiconductor device employing same, and method for manufacturing electronic component
TW096120560A TW200814208A (en) 2006-06-15 2007-06-07 Electronic component, semiconductor device using the same, and manufacturing method thereof
KR1020070058257A KR101376429B1 (ko) 2006-06-15 2007-06-14 전자 부품 및 이것을 이용한 반도체 장치 및 전자 부품의제조 방법
CNB2007101821068A CN100555616C (zh) 2006-06-15 2007-06-15 电子元件、使用其的半导体器件以及制造电子元件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006165722A JP4247690B2 (ja) 2006-06-15 2006-06-15 電子部品及その製造方法

Publications (2)

Publication Number Publication Date
JP2007335629A true JP2007335629A (ja) 2007-12-27
JP4247690B2 JP4247690B2 (ja) 2009-04-02

Family

ID=38860738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006165722A Expired - Fee Related JP4247690B2 (ja) 2006-06-15 2006-06-15 電子部品及その製造方法

Country Status (5)

Country Link
US (1) US7728431B2 (ja)
JP (1) JP4247690B2 (ja)
KR (1) KR101376429B1 (ja)
CN (1) CN100555616C (ja)
TW (1) TW200814208A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009118995A1 (ja) * 2008-03-28 2009-10-01 パナソニック株式会社 半導体装置及びその製造方法
JP2010087147A (ja) * 2008-09-30 2010-04-15 New Japan Radio Co Ltd 半導体装置の製造方法
JP2013508954A (ja) * 2009-10-23 2013-03-07 エーティーアイ・テクノロジーズ・ユーエルシー 半導体ダイにおける応力を軽減するためのルーティング層
JP2013229491A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
JP2014511039A (ja) * 2011-03-25 2014-05-01 エーティーアイ・テクノロジーズ・ユーエルシー 支持端子パッドを有する半導体チップ
JP2015502038A (ja) * 2011-11-16 2015-01-19 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 構造体およびパッケージ化された半導体デバイス
US9035471B2 (en) 2009-10-23 2015-05-19 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
WO2016043092A1 (ja) * 2014-09-19 2016-03-24 ソニー株式会社 実装基板およびその製造方法
JP2019016794A (ja) * 2017-07-10 2019-01-31 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 支持体に構成素子を実装する方法、支持体に構成素子を実装するための顔料および顔料の製造方法
JP2021125571A (ja) * 2020-02-05 2021-08-30 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2023036718A (ja) * 2017-05-30 2023-03-14 ローム株式会社 Ｍｅｍｓ素子およびｍｅｍｓモジュール

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749885B2 (en) * 2006-12-15 2010-07-06 Micron Technology, Inc. Semiconductor processing methods, methods of forming contact pads, and methods of forming electrical connections between metal-containing layers
US7713860B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump on I/O pad
US7713861B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump and seal for semiconductor device
JP5627835B2 (ja) 2007-11-16 2014-11-19 ローム株式会社 半導体装置および半導体装置の製造方法
TW200926379A (en) * 2007-12-05 2009-06-16 Phoenix Prec Technology Corp Package substrate having electrical connecting structure and method of fabricating the same
US7800239B2 (en) * 2007-12-14 2010-09-21 Semiconductor Components Industries, Llc Thick metal interconnect with metal pad caps at selective sites and process for making the same
JP5425404B2 (ja) * 2008-01-18 2014-02-26 東京エレクトロン株式会社 アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
JP2009176833A (ja) * 2008-01-22 2009-08-06 Panasonic Corp 半導体装置とその製造方法
US7985671B2 (en) * 2008-12-29 2011-07-26 International Business Machines Corporation Structures and methods for improving solder bump connections in semiconductor devices
JP5249080B2 (ja) * 2009-02-19 2013-07-31 セイコーインスツル株式会社 半導体装置
US8445375B2 (en) 2009-09-29 2013-05-21 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
TWI408785B (zh) * 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US20110169158A1 (en) * 2010-01-14 2011-07-14 Qualcomm Incorporated Solder Pillars in Flip Chip Assembly
US20110186989A1 (en) * 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process
TWI419283B (zh) 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
JP2011192726A (ja) * 2010-03-12 2011-09-29 Renesas Electronics Corp 電子装置および電子装置の製造方法
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8759209B2 (en) * 2010-03-25 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming a dual UBM structure for lead free bump connections
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
TW201203403A (en) * 2010-07-12 2012-01-16 Siliconware Precision Industries Co Ltd Semiconductor element and fabrication method thereof
JP2012059738A (ja) * 2010-09-03 2012-03-22 Toshiba Corp 半導体装置
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US9224674B2 (en) * 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
US9627347B2 (en) * 2012-09-24 2017-04-18 National Institute Of Advanced Industrial Science And Technology Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus
US20140124877A1 (en) * 2012-11-02 2014-05-08 Qualcomm Incorporated Conductive interconnect including an inorganic collar
CN102915986B (zh) 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
CN102915982B (zh) * 2012-11-08 2015-03-11 南通富士通微电子股份有限公司 半导体器件
WO2014071815A1 (zh) 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件及其形成方法
WO2014071813A1 (zh) 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件的封装件和封装方法
US9224688B2 (en) * 2013-01-04 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal routing architecture for integrated circuits
US9349665B2 (en) * 2013-01-18 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of packaging of semiconductor devices
US9349700B2 (en) * 2013-04-24 2016-05-24 Stats Chippac, Ltd. Semiconductor device and method of forming stress-reduced conductive joint structures
JP2014241320A (ja) * 2013-06-11 2014-12-25 ソニー株式会社 半導体装置、半導体装置の製造方法
US9559044B2 (en) * 2013-06-25 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package with solder regions aligned to recesses
US9018757B2 (en) * 2013-07-16 2015-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming bump structures over wide metal pad
US9698079B2 (en) * 2014-01-03 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier structures between external electrical connectors
US9368461B2 (en) * 2014-05-16 2016-06-14 Intel Corporation Contact pads for integrated circuit packages
US9362243B2 (en) * 2014-05-21 2016-06-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device and forming the same
DE102014217938B4 (de) * 2014-09-08 2022-11-03 Robert Bosch Gmbh Elektronisches Bauelement
US10115703B2 (en) 2015-03-17 2018-10-30 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
JP6660687B2 (ja) * 2015-07-30 2020-03-11 シチズン電子株式会社 半導体素子および発光装置
TWI562256B (en) * 2015-09-07 2016-12-11 Siliconware Precision Industries Co Ltd Substrate structure
KR102410018B1 (ko) * 2015-09-18 2022-06-16 삼성전자주식회사 반도체 패키지
US9929112B2 (en) 2015-09-25 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
CN105355574B (zh) * 2015-11-13 2018-12-11 颀中科技（苏州）有限公司 镍金凸块的制作方法及镍金凸块组件
US10165682B2 (en) * 2015-12-28 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Opening in the pad for bonding integrated passive device in InFO package
TWI582928B (zh) * 2016-01-19 2017-05-11 矽品精密工業股份有限公司 基板結構及其製法
US9984987B2 (en) * 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
KR102658923B1 (ko) * 2016-09-12 2024-04-18 삼성전자주식회사 반도체 장치 및 반도체 패키지
DE102017210654B4 (de) * 2017-06-23 2022-06-09 Infineon Technologies Ag Elektronische Vorrichtung, die ein einen Hohlraum umfassendes Umverdrahtungsschicht-Pad umfasst
IT201700087201A1 (it) * 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente metodo di fabbricazione di dispositivi a semiconduttore
IT201700087174A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente metodo di fabbricazione di dispositivi a semiconduttore
US10283471B1 (en) * 2017-11-06 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Micro-connection structure and manufacturing method thereof
CN110349870A (zh) * 2018-04-04 2019-10-18 中芯国际集成电路制造（天津）有限公司 晶圆级芯片封装结构及其制作方法
US11322465B2 (en) * 2019-08-26 2022-05-03 Cirrus Logic, Inc. Metal layer patterning for minimizing mechanical stress in integrated circuit packages
KR20210094329A (ko) 2020-01-21 2021-07-29 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지
US11417539B2 (en) * 2020-02-27 2022-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Bump structure and method of making the same
DE102020129570A1 (de) 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Bumpstruktur und verfahren zu deren herstellung
IT202000024346A1 (it) * 2020-10-15 2022-04-15 St Microelectronics Srl Struttura di elettrodo con forma migliorata, e dispositivo elettronico comprendente la struttura di elettrodo
KR20220072234A (ko) * 2020-11-25 2022-06-02 삼성전자주식회사 Ubm 패드를 포함하는 반도체 패키지
CN113421870B (zh) * 2021-08-25 2021-11-09 甬矽电子(宁波)股份有限公司 金属凸块封装结构及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54111761A (en) 1978-02-22 1979-09-01 Hitachi Ltd Electrode construction of semiconductor device
JPS54113248A (en) 1978-02-23 1979-09-04 Mitsubishi Electric Corp Semiconductor device
KR940010510B1 (ko) * 1988-11-21 1994-10-24 세이꼬 엡슨 가부시끼가이샤 반도체 장치 제조 방법
JP2830903B2 (ja) 1995-07-21 1998-12-02 日本電気株式会社 半導体デバイスの製造方法
JP3561582B2 (ja) 1996-09-18 2004-09-02 沖電気工業株式会社 半導体装置の製造方法
JPH10189606A (ja) 1996-12-24 1998-07-21 Miyazaki Oki Electric Co Ltd 半導体装置のバンプ及びその製造方法
JPH10247651A (ja) 1997-03-04 1998-09-14 Oki Electric Ind Co Ltd フリップチップ半導体装置の端子構造及びその製造方法
JP2958520B2 (ja) 1998-01-07 1999-10-06 カシオ計算機株式会社 半導体装置の接合方法
KR100306842B1 (ko) 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP2004228295A (ja) 2003-01-22 2004-08-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4188752B2 (ja) 2003-05-23 2008-11-26 株式会社フジクラ 半導体パッケージ及びその製造方法
JP3794403B2 (ja) 2003-10-09 2006-07-05 セイコーエプソン株式会社 半導体装置
JP2005183641A (ja) 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4348538B2 (ja) 2004-05-07 2009-10-21 セイコーエプソン株式会社 半導体ウエハ及び半導体チップの製造方法
US7176583B2 (en) * 2004-07-21 2007-02-13 International Business Machines Corporation Damascene patterning of barrier layer metal for C4 solder bumps

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009245957A (ja) * 2008-03-28 2009-10-22 Panasonic Corp 半導体装置及びその製造方法
WO2009118995A1 (ja) * 2008-03-28 2009-10-01 パナソニック株式会社 半導体装置及びその製造方法
JP2010087147A (ja) * 2008-09-30 2010-04-15 New Japan Radio Co Ltd 半導体装置の製造方法
US9059159B2 (en) 2009-10-23 2015-06-16 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
JP2013508954A (ja) * 2009-10-23 2013-03-07 エーティーアイ・テクノロジーズ・ユーエルシー 半導体ダイにおける応力を軽減するためのルーティング層
US9035471B2 (en) 2009-10-23 2015-05-19 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
JP2014511039A (ja) * 2011-03-25 2014-05-01 エーティーアイ・テクノロジーズ・ユーエルシー 支持端子パッドを有する半導体チップ
JP2015502038A (ja) * 2011-11-16 2015-01-19 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 構造体およびパッケージ化された半導体デバイス
JP2013229491A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
WO2016043092A1 (ja) * 2014-09-19 2016-03-24 ソニー株式会社 実装基板およびその製造方法
JPWO2016043092A1 (ja) * 2014-09-19 2017-07-06 ソニー株式会社 実装基板およびその製造方法
US10134662B2 (en) 2014-09-19 2018-11-20 Sony Corporation Mounting substrate and method of manufacturing the same
JP2023036718A (ja) * 2017-05-30 2023-03-14 ローム株式会社 Ｍｅｍｓ素子およびｍｅｍｓモジュール
JP7408764B2 (ja) 2017-05-30 2024-01-05 ローム株式会社 Ｍｅｍｓ素子およびｍｅｍｓモジュール
JP2019016794A (ja) * 2017-07-10 2019-01-31 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 支持体に構成素子を実装する方法、支持体に構成素子を実装するための顔料および顔料の製造方法
US11127890B2 (en) 2017-07-10 2021-09-21 Osram Oled Gmbh Method for assembling a carrier with components, pigment for assembling a carrier with a component and method for producing a pigment
JP2021125571A (ja) * 2020-02-05 2021-08-30 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP7391692B2 (ja) 2020-02-05 2023-12-05 新光電気工業株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
TWI346988B (ja) 2011-08-11
TW200814208A (en) 2008-03-16
US20070290343A1 (en) 2007-12-20
CN101136383A (zh) 2008-03-05
JP4247690B2 (ja) 2009-04-02
KR20070119553A (ko) 2007-12-20
KR101376429B1 (ko) 2014-03-20
US7728431B2 (en) 2010-06-01
CN100555616C (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
JP4247690B2 (ja) 電子部品及その製造方法
US10930625B2 (en) Semiconductor package and method of fabricating the same
US6699787B2 (en) Semiconductor device and method of production of same
JP4922891B2 (ja) 半導体装置およびその製造方法
US10032738B2 (en) Method for forming bump of semiconductor package
US20040094841A1 (en) Wiring structure on semiconductor substrate and method of fabricating the same
JP2010103187A (ja) プリント配線板及びその製造方法
US11419222B2 (en) Method of manufacturing circuit board
CN104952841A (zh) 半导体结构及其制造方法
JP2013247273A (ja) 半導体装置の製造方法およびその方法により製造された半導体装置
JP2009295676A (ja) 半導体装置及びその製造方法
JP2016213238A (ja) 半導体装置および半導体装置の製造方法
JP2013247139A (ja) 半導体装置及びその製造方法
JP2004158758A (ja) 半導体装置およびその製造方法
JP2009004721A (ja) 半導体パッケージ及びその製造方法
JP2007005357A (ja) 半導体装置の製造方法
KR20220033636A (ko) 반도체 패키지
TWI437689B (zh) 半導體裝置
JP2006287094A (ja) 半導体装置及びその製造方法
JP2004140115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006165382A (ja) 半導体装置及びその製造方法
JP3972211B2 (ja) 半導体装置及びその製造方法
US9786630B2 (en) Semiconductor device manufacturing method and semiconductor wafer
JP2006120978A (ja) 半導体装置及びその製造方法
JP4188752B2 (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081218

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081231

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4247690

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees