JP2009245957A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009245957A
JP2009245957A JP2008087099A JP2008087099A JP2009245957A JP 2009245957 A JP2009245957 A JP 2009245957A JP 2008087099 A JP2008087099 A JP 2008087099A JP 2008087099 A JP2008087099 A JP 2008087099A JP 2009245957 A JP2009245957 A JP 2009245957A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
recess
surface protective
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008087099A
Other languages
English (en)
Inventor
Yasushi Takemura
康司 竹村
Noriyuki Nagai
紀行 永井
Takatoshi Osumi
貴寿 大隅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008087099A priority Critical patent/JP2009245957A/ja
Priority to PCT/JP2009/000638 priority patent/WO2009118995A1/ja
Publication of JP2009245957A publication Critical patent/JP2009245957A/ja
Priority to US12/713,799 priority patent/US20100155942A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】実装基板と半導体素子とがバンプを介して電気的に接続される半導体装置において、熱膨張係数差に起因する接続部の剥離を防止して、バンプと半導体素子との間の電気的接続状態を安定化させる半導体装置を得られるようにする。
【解決手段】半導体素子４に設けられた半導体素子基板５におけるバンプ３と対向する位置に形成された接続電極７と、接続電極７の周縁部及び半導体素子基板５の上に形成された表面保護層８と、接続電極７及び表面保護層８の上に設けられ、バンプ３と電気的に接続するバリア金属層１０とを備えている。表面保護層８におけるバリア金属層１０との接続部には第１の凹部が設けられている。
【選択図】 図３

Description

本発明は、実装基板と半導体素子とをバンプを介して電気的に接続する半導体装置とその製造方法に関する。
従来より、実装基板に半導体素子を実装する際にはんだ等のバンプを用いて電気的に接続する半導体装置が広く用いられている。例えば、実装基板はガラス繊維を用いて形成され、半導体素子基板はシリコンを用いて形成されているため、はんだバンプを介して接続される実装基板と半導体素子基板との熱膨張率が異なる。このような半導体装置は、実装基板と半導体素子との熱膨張係数差があるため、バンプ接続時の加熱及び冷却により、膨張及び収縮が起こる。このため、接続部の剥離及び電気的接続状態の不安定等の不具合が生じるという問題があり、熱膨張係数差に起因する不具合を改善することが重要である。
図１０は実装基板と半導体素子とをはんだからなるバンプを用いて電気的に接続する半導体装置の従来例であり、図１１は、図１０の一部を拡大して示したものである。
図１０に示すように、特許文献１に記載された半導体装置は、半導体素子２１が半導体素子基板２２の上に形成されており、半導体素子基板２２における半導体素子２１が形成される面とは反対側の面で、はんだ２３によって半導体素子２１と実装基板２４とが接続されている。
さらに、図１１に示すように、半導体素子基板２２は、チップ配線２５及び絶縁膜２６と、チップ配線２５及び絶縁膜２６の上に形成された金属配線２７及び絶縁膜２８とにより構成されている。表面保護膜である絶縁膜２８には開口部が設けられ、開口部及びその周辺領域をバリア金属層であるはんだ拡散防止層２９が覆い、開口部において、金属配線２７とはんだ２３とが電気的に接続している。金属配線２７とはんだ２３との熱膨張係数が異なることによって各材料内に生じる応力は、各材料の接触面積が大きいほど増加するため、特許文献１に記載されるように、接続部に開口部を設けて、金属配線２７とはんだ２３との接触面積を減少させることによって、応力を減少させることできる。よって、金属配線２７とはんだ２３との間の電気的接続状態を安定化させることができる。
また、図示は省略するが、特許文献２に記載された半導体装置は、半導体素子に舌片を設け、舌片の高さによって、実装基板と半導体素子との間が所定の間隔となるように形成し、はんだが実装基板と半導体素子と間で引き延ばされるようにして電気的な接続を可能にしている。このようにすることによって、実装基板と半導体素子との熱膨張によってはんだに剪断力が加わったとしても、剪断歪み及びクラックが発生することを抑制して信頼性の高い半導体装置を得られるようにしている。
特開２０００−２９９３４３号公報 特開昭６４−２４４３４号公報
しかしながら、特許文献１に記載された半導体装置では、はんだ２３の下に形成されるはんだ拡散防止層２９、金属配線２７、絶縁膜２６及び絶縁膜２８の割れを防止しているが、絶縁膜２８とはんだ拡散防止層２９との間の密着性については考慮されていない。一般に材質が異なる層の間の接続強度は小さいため、絶縁膜２８とはんだ拡散防止層２９との間の接続強度は小さく、実装基板１及び半導体素子基板２２が膨張及び収縮することによって生じる応力が、絶縁膜２８とはんだ拡散防止層２９との間の剥離を発生させるおそれがある。また、絶縁膜２８とはんだ拡散防止層２９との間に小さな剥離、特に接続部の端部からの剥離が発生した場合は、応力がこの剥離点を基点として大きな剥離及び分断に進行するおそれがあり、電気的な接続状態が不安定となることが考えられる。さらに、複数の開口部を設けることによって、金属配線２７とはんだ拡散防止層２９との接触面積が減少されているため電流量が減少するおそれがある。このため、半導体装置の小型化において電流量を確保するための接触面積を確保することができないという問題がある。
また、特許文献２に記載された半導体装置は、剪断歪みの発生を低減させることはできるものの、はんだによる接続部の剥離を防止することはできない。また、舌片を設けるための工程が必要であり、半導体素子基板に舌片を設ける場所も必要であり小型化を実現することができない。
このように、従来の半導体装置では、熱膨張係数差に起因してバンプと半導体素子との間の電気的接続が不安定であり、また、接続部の剥離を防止することができないという問題がある。
本発明は、前記従来の問題に鑑み、熱膨張係数差に起因する接続部の剥離を防止して、バンプと半導体素子との間の電気的接続状態を安定化させることを目的とする。
前記の目的を達成するため、本発明の半導体装置は、接続電極の周縁部に対向する表面保護膜の実装基板側の表面に凹部及び凸部を形成して、接続電極の周縁部からの剥離を防止すると共にバンプと半導体素子との間の電気的接続状態を安定化させる構成とする。
具体的に、本発明に係る半導体装置は、実装基板と半導体素子を有する半導体素子基板とがバンプを介して電気的に接続される半導体装置を対象とし、半導体素子と接続される接続電極が設けられた半導体素子基板と、接続電極の周縁部を含む半導体素子基板の上に形成された表面保護層と、接続電極及び表面保護層の上に設けられ、バンプと電気的に接続されるバリア金属層とを備え、表面保護層におけるバリア金属層との接続部には第１の凹部が設けられていることを特徴とする。
本発明の半導体装置によると、表面保護層に設けられた第１の凹部によって、表面保護層とバリア金属層との接触面積が増加すると共に、接触部の端部がかみ合わせ状態となるため、機械的に強固な接続となる。従って、表面保護層とバリア金属層との間に発生する剥離を防止することができる。また、バンプと半導体素子との間の電流量が低下することを防止できる。
本発明の半導体装置において、表面保護層には、第１の凹部が、表面保護層とバリア金属層との接続部の全体に亘って形成されていることが好ましい。
また、本発明の半導体装置において、表面保護層には、第１の凹部が、表面保護層とバリア金属層との接続部の一部に形成されていることが好ましい。
また、本発明の半導体装置において、表面保護層とバリア金属層との接続部の一部は、半導体素子の中心から遠い位置であることが好ましい。
また、本発明の半導体装置において、接続電極は、表面保護層との接続部に第２の凹部が形成されていることが好ましい。
このようにすると、接続電極に設けられた第２の凹部によって接続電極と表面保護層との接触面積が増加すると共に、接触部の端部がかみ合わせ状態となるため、機械的に強固な接続となり、剥離を防止することができる。また、第２の凹部が形成された接続電極の上に形成される表面保護層、バリア金属層及び接合層に凹部を形成することができる。
また、本発明の半導体装置において、第２の凹部は、断面がＶ字状であることが好ましい。
また、本発明の半導体装置において、第２の凹部は、側壁が前記半導体素子基板に対して垂直であることが好ましい。
また、本発明の半導体装置において、第２の凹部は、接続電極を貫通していることが好ましい。
また、本発明の半導体装置において、バリア金属層は、表面保護層との接続部の上面に第３の凹部が形成されていることが好ましい。
このようにすると、バリア金属層に設けられた第３の凹部によって、バリア金属層と接合層との間の接触面積が増加すると共に、接触部の端部がかみ合わせ状態となるため、機械的に強固な接続となり、剥離を防止することができる。
また、本発明の半導体装置において、バリア金属層の上には接合層が形成されており、接合層は第４の凹部が形成されていることが好ましい。
このようにすると、接合層に設けられた第４の凹部によって、接合層とバンプとの間の接触面積が増加すると共に、接触部の端部がかみ合わせ状態となるため、機械的に強固な接続となり、剥離を防止することができる。
また、本発明の半導体装置において、表面保護層の第１の凹部は、断面がＶ字状であり、バリア金属層は、めっきにより形成されていることが好ましい。
このようにすると、表面保護層とバリア金属層との間の接触がより強固なものとなり、バリア金属層には空洞が形成されることはない。
本発明に係る半導体装置の製造方法は、実装基板と半導体素子を有する半導体素子基板とがバンプを介して電気的に接続される半導体装置の製造方法を対象とし、半導体素子基板におけるバンプと対向する領域に接続電極を形成する工程と、接続電極の周縁部に凹部を形成する工程と、接続電極が形成された半導体素子基板の上で且つ接続電極における凹部が形成されていない領域に開口部を有する表面保護層を形成する工程と、表面保護層を形成した後に、接続電極の上にバリア金属層を形成する工程とを備えていることを特徴とする。
また、本発明の半導体装置の製造方法において、凹部を形成する工程は、エッチング法を用いることが好ましい。
また、本発明の半導体装置の製造方法において、バリア金属層を形成する工程は、めっき法を用いることが好ましい。
このようにすると、バリア金属層には空洞が形成されることはない。
本発明に係る半導体装置及びその製造方法によると、接続電極と表面保護膜との間の剥離を防止することができ、バンプと半導体素子との間の電気的接続状態を安定化させることができる。
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
図１〜図３は本発明の第１の実施形態に係る半導体装置の断面構成を模式的に示しており、図１は本発明の第１の実施形態に係る半導体装置全体の断面構成を示し、図２は図１の一部であり実装基板と半導体素子とのバンプによる接続部の断面構成を示し、図３（ａ）及び図３（ｂ）は図２の一部を上下反転させて、半導体素子基板とバンプとの接続部の断面構成を示している。
図１及び図２に示すように、本発明の第１の実施形態に係る半導体装置は、半導体素子と実装基板とがバンプによって電気的に接続された構成であり、実装基板１に設けられた接続端子２がはんだからなるバンプ３を介して、半導体素子４と電気的に接続されている。半導体素子４は、実装基板１と対向する側に半導体素子基板５が設けられており、半導体素子基板５の上に例えばシリコンナイトライドからなる絶縁層６が形成され、絶縁層６の上におけるバンプ３と対向する位置に例えばアルミニウム（Ａｌ）からなる接続電極７が形成されている。接続電極７の周縁部と接続電極７が形成されていない絶縁層６は、例えばシリコンナイトライドからなる表面保護層８が覆われている。すなわち、表面保護層８は、接続電極７の上に開口部９を有するように設けられている。接続電極７の上に設けられた開口部９から開口部９の周辺に形成された表面保護膜８に係るようにして例えばニッケルからなるバリア金属層１０が形成され、さらにバリア金属層１０の上に例えば金からなる接合層１１が形成されている。なお、本発明に係る半導体装置は実装基板１の下面に実装端子１２が設けられており、実装端子１２によって、種々の電子機器のマザー基板（図示せず）に接続されている。
図３（ａ）及び（ｂ）に示すように、接続電極７の上面とは表面保護層８及びバリア金属層１０が接している。接続電極７の周縁部であり、表面保護層８との接続部には、絶縁層６に達する深さの凹部７ａが複数設けられている。凹部７ａの形状は、図３（ａ）に示すようにＶ字状であっても、図３（ｂ）に示すように半導体素子基板に対して垂直な側壁を有していてもよい。凹部７ａが接続電極７に複数設けられることによって、接続電極７の表面には凹凸が形成されることになるため、表面保護層８との接続部が、かみ合わせ状態になる。このため、接続電極７と表面保護層８との間の接続は機械的に強化される。
図４（ａ）及び図４（ｂ）は、半導体素子基板５における表面保護層８の開口部９と凹部７ａを形成する位置との関係を示す平面図である。
図４（ａ）に示すように、半導体素子基板５に設けられた表面保護層８の開口部９に対して、凹部７ａは、表面保護層８の開口部９の周囲に形成されれば良い。凹部７ａは、開口部９の周囲に複数列設ければ良い。また、図示は省略するが複数列に代えて、ランダムに設けてもよい。
また、図４（ｂ）に示すように、半導体素子基板５の中心から放射状に離れた位置のみに凹部７ａを設けても良い。熱膨張係数差に起因する応力は、半導体素子の中心から離れた部分に最も強くかかるため、応力が最も強くかかる位置に凹部７ａを設けることによって、応力による剥離の発生を防止することができる。従って、応力による剥離が生じやすい位置、少なくとも半導体素子の中心から放射状に離れた位置に凹部７ａを設ければ剥離を防止することができる。また、半導体素子基板５におけるコーナー部に相当する位置に凹部７ａを形成しても同様の効果を得ることができる。また、このように凹部７ａを形成することによって、プロセスの安定性を向上させることができる。
なお、図４（ａ）及び図４（ｂ）においては、開口部９を円形としているが、多角形であれば良く、円形に限定されるものではない。
このように、接続電極７の端部に凹部７ａを設けることによって、凹部７ａが形成された接続電極７の上部の層にも凹部が形成されることになる。すなわち、凹部７ａに対応して、表面保護層８に凹部が形成され、表面保護層８に形成された凹部に対応してバリア金属層１０に凹部が形成され、バリア金属層１０に形成された凹部に対応して接合層１１に凹部が形成されるため、バンプ３は、接合層１１の凹部に入り込むように形成される。従って、接続電極７及び表面保護層８、表面保護層８及びバリア金属層１０、バリア金属層１０及び接合層１１並びに接合層１１及びバンプ３のそれぞれの接触面積が増加すると共に、それぞれの接触面においてかみ合わせ状態となるため、機械的に強固な接続となる。
ここで、接続電極７、バリア金属層１０、接合層１１及びバンプ３が金属材料で形成されたものであることに対して、表面保護層８は、例えばシリコンナイトライド等の絶縁膜から形成される。このため、材質が異なるため、表面保護層８とバリア金属層１０との間の接続強度が小さく、実装基板１及び半導体素子基板５が膨張及び収縮することによる応力によって、表面保護層８とバリア金属層１０との間の剥離が発生して、電気的接続状態が不安定となる可能性があるが、本発明に係る半導体装置では、表面保護層８に形成された凹部によって、表面保護層８とバリア金属層１０との接触面積が増加すると共に、かみ合わせ状態となるため、機械的な接続状態を強固にすることができるので、表面保護層８とバリア金属層１０との間の剥離を防止することができる。従って、バンプ３と半導体素子４との間の電気的接続状態を安定化させることができる。
また、本発明に係る半導体装置は、接合層１１とバンプ３と接続も接合層１１に形成された凹部によって、接触面積が増加すると共に、かみ合わせ状態となる。このため、機械的な接続状態を強固にすることができると共に、接合層１１とバンプ３との電気的抵抗を低下させることができる。
このように、本発明の第１の実施形態に係る半導体装置によると、半導体素子基板５に設けられた接続電極７の周縁部に凹部７ａを形成することによって、凹部７ａの上部に形成される表面保護膜８、バリア金属層１０及び接合層１１にも凹部が形成されるため、上層との接触面積が増加すると共に、かみ合わせ状態となるため、機械的に強固な接続となる。このため、材質が異なる表面保護層８とバリア金属層１０との接続も強固なものとなるので、応力によって剥離が生じることを防止することができ電気的接続状態を安定化させることができる。また、接続電極７の端部のみに凹部７ａを設けることによって、剥離を防止することが十分可能であり、バンプ３と半導体素子４との間の電流量が低下することを防止することができる。
以下、本発明の第１の実施形態に係る半導体装置の製造方法について図５及び図６を参照しながら説明する。
図５及び図６は本発明の第１の実施形態に係る半導体装置を製造工程順に示したものであり、図３の断面図に対応する工程断面図である。
図５（ａ）に示すように、半導体素子４には、半導体素子基板５が形成されており、半導体素子基板５の実装基板１に対向する側に、例えばシリコンナイトライドからなる絶縁層６及び例えばＡｌからなる接続電極７を順次形成する。
次に、図５（ｂ）に示すように、ドライエッチング又はウェットエッチングを行って、周縁部に凹部７ａが形成された接続電極７を形成する。このとき、凹部７ａは、絶縁層６に達する深さを有し、断面はＶ字状に形成されている。
次に、図５（ｃ）に示すように、接続電極７が形成されていない絶縁層６及び凹部７ａを含む接続電極７の上部に表面保護層８を形成する。ここで、接続電極７の周縁部に凹部７ａが形成されていることにより、凹部７ａの上部に形成される表面保護層８は、凹部７ａに入り込むように形成されるため、表面保護層８も、接続電極７の凹部７ａに対応してＶ字状の凹部が形成されることになる。
次に、図６（ａ）に示すように、表面保護層８における接続電極７の上部をドライエッチング又はウェットエッチングにより除去して、接続用の開口部９を形成する。
次に、図６（ｂ）に示すように、めっき法により、開口部９から該開口部９の周囲にバリア金属層１０を形成する。ここで、バリア金属層１０は、表面保護層８に設けられたＶ字状の凹部の上にも形成されることになる。バリア金属層１０は、開口部９から該開口部９の周囲に向かって、スムーズに成長形成される。このため、表面保護層８に形成されたＶ字状の凹部の上にも、開口部から遠ざかるようにしてスムーズに成長形成されるため、表面保護層８に形成された凹部に対応したＶ字状の凹部がバリア金属層１０にも形成されることになる。従って、表面保護層８の上部に形成されるバリア金属層１０に空洞が形成されることはないため、表面保護層８とバリア金属層１０間の接続はより強固なものとなる。
次に、図６（ｃ）に示すように、バリア金属層１０の表面にめっき法により接合層１１を形成する。
以上のようにして、形成された半導体装置は、図示は省略するが、実装基板１に設けられた実装端子１２によって種々の電子機器のマザー基板（図示せず）上へと実装される。
なお、本発明の第１の実施形態においては、バリア金属層１０とバンプ３との間に接合層１１を設けたが、接合層１１を形成しなくてもよく、接合層１１を接合しない場合においても同様の効果を得ることができる。
（第２の実施形態）
本発明の第２の実施形態について図面を参照しながら説明する。
図７は本発明の第２の実施形態に係る半導体装置の断面構成を示しており、本発明の第１の実施形態の図３に相当する半導体素子基板とバンプとの接続部の断面構成を示している。第２の実施形態において、第１の実施形態と同一の構成部材については同一の符号を付すことにより説明を省略する。第２の実施形態においては、接続電極７に凹部７ａを形成しない点以外は、第１の実施形態と同様である。
図７に示すように、本発明の第２の実施形態に係る半導体装置は、接続電極７には凹部７ａを形成せずに、表面保護層８に凹部８ａが形成されていることを特徴とする。接続電極７の上に形成された表面保護層８に凹部８ａを形成することによって表面保護層８とバリア金属層１０との接触面積が増加すると共に、かみ合わせ状態となるため機械的な接続状態を強固にすることができるので、表面保護層８とバリア金属層１０との間の剥離を防止して電気的接続状態を安定化させることができる。
以下、本発明の第２の実施形態に係る半導体装置の製造方法について図８及び図９を参照しながら説明する。
図８及び図９は本発明の第２の実施形態に係る半導体装置を製造工程順に示したものであり、図７の断面図に対応する工程断面図である。
図８（ａ）に示すように、半導体素子４には、半導体素子基板５が形成されており、半導体素子基板５の実装基板１に対向する側に、例えばシリコンナイトライドからなる絶縁層６及び例えばＡｌからなる接続電極７を順次形成する。
次に、図８（ｂ）に示すように、ドライエッチング又はウェットエッチングを行って、接続電極７を形成する。
次に、図８（ｃ）に示すように、半導体素子基板５の上部すなわち接続電極７が形成されていない絶縁層６及び凹部７ａを含む接続電極７の上部に表面保護層８を形成する。
次に、図９（ａ）に示すように、ドライエッチング又はウェットエッチングを行って、表面保護層８における接続電極７の周縁部の上に凹部８ａを形成すると共に接続電極７の上に接続用の開口部９を形成する。表面保護層８に形成する凹部８ａは、接続電極７に到達しない深さを有すし、断面がＶ字状に形成されている。凹部８ａと開口部９とは、レジストの開口を調節することにより同一マスクを用いて同一工程で形成してもよく、また、異なるマスクを用いて異なる工程で形成してもよい。
次に、図９（ｂ）に示すように、めっき法により、開口部９から該開口部９の周囲にバリア金属層１０を形成する。ここで、バリア金属層１０は、表面保護層８に設けられたＶ字状の凹部の上にも形成されることになる。バリア金属層１０は、開口部９から該開口部９の周囲に向かって、スムーズに成長形成される。このため、表面保護層８に形成されたＶ字状の凹部の上にも、開口部から遠ざかるようにしてスムーズに成長形成されるため、表面保護層８に形成された凹部に対応したＶ字状の凹部がバリア金属層１０にも形成されることになる。従って、表面保護層８の上部に形成されるバリア金属層１０に空洞が形成されることはないため、表面保護層８とバリア金属層１０間の接続はより強固なものとなる。
なお、凹部８ａの形成方法は、ドライエッチング又はウェットエッチングに限ることなく、凹部８ａが形成されれば、他の方法による形成でもよい。
本発明に係る半導体装置及びその製造方法は、接続電極と表面保護膜との間の剥離を防止すると共に、バンプと半導体素子との間の電気的接続状態を安定化させることができ、実装基板と半導体素子とをバンプを介して電気的に接続する半導体装置とその製造方法等に有用である。
本発明の第１の実施形態に係る半導体装置を示す模式的な断面図である。 本発明の第１の実施形態に係る半導体装置を示し、図１の一部を拡大した断面図である。 本発明の第１の実施形態に係る半導体装置を示し、図２の一部を拡大した断面図である。 本発明の第１の実施形態に係る半導体装置を示す模式的な平面図である。 （ａ）〜（ｃ）本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。 （ａ）〜（ｃ）本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。 本発明の第２の実施形態に係る半導体装置の一部を拡大して示す模式的な断面図である。 （ａ）〜（ｃ）本発明の第２の実施形態に係る半導体装置の製造工程を示す断面図である。 （ａ）及び（ｂ）本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。 従来例に係る半導体装置を示す模式的な断面図である。 従来例に係る半導体装置を示し、図１０の一部を拡大した断面図である。
符号の説明
１ 実装基板
２ 接続端子
３ バンプ
４ 半導体素子
５ 半導体素子基板
６ 絶縁層
７ 接続電極
７ａ 凹部
８ 表面保護層
８ａ 凹部
９ 接続用開口
１０ バリア金属層
１１ 接合層
１２ 実装端子

Claims (14)

  1. 実装基板と半導体素子を有する半導体素子基板とがバンプを介して電気的に接続される半導体装置であって、
    前記半導体素子と接続される接続電極が設けられた前記半導体素子基板と、
    前記接続電極の周縁部を含む前記半導体素子基板の上に形成された表面保護層と、
    前記接続電極及び表面保護層の上に設けられ、前記バンプと電気的に接続されるバリア金属層とを備え、
    前記表面保護層における前記バリア金属層との接続部には第１の凹部が設けられていることを特徴とする半導体装置。
  2. 前記表面保護層には、前記第１の凹部が、前記表面保護層と前記バリア金属層との接続部の全体に亘って形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記表面保護層には、前記第１の凹部が、前記表面保護層と前記バリア金属層との接続部の一部に形成されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記表面保護層には、前記第１の凹部が、前記半導体素子基板の中心から遠い位置に形成されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記接続電極は、前記表面保護層との接続部に第２の凹部が形成されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記第２の凹部は、断面がＶ字状であることを特徴とする請求項５に記載の半導体装置。
  7. 前記第２の凹部は、側壁が前記半導体素子基板に対して垂直であることを特徴とする請求項５に記載の半導体装置。
  8. 前記第２の凹部は、前記接続電極を貫通していることを特徴とする請求項５〜７のいずれか１項に記載の半導体装置。
  9. 前記バリア金属層は、前記表面保護層との接続部の上面に第３の凹部が形成されていることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
  10. 前記バリア金属層の上には接合層が形成されており、
    前記接合層は第４の凹部が形成されていることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
  11. 前記表面保護層の第１の凹部は、断面がＶ字状であり、
    前記バリア金属層は、めっきにより形成されていることを特徴とする請求項１〜１０のいずれか１項に記載の半導体装置。
  12. 実装基板と半導体素子を有する半導体素子基板とがバンプを介して電気的に接続される半導体装置の製造方法であって、
    前記半導体素子基板における前記バンプと対向する領域に接続電極を形成する工程と、
    前記接続電極の周縁部に凹部を形成する工程と、
    前記接続電極が形成された半導体素子基板の上で且つ前記接続電極における前記凹部が形成されていない領域に開口部を有する表面保護層を形成する工程と、
    前記表面保護層を形成した後に、前記接続電極の上にバリア金属層を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
  13. 前記凹部を形成する工程は、エッチング法を用いることを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記バリア金属層を形成する工程は、めっき法を用いることを特徴とする請求項１２又は１３に記載の半導体装置の製造方法。
JP2008087099A 2008-03-28 2008-03-28 半導体装置及びその製造方法 Pending JP2009245957A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008087099A JP2009245957A (ja) 2008-03-28 2008-03-28 半導体装置及びその製造方法
PCT/JP2009/000638 WO2009118995A1 (ja) 2008-03-28 2009-02-17 半導体装置及びその製造方法
US12/713,799 US20100155942A1 (en) 2008-03-28 2010-02-26 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008087099A JP2009245957A (ja) 2008-03-28 2008-03-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009245957A true JP2009245957A (ja) 2009-10-22

Family

ID=41113212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008087099A Pending JP2009245957A (ja) 2008-03-28 2008-03-28 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20100155942A1 (ja)
JP (1) JP2009245957A (ja)
WO (1) WO2009118995A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229491A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
JP2018014414A (ja) * 2016-07-21 2018-01-25 トヨタ自動車株式会社 半導体装置
JP7408764B2 (ja) 2017-05-30 2024-01-05 ローム株式会社 Ｍｅｍｓ素子およびｍｅｍｓモジュール

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267641A (ja) * 2009-05-12 2010-11-25 Panasonic Corp 半導体装置
US10165682B2 (en) 2015-12-28 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Opening in the pad for bonding integrated passive device in InFO package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183641A (ja) * 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005260207A (ja) * 2004-02-10 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007335629A (ja) * 2006-06-15 2007-12-27 Sony Corp 電子部品及びこれを用いた半導体装置並びに電子部品の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281491A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
JP4342892B2 (ja) * 2003-09-30 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
TW200709359A (en) * 2005-08-31 2007-03-01 Advanced Semiconductor Eng Wafer structure
JP4354469B2 (ja) * 2006-08-11 2009-10-28 シャープ株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183641A (ja) * 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005260207A (ja) * 2004-02-10 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007335629A (ja) * 2006-06-15 2007-12-27 Sony Corp 電子部品及びこれを用いた半導体装置並びに電子部品の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229491A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
JP2018014414A (ja) * 2016-07-21 2018-01-25 トヨタ自動車株式会社 半導体装置
JP7408764B2 (ja) 2017-05-30 2024-01-05 ローム株式会社 Ｍｅｍｓ素子およびｍｅｍｓモジュール

Also Published As

Publication number Publication date
US20100155942A1 (en) 2010-06-24
WO2009118995A1 (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
JP5137059B2 (ja) 電子部品用パッケージ及びその製造方法と電子部品装置
JP5596919B2 (ja) 半導体装置の製造方法
JP2007036060A (ja) 半導体装置及びその製造方法
WO2009118995A1 (ja) 半導体装置及びその製造方法
JP2010182958A (ja) 半導体装置および半導体装置の製造方法
JP4713602B2 (ja) 基板モジュールおよびその製造方法ならびに電子機器
JP2009099838A (ja) 半導体装置およびその製造方法
US11222791B2 (en) Printed wiring board and method for manufacturing printed wiring board
EP2546868B1 (en) Process for production of semiconductor device
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP4795102B2 (ja) 配線基板およびその製造方法
US20070158837A1 (en) Semiconductor device
JP3501959B2 (ja) レーザー溶断方式半導体装置の製造方法および半導体装置
JP3692874B2 (ja) 半導体装置およびそれを用いた接合構造
JP4637720B2 (ja) 半導体装置およびその製造方法
JP2009130271A (ja) 半導体装置とその製造方法
JP2007103681A (ja) 半導体装置およびその製造方法
JP6562161B2 (ja) 薄膜デバイスおよび薄膜デバイスの製造方法
JP2001230267A (ja) 半導体装置の製造方法および半導体装置
JP2004266016A (ja) 半導体装置、半導体装置の製造方法、及び半導体基板
JP2008010778A (ja) 半導体装置
JP5272331B2 (ja) 半導体装置
JP4196954B2 (ja) 半導体装置
JP2006269972A (ja) 半導体装置
JP2006126212A (ja) センサ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100205

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121023