JP2010267641A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010267641A
JP2010267641A JP2009115198A JP2009115198A JP2010267641A JP 2010267641 A JP2010267641 A JP 2010267641A JP 2009115198 A JP2009115198 A JP 2009115198A JP 2009115198 A JP2009115198 A JP 2009115198A JP 2010267641 A JP2010267641 A JP 2010267641A
Authority
JP
Japan
Prior art keywords
electrode pad
ubm
insulating film
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009115198A
Other languages
English (en)
Inventor
Shinya Tsujimoto
晋也 辻本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009115198A priority Critical patent/JP2010267641A/ja
Priority to PCT/JP2010/000417 priority patent/WO2010131388A1/ja
Publication of JP2010267641A publication Critical patent/JP2010267641A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】フリップチップ実装方式の半導体装置において、チップ材料と回路配線基板材料との間の熱膨張係数の相異に起因するバンプ接続部の信頼性低下を防止する。
【解決手段】半導体基板１０１上に形成された電極パッド１０２の端部を覆うように半導体基板１０１上に絶縁膜１１１が形成されている。電極パッド１０２上にＵＢＭ１１３が形成されている。電極パッド１０２の端部上に位置する部分の絶縁膜１１１の表面部に粗面構造１１１ａが形成されている。
【選択図】図２

Description

本発明は、ＵＢＭ（アンダーバンプメタル）が設けられた外部電極端子を有する半導体装置に関し、特に、回路配線基板に半導体チップをフリップチップ実装した半導体装置に関するものである。
近年、情報通信機器や事務用電子機器の小型化及び高性能化が進められるに伴い、これらの電子機器に搭載される半導体装置に対して小型化が要求されていると共に、入出力用の外部端子数を増加させることが要求されている。
図９（ａ）及び（ｂ）は、第１従来例に係る半導体装置の平面図及び断面図である。図９（ａ）及び（ｂ）に示すように、回路配線基板５上に半導体チップ１が接着層６を介して搭載されている。半導体チップ１の周縁部上には電極パッド２が形成されており、回路配線基板５の周縁部上には外部回路側電極パッド４が形成されている。電極パッド２と外部回路側電極パッド４とは、金、アルミニウム又は銅からなるワイヤによって電気的に接続されている。回路配線基板５における半導体チップ１の搭載面の反対側の面には複数の外部端子７が形成されている。しかしながら、図９（ａ）及び（ｂ）に示すような従来のワイヤボンディンク方式を用いた半導体装置においては、半導体チップ１と回路配線基板５との間で入出力を行うための端子数を増加させることが困難である。
そのため、近年、フリップチップ方式を用いた半導体装置が採用されるようになってきた。図１０（ａ）及び（ｂ）は、フリップチップ方式を用いた第２従来例に係る半導体装置の平面図及び断面図である。図１０（ａ）及び（ｂ）に示すように、第２従来例においては、半導体チップ１の能動領域１ａ上にも電極パッド２が形成されており、各電極パッド２は、はんだバンプ８と呼ばれる外部接続端子を介して、回路配線基板５上の外部回路側電極パッド４と電気的に接続されている。尚、半導体チップ１と回路配線基板５との間には接着層６が設けられていると共に、回路配線基板５における半導体チップ１の搭載面の反対側の面には複数の外部端子７が形成されている。
フリップチップ方式において、はんだバンプを電極パッド上に形成する方法としては、大別して２つの方法があり、１つは電気めっき法であり、もう１つはボール搭載法（図１１（ａ）〜（ｅ）参照）又はスクリーン印刷法（図１２（ａ）〜（ｅ）参照）である。
電気めっき法を用いる方法の概要は以下の通りである。まず、半導体ウェハ上に形成された複数の半導体チップの各表面に設けられた電極パッド上に開口部を有するように絶縁膜をウェハ全面に形成し、次に、バリアメタル及びシードメタルからなる金属層をウェハ全面に形成する。続いて、当該金属層上に、前記電極パッド上に開口部を有するようにめっきレジストパターンを形成した後、電気めっき法により、前記開口部にＵＢＭを形成し、当該ＵＢＭに対してはんだめっきを行う。その後、前記めっきレジストパターンを除去した後、不要な前記金属層をエッチング除去し、最後に熱処理を行うことによって、はんだバンプを形成する。
ボール搭載法を用いる場合、まず、図１１（ａ）に示すように、半導体ウェハ１０上に形成された複数の半導体チップ１の各表面に設けられた電極パッド２上に開口部を有するように絶縁膜１１及び１２をウェハ全面に順次形成する。次に、図１１（ｂ）に示すように、前記開口部より露出した電極パッド２上に、例えば無電解めっき法を用いてＵＢＭ１３を形成する。次に、図１１（ｃ）に示すように、半導体ウェハ１０に対して専用のマスク１４を重ね合わせた後、ＵＢＭ１３上に、ボール搭載法によってフラックス１６及びはんだボール１５を順次載置する。次に、図１１（ｄ）に示すように、マスク１４を取り外した後、リフローやオーブンなどの熱処理を行うことによって、図１１（ｅ）に示すように、ＵＢＭ１３上にはんだバンプ８を形成する。
スクリーン印刷法を用いる場合、まず、図１２（ａ）に示すように、半導体ウェハ１０上に形成された複数の半導体チップ１の各表面に設けられた電極パッド２上に開口部を有するように絶縁膜１１及び１２をウェハ全面に順次形成する。次に、図１２（ｂ）に示すように、前記開口部より露出した電極パッド２上に、例えば無電解めっき法を用いてＵＢＭ１３を形成する。次に、図１２（ｃ）に示すように、半導体ウェハ１０に対して専用のマスク１４を重ね合わせた後、ＵＢＭ１３上に、スクリーン印刷法を用いてスキージ２２によりはんだペースト２１を載置する。次に、図１２（ｄ）に示すように、マスク１４を取り外した後、リフローやオーブンなどの熱処理を行うことによって、図１２（ｅ）に示すように、ＵＢＭ１３上にはんだバンプ８を形成する。
ところで、半導体製造プロセスの著しい進化に伴って、半導体チップの構造の微細化及び高集積化が進み、層間絶縁膜として、比誘電率の低いＬｏｗ−ｋ材料が用いられるケースが多くなってきている。
Ｌｏｗ−ｋ材料とは、配線をカバーする絶縁膜に利用される誘電率の低い素材である。配線材料として比較的抵抗の小さい銅が採用されたことに伴い、銅がシリコンに浸透することを防止できる絶縁素材を利用する必要が生じてきた。しかし、そのような絶縁素材の多くは誘導率が高いため、銅によって配線抵抗を下げても、銅配線をカバーする絶縁素材に起因する配線容量が増加する結果、配線遅延を解消できなかった。そこで、銅のシリコンへの浸透を防止でき且つ誘導率の低い素材が求められた結果、Ｌｏｗ−ｋ膜が開発された。しかしながら、Ｌｏｗ−ｋ膜の特徴として、物理的強度が従来の素材よりも著しく脆弱であるため、銅配線の断線という問題が顕在化したので、半導体チップの物理的ストレスを従来以上に低減できる繊細な取り扱いが求められている。
このようなＬｏｗ−ｋ膜の特徴をふまえて、外部からの応力等によって能動領域がダメージを受けやすくなることを防止するために、微細化及び高集積化が進んだ半導体チップでは、特に前述のフリップチップ方式（図１０（ａ）及び（ｂ）参照）を用いて半導体チップを外部回路に接続する際に、はんだバンプを用いた溶融接続を行うことが注目されている。
以上のように、近年開発されている半導体チップの特徴として、電極パッドを能動領域上に形成するフリップチップ実装方式が用いられると共に層間絶縁膜としてＬｏｗ−ｋ材料が用いられる頻度が高くなる傾向にあるが、これには半導体チップの信頼性が低下するという問題がある。
すなわち、半導体チップの構成材料と、半導体チップを実装する回路配線基板の構成材料とが異なるとき、熱膨張係数の相異に起因する変位が半導体装置及び回路配線基板にしばしば発生する。このように発生した変位は、半導体装置と回路配線基板とを接続するバンプ電極に応力歪を発生させるので、バンプ電極が破壊されて半導体チップと回路配線基板との間に空間が生じる。その結果、封止樹脂（又はアンダーフィル）が毛細管現象によって当該空間に浸透してしまい、信頼性低下を発生させてしまう。
前述の熱膨張に起因する半導体チップへの負担を軽減するための対策として、半導体チップ内の電極パッド（外部接続端子のはんだバンプへ繋がる）の形状を、当該電極パッドと接続する配線の形状よりも大きくする構造が提案されている（例えば特許文献１参照）。半導体チップと回路配線基板との間の構成材料の違いに起因する応力歪は、半導体チップと回路配線基板とを物理的に連結するはんだバンプの接続面に集中するが、特許文献１の構造によれば、電極パッド形状を拡大することにより、はんだバンプの接続面積を拡大して熱応力に対する耐性を向上させている。
また、半導体チップと回路配線基板とを物理的に連結するはんだバンプの接続面への応力の集中を緩和するための他の対策として、ドーナツ状のレジスト膜を形成する方法が提案されている（例えば特許文献２参照）。すなわち、ドーナツ状のレジスト膜を保護膜として電極パッドの外周に形成することによって、はんだバンプの形成後にアンダーフィルを注入する際にアンダーフィルがはんだバンプ接続面へ浸透することを防止できる。
以上に述べたように、半導体チップとしては、電極パッドを能動領域上に形成すると共にバンプと呼ばれる外部接続端子を介してチップを外部回路と接続するフリップチップ方式が主流となってきている。また、半導体製造プロセスの著しい進化に伴って、半導体装置の構造についても微細化及び高集積化が進み、その結果、層間絶縁膜としては、比誘電率の低いＬｏｗ−ｋ材料が用いられるケースが多くなってきている。このような背景において、外部接続端子の電極パッドへの負担を軽減するために、今日まで、例えば特許文献１及び２に開示された対策が主として採用されてきている。
特開平１−１２８５４５号公報 特開２００５−２６８４４２号公報
しかしながら、半導体装置のさらなる小型化、微細化及び高集積化に伴い、半導体チップの信頼性を十分に確保できないケースが現れ始めている。すなわち、今後は、バンプが形成されるパッドへの負担を軽減できる技術、特に、バンプ間の狭ピッチ化（５０μｍ〜２００μｍ）に対応できる技術の確立が急務となっている。
前述のように、近年の半導体チップ構造の特徴として、外部接続端子が形成される電極パッドを能動領域上に形成するフリップチップ実装方式を採用するケースが増加している。また、層間絶縁膜としてＬｏｗ−ｋ材料が用いられる頻度が高くなる傾向にある。しかし、これらの方式の使用が拡大するにつれて、従来技術では半導体チップの信頼性低下を防止できないという問題が生じている。以下、具体的に説明する。
半導体装置を製造するにあたり、半導体チップにはシリコンやガリウム砒素などの材料が用いられている一方、回路配線基板にはガラス、アラミド繊維、セラミック、又は銅などの金属材料が用いられている。すなわち、半導体チップの構成材料と、半導体装置が実装される回路配線基板の構成材料とは異なっている。
また、半導体装置を製造する過程には、半導体装置を３００℃前後で加熱する工程が存在するが、主としてシリコンからなる半導体チップの熱膨張係数が３ｐｐｍ／℃程度である一方、主としてガラス繊維等の材料からなる回路配線基板の熱膨張係数は１０ｐｐｍ／℃程度であるため、半導体チップ及び回路配線基板を加熱した際の膨張の度合い（変位）には差異が発生する。
このような熱膨張に起因する半導体装置と回路配線基板との間の変位の差異は、両者を接続するバンプ電極に応力歪を発生させる。この応力歪は、フリップチップ実装用のバンプ電極を破壊し、場合によっては半導体チップと回路配線基板との間に空間を生じさせるので、封止樹脂（又はアンダーフィル）が毛細管現象によって当該空間浸透してしまい、信頼性低下を発生させてしまう。
それに対して、例えば特許文献１及び２に開示された対策が講じられているが、以下に述べるように、十分な効果は得られていない。
図１３は、特許文献１に開示された半導体装置の断面図である。尚、図１３において、図１１（ａ）〜（ｅ）又は図１２（ａ）〜（ｅ）に示す半導体装置と同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。
図１３に示すように、特許文献１に開示された半導体装置においては、半導体チップ１の表面に形成されるはんだバンプ８と、はんだバンプ８に電気的に接続される配線３１との接続抵抗を低下するために、はんだバンプ８と配線３１との間に存在する電極パッド２の寸法（Ｗ２）は配線３１の寸法（Ｗ１）よりも大きく設定されている。また、電極パッド２の表面上に形成されるＵＢＭ１３の寸法（Ｗ３）は電極パッド２の寸法（Ｗ２）以上に設定されている。これにより、はんだバンプ８と電極パッド２との接続面積が拡大し、両者の接続抵抗を低下することができる。また、はんだバンプ８、電極パッド２及び配線３１は相互に電気的に接続されているため、はんだバンプ８と配線３１との接続抵抗も低下させることが可能である。
しかしながら、特許文献１に開示された半導体装置の構造においては、はんだバンプ８と配線３１との接続抵抗を低下させることは可能であるが、半導体チップ構造が原因となって信頼性が低下するものと考えられる。すなわち、前述のように、半導体チップで使用されている材料と回路配線基板で使用されている材料とが異なるため、半導体装置を加熱すると、両者の間に変位の差異が発生する。また、電極パッド２上に形成されるＵＢＭ１３は電極パッド２の表面から成長させたものであるため、ＵＢＭ１３と電極パッド２とは密着しているものの、ＵＢＭ１３を成長させる際に、材料が全く異なる絶縁膜１１とＵＢＭ１３とを密着させることは物性上できない。
すなわち、特許文献１に開示された半導体装置のように、電極パッド２よりも大きくＵＢＭ１３を形成した場合、半導体装置を加熱すると、前述の変位の差異の影響により、密着していないＵＢＭ１３と絶縁膜１１との境界に応力歪が集中し、ＵＢＭ１３に剥離３２が生じてしまう。
図１４は、特許文献２に開示された半導体装置の断面図である。尚、図１４において、図１１（ａ）〜（ｅ）又は図１２（ａ）〜（ｅ）に示す半導体装置と同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。
図１４に示すように、特許文献２に開示された半導体装置においては、フリップチップ実装後の加熱冷却サイクルでバンプ接続部に発生する応力に起因するＵＢＭ１３の剥離を防止するために、半導体チップ１上の電極パッド２の外周に（正確にははんだバンプ８の最大径部における径方向端部よりも外側に）レジスト膜３３が形成されている。このように、半導体チップ１内の電極パッド２の外周にドーナツ状のレジスト膜３３を形成することにより、アンダーフィルの浸透を防止することが可能となる。
しかしながら、特許文献２に開示された半導体装置の構造は、常温領域において実現可能な構造であって、熱膨張を考慮した場合、下記のように不都合が生じる。すなわち、前述のように、半導体チップ１、回路配線基板（図示省略）、レジスト膜３３及びはんだバンプ８はそれぞれ構成材料が全く異なるため、各部材の熱膨張係数も全く異なる。このため、各部材を加熱冷却する際に、各部材には発生する変位の量は異なる。また、レジスト膜３３は、その構成材料の物性上、ＵＢＭ１３及びはんだバンプ８とは密着することができない。さらに、ＵＢＭ１３については、電極パッド２上に形成されるＵＢＭ１３は電極パッド２の表面から成長させたものであるため、ＵＢＭ１３と電極パッド２とは密着しているものの、材料が全く異なる絶縁膜１１及びレジスト膜３３のそれぞれとＵＢＭ１３とを密着させることは物性上できない。
すなわち、特許文献２に開示された半導体装置のように、レジスト膜３３をＵＢＭ１３及びはんだバンプ８のそれぞれに接触させると共に、ＵＢＭ１０を絶縁膜１１及びレジスト膜３３のそれぞれと接触させた場合、密着による剛性を確保することができず、加熱冷却に起因する各部材の変位の差異の影響により、応力が集中するＵＢＭ１３に剥離３２が生じてしまう。
前記に鑑み、本発明は、フリップチップ実装方式の半導体装置において、チップ材料と回路配線基板材料との間の熱膨張係数の相異に起因するバンプ接続部の信頼性低下を防止することを目的とする。
本発明に係る第１の半導体装置は、半導体基板上に形成された電極パッドと、前記電極パッドの端部を覆うように前記半導体基板上に形成された絶縁膜と、前記電極パッド上に形成されたＵＢＭとを備え、前記電極パッドの前記端部上に位置する部分の前記絶縁膜の表面部は粗面構造を有している。
尚、本願において、ＵＢＭにはアンダーバンプメタル及びアンダーバリアメタルの両方が含まれるものとする。
本発明に係る第１の半導体装置において、前記粗面構造は、少なくとも１つの凹部又は凸部を含んでいてもよい。
本発明に係る第１の半導体装置において、前記ＵＢＭは前記粗面構造上にも形成されていてもよい。
本発明に係る第２の半導体装置は、半導体基板上に形成された電極パッドと、前記電極パッドの端部を覆うように前記半導体基板上に形成された絶縁膜と、前記電極パッド上に形成されたＵＢＭとを備え、前記ＵＢＭは前記絶縁膜と重ならないように形成されている。
すなわち、本発明に係る第２の半導体装置において、前記電極パッド上の前記絶縁膜開口部の外側にはみ出した前記ＵＢＭは除去されている。
本発明に係る第１又は第２の半導体装置において、前記ＵＢＭ上にバンプ電極が形成されていてもよい。
本発明に係る第３の半導体装置は、半導体基板上に形成された電極パッドと、前記電極パッドの端部を覆うように前記半導体基板上に形成された絶縁膜とを備え、前記電極パッド上に、前記電極パッドの前記端部上に位置する部分の前記絶縁膜と重なるように、前記電極パッドと同一の材料又は前記電極パッドと接合可能な材料からなる導電層が形成されている。
すなわち、本発明に係る第３の半導体装置において、前記電極パッドの端部上に位置する前記絶縁膜部分は、前記電極パッドと同一の材料又は前記電極パッドと接合可能な材料からなる導電層と前記電極パッドとによって挟まれている。
本発明に係る第３の半導体装置において、前記導電層上にＵＢＭを介してバンプ電極が形成されていてもよい。
本発明によれば、電極パッド上に、剥離の起点とならないようにＵＢＭを形成することができるので、加熱冷却の際にバンプ接続部に応力歪が発生しても、バンプ接続部の信頼性を保持することができる。
図１は、本発明の各実施形態に係る半導体装置の製造方法に共通する工程フロー図である。 図２は、本発明の第１の実施形態に係る半導体装置の断面図である。 図３（ａ）〜（ｄ）は、本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図４（ａ）〜（ｆ）は、本発明の第１の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。 図５（ａ）〜（ｆ）は、本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図６（ａ）〜（ｆ）は、本発明の第２の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。 図７は、本発明の第３の実施形態に係る半導体装置の断面図である。 図８（ａ）〜（ｄ）は、本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図９（ａ）及び（ｂ）は、第１従来例に係る半導体装置の平面図及び断面図である 図１０（ａ）及び（ｂ）は、第２従来例に係る半導体装置の平面図及び断面図である 図１１（ａ）〜（ｅ）は、ボール搭載法を用いた従来の半導体装置の製造方法の各工程を示す断面図である。 図１２（ａ）〜（ｅ）は、スクリーン印刷法を用いた従来の半導体装置の製造方法の各工程を示す断面図である。 図１３は、特許文献１に開示された従来の半導体装置の断面図である。 図１４は、特許文献２に開示された従来の半導体装置の断面図である。
（前提事項）
以下、本発明の実施形態の説明をする前に、前提事項として、本発明の各実施形態に係る半導体装置の製造方法について、図１の工程フローを参照しながら説明する。
図１に示すように、まず、ステップＳ１において、周知の製造プロセスに従って、半導体ウェハ（半導体基板）上に半導体集積回路を形成すると共に、半導体集積回路と外部接続端子とを電気的に接続できるように、例えばアルミニウム、銅又は金などからなる複数の電極パッド（バンプ形成用電極パッド）を半導体ウェハ上の集積回路形成面側に形成する。
次に、ステップＳ２において、例えば電気めっき法又は無電解めっき法を用いて、バンプ形成用電極パッド上に、はんだバンプと接合するためのＵＢＭを形成する。ＵＢＭは、電極パッド上に例えばニッケル、パラジウム、金又は銅などの複数の異なる種類の金属を成膜することによって形成される。また、ＵＢＭは、はんだバンプ形成時に電極パッドとはんだバンプとの電気的接続という機能を果たす。さらに、ＵＢＭが果たす機能として、例えば電気めっき法又は無電解めっき法等によって形成されたはんだバンプ用金属と低抵抗接続を実現すること、強いはんだ拡散バリヤ性を持つこと、及び最上層部分がはんだ濡れ性を持つことなどがある。
次に、ステップＳ３において、前工程のステップＳ２で形成されたバンプ形成用電極パッド上のＵＢＭ上に、例えば電気めっき法、ボール搭載法又はスクリーン印刷法等により、例えばはんだ等からなるバンプ電極を一括して形成する。電気めっき法を用いてはんだバンプを形成する場合、電極パッド上のＵＢＭに対してはんだめっきを行った後、めっきレジストパターンを除去し、その後、不要な金属層をエッチング除去した後、最後に熱処理を行ってはんだバンプを形成する。ボール搭載法を用いてはんだバンプを形成する場合、フラックス印刷用開口部を設けたマスクを用いて、フラックスを電極パッド上のＵＢＭ上にスクリーン印刷した後、ボール搭載用開口部を設けたマスクを用いて、ＵＢＭ上にはんだボールを搭載し、その後、リフロー装置又はオーブン装置等を用いて加熱処理を行ってはんだバンプを形成する。スクリーン印刷法を用いてはんだバンプを形成する場合、はんだペースト印刷用開口部を設けたマスクを用いて、はんだペーストを電極パッド上のＵＢＭ上に印刷した後、ボール搭載法と同様の処理を行ってはんだバンプを形成する。
次に、詳細は省略するが、ステップＳ４において、ウェハ裏面研削工程等の部品加工工程等を実施する。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
図２は、本実施形態に係る半導体装置の断面図である。図２に示すように、半導体チップ１０１の集積回路形成面（以下、単に表面という）側に、半導体チップ１０１と例えば回路配線基板（図示省略）の外部回路側電極パッドとの電気的接続を行うための電極パッド１０２が形成されている。電極パッド１０２は、接続端子の基盤となる導電性材料、例えばアルミニウム、金又は銅からなる。半導体チップ１０１の表面上には、外部からの電気的な負荷に耐えうるように例えば窒化珪素からなる絶縁膜１１１が形成されている。絶縁膜１１１は、電極パッド１０２上に、ＵＢＭ１１３及びバンプ電極１０８を形成するための開口を有している。すなわち、絶縁膜１１１の開口に露出する電極パッド１０２上には、例えばニッケル、金又はパラジウム等からなるＵＢＭ１１３を介して、例えばはんだバンプ等のバンプ電極１０８が形成されている。
尚、絶縁膜１１１は電極パッド１０２の外周端部を覆うように形成されていると共に、当該外周端部上の絶縁膜１１１上にもＵＢＭ１１３が形成されている。また、絶縁膜１１１は、前述の電気的負荷低減機能に加えて、半導体装置製造工程で発生する熱負荷又は引張り若しくは圧縮等の応力に起因する電極パッド１０２の剥離を抑制する機能を備えている。さらに、本実施形態においては、絶縁膜１１１上に、物理的な接触又は熱負荷などの過酷な環境から半導体チップ１０１を保護するために、例えばＰＢＯ（ポリベンゾオキサゾール）からなる保護膜１１２が形成されている。保護膜１１２も、絶縁膜１１１と同様に、電極パッド１０２上に開口を有している。絶縁膜１１１及び保護膜１１２の形状（膜厚を含む）及び材料については、半導体装置の仕様に応じて任意に設定可能である。
本実施形態の特徴は、エッチング加工を用いて、電極パッド１０２の外周端部を覆う部分の絶縁膜１１１の表面部に粗面構造１１１ａを設けることにより、絶縁膜１１１とＵＢＭ１１３との接触面積を増大させて密着性を向上することである。これにより、電極パッド１０２上に、剥離の起点とならないようにＵＢＭ１１３を形成することができるので、加熱冷却の際にバンプ接続部に応力歪が発生しても、バンプ接続部の信頼性を保持することができる。
尚、本実施形態の粗面構造とは段差形状や凹凸形状を含み、少なくとも１つの凹部又は凸部を含むことが好ましい。
次に、本実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。図３（ａ）〜（ｄ）は、本実施形態に係る半導体装置の製造方法、具体的には、金属マスクを使用した半導体装置の製造方法の各工程を示す断面図である。尚、図３（ａ）〜（ｄ）において、図２に示す本実施形態に係る半導体装置と同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。
まず、図３（ａ）に示すように、例えば真空吸着機構などの保持機構を備えたステージ（図示省略）上に、複数の半導体チップ１０１（ＵＢＭ１１３及びバンプ電極１１３は形成されていない）が設けられている半導体ウェハ（半導体基板）１１０を半導体集積回路形成面を表面側にした状態で搭載する。次に、半導体ウェハ１１０上の基準と、マスク１２０内の基準との位置合わせを実施して、半導体ウェハ１１０及びマスク１２０のそれぞれの水平方向の位置を合わせる。言い換えると、絶縁膜１１１の開口部（電極パッド１０２の露出部分）の中心位置とマスク１２０の開口部１２０ａの中心位置とを合わせる。位置合わせ方法については、位置精度を高めるために、半導体ウェハ１１０上及びマスク１２０上の各２点以上を用いることが好ましい。
具体的には、マスク１２０の開口部１２０ａは、ＵＢＭ１１３が形成される電極パッド１０２の外周端部を覆う部分の絶縁膜１１１上に配置されている。従って、例えば電極パッド１０２が円形状であれば、ＵＢＭ１１３は円形状に形成される一方、マスク１２０の開口部１２０ａはドーナツ形状に形成される。また、マスク１２０の開口部１２０ａの寸法については、ＵＢＭ１１３の形状を考慮して任意に設計することが可能である。さらに、マスク１２０の材料については、エッチング加工の内容に応じて、ステンレスなどの金属材料を使用した金属マスクを用いてもよい。
次に、図３（ａ）に示すように、マスク１２０と半導体ウェハ１１０との間隔を狭め、当該間隔が所定値になったところでマスク１２０を停止させる。尚、当該間隔については、必要に応じて最適化するものとし、場合によっては当該間隔を設けないことも可能である。
次に、図３（ｂ）に示すように、マスク１２０を通して絶縁膜１１１に対して、例えばイオン１２１を用いてエッチングを実施する。このとき、マスク１２０上ではイオン１２１が反射するが、マスク１２０の開口部１２０ａではイオン１２１が通過して絶縁膜１１１表面に衝突する。これにより、絶縁膜１１１の表面部が削れて凹凸状態が形成される。すなわち、絶縁膜１１１の表面部に粗面構造１１１ａが形成される。尚、イオン１２１の照射はマスク１２０全面に対して均一に行うが、その場合、分割照射又は一括照射を任意に選択できるものとする。
次に、図３（ｃ）に示すように、絶縁膜１１１のエッチングが終了すると、マスク１２０を取り外した後、電極パッド１０２上にＵＢＭ１１３を形成する。ここで、ＵＢＭ１１３を電極パッド１０２の表面から成長させるので、ＵＢＭ１１３は当初絶縁膜１１１の開口内で垂直方向に成長する。続いて、ＵＢＭ１１３が絶縁膜１１１の上面高さに達すると、ＵＢＭ１１３は、堤防の役割を有していた絶縁膜１１１よりも上側に成長していくため、垂直方向に加えて、絶縁膜１１１を覆うように水平方向へも成長し始める。尚、ＵＢＭ１１３によって覆われる部分の絶縁膜１１１は、前工程のエッチング加工で粗面化されているため、ＵＢＭ１１３は絶縁膜１１１の粗面構造１１１ａの形状に合わせて成長していく。
次に、図３（ｄ）に示すように、ＵＢＭ１１３上に例えばはんだバンプ等のバンプ電極１０８を形成する。
以上に説明したように、本実施形態によると、エッチング加工を用いて、電極パッド１０２の外周端部を覆う部分の絶縁膜１１１の表面部に粗面構造１１１ａ（例えば段差や凹凸等）を設けるため、ＵＢＭ１１３と絶縁膜１１１との接触面積を増大させた状態でＵＢＭ１１３を成長させることができる。このため、ＵＢＭ１１３と絶縁膜１１１との密着性を向上させることができるので、ＵＢＭ１１３と絶縁膜１１１との剥離を抑制することができる。従って、加熱冷却の際にバンプ接続部に応力歪が発生しても、バンプ接続部の信頼性を保持することができる。
（第１の実施形態の変形例）
以下、本発明の第１の実施形態の変形例に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
図４（ａ）〜（ｆ）は、本変形例に係る半導体装置の製造方法、具体的には、樹脂マスクを使用した半導体装置の製造方法の各工程を示す断面図である。尚、図４（ａ）〜（ｆ）において、図２に示す第１の実施形態に係る半導体装置と同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。
まず、図４（ａ）に示すように、複数の半導体チップ１０１（ＵＢＭ１１３及びバンプ電極１１３は形成されていない）が設けられている半導体ウェハ（半導体基板）１１０の表面（半導体集積回路形成面）上に、感光性樹脂（レジスト）１３１を形成する。感光性樹脂１３１としては、例えばＵＶ光（紫外光）に照射されると溶けにくくなるもの（ネガティブ型）及び溶けやすくなるもの（ポジティブ型）の２種類があり、マスク開口形状やマスク設計仕様等に応じてネガティブ型又はポジティブ型のいずれかを選択することができる。次に、図４（ａ）に示すように、感光性樹脂１３１の上側に、ＵＢＭ１１３により覆われる絶縁膜１１１の粗面構造１１１ａの形成領域上に開口部１２０ａを有するマスク１２０を半導体ウェハ１１０に対して位置合わせして重ね合わせる。
次に、図４（ｂ）に示すように、マスク１２０を通して感光性樹脂１３１に対して、例えばＵＶ光１３２を用いて露光を行った後、現像を行う。これにより、ＵＶ光１３２が照射された部分の感光性樹脂１３１が現像液に溶けて消失し、図４（ｃ）に示すように、レジストパターン１３１Ａが形成される。このとき、感光性樹脂１３１が消失した部分の絶縁膜１１１の表面が露出する。
次に、図４（ｄ）に示すように、レジストパターン１３１Ａをマスクとして絶縁膜１１１に対して、例えばイオン１３３を用いてエッチングを実施する。ここで、レジストパターン１３１Ａの下側に位置する部分の絶縁膜１１１はレジストパターン１３１Ａによって保護されているため、そのまま残存する。一方、レジストパターン１３１Ａがない部分の絶縁膜１１１の表面部には粗面構造１１１ａが形成される。
次に、図４（ｅ）に示すように、絶縁膜１１１のエッチングが終了すると、レジストパターン１３１Ａを除去した後、電極パッド１０２上にＵＢＭ１１３を形成する。次に、図４（ｆ）に示すように、ＵＢＭ１１３上に例えばはんだバンプ等のバンプ電極１０８を形成する。
以上に説明したように、本変形例によると、エッチング加工を用いて、電極パッド１０２の外周端部を覆う部分の絶縁膜１１１の表面部に粗面構造１１１ａ（例えば段差や凹凸等）を設けるため、ＵＢＭ１１３と絶縁膜１１１との接触面積を増大させた状態でＵＢＭ１１３を成長させることができる。このため、ＵＢＭ１１３と絶縁膜１１１との密着性を向上させることができるので、ＵＢＭ１１３と絶縁膜１１１との剥離を抑制することができる。従って、加熱冷却の際にバンプ接続部に応力歪が発生しても、バンプ接続部の信頼性を保持することができる。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
本実施形態の特徴は、電極パッド上にＵＢＭを形成した後に、マスクを用いたエッチング加工により不要なＵＢＭを除去することによって、ＵＢＭと絶縁膜との剥離を抑制することである。以下、具体的に説明する。図５（ａ）〜（ｆ）は、本実施形態に係る半導体装置の製造方法、具体的には、金属マスクを使用した半導体装置の製造方法の各工程を示す断面図である。尚、図５（ａ）〜（ｆ）において、図２に示す第１の実施形態に係る半導体装置と同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。
まず、図５（ａ）に示すように、複数の半導体チップ１０１（ＵＢＭ１１３及びバンプ電極１１３は形成されていない）が設けられている半導体ウェハ（半導体基板）１１０を用意した後、図５（ｂ）に示すように、半導体ウェハ１１０の表面（半導体集積回路形成面）上の電極パッド１０２上にＵＢＭ１１３を形成する。ここで、ＵＢＭ１１３を電極パッド１０２の表面から成長させるので、ＵＢＭ１１３は当初絶縁膜１１１の開口内で垂直方向に成長する。続いて、ＵＢＭ１１３が絶縁膜１１１の上面高さに達すると、ＵＢＭ１１３は、堤防の役割を有していた絶縁膜１１１よりも上側に成長していくため、垂直方向に加えて、絶縁膜１１１を覆うように水平方向へも成長し始める。尚、水平方向に成長したＵＢＭ１１３は、絶縁膜１１１とは物性上密着していないため、絶縁膜１１１を覆う部分のＵＢＭ１１３は後工程の熱負荷により剥離の起点となる可能性がある。そこで、本実施形態では、以下に述べる工程で、絶縁膜１１１を覆う部分のＵＢＭ１１３を除去する。
すなわち、図５（ｃ）に示すように、例えば真空吸着機構などの保持機構を備えたステージ（図示省略）上に、複数の半導体チップ１０１（ＵＢＭ１１３及びバンプ電極１１３は形成されていない）が設けられている半導体ウェハ１１０を半導体集積回路形成面を表面側にした状態で搭載する。次に、半導体ウェハ１１０上の基準と、マスク１２０内の基準との位置合わせを実施して、半導体ウェハ１１０及びマスク１２０のそれぞれの水平方向の位置を合わせる。言い換えると、絶縁膜１１１の開口部（電極パッド１０２の露出部分）の中心位置とマスク１２０の開口部１２０ａの中心位置とを合わせる。位置合わせ方法については、位置精度を高めるために、半導体ウェハ１１０上及びマスク１２０上の各２点以上を用いることが好ましい。
具体的には、マスク１２０の開口部１２０ａは、ＵＢＭ１１３が形成される電極パッド１０２の外周端部を覆う部分の絶縁膜１１１上に配置されている。従って、例えば電極パッド１０２が円形状であれば、ＵＢＭ１１３は円形状に形成される一方、マスク１２０の開口部１２０ａはドーナツ形状に形成される。また、マスク１２０の開口部１２０ａの寸法については、ＵＢＭ１１３の形状を考慮して任意に設計することが可能である。さらに、マスク１２０の材料については、エッチング加工の内容に応じて、ステンレスなどの金属材料を使用した金属マスクを用いてもよい。
続いて、マスク１２０と半導体ウェハ１１０との間隔を狭め、当該間隔が所定値になったところでマスク１２０を停止させる。尚、当該間隔については、必要に応じて最適化するものとし、場合によっては当該間隔を設けないことも可能である。
次に、図５（ｄ）に示すように、マスク１２０を通して絶縁膜１１１に対して、例えばイオン１４１を用いてエッチングを実施する。このとき、マスク１２０上ではイオン１４１が反射するが、マスク１２０の開口部１２０ａではイオン１４１が通過してＵＢＭ１１３表面に衝突し、それにより当該部分のＵＢＭ１１３が削られて消失する。尚、イオン１４１によるエッチングは、ＵＢＭ１１３が消失して露出した絶縁膜１１１の表面部に粗面構造１１１ａが形成されるまで行う。また、イオン１４１の照射はマスク１２０全面に対して均一に行うが、その場合、分割照射又は一括照射を任意に選択できるものとする。
次に、図５（ｅ）に示すように、絶縁膜１１１のエッチングが終了すると、マスク１２０を取り外した後、図５（ｆ）に示すように、ＵＢＭ１１３上に例えばはんだバンプ等のバンプ電極１０８を形成する。
以上に説明したように、本実施形態によると、エッチング加工を用いて、電極パッド１０２の外周端部上の絶縁膜１１１を覆う部分のＵＢＭ１１３を除去するため、言い換えると、ＵＢＭ１１３を絶縁膜１１１と重ならないようにエッチング加工するため、後工程の熱負荷等により剥離の起点となる箇所を予め排除しておくことができる。すなわち、ＵＢＭ１１３と絶縁膜１１１との剥離を防止することができるので、加熱冷却の際にバンプ接続部に応力歪が発生しても、バンプ接続部の信頼性を保持することができる。
（第２の実施形態の変形例）
以下、本発明の第２の実施形態の変形例に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
図６（ａ）〜（ｆ）は、本変形例に係る半導体装置の製造方法、具体的には、樹脂マスクを使用した半導体装置の製造方法の各工程を示す断面図である。尚、図６（ａ）〜（ｆ）において、図２に示す第１の実施形態に係る半導体装置と同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。
まず、図６（ａ）に示すように、複数の半導体チップ１０１（バンプ電極１１３は形成されていない）が設けられている半導体ウェハ（半導体基板）１１０の表面（半導体集積回路形成面）上に、感光性樹脂（レジスト）１３１を形成する。感光性樹脂１３１としては、例えばＵＶ光（紫外光）に照射されると溶けにくくなるもの（ネガティブ型）及び溶けやすくなるもの（ポジティブ型）の２種類があり、マスク開口形状やマスク設計仕様等に応じてネガティブ型又はポジティブ型のいずれかを選択することができる。次に、図６（ａ）に示すように、感光性樹脂１３１の上側に、ＵＢＭ１１３の除去領域、つまり絶縁膜１１１の粗面構造１１１ａの形成領域上に開口部１２０ａを有するマスク１２０を半導体ウェハ１１０に対して位置合わせして重ね合わせる。
次に、図６（ｂ）に示すように、マスク１２０を通して感光性樹脂１３１に対して、例えばＵＶ光１３２を用いて露光を行った後、現像を行う。これにより、ＵＶ光１３２が照射された部分の感光性樹脂１３１が現像液に溶けて消失し、図６（ｃ）に示すように、レジストパターン１３１Ａが形成される。このとき、感光性樹脂１３１が消失した部分のＵＢＭ１１３の表面が露出する。
次に、図６（ｄ）に示すように、レジストパターン１３１ＡをマスクとしてＵＢＭ１１３に対して、例えばイオン１３３を用いてエッチングを実施する。ここで、レジストパターン１３１Ａの下側に位置する部分のＵＢＭ１１３はレジストパターン１３１Ａによって保護されているため、そのまま残存する。一方、レジストパターン１３１Ａがない部分ではイオン１３３がＵＢＭ１１３表面に衝突し、それにより当該部分のＵＢＭ１１３が削られて消失する。尚、イオン１３３によるエッチングは、ＵＢＭ１１３が消失して露出した絶縁膜１１１の表面部に粗面構造１１１ａが形成されるまで行う。
次に、図６（ｅ）に示すように、絶縁膜１１１のエッチングが終了すると、レジストパターン１３１Ａを除去した後、図６（ｆ）に示すように、ＵＢＭ１１３上に例えばはんだバンプ等のバンプ電極１０８を形成する。
以上に説明したように、本変形例によると、エッチング加工を用いて、電極パッド１０２の外周端部上の絶縁膜１１１を覆う部分のＵＢＭ１１３を除去するため、言い換えると、ＵＢＭ１１３を絶縁膜１１１と重ならないようにエッチング加工するため、後工程の熱負荷等により剥離の起点となる箇所を予め排除しておくことができる。すなわち、ＵＢＭ１１３と絶縁膜１１１との剥離を防止することができるので、加熱冷却の際にバンプ接続部に応力歪が発生しても、バンプ接続部の信頼性を保持することができる。
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
図７は、本実施形態に係る半導体装置の断面図である。図７に示すように、半導体チップ１０１の集積回路形成面（以下、単に表面という）側に、半導体チップ１０１と例えば回路配線基板（図示省略）の外部回路側電極パッドとの電気的接続を行うための電極パッド１０２が形成されている。電極パッド１０２は、接続端子の基盤となる導電性材料、例えばアルミニウム、金又は銅からなる。半導体チップ１０１の表面上には、外部からの電気的な負荷に耐えうるように例えば窒化珪素からなる絶縁膜１１１が形成されている。絶縁膜１１１は、電極パッド１０２上に、本実施形態の特徴である積層電極パッド１５１を形成するための開口を有している。すなわち、絶縁膜１１１の開口に露出する電極パッド１０２上に、積層電極パッド１５１を介して、例えばニッケル、金又はパラジウム等からなるＵＢＭ１１３及び例えばはんだバンプ等のバンプ電極１０８が順次形成されている。
尚、絶縁膜１１１は電極パッド１０２の外周端部を覆うように形成されていると共に、当該外周端部上の絶縁膜１１１上にも積層電極パッド１５１が形成されている。積層電極パッド１５１は、電極パッド１０２と同一の材料又は電極パッド１０２と接合可能な材料から構成されており、これにより、電極パッド１０２とバンプ電極１０８との間の電気的接続を確保することができる。また、本実施形態においては、絶縁膜１１１上に、物理的な接触又は熱負荷などの過酷な環境から半導体チップ１０１を保護するために、例えばＰＢＯからなる保護膜１１２が形成されている。保護膜１１２も、絶縁膜１１１と同様に、電極パッド１０２上に開口を有している。絶縁膜１１１及び保護膜１１２の形状（膜厚を含む）及び材料については、半導体装置の仕様に応じて任意に設定可能である。
次に、本実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。図８（ａ）〜（ｄ）は、本実施形態に係る半導体装置の製造方法、具体的には、積層電極パッドを使用した半導体装置の製造方法の各工程を示す断面図である。尚、図８（ａ）〜（ｄ）において、図７に示す本実施形態に係る半導体装置と同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。
まず、図８（ａ）に示すように、複数の半導体チップ１０１が設けられている半導体ウェハ（半導体基板）１１０の表面（半導体集積回路形成面）上に、例えばアルミニウム、金又は銅からなる電極パッド１０２を形成した後、半導体ウェハ１１０の表面上に、外部からの電気的な負荷に耐えうるように例えば窒化珪素からなる絶縁膜１１１を形成する。絶縁膜１１１は、電極パッド１０２上に、本実施形態の特徴である積層電極パッド１５１を形成するための開口を有している。言い換えると、絶縁膜１１１は電極パッド１０２の外周端部を覆うように形成されている。また、絶縁膜１１１は、前述の電気的負荷低減機能に加えて、半導体装置製造工程で発生する熱負荷又は引張り若しくは圧縮等の応力に起因する電極パッド１０２の剥離を抑制する機能を備えている。次に、絶縁膜１１１上に例えばＰＢＯからなる保護膜１１２を形成する。保護膜１１２も、絶縁膜１１１と同様に、電極パッド１０２上に開口を有している。
次に、図８（ｂ）に示すように、電極パッド１０２上に、電極パッド１０２と同一の材料又は電極パッド１０２と接合可能な材料からなる積層電極パッド１５１を形成する。ここで、電極パッド１０２と積層電極パッド１５１とは物理的且つ電気的にも連結している。また、積層電極パッド１５１は、電極パッド１０２の外周端部を覆う部分の絶縁膜１１１上にも形成されており、当該絶縁膜１１１と積層電極パッド１５１とは密着している。すなわち、本実施形態において、積層電極パッド１５１と絶縁膜１１１との界面からの剥離は抑制可能である。
次に、図８（ｃ）に示すように、積層電極パッド１５１上にＵＢＭ１１３を形成する。ここで、ＵＢＭ１１３は、積層電極パッド１５１の上面から垂直方向に成長すると共に積層電極パッド１５１の側面から水平方向にも成長する。
次に、図８（ｄ）に示すように、ＵＢＭ１１３上に例えばはんだバンプ等のバンプ電極１０８を形成する。
以上に説明したように、本実施形態によると、電極パッド１０２の外周端部を覆う絶縁膜１１１上に積層電極パッド１５１が形成されており、当該積層電極パッド１５１上にＵＢＭ１１３が形成されている。言い換えると、電極パッド１０２の外周端部に位置する部分の絶縁膜１１１は、電極パッド１０２と同一の材料又は電極パッド１０２と接合可能な材料からなる積層電極パッド１５１と電極パッド１０２とによって挟まれている。従って、ＵＢＭ１１３を絶縁膜１１１と重ならないように形成することができるため、後工程の熱負荷等により剥離の起点となる箇所を予め排除しておくことができる。すなわち、ＵＢＭ１１３と絶縁膜１１１との剥離を防止することができるので、加熱冷却の際にバンプ接続部に応力歪が発生しても、バンプ接続部の信頼性を保持することができる。
本発明によれば、能動領域上に外部接続端子としてバンプ電極を有する半導体装置を製造するに際し、バンプ接合部の信頼性を向上させることにより、半導体装置の構成部材間の熱膨張係数の差異に起因する半導体装置の信頼性低下を抑制することを可能とするので、半導体装置のさらなる小型化、微細化及び高集積化を実現する上で極めて有用である。
１０１ 半導体チップ
１０２ 電極パッド
１０８ バンプ電極
１１０ 半導体ウェハ（半導体基板）
１１１ 絶縁膜
１１１ａ 粗面構造
１１２ 保護膜
１１３ ＵＢＭ
１２０ マスク
１２０ａ 開口部
１２１ イオン
１３１ 感光性樹脂（レジスト）
１３１Ａ レジストパターン
１３２ ＵＶ光
１３３ イオン
１４１ イオン
１５１ 積層電極パッド

Claims (7)

  1. 半導体基板上に形成された電極パッドと、
    前記電極パッドの端部を覆うように前記半導体基板上に形成された絶縁膜と、
    前記電極パッド上に形成されたＵＢＭとを備え、
    前記電極パッドの前記端部上に位置する部分の前記絶縁膜の表面部は粗面構造を有していることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記粗面構造は、少なくとも１つの凹部又は凸部を含むことを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記ＵＢＭは前記粗面構造上にも形成されていることを特徴とする半導体装置。
  4. 半導体基板上に形成された電極パッドと、
    前記電極パッドの端部を覆うように前記半導体基板上に形成された絶縁膜と、
    前記電極パッド上に形成されたＵＢＭとを備え、
    前記ＵＢＭは前記絶縁膜と重ならないように形成されていることを特徴とする半導体装置。
  5. 請求項１〜４のいずれか１項に記載の半導体装置において、
    前記ＵＢＭ上にバンプ電極が形成されていることを特徴とする半導体装置。
  6. 半導体基板上に形成された電極パッドと、
    前記電極パッドの端部を覆うように前記半導体基板上に形成された絶縁膜とを備え、
    前記電極パッド上に、前記電極パッドの前記端部上に位置する部分の前記絶縁膜と重なるように、前記電極パッドと同一の材料又は前記電極パッドと接合可能な材料からなる導電層が形成されていることを特徴とする半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記導電層上にＵＢＭを介してバンプ電極が形成されていることを特徴とする半導体装置。
JP2009115198A 2009-05-12 2009-05-12 半導体装置 Pending JP2010267641A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009115198A JP2010267641A (ja) 2009-05-12 2009-05-12 半導体装置
PCT/JP2010/000417 WO2010131388A1 (ja) 2009-05-12 2010-01-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009115198A JP2010267641A (ja) 2009-05-12 2009-05-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2010267641A true JP2010267641A (ja) 2010-11-25

Family

ID=43084774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009115198A Pending JP2010267641A (ja) 2009-05-12 2009-05-12 半導体装置

Country Status (2)

Country Link
JP (1) JP2010267641A (ja)
WO (1) WO2010131388A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102013A (ja) * 2011-11-08 2013-05-23 Toyota Motor Corp 半導体装置の製造方法と半導体装置
US20140054767A1 (en) * 2012-08-24 2014-02-27 Tdk Corporation Terminal structure and semiconductor device
JP2015233035A (ja) * 2014-06-09 2015-12-24 トヨタ自動車株式会社 半導体装置
US9257402B2 (en) 2012-08-24 2016-02-09 Tdk Corporation Terminal structure, and semiconductor element and module substrate comprising the same
JP5893225B2 (ja) * 2014-01-20 2016-03-23 三菱電機株式会社 半導体素子およびその製造方法、ならびに半導体装置
JPWO2015022931A1 (ja) * 2013-08-14 2017-03-02 株式会社村田製作所 弾性波装置、電子部品、および弾性波装置の製造方法
WO2017073350A1 (ja) * 2015-10-30 2017-05-04 株式会社村田製作所 薄膜素子およびその製造方法
JP2018014414A (ja) * 2016-07-21 2018-01-25 トヨタ自動車株式会社 半導体装置
KR20180029452A (ko) * 2016-09-12 2018-03-21 삼성전자주식회사 반도체 장치 및 반도체 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150048502A1 (en) 2013-08-14 2015-02-19 International Business Machines Corporation Preventing misshaped solder balls

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4021104B2 (ja) * 1999-08-05 2007-12-12 セイコーインスツル株式会社 バンプ電極を有する半導体装置
JP3880600B2 (ja) * 2004-02-10 2007-02-14 松下電器産業株式会社 半導体装置およびその製造方法
JP2009245957A (ja) * 2008-03-28 2009-10-22 Panasonic Corp 半導体装置及びその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102013A (ja) * 2011-11-08 2013-05-23 Toyota Motor Corp 半導体装置の製造方法と半導体装置
US9640500B2 (en) * 2012-08-24 2017-05-02 Tdk Corporation Terminal structure and semiconductor device
US20140054767A1 (en) * 2012-08-24 2014-02-27 Tdk Corporation Terminal structure and semiconductor device
US9257402B2 (en) 2012-08-24 2016-02-09 Tdk Corporation Terminal structure, and semiconductor element and module substrate comprising the same
US10250220B2 (en) 2013-08-14 2019-04-02 Murata Manufacturing Co., Ltd. Elastic wave device, electronic component, and method for manufacturing elastic wave device
JPWO2015022931A1 (ja) * 2013-08-14 2017-03-02 株式会社村田製作所 弾性波装置、電子部品、および弾性波装置の製造方法
JP5893225B2 (ja) * 2014-01-20 2016-03-23 三菱電機株式会社 半導体素子およびその製造方法、ならびに半導体装置
JPWO2015107796A1 (ja) * 2014-01-20 2017-03-23 三菱電機株式会社 半導体素子およびその製造方法、ならびに半導体装置
JP2015233035A (ja) * 2014-06-09 2015-12-24 トヨタ自動車株式会社 半導体装置
WO2017073350A1 (ja) * 2015-10-30 2017-05-04 株式会社村田製作所 薄膜素子およびその製造方法
JPWO2017073350A1 (ja) * 2015-10-30 2018-04-12 株式会社村田製作所 薄膜素子およびその製造方法
US10388603B2 (en) 2015-10-30 2019-08-20 Murata Manufacturing Co., Ltd. Thin film element and method for manufacturing the same
JP2018014414A (ja) * 2016-07-21 2018-01-25 トヨタ自動車株式会社 半導体装置
KR20180029452A (ko) * 2016-09-12 2018-03-21 삼성전자주식회사 반도체 장치 및 반도체 패키지
US11791286B2 (en) 2016-09-12 2023-10-17 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package
KR102658923B1 (ko) * 2016-09-12 2024-04-18 삼성전자주식회사 반도체 장치 및 반도체 패키지

Also Published As

Publication number Publication date
WO2010131388A1 (ja) 2010-11-18

Similar Documents

Publication Publication Date Title
WO2010131388A1 (ja) 半導体装置
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
JP5135246B2 (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JPWO2018047861A1 (ja) 配線基板及び配線基板の製造方法
JP2005175019A (ja) 半導体装置及び積層型半導体装置
JP4379102B2 (ja) 半導体装置の製造方法
JP2005322858A (ja) 半導体装置の製造方法
JP2007227550A (ja) 半導体装置及びその製造方法
TW201208022A (en) Flip chip package assembly and process for making same
JP2010283035A (ja) 電子部品とその製造方法
US7492045B2 (en) Semiconductor module, method for manufacturing semiconductor modules and mobile device
JP5830702B2 (ja) 回路装置の製造方法
WO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
US8575749B2 (en) Semiconductor device and method for fabricating the same
KR100990396B1 (ko) 적층 웨이퍼 레벨 패키지 및 이의 제조 방법
JP2009224581A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器
JP2009158830A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP5295211B2 (ja) 半導体モジュールの製造方法
JP2021097104A (ja) 複合配線基板及び複合配線基板の製造方法
JP2020077696A (ja) 配線基板、及びそれを用いた半導体装置
TWI420989B (zh) 印刷電路板及其製造方法
JP4938346B2 (ja) 半導体装置およびその製造方法
JP2009246175A (ja) 素子搭載用基板、半導体モジュール、ならびに携帯機器
JP2005064227A (ja) 電子部品およびその製造方法
JP2005064228A (ja) 電子部品およびその製造方法