JP2013102013A - 半導体装置の製造方法と半導体装置 - Google Patents
半導体装置の製造方法と半導体装置 Download PDFInfo
- Publication number
- JP2013102013A JP2013102013A JP2011244185A JP2011244185A JP2013102013A JP 2013102013 A JP2013102013 A JP 2013102013A JP 2011244185 A JP2011244185 A JP 2011244185A JP 2011244185 A JP2011244185 A JP 2011244185A JP 2013102013 A JP2013102013 A JP 2013102013A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- protective film
- resin
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体基板12の表面の一部に形成されている表面電極14の外周縁部の表面を被覆する保護膜16を形成する。保護膜16の内周端面30に複数個の凹部32を形成する。表面電極14のうち保護膜16で被覆されていない部分の表面に第1の金属膜18を形成する。第1の金属膜18は、その一部が凹部32の間に入り込んで形成される。次いで、第1の金属膜18の表面に、第1の金属膜18と異なる金属で第2の金属膜20を形成する。
【選択図】図1
Description
(特徴1)第1の実施例では、第1の樹脂(ベース樹脂)に第2の樹脂の粒状物を混入した絶縁性樹脂を用いて、半導体基板の表面全面と電極の表面全面とに保護膜を形成する。第2の樹脂は、第1の樹脂と比べて、エッチング液による溶解度(エッチングレート)が高い。その後、ウェットエッチングにより、保護膜に、電極を露出させるための開口部を形成する。ウェットエッチングによって、第1の樹脂に混入している第2の樹脂の粒状物が溶解する。その結果、保護膜の内周端面(すなわち、エッチング液と接触した部分)には複数個の凹部が形成される。
(特徴2)第2の実施例では、保護膜の内周端面の一部を機械加工によって切削することにより、保護膜の内周端面に凹部を形成する。
(特徴3)第3の実施例では、保護膜の内周端面を含む表面に、保護膜と同じ素材の樹脂製の粒状物を付着させることにより、保護膜の内周端面に複数の凸部を形成する。その結果、複数の凸部の間に凹部が形成される。
(特徴4)第4の実施例では、半導体基板の表面全面と表面電極の表面全面とに、第1の樹脂と第2の樹脂を交互に塗布する。これにより、半導体基板の表面全面と表面電極の表面全面とに、第1の樹脂の層と第2の樹脂の層とを交互に備える保護膜が形成される。第2の樹脂は、第1の樹脂と比べて、エッチング液による溶解度(エッチングレート)が高い。その後、ウェットエッチングにより、保護膜に、電極を露出させるための開口部を形成する。この際、第2の樹脂の層が、第1の樹脂の層よりも多く溶解する。その結果、第2の樹脂の層の内周端面の位置と、第1の樹脂の層の内周端面の位置とに差が生じ、保護膜の内周端面に複数個の凹部が形成される。
第1実施例を、図1から図3を参照して説明する。図1に示す半導体装置10は、表面電極14の表面に複数の金属膜(18、20)が形成されている。図1に示すように、本実施例の半導体装置10は、半導体基板12と、表面電極14と、保護膜16と、第1の金属膜18と、第2の金属膜20を備える。
第2実施例について、第1実施例とは異なる点を中心に説明する。第2実施例では、半導体装置10の製造方法の一部の工程が第1実施例とは異なる。第2実施例では、保護膜16の内周端面30の一部を切削することにより、複数個の凹部32を形成する点で、第1実施例とは異なる。
第3実施例について、上記の各実施例とは異なる点を中心に説明する。第3実施例も、半導体装置10の製造方法の一部の工程が上記の各実施例とは異なる。第3実施例では、保護膜16の内周端面30に、保護膜16と同じ素材の粒状物60を複数付着させることにより、その粒状物60の周囲に複数個の凹部32を形成する点で、上記の各実施例とは異なる。
第4実施例について、上記の各実施例とは異なる点を中心に説明する。第4実施例も、半導体装置10の製造方法の一部の工程が上記の各実施例とは異なる。第4実施例では、上記の第1の樹脂の層と上記の第2の樹脂の層とを交互に備える保護膜16を形成し、その後、エッチング液を用いたウェットエッチングにより、第2の樹脂の層を第1の樹脂の層よりも多く溶解させ、複数個の凹部32を形成する点で、上記の各実施例とは異なる。
12:半導体基板
14:表面電極
16:保護膜
18:第1の金属膜
20:第2の金属膜
30:内周端面
32:凹部
34:開口部
36:切削刃
38:切削機構
40:第1の樹脂
50:第2の樹脂の粒状物
60:粒状物
70:第1の樹脂の層
80:第2の樹脂の層
Claims (2)
- 半導体装置を製造する方法であって、
半導体基板の表面の一部に形成されている電極の外周縁部の表面を被覆する保護膜を形成する保護膜形成工程と、
前記保護膜の内周端面に一個又は複数個の凹部を形成する凹部形成工程と、
前記電極のうち前記保護膜で被覆されていない部分の表面に第1の金属膜を形成する第1の金属膜形成工程と、
前記第1の金属膜の表面に、前記第1の金属膜と異なる金属で第2の金属膜を形成する第2の金属膜形成工程と、を備えており、
前記第1の金属膜形成工程では、前記第1の金属膜の一部が前記凹部内に入り込んで形成される、
半導体装置の製造方法。 - 半導体装置であって、
半導体基板と、
前記半導体基板の表面の一部に形成される電極と、
前記電極の外周縁部の表面を被覆する保護膜と、
前記電極のうち前記保護膜で被覆されていない部分の表面に形成される第1の金属膜と、
前記第1の金属膜の表面に形成される第2の金属膜と、を備え、
前記第2の金属膜は、前記第1の金属膜と異なる金属で形成されており、
前記保護膜の内周端面には、一個又は複数個の凹部が形成されており、
前記第1の金属膜は、その一部が前記凹部内に入り込んでいる、
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011244185A JP5664526B2 (ja) | 2011-11-08 | 2011-11-08 | 半導体装置の製造方法と半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011244185A JP5664526B2 (ja) | 2011-11-08 | 2011-11-08 | 半導体装置の製造方法と半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013102013A true JP2013102013A (ja) | 2013-05-23 |
JP5664526B2 JP5664526B2 (ja) | 2015-02-04 |
Family
ID=48622380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011244185A Expired - Fee Related JP5664526B2 (ja) | 2011-11-08 | 2011-11-08 | 半導体装置の製造方法と半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5664526B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015107796A1 (ja) * | 2014-01-20 | 2015-07-23 | 三菱電機株式会社 | 半導体素子およびその製造方法、ならびに半導体装置 |
JP2018036257A (ja) * | 2016-08-25 | 2018-03-08 | 株式会社東レリサーチセンター | マイクロ分光分析用試料台の作製方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01191451A (ja) * | 1988-01-27 | 1989-08-01 | Hitachi Ltd | 半導体装置の製造方法 |
JPH10125682A (ja) * | 1996-10-15 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 半導体素子の電極形成方法 |
JP2003324120A (ja) * | 2002-04-26 | 2003-11-14 | Sharp Corp | 接続端子及びその製造方法並びに半導体装置及びその製造方法 |
JP2010267641A (ja) * | 2009-05-12 | 2010-11-25 | Panasonic Corp | 半導体装置 |
-
2011
- 2011-11-08 JP JP2011244185A patent/JP5664526B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01191451A (ja) * | 1988-01-27 | 1989-08-01 | Hitachi Ltd | 半導体装置の製造方法 |
JPH10125682A (ja) * | 1996-10-15 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 半導体素子の電極形成方法 |
JP2003324120A (ja) * | 2002-04-26 | 2003-11-14 | Sharp Corp | 接続端子及びその製造方法並びに半導体装置及びその製造方法 |
JP2010267641A (ja) * | 2009-05-12 | 2010-11-25 | Panasonic Corp | 半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015107796A1 (ja) * | 2014-01-20 | 2015-07-23 | 三菱電機株式会社 | 半導体素子およびその製造方法、ならびに半導体装置 |
JP5893225B2 (ja) * | 2014-01-20 | 2016-03-23 | 三菱電機株式会社 | 半導体素子およびその製造方法、ならびに半導体装置 |
JPWO2015107796A1 (ja) * | 2014-01-20 | 2017-03-23 | 三菱電機株式会社 | 半導体素子およびその製造方法、ならびに半導体装置 |
JP2018036257A (ja) * | 2016-08-25 | 2018-03-08 | 株式会社東レリサーチセンター | マイクロ分光分析用試料台の作製方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5664526B2 (ja) | 2015-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6441025B2 (ja) | 半導体チップの製造方法 | |
JP2008527737A (ja) | 冷却用複合熱インタフェース | |
JP6406975B2 (ja) | 半導体素子および半導体装置 | |
JP2010272621A5 (ja) | 半導体装置 | |
JP2009125753A (ja) | はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 | |
JP2007208076A (ja) | 炭化珪素半導体基板のドライエッチング方法 | |
CN105318983A (zh) | 柔性薄膜热电偶温度传感器及其制备方法 | |
JP2007194514A5 (ja) | ||
JP2011258833A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2012059004A1 (zh) | 芯片封装方法 | |
US12074087B2 (en) | Thermal interface material layer and use thereof | |
TW200737382A (en) | Method of manufacturing semiconductor device | |
JP5664526B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP2007036211A5 (ja) | ||
JP5252024B2 (ja) | 半導体装置 | |
JP2018529238A5 (ja) | ||
JP5893225B2 (ja) | 半導体素子およびその製造方法、ならびに半導体装置 | |
JP2006114827A (ja) | 半導体装置 | |
JP2007036074A (ja) | 半導体装置の製造方法 | |
CN110034016B (zh) | 一种半导体芯片正面铝层可焊化方法 | |
JP6501044B1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2019149472A5 (ja) | ||
JP6851449B2 (ja) | 両側銅めっき層と窒化アルミニウム基板の界面応力蓄積を低減する方法 | |
JP6440248B2 (ja) | ウェハ及びウェハの製造方法 | |
JP2008041708A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141124 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5664526 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |