JP6851449B2 - 両側銅めっき層と窒化アルミニウム基板の界面応力蓄積を低減する方法 - Google Patents

両側銅めっき層と窒化アルミニウム基板の界面応力蓄積を低減する方法 Download PDF

Info

Publication number
JP6851449B2
JP6851449B2 JP2019197111A JP2019197111A JP6851449B2 JP 6851449 B2 JP6851449 B2 JP 6851449B2 JP 2019197111 A JP2019197111 A JP 2019197111A JP 2019197111 A JP2019197111 A JP 2019197111A JP 6851449 B2 JP6851449 B2 JP 6851449B2
Authority
JP
Japan
Prior art keywords
layer
copper
aluminum nitride
copper plating
nitride substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019197111A
Other languages
English (en)
Other versions
JP2020084321A (ja
Inventor
俊▲徳▼ ▲呉▼
俊▲徳▼ ▲呉▼
養國 郭
養國 郭
政宏 施
政宏 施
宏庭 ▲黄▼
宏庭 ▲黄▼
Original Assignee
國家中山科學研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國家中山科學研究院 filed Critical 國家中山科學研究院
Publication of JP2020084321A publication Critical patent/JP2020084321A/ja
Application granted granted Critical
Publication of JP6851449B2 publication Critical patent/JP6851449B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、両側銅めっき層と窒化アルミニウム基板の界面応力蓄積を低減する対称緩衝層構造を提供し、黄色光リソグラフィープロセス及び電気メッキプロセスを用いてこの構造の製作を完成し、非対称構造の両側銅めっき層を有するTAV窒化アルミニウム基板の応力の短手側銅めっき層面での蓄積を有効に低減することができ、窒化アルミニウム基板の信頼性の向上に有利である。
今のところ、半導体産業における3DIC（3次元集積化）についての最もホットな研究トピックは、シリコン貫通孔（Through-Silicon Via）の銅充填技術である。シリコン貫通孔は、IC封装体に応用されるときに、電気特性が良く、パワーが低く、サイズが小さく、密度が高く、パフォーマンスが高いなどの利点を有するため、主にDRAM製品に適用される。しかし、シリコン材料は、耐えられる電流の大小が限られ、絶縁の効果が悪く、且つ過大な電流により材料を破壊する恐れがある。これに対して、窒化アルミニウム材料は、熱伝導性が高く、電気絶縁性が高く、熱膨張係数がGaN、AlGaNなどの半導体材料に近いなどの優れた点を有するので、シリコン及びサファイア基板の代わりに、パワー素子（IGBT、MOSFET）、ハイパワーLEDパッケージなどの分野で適用することができ、素子に、より良いパフォーマンスを持たせることができる。
貫通孔の技術が窒化アルミニウム（AlN）ウエハーの製造に応用されるときに、それは、TAV（Through Aluminum Nitride via）技術と定義され、先ず、窒化アルミニウム基板上でレーザー又はドラーエッチング（ICP）方式で貫通孔を形成し、それから、スパッタリング又は化学メッキ（無電解めっき）方式で基板表面全体及び貫通孔の中で導電シード層を形成し、最後に、電気メッキプロセスにより、銅材料又は他の導電材料（例えば、タングステン材料）を、孔を完全に満たし、又は、孔壁にメッキ層を形成する方式で、TAVの中及び基板の表面に形成する。TAVは、電気的な接続を提供することができるだけでなく、放熱経路を提供し、システム全体の放熱効果を向上させることもできる。
窒化アルミニウム基板のTAVプロセス及び金属薄膜のメッキプロセスでは、複数の高温プロセスが必要となり、このような高温プロセスにより、充填材が突出し、歩留りが低くなる可能性がある。孔充填プロセスでは、貫通孔の側壁から貫通孔の中心に対して導電材料を満たすので、完全に満たすことができず、孔隙が形成される場合、全体の抵抗値が上がり、電気信号の伝導率が低下することがあり、また、高温の環境下であれば、孔隙中の空気が膨張して孔がバーストすることが生じる恐れもある。これにより、製造プロセス後に形成されるウエハーに残留応力が存在し、このような残留応力は、その後のLEDパッケージの応用上の信頼性に悪い影響を与える可能性があり、例えば、充填材と銅壁の層剥離（Delamination）、LEDパッケージと基板の接合応力などが生じることがある。
窒化アルミニウム基板の表面金属配線の形成及び貫通孔の銅充填のプロセスは、次の通りであり、即ち、先ず、窒化アルミニウム基板上でレーザー又はドラーエッチング（ICP）方式で貫通孔を形成し、それから、スパッタリング又は化学メッキ（無電解めっき）方式で基板表面全体及び貫通孔の中で導電シード層を形成し、最後に、電気メッキプロセスにより、銅材料又は他の導電材料（例えば、タングステン材料）を、孔を完全に満たし、又は、孔壁にメッキ層を形成する方式で、TAVの中及び基板の表面に形成する。放熱効果及び導電率を向上させるために、セラミック基板表面における金属配線の銅層の厚さを増加させることがあり、一般的な市販の金属セラミック基板の銅めっき層の厚さが50〜100umであり、特殊な放熱及び電気特性のニーズがあれば、銅めっき層の厚さをさらに大きくすることもできる。
図1は、パターン化及びTAV金属化される窒化アルミニウム基板の一例であり、各小片のTAV基板は、サイズが3mm×3mmであり、また、２つのレーザーによる貫通孔を有するので、貫通孔の上下の幅が異なるようになる。
TAV金属化される窒化アルミニウム基板に対して信頼性試験及び熱衝撃試験TST（Thermal Shock Test）を行い、信頼性試験は、プレッシャークッカー試験PCT（Pressure Cooker Test）を含み、JEDEC-22-A102の試験条件、即ち、「121℃、100%R．H．、33psia（2atm）、96hrs」を採用し、熱衝撃試験TST（Thermal Shock Test）の試験条件は、「-40℃〜125℃、200cycles」である。結果によれば、図2に示すように、銅めっき層に層剥離が生じており、また、層剥離後の位置にき裂が発生している。
有限要素法に基づくシミュレーション分析より得られた最大主応力の分布は、図3に示す通りであり、図3から分かるように、TAV基板が低温負荷（ΔT=-110℃）（図3（a））を受けるときに、銅めっき層の、層剥離（Delamination）が発生した後の位置で、窒化アルミニウムが受けた最大主応力は、引張応力（Tension）であり、TAV基板が高温負荷（ΔT=45℃）（図3（b））を受けるときに、窒化アルミニウムが受けた最大主応力は、圧縮応力（Compression）である。脆性材料が大半引張応力を受けて破壊が発生するから、TAV基板が降温の過程で最大引張応力を受けて破壊が生じたと推測することができる。図3によれば、き裂の最も発生可能な位置及び成長の方向は、信頼性試験の結果（図2）と一致していることが分かった。
窒化アルミニウム基板の内部において導電材料が充填される貫通孔が存在するときに、基板の両側にすべて銅めっき層が形成され、基板の両側にともに銅めっき層の構造が存在することで、構造の非対称性を避け、試験片の温度負荷下の熱変形量を大幅に低減することができる。試験片の変形量の問題は、このような構造により克服することができる。しかし、発明者は、有限要素法を用いて、4種類の銅めっき層の厚さのTAV基板が、TST（Thermal shock test；熱衝撃試験）の降温過程（ΔT=-110℃）において、窒化アルミニウムと銅めっき層との間で受けるY方向の応力をシミュレーションした。図4に示すように、銅めっき層の厚さが30um、60um、120um及び180umのときの応力は、それぞれ、48（MPa）、128（MPa）、203（MPa）及び263（MPa）であり、厚さが増加するほど、応力が大きい。両側銅めっき層の非対称構造により（図6に示すように）長手側の応力値を減少させることができるが、その減少幅がとても小さく、且つ短手側の応力値が比較的大きい幅で次第に上昇し得るため、図5に示すように、応力が高すぎることでTAV基板の破壊が発生しやすくなる。
図5に示すように、有限要素法に基づくシミュレーション分析の結果によれば、銅めっき層の厚さが30umのときに、両側銅めっき層の対称構造による基板の応力は、片側メッキ層構造の基板の応力よりも少し大きい。しかし、両側銅めっき層が非対称的であるときに、短手側銅めっき層面での基板の応力が長手側銅めっき層面での基板の応力よりも高く、両者の応力は、ともに、長さの差λの増加に伴って安定した値に達することができる。また、次のことも発見した。即ち、銅めっき層の厚さが200umのときに、対称銅めっき層構造による窒化アルミニウム基板の応力が片側銅めっき層構造の窒化アルミニウム基板の応力よりも明らかに高く、応力の差は、30%に達しており、これにより、この応力の差の増加量は、銅めっき層の厚さの増大に伴って増加すると推定することができる。同様に、両側銅めっき層が非対称的であるときに、短手側銅めっき層面での基板の応力が長手側銅めっき層面での基板の応力よりも明らかに高く、両者の応力は、ともに、長さの差λの増加に伴って安定した値に達することができる。よって、このような結果により、非対称銅めっき層構造の窒化アルミニウム基板の最大応力発生箇所が短手側銅めっき層面にあり、即ち、この箇所は、基板のき裂の開始点であると推定することができる。
また、上述の結果を踏まえて、銅めっき層の厚さが50um、100um及び300umの場合についてもシミュレーション分析を行い、そして、窒化アルミニウム基板の最大主応力値について検討した。結果が図5に示されており、図5から分かるように、銅めっき層の厚さが小さいほど、片側メッキ層又は両側メッキ層による窒化アルミニウム基板の最大主応力値の差が小さく、言い換えれば、銅めっき層の厚さが増加するにつれて、銅めっき層構造の設計（片側又は両側、対称又は非対称）による窒化アルミニウム基板の応力の差も増加する。また、非対称な両側銅めっき層が存在する窒化アルミニウム基板の安定な応力値について言えば、短手側のところでの安定な応力値が長手側のところでの安定な応力値よりも明らかに大きく、且つその差が銅めっき層の厚さの増加に伴って増加する。
よって、発明者は、上述の事情に鑑み、この業界での長年の豊富な設計、開発及び実際の製作経験を活かして、従来の構造及び欠点に対して研究及び改良を行うことで、両側銅めっき層と窒化アルミニウム基板の界面応力蓄積を低減することができ、且つ実用的価値が高い方法を提供する。
上述の従来技術の欠点に鑑み、本発明の主な目的は、両側銅めっき層と窒化アルミニウム基板の界面応力蓄積を低減する方法を提供することにあり、黄色光リソグラフィープロセス及び電気メッキプロセスを用いて、TAV銅充填及びパターン化される両側銅めっき層の製作を行い、まず、TAV貫通のところで、対称構造を有する両側銅めっき層を、窒化アルミニウム基板との間の応力緩衝層としてメッキし、それから、カスタマイズ化することで後続の銅めっき層のパターン設計を行い、シミュレーション計算により、このような方法で非対称構造の両側銅めっき層を有する窒化アルミニウム基板の応力の短手側銅めっき層面での蓄積を有効に低減し得ることを証明し、窒化アルミニウム基板の信頼性の向上に有利である。
上述の目的を達成するために、本発明は、両側銅めっき層と窒化アルミニウム基板の界面応力蓄積を低減する方法を提供し、前記方法は、窒化アルミニウム基板を提供し；スパッタリング方式で厚さが100nm〜500nmの付着層を前記窒化アルミニウム基板にメッキし、前記付着層は、チタン合金又はチタン／タングステン合金であり；スパッタリング方式で厚さが0．8um〜1umの銅シード層を前記付着層にメッキし；電気メッキ方式で厚さが30um〜100umの対称構造銅緩衝層を前記銅シード層にメッキし；電気メッキ方式で厚さが30um〜150umの銅めっき層を前記対称構造銅緩衝層にメッキし；及び、厚さが100nm〜500nmのニッケルメッキ層で前記付着層、前記銅シード層、前記対称構造銅緩衝層及び前記銅めっき層を包み覆うステップを含む。
言い換えると、本発明の特徴は、窒化アルミニウム基板の貫通孔のところで、先ず、対称構造を有する両側銅めっき層を、窒化アルミニウム基板との間の応力緩衝層としてメッキすることにあり、これにより、応力の蓄積を低減し得る効果を有し、セラミック基板の応用上の信頼性を有効に向上させることができる。
本発明の上述の特徴及び利点をより明らかにするために、以下、実施例を挙げ、添付した図面を参照することにより、詳細に説明する。
TAV金属化される窒化アルミニウム基板表面及び貫通孔の構造と位置を示す図である。 TAV金属化される窒化アルミニウム基板がPCT及びTST信頼性試験を受けた後の破壊の顕微鏡写真である。 有限要素法に基づくシミュレーション分析により得られた主軸応力の大小及び方向の結果（（a）ΔT=-110℃；（b）ΔT=45℃）の分析図である。 有限要素法を用いて、4種類の銅めっき層の厚さの窒化アルミニウム基板がTST（Thermal shock test；熱衝撃試験）の降温過程で（ΔT=-110℃）窒化アルミニウムと銅めっき層との間で受けるY方向の最大応力の大小をシミュレーションすることによる分析図である。 銅めっき層の厚さ、片側メッキ層、両側対称と非対称メッキ層による窒化アルミニウム基板の最大主応力σprincipalの差の結果分析図である。 対称構造を有しない従来の両側銅めっき層の構造を示す図である。 本発明の両側銅めっき層の構造を示す図である。 本発明の両側銅めっき層と窒化アルミニウム基板の界面応力蓄積を低減する方法のフローチャートである。
以下、添付した図面を参照しながら本発明を実施するための形態を詳細に説明する。
従来技術及び理論計算により分かるように、両側対称銅層の窒化アルミニウム基板の耐えられる最大応力が、片側銅層窒化アルミニウム基板の場合の最大応力よりも大きく、且つ銅層の厚さが大きいほど、効果が明らかである。両側銅めっき層を有するTAV窒化アルミニウム基板の応力の、非対称構造の短手側のところでの蓄積を低減するために、窒化アルミニウム基板の貫通孔のところでの両側銅めっき層を対称構造にする必要があり、このようにして、応力の短手側銅めっき層面での蓄積を有効に避けることができる。
図7及び図8を参照する。図7は、本発明による両側銅めっき層構造を示す図である。図8は、本発明による両側銅めっき層と窒化アルミニウム基板の界面応力蓄積を低減する方法のフローチャートであり、図7及び図8に示すように、両側銅めっき層5と窒化アルミニウム基板1の界面応力蓄積を低減する方法は、次のようなステップを含む。ステップS1：窒化アルミニウム基板1を提供する。ステップS2：スパッタリング方式で付着層2を窒化アルミニウム基板1にメッキし、付着層2は、チタン合金又はチタン／タングステン合金であり、付着層2の厚さは、100nm〜500nmであっても良い。ステップS3：スパッタリング方式で銅シード層3を付着層2にメッキし、銅シード層3の厚さは、0．8um〜1umであっても良い。ステップS4：電気メッキ方式で対称構造銅緩衝層4を銅シード層3にメッキし、対称構造銅緩衝層4の厚さは、30um〜100umであっても良く、いわゆる対称構造とは、両側の銅緩衝層が互いに対称な構造を有することを指す。ステップS5：電気メッキ方式で銅めっき層5を対称構造銅緩衝層4にメッキし、銅めっき層5の厚さは、30um〜150umであっても良く、両側の銅めっき層5は、互いに非対称な構造である。ステップS6：ニッケルメッキ層6で付着層2、銅シード層3、対称構造銅緩衝層4及び銅めっき層5を包み覆い、ニッケルメッキ層6の厚さは、100nm〜500nmであっても良い。
本発明では、黄色光リソグラフィープロセス及び電気メッキプロセスを用いて、TAV銅充填及びパターン化される両側銅めっき層5の製作を行い、まず、TAV貫通のところで対称構造を有する両側銅めっき層を、窒化アルミニウム基板1との間の応力緩衝層としてメッキし、それから、カスタマイズ化することで後続の銅めっき層5のパターン設計を行う。シミュレーション計算により、このような方法で非対称構造の両側銅めっき層5を有する窒化アルミニウム基板1の応力の短手側銅めっき層5の面での蓄積を有効に低減し得ることを証明し、窒化アルミニウム基板1の信頼性の向上に有利である。
本発明における銅めっき層5は、窒化アルミニウム基板1に直接メッキすることができず、剥離しやすいため、一般的には、先ず、チタン合金又はチタン／タングステン合金を付着層2としてメッキする必要があり、そして、スパッタリングプロセスを用いて、比較的薄い銅めっき層を銅シード層3（Cu seed layer）としてメッキし、この層の目的は、後続の電気メッキプロセスを行うときに、銅イオンが電子と結合した後に表面上及び貫通孔中に緊密に付着するようにさせることにあり、銅緩衝層4は、本発明で応力蓄積問題を解決するために提案される構造であり、貫通孔のところで先に対称構造を有する銅めっき層を対称構造銅緩衝層4としてメッキし、その目的は、後続の電気メッキプロセスにより形成される厚膜銅めっき層5と窒化アルミニウム基板1との間の応力の蓄積を低減することにあり、両者の作用は、異なり、即ち、銅シード層3は、後続の電気メッキプロセスにより形成される薄膜銅めっき層を緊密に接合するためのものであり、対称構造銅緩衝層4は、厚膜銅めっき層5と窒化アルミニウム基板1との間の応力蓄積問題を解決するためのものである。
また、本発明の詳細な製造プロセスは、次の通りである。即ち、窒化アルミニウム基板1を提供し；黄色光リソグラフィープロセスにより、窒化アルミニウム基板1上で図形を定義し、黄色光リソグラフィープロセスは、次の通りであり、即ち、（1）パターン化されるフォトマスクを提供し、窒化アルミニウム基板1上で回転塗布方法によりフォトレジストを塗布し、又は、フォトレジスト膜を貼り付け、フォトマスク及びフォトレジストが塗布されている窒化アルミニウム基板1に対して露光機を用いてアライメントを行い、露光を行った後に、現像液を用いて、予め貫通孔のところで対称な図形構造を定義し；（2）スパッタリング方式で窒化アルミニウム基板1にチタン合金又はチタン／タングステン合金（Ti又はTi／W）を付着層2（付着層2の厚さ：100〜500nm）としてメッキし；（3）スパッタリング又は化学メッキ（無電解めっき）方式で窒化アルミニウム基板1に銅シード層3（厚さ：0．8〜1um）をメッキし；（4）電気メッキ方式で対称構造銅緩衝層4（厚さ：30〜100um）をメッキし；（5）剥離液（例えば、アセトン）を用いて、不要なフォトレジストを除去し、定義される、対称構造のパターン化銅めっきを有するTAV窒化アルミニウム基板1を残し；（6）再び黄色光リソグラフィープロセスを用いて、パターン化銅めっきの窒化アルミニウム基板1上で新しい図形を定義し、電気メッキ方式で後続のパターン化銅めっき層5をメッキし；（7）最後に、ニッケル（Ni）金属層を、銅めっき層5の保護／バリア層（厚さ：100〜500nm）としてメッキし、これにより、銅の酸化及び拡散を防ぐことができる。
以上のことから、本発明では、黄色光リソグラフィープロセス及び電気メッキプロセスを用いて、TAV銅充填及びパターン化される両側銅めっき層5の製作を行い、TAV貫通のところで、先ず、対称構造を有する銅緩衝層を、窒化アルミニウム基板1との間の応力緩衝層としてメッキし、それから、カスタマイズ化することで後続の銅めっき層5のパターン設計を行う。シミュレーション計算により、このような方法で、非対称構造の両側銅めっき層5を有する窒化アルミニウム基板1の応力の、短手側銅めっき層5の面における蓄積を有効に低減し得ることを証明し、窒化アルミニウム基板1の信頼性の向上に有利である。また、本発明では、パターン化窒化アルミニウム基板1に対して信頼性試験を行った後に、応力蓄積の問題があり、且つこのような問題により基板にき裂が生じることを発見した上で、このような応力蓄積の問題を解決するために、貫通孔のところで、先ず、対称構造を有する銅緩衝層4をメッキすることを提案し、これにより、銅めっき層5とセラミック基板との間の応力蓄積を低減することができ、その後、カスタマイズ化することで非対称構造を有する銅めっき層5をメッキする。従来と同様に非対称構造の銅めっき層5を有するが、本発明は、応力蓄積を低減することができるという新しい効果があり、セラミック基板の応用上の信頼性を有効に向上させることができる。
以上、本発明の好ましい実施形態を説明したが、本発明はこのような実施形態に限定されず、本発明の趣旨を離脱しない限り、本発明に対するあらゆる変更は本発明の技術的範囲に属する。
1 窒化アルミニウム基板
2 付着層
3 銅シード層
4 対称構造銅緩衝層
5 銅めっき層
6 ニッケルメッキ層
S1-S6 ステップ

Claims (3)

  1. 窒化アルミニウム基板と、該窒化アルミニウム基板の両面に被覆する両側銅めっき層との界面応力蓄積を低減する方法であって、
    窒化アルミニウム基板を提供し；
    スパッタリング方式で付着層を前記窒化アルミニウム基板に被覆し、前記付着層は、チタン合金又はチタン／タングステン合金であり；
    スパッタリング方式で銅シード層を前記付着層に被覆し；
    電気メッキ方式で対称構造銅緩衝層を前記銅シード層に被覆し；
    電気メッキ方式で銅めっき層を前記対称構造銅緩衝層に被覆し；及び
    ニッケルメッキ層で前記付着層、前記銅シード層、前記対称構造銅緩衝層及び前記銅めっき層を包み覆うステップを含む、方法。
  2. 請求項1に記載の方法であって、
    前記対称構造銅緩衝層の厚さが30μm〜100μmである、方法。
  3. 窒化アルミニウム基板と、該窒化アルミニウム基板の両面に被覆する両側銅めっき層との界面応力蓄積を低減する方法であって、
    窒化アルミニウム基板を提供し；
    スパッタリング方式で厚さが100nm〜500nmである付着層を前記窒化アルミニウム基板に被覆し、前記付着層は、チタン合金又はチタン／タングステン合金であり；
    スパッタリング方式で厚さが0．8μm〜1μmである銅シード層を前記付着層に被覆し；
    電気メッキ方式で厚さが30μm〜100μmである対称構造銅緩衝層を前記銅シード層に被覆し；
    電気メッキ方式で厚さが30μm〜150μmである銅めっき層を前記対称構造銅緩衝層に被覆し；及び
    厚さが100nm〜500nmであるニッケルメッキ層で前記付着層、前記銅シード層、前記対称構造銅緩衝層及び前記銅めっき層を包み覆うステップを含む、方法。
JP2019197111A 2018-11-14 2019-10-30 両側銅めっき層と窒化アルミニウム基板の界面応力蓄積を低減する方法 Active JP6851449B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107140694A TWI667221B (zh) 2018-11-14 2018-11-14 一種降低雙面銅鍍層與氮化鋁基板之界面應力累積的方法
TW107140694 2018-11-14

Publications (2)

Publication Number Publication Date
JP2020084321A JP2020084321A (ja) 2020-06-04
JP6851449B2 true JP6851449B2 (ja) 2021-03-31

Family

ID=68316126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019197111A Active JP6851449B2 (ja) 2018-11-14 2019-10-30 両側銅めっき層と窒化アルミニウム基板の界面応力蓄積を低減する方法

Country Status (3)

Country Link
US (1) US10923621B2 (ja)
JP (1) JP6851449B2 (ja)
TW (1) TWI667221B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114286513B (zh) * 2021-11-30 2024-02-06 通元科技(惠州)有限公司 一种非对称预应力消除型led背板及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2909856B2 (ja) * 1991-11-14 1999-06-23 日本特殊陶業株式会社 セラミックス基板と金属の接合体
JP3827113B2 (ja) * 1997-12-08 2006-09-27 株式会社日本セラテック セラミック−金属層からなる複合部材の製造方法
JP2001068828A (ja) * 1999-08-27 2001-03-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
DE102004056879B4 (de) * 2004-10-27 2008-12-04 Curamik Electronics Gmbh Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE102005042554B4 (de) * 2005-08-10 2008-04-30 Curamik Electronics Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats
KR101194456B1 (ko) * 2010-11-05 2012-10-24 삼성전기주식회사 방열기판 및 그 제조방법
JP5392272B2 (ja) * 2011-01-13 2014-01-22 株式会社豊田自動織機 両面基板、半導体装置、半導体装置の製造方法
KR20130139011A (ko) * 2012-06-12 2013-12-20 한국전자통신연구원 Ｄｂｃ 기판 및 전력 반도체 모듈
RU2543518C1 (ru) * 2013-10-03 2015-03-10 Общество с ограниченной ответственностью "Компания РМТ"(ООО"РМТ") Способ изготовления двусторонней печатной платы
JP2015211194A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP6397313B2 (ja) * 2014-11-11 2018-09-26 イビデン株式会社 プリント配線板および半導体パッケージ
CN105990266B (zh) * 2015-02-26 2018-12-07 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
CN107889559B (zh) * 2015-04-24 2020-04-28 阿莫善斯有限公司 陶瓷基板的制造方法及由其所制造的陶瓷基板
KR20170049389A (ko) * 2015-10-27 2017-05-10 주식회사 아모센스 세라믹 기판 제조 방법 및 세라믹 기판
TWI553154B (zh) * 2015-11-03 2016-10-11 Nat Inst Chung Shan Science & Technology A structure for improving the interfacial stress of aluminum nitride substrate and copper coating
CN110301050B (zh) * 2017-02-15 2023-12-08 日本特殊陶业株式会社 热电元件内置封装

Also Published As

Publication number Publication date
US20200152825A1 (en) 2020-05-14
US10923621B2 (en) 2021-02-16
TWI667221B (zh) 2019-08-01
TW202017889A (zh) 2020-05-16
JP2020084321A (ja) 2020-06-04

Similar Documents

Publication Publication Date Title
JP7091801B2 (ja) 貫通電極基板及びその製造方法、並びに実装基板
JP7400873B2 (ja) 貫通電極基板、貫通電極基板の製造方法及び実装基板
JP2010171386A (ja) 半導体装置及びその製造方法
JP4049035B2 (ja) 半導体装置の製造方法
US20140041906A1 (en) Metal heat radiation substrate and manufacturing method thereof
JP2013128113A (ja) 半導体の気密封止パッケージ構造及びその製造方法
JP6851449B2 (ja) 両側銅めっき層と窒化アルミニウム基板の界面応力蓄積を低減する方法
JP4604641B2 (ja) 半導体装置
JP2002043482A (ja) 電子回路用部材及びその製造方法並びに電子部品
TW202129851A (zh) 貫通電極基板及安裝基板
CN208028047U (zh) 缓解互连结构应力的半导体结构
TW200933831A (en) Integrated circuit package and the method for fabricating thereof
TWI553154B (zh) A structure for improving the interfacial stress of aluminum nitride substrate and copper coating
TW200843063A (en) Structure of semiconductor chip and package structure having semiconductor chip embedded therein
JP2013098481A (ja) 半導体装置
JP6299578B2 (ja) 半導体装置
TW200941637A (en) Substrate structure and manufacturing method thereof
US10060036B2 (en) Plated-layer structure for improving interface stress between aluminium nitride substrate and copper-plated layer
TWI425887B (zh) 具有支撐體的封裝基板及其製法
JP6712136B2 (ja) 電子部品の製造方法
US20110232950A1 (en) Substrate and method for manufacturing the same
JP2015225963A (ja) 配線基板、電子装置および電子モジュール
JP2020155639A (ja) モジュールおよびその製造方法
TW202008519A (zh) 封裝基板結構與其接合方法
KR100650264B1 (ko) 반도체소자의 금속절연막 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210309

R150 Certificate of patent or registration of utility model

Ref document number: 6851449

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250