JP6712136B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法 Download PDFInfo
- Publication number
- JP6712136B2 JP6712136B2 JP2016004671A JP2016004671A JP6712136B2 JP 6712136 B2 JP6712136 B2 JP 6712136B2 JP 2016004671 A JP2016004671 A JP 2016004671A JP 2016004671 A JP2016004671 A JP 2016004671A JP 6712136 B2 JP6712136 B2 JP 6712136B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- bump
- electrode
- forming step
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 239000002184 metal Substances 0.000 claims description 89
- 229910052751 metal Inorganic materials 0.000 claims description 89
- 238000007747 plating Methods 0.000 claims description 71
- 239000000758 substrate Substances 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 60
- 238000009713 electroplating Methods 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 239000010953 base metal Substances 0.000 claims description 8
- 238000007772 electroless plating Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 230000002265 prevention Effects 0.000 description 7
- 238000005304 joining Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Description
本発明は、電子部品の製造方法及び電子部品に関する。
従来より、半導体素子、ＭＥＭＳ素子、又は圧電素子等の電子素子をキャビティ内に実装した電子部品が知られている。このような電子部品として、キャビティ内とパッケージ外部とを電気的に接続する貫通電極を有し、キャビティ内において、貫通電極と電気的に接続する金属バンプ上に電子素子を実装する構成が提案されている。
例えば、特許文献１には、パッケージ内に実装される電子素子の裏面にバンプ電極を形成し、ベース基板に形成された貫通孔を当該バンプ電極によって塞ぐことで、貫通電極とバンプ電極との電気的接続を可能とする技術が開示されている。
しかしながら従来技術には次の課題がある。
近年、電子機器の小型化、高性能化に伴い、上述の電子部品に対してさらなる小型化への要求が高まっている。そこで、電子部品のパッケージサイズ、特には電子部品の実装面積を減らすべく金属バンプの径を小さくすることが提案されている。しかしながら、金属バンプの径を小さくすると、これに伴い金属バンプの高さも小さくなるので、電子素子の実装後における、電子素子とベース基板との間のクリアランスが狭くなり、電子部品が外部衝撃を受けた際や、電子素子の実装時などに、電子素子とベース基板とが接触する可能性が増大する。その結果、電子部品の信頼性低下、歩留まり向上につながる虞がある。即ち、従来技術では、小型化と信頼性向上を両立可能な電子部品の製造方法、及び電子部品に関しては何ら開示されていない。
近年、電子機器の小型化、高性能化に伴い、上述の電子部品に対してさらなる小型化への要求が高まっている。そこで、電子部品のパッケージサイズ、特には電子部品の実装面積を減らすべく金属バンプの径を小さくすることが提案されている。しかしながら、金属バンプの径を小さくすると、これに伴い金属バンプの高さも小さくなるので、電子素子の実装後における、電子素子とベース基板との間のクリアランスが狭くなり、電子部品が外部衝撃を受けた際や、電子素子の実装時などに、電子素子とベース基板とが接触する可能性が増大する。その結果、電子部品の信頼性低下、歩留まり向上につながる虞がある。即ち、従来技術では、小型化と信頼性向上を両立可能な電子部品の製造方法、及び電子部品に関しては何ら開示されていない。
そこで本発明は、上記課題を解決すべく、金属バンプ上に電子素子が実装されている電子部品の製造方法、及び電子部品において、小型化と信頼性向上を両立可能な電子部品の製造方法、及び電子部品を提供することを目的とする。
上記目的を達成するために本発明の電子部品の製造方法にあっては、ベース基板とリッド基板とを有するパッケージの前記ベース基板上に実装される電子素子に対して、前記ベース基板を貫通する貫通電極が電気的に接続されている電子部品の製造方法であって、
前記ベース基板に対して貫通孔を形成する貫通孔形成工程と、少なくとも前記貫通孔の開口端の周辺領域において電極膜を形成する電極膜形成工程と、前記開口端に金属バンプを形成するバンプ形成工程と、前記貫通孔の内部に金属めっきを充填し、前記貫通電極を形成する貫通電極形成工程と、前記金属バンプの表面において前記貫通孔とは反対側の表面に、金属めっきを形成するバンプめっき形成工程と、を有することを特徴とする。
前記ベース基板に対して貫通孔を形成する貫通孔形成工程と、少なくとも前記貫通孔の開口端の周辺領域において電極膜を形成する電極膜形成工程と、前記開口端に金属バンプを形成するバンプ形成工程と、前記貫通孔の内部に金属めっきを充填し、前記貫通電極を形成する貫通電極形成工程と、前記金属バンプの表面において前記貫通孔とは反対側の表面に、金属めっきを形成するバンプめっき形成工程と、を有することを特徴とする。
かかる製造方法によれば、金属バンプの表面において貫通孔の反対側の表面に、金属めっきを形成するバンプめっき形成工程が設けられているので、金属バンプが小型化した場合であっても、金属バンプの表面に形成される金属めっきによって、電子素子とベース基板とのクリアランスを確保することが可能になる。よって、小型化と信頼性向上を両立可能な電子部品の製造方法を提供することが可能になる。
また、本発明では、
前記貫通電極形成工程と前記バンプめっき形成工程とを同工程で行うと好適である。
前記貫通電極形成工程と前記バンプめっき形成工程とを同工程で行うと好適である。
かかる製造方法によれば、貫通電極形成工程とバンプめっき形成工程とを同工程で行うので、電子部品の生産性を高めることが可能になる。即ち、一度のめっき処理によって貫通電極とバンプめっきとを形成できるので、貫通電極、及びバンプめっきを形成するにあたり、別々にめっき工程を設ける必要がなく、電子部品の生産性を高めることが可能になる。
また、本発明では、
バンプめっき工程では、金属バンプの周囲をレジスト膜で覆い、該レジスト膜と金属バンプによって形成される凹部に金属めっきを形成すると好適である。
バンプめっき工程では、金属バンプの周囲をレジスト膜で覆い、該レジスト膜と金属バンプによって形成される凹部に金属めっきを形成すると好適である。
かかる製造方法によれば、
バンプめっき工程において、金属バンプ上に確実にめっきを形成することが可能になる。また、レジスト膜の厚みを変更することで、金属バンプ上の金属メッキの高さを適宜変更することが可能になるので、小型化と信頼性向上を両立可能な電子部品の製造方法をより容易に提供することが可能になる。
バンプめっき工程において、金属バンプ上に確実にめっきを形成することが可能になる。また、レジスト膜の厚みを変更することで、金属バンプ上の金属メッキの高さを適宜変更することが可能になるので、小型化と信頼性向上を両立可能な電子部品の製造方法をより容易に提供することが可能になる。
また、本発明では、
前記バンプめっき工程において、前記金属バンプの周囲を前記レジスト膜で覆う際に、前記レジスト膜の高さが、前記金属バンプの高さよりも高くなるように、前記レジスト膜を形成すると好適である。
前記バンプめっき工程において、前記金属バンプの周囲を前記レジスト膜で覆う際に、前記レジスト膜の高さが、前記金属バンプの高さよりも高くなるように、前記レジスト膜を形成すると好適である。
かかる製造方法によれば、レジスト膜の高さが金属バンプの高さよりも高いので、金属バンプ上に確実にバンプめっきを形成することが可能になる。よって、小型化と信頼性向上を両立可能な電子部品の製造方法をより容易に提供することが可能になる。
また、本発明では、
前記貫通孔形成工程の後であって、かつ前記電極膜形成工程の前に、前記貫通孔の内側面と、前記内側面に接続するように前記ベース基板上に絶縁膜を形成する絶縁膜形成工程が設けられており、前記電極膜形成工程では、少なくとも前記貫通孔の開口端の周辺領域において前記絶縁膜上に電極膜を形成すると好適である。
前記貫通孔形成工程の後であって、かつ前記電極膜形成工程の前に、前記貫通孔の内側面と、前記内側面に接続するように前記ベース基板上に絶縁膜を形成する絶縁膜形成工程が設けられており、前記電極膜形成工程では、少なくとも前記貫通孔の開口端の周辺領域において前記絶縁膜上に電極膜を形成すると好適である。
かかる製造方法によれば、導電性の基板を用いる場合であっても、複数の貫通電極間における絶縁性を確保することが可能になる。よって、小型化と信頼性向上を両立可能な電子部品の製造方法をより容易に提供することが可能になる。
また、本発明では、
前記絶縁膜形成工程の後であって、かつ前記電極膜形成工程の後に、前記貫通孔の内側面に下地金属層を形成する下地金属形成工程を有しており、前記貫通電極形成工程では、前記下地金属層の表面に、無電解めっき法によって前記金属めっきを形成すると好適である。
前記絶縁膜形成工程の後であって、かつ前記電極膜形成工程の後に、前記貫通孔の内側面に下地金属層を形成する下地金属形成工程を有しており、前記貫通電極形成工程では、前記下地金属層の表面に、無電解めっき法によって前記金属めっきを形成すると好適である。
かかる製造方法によれば、下地金属層を核として、無電解めっきによってめっきを形成していくことができるので、貫通孔の内側面に対して均一にめっき層を形成することが可能になる。よって、貫通孔内に空隙等を生じさせることなく、めっきを充填できるので、貫通電極の信頼性を高めることができる。また、めっきによってパッケージを確実に封止できるので、電子部品の密封性を高めることが可能になる。
また、本発明では、
前記貫通電極形成工程と前記バンプめっき形成工程では、前記金属バンプに電圧を印加した状態で、電解めっき法によって、前記貫通孔の内部と前記金属バンプの表面のそれぞれに前記金属めっきを形成することを特徴とする。
前記貫通電極形成工程と前記バンプめっき形成工程では、前記金属バンプに電圧を印加した状態で、電解めっき法によって、前記貫通孔の内部と前記金属バンプの表面のそれぞれに前記金属めっきを形成することを特徴とする。
かかる製造方法によれば、金属バンプを核として電解めっき法によってめっきを形成することができるので、電解めっき法を行う際に、金属バンプ以外に別途部材、装置などを必要とせず、簡易な構成でめっきを形成することができる。よって、製造コストを低減することが可能になる。さらに、電解めっきによって貫通電極の信頼性を向上させ、電子部品の密封性を高めることが可能になる。
また、本発明では、
前記電子素子とは、ＭＥＭＳ、半導体デバイス又は水晶振動子であると好適である。
前記電子素子とは、ＭＥＭＳ、半導体デバイス又は水晶振動子であると好適である。
かかる製造方法によれば、多種の電子部品に対して、小型化と信頼性向上を両立可能な製造方法を提供することが可能になる。
また、本発明では、
ベース基板とリッド基板とを有するパッケージと、前記ベース基板を貫通する貫通孔内に充填されている金属めっきとによって形成される貫通電極と、前記貫通電極における前記キャビティ側の端面と接続する金属バンプとを有し、前記金属バンプ表面において前記貫通孔とは反対側の表面に金属めっきが形成されており、該金属めっき上に電子素子が実装されていることを特徴とする。
ベース基板とリッド基板とを有するパッケージと、前記ベース基板を貫通する貫通孔内に充填されている金属めっきとによって形成される貫通電極と、前記貫通電極における前記キャビティ側の端面と接続する金属バンプとを有し、前記金属バンプ表面において前記貫通孔とは反対側の表面に金属めっきが形成されており、該金属めっき上に電子素子が実装されていることを特徴とする。
かかる構成によれば、金属バンプ表面に金属メッキが形成されているので、金属バンプが小型化した場合であっても、金属バンプの表面に形成される金属めっきによって、電子素子とベース基板とのクリアランスを確保することが可能になる。よって、小型化と信頼性向上を両立可能な電子部品を提供することが可能になる。
また、本発明では、
前記ベース基板上において前記貫通孔の開口端の周囲には、前記貫通電極と接続する電極膜が形成されており、前記金属バンプは、前記貫通電極の端面と前記電極膜上に形成されていることを特徴とする。
前記ベース基板上において前記貫通孔の開口端の周囲には、前記貫通電極と接続する電極膜が形成されており、前記金属バンプは、前記貫通電極の端面と前記電極膜上に形成されていることを特徴とする。
かかる構成によれば、貫通電極に対してベース基板上の電極膜が接続されており、金属バンプがこの貫通電極上にも形成されていることによって、貫通電極と金属バンプとの電気的接続の安定性をより高めることが可能になる。よって、工程の簡素化、低コスト化を実現することができる。
また、本発明では、
前記貫通孔において前記キャビティとは反対側の端面では、前記貫通電極が前記貫通孔の内側側面から前記ベース基板上にまで延出していることを特徴とする。
前記貫通孔において前記キャビティとは反対側の端面では、前記貫通電極が前記貫通孔の内側側面から前記ベース基板上にまで延出していることを特徴とする。
かかる構成によれば、貫通電極がベース基板上にまで延出しているので、はんだや接着剤等を用いて電子部品を基板に実装する際に、電子部品の実装面積を確保することができる。よって、電子部品の実装強度を向上させることが可能になる。
以上説明したように、本発明によれば、金属バンプ上に電子素子が実装されている電子部品の製造方法、及び電子部品において、小型化と信頼性向上を両立可能な電子部品の製造方法、及び電子部品を提供することが可能になる。
以下に図面を参照して、この発明を実施するための形態を例示的に詳しく説明する。ただし、以下の実施形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
（第１実施形態）
図１〜図１３を参照して、本発明の第１実施形態に係る電子部品の製造方法について説明する。
図１〜図１３を参照して、本発明の第１実施形態に係る電子部品の製造方法について説明する。
（１：電子部品の概略構成）
図１は、本実施形態における電子部品の貫通電極、及び金属バンプ１０６（バンプ電極）の概略構成を示す図である。なお、ここでは不図示であるが、本実施形態における電子部品は、ベース基板１０１とリッド基板（不図示）との間に形成されたキャビティ内において、ベース基板１０１上に電子デバイス１２０（電子素子）が実装される構成を有している。
図１は、本実施形態における電子部品の貫通電極、及び金属バンプ１０６（バンプ電極）の概略構成を示す図である。なお、ここでは不図示であるが、本実施形態における電子部品は、ベース基板１０１とリッド基板（不図示）との間に形成されたキャビティ内において、ベース基板１０１上に電子デバイス１２０（電子素子）が実装される構成を有している。
ベース基板１０１、リッド基板は、従来より知られている基板を適用することが可能であるが、本実施形態では、ベース基板１０１として、厚みが３００〜５００μｍ程度のシリコン基板を用いている。
また、ベース基板１０１とリッド基板の接合方法は、接着剤による接合、陽極接合による接合など、従来より知られている接合方法を用いることができる。また、ベース基板１０１、及びリッド基板は、いずれも平板状としてこれらの基板の間に枠状部材を介在させてもよいし、少なくとも一方を凹状とすることでキャビティを形成してもよい。
電子デバイス１２０は、ベース基板１０１に形成された金属バンプ１０６と、さらにその表面に形成された後述のバンプめっき１１２上に実装されている。電子デバイス１２０上には電極パッド１２１形成されているので、この電極パッド１２１とバンプめっき１１２とが接触することで、電子デバイス１２０と金属バンプ１０６とを電気的に接続することが可能になる。
なお、本実施形態における電子デバイス１２０としては、ＭＥＭＳ素子（ＭＥＭＳ技術によって作製された素子）、半導体デバイス、又は水晶振動子などを用いることができる。
なお、本実施形態における電子デバイス１２０としては、ＭＥＭＳ素子（ＭＥＭＳ技術によって作製された素子）、半導体デバイス、又は水晶振動子などを用いることができる。
また、ベース基板１０１の表面及び貫通孔１０４の内側面には、絶縁膜１０３が連続して形成されており、さらに貫通孔１０４の一方の開口端の周辺領域には、絶縁膜１０３の表面に電極配線１０５（電極膜）が形成されている。そして、電極配線１０５の表面に、金属バンプ１０６が形成されている。図１では、電極配線１０５が、金属バンプ１０６よりも外側にはみ出す領域に形成されている構成が示されているが、金属バンプ１０６が電極配線１０５を覆うように形成されていてもよい。この場合は、金属バンプ１０６の実装面積を広くとることが可能になる。
そして、貫通孔１０４には、内側面において絶縁膜１０３の表面にシード膜１０８（下地金属）が形成されており、さらにシード膜１０８の表面には、金属めっきが充填されることで形成された貫通ビア１０９が設けられている。なお、本実施形態では、貫通ビア１０９の直径を３０〜６０μｍ程度としている。
一方、貫通孔１０４の他方の開口端の周辺領域では、絶縁膜１０３の表面にシード膜１０８が延出しており、このシード膜１０８を覆うように、貫通ビア１０９が延出されている。さらに、シード膜１０８、貫通ビア１０９を覆うように、拡散防止膜１１０が成膜されており、その表面に、外部接続用電極１１１が形成されている。
なお、本実施形態では、拡散防止膜１１０としてＮｉを用い、外部接続用電極１１１としてＡｕを用いている。また、拡散防止膜１１０は、貫通ビア１０９の表面を覆うのみならず、貫通ビア１０９の側面も覆うように、即ち、貫通ビア１０９が露出しないように完全に覆うように構成してもよい。これにより、貫通ビア１０９の耐久性を向上させることが可能になる。
（２：電子部品の製造方法）
図２〜図１３を参照して、本実施形態に係る電子部品の製造方法について説明する。
まず、図２に示すように、ベース基板１０１として、シリコンやＧａＡｓといった半導体、ガラス、又はセラミックスなどの絶縁体から形成される基板を準備する。ベース基板１０１の材料を選択する際は、ベース基板１０１に実装する電子デバイス１２０の諸特性を考慮して選択する。
図２〜図１３を参照して、本実施形態に係る電子部品の製造方法について説明する。
まず、図２に示すように、ベース基板１０１として、シリコンやＧａＡｓといった半導体、ガラス、又はセラミックスなどの絶縁体から形成される基板を準備する。ベース基板１０１の材料を選択する際は、ベース基板１０１に実装する電子デバイス１２０の諸特性を考慮して選択する。
（２−１：貫通孔形成工程）
次に、図３、図４に示すように、ベース基板１０１の所定の位置に貫通孔１０４を形成する（貫通孔形成工程）。貫通孔形成工程では、まず、ベース基板１０１の表面、裏面をレジスト膜などの保護膜で覆い、その後、後述する貫通孔１０４を形成する位置以外の領域のみが保護膜で覆われるようにパターン１０２Ａを形成する。これにより、貫通孔１０４の位置のみが露出したマスクパターンが形成される。なお、ベース基板１０１の裏面では、一様に保護膜１０２Ｂが形成されている。なお、ここでは貫通孔１０４がひとつだけ図示されているが、本実施形態では、ウェハ上に複数個の電子部品を形成する場合を想定しており、ウェハ上に貫通孔１０４が複数形成されているものとする。
次に、図３、図４に示すように、ベース基板１０１の所定の位置に貫通孔１０４を形成する（貫通孔形成工程）。貫通孔形成工程では、まず、ベース基板１０１の表面、裏面をレジスト膜などの保護膜で覆い、その後、後述する貫通孔１０４を形成する位置以外の領域のみが保護膜で覆われるようにパターン１０２Ａを形成する。これにより、貫通孔１０４の位置のみが露出したマスクパターンが形成される。なお、ベース基板１０１の裏面では、一様に保護膜１０２Ｂが形成されている。なお、ここでは貫通孔１０４がひとつだけ図示されているが、本実施形態では、ウェハ上に複数個の電子部品を形成する場合を想定しており、ウェハ上に貫通孔１０４が複数形成されているものとする。
その後、図４に示すように、ドライエッチング法または、ベース基板１０１の材質によっては、ウエットエッチング法やブラスト加工を用いて、貫通孔１０４を形成する。貫通孔１０４を形成した後は、マスクパターン１０２Ａおよび１０２Ｂを剥離する。上述したように、本実施形態における貫通孔１０４の直径は３０〜６０μｍとする。
（２−２：絶縁膜形成工程）
次に、図５に示すように、貫通孔１０４の内側面とベース基板１０１の表面、裏面に対して、互いが連続するように絶縁膜１０３を形成する。絶縁膜１０３は、ＣＶＤ法により形成することができる。このとき、絶縁膜１０３の厚みは、０．５〜２．０μｍとすることができる。また、本実施形態では、絶縁膜１０３をＳｉＯ２によって形成しているが、ＳｉＯ２のみならず、ＳｉＯ２膜上にＳｉＮ膜を形成することで絶縁膜１０３を形成しても良い。
次に、図５に示すように、貫通孔１０４の内側面とベース基板１０１の表面、裏面に対して、互いが連続するように絶縁膜１０３を形成する。絶縁膜１０３は、ＣＶＤ法により形成することができる。このとき、絶縁膜１０３の厚みは、０．５〜２．０μｍとすることができる。また、本実施形態では、絶縁膜１０３をＳｉＯ２によって形成しているが、ＳｉＯ２のみならず、ＳｉＯ２膜上にＳｉＮ膜を形成することで絶縁膜１０３を形成しても良い。
（２−３：電極膜形成工程）
次に、図６、図７に示すように、貫通孔１０４の一方の開口端の周辺領域に電極配線１０５（電極膜）を形成する。電極配線１０５は、絶縁膜１０３上に形成されている。電極配線１０５としては、Ａｕ／Ｎｉ／Ｃｒや、Ａｕ／Ｐｔ／Ｔｉの構成を採用することができる。この電極配線１０５は、スパッタ法により、露光パターニングにて、所望の箇所に形成する。
次に、図６、図７に示すように、貫通孔１０４の一方の開口端の周辺領域に電極配線１０５（電極膜）を形成する。電極配線１０５は、絶縁膜１０３上に形成されている。電極配線１０５としては、Ａｕ／Ｎｉ／Ｃｒや、Ａｕ／Ｐｔ／Ｔｉの構成を採用することができる。この電極配線１０５は、スパッタ法により、露光パターニングにて、所望の箇所に形成する。
具体的には、まず、図６に示すように、ベース基板１０１の表面において、電極配線１０５を形成するためにレジスト膜１０２Ａをマスクとするマスクパターンを形成する。また、ベース基板１０１の裏面において、後述する外部接続用電極１１１の領域を形成するためのレジスト膜１０２Ｂをマスクとするマスクパターンを形成する（レジスト膜形成工程）。
次に、図７に示すように、電極配線１０５を、レジスト膜１０２Ａを覆うようにして、スパッタ法で形成する。これにより、電極配線１０５には、貫通孔１０４の一方の開口端の周辺領域と、そのさらに外側の領域との境界に段差が形成されることになる。即ち、段差状の電極配線１０５が形成される。なお、電極配線１０５の材質は上述の通りであるが、例えば、Ａｕ／Ｎｉ／Ｃｒによって電極配線１０５を構成する場合は、Ａｕは１０００〜１５００Å、Ｎｉは１０００〜２０００Å、Ｃｒは３００〜６００Åとすることができる。なお、Ａｕ／Ｐｔ／Ｔｉによって電極配線１０５を構成する場合も同様の厚さである。
（２−４：バンプ形成工程）
次に、図８に示すように、貫通孔１０４の一方の開口端を覆うように金属バンプ１０６を形成する。金属バンプ１０６は、貫通孔１０４の周辺領域に形成された段差状の電極配線１０５の下段領域に超音波接続によって形成されている。金属バンプ１０６の材料としては、ＡｕあるいはＣｕを使用することができる。
次に、図８に示すように、貫通孔１０４の一方の開口端を覆うように金属バンプ１０６を形成する。金属バンプ１０６は、貫通孔１０４の周辺領域に形成された段差状の電極配線１０５の下段領域に超音波接続によって形成されている。金属バンプ１０６の材料としては、ＡｕあるいはＣｕを使用することができる。
この金属バンプ１０６の直径は５０〜１００μｍであり、その高さは５０〜１００μｍとすることができる。金属バンプ１０６の直径は、貫通孔１０４の直径の１．５倍以上であるとよい。これにより、金属バンプ１０６の位置精度（誤差）によらず、金属バンプと後述の貫通ビア１０９との接続を確実に確保することができる。しかしながら、電子部品の小型化の要求に応じて、貫通孔１０４の直径の１．５倍未満の径を有する金属バンプ１０６であってもよい。
このように、上述の電極膜形成工程において形成した段差状の電極配線１０５の下段領域に金属バンプ１０６を形成しているので、形成する際の位置決めが容易である。即ち、確実に貫通孔１０４を塞ぐことが可能になる。
このように、上述の電極膜形成工程において形成した段差状の電極配線１０５の下段領域に金属バンプ１０６を形成しているので、形成する際の位置決めが容易である。即ち、確実に貫通孔１０４を塞ぐことが可能になる。
（２−５：バンプめっき形成工程、下地金属形成工程、貫通電極形成工程）
次に図９〜図１２に示すように、貫通孔１０４にシード膜１０８を形成し、さらに金属バンプ１０６の表面にバンプめっき１１２を形成する。また、貫通孔１０４内に貫通ビア１０９を形成する。
次に図９〜図１２に示すように、貫通孔１０４にシード膜１０８を形成し、さらに金属バンプ１０６の表面にバンプめっき１１２を形成する。また、貫通孔１０４内に貫通ビア１０９を形成する。
まず、図９に示すように、ベース基板１０１の表面において、電極配線１０５の表面にレジスト膜１０７を形成する。この際、レジスト膜１０７の厚みは、レジスト膜１０７の表面が金属バンプ１０６の最上部よりも高くなるような厚みであるとよい。より具体的には、本実施形態では、金属バンプ１０６の高さが５０〜１００μｍであるので、レジスト膜１０７の厚みも５０〜１００μｍ程度、もしくはそれ以上であるとよい。
次に、図１０に示すように、貫通孔１０４の内側面にシード膜１０８を形成する。シード膜１０８の形成方法については詳述しないが、ベース基板１０１の裏面に形成したレジスト膜１０２Ｂ上にスパッタ法でシード膜１０８を形成する。なお、ここでは無電解めっき法による貫通ビア１０９の形成方法を説明するが、貫通ビア１０９は、電解めっき法で形成してもよく、この場合は、シード膜１０８は不要である。また、シード膜１０８を形成する工程は、上述したレジスト膜１０７を形成する工程の前に行ってもよい。
次に、図１１に示すように、電解めっき法又は無電解めっき法によって、貫通ビア１０９を形成する。さらに、レジスト膜１０７の側面と金属バンプ１０６とによって形成された凹部内に電解めっき法によって、バンプめっきを形成する（バンプめっき形成工程）。
電解めっき法で貫通ビア１０９を形成する際には、電極配線１０５に電圧を印加することで、電気的に接続している金属バンプ１０６を給電層として貫通ビア１０９を形成することができる。さらに、同時にバンプめっき１１２を形成することが可能になる。
一方、無電解めっき法では、シード膜１０８を核として、貫通ビア１０９を形成することができる。
これにより、金属バンプ１０６の高さが低い場合であっても、バンプめっき１１２の厚みによって、バンプめっき１１２を含んだ金属バンプ１０６の実際の高さを確保することができる。即ち、金属バンプ１０６の小径化を達成しつつ、高さを確保できるので、電子部品の小型化と信頼性向上を両立できる。
電解めっき法で貫通ビア１０９を形成する際には、電極配線１０５に電圧を印加することで、電気的に接続している金属バンプ１０６を給電層として貫通ビア１０９を形成することができる。さらに、同時にバンプめっき１１２を形成することが可能になる。
一方、無電解めっき法では、シード膜１０８を核として、貫通ビア１０９を形成することができる。
これにより、金属バンプ１０６の高さが低い場合であっても、バンプめっき１１２の厚みによって、バンプめっき１１２を含んだ金属バンプ１０６の実際の高さを確保することができる。即ち、金属バンプ１０６の小径化を達成しつつ、高さを確保できるので、電子部品の小型化と信頼性向上を両立できる。
上述のめっき法によって貫通ビア１０９を形成することで、貫通孔１０４の内側面から貫通孔１０４の中心方向に向けてめっきが徐々に積層され、結果的に貫通孔１０４の直径と同じ３０〜６０μｍの突出量となる。よって、めっきによって貫通孔１０４を確実に封止することができる。また、貫通孔１０４の内側面からめっきが積層されるので、空隙を形成することなく、貫通孔１０４内をめっきで万遍なく充填することができる。よって、貫通ビア１０９の信頼度が向上し、さらに空隙が形成されないことから貫通ビア１０９の抵抗を下げることができるので、電子デバイス１２０の高機能化に対応することが可能になる。
また、図１１に示すように、貫通ビア１０９の外側面の端面には、略中央部が凹む凹部が形成されていてもよい。かかる凹部が形成されていることによって、基板上に電子部品を実装する際に、はんだや接着剤等が凹部に入り込むことで、電子部品の実装強度を高めることが可能になる。なお、図１１では凹部が形成されている形態を図示しているが、貫通ビア１０９の外側面の端面形状はこれに限られるものではなく、凹部が形成されていない平坦形状であってもよい。
また、図１１に示すように、貫通ビア１０９の外側面の端面には、略中央部が凹む凹部が形成されていてもよい。かかる凹部が形成されていることによって、基板上に電子部品を実装する際に、はんだや接着剤等が凹部に入り込むことで、電子部品の実装強度を高めることが可能になる。なお、図１１では凹部が形成されている形態を図示しているが、貫通ビア１０９の外側面の端面形状はこれに限られるものではなく、凹部が形成されていない平坦形状であってもよい。
また、バンプめっき工程と貫通電極形成工程とを同工程で行うことで、電子部品の生産効率を向上させることができ、高機能かつ小型化に対応した電子部品を低コストで提供することが可能になる。
バンプめっき１１２、貫通ビア１０９を形成した後は、貫通孔１０４の他方の開口端から突出した貫通ビア１０９の端面を覆うように拡散防止膜１１０を形成し、更に外部接続用電極１１１を形成する。そして、図１２に示すように、レジスト膜１０７を除去する。
この際、拡散防止膜１１０は、無電解めっき法あるいは、電解めっき法を使用して形成することができ、材質としてはＮｉを使用することができる。また、外部電極接続用電極１１１も同様に電解めっき法あるいは無電解めっき法で形成することができ、材質としてＡｕを使用することができる。
（２−６：リフトオフ工程）
図１３を参照して、バンプめっき１１２、貫通ビア１０９を形成した後のリフトオフ工程について説明する。
バンプめっき１１２、貫通ビア１０９を形成し、拡散防止膜１１０、外部接続用電極１１１を形成した後は、図１３に示すように、レジスト膜１０２Ａおよび１０２Ｂを、有機溶剤を使用したリフトオフ技法によって剥離する。その後、不図示の工程により、金属バンプ１０６表面のバンプめっき１１２上に電子デバイス１２０を実装し、さらにリッド基板とベース基板１０１とを接合することにより、電子部品を製造することが可能になる。
図１３を参照して、バンプめっき１１２、貫通ビア１０９を形成した後のリフトオフ工程について説明する。
バンプめっき１１２、貫通ビア１０９を形成し、拡散防止膜１１０、外部接続用電極１１１を形成した後は、図１３に示すように、レジスト膜１０２Ａおよび１０２Ｂを、有機溶剤を使用したリフトオフ技法によって剥離する。その後、不図示の工程により、金属バンプ１０６表面のバンプめっき１１２上に電子デバイス１２０を実装し、さらにリッド基板とベース基板１０１とを接合することにより、電子部品を製造することが可能になる。
本実施形態によれば、電解めっき法を行うために、金属バンプ１０６上に金属層を形成する必要がなく、この金属層を除去する際の薬液によって、金属バンプ１０６および電極配線１０５がダメージを受ける可能性がない為、実装不良や電気的特性不良などの品質や低下させることがなく、電子部品の信頼性の確保をすることができる。
また、本実施形態のめっき法によれば、貫通ビア１０９内に空隙等が生じる虞がないので、信頼性の高い貫通ビア１０９を形成することが可能になる。
さらに、本実施形態のバンプめっき形成工程によれば、レジスト膜１０７の高さ、又はめっき時間を変更することで、バンプめっき１１２の厚みを所望の厚みに調整することが可能になる。よって、電子部品の小型化、高機能化を容易に達成することが可能になる。
また、本実施形態では、貫通電極形成工程とバンプめっき形成工程とを同工程で行っているが、これらの工程を別工程で行うことも可能である。例えば、バンプめっき工程を行った後に、金属バンプ１０６、電極配線１０５を保護膜で覆い、その状態で貫通電極形成工程を行ってもよいし、反対に、貫通電極形成工程を行った後に、バンプめっき形成工程を行うことも可能である。
このように、本実施形態によれば、小型化と信頼性向上を両立可能な電子部品の製造方法、及び電子部品を提供することが可能になる。
（その他の実施形態）
上記実施形態では、ベース基板１０１としてシリコン基板を用いているが、ベース基板１０１が、ガラスやセラミックなどの絶縁性に優れた材料で形成される場合であってもよい。この場合は、ベース基板１０１自体が絶縁性を有するので、上述した絶縁膜形成工程を省略することが可能である。即ち、本発明における絶縁膜形成工程は、ベース基板１０１の材料によって、適宜選択することができる工程である。
上記実施形態では、ベース基板１０１としてシリコン基板を用いているが、ベース基板１０１が、ガラスやセラミックなどの絶縁性に優れた材料で形成される場合であってもよい。この場合は、ベース基板１０１自体が絶縁性を有するので、上述した絶縁膜形成工程を省略することが可能である。即ち、本発明における絶縁膜形成工程は、ベース基板１０１の材料によって、適宜選択することができる工程である。
１０１・・・ベース基板、１０３・・・絶縁膜、１０４・・・貫通孔、１０８・・・シード膜、１０９・・・貫通ビア（貫通電極）、１１０・・・拡散防止膜、１１１・・・外部接続用電極、１１２・・・バンプめっき、１２０・・・電子デバイス
Claims (7)
- ベース基板とリッド基板とを有するパッケージの前記ベース基板上に実装される電子素子に対して、前記ベース基板を貫通する貫通電極が電気的に接続されている電子部品の製造方法であって、
前記ベース基板に対して貫通孔を形成する貫通孔形成工程と、
少なくとも前記貫通孔の開口端の周辺領域において電極膜を形成する電極膜形成工程と、
前記開口端に金属バンプを形成するバンプ形成工程と、
前記貫通孔の内部に金属めっきを充填し、前記貫通電極を形成する貫通電極形成工程と、
前記金属バンプの表面において前記貫通孔とは反対側の表面に、金属めっきを形成するバンプめっき形成工程と、を有し、
前記貫通電極形成工程と前記バンプめっき形成工程とを同工程で行うことを特徴とする電子部品の製造方法。 - 前記バンプめっき工程では、前記金属バンプの周囲をレジスト膜で覆い、該レジスト膜と前記金属バンプによって形成される凹部に金属めっきを形成することを特徴とする請求項１に記載の電子部品の製造方法。
- 前記バンプめっき工程において、前記金属バンプの周囲を前記レジスト膜で覆う際に、前記レジスト膜の高さが、前記金属バンプの高さよりも高くなるように、前記レジスト膜を形成することを特徴とする請求項２に記載の電子部品の製造方法。
- 前記貫通孔形成工程の後であって、かつ前記電極膜形成工程の前に、前記貫通孔の内側面と、前記ベース基板上とに絶縁膜を形成する絶縁膜形成工程が設けられており、前記電極膜形成工程では、少なくとも前記貫通孔の開口端の周辺領域において前記絶縁膜上に電極膜を形成することを特徴とする請求項１乃至３のいずれか１項に記載の電子部品の製造方法。
- 前記絶縁膜形成工程の後であって、かつ前記電極膜形成工程の後に、前記貫通孔の内側面に下地金属層を形成する下地金属形成工程を有しており、前記貫通電極形成工程では、前記下地金属層の表面に、無電解めっき法によって前記金属めっきを形成することを特徴とする請求項４に記載の電子部品の製造方法。
- 前記貫通電極形成工程と前記バンプめっき形成工程では、前記金属バンプに電圧を印加した状態で、電解めっき法によって、前記貫通孔の内部と前記金属バンプの表面のそれぞれに前記金属めっきを形成することを特徴とする請求項１乃至４のいずれか１項に記載の電子部品の製造方法。
- 前記電子素子とは、ＭＥＭＳ、半導体デバイス又は水晶振動子であることを特徴とする請求項１乃至６のいずれか１項に記載の電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016004671A JP6712136B2 (ja) | 2016-01-13 | 2016-01-13 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016004671A JP6712136B2 (ja) | 2016-01-13 | 2016-01-13 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017126865A JP2017126865A (ja) | 2017-07-20 |
| JP6712136B2 true JP6712136B2 (ja) | 2020-06-17 |
Family
ID=59364235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016004671A Expired - Fee Related JP6712136B2 (ja) | 2016-01-13 | 2016-01-13 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6712136B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7287116B2 (ja) * | 2019-05-30 | 2023-06-06 | セイコーエプソン株式会社 | 振動デバイスおよび電子機器 |
-
2016
- 2016-01-13 JP JP2016004671A patent/JP6712136B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017126865A (ja) | 2017-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9392705B2 (en) | Wiring board with through wiring | |
| JP5808586B2 (ja) | インターポーザの製造方法 | |
| JP4361826B2 (ja) | 半導体装置 | |
| JP5621155B2 (ja) | ３ｄ電子モジュールをビアにより垂直に相互接続する方法 | |
| JP5141076B2 (ja) | 半導体装置 | |
| US8446013B2 (en) | Wiring substrate and method for manufacturing the wiring substrate | |
| US9585254B2 (en) | Electronic device | |
| CN106688091B (zh) | 布线基板、电子装置以及电子模块 | |
| JPWO2010016487A1 (ja) | 圧電振動デバイスの封止部材、及びその製造方法 | |
| US20160300779A1 (en) | Semiconductor package and manufacturing method thereof | |
| TWI666737B (zh) | 佈線基板、製造佈線基板之方法及電子組件裝置 | |
| WO2016017523A1 (ja) | 配線基板、電子装置および電子モジュール | |
| JP3775129B2 (ja) | 半導体チップの接続方法 | |
| JP6712136B2 (ja) | 電子部品の製造方法 | |
| JP2015084386A (ja) | 電子デバイス | |
| JP2011258663A (ja) | 配線基板及び配線基板の製造方法 | |
| JP6325346B2 (ja) | 配線基板、電子装置および電子モジュール | |
| JP7382170B2 (ja) | 半導体装置 | |
| JP6482282B2 (ja) | 電子部品 | |
| JP6271882B2 (ja) | 配線基板および電子装置 | |
| JP4388410B2 (ja) | 多数個取り配線基板 | |
| JP6580889B2 (ja) | 半導体装置 | |
| JP2011238742A (ja) | 配線基板の製造方法及び配線基板 | |
| JP2003258196A (ja) | 半導体装置及びその製造方法 | |
| JP2017054978A (ja) | 電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170913 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190827 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191017 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200310 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200514 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200529 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6712136 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |