JP3775129B2 - 半導体チップの接続方法 - Google Patents
半導体チップの接続方法 Download PDFInfo
- Publication number
- JP3775129B2 JP3775129B2 JP26739499A JP26739499A JP3775129B2 JP 3775129 B2 JP3775129 B2 JP 3775129B2 JP 26739499 A JP26739499 A JP 26739499A JP 26739499 A JP26739499 A JP 26739499A JP 3775129 B2 JP3775129 B2 JP 3775129B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- insulating film
- semiconductor chips
- electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁膜の形成方法および半導体チップの接続方法ならびに半導体チップの製造方法、半導体装置、接続用基板、電子機器に係り、特に電気信号の遅延防止と小型化を図る絶縁膜の形成方法および半導体チップの接続方法ならびに半導体チップの製造方法、半導体装置、接続用基板、電子機器に関する。
【０００２】
【従来の技術】
近年、電子機器の高性能化、小型化に伴って１つのパッケージ内に複数の半導体チップを配置してマルチチップパッケージとすることにより、半導体装置の高機能化と小型化とが図られている。そして、マルチチップパッケージには、複数の半導体チップを平面的に並べたものと、複数の半導体チップを厚み方向に積層したものとがある。半導体チップを平面的に並べたマルチチップパッケージは、広い実装面積を必要とするため、電子機器の小型化への寄与が小さい。このため、半導体チップを積層したスタックドＭＣＰの開発が盛んに行われている。
【０００３】
【発明が解決しようとする課題】
従来のスタックドＭＣＰは、例えば特開平６−３７２５０号公報に記載されているように、積層した半導体チップを相互に電気的に接続する場合、各半導体チップの周縁部に端子部を形成し、各チップの端子間をワイヤによって接続している。このため、半導体チップ相互の電気的接続が煩雑となるばかりでなく、積層する半導体チップは、上にいくほどサイズを小さくしなければならず、集積効率、実装効率が低下する。また、半導体チップの集積度が向上すると、ワイヤ間の間隔が小さくなってワイヤ間で短絡を生ずるおそれがある。
【０００４】
さらに、従来のスタックドＭＣＰにおいては、積層した半導体チップを接着剤によって相互に接合するようにしており、接着剤の塗布などを必要として工程が煩雑となる。
【０００５】
本発明は、前記従来技術の欠点を解消するためになされたもので、ワイヤを用いずに積層した半導体チップを相互に電気的に接続することを目的としている。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に係る絶縁膜の形成方法は、半導体チップの表面に形成された凹凸と噛み合わせを可能とする型の表面に絶縁樹脂を塗布するとともに、半導体チップの表面に形成された前記凹凸に前記型を噛み合わせ、当該型の表面に塗布された前記絶縁樹脂を前記半導体チップの表面側に転写させこれを絶縁膜としたことを特徴としている。請求項１に記載の絶縁膜の形成方法によれば、絶縁樹脂は半導体チップ側に転写される。このためＣＶＤ等の手法を用いなくとも簡単に、且つ早く半導体チップの表面に絶縁層を形成することができる。
【０００７】
また請求項２に係る絶縁膜の形成方法は、前記型の表面に非濡性表面処理を施したことを特徴としている。請求項２に記載の絶縁膜の形成方法によれば、型の表面に非濡性表面処理を施したことから、型の表面に絶縁樹脂を塗布しても、当該絶縁樹脂は型の表面との密着力が弱い。このため絶縁樹脂の型から半導体チップ側への転写を容易に行うことができる。
【０００８】
そして請求項３に係る絶縁膜の形成方法は、前記半導体チップと前記型は、単結晶シリコンからなることを特徴としている。請求項３に係る絶縁膜の形成方法によれば、両者の単結晶シリコンの結晶構造を同一にすることにより、エッチングにより同一の断面形状が形成されるので、隙間のない両者の噛み合わせが可能になす。このため絶縁樹脂の型側への転写を一層確実に行うことができる。また両者が同一材料であれば熱膨張も一定になるので、周囲の温度に変化が生じても両者の噛み合わせを確実に行うことができる。
【０００９】
請求項４に記載の半導体チップの接続方法は、電極が形成された半導体チップを積み重ね、この積み重ねられた前記電極を貫通するよう貫通穴を形成し、当該貫通穴の内壁に絶縁膜を形成するとともに前記電極に接する前記絶縁膜を除去し、前記電極が露出する前記貫通穴に導電部材を形成し、積層された前記半導体チップの前記電極間の導通を図るようにしたことを特徴としている。請求項４に記載の半導体チップの接続方法によれば、導電部材によって積層された半導体チップの電極同士の導通を図ることができる。また貫通穴に形成された導電部材は、絶縁膜を接していることから導電部材と半導体チップにおける基材厚みに相当する部分とが短絡することを防止することができる。このため複数の半導体チップ間の電極の導通を確実に図ることができる。
【００１０】
請求項５に記載の半導体チップの接続方法は、前記貫通穴の内部を減圧させるとともに、前記絶縁膜に代えて絶縁シートを前記貫通穴の内壁に貼り付け、前記貫通穴の内壁と絶縁シートとの間の気泡を除去するようにしたことを特徴としている。請求項５に記載の半導体チップの接続方法によれば、減圧下の状態で絶縁シートを貫通穴の内壁に貼り付けるので、絶縁シートと貫通穴の内壁との間に気泡が進入することがなく、確実な貼り付けを行うことができる。また絶縁シートの幅を半導体チップの基材厚みに相当するだけの幅に設定すれば、前記絶縁シートが電極に重なることがない。このため導電部材を電極に確実に密着させることができる。
【００１１】
請求項６に記載の半導体チップの接続方法は、電極が形成された半導体チップを積み重ね、この積み重ねられた前記電極を貫通するよう貫通穴を形成し、この貫通穴の内壁に露出する前記電極の端面にメッキ部を成長させるとともに、このメッキ部を覆うよう前記貫通穴の内壁に絶縁膜を形成した後、前記メッキ部が露出するよう前記絶縁膜を削り、露出した前記メッキ部を接続するよう前記貫通穴に導電部材を形成し、積層された前記半導体チップの前記電極間の導通を図るようにしたことを特徴としている。請求項６に記載の半導体チップの接続方法によれば、電極に電圧を印加させつつメッキ処理（電解メッキ）を行うことで電極の端面にメッキ部を成長させることができる。そして当該メッキ部を覆うように絶縁膜を形成するとともに、この絶縁膜を削るようにすれば、貫通穴の内壁に絶縁膜とメッキ部とを露出させることができる。このため複数の半導体チップ間の電極の導通を確実に図ることができる。
【００１２】
請求項７に記載の半導体チップの接続方法は、電極が形成されるとともに当該電極の下部に縦穴を有した半導体チップと、前記縦穴への挿入を可能とし導電部材からなる棒材とを、交互に積み重ね、積層された前記半導体チップの前記電極間の導通を図るようにしたことを特徴としている。請求項７に記載の半導体チップの接続方法によれば、導電性部材からなる棒材の片側端部は、縦穴に挿入され当該縦穴の底部となる電極に接触する。一方棒材の他方端部は、縦穴の下側より積層される半導体チップの電極に接触され棒材の両端に接触する電極は導通がなされる。このため半導体チップの間に棒材を挟むようにすれば、複数の半導体チップ間の電極の導通を確実に図ることができる。
【００１５】
請求項８に記載の半導体装置の製造方法は、半導体ウェハに形成された貫通穴に絶縁部材を充填させた後、当該絶縁部材を覆うよう前記半導体ウェハの表面に電極を形成し、この電極とともに絶縁部材への穴あけを行い、前記半導体チップにおける前記電極が形成された反対側より前記電極との導通をなす背面側電極を形成したことを特徴としている。請求項１０に記載の半導体装置の製造方法によれば、電極と背面側電極との間に形成された導電部材は、貫通穴に充填された絶縁部材の内側に形成されることから、電極に加わる電位がチップ基材側に漏れることがない。そして半導体チップの両面に電極が形成されていることから、これら電極を付き合わせるように半導体チップを積層させるだけで積層された半導体チップ間の導通を図ることができる。
【００１６】
請求項９に記載の半導体装置の製造方法は、電極が形成された半導体チップの背面側より当該電極を底面とする縦穴を形成し、この縦穴の内壁に絶縁膜を形成した後、前記半導体チップの背面側より前記電極との導通をなす背面側電極を形成したことを特徴としている。請求項１１に記載の半導体チップの製造方法によれば、半導体チップの背面側から電極が露出するまで縦穴を形成し、この縦穴の壁面に絶縁層を設けたことから、この縦穴の開口部分に背面側電極を設けるとともに、縦穴に導電部材を設けることで、電極と背面側電極との導通を図ることができる。
【００１９】
請求項１０に記載の半導体チップの製造方法は、半導体チップの表面に電極を形成するとともに前記半導体チップの背面側から当該電極を底面とする縦穴を形成し、この縦穴と前記半導体チップの背面側とを覆うよう絶縁膜を形成した後に、前記電極が露出するよう前記絶縁膜を削るとともに、前記絶縁膜の表面に配線を形成し、露出した前記電極に前記配線を導通させたことを特徴としている。請求項１４に記載の半導体チップの製造方法によれば、電極が形成される半導体チップの裏側に配線を形成することができる。このため配線が形成される側、すなわち絶縁膜の上に電極を形成すれば、半導体チップの両面に電極を形成することができ、半導体チップを積層させるだけで、各半導体チップ間の導通を図ることができる。
【００２０】
請求項１１に記載の半導体装置は、表面に電極が形成された複数の半導体チップを積層した半導体装置であって、積層された前記半導体チップの前記電極を貫通する貫通穴を有し、前記半導体チップの基材厚みに相当する前記貫通穴の内壁に絶縁膜を設けるとともに、前記貫通穴に導電部材を形成し、積層された前記半導体チップの前記電極間の導通を図るようにしたことを特徴としている。請求項１５に記載の半導体装置によれば、貫通穴に形成された導電部材を介して積層された電極間の導通を図ることができる。このため電極間の経路を短くすることができるとともに、装置本体の小型化を達成することができる。
【００２１】
請求項１２に記載の半導体装置は、電極が形成されるとともに当該電極の下部に縦穴を有した半導体チップと、この縦穴に挿入可能であるとともに当該縦穴深さより長く設定された導電部材からなる棒材とからなり、前記半導体チップの前記縦穴に前記棒材を差し込み挿入するよう、前記半導体チップと前記棒材とを積層させ前記半導体チップの前記電極間の導通を図るようにしたことを特徴としている。請求項１６に記載の半導体装置によれば、棒材の端部を電極に突き合わせることで当該棒材を介して電極同士の導通を図ることができる。このため電極間の経路を短くすることができるとともに、装置本体の小型化を達成することができる。
【００２３】
請求項１３に記載の接続用基板は、請求項１５または請求項１６に記載の半導体装置を用いたことを特徴としている。請求項１８に記載の接続用基板は、電極間の経路を短くすることができるとともに、装置本体の小型化を達成することができる半導体装置を用いているので、接続用基板本体も信号が遅延することなく、さらに小型化を達成することができる。
【００２４】
請求項１４に記載の電子機器は、請求項１８に記載の接続用基板を用いたことを特徴としている。請求項１９に記載の電子機器によれば、信号が遅延することなく、さらに小型化を達成することができる接続用基板を有しているので、本電子機器においても、信号の遅延防止と小型化とを達成することができる。
【００２５】
【発明の実施の形態】
以下に本発明に係る絶縁膜の形成方法および半導体チップの接続方法ならびに半導体チップの製造方法、半導体装置、接続用基板、電子機器に好適な具体的実施の形態を図面を参照して詳細に説明を行う。
【００２６】
図１は、本実施の形態に係る絶縁膜の形成方法を示した工程説明図である。同図に示すように、半導体チップ１０においては、電極等を形成する際にエッチングを施し、その表面に凹凸を形成する。そして凹凸が形成された後、その表面に絶縁層を形成し、半導体チップ１０の基材となる単結晶シリコンとの絶縁を図るようにしている。
【００２７】
このように半導体チップ１０の表面に絶縁層を形成する手順として以下に示す方法が存在する。
【００２８】
すなわち、同図（１）に示すように半導体チップ１０の表面１２に形成された凹凸形状と噛み合わせが可能な型１４を用意する。そしてこの型１４の表面には非濡性表面処理を施しておき、この非濡性表面処理面１６に絶縁膜の原材料となる絶縁樹脂１８を塗布可能にしておく。なお型１４の基材は、半導体チップ１０と同様の単結晶シリコンとし、その結晶方位を前記半導体チップ１０と同一のものとしておく。
【００２９】
このように結晶方位を半導体チップ１０と型１４とで同一にしておけば、両者に異方性エッチングを施した際、同一の角度を有した溝部および凸部が形成されるので、隙間が生じることなく確実に半導体チップ１０に型１４を噛み合わせることができる。また本実施の形態では、型１４の表面に施す非濡性表面処理１５としてＳｉコートあるいはフッ素コートを用い、型１４の表面が絶縁樹脂１８で濡れるのを防止するするようにしている。なお非濡性表面処理については、Ｓｉコートあるいはフッ素コートだけでなく、非濡性を有するものであれば、他の表面処理を用いるようにしてもよい。
【００３０】
そして非濡性表面処理が施された型１４の上方には、移動式の樹脂供給器２０が取り付けられており、この樹脂供給器２０から絶縁樹脂１８を供給させつつ、前記樹脂供給器２０を移動させることで型１４の表面に絶縁樹脂１８を塗布するようにしている。なお樹脂供給器２０の先端の形状を変更し、絶縁樹脂１８を霧状にして型１４の表面に吹き付けるようにしてもよい。
【００３１】
樹脂供給器２０の用いて型１４の表面に絶縁樹脂１８を塗布した後は、同図（２）に示すように半導体チップ１０の表面１２に型１４を噛み合わせる。なおこの状態では、絶縁樹脂１８は、半導体チップ１０の表面１２と、型１４の表面の両方に密着した状態となっている。そして半導体チップ１０と型１４とを噛み合わせた後、同図（３）に示すように両者を離反させれば、前述の通り型１４の表面には、非濡性表面処理面１６が形成されているので、絶縁樹脂１８は非濡性表面処理面１６から半導体チップ１０の表面１２側に転写される。そして絶縁樹脂１８が表面１２に付着した半導体チップ１０を、乾燥工程に投入し、絶縁樹脂１８を乾燥させ、これを絶縁膜とすれば、ＣＶＤ等の工程を得なくとも半導体チップ１０の表面１２に容易に絶縁膜を形成することができる。
【００３２】
図２は、本実施の形態に係る第１の半導体チップの接続方法を用いて積層した半導体チップの構成説明図である。同図（１）に示すように本実施の形態に係る半導体チップの接続方法を用いて積層した半導体装置２２は、複数の半導体チップ２４が積層された形態となっており、半導体チップ２４の表面に形成された電極となる突起電極２６同士を導通させることで、積層された半導体チップ２４間の接続を行うようにしている。
【００３３】
同図（２）は、積層された半導体チップ２４における突起電極２６の電気的導通状態を示す要部断面拡大図を示す。同図（２）に示すように積層された半導体チップ２４の突起電極２６を貫通するように縦穴２８が設けられている。そしてこの縦穴２８において、半導体チップ２４の基材厚みに相当する範囲にのみ絶縁膜３０が形成されており、半導体チップ２４の基材部分３２が後述する導電部材に接触するのを防止するようにしている。ここで基材部分３２に絶縁膜を形成する方法としては、前記基材部分３２に絶縁樹脂を塗布し、その後乾燥させて絶縁膜とする方法や、前記絶縁樹脂に代えてシート状の絶縁膜を縦穴２８における基材部分３２に巻き付けるようにしてもよい。なおシート状の絶縁膜を基材部分３２に巻き付ける場合には、縦穴２８の内側を減圧（真空状態）させ、基材部分３２と絶縁膜との間の気泡を除去するようにすれば、シート状の絶縁膜を基材部分３２に密着させることができる。
【００３４】
そして縦穴２８の内壁面における突起電極２６の露出面および絶縁膜３０の内側には、導電部材３４が形成され、この導電部材３４によって積層された半導体チップ２４に設けられた突起電極２６間の導通を図るようにしている。なお導電部材３４の材質は、半田や銅あるいはタングステンであってもよい。また縦穴２８に埋め込み可能とし、突起電極２６間の導通が図れれば他の部材であってもよい。
【００３５】
このように複数の半導体チップ２４を積層させることで突起電極２６間の最短経路が形成され、装置自体の高クロック化による信号の遅延を防止することができる。さらに配線経路を短くすることができるので抵抗値も低減させられることはいうまでもない。また、半導体チップ２４の間に介在物が無いことから、半導体装置２２の小型化を図ることが可能になる。
【００３６】
図３および図４は、第１の半導体チップの接続方法を用いて半導体チップを接続する過程を示した工程説明図である。
【００３７】
図３（１）に示すように、片面側に突起電極２６が形成された半導体チップ２４を複数用意し（図中では３つの半導体チップ）、次いで同図（２）に示すように突起電極２６が重なり合うよう半導体チップ２４を積層させる。そして複数の半導体チップ２４を積層させた後は、同図（３）に示すように最上段の突起電極２６側から縦穴２８を形成する。なお当該縦穴２８は、レーザ加工にて行ったり、あるいはエッチングにより行うようにしてもよい。また本実施の形態では、最下段の突起電極２６を底面とし、最下段の突起電極２６の穴あけ加工を行わなかったが、この形態に限定されることもなく、縦穴２８を貫通穴として、最下段の突起電極２６に穴あけを施し、導電部材３４との導通を図るようにしてもよい。さらに本実施の形態では最上段の突起電極２６側から縦穴２８を形成したが、最下段側から縦穴２８を形成するようにしてもよい。
【００３８】
このように突起電極２６を通過する縦穴２８を形成した後は、図４（１）に示すように前記縦穴２８の内壁に絶縁膜３０を形成する。なお本実施の形態では絶縁膜３０をＳｉＯ2膜とし、当該ＳｉＯ2膜の厚みを、５０００〜２００００オングストローム程度とする。なおＳｉＯ2膜の形成は、例えばＣＶＤ法によって堆積したＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）によって形成したり、ドライ熱酸化またはウェット熱酸化等を用いて形成すればよい。
【００３９】
そして縦穴２８の内壁全てに絶縁膜３０を形成した後は、同図（２）に示すように半導体チップ２４の基材部分３２だけに絶縁膜３０を残す。この絶縁膜３０を基材部分３２だけに残すには、例えば縦穴２８を形成した半導体チップ２４を濃硝酸液中に浸漬、酸化雰囲気中で加熱し、縦穴２８の内壁を酸化してＳｉＯ2にする。その後、突起電極２６に形成されている金属酸化膜（不動態）をアルカリ等によって除去すればよい。
【００４０】
こうして基材部分３２だけに絶縁膜３０を残した後は、同図（３）に示すように縦穴２８の内側に導電部材３４を充填させればよい。そして導電部材３４を縦穴２８に充填させるためには、まずスパッタリングによりＴｉ膜を７０〜２００オングストローム、その上にＴｉＮ膜を反応性スパッタリングにより３００〜１０００オングストローム形成する。その後、六フッ化タングステン（ＷＦ6 ）を主剤ガスとするプラズマＣＶＤを行い、縦穴２８を高融点金属であるタングステンによって埋め、これを導電部材３４とすればよい。また本実施の形態においては縦穴２８を導電部材３４で充填させることにしたが、この形態に限定されることもなく、例えばタングステンを充填させる代わりに、まず蒸着や無電解メッキなどにより絶縁膜を形成した縦穴２８の壁面に導電部材となる金属膜を形成する。そしてメッキによって金属膜を形成する場合、Ｔｉ（チタン）などの下地金属を真空蒸着やＣＶＤ法によって形成し、その後に無電解メッキによって銅などの金属膜を形成するようにしてもよい。
【００４１】
図５は、本実施の形態に係る第２の半導体チップの接続方法を用いて積層した半導体チップの構成説明図である。
【００４２】
同図（１）に示すように本実施の形態に係る半導体チップの接続方法を用いて積層した半導体装置３６は、複数の半導体チップ３８が積層された形態となっており、半導体チップ３８の表面に形成された電極となる突起電極４０同士を導通させることで、積層された半導体チップ３８間の接続を行うようにしている。
【００４３】
同図（２）は、積層された半導体チップ３８における突起電極４０の電気的導通状態を示す要部断面拡大図を示す。同図（２）に示すように貫通穴３９の内壁を構成する端子電極４０の側面からは、メッキ部４２が成長しているとともに、このメッキ部４２の間を埋めるよう絶縁膜４４が形成されている。また積層された半導体チップ３８の突起電極４０から成長したメッキ部４２をつなぐように、導電部材４６がメッキ部４２および絶縁膜４４の上方に形成されている。
【００４４】
このように複数の半導体チップ３８を積層させ、突起電極４０に貫通穴３９を設けるとともに、この貫通穴３９を用いて突起電極４０間の導通を図るようにすれば、突起電極４０間の距離を最短にすることができ、半導体装置を高クロックで動作させた場合でも、電気信号の遅延が生じるのを防止することができる。また半導体チップ３８を積層させたことから小型化が図れ、もって半導体装置３６の小型化を達成することができる。
【００４５】
図６および図７は、第２の半導体チップの接続方法を用いて半導体チップを接続する過程を示した工程説明図である。
【００４６】
図６（１）に示すように、まず突起電極４０が形成された複数（本図においては３段）の半導体チップ３８を積層させる。次いで同図（２）に示すようにレーザ加工や機械加工あるいはエッチング等により突起電極４０を貫通させるように、貫通穴３９を設ける。なお貫通穴３９が空けられる突起電極４０からは、金属配線４８が引き出される形態となっている。そしてこのように貫通穴３９を形成した後は、同図（３）に示すように前記金属配線４８を用いて突起電極４０に電圧を印加し電解メッキを施す。このように突起電極４０の端面を水溶液に浸しつつ突起電極４０に電圧を印加すると、当該突起電極４０の端面にメッキがなされ、時間の経過とともにメッキ厚みが増加し、（成長して）メッキ部４２となる。
【００４７】
そしてメッキ部４２を突起電極４０の端面に形成した後は、図７（１）に示すように前記メッキ部４２を覆うように絶縁膜４４を形成する。なお本実施の形態では絶縁膜４４をＳｉＯ2膜とし、当該ＳｉＯ2膜の厚みを、５０００〜２００００オングストローム程度とする。なおＳｉＯ2膜の形成は、例えばＣＶＤ法によって堆積したＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）によって形成したり、ドライ熱酸化またはウェット熱酸化等を用いて形成すればよい。
【００４８】
こうしてメッキ部４２を絶縁膜４４で覆った後は、再度レーザ加工等で貫通穴３９について穴あけを行う。なおこの時の穴あけは貫通穴３９の形成時よりも小径とし、内壁面には、切削されたメッキ部４２の一部と、これらメッキ部４２間の隙間を埋める絶縁膜４４とが露出する形態になる。この状態を同図（２）に示す。
【００４９】
そして内壁面にメッキ部４２の一部と、これらメッキ部４２間の隙間を埋める絶縁膜４４とを露出させた後は、この内壁面に導電部材４６を形成し、メッキ部４２同士の導通を図るようにする。なおこの導電部材４６は、蒸着や無電解メッキなどによりメッキ部４２の一部と絶縁膜４４とが露出した内壁面に形成した形態となっている。なおメッキによって導電部材４６を形成する場合には、Ｔｉ（チタン）などの下地金属を真空蒸着やＣＶＤ法によって形成し、その後に無電解メッキによって銅などの金属膜を形成するようにしてもよい。
【００５０】
図８は、本実施の形態に係る第３の半導体チップの接続方法を用いて積層した半導体チップの構成説明図である。同図（１）に示すように、第３の半導体チップの接続方法を用いて積層された半導体装置５０は、複数の半導体チップ５２と、これら半導体チップ５２の間にサンドイッチ状に挟まれる絶縁性部材となる絶縁性フィルム５４とで構成されている。
【００５１】
半導体チップ５２は、単結晶シリコンを基材としており、その表面には図示しないトランジスタやコンデンサあるいは抵抗といった素子が形成されている。そしてこのような表面には前記素子に接続される突起電極５６が形成され、この突起電極５６に導電部材を接触させることで、電気的導通を図れるようにしている。また半導体チップ５２の背面側からは、突起電極５６の形成領域と重なるよう縦穴５８が形成されているが、当該縦穴５８は突起電極５６まで貫通しておらず、基材となる単結晶シリコンだけが除去された形態となっている（すなわち突起電極５６は、貫通穴の片側をふさぐ底部（天井）となっている。）。
【００５２】
一方、上述した半導体チップ５２の間に挟まれる絶縁性フィルム５４は、その片面または両面に図示しない金属製の導通面が形成されている。そしてこの導通面を接地（アース）させることで電位を安定させ、シールド効果により半導体チップ５２への外来ノイズの進入を防止するようにしている。そしてこうした絶縁性フィルム５４には、半導体チップ５２の縦穴５８に挿入を可能とする棒材６０が、前記縦穴５８の位置に相当するよう複数取り付けられている。当該棒材６０は導電性で且つ円柱形状の金属材料からなり、その直径は、縦穴５８に挿入可能なように当該縦穴５８の内径より小径に設定されているとともに、その全長は、縦穴５８に挿入した際に、棒材６０の端部が縦穴５８の底面（天井）となる突起電極５６に確実に接触するだけの長さに設定されている。
【００５３】
そして同図（２）に示すように半導体チップ５２と絶縁性フィルム５４とを交互に積層させ、これを圧縮させれば、棒材６０の両側端面が突起電極５６に接触するので、絶縁性フィルム５４を挟み込む半導体チップ５２同士の導通を図ることが出来る。なお本実施の形態では絶縁性フィルム５４を用いて半導体チップ５２間の絶縁を行うようにしたが、この形態に限定される必要もなく、たとえば前記絶縁性フィルム５４に代えて表面に絶縁処理（ＳｉＯ2膜）を施した単結晶シリコンを用いるようにしてもよい。このように絶縁性フィルム５４の変わりに単結晶シリコンを用いれば、半導体チップ５２との熱膨張係数を同じにすることができるので外気の温度が変化しても半導体装置５０間で歪みが生じるのを防止することができる。
【００５４】
図９は、本実施の形態に係る第１の半導体チップの製造方法を用いて製造された半導体チップを積層させた半導体装置の構成説明図である。同図の半導体装置６１に示すように第１の半導体チップの製造方法を用いて製造された半導体チップ６２は、その両面に互いに導通をなす突起電極６４が形成されており、これら突起電極６４を突き合わせるよう積層させることで、半導体チップ６２間の導通を図るようにしている。すなわち半導体チップ６２においては、その表裏面を貫通するように貫通穴６６が形成されており、この貫通穴６６の内側には、絶縁膜６８と導電部材７０とが内壁面から順に形成されている。このため導電部材７０に電圧が印加されても、当該導電部材７０は絶縁膜６８を介して半導体チップ６２の基材部分と接しているので、導電部材７０と半導体チップ６２の基材部分との間に短絡が生じるのを防止することができる。また導電部材７０は、半導体チップ６２の表裏面に形成された突起電極６４に接続された形態となっており、半導体チップ６２の表裏に形成された突起電極６４間で導通を図ることが可能になっている。
【００５５】
図１０は、第１の半導体チップの製造方法を用いて半導体チップを製造する過程を示した工程説明図である。同図（１）に示すように、半導体チップ６２に貫通穴６６を形成し、当該貫通穴６６に絶縁材料を充填させた後は、半導体チップ６２の表裏面に絶縁層７２（ＳｉＯ2膜）を５０００〜２００００オングストローム程度形成する。なおＳｉＯ2膜の形成は、ＣＶＤ法によって堆積したＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）によって形成したり、ドライ熱酸化またはウェット熱酸化等を用いて形成すればよい。そして半導体チップ６２の表裏面に絶縁膜６８を形成した後は、同図（２）に示すように半導体チップ６２の片面に且つ貫通穴６６の上部に突起電極６４を形成する。そして突起電極６４を形成した後は、レーザ加工や機械加工あるいはエッチング等により絶縁膜６８および突起電極６４に加工を施し、貫通穴６６の中央部に貫通部分を形成する。この状態を同図（３）に示す。そして同図（４）に示すように突起電極６４が形成された反対面側からメッキ等により同様の突起電極６４を形成するとともに、露出した絶縁膜６８の表面に導電部材７０を形成し、半導体チップ６２の表裏面に形成された突起電極６４の導通を図るようにする。このように半導体チップ６２の表裏面に突起電極６４を形成したことから、半導体チップ６２を積層させるだけで積層された半導体チップ６２間の電気的導通を図ることができる。
【００５６】
図１１は、本実施の形態に係る第２の半導体チップの製造方法を用いて製造された半導体チップを積層させた半導体装置の構成説明図である。同図の半導体装置７３に示すように第２の半導体チップの製造方法を用いて製造された半導体チップ７６は、その両面に互いに導通をなす突起電極７４Ａ、７４Ｂが形成されており、突起電極７４Ａを他半導体チップ７６の突起電極７４Ｂに突き合わせるよう積層させることで、半導体チップ７６間の導通を図るようにしている。すなわち半導体チップ７６においては、突起電極７４Ａの下方に当該突起電極７４Ａを底面（天井面）とする縦穴７８が形成されており、この縦穴７８の内側には、絶縁膜８０と導電部材８２とが内壁面から順に形成されている。このため導電部材８２に電圧が印加されても、当該導電部材８２は絶縁膜８０を介して半導体チップ７６の基材部分と接しているので、導電部材８２と半導体チップ７６の基材部分との間に短絡が生じるのを防止することができる。また導電部材８２は、半導体チップ７６の表裏面に形成された突起電極７４Ａ、７４Ｂに接続された形態となっており、半導体チップ７６の表裏間で電気的導通を図ることが可能になっている。
【００５７】
なお本半導体チップ７６においては、突起電極７４Ａはタングステン７４Ｃの上面にアルミ７４Ｄを形成した２層構造になっており、縦穴７８を後述するレーザで形成するのを容易にしている。
【００５８】
図１２は、第２の半導体チップの製造方法を用いて半導体チップを製造する過程を示した工程説明図である。同図（１）に示すように、半導体チップ７６の表裏面に絶縁層８４を形成した後に、その片側表面に突起電極７４Ａを形成する。ここで突起電極７４Ａは、タングステン７４Ｃとアルミ７４Ｄの２層構造になっているが、これはまず六フッ化タングステン（ＷＦ6 ）を主剤ガスとするプラズマＣＶＤを行い、タングステン７４Ｃを形成する。そしてタングステン７４Ｃの形成後は、アルミをＣＶＤや真空蒸着によってタングステン７４Ｃの上面に形成し、２層構造にすればよい。
【００５９】
こうして半導体チップ７６の表面に突起電極７４Ａを形成した後は、同図（２）に示すように前記突起電極７４Ａが形成される背面側から縦穴７８をレーザ加工にて形成する。ところで半導体チップ７６の基材である単結晶シリコンは融点が１４１０℃であるのに対し、突起電極７４Ａを形成するタングステン７４Ｃは、その融点が３４００℃となっている。このため半導体チップ７６の背面側からレーザ加工を行っていくと、半導体チップ７６の基材である単結晶シリコンへの加工は容易に行われ、加工速度も比較的速い。これに対してタングステン７４Ｃへの加工は、タングステン７４Ｃ自体の融点が高いことからレーザ加工は困難であり、加工速度も単結晶シリコンと比較して遅くなっている。この性質を利用すれば、すなわち単結晶シリコンに接する突起電極の材質を高融点のものにすれば、レーザ照射の時間管理などをおこなうことによってレーザ加工にて、タングステン７４Ｃを確実に露出させた縦穴７８を形成することができる。
【００６０】
そして半導体チップ７６に縦穴７８を形成した後は、同図（３）に示すように縦穴７８の内壁に絶縁膜８０を形成する。なおこの絶縁膜８０については、本実施の形態ではＳｉＯ2膜とするとともに当該ＳｉＯ2膜の厚みを、５０００〜２００００オングストローム程度とする。そしてＳｉＯ2膜の形成は、例えばＣＶＤ法によって堆積したＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏ−ＳｉｌｉｃａｔｅＧｌａｓｓ）によって形成したり、ドライ熱酸化またはウェット熱酸化等を用いて形成すればよい。
【００６１】
このように縦穴７８の内壁に絶縁膜８０を形成した後は、同図（４）に示すように半導体チップ７６における突起電極７４Ａの反対面側からメッキや蒸着を行い、突起電極７４Ａとの導通をなす導電部材８２を絶縁膜８０の表面に形成するとともに端子電極７４Ｂを形成する。
【００６２】
図１３は、本実施の形態に係る第３の半導体チップの製造方法を用いて製造された半導体チップを積層させた半導体装置の構成説明図である。同図に示すように第３の半導体チップの製造方法を用いて製造された半導体チップ８６を積層させた半導体装置８８は、前記半導体チップ８６の表裏面にそれぞれ形成された突起電極９０Ａ、９０Ｂに積層される他の半導体チップ８６の突起電極９０Ａ、９０Ｂのそれぞれを突き合わせ、接続を行うことで電気的導通を図るような形態となっている。
【００６３】
半導体チップ８６の表面には、図示しないトランジスタや抵抗あるいは容量といった素子が形成されており、半導体チップ８６の表面には絶縁層９２を介して前記素子に接続される突起電極９０Ａが形成されている。
【００６４】
一方、半導体チップ８６の背面側、すなわち突起電極９０Ａが形成される反対面側には、突起電極９０Ａの下方側となる第１縦穴９４が形成されており、この第１縦穴９４の内壁９４Ａおよび底面９４Ｂの一部、そして半導体チップ８６の背面には、前記半導体チップ８６の表面と同様に絶縁層９２が形成され、半導体チップ８６の基材となる単結晶シリコンに短絡が生じないようにしている。そして半導体チップ８６の背面側における絶縁層９２の上層には、金属配線９６が形成されており、この金属配線９６は、半導体チップ８６の背面側から第１縦穴９４の内壁９４Ａおよび底面９４Ｂを経由し、絶縁層９２の形成されていない底面９４Ｂの一部にで突起電極９０Ａと接続されるようになっている。
【００６５】
そして半導体チップ８６の背面側には、突起電極９０Ｂが形成されており、積層される下側の半導体チップ８６における突起電極９０Ａとの突き合わせ接続を可能にしている。
【００６６】
このように半導体チップ８６の表裏面に突起電極９０Ａ、９０Ｂを形成し、半導体チップ８６を積層させれば、小型化が達成された半導体装置８８を構成することができる。また信号経路も最短で済むために半導体装置８８を高速で動作させても、信号の遅延が発生するのを防止することができる。
【００６７】
図１４は、第３の半導体チップの製造方法を用いて半導体チップを製造する過程を示した工程説明図である。同図（１）に示すように半導体チップ８６の表面に絶縁層９２を形成した後は、その上層に突起電極９０Ａを形成する。そして突起電極９０Ａの形成後は、半導体チップ８６の背面側よりレーザ加工や機械加工あるいはエッチング等により第１縦穴９４を形成する。なおレーザ加工で縦穴９４の形成を行う際には、突起電極９０Ａに高融点金属を用い、半導体チップ８６の基材である単結晶シリコンとの加工速度差を持たせれば縦穴９４の底面（天井面）に金属を確実に露出させることができる。
【００６８】
そして縦穴９４を形成した後は、背面側に絶縁層９２を一様に形成し、背面側の短絡防止を図るようにする。この絶縁層９２の形成後の形態を同図（２）に示す。このように絶縁層９２の形成後は、再び縦穴９４の底面９４Ｂにレーザ加工を施す。ここでレーザ加工の口径は底面９４Ｂの一部とし、この結果底面９４Ｂにおける面積の一部に突起電極９０Ａが露出するとともに、その他の範囲（残りの面積）には絶縁層９２が覆っているようにする。
【００６９】
底面９４Ｂを覆う一部の絶縁層９２の除去を行い、縦穴９４に突起電極９０Ａを露出させた後は、背面側より金属配線９６を形成する。なおこの金属配線９６の基になる金属膜の形成は、絶縁層９２が設けられた半導体チップ８６を圧力２〜５ｍＴｏｒｒ、温度１５０〜３００℃のアルゴン雰囲気中に配置し、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｓｉ、Ｎｉ、Ｃｒ、Ａｕなどをターゲットとし、ＤＣ９〜１２ｋＷの入力電力でスパッタを行い、これらのターゲットと同じ組成を有する金属配線９６を形成するための金属膜を４０００〜２００００オングストローム程堆積すればよい。このような工程を経て金属配線９６を形成した状態を同図（４）に示す。
【００７０】
そして図示しないが同図（４）の後工程として金属配線９６の形成後に、当該金属配線９６上に突起電極９０Ｂを上記記述のいずれかの方法で形成する。このように半導体チップ８６の背面側に突起電極９０Ｂを形成すれば、半導体チップ８６を積層させた半導体装置８８を構成することが可能になる。
【００７１】
なお第１〜第３の半導体チップの製造方法を用いて半導体チップを製造し、この半導体チップからなる半導体装置を接続用基板に実装すれば、当該接続用基板は、電極間の経路を短くすることができるとともに、装置本体の小型化を達成することができる半導体装置を用いているので、接続用基板本体も信号が遅延することなく、さらに小型化を達成することができる。
【００７２】
また上述した接続用基板を用いた電子機器においては、信号が遅延することなく、さらに小型化を達成することができる接続用基板を有しているので、本電子機器においても、信号の遅延防止と小型化とを達成することができることはいうまでもない。
【００７３】
図１５および図１６は、第１の半導体チップの接続方法を用いて他の形態の半導体チップを接続する過程を示した工程説明図である。図１５（１）に示すように片面側に突起電極９８が形成された半導体チップ１００を一対用意する。そして一対の半導体チップ１００を用意した後は、同図（２）に示すように突起電極９８を貫通するように貫通穴１０２を形成する。なお当該貫通穴１０２は、レーザ加工にて行ったり、あるいはエッチングにより行うようにしてもよい。
【００７４】
このように突起電極９８を通過する縦穴１０２を形成した後は、同図（３）に示すように貫通穴１０２を基準として一対の半導体チップ１００を重ね合わせを行う。
【００７５】
そしてその後は、貫通穴１０２の内壁に絶縁膜１０４を形成する。なお本実施の形態では絶縁膜１０４をＳｉＯ2膜とし、当該ＳｉＯ2膜の厚みを、５０００〜２００００オングストローム程度とする。なおＳｉＯ2膜の形成は、例えばＣＶＤ法によって堆積したＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）によって形成したり、ドライ熱酸化またはウェット熱酸化等を用いて形成すればよい。そして縦穴１０２の内壁全てに絶縁膜１０４を形成した後は、図１６（１）に示すように半導体チップ１００の基材部分１０６だけに絶縁膜１０４を残す。この絶縁膜１０４を基材部分１０６だけに残すには、例えば貫通穴１０２を形成した半導体チップ１００を濃硝酸液中に浸漬、酸化雰囲気中で加熱し、貫通穴１０２の内壁を酸化してＳｉＯ2にする。その後、突起電極９８に形成されている金属酸化膜（不動態）をアルカリ等によって除去すればよい。
【００７６】
こうして基材部分１０６だけに絶縁膜１０４を残した後は、同図（２）に示すように縦穴２８の内側に、蒸着や無電解メッキを用いて導電部材となる金属膜１１０を形成する。なおメッキによって金属膜１１０を形成する場合には、Ｔｉ（チタン）などの下地金属を真空蒸着やＣＶＤ法によって形成し、その後に無電解メッキによって銅などの金属膜１１０を形成するようにしてもよい。
【００７７】
こうして一対の半導体チップ１００の突き合わせ接続が終了した後は、これら一対の半導体チップ１００同士を積層させ、同図（３）に示すように半導体装置１０８を形成すればよい。
【００７８】
このように片面に突起電極９８が形成された半導体チップ１００を、前記突起電極９８が形成された反対側を密着させるようにしても、半導体チップ１００に設けられた突起電極９８間の電気的導通を図ることができる。
【００７９】
【発明の効果】
以上説明したように請求項１に係る絶縁膜の形成方法によれば、半導体チップの表面に形成された凹凸と噛み合わせを可能とする型の表面に絶縁樹脂を塗布するとともに、半導体チップの表面に形成された前記凹凸に前記型を噛み合わせ、当該型の表面に塗布された前記絶縁樹脂を前記半導体チップの表面側に転写させこれを絶縁膜としたことから、容易に、且つ早く半導体チップの表面に絶縁層を形成することができる。
【００８０】
また請求項４に係る半導体チップの接続方法によれば、電極が形成された半導体チップを積み重ね、この積み重ねられた前記半導体チップの前記電極を貫通するよう貫通穴を形成し、当該貫通穴の内壁に絶縁膜を形成するとともに前記電極に接する前記絶縁膜を除去し、前記電極が露出する前記貫通穴に導電部材を形成し、積層された前記半導体チップの前記電極間の導通を図るようにしたことから、複数の半導体チップ間の電極の導通を確実に図ることができるとともに、半導体チップの積層により信号経路の短縮化を図ることができ、信号の遅延を防止することができる。
【００８１】
そして請求項６に係る半導体チップの接続方法によれば、電極が形成された半導体チップを積み重ね、この積み重ねられた前記電極を貫通するよう貫通穴を形成し、この貫通穴の内壁に露出する前記電極の端面にメッキ部を成長させるとともに、このメッキ部を覆うよう前記貫通穴の内壁に絶縁膜を形成した後、前記メッキ部が露出するよう前記絶縁膜を削り、露出した前記メッキ部を接続するよう前記貫通穴に導電部材を形成し、積層された前記半導体チップの前記電極間の導通を図るようにしたことから、複数の半導体チップ間の電極の導通を確実に図ることができるとともに、半導体チップの積層により信号経路の短縮化を図ることができ、信号の遅延を防止することができる。
【００８２】
さらに請求項７に係る半導体チップの接続方法によれば、電極が形成されるとともに当該電極の下部に縦穴を有した半導体チップと、前記縦穴への挿入を可能とし導電部材からなる棒材とを、交互に積み重ね、積層された前記半導体チップの前記電極間の導通を図るようにしたことから、複数の半導体チップ間の電極の導通を確実に図ることができるとともに、半導体チップの積層により信号経路の短縮化を図ることができ、信号の遅延を防止することができる。
【００８３】
また請求項１０に係る半導体チップの製造方法は、半導体ウェハに形成された貫通穴に絶縁部材を充填させた後、当該絶縁部材を覆うよう前記半導体ウェハの表面に電極を形成し、この電極とともに絶縁部材への穴あけを行い、前記半導体チップにおける前記電極が形成された反対側より前記電極との導通をなす背面側電極を形成したことから、これら電極を付き合わせるように半導体チップを積層させるだけで積層された半導体チップ間の導通を図ることができる。
【００８４】
そして請求項１１に係る半導体チップの製造方法は、電極が形成された半導体チップの背面側より当該電極を底面とする縦穴を形成し、この縦穴の内壁に絶縁膜を形成した後、前記半導体チップの背面側より前記電極との導通をなす背面側電極を形成したことから、電極と背面側電極とを付き合わせるように半導体チップを積層させるだけで積層された半導体チップ間の導通を図ることができる。
【００８５】
さらに請求項１４に係る半導体チップの製造方法は、半導体チップの表面に電極を形成するとともに前記半導体チップの背面側から当該電極を底面とする縦穴を形成し、この縦穴と前記半導体チップの背面側とを覆うよう絶縁膜を形成した後に、前記電極が露出するよう前記絶縁膜を削るとともに、前記絶縁膜の表面に配線を形成し、露出した前記電極に前記配線を導通させたことから、配線が形成される半導体チップの反対側に電極を形成することができる。このため配線側にも電極を形成すれば、半導体チップを積層させるだけで積層された半導体チップ間の導通を図ることができる。
【００８６】
また請求項１５に記載の半導体装置は、表面に電極が形成された複数の半導体チップを積層した半導体装置であって、積層された前記半導体チップの前記電極を貫通する貫通穴を有し、前記半導体チップの基材厚みに相当する前記貫通穴の内壁に絶縁膜を設けるとともに、前記貫通穴に導電部材を形成し、積層された前記半導体チップの前記電極間の導通を図るようにしたことから、電極間の経路を短くすることができるとともに、半導体チップが積層された装置本体の小型化を達成することができる。
【００８７】
そして請求項１６に記載の半導体装置は、電極が形成されるとともに当該電極の下部に縦穴を有した半導体チップと、この縦穴に挿入可能であるとともに当該縦穴深さより長く設定された導電部材からなる棒材とからなり、前記半導体チップの前記縦穴に前記棒材を差し込み挿入するよう、前記半導体チップと前記棒材とを積層させ前記半導体チップの前記電極間の導通を図るようにしたことから、電極間の経路を短くすることができるとともに、半導体チップが積層された装置本体の小型化を達成することができる。
【００８８】
また請求項１８に記載の接続用基板は、請求項１５または請求項１６に記載の半導体装置を用いたことから、電極間の経路短縮による信号遅延防止と、接続用基板本体の小型化を達成することができる。
【００８９】
そして請求項１９に記載の電子機器は、請求項１８に記載の接続用基板を用いたことから、接続用基板の効果と同様に、電極間の経路短縮による信号遅延防止と、接続用基板本体の小型化を達成することができる。
【図面の簡単な説明】
【図１】本実施の形態に係る絶縁膜の形成方法を示した工程説明図である。
【図２】本実施の形態に係る第１の半導体チップの接続方法を用いて積層した半導体チップの構成説明図である。
【図３】第１の半導体チップの接続方法を用いて半導体チップを接続する過程を示した工程説明図である。
【図４】第１の半導体チップの接続方法を用いて半導体チップを接続する過程を示した工程説明図である。
【図５】本実施の形態に係る第２の半導体チップの接続方法を用いて積層した半導体チップの構成説明図である。
【図６】第２の半導体チップの接続方法を用いて半導体チップを接続する過程を示した工程説明図である。
【図７】第２の半導体チップの接続方法を用いて半導体チップを接続する過程を示した工程説明図である。
【図８】本実施の形態に係る第３の半導体チップの接続方法を用いて積層した半導体チップの構成説明図である。
【図９】本実施の形態に係る第１の半導体チップの製造方法を用いて製造された半導体チップを積層させた半導体装置の構成説明図である。
【図１０】第１の半導体チップの製造方法を用いて半導体チップを製造する過程を示した工程説明図である。
【図１１】本実施の形態に係る第２の半導体チップの製造方法を用いて製造された半導体チップを積層させた半導体装置の構成説明図である。
【図１２】第２の半導体チップの製造方法を用いて半導体チップを製造する過程を示した工程説明図である。
【図１３】本実施の形態に係る第３の半導体チップの製造方法を用いて製造された半導体チップを積層させた半導体装置の構成説明図である。
【図１４】第３の半導体チップの製造方法を用いて半導体チップを製造する過程を示した工程説明図である。
【図１５】第１の半導体チップの接続方法を用いて他の形態の半導体チップを接続する過程を示した工程説明図である。
【図１６】第１の半導体チップの接続方法を用いて他の形態の半導体チップを接続する過程を示した工程説明図である。
【符号の説明】
１０ 半導体チップ
１２ 表面
１４ 型
１６ 非濡性表面処理面
１８ 絶縁樹脂
２０ 樹脂供給器
２２ 半導体装置
２４ 半導体チップ
２６ 突起電極
２８ 縦穴
３０ 絶縁膜
３２ 基材部分
３４ 導電部材
３６ 半導体装置
３８ 半導体チップ
３９ 貫通穴
４０ 突起電極
４２ メッキ部
４４ 絶縁膜
４６ 導電部材
４８ 金属配線
５０ 半導体装置
５２ 半導体チップ
５４ 絶縁性フィルム
５６ 突起電極
５８ 縦穴
６０ 棒材
６１ 半導体装置
６２ 半導体チップ
６４ 突起電極
６６ 貫通穴
６８ 絶縁膜
７０ 導電部材
７２ 絶縁層
７３ 半導体装置
７４Ａ 突起電極
７４Ｂ 突起電極
７４Ｃ タングステン
７４Ｄ アルミ
７６ 半導体チップ
７８ 縦穴
８０ 絶縁膜
８２ 導電部材
８４ 絶縁層
８６ 半導体チップ
８８ 半導体装置
９０Ａ 突起電極
９０Ｂ 突起電極
９２ 絶縁層
９４ 縦穴
９４Ａ 内壁
９４Ｂ 底面
９６ 金属配線
９８ 突起電極
１００ 半導体チップ
１０２ 貫通穴
１０４ 絶縁膜
１０６ 基材部分
１０８ 半導体装置
１１０ 金属膜
【発明の属する技術分野】
本発明は、絶縁膜の形成方法および半導体チップの接続方法ならびに半導体チップの製造方法、半導体装置、接続用基板、電子機器に係り、特に電気信号の遅延防止と小型化を図る絶縁膜の形成方法および半導体チップの接続方法ならびに半導体チップの製造方法、半導体装置、接続用基板、電子機器に関する。
【０００２】
【従来の技術】
近年、電子機器の高性能化、小型化に伴って１つのパッケージ内に複数の半導体チップを配置してマルチチップパッケージとすることにより、半導体装置の高機能化と小型化とが図られている。そして、マルチチップパッケージには、複数の半導体チップを平面的に並べたものと、複数の半導体チップを厚み方向に積層したものとがある。半導体チップを平面的に並べたマルチチップパッケージは、広い実装面積を必要とするため、電子機器の小型化への寄与が小さい。このため、半導体チップを積層したスタックドＭＣＰの開発が盛んに行われている。
【０００３】
【発明が解決しようとする課題】
従来のスタックドＭＣＰは、例えば特開平６−３７２５０号公報に記載されているように、積層した半導体チップを相互に電気的に接続する場合、各半導体チップの周縁部に端子部を形成し、各チップの端子間をワイヤによって接続している。このため、半導体チップ相互の電気的接続が煩雑となるばかりでなく、積層する半導体チップは、上にいくほどサイズを小さくしなければならず、集積効率、実装効率が低下する。また、半導体チップの集積度が向上すると、ワイヤ間の間隔が小さくなってワイヤ間で短絡を生ずるおそれがある。
【０００４】
さらに、従来のスタックドＭＣＰにおいては、積層した半導体チップを接着剤によって相互に接合するようにしており、接着剤の塗布などを必要として工程が煩雑となる。
【０００５】
本発明は、前記従来技術の欠点を解消するためになされたもので、ワイヤを用いずに積層した半導体チップを相互に電気的に接続することを目的としている。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に係る絶縁膜の形成方法は、半導体チップの表面に形成された凹凸と噛み合わせを可能とする型の表面に絶縁樹脂を塗布するとともに、半導体チップの表面に形成された前記凹凸に前記型を噛み合わせ、当該型の表面に塗布された前記絶縁樹脂を前記半導体チップの表面側に転写させこれを絶縁膜としたことを特徴としている。請求項１に記載の絶縁膜の形成方法によれば、絶縁樹脂は半導体チップ側に転写される。このためＣＶＤ等の手法を用いなくとも簡単に、且つ早く半導体チップの表面に絶縁層を形成することができる。
【０００７】
また請求項２に係る絶縁膜の形成方法は、前記型の表面に非濡性表面処理を施したことを特徴としている。請求項２に記載の絶縁膜の形成方法によれば、型の表面に非濡性表面処理を施したことから、型の表面に絶縁樹脂を塗布しても、当該絶縁樹脂は型の表面との密着力が弱い。このため絶縁樹脂の型から半導体チップ側への転写を容易に行うことができる。
【０００８】
そして請求項３に係る絶縁膜の形成方法は、前記半導体チップと前記型は、単結晶シリコンからなることを特徴としている。請求項３に係る絶縁膜の形成方法によれば、両者の単結晶シリコンの結晶構造を同一にすることにより、エッチングにより同一の断面形状が形成されるので、隙間のない両者の噛み合わせが可能になす。このため絶縁樹脂の型側への転写を一層確実に行うことができる。また両者が同一材料であれば熱膨張も一定になるので、周囲の温度に変化が生じても両者の噛み合わせを確実に行うことができる。
【０００９】
請求項４に記載の半導体チップの接続方法は、電極が形成された半導体チップを積み重ね、この積み重ねられた前記電極を貫通するよう貫通穴を形成し、当該貫通穴の内壁に絶縁膜を形成するとともに前記電極に接する前記絶縁膜を除去し、前記電極が露出する前記貫通穴に導電部材を形成し、積層された前記半導体チップの前記電極間の導通を図るようにしたことを特徴としている。請求項４に記載の半導体チップの接続方法によれば、導電部材によって積層された半導体チップの電極同士の導通を図ることができる。また貫通穴に形成された導電部材は、絶縁膜を接していることから導電部材と半導体チップにおける基材厚みに相当する部分とが短絡することを防止することができる。このため複数の半導体チップ間の電極の導通を確実に図ることができる。
【００１０】
請求項５に記載の半導体チップの接続方法は、前記貫通穴の内部を減圧させるとともに、前記絶縁膜に代えて絶縁シートを前記貫通穴の内壁に貼り付け、前記貫通穴の内壁と絶縁シートとの間の気泡を除去するようにしたことを特徴としている。請求項５に記載の半導体チップの接続方法によれば、減圧下の状態で絶縁シートを貫通穴の内壁に貼り付けるので、絶縁シートと貫通穴の内壁との間に気泡が進入することがなく、確実な貼り付けを行うことができる。また絶縁シートの幅を半導体チップの基材厚みに相当するだけの幅に設定すれば、前記絶縁シートが電極に重なることがない。このため導電部材を電極に確実に密着させることができる。
【００１１】
請求項６に記載の半導体チップの接続方法は、電極が形成された半導体チップを積み重ね、この積み重ねられた前記電極を貫通するよう貫通穴を形成し、この貫通穴の内壁に露出する前記電極の端面にメッキ部を成長させるとともに、このメッキ部を覆うよう前記貫通穴の内壁に絶縁膜を形成した後、前記メッキ部が露出するよう前記絶縁膜を削り、露出した前記メッキ部を接続するよう前記貫通穴に導電部材を形成し、積層された前記半導体チップの前記電極間の導通を図るようにしたことを特徴としている。請求項６に記載の半導体チップの接続方法によれば、電極に電圧を印加させつつメッキ処理（電解メッキ）を行うことで電極の端面にメッキ部を成長させることができる。そして当該メッキ部を覆うように絶縁膜を形成するとともに、この絶縁膜を削るようにすれば、貫通穴の内壁に絶縁膜とメッキ部とを露出させることができる。このため複数の半導体チップ間の電極の導通を確実に図ることができる。
【００１２】
請求項７に記載の半導体チップの接続方法は、電極が形成されるとともに当該電極の下部に縦穴を有した半導体チップと、前記縦穴への挿入を可能とし導電部材からなる棒材とを、交互に積み重ね、積層された前記半導体チップの前記電極間の導通を図るようにしたことを特徴としている。請求項７に記載の半導体チップの接続方法によれば、導電性部材からなる棒材の片側端部は、縦穴に挿入され当該縦穴の底部となる電極に接触する。一方棒材の他方端部は、縦穴の下側より積層される半導体チップの電極に接触され棒材の両端に接触する電極は導通がなされる。このため半導体チップの間に棒材を挟むようにすれば、複数の半導体チップ間の電極の導通を確実に図ることができる。
【００１５】
請求項８に記載の半導体装置の製造方法は、半導体ウェハに形成された貫通穴に絶縁部材を充填させた後、当該絶縁部材を覆うよう前記半導体ウェハの表面に電極を形成し、この電極とともに絶縁部材への穴あけを行い、前記半導体チップにおける前記電極が形成された反対側より前記電極との導通をなす背面側電極を形成したことを特徴としている。請求項１０に記載の半導体装置の製造方法によれば、電極と背面側電極との間に形成された導電部材は、貫通穴に充填された絶縁部材の内側に形成されることから、電極に加わる電位がチップ基材側に漏れることがない。そして半導体チップの両面に電極が形成されていることから、これら電極を付き合わせるように半導体チップを積層させるだけで積層された半導体チップ間の導通を図ることができる。
【００１６】
請求項９に記載の半導体装置の製造方法は、電極が形成された半導体チップの背面側より当該電極を底面とする縦穴を形成し、この縦穴の内壁に絶縁膜を形成した後、前記半導体チップの背面側より前記電極との導通をなす背面側電極を形成したことを特徴としている。請求項１１に記載の半導体チップの製造方法によれば、半導体チップの背面側から電極が露出するまで縦穴を形成し、この縦穴の壁面に絶縁層を設けたことから、この縦穴の開口部分に背面側電極を設けるとともに、縦穴に導電部材を設けることで、電極と背面側電極との導通を図ることができる。
【００１９】
請求項１０に記載の半導体チップの製造方法は、半導体チップの表面に電極を形成するとともに前記半導体チップの背面側から当該電極を底面とする縦穴を形成し、この縦穴と前記半導体チップの背面側とを覆うよう絶縁膜を形成した後に、前記電極が露出するよう前記絶縁膜を削るとともに、前記絶縁膜の表面に配線を形成し、露出した前記電極に前記配線を導通させたことを特徴としている。請求項１４に記載の半導体チップの製造方法によれば、電極が形成される半導体チップの裏側に配線を形成することができる。このため配線が形成される側、すなわち絶縁膜の上に電極を形成すれば、半導体チップの両面に電極を形成することができ、半導体チップを積層させるだけで、各半導体チップ間の導通を図ることができる。
【００２０】
請求項１１に記載の半導体装置は、表面に電極が形成された複数の半導体チップを積層した半導体装置であって、積層された前記半導体チップの前記電極を貫通する貫通穴を有し、前記半導体チップの基材厚みに相当する前記貫通穴の内壁に絶縁膜を設けるとともに、前記貫通穴に導電部材を形成し、積層された前記半導体チップの前記電極間の導通を図るようにしたことを特徴としている。請求項１５に記載の半導体装置によれば、貫通穴に形成された導電部材を介して積層された電極間の導通を図ることができる。このため電極間の経路を短くすることができるとともに、装置本体の小型化を達成することができる。
【００２１】
請求項１２に記載の半導体装置は、電極が形成されるとともに当該電極の下部に縦穴を有した半導体チップと、この縦穴に挿入可能であるとともに当該縦穴深さより長く設定された導電部材からなる棒材とからなり、前記半導体チップの前記縦穴に前記棒材を差し込み挿入するよう、前記半導体チップと前記棒材とを積層させ前記半導体チップの前記電極間の導通を図るようにしたことを特徴としている。請求項１６に記載の半導体装置によれば、棒材の端部を電極に突き合わせることで当該棒材を介して電極同士の導通を図ることができる。このため電極間の経路を短くすることができるとともに、装置本体の小型化を達成することができる。
【００２３】
請求項１３に記載の接続用基板は、請求項１５または請求項１６に記載の半導体装置を用いたことを特徴としている。請求項１８に記載の接続用基板は、電極間の経路を短くすることができるとともに、装置本体の小型化を達成することができる半導体装置を用いているので、接続用基板本体も信号が遅延することなく、さらに小型化を達成することができる。
【００２４】
請求項１４に記載の電子機器は、請求項１８に記載の接続用基板を用いたことを特徴としている。請求項１９に記載の電子機器によれば、信号が遅延することなく、さらに小型化を達成することができる接続用基板を有しているので、本電子機器においても、信号の遅延防止と小型化とを達成することができる。
【００２５】
【発明の実施の形態】
以下に本発明に係る絶縁膜の形成方法および半導体チップの接続方法ならびに半導体チップの製造方法、半導体装置、接続用基板、電子機器に好適な具体的実施の形態を図面を参照して詳細に説明を行う。
【００２６】
図１は、本実施の形態に係る絶縁膜の形成方法を示した工程説明図である。同図に示すように、半導体チップ１０においては、電極等を形成する際にエッチングを施し、その表面に凹凸を形成する。そして凹凸が形成された後、その表面に絶縁層を形成し、半導体チップ１０の基材となる単結晶シリコンとの絶縁を図るようにしている。
【００２７】
このように半導体チップ１０の表面に絶縁層を形成する手順として以下に示す方法が存在する。
【００２８】
すなわち、同図（１）に示すように半導体チップ１０の表面１２に形成された凹凸形状と噛み合わせが可能な型１４を用意する。そしてこの型１４の表面には非濡性表面処理を施しておき、この非濡性表面処理面１６に絶縁膜の原材料となる絶縁樹脂１８を塗布可能にしておく。なお型１４の基材は、半導体チップ１０と同様の単結晶シリコンとし、その結晶方位を前記半導体チップ１０と同一のものとしておく。
【００２９】
このように結晶方位を半導体チップ１０と型１４とで同一にしておけば、両者に異方性エッチングを施した際、同一の角度を有した溝部および凸部が形成されるので、隙間が生じることなく確実に半導体チップ１０に型１４を噛み合わせることができる。また本実施の形態では、型１４の表面に施す非濡性表面処理１５としてＳｉコートあるいはフッ素コートを用い、型１４の表面が絶縁樹脂１８で濡れるのを防止するするようにしている。なお非濡性表面処理については、Ｓｉコートあるいはフッ素コートだけでなく、非濡性を有するものであれば、他の表面処理を用いるようにしてもよい。
【００３０】
そして非濡性表面処理が施された型１４の上方には、移動式の樹脂供給器２０が取り付けられており、この樹脂供給器２０から絶縁樹脂１８を供給させつつ、前記樹脂供給器２０を移動させることで型１４の表面に絶縁樹脂１８を塗布するようにしている。なお樹脂供給器２０の先端の形状を変更し、絶縁樹脂１８を霧状にして型１４の表面に吹き付けるようにしてもよい。
【００３１】
樹脂供給器２０の用いて型１４の表面に絶縁樹脂１８を塗布した後は、同図（２）に示すように半導体チップ１０の表面１２に型１４を噛み合わせる。なおこの状態では、絶縁樹脂１８は、半導体チップ１０の表面１２と、型１４の表面の両方に密着した状態となっている。そして半導体チップ１０と型１４とを噛み合わせた後、同図（３）に示すように両者を離反させれば、前述の通り型１４の表面には、非濡性表面処理面１６が形成されているので、絶縁樹脂１８は非濡性表面処理面１６から半導体チップ１０の表面１２側に転写される。そして絶縁樹脂１８が表面１２に付着した半導体チップ１０を、乾燥工程に投入し、絶縁樹脂１８を乾燥させ、これを絶縁膜とすれば、ＣＶＤ等の工程を得なくとも半導体チップ１０の表面１２に容易に絶縁膜を形成することができる。
【００３２】
図２は、本実施の形態に係る第１の半導体チップの接続方法を用いて積層した半導体チップの構成説明図である。同図（１）に示すように本実施の形態に係る半導体チップの接続方法を用いて積層した半導体装置２２は、複数の半導体チップ２４が積層された形態となっており、半導体チップ２４の表面に形成された電極となる突起電極２６同士を導通させることで、積層された半導体チップ２４間の接続を行うようにしている。
【００３３】
同図（２）は、積層された半導体チップ２４における突起電極２６の電気的導通状態を示す要部断面拡大図を示す。同図（２）に示すように積層された半導体チップ２４の突起電極２６を貫通するように縦穴２８が設けられている。そしてこの縦穴２８において、半導体チップ２４の基材厚みに相当する範囲にのみ絶縁膜３０が形成されており、半導体チップ２４の基材部分３２が後述する導電部材に接触するのを防止するようにしている。ここで基材部分３２に絶縁膜を形成する方法としては、前記基材部分３２に絶縁樹脂を塗布し、その後乾燥させて絶縁膜とする方法や、前記絶縁樹脂に代えてシート状の絶縁膜を縦穴２８における基材部分３２に巻き付けるようにしてもよい。なおシート状の絶縁膜を基材部分３２に巻き付ける場合には、縦穴２８の内側を減圧（真空状態）させ、基材部分３２と絶縁膜との間の気泡を除去するようにすれば、シート状の絶縁膜を基材部分３２に密着させることができる。
【００３４】
そして縦穴２８の内壁面における突起電極２６の露出面および絶縁膜３０の内側には、導電部材３４が形成され、この導電部材３４によって積層された半導体チップ２４に設けられた突起電極２６間の導通を図るようにしている。なお導電部材３４の材質は、半田や銅あるいはタングステンであってもよい。また縦穴２８に埋め込み可能とし、突起電極２６間の導通が図れれば他の部材であってもよい。
【００３５】
このように複数の半導体チップ２４を積層させることで突起電極２６間の最短経路が形成され、装置自体の高クロック化による信号の遅延を防止することができる。さらに配線経路を短くすることができるので抵抗値も低減させられることはいうまでもない。また、半導体チップ２４の間に介在物が無いことから、半導体装置２２の小型化を図ることが可能になる。
【００３６】
図３および図４は、第１の半導体チップの接続方法を用いて半導体チップを接続する過程を示した工程説明図である。
【００３７】
図３（１）に示すように、片面側に突起電極２６が形成された半導体チップ２４を複数用意し（図中では３つの半導体チップ）、次いで同図（２）に示すように突起電極２６が重なり合うよう半導体チップ２４を積層させる。そして複数の半導体チップ２４を積層させた後は、同図（３）に示すように最上段の突起電極２６側から縦穴２８を形成する。なお当該縦穴２８は、レーザ加工にて行ったり、あるいはエッチングにより行うようにしてもよい。また本実施の形態では、最下段の突起電極２６を底面とし、最下段の突起電極２６の穴あけ加工を行わなかったが、この形態に限定されることもなく、縦穴２８を貫通穴として、最下段の突起電極２６に穴あけを施し、導電部材３４との導通を図るようにしてもよい。さらに本実施の形態では最上段の突起電極２６側から縦穴２８を形成したが、最下段側から縦穴２８を形成するようにしてもよい。
【００３８】
このように突起電極２６を通過する縦穴２８を形成した後は、図４（１）に示すように前記縦穴２８の内壁に絶縁膜３０を形成する。なお本実施の形態では絶縁膜３０をＳｉＯ2膜とし、当該ＳｉＯ2膜の厚みを、５０００〜２００００オングストローム程度とする。なおＳｉＯ2膜の形成は、例えばＣＶＤ法によって堆積したＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）によって形成したり、ドライ熱酸化またはウェット熱酸化等を用いて形成すればよい。
【００３９】
そして縦穴２８の内壁全てに絶縁膜３０を形成した後は、同図（２）に示すように半導体チップ２４の基材部分３２だけに絶縁膜３０を残す。この絶縁膜３０を基材部分３２だけに残すには、例えば縦穴２８を形成した半導体チップ２４を濃硝酸液中に浸漬、酸化雰囲気中で加熱し、縦穴２８の内壁を酸化してＳｉＯ2にする。その後、突起電極２６に形成されている金属酸化膜（不動態）をアルカリ等によって除去すればよい。
【００４０】
こうして基材部分３２だけに絶縁膜３０を残した後は、同図（３）に示すように縦穴２８の内側に導電部材３４を充填させればよい。そして導電部材３４を縦穴２８に充填させるためには、まずスパッタリングによりＴｉ膜を７０〜２００オングストローム、その上にＴｉＮ膜を反応性スパッタリングにより３００〜１０００オングストローム形成する。その後、六フッ化タングステン（ＷＦ6 ）を主剤ガスとするプラズマＣＶＤを行い、縦穴２８を高融点金属であるタングステンによって埋め、これを導電部材３４とすればよい。また本実施の形態においては縦穴２８を導電部材３４で充填させることにしたが、この形態に限定されることもなく、例えばタングステンを充填させる代わりに、まず蒸着や無電解メッキなどにより絶縁膜を形成した縦穴２８の壁面に導電部材となる金属膜を形成する。そしてメッキによって金属膜を形成する場合、Ｔｉ（チタン）などの下地金属を真空蒸着やＣＶＤ法によって形成し、その後に無電解メッキによって銅などの金属膜を形成するようにしてもよい。
【００４１】
図５は、本実施の形態に係る第２の半導体チップの接続方法を用いて積層した半導体チップの構成説明図である。
【００４２】
同図（１）に示すように本実施の形態に係る半導体チップの接続方法を用いて積層した半導体装置３６は、複数の半導体チップ３８が積層された形態となっており、半導体チップ３８の表面に形成された電極となる突起電極４０同士を導通させることで、積層された半導体チップ３８間の接続を行うようにしている。
【００４３】
同図（２）は、積層された半導体チップ３８における突起電極４０の電気的導通状態を示す要部断面拡大図を示す。同図（２）に示すように貫通穴３９の内壁を構成する端子電極４０の側面からは、メッキ部４２が成長しているとともに、このメッキ部４２の間を埋めるよう絶縁膜４４が形成されている。また積層された半導体チップ３８の突起電極４０から成長したメッキ部４２をつなぐように、導電部材４６がメッキ部４２および絶縁膜４４の上方に形成されている。
【００４４】
このように複数の半導体チップ３８を積層させ、突起電極４０に貫通穴３９を設けるとともに、この貫通穴３９を用いて突起電極４０間の導通を図るようにすれば、突起電極４０間の距離を最短にすることができ、半導体装置を高クロックで動作させた場合でも、電気信号の遅延が生じるのを防止することができる。また半導体チップ３８を積層させたことから小型化が図れ、もって半導体装置３６の小型化を達成することができる。
【００４５】
図６および図７は、第２の半導体チップの接続方法を用いて半導体チップを接続する過程を示した工程説明図である。
【００４６】
図６（１）に示すように、まず突起電極４０が形成された複数（本図においては３段）の半導体チップ３８を積層させる。次いで同図（２）に示すようにレーザ加工や機械加工あるいはエッチング等により突起電極４０を貫通させるように、貫通穴３９を設ける。なお貫通穴３９が空けられる突起電極４０からは、金属配線４８が引き出される形態となっている。そしてこのように貫通穴３９を形成した後は、同図（３）に示すように前記金属配線４８を用いて突起電極４０に電圧を印加し電解メッキを施す。このように突起電極４０の端面を水溶液に浸しつつ突起電極４０に電圧を印加すると、当該突起電極４０の端面にメッキがなされ、時間の経過とともにメッキ厚みが増加し、（成長して）メッキ部４２となる。
【００４７】
そしてメッキ部４２を突起電極４０の端面に形成した後は、図７（１）に示すように前記メッキ部４２を覆うように絶縁膜４４を形成する。なお本実施の形態では絶縁膜４４をＳｉＯ2膜とし、当該ＳｉＯ2膜の厚みを、５０００〜２００００オングストローム程度とする。なおＳｉＯ2膜の形成は、例えばＣＶＤ法によって堆積したＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）によって形成したり、ドライ熱酸化またはウェット熱酸化等を用いて形成すればよい。
【００４８】
こうしてメッキ部４２を絶縁膜４４で覆った後は、再度レーザ加工等で貫通穴３９について穴あけを行う。なおこの時の穴あけは貫通穴３９の形成時よりも小径とし、内壁面には、切削されたメッキ部４２の一部と、これらメッキ部４２間の隙間を埋める絶縁膜４４とが露出する形態になる。この状態を同図（２）に示す。
【００４９】
そして内壁面にメッキ部４２の一部と、これらメッキ部４２間の隙間を埋める絶縁膜４４とを露出させた後は、この内壁面に導電部材４６を形成し、メッキ部４２同士の導通を図るようにする。なおこの導電部材４６は、蒸着や無電解メッキなどによりメッキ部４２の一部と絶縁膜４４とが露出した内壁面に形成した形態となっている。なおメッキによって導電部材４６を形成する場合には、Ｔｉ（チタン）などの下地金属を真空蒸着やＣＶＤ法によって形成し、その後に無電解メッキによって銅などの金属膜を形成するようにしてもよい。
【００５０】
図８は、本実施の形態に係る第３の半導体チップの接続方法を用いて積層した半導体チップの構成説明図である。同図（１）に示すように、第３の半導体チップの接続方法を用いて積層された半導体装置５０は、複数の半導体チップ５２と、これら半導体チップ５２の間にサンドイッチ状に挟まれる絶縁性部材となる絶縁性フィルム５４とで構成されている。
【００５１】
半導体チップ５２は、単結晶シリコンを基材としており、その表面には図示しないトランジスタやコンデンサあるいは抵抗といった素子が形成されている。そしてこのような表面には前記素子に接続される突起電極５６が形成され、この突起電極５６に導電部材を接触させることで、電気的導通を図れるようにしている。また半導体チップ５２の背面側からは、突起電極５６の形成領域と重なるよう縦穴５８が形成されているが、当該縦穴５８は突起電極５６まで貫通しておらず、基材となる単結晶シリコンだけが除去された形態となっている（すなわち突起電極５６は、貫通穴の片側をふさぐ底部（天井）となっている。）。
【００５２】
一方、上述した半導体チップ５２の間に挟まれる絶縁性フィルム５４は、その片面または両面に図示しない金属製の導通面が形成されている。そしてこの導通面を接地（アース）させることで電位を安定させ、シールド効果により半導体チップ５２への外来ノイズの進入を防止するようにしている。そしてこうした絶縁性フィルム５４には、半導体チップ５２の縦穴５８に挿入を可能とする棒材６０が、前記縦穴５８の位置に相当するよう複数取り付けられている。当該棒材６０は導電性で且つ円柱形状の金属材料からなり、その直径は、縦穴５８に挿入可能なように当該縦穴５８の内径より小径に設定されているとともに、その全長は、縦穴５８に挿入した際に、棒材６０の端部が縦穴５８の底面（天井）となる突起電極５６に確実に接触するだけの長さに設定されている。
【００５３】
そして同図（２）に示すように半導体チップ５２と絶縁性フィルム５４とを交互に積層させ、これを圧縮させれば、棒材６０の両側端面が突起電極５６に接触するので、絶縁性フィルム５４を挟み込む半導体チップ５２同士の導通を図ることが出来る。なお本実施の形態では絶縁性フィルム５４を用いて半導体チップ５２間の絶縁を行うようにしたが、この形態に限定される必要もなく、たとえば前記絶縁性フィルム５４に代えて表面に絶縁処理（ＳｉＯ2膜）を施した単結晶シリコンを用いるようにしてもよい。このように絶縁性フィルム５４の変わりに単結晶シリコンを用いれば、半導体チップ５２との熱膨張係数を同じにすることができるので外気の温度が変化しても半導体装置５０間で歪みが生じるのを防止することができる。
【００５４】
図９は、本実施の形態に係る第１の半導体チップの製造方法を用いて製造された半導体チップを積層させた半導体装置の構成説明図である。同図の半導体装置６１に示すように第１の半導体チップの製造方法を用いて製造された半導体チップ６２は、その両面に互いに導通をなす突起電極６４が形成されており、これら突起電極６４を突き合わせるよう積層させることで、半導体チップ６２間の導通を図るようにしている。すなわち半導体チップ６２においては、その表裏面を貫通するように貫通穴６６が形成されており、この貫通穴６６の内側には、絶縁膜６８と導電部材７０とが内壁面から順に形成されている。このため導電部材７０に電圧が印加されても、当該導電部材７０は絶縁膜６８を介して半導体チップ６２の基材部分と接しているので、導電部材７０と半導体チップ６２の基材部分との間に短絡が生じるのを防止することができる。また導電部材７０は、半導体チップ６２の表裏面に形成された突起電極６４に接続された形態となっており、半導体チップ６２の表裏に形成された突起電極６４間で導通を図ることが可能になっている。
【００５５】
図１０は、第１の半導体チップの製造方法を用いて半導体チップを製造する過程を示した工程説明図である。同図（１）に示すように、半導体チップ６２に貫通穴６６を形成し、当該貫通穴６６に絶縁材料を充填させた後は、半導体チップ６２の表裏面に絶縁層７２（ＳｉＯ2膜）を５０００〜２００００オングストローム程度形成する。なおＳｉＯ2膜の形成は、ＣＶＤ法によって堆積したＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）によって形成したり、ドライ熱酸化またはウェット熱酸化等を用いて形成すればよい。そして半導体チップ６２の表裏面に絶縁膜６８を形成した後は、同図（２）に示すように半導体チップ６２の片面に且つ貫通穴６６の上部に突起電極６４を形成する。そして突起電極６４を形成した後は、レーザ加工や機械加工あるいはエッチング等により絶縁膜６８および突起電極６４に加工を施し、貫通穴６６の中央部に貫通部分を形成する。この状態を同図（３）に示す。そして同図（４）に示すように突起電極６４が形成された反対面側からメッキ等により同様の突起電極６４を形成するとともに、露出した絶縁膜６８の表面に導電部材７０を形成し、半導体チップ６２の表裏面に形成された突起電極６４の導通を図るようにする。このように半導体チップ６２の表裏面に突起電極６４を形成したことから、半導体チップ６２を積層させるだけで積層された半導体チップ６２間の電気的導通を図ることができる。
【００５６】
図１１は、本実施の形態に係る第２の半導体チップの製造方法を用いて製造された半導体チップを積層させた半導体装置の構成説明図である。同図の半導体装置７３に示すように第２の半導体チップの製造方法を用いて製造された半導体チップ７６は、その両面に互いに導通をなす突起電極７４Ａ、７４Ｂが形成されており、突起電極７４Ａを他半導体チップ７６の突起電極７４Ｂに突き合わせるよう積層させることで、半導体チップ７６間の導通を図るようにしている。すなわち半導体チップ７６においては、突起電極７４Ａの下方に当該突起電極７４Ａを底面（天井面）とする縦穴７８が形成されており、この縦穴７８の内側には、絶縁膜８０と導電部材８２とが内壁面から順に形成されている。このため導電部材８２に電圧が印加されても、当該導電部材８２は絶縁膜８０を介して半導体チップ７６の基材部分と接しているので、導電部材８２と半導体チップ７６の基材部分との間に短絡が生じるのを防止することができる。また導電部材８２は、半導体チップ７６の表裏面に形成された突起電極７４Ａ、７４Ｂに接続された形態となっており、半導体チップ７６の表裏間で電気的導通を図ることが可能になっている。
【００５７】
なお本半導体チップ７６においては、突起電極７４Ａはタングステン７４Ｃの上面にアルミ７４Ｄを形成した２層構造になっており、縦穴７８を後述するレーザで形成するのを容易にしている。
【００５８】
図１２は、第２の半導体チップの製造方法を用いて半導体チップを製造する過程を示した工程説明図である。同図（１）に示すように、半導体チップ７６の表裏面に絶縁層８４を形成した後に、その片側表面に突起電極７４Ａを形成する。ここで突起電極７４Ａは、タングステン７４Ｃとアルミ７４Ｄの２層構造になっているが、これはまず六フッ化タングステン（ＷＦ6 ）を主剤ガスとするプラズマＣＶＤを行い、タングステン７４Ｃを形成する。そしてタングステン７４Ｃの形成後は、アルミをＣＶＤや真空蒸着によってタングステン７４Ｃの上面に形成し、２層構造にすればよい。
【００５９】
こうして半導体チップ７６の表面に突起電極７４Ａを形成した後は、同図（２）に示すように前記突起電極７４Ａが形成される背面側から縦穴７８をレーザ加工にて形成する。ところで半導体チップ７６の基材である単結晶シリコンは融点が１４１０℃であるのに対し、突起電極７４Ａを形成するタングステン７４Ｃは、その融点が３４００℃となっている。このため半導体チップ７６の背面側からレーザ加工を行っていくと、半導体チップ７６の基材である単結晶シリコンへの加工は容易に行われ、加工速度も比較的速い。これに対してタングステン７４Ｃへの加工は、タングステン７４Ｃ自体の融点が高いことからレーザ加工は困難であり、加工速度も単結晶シリコンと比較して遅くなっている。この性質を利用すれば、すなわち単結晶シリコンに接する突起電極の材質を高融点のものにすれば、レーザ照射の時間管理などをおこなうことによってレーザ加工にて、タングステン７４Ｃを確実に露出させた縦穴７８を形成することができる。
【００６０】
そして半導体チップ７６に縦穴７８を形成した後は、同図（３）に示すように縦穴７８の内壁に絶縁膜８０を形成する。なおこの絶縁膜８０については、本実施の形態ではＳｉＯ2膜とするとともに当該ＳｉＯ2膜の厚みを、５０００〜２００００オングストローム程度とする。そしてＳｉＯ2膜の形成は、例えばＣＶＤ法によって堆積したＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏ−ＳｉｌｉｃａｔｅＧｌａｓｓ）によって形成したり、ドライ熱酸化またはウェット熱酸化等を用いて形成すればよい。
【００６１】
このように縦穴７８の内壁に絶縁膜８０を形成した後は、同図（４）に示すように半導体チップ７６における突起電極７４Ａの反対面側からメッキや蒸着を行い、突起電極７４Ａとの導通をなす導電部材８２を絶縁膜８０の表面に形成するとともに端子電極７４Ｂを形成する。
【００６２】
図１３は、本実施の形態に係る第３の半導体チップの製造方法を用いて製造された半導体チップを積層させた半導体装置の構成説明図である。同図に示すように第３の半導体チップの製造方法を用いて製造された半導体チップ８６を積層させた半導体装置８８は、前記半導体チップ８６の表裏面にそれぞれ形成された突起電極９０Ａ、９０Ｂに積層される他の半導体チップ８６の突起電極９０Ａ、９０Ｂのそれぞれを突き合わせ、接続を行うことで電気的導通を図るような形態となっている。
【００６３】
半導体チップ８６の表面には、図示しないトランジスタや抵抗あるいは容量といった素子が形成されており、半導体チップ８６の表面には絶縁層９２を介して前記素子に接続される突起電極９０Ａが形成されている。
【００６４】
一方、半導体チップ８６の背面側、すなわち突起電極９０Ａが形成される反対面側には、突起電極９０Ａの下方側となる第１縦穴９４が形成されており、この第１縦穴９４の内壁９４Ａおよび底面９４Ｂの一部、そして半導体チップ８６の背面には、前記半導体チップ８６の表面と同様に絶縁層９２が形成され、半導体チップ８６の基材となる単結晶シリコンに短絡が生じないようにしている。そして半導体チップ８６の背面側における絶縁層９２の上層には、金属配線９６が形成されており、この金属配線９６は、半導体チップ８６の背面側から第１縦穴９４の内壁９４Ａおよび底面９４Ｂを経由し、絶縁層９２の形成されていない底面９４Ｂの一部にで突起電極９０Ａと接続されるようになっている。
【００６５】
そして半導体チップ８６の背面側には、突起電極９０Ｂが形成されており、積層される下側の半導体チップ８６における突起電極９０Ａとの突き合わせ接続を可能にしている。
【００６６】
このように半導体チップ８６の表裏面に突起電極９０Ａ、９０Ｂを形成し、半導体チップ８６を積層させれば、小型化が達成された半導体装置８８を構成することができる。また信号経路も最短で済むために半導体装置８８を高速で動作させても、信号の遅延が発生するのを防止することができる。
【００６７】
図１４は、第３の半導体チップの製造方法を用いて半導体チップを製造する過程を示した工程説明図である。同図（１）に示すように半導体チップ８６の表面に絶縁層９２を形成した後は、その上層に突起電極９０Ａを形成する。そして突起電極９０Ａの形成後は、半導体チップ８６の背面側よりレーザ加工や機械加工あるいはエッチング等により第１縦穴９４を形成する。なおレーザ加工で縦穴９４の形成を行う際には、突起電極９０Ａに高融点金属を用い、半導体チップ８６の基材である単結晶シリコンとの加工速度差を持たせれば縦穴９４の底面（天井面）に金属を確実に露出させることができる。
【００６８】
そして縦穴９４を形成した後は、背面側に絶縁層９２を一様に形成し、背面側の短絡防止を図るようにする。この絶縁層９２の形成後の形態を同図（２）に示す。このように絶縁層９２の形成後は、再び縦穴９４の底面９４Ｂにレーザ加工を施す。ここでレーザ加工の口径は底面９４Ｂの一部とし、この結果底面９４Ｂにおける面積の一部に突起電極９０Ａが露出するとともに、その他の範囲（残りの面積）には絶縁層９２が覆っているようにする。
【００６９】
底面９４Ｂを覆う一部の絶縁層９２の除去を行い、縦穴９４に突起電極９０Ａを露出させた後は、背面側より金属配線９６を形成する。なおこの金属配線９６の基になる金属膜の形成は、絶縁層９２が設けられた半導体チップ８６を圧力２〜５ｍＴｏｒｒ、温度１５０〜３００℃のアルゴン雰囲気中に配置し、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｓｉ、Ｎｉ、Ｃｒ、Ａｕなどをターゲットとし、ＤＣ９〜１２ｋＷの入力電力でスパッタを行い、これらのターゲットと同じ組成を有する金属配線９６を形成するための金属膜を４０００〜２００００オングストローム程堆積すればよい。このような工程を経て金属配線９６を形成した状態を同図（４）に示す。
【００７０】
そして図示しないが同図（４）の後工程として金属配線９６の形成後に、当該金属配線９６上に突起電極９０Ｂを上記記述のいずれかの方法で形成する。このように半導体チップ８６の背面側に突起電極９０Ｂを形成すれば、半導体チップ８６を積層させた半導体装置８８を構成することが可能になる。
【００７１】
なお第１〜第３の半導体チップの製造方法を用いて半導体チップを製造し、この半導体チップからなる半導体装置を接続用基板に実装すれば、当該接続用基板は、電極間の経路を短くすることができるとともに、装置本体の小型化を達成することができる半導体装置を用いているので、接続用基板本体も信号が遅延することなく、さらに小型化を達成することができる。
【００７２】
また上述した接続用基板を用いた電子機器においては、信号が遅延することなく、さらに小型化を達成することができる接続用基板を有しているので、本電子機器においても、信号の遅延防止と小型化とを達成することができることはいうまでもない。
【００７３】
図１５および図１６は、第１の半導体チップの接続方法を用いて他の形態の半導体チップを接続する過程を示した工程説明図である。図１５（１）に示すように片面側に突起電極９８が形成された半導体チップ１００を一対用意する。そして一対の半導体チップ１００を用意した後は、同図（２）に示すように突起電極９８を貫通するように貫通穴１０２を形成する。なお当該貫通穴１０２は、レーザ加工にて行ったり、あるいはエッチングにより行うようにしてもよい。
【００７４】
このように突起電極９８を通過する縦穴１０２を形成した後は、同図（３）に示すように貫通穴１０２を基準として一対の半導体チップ１００を重ね合わせを行う。
【００７５】
そしてその後は、貫通穴１０２の内壁に絶縁膜１０４を形成する。なお本実施の形態では絶縁膜１０４をＳｉＯ2膜とし、当該ＳｉＯ2膜の厚みを、５０００〜２００００オングストローム程度とする。なおＳｉＯ2膜の形成は、例えばＣＶＤ法によって堆積したＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）によって形成したり、ドライ熱酸化またはウェット熱酸化等を用いて形成すればよい。そして縦穴１０２の内壁全てに絶縁膜１０４を形成した後は、図１６（１）に示すように半導体チップ１００の基材部分１０６だけに絶縁膜１０４を残す。この絶縁膜１０４を基材部分１０６だけに残すには、例えば貫通穴１０２を形成した半導体チップ１００を濃硝酸液中に浸漬、酸化雰囲気中で加熱し、貫通穴１０２の内壁を酸化してＳｉＯ2にする。その後、突起電極９８に形成されている金属酸化膜（不動態）をアルカリ等によって除去すればよい。
【００７６】
こうして基材部分１０６だけに絶縁膜１０４を残した後は、同図（２）に示すように縦穴２８の内側に、蒸着や無電解メッキを用いて導電部材となる金属膜１１０を形成する。なおメッキによって金属膜１１０を形成する場合には、Ｔｉ（チタン）などの下地金属を真空蒸着やＣＶＤ法によって形成し、その後に無電解メッキによって銅などの金属膜１１０を形成するようにしてもよい。
【００７７】
こうして一対の半導体チップ１００の突き合わせ接続が終了した後は、これら一対の半導体チップ１００同士を積層させ、同図（３）に示すように半導体装置１０８を形成すればよい。
【００７８】
このように片面に突起電極９８が形成された半導体チップ１００を、前記突起電極９８が形成された反対側を密着させるようにしても、半導体チップ１００に設けられた突起電極９８間の電気的導通を図ることができる。
【００７９】
【発明の効果】
以上説明したように請求項１に係る絶縁膜の形成方法によれば、半導体チップの表面に形成された凹凸と噛み合わせを可能とする型の表面に絶縁樹脂を塗布するとともに、半導体チップの表面に形成された前記凹凸に前記型を噛み合わせ、当該型の表面に塗布された前記絶縁樹脂を前記半導体チップの表面側に転写させこれを絶縁膜としたことから、容易に、且つ早く半導体チップの表面に絶縁層を形成することができる。
【００８０】
また請求項４に係る半導体チップの接続方法によれば、電極が形成された半導体チップを積み重ね、この積み重ねられた前記半導体チップの前記電極を貫通するよう貫通穴を形成し、当該貫通穴の内壁に絶縁膜を形成するとともに前記電極に接する前記絶縁膜を除去し、前記電極が露出する前記貫通穴に導電部材を形成し、積層された前記半導体チップの前記電極間の導通を図るようにしたことから、複数の半導体チップ間の電極の導通を確実に図ることができるとともに、半導体チップの積層により信号経路の短縮化を図ることができ、信号の遅延を防止することができる。
【００８１】
そして請求項６に係る半導体チップの接続方法によれば、電極が形成された半導体チップを積み重ね、この積み重ねられた前記電極を貫通するよう貫通穴を形成し、この貫通穴の内壁に露出する前記電極の端面にメッキ部を成長させるとともに、このメッキ部を覆うよう前記貫通穴の内壁に絶縁膜を形成した後、前記メッキ部が露出するよう前記絶縁膜を削り、露出した前記メッキ部を接続するよう前記貫通穴に導電部材を形成し、積層された前記半導体チップの前記電極間の導通を図るようにしたことから、複数の半導体チップ間の電極の導通を確実に図ることができるとともに、半導体チップの積層により信号経路の短縮化を図ることができ、信号の遅延を防止することができる。
【００８２】
さらに請求項７に係る半導体チップの接続方法によれば、電極が形成されるとともに当該電極の下部に縦穴を有した半導体チップと、前記縦穴への挿入を可能とし導電部材からなる棒材とを、交互に積み重ね、積層された前記半導体チップの前記電極間の導通を図るようにしたことから、複数の半導体チップ間の電極の導通を確実に図ることができるとともに、半導体チップの積層により信号経路の短縮化を図ることができ、信号の遅延を防止することができる。
【００８３】
また請求項１０に係る半導体チップの製造方法は、半導体ウェハに形成された貫通穴に絶縁部材を充填させた後、当該絶縁部材を覆うよう前記半導体ウェハの表面に電極を形成し、この電極とともに絶縁部材への穴あけを行い、前記半導体チップにおける前記電極が形成された反対側より前記電極との導通をなす背面側電極を形成したことから、これら電極を付き合わせるように半導体チップを積層させるだけで積層された半導体チップ間の導通を図ることができる。
【００８４】
そして請求項１１に係る半導体チップの製造方法は、電極が形成された半導体チップの背面側より当該電極を底面とする縦穴を形成し、この縦穴の内壁に絶縁膜を形成した後、前記半導体チップの背面側より前記電極との導通をなす背面側電極を形成したことから、電極と背面側電極とを付き合わせるように半導体チップを積層させるだけで積層された半導体チップ間の導通を図ることができる。
【００８５】
さらに請求項１４に係る半導体チップの製造方法は、半導体チップの表面に電極を形成するとともに前記半導体チップの背面側から当該電極を底面とする縦穴を形成し、この縦穴と前記半導体チップの背面側とを覆うよう絶縁膜を形成した後に、前記電極が露出するよう前記絶縁膜を削るとともに、前記絶縁膜の表面に配線を形成し、露出した前記電極に前記配線を導通させたことから、配線が形成される半導体チップの反対側に電極を形成することができる。このため配線側にも電極を形成すれば、半導体チップを積層させるだけで積層された半導体チップ間の導通を図ることができる。
【００８６】
また請求項１５に記載の半導体装置は、表面に電極が形成された複数の半導体チップを積層した半導体装置であって、積層された前記半導体チップの前記電極を貫通する貫通穴を有し、前記半導体チップの基材厚みに相当する前記貫通穴の内壁に絶縁膜を設けるとともに、前記貫通穴に導電部材を形成し、積層された前記半導体チップの前記電極間の導通を図るようにしたことから、電極間の経路を短くすることができるとともに、半導体チップが積層された装置本体の小型化を達成することができる。
【００８７】
そして請求項１６に記載の半導体装置は、電極が形成されるとともに当該電極の下部に縦穴を有した半導体チップと、この縦穴に挿入可能であるとともに当該縦穴深さより長く設定された導電部材からなる棒材とからなり、前記半導体チップの前記縦穴に前記棒材を差し込み挿入するよう、前記半導体チップと前記棒材とを積層させ前記半導体チップの前記電極間の導通を図るようにしたことから、電極間の経路を短くすることができるとともに、半導体チップが積層された装置本体の小型化を達成することができる。
【００８８】
また請求項１８に記載の接続用基板は、請求項１５または請求項１６に記載の半導体装置を用いたことから、電極間の経路短縮による信号遅延防止と、接続用基板本体の小型化を達成することができる。
【００８９】
そして請求項１９に記載の電子機器は、請求項１８に記載の接続用基板を用いたことから、接続用基板の効果と同様に、電極間の経路短縮による信号遅延防止と、接続用基板本体の小型化を達成することができる。
【図面の簡単な説明】
【図１】本実施の形態に係る絶縁膜の形成方法を示した工程説明図である。
【図２】本実施の形態に係る第１の半導体チップの接続方法を用いて積層した半導体チップの構成説明図である。
【図３】第１の半導体チップの接続方法を用いて半導体チップを接続する過程を示した工程説明図である。
【図４】第１の半導体チップの接続方法を用いて半導体チップを接続する過程を示した工程説明図である。
【図５】本実施の形態に係る第２の半導体チップの接続方法を用いて積層した半導体チップの構成説明図である。
【図６】第２の半導体チップの接続方法を用いて半導体チップを接続する過程を示した工程説明図である。
【図７】第２の半導体チップの接続方法を用いて半導体チップを接続する過程を示した工程説明図である。
【図８】本実施の形態に係る第３の半導体チップの接続方法を用いて積層した半導体チップの構成説明図である。
【図９】本実施の形態に係る第１の半導体チップの製造方法を用いて製造された半導体チップを積層させた半導体装置の構成説明図である。
【図１０】第１の半導体チップの製造方法を用いて半導体チップを製造する過程を示した工程説明図である。
【図１１】本実施の形態に係る第２の半導体チップの製造方法を用いて製造された半導体チップを積層させた半導体装置の構成説明図である。
【図１２】第２の半導体チップの製造方法を用いて半導体チップを製造する過程を示した工程説明図である。
【図１３】本実施の形態に係る第３の半導体チップの製造方法を用いて製造された半導体チップを積層させた半導体装置の構成説明図である。
【図１４】第３の半導体チップの製造方法を用いて半導体チップを製造する過程を示した工程説明図である。
【図１５】第１の半導体チップの接続方法を用いて他の形態の半導体チップを接続する過程を示した工程説明図である。
【図１６】第１の半導体チップの接続方法を用いて他の形態の半導体チップを接続する過程を示した工程説明図である。
【符号の説明】
１０ 半導体チップ
１２ 表面
１４ 型
１６ 非濡性表面処理面
１８ 絶縁樹脂
２０ 樹脂供給器
２２ 半導体装置
２４ 半導体チップ
２６ 突起電極
２８ 縦穴
３０ 絶縁膜
３２ 基材部分
３４ 導電部材
３６ 半導体装置
３８ 半導体チップ
３９ 貫通穴
４０ 突起電極
４２ メッキ部
４４ 絶縁膜
４６ 導電部材
４８ 金属配線
５０ 半導体装置
５２ 半導体チップ
５４ 絶縁性フィルム
５６ 突起電極
５８ 縦穴
６０ 棒材
６１ 半導体装置
６２ 半導体チップ
６４ 突起電極
６６ 貫通穴
６８ 絶縁膜
７０ 導電部材
７２ 絶縁層
７３ 半導体装置
７４Ａ 突起電極
７４Ｂ 突起電極
７４Ｃ タングステン
７４Ｄ アルミ
７６ 半導体チップ
７８ 縦穴
８０ 絶縁膜
８２ 導電部材
８４ 絶縁層
８６ 半導体チップ
８８ 半導体装置
９０Ａ 突起電極
９０Ｂ 突起電極
９２ 絶縁層
９４ 縦穴
９４Ａ 内壁
９４Ｂ 底面
９６ 金属配線
９８ 突起電極
１００ 半導体チップ
１０２ 貫通穴
１０４ 絶縁膜
１０６ 基材部分
１０８ 半導体装置
１１０ 金属膜
Claims (1)
- 電極が形成された半導体チップを積み重ね、この積み重ねられた前記電極を貫通するよう貫通穴を形成し、この貫通穴の内壁に露出する前記電極の端面にメッキ部を成長させるとともに、このメッキ部を覆うよう前記貫通穴の内壁に絶縁膜を形成した後、前記メッキ部が露出するよう前記絶縁膜を削り、露出した前記メッキ部を接続するよう前記貫通穴に導電部材を形成し、積層された前記半導体チップの前記電極間の導通を図るようにしたことを特徴とする半導体チップの接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26739499A JP3775129B2 (ja) | 1999-09-21 | 1999-09-21 | 半導体チップの接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26739499A JP3775129B2 (ja) | 1999-09-21 | 1999-09-21 | 半導体チップの接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001094039A JP2001094039A (ja) | 2001-04-06 |
| JP3775129B2 true JP3775129B2 (ja) | 2006-05-17 |
Family
ID=17444244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26739499A Expired - Lifetime JP3775129B2 (ja) | 1999-09-21 | 1999-09-21 | 半導体チップの接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3775129B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3875867B2 (ja) | 2001-10-15 | 2007-01-31 | 新光電気工業株式会社 | シリコン基板の穴形成方法 |
| JP4145301B2 (ja) | 2003-01-15 | 2008-09-03 | 富士通株式会社 | 半導体装置及び三次元実装半導体装置 |
| JP4115326B2 (ja) | 2003-04-15 | 2008-07-09 | 新光電気工業株式会社 | 半導体パッケージの製造方法 |
| US6867073B1 (en) * | 2003-10-21 | 2005-03-15 | Ziptronix, Inc. | Single mask via method and device |
| JP2006287211A (ja) * | 2005-03-08 | 2006-10-19 | Sharp Corp | 半導体装置、積層半導体装置およびそれらの製造方法 |
| JP4824327B2 (ja) * | 2005-03-16 | 2011-11-30 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| US7829438B2 (en) * | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
| KR100907896B1 (ko) * | 2007-06-22 | 2009-07-14 | 주식회사 동부하이텍 | 시스템 인 패키지의 금속 전극 형성방법 |
| JP5201048B2 (ja) * | 2009-03-25 | 2013-06-05 | 富士通株式会社 | 半導体装置とその製造方法 |
| JP5518879B2 (ja) * | 2009-09-21 | 2014-06-11 | 株式会社東芝 | ３次元集積回路製造方法、及び装置 |
| JP5445159B2 (ja) * | 2010-01-18 | 2014-03-19 | 株式会社ニコン | 半導体装置製造方法及び積層半導体装置 |
| WO2012120659A1 (ja) * | 2011-03-09 | 2012-09-13 | 国立大学法人東京大学 | 半導体装置の製造方法 |
| WO2015087450A1 (ja) * | 2013-12-13 | 2015-06-18 | 株式会社Ｗｏｗリサーチセンター | 半導体装置及びその製造方法 |
| JP6393036B2 (ja) * | 2013-12-19 | 2018-09-19 | 国立大学法人東京工業大学 | 半導体装置及びその製造方法 |
| JP6391999B2 (ja) * | 2014-06-13 | 2018-09-19 | 株式会社ディスコ | 積層デバイスの製造方法 |
| JP5959071B2 (ja) * | 2014-08-25 | 2016-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 半導体構造中の貫通電極の形成方法 |
| JP2019004007A (ja) | 2017-06-14 | 2019-01-10 | 富士通株式会社 | 半導体装置及びその製造方法 |
| CN112466840B (zh) * | 2020-11-24 | 2022-10-21 | 复旦大学 | 一种tsv结构及其制备方法 |
-
1999
- 1999-09-21 JP JP26739499A patent/JP3775129B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001094039A (ja) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3775129B2 (ja) | 半導体チップの接続方法 | |
| JP5621155B2 (ja) | ３ｄ電子モジュールをビアにより垂直に相互接続する方法 | |
| JP4787559B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001203316A5 (ja) | ||
| JP2005310946A (ja) | 半導体装置 | |
| JP2001320171A (ja) | 多層配線基板及び半導体装置 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2001217386A (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
| WO2019111966A1 (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
| JP2001060654A (ja) | 半導体装置およびその製造方法 | |
| KR20040097899A (ko) | 반도체 장치의 제조 방법 | |
| JP2006519475A (ja) | ケーシングのないモジュール上に直接に形成された自立コンタクト構造体 | |
| JP2001177048A (ja) | 半導体装置及びその製造方法、ならびに電子機器 | |
| US9433108B2 (en) | Method of fabricating a circuit board structure having an embedded electronic element | |
| JPH0555228A (ja) | 半導体装置 | |
| JP4196351B2 (ja) | フィルム状コンデンサの製造方法 | |
| JPH0239569A (ja) | 半導体装置 | |
| JP2001230267A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP6712136B2 (ja) | 電子部品の製造方法 | |
| JP4388410B2 (ja) | 多数個取り配線基板 | |
| US9999138B2 (en) | Making interconnections by curving conducting elements under a microelectronic device such as a chip | |
| JP2004363351A (ja) | 積層型の半導体装置 | |
| KR100806789B1 (ko) | 에스아이피 반도체 장치의 제조 방법 | |
| JPS6331138A (ja) | 半導体装置の製造方法 | |
| JPH0831976A (ja) | シリコン両面実装基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3775129 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |