JP2001203316A5

JP2001203316A5 -

Info

Publication number: JP2001203316A5
Application number: JP2000012670A
Authority: JP
Filing date: 2000-01-21
Publication date: 2005-02-24
Anticipated expiration: 2020-01-21

Description

【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、電極を有する半導体素子に貫通穴を形成する第１工程と、
前記貫通穴の内側を含む領域に導電層を形成する第２工程と、
を含む半導体装置の製造方法であって、
前記電極に、前記貫通穴と連通する穴を形成し、
前記導電層を、前記電極の少なくとも一部に積層し、
前記貫通穴を、開口端部と、前記開口端部よりも径の大きい中間部と、を有する形状で形成する。

【０００５】
本発明によれば、貫通穴に導電層を形成することで、半導体素子の一方の面と他方の面との電気的接続を図るようになっている。したがって、導電層を形成するだけであって、貫通穴に溶融材料を充填するのではないため、ボイドが形成されてしまうという問題が生じることがなく、電気的接続の高い信頼性を確保できる。また、導電層を、電極と電気的に接続して形成することができ、貫通穴の中間部が大径となっているので、導電層を形成しやすい。

【００１４】
（２）この半導体装置の製造方法において、
前記第１工程で、前記貫通穴を形成する位置に窪みを形成し、前記窪みによって位置決めして前記小孔を形成してもよい。

【００１６】
（３）この半導体装置の製造方法において、
前記小孔をレーザービームで形成し、ウェットエッチングによって前記小孔を拡大させてもよい。

【００１８】
（４）この半導体装置の製造方法において、
電気的な接続部を形成する工程を含んでもよい。

【００１９】
（５）この半導体装置の製造方法において、
前記接続部を、第２工程で前記導電層の一部として形成してもよい。

【００２０】
（６）この半導体装置の製造方法において、
前記第１工程後であって、前記第２工程前に、前記貫通穴の内壁面に絶縁膜を形成する工程をさらに含み、
前記第２工程で、前記絶縁膜上に前記導電層を形成してもよい。

【００２１】
（７）この半導体装置の製造方法において、
前記絶縁膜を、化学気相堆積によって形成してもよい。

【００２２】
（８）この半導体装置の製造方法において、
前記導電層を、無電解メッキによって形成してもよい。

【００２４】
（９）この半導体装置の製造方法において、
少なくとも前記導電層の形成領域で触媒を露出させて設け、前記触媒の露出領域に導電材料を析出させる無電解メッキを行い、前記導電材料で前記導電層を形成してもよい。

【００３０】
（１０）本発明に係る半導体装置は、上記方法により製造されたものである。

【００３１】
（１１）本発明に係る半導体装置は、電極を有し、貫通穴が形成された半導体素子と、
前記貫通穴の内側を含む領域に形成された導電層と、
を含む半導体装置であって、
前記電極には、前記貫通穴と連通する穴が形成され、
前記導電層は、前記電極の少なくとも一部に積層させて形成され、
前記貫通穴は、開口端部と、前記開口端部よりも径の大きい中間部と、を有する形状で形成されてなる。

【００３２】
本発明によれば、貫通穴に形成された導電層によって、半導体素子の一方の面と他方の面との電気的接続が図られる。したがって、導電層が形成されるだけであって、貫通穴に溶融材料を充填するのではないため、ボイドが形成されてしまうという問題が生じることがなく、電気的接続の高い信頼性を確保できる。また、導電層は、電極と電気的に接続して形成されており、貫通穴の中間部が大径となっているので、導電層を形成しやすい。

【００３９】
（１２）この半導体装置において、
前記導電層の一部によって前記接続部が設けられていてもよい。

【００４０】
（１３）この半導体装置において、
前記貫通穴の内壁面に形成された絶縁膜をさらに有し、前記絶縁膜上に前記導電層が形成されていてもよい。

【００４１】
（１４）この半導体装置において、
前記半導体素子は、半導体チップであってもよい。

【００４２】
（１５）この半導体装置において、
前記半導体素子は、半導体ウエーハの一部であってもよい。

【００４３】
（１６）本発明に係る半導体装置は、上記半導体装置が積層され、上下の半導体装置の前記導電層が電気的に接続されたものでもよい。

【００４５】
（１７）本発明に係る回路基板は、半導体装置が実装されてなる。

【００４６】
（１８）本発明に係る電子機器は、上記半導体装置を有する。

Claims

電極を有する半導体素子に貫通穴を形成する第１工程と、
前記貫通穴の内側を含む領域に導電層を形成する第２工程と、
を含む半導体装置の製造方法であって、
前記電極に、前記貫通穴と連通する穴を形成し、
前記導電層を、前記電極の少なくとも一部に積層し、
前記貫通穴を、開口端部と、前記開口端部よりも径の大きい中間部と、を有する形状で形成する半導体装置の製造方法。
請求項１記載の半導体装置の製造方法において、
前記第１工程で、前記貫通穴を形成する位置に窪みを形成し、前記窪みによって位置決めして前記小孔を形成する半導体装置の製造方法。
請求項２記載の半導体装置の製造方法において、
前記小孔をレーザービームで形成し、ウェットエッチングによって前記小孔を拡大させる半導体装置の製造方法。
請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
電気的な接続部を形成する工程を含む半導体装置の製造方法。
請求項４記載の半導体装置の製造方法において、
前記接続部を、第２工程で前記導電層の一部として形成する半導体装置の製造方法。
請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記第１工程後であって、前記第２工程前に、前記貫通穴の内壁面に絶縁膜を形成する工程をさらに含み、
前記第２工程で、前記絶縁膜上に前記導電層を形成する半導体装置の製造方法。
請求項６記載の半導体装置の製造方法において、
前記絶縁膜を、化学気相堆積によって形成する半導体装置の製造方法。
請求項１から請求項７のいずれかに記載の半導体装置の製造方法において、
前記導電層を、無電解メッキによって形成する半導体装置の製造方法。
請求項８記載の半導体装置の製造方法において、
少なくとも前記導電層の形成領域で触媒を露出させて設け、前記触媒の露出領域に導電材料を析出させる無電解メッキを行い、前記導電材料で前記導電層を形成する半導体装置の製造方法。
請求項１から請求項９のいずれかに記載の方法により製造された半導体装置。
電極を有し、貫通穴が形成された半導体素子と、
前記貫通穴の内側を含む領域に形成された導電層と、
を含む半導体装置であって、
前記電極には、前記貫通穴と連通する穴が形成され、
前記導電層は、前記電極の少なくとも一部に積層させて形成され、
前記貫通穴は、開口端部と、前記開口端部よりも径の大きい中間部と、を有する形状で形成されてなる半導体装置。
請求項１１に記載の半導体装置において、
前記導電層の一部によって前記接続部が設けられてなる半導体装置。
請求項１１または請求項１２のいずれかに記載の半導体装置において、
前記貫通穴の内壁面に形成された絶縁膜をさらに有し、前記絶縁膜上に前記導電層が形成されてなる半導体装置。
請求項１１から請求項１３のいずれかに記載の半導体装置において、
前記半導体素子は、半導体チップである半導体装置。
請求項１１から請求項１３のいずれかに記載の半導体装置において、
前記半導体素子は、半導体ウエーハの一部である半導体装置。
請求項１１から請求項１５のいずれかに記載の半導体装置が積層され、上下の半導体装置の前記導電層が電気的に接続されてなる半導体装置。
請求項１１から請求項１６のいずれかに記載の半導体装置が実装された回路基板。
請求項１１から請求項１６のいずれかに記載の半導体装置を有する電子機器。