JP4072677B2 - 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP4072677B2
JP4072677B2 JP2003007281A JP2003007281A JP4072677B2 JP 4072677 B2 JP4072677 B2 JP 4072677B2 JP 2003007281 A JP2003007281 A JP 2003007281A JP 2003007281 A JP2003007281 A JP 2003007281A JP 4072677 B2 JP4072677 B2 JP 4072677B2
Authority
JP
Japan
Prior art keywords
semiconductor
insulating layer
insulating
semiconductor substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003007281A
Other languages
English (en)
Other versions
JP2004221349A (ja
Inventor
一巳 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003007281A priority Critical patent/JP4072677B2/ja
Priority to CNB2004100020232A priority patent/CN100394601C/zh
Priority to KR1020040002575A priority patent/KR100654502B1/ko
Priority to US10/757,373 priority patent/US7358602B2/en
Priority to TW093100929A priority patent/TWI243468B/zh
Publication of JP2004221349A publication Critical patent/JP2004221349A/ja
Application granted granted Critical
Publication of JP4072677B2 publication Critical patent/JP4072677B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/03—Constructional features of telephone transmitters or receivers, e.g. telephone hand-sets
    • H04M1/035—Improving the acoustic characteristics by means of constructional features of the housing, e.g. ribs, walls, resonating chambers or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【特許文献１】
特開平９−３１２２９５号公報
【０００３】
【発明の背景】
３次元実装形態の半導体装置が開発されている。また、半導体チップに貫通電極を形成し、半導体チップをスタックして上下の貫通電極を接合することが知られている。従来の構造では、上下の半導体チップのショート防止策が十分でなかった。あるいは、半導体チップの貫通電極が形成された面に絶縁層を形成することが考えられる。しかしながら、その場合には、上下の半導体チップ間にアンダーフィル材を充填するためのギャップが狭くなってしまう。
【０００４】
本発明の目的は、スタックされた上下の半導体チップのギャップを十分に確保して端子周辺部に絶縁層を形成することでショートを防止すること、およびギャップを十分に確保することで、アンダーフィルの充填性を向上させることにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体チップは、半導体基板と、
前記半導体基板に少なくとも一部が作り込まれてなる集積回路と、
前記半導体基板の第１及び第２の面を貫通し、前記第２の面からの突出部を有する貫通電極と、
前記第２の面の一部の領域を避けて、前記突出部の周辺領域に形成されてなる絶縁層と、
を有する。本発明によれば、絶縁層が、貫通電極の突出部の周辺領域に形成され、それ以外の領域を避けて形成されているので、スタックされた上下の半導体チップのギャップを十分に確保してショートを防止することができる。また、スタックされた上下の半導体チップのギャップを十分に確保しアンダーフィルの充填性を向上させることができる。
（２）この半導体チップにおいて、
前記絶縁層は、前記突出部から離れるに従って薄くなるように形成されていてもよい。
（３）本発明に係る半導体チップは、半導体基板と、
前記半導体基板に少なくとも一部が作り込まれてなる集積回路と、
前記半導体基板の第１及び第２の面を貫通し、前記第２の面からの突出部を有する貫通電極と、
前記第２の面の全面に形成されてなる絶縁層と、
を有し、
前記絶縁層は、前記突出部の周辺領域に形成された第１の絶縁部と、それ以外の第２の絶縁部と、を含み、
前記第２の絶縁部は、前記第１の絶縁部の最も厚い部分よりも薄く形成されてなる。本発明によれば、第２の絶縁部が、第１の絶縁部の最も厚い部分よりも薄く形成されているので、スタックされた上下の半導体チップのギャップを十分に確保してショートを防止することができる。また、スタックされた上下の半導体チップのギャップを十分に確保しアンダーフィルの充填性を向上させることができる。
（４）この半導体チップにおいて、
前記第１の絶縁部は、前記突出部から離れるに従って薄くなるように形成されていてもよい。
（５）本発明に係る半導体チップは、半導体基板と、
前記半導体基板に少なくとも一部が作り込まれてなる集積回路と、
前記半導体基板の第１及び第２の面を貫通し、前記第２の面からの突出部を有する貫通電極と、
前記第２の面の一部の領域を避けて、前記第２の面の前記突出部の周辺領域に形成されてなる絶縁層と、
を有し、
前記半導体基板は、前記第２の面において、前記周辺領域が、それ以外の領域から盛り上がって形成されてなる。本発明によれば、第２の面において、突出部の周辺領域が、それ以外の領域から盛り上がって形成されているので、スタックされた上下の半導体チップのギャップを十分に確保してショートを防止することができる。また、スタックされた上下の半導体チップのギャップを十分に確保しアンダーフィルの充填性を向上させることができる。
（６）本発明に係る半導体チップは、半導体基板と、
前記半導体基板に少なくとも一部が作り込まれてなる集積回路と、
前記半導体基板の第１及び第２の面を貫通し、前記第２の面からの突出部を有する貫通電極と、
前記第２の面の全面に形成されてなる絶縁層と、
を有し、
前記半導体基板は、前記第２の面において、前記突出部の周辺領域が、それ以外の領域から盛り上がって形成され、
前記絶縁層は、前記周辺領域上の部分の表面が、それ以外の部分の表面から盛り上がるように形成されてなる。本発明によれば、絶縁層の、突出部の周辺領域上の部分の表面が、それ以外の部分の表面から盛り上がるように形成されているので、スタックされた上下の半導体チップのギャップを十分に確保してショートを防止することができる。また、スタックされた上下の半導体チップのギャップを十分に確保しアンダーフィルの充填性を向上させることができる。
（７）この半導体チップにおいて、
前記突出部は、前記絶縁層の最も厚い部分を超える高さとなるように形成されていてもよい。
（８）この半導体チップにおいて、
前記突出部は、前記絶縁層の最も厚い部分と同じ高さとなるように形成されていてもよい。
（９）本発明に係る半導体ウエハは、半導体基板と、
前記半導体基板に少なくとも一部が作り込まれてなる複数の集積回路と、
前記半導体基板の第１及び第２の面を貫通し、前記第２の面からの突出部をそれぞれ有する複数の貫通電極と、
前記第２の面の一部の領域を避けて、前記突出部の周辺領域にそれぞれ形成されてなる複数の絶縁層と、
を有する。本発明によれば、絶縁層が、貫通電極の突出部の周辺領域に形成され、それ以外の領域を避けて形成されているので、スタックされた上下の半導体チップのギャップを十分に確保してショートを防止することができる。また、スタックされた上下の半導体チップのギャップを十分に確保しアンダーフィルの充填性を向上させることができる。
（１０）この半導体ウエハにおいて、
前記複数の絶縁層は、それぞれ、前記突出部から離れるに従って薄くなるように形成されていてもよい。
（１１）本発明に係る半導体ウエハは、半導体基板と、
前記半導体基板に少なくとも一部が作り込まれてなる複数の集積回路と、
前記半導体基板の第１及び第２の面を貫通し、前記第２の面からの突出部をそれぞれ有する複数の貫通電極と、
前記第２の面の全面に形成されてなる絶縁層と、
を有し、
前記絶縁層は、前記突出部の周辺領域にそれぞれ形成された複数の第１の絶縁部と、それ以外の第２の絶縁部と、を含み、
前記第２の絶縁部は、前記第１の絶縁部の最も厚い部分よりも薄く形成されてなる。本発明によれば、第２の絶縁部が、第１の絶縁部の最も厚い部分よりも薄く形成されているので、スタックされた上下の半導体チップのギャップを十分に確保してショートを防止することができる。また、スタックされた上下の半導体チップのギャップを十分に確保しアンダーフィルの充填性を向上させることができる。
（１２）この半導体ウエハにおいて、
前記第１の絶縁部は、それぞれ、前記突出部から離れるに従って薄くなるように形成されていてもよい。
（１３）本発明に係る半導体ウエハは、半導体基板と、
前記半導体基板に少なくとも一部が作り込まれてなる複数の集積回路と、
前記半導体基板の第１及び第２の面を貫通し、前記第２の面からの突出部をそれぞれ有する複数の貫通電極と、
前記第２の面の一部の領域を避けて、前記突出部の周辺領域にそれぞれ形成されてなる複数の絶縁層と、
を有し、
前記半導体基板は、前記第２の面において、前記周辺領域が、それ以外の領域から盛り上がって形成されてなる。本発明によれば、第２の面において、突出部の周辺領域が、それ以外の領域から盛り上がって形成されているので、スタックされた上下の半導体チップのギャップを十分に確保してショートを防止することができる。また、スタックされた上下の半導体チップのギャップを十分に確保しアンダーフィルの充填性を向上させることができる。
（１４）本発明に係る半導体ウエハは、半導体基板と、
前記半導体基板に少なくとも一部が作り込まれてなる複数の集積回路と、
前記半導体基板の第１及び第２の面を貫通し、前記第２の面からの突出部をそれぞれ有する複数の貫通電極と、
前記第２の面の全面に形成されてなる絶縁層と、
を有し、
前記半導体基板は、前記第２の面において、前記突出部の周辺領域が、それ以外の領域から盛り上がって形成され、
前記絶縁層は、前記周辺領域上の部分の表面が、それ以外の部分の表面から盛り上がるように形成されてなる。本発明によれば、絶縁層の、突出部の周辺領域上の部分の表面が、それ以外の部分の表面から盛り上がるように形成されているので、スタックされた上下の半導体チップのギャップを十分に確保してショートを防止することができる。また、スタックされた上下の半導体チップのギャップを十分に確保しアンダーフィルの充填性を向上させることができる。
（１５）この半導体ウエハにおいて、
それぞれの前記突出部は、前記絶縁層の最も厚い部分を超える高さとなるように形成されていてもよい。
（１６）この半導体ウエハにおいて、
それぞれの前記突出部は、前記絶縁層の最も厚い部分と同じ高さとなるように形成されていてもよい。
（１７）本発明に係る半導体装置は、スタックされてなる複数の上記半導体チップを有し、
前記複数の半導体チップのうち上下の半導体チップが、前記貫通電極によって電気的に接続されてなる。
（１８）本発明に係る回路基板は、上記半導体チップが実装されてなる。
（１９）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（２０）本発明に係る電子機器は、上記半導体チップを有する。
（２１）本発明に係る電子機器は、上記半導体装置を有する。
（２２）本発明に係る半導体装置の製造方法は、（ａ）集積回路の少なくとも一部が形成された半導体基板に、その第１及び第２の面を貫通して前記第２の面から突出する突出部を有する貫通電極を形成すること、及び、
（ｂ）前記第２の面の一部を避けて、前記突出部の周辺領域に絶縁層を形成すること、
を含む。本発明によれば、絶縁層を、貫通電極の突出部の周辺領域に形成し、それ以外の領域を避けて形成するので、スタックされた上下の半導体チップのギャップを十分に確保してショートを防止することができる。また、スタックされた上下の半導体チップのギャップを十分に確保しアンダーフィルの充填性を向上させることができる。
（２３）この半導体装置の製造方法において、
前記絶縁層を、前記突出部から離れるに従って薄くなるように形成してもよい。
（２４）本発明に係る半導体装置の製造方法は、（ａ）集積回路の少なくとも一部が形成された半導体基板に、その第１及び第２の面を貫通して前記第２の面から突出する突出部を有する貫通電極を形成すること、及び、
（ｂ）前記第２の面の全面に、絶縁層を、前記突出部の周辺領域に形成された第１の絶縁部とそれ以外の第２の絶縁部と、を含むとともに、前記第２の絶縁部が前記第１の絶縁部の最も厚い部分よりも薄くなるように形成すること、
を含む。本発明によれば、第２の絶縁部が、第１の絶縁部の最も厚い部分よりも薄く形成されているので、スタックされた上下の半導体チップのギャップを十分に確保してショートを防止することができる。また、スタックされた上下の半導体チップのギャップを十分に確保しアンダーフィルの充填性を向上させることができる。
（２５）この半導体装置の製造方法において、
前記第１の絶縁部を、前記突出部から離れるに従って薄くなるように形成してもよい。
（２６）本発明に係る半導体装置の製造方法は、（ａ）集積回路の少なくとも一部が形成された半導体基板に、その第１及び第２の面を貫通して前記第２の面から突出する突出部を有する貫通電極を形成すること、及び、
（ｂ）前記第２の面の一部を避けて、前記突出部の周辺領域に絶縁層を形成すること、
を含み、
前記半導体基板を、前記第２の面において、前記周辺領域が、それ以外の領域から盛り上がるように形成する。本発明によれば、第２の面において、突出部の周辺領域を、それ以外の領域から盛り上がるように形成するので、スタックされた上下の半導体チップのギャップを十分に確保してショートを防止することができる。また、スタックされた上下の半導体チップのギャップを十分に確保しアンダーフィルの充填性を向上させることができる。
（２７）本発明に係る半導体装置の製造方法は、（ａ）集積回路の少なくとも一部が形成された半導体基板に、その第１及び第２の面を貫通して前記第２の面から突出する突出部を有する貫通電極を形成すること、及び、
（ｂ）前記第２の面の全面に絶縁層を形成すること、
を含み、
前記半導体基板を、前記第２の面において、前記周辺領域が、それ以外の領域から盛り上がるように形成し、
前記絶縁層を、前記周辺領域上の部分の表面が、それ以外の部分の表面から盛り上がるように形成する。本発明によれば、絶縁層の、突出部の周辺領域上の部分の表面を、それ以外の部分の表面から盛り上がるように形成するので、スタックされた上下の半導体チップのギャップを十分に確保してショートを防止することができる。また、スタックされた上下の半導体チップのギャップを十分に確保しアンダーフィルの充填性を向上させることができる。
（２８）この半導体装置の製造方法において、
前記絶縁層の最も厚い部分を、前記突出部よりも低く形成してもよい。
（２９）この半導体装置の製造方法において、
前記絶縁層を、その最も厚い部分が前記突出部と同じ高さとなるように形成してもよい。
（３０）この半導体装置の製造方法において、
前記半導体基板には、複数の前記集積回路が形成され、それぞれの前記集積回路に対応して前記貫通電極を形成し、
前記半導体基板を切断することをさらに含んでもよい。
（３１）この半導体装置の製造方法は、
前記（ａ）〜（ｂ）工程が終了した複数の前記半導体基板をスタックすること、及び、
複数の前記半導体基板のうち上下の半導体基板を、前記貫通電極を通して電気的に接続すること、
をさらに含んでもよい。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
【０００７】
図１（Ａ）〜図４は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板１０を使用する。半導体基板１０には、集積回路（例えばトランジスタやメモリを有する回路）１２の少なくとも一部（一部又は全体）が作り込まれている。半導体基板１０には、複数の集積回路１２のそれぞれの少なくとも一部が作り込まれていてもよいし、１つの集積回路１２の少なくとも一部が作り込まれていてもよい。半導体基板１０には、複数の電極（例えばパッド）１４が形成されている。各電極１４は、集積回路１２に電気的に接続されている。各電極１４は、アルミニウムで形成されていてもよい。電極１４の表面の形状は特に限定されないが矩形であることが多い。
【０００８】
半導体基板１０には、１層又はそれ以上の層のパッシベーション膜１６，１８が形成されている。パッシベーション膜１６，１８は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などで形成することができる。図１（Ａ）に示す例では、パッシベーション膜１６上に、電極１４と、集積回路１２と電極１４を接続する配線（図示せず）とが形成されている。また、他のパッシベーション膜１８が電極１４の表面の少なくとも一部を避けて形成されている。パッシベーション膜１８は、電極１４の表面を覆って形成した後、その一部をエッチングして電極１４の一部を露出させてもよい。エッチングにはドライエッチング及びウェットエッチングのいずれを適用してもよい。パッシベーション膜１８のエッチングのときに、電極１４の表面がエッチングされてもよい。
【０００９】
本実施の形態では、半導体基板１０に、その第１の面２０から凹部２２（図１（Ｃ）参照）を形成する。第１の面２０は、電極１４が形成された側（集積回路１２が形成された側）の面である。凹部２２は、集積回路１２の素子及び配線を避けて形成する。図１（Ｂ）に示すように、電極１４に貫通穴２４を形成してもよい。貫通穴２４の形成には、エッチング（ドライエッチング又はウェットエッチング）を適用してもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。電極１４の下にパッシベーション膜１６が形成されている場合、これにも貫通穴２６（図１（Ｃ）参照）を形成する。電極１４のエッチングがパッシベーション膜１６で止まる場合、貫通穴２６の形成には、電極１４のエッチングに使用したエッチャントを別のエッチャントに換えてもよい。その場合、再び、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成してもよい。
【００１０】
図１（Ｃ）に示すように、貫通穴２４（及び貫通穴２６）と連通するように、半導体基板１０に凹部２２を形成する。貫通穴２４（及び貫通穴２６）と凹部２２を合わせて、凹部ということもできる。凹部２２の形成にも、エッチング（ドライエッチング又はウェットエッチング）を適用することができる。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。あるいは、凹部２２の形成に、レーザ（例えばＣＯ2レーザ、ＹＡＧレーザ等）を使用してもよい。レーザは、貫通穴２４，２６の形成に適用してもよい。一種類のエッチャント又はレーザによって、凹部２２及び貫通穴２４，２６の形成を連続して行ってもよい。凹部２２の形成には、サンドブラスト加工を適用してもよい。
【００１１】
図１（Ｄ）に示すように、凹部２２の内側に絶縁層２８を形成してもよい。絶縁層２８は、酸化膜であってもよい。例えば、半導体基板１０がＳｉから形成されている場合、絶縁層２８はＳｉＯ2であってもよいしＳｉＮであってもよい。絶縁層２８は、凹部２２の底面に形成する。絶縁層２８は、凹部２２の内壁面に形成する。ただし、絶縁層２８は、凹部２２を埋め込まないように形成する。すなわち、絶縁層２８によって凹部を形成する。絶縁層２８は、パッシベーション膜１６の貫通穴２６の内壁面に形成してもよい。絶縁層２８は、パッシベーション膜１８上に形成してもよい。
【００１２】
絶縁層２８は、電極１４の貫通穴２４の内壁面に形成してもよい。絶縁層２８は、電極１４の一部（例えばその上面）を避けて形成する。電極１４の表面全体を覆って絶縁層２８を形成し、その一部をエッチング（ドライエッチング又はウェットエッチング）して、電極１４の一部を露出させてもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。
【００１３】
次に、凹部２２（例えば絶縁層２８の内側）に導電部３０（図２（Ｂ）参照）を設ける。導電部３０は、Ｃｕ又はＷなどで形成してもよい。図２（Ａ）に示すように、導電部３０の外層部３２を形成した後に、その中心部３４を形成してもよい。中心部３４は、Ｃｕ，Ｗ，ドープドポリシリコン（例えば低温ポリシリコン）のいずれかで形成することができる。外層部３２は、少なくともバリア層を含んでもよい。バリア層は、中心部３４又は次に説明するシード層の材料が、半導体基板１０（例えばＳｉ）に拡散することを防止するものである。バリア層は、中心部３４とは異なる材料（例えばＴｉＷ、ＴｉＮ）で形成してもよい。中心部３４を電解メッキで形成する場合、外層部３２は、シード層を含んでもよい。シード層は、バリア層を形成した後に形成する。シード層は、中心部３４と同じ材料（例えばＣｕ）で形成する。なお、導電部３０（少なくともその中心部３４）は、無電解メッキやインクジェット方式によって形成してもよい。
【００１４】
図２（Ｂ）に示すように、外層部３２をパッシベーション膜１８上にも形成した場合、図２（Ｃ）に示すように、外層部３２のパッシベーション膜１８上の部分をエッチングする。外層部３２を形成した後、中心部３４を形成することで、導電部３０を設けることができる。導電部３０の一部は、半導体基板１０の凹部２２内に位置する。凹部２２の内壁面と導電部３０との間には絶縁層２８が介在するので、両者の電気的な接続が遮断される。導電部３０は、電極１４と電気的に接続されている。例えば、電極１４の絶縁層２８からの露出部に導電部３０が接触していてもよい。導電部３０の一部は、パッシベーション膜１８上に位置していてもよい。導電部３０は、電極１４の領域内にのみ設けてもよい。導電部３０は、少なくとも凹部２２の上方で突出していてもよい。例えば、導電部３０は、パッシベーション膜１８より突出していてもよい。
【００１５】
なお、変形例として、外層部３２をパッシベーション膜１８上に残した状態で、中心部３４を形成してもよい。その場合、中心部３４と連続した層がパッシベーション膜１８の上方にも形成されるので、その層はエッチングする。
【００１６】
図２（Ｄ）に示すように、導電部３０上に、ろう材３６を設けてもよい。ろう材３６は、例えばハンダで形成し、軟ろう及び硬ろうのいずれで形成してもよい。ろう材３６は、導電部３０以外の領域をレジストで覆って形成してもよい。以上の工程によって、導電部３０よって又はこれにろう材３６を加えてバンプを形成することができる。
【００１７】
本実施の形態では、図３（Ａ）に示すように、半導体基板１０の第２の面（第１の面２０とは反対側の面）３８を、例えば機械研磨・研削及び化学研磨・研削の少なくとも一つの方法によって削ってもよい。この工程は、凹部２２に形成された絶縁層２８が露出する手前まで行う。なお、図３（Ａ）に示す工程を省略して、次の図３（Ｂ）に示す工程を行ってもよい。
【００１８】
図３（Ｂ）に示すように、導電部３０を第２の面３８から突出させる。例えば、半導体基板１０の第２の面３８を、絶縁層２８が露出するようにエッチングする。詳しくは、導電部３０（詳しくはその凹部２２内の部分）が絶縁層２８に覆われた状態で突出するように、半導体基板１０の第２の面３８をエッチングする。エッチングは、半導体基板（例えばＳｉ）１０に対するエッチング量が絶縁層（例えばＳｉＯ2）２８に対するエッチング量よりも多くなる性質のエッチャントによって行ってもよい。エッチャントは、ＳＦ6又はＣＦ4又はＣｌ2ガスであってもよい。エッチングは、ドライエッチング装置を使用して行ってもよい。あるいは、エッチャントは、フッ酸及び硝酸の混合液あるいはフッ酸、硝酸及び酢酸の混合液であってもよい。
【００１９】
なお、図３（Ａ）〜図３（Ｂ）の少なくともいずれか１つの工程は、半導体基板１０の第１の面２０の側に、例えば、ガラス板、樹脂層、樹脂テープ等の補強部材を設けて（例えば接着剤又は接着シートによって貼り付けて）行ってもよい。
【００２０】
以上の工程により、半導体基板１０の第２の面３８から導電部３０を突出させることができる。すなわち、第２の面３８から突出する突出部４２を有する貫通電極４０を形成することができる。貫通電極４０は、第１及び第２の面２０，３８を貫通する。
【００２１】
図４に示すように、第２の面３８に絶縁層５０を形成する。本実施の形態では、第２の面３８の全面に絶縁層５０を形成する。絶縁層５０は、第１及び第２の絶縁部５２，５４を有するように形成する。
【００２２】
第１の絶縁部５２は、突出部４２の周辺領域に形成されるものである。周辺領域は、突出部４２を囲む領域である。また、周辺領域は、突出部４２の側面からの幅が、突出部４２の第２の面３８からの高さの５％〜１００％程度の領域である。周辺領域の説明は、他の例にも該当する。第１の絶縁部５２は、突出部４２の側面に密着していてもよい。第１の絶縁部５２は、突出部４２から離れるに従って薄くなるように形成してもよい。第１の絶縁部５２は、最終的には、突出部４２の先端面を避けるように形成する。例えば、突出部４２の側面と接触する部分の表面が、突出部４２の先端面と同じ高さとなる厚さで、あるいは、突出部４２の先端面よりも低くなる厚さで第１の絶縁部５２を形成してもよい。第２の絶縁部５４は、絶縁層５０のうち第１の絶縁部５２以外の部分である。第２の絶縁部５４は、第１の絶縁部５２の最も厚い部分よりも薄くなるように形成する。第２の絶縁部５４は、第１の絶縁部５２の最も薄い部分よりも薄く形成してもよい。
【００２３】
絶縁層５０は、樹脂で形成することができる。絶縁層５０は、スピンコータを使用して形成してもよいし、ポッティング又は印刷によって形成してもよい。絶縁層５０を、第１及び第２の絶縁部５２，５４とは異なる形状で（例えば平坦に）形成した後、これをエッチングして、第１及び第２の絶縁部５２，５４を形成してもよい。その場合、エッチングにはエッチング液を使用してもよい。エッチング液として、貫通電極４０（及びその周囲の絶縁層２８）よりも、絶縁層５０を構成する樹脂に対するエッチング速度が速い溶液を使用する。突出部４２が存在してその周辺領域の部分がエッチングされにくいので、第１及び第２の絶縁部５２，５４が形成される。あるいは、ポッティング又は印刷等によって、第１及び第２の絶縁部５２，５４を有するように絶縁層５０を形成してもよい。
【００２４】
本実施の形態によれば、第２の絶縁部５４が、第１の絶縁部５２の最も厚い部分よりも薄く形成されているので、スタックされた上下の半導体チップのギャップを十分に確保してショートを防止することができる。また、スタックされた上下の半導体チップのギャップを十分に確保しアンダーフィルの充填性を向上させることができる。
【００２５】
図５は、上述した実施の形態の第１の変形例を示す図である。上述した絶縁層５０は、その最も厚い部分（第１の絶縁部５２の突出部４２との接触部）が、突出部４２よりも低く形成されている。すなわち、突出部４２は、絶縁層５０の最も厚い部分を超える高さとなるように形成されてなる。一方、図５に示す絶縁層６０は、その最も厚い部分（第１の絶縁部６２の突出部４２との接触部）が、突出部４２と同じ高さになるように形成されている。すなわち、突出部４２は、絶縁層６０の最も厚い部分と同じ高さとなるように形成されてなる。それ以外の内容は、上述した実施の形態で説明した内容が該当する。
【００２６】
図６は、上述した実施の形態の第２の変形例を示す図である。図６に示す例では、絶縁層１５０を、突出部４２の周辺領域（例えば周辺領域のみ）に形成する。周辺領域の内容は、上述した通りである。絶縁層１５０は、突出部４２から離れるに従って薄くなるように形成してもよい。絶縁層１５０は、第２の面３８の全面に形成せずに、その一部を避けて形成する。絶縁層１５０は、その最も厚い部分（突出部４２との接触部）が、突出部４２よりも低く形成されている。すなわち、突出部４２は、絶縁層５０の最も厚い部分を超える高さとなるように形成されてなる。絶縁層１５０には、図４に示す第１の絶縁部５２の内容を適用してもよい。この例によれば、絶縁層１５０が、貫通電極４０の突出部４２の周辺領域に形成され、それ以外の領域を避けて形成されているので、スタックされた上下の半導体チップのギャップを十分に確保してショートを防止することができる。また、スタックされた上下の半導体チップのギャップを十分に確保しアンダーフィルの充填性を向上させることができる。それ以外の内容は、上述した実施の形態で説明した内容が該当する。
【００２７】
図７は、上述した実施の形態の第３の変形例を示す図である。図７に示す例では、絶縁層１６０を、突出部４２の周辺領域（例えば周辺領域のみ）に形成する。周辺領域の内容は、上述した通りである。絶縁層１６０は、突出部４２から離れるに従って薄くなるように形成してもよい。絶縁層１６０は、第２の面３８の全面に形成せずに、その一部を避けて形成する。絶縁層１６０は、その最も厚い部分（突出部４２との接触部）が、突出部４２と同じ高さになるように形成されている。すなわち、突出部４２は、絶縁層１６０の最も厚い部分と同じ高さとなるように形成されてなる。絶縁層１６０には、図４に示す第１の絶縁部５２の内容を適用してもよい。この例によれば、絶縁層１６０が、貫通電極４０の突出部４２の周辺領域に形成され、それ以外の領域を避けて形成されているので、スタックされた上下の半導体チップのギャップを十分に確保してショートを防止することができる。また、スタックされた上下の半導体チップのギャップを十分に確保しアンダーフィルの充填性を向上させることができる。それ以外の内容は、上述した実施の形態で説明した内容が該当する。
【００２８】
図８は、上述した実施の形態の第４の変形例を示す図である。図８に示す例では、半導体基板２１０を、第２の面２３８において、突出部４２の周辺領域（その詳細は上述した通り）が、それ以外の領域から盛り上がるように形成する。第２の面２３８の形状は、第２の面２３８をエッチングするときに、突出部４２の周辺領域でエッチングの速度が遅くなることによって形成されてもよい。第２の面２３８には、絶縁層２５０を形成する。絶縁層２５０は、第２の面２３８の全面に形成してもよい。絶縁層２５０は、突出部４２の周辺領域上の部分の表面が、それ以外の部分の表面から盛り上がるように形成する。絶縁層２５０の表面形状は、第２の面２３８の表面形状に対応していてもよい。絶縁層２５０には、図４に示す絶縁層５０又は図５に示す絶縁層６０の内容を適用してもよい。この例によれば、絶縁層２５０の、突出部４２の周辺領域上の部分の表面が、それ以外の部分の表面から盛り上がるように形成されているので、スタックされた上下の半導体チップのギャップを十分に確保してショートを防止することができる。また、スタックされた上下の半導体チップのギャップを十分に確保しアンダーフィルの充填性を向上させることができる。それ以外の内容は、上述した実施の形態で説明した内容が該当する。
【００２９】
図９は、上述した実施の形態の第５の変形例を示す図である。図９に示す例では、第４の変形例で説明した半導体基板２１０を使用する。第２の面２３８には、絶縁層２６０を形成する。絶縁層２６０は、突出部４２の周辺領域に（例えば周辺領域のみに）形成する。絶縁層２６０は、第２の面２３８の一部（周辺領域以外の領域）を避けて形成する。絶縁層２６０には、図６に示す絶縁層１５０又は図７に示す絶縁層１６０の内容を適用してもよい。この例によれば、第２の面２３８において、突出部４２の周辺領域が、それ以外の領域から盛り上がって形成されているので、スタックされた上下の半導体チップのギャップを十分に確保してショートを防止することができる。また、スタックされた上下の半導体チップのギャップを十分に確保しアンダーフィルの充填性を向上させることができる。
それ以外の内容は、上述した実施の形態で説明した内容が該当する。
【００３０】
図１０は、上述した実施の形態の第６の変形例を示す図である。上述した実施の形態では、電極１４の領域内に貫通電極４０が形成されている。これに対し、図１０に示す例では、電極３１４の領域外に貫通電極３４０が形成されている。電極３１４と貫通電極３４０は、配線３１２によって電気的に接続されている。それ以外の構造は、上述した実施の形態又は第１〜５の変形例いずれの内容を適用してもよい。
【００３１】
続いて、図４に示す本実施の形態の説明に戻るが、以下の説明の内容は、上述した変形例の内容と置き換えることができる。エッチングによって第１及び第２の絶縁部５２，５４を形成するのであれば、突出部４２の先端面を覆うように絶縁層５０を一旦形成し、その後これをエッチングしてもよい。その場合、エッチングを行う前に絶縁層５０を研削又は研磨してもよい。絶縁層５０の研削又は研磨と連続して、あるいはこれとは別に、貫通電極４０を研削又は研磨してもよい。貫通電極４０が絶縁層２８に覆われた状態（図３（Ｂ）参照）で絶縁層５０を形成し、絶縁層２８を研削又は研磨して、貫通電極４０を露出させてもよい。
【００３２】
貫通電極４０（詳しくは突出部４２）の新生面を露出させてもよい。例えば、新生面（構成材料のみからなる面、すなわち酸化膜や堆積した有機物が除去された面）が露出するまで、突出部４２を研削又は研磨してもよい。研削には砥石を使用してもよい。例えば、＃１００〜＃４０００程度の粒度の砥石を使用することができるが、＃１０００〜＃４０００程度の粒度の砥石を使用すれば、絶縁膜２８の破損を防止することができる。研磨には、研磨布を使用してもよい。研磨布は、スエードタイプ又は発砲ウレタンタイプのものであっても、不織布であってもよい。研磨には、Ｎａ，ＮＨ４などのアルカリ陽イオン溶液中に研磨粒子としてコロイダルシリカを分散させたスラリーを使用してもよい。研磨粒子は、０．０３μｍ〜１０μｍ程度の粒径を有し、１０ｗｔ％程度の比率で分散してもよい。スラリーは、キレート剤、アンモニア、過酸化水素水等の添加剤を含んでもよい。研磨圧力は、５ｇ／ｃｍ２〜１ｋｇ／ｃｍ２程度であってもよい。
【００３３】
絶縁層２８を形成した場合、貫通電極４０よりも先に絶縁層２８を研磨又は研削する。絶縁層２８の研磨又は研削と、貫通電極４０の研磨又は研削を連続的に行ってもよい。絶縁層２８の少なくとも凹部２２の底面に形成された部分を除去する。そして、貫通電極４０を露出させ、さらにその新生面を露出させてもよい。貫通電極４０の新生面を露出させ、貫通電極４０の先端部の外周面が絶縁層２８に覆われていてもよい。貫通電極４０の中心部３４の新生面を露出させないように外層部３２（例えばバリア層）の新生面を露出させてもよいし、外層部３２及び中心部３４の新生面を露出させてもよい。貫通電極４０の新生面を露出させれば、電気的に接続するときの特性に優れた貫通電極を形成することができる。なお、貫通電極４０は、新生面が酸化する前（例えば、新生面が露出した直後又はその後できるだけ早く（例えば２４時間以内））に、電気的に接続してもよい。
【００３４】
以上の工程により、例えば、貫通電極４０及び絶縁層５０を有する半導体ウエハ７０（図１１参照）が得られる。この場合、半導体基板１０には、複数の集積回路１２が形成され、それぞれの集積回路１２に対応して貫通電極４０が形成されている。その詳しい構造は、上述した製造方法から導くことができる内容である。あるいは、貫通電極４０及び絶縁層５０を有する半導体チップ８０（図１３参照）が得られる。この場合、半導体基板１０には、１つの集積回路１２が形成されている。その詳しい構造は、上述した製造方法から導くことができる内容である。
【００３５】
半導体ウエハ７０は、切断（例えばダイシング）してもよい。例えば、図１１に示すように、貫通電極４０及び絶縁層５０を有する半導体ウエハ７０を切断（例えばダイシング）する。切断には、カッタ（例えばダイサ）７２又はレーザ（例えばＣＯ2レーザ、ＹＡＧレーザ等）を使用してもよい。これにより、貫通電極４０及び絶縁層５０を有する半導体チップ８０（図１３参照）が得られる。その構造は、上述した製造方法から導くことができる内容である。
【００３６】
半導体装置の製造方法は、複数の半導体基板１０をスタックすることを含んでもよい。例えば、図１２に示すように、貫通電極４０及び絶縁層５０を有する複数の半導体ウエハ７０をスタックしてもよい。あるいは、図１３に示すように、貫通電極４０及び絶縁層５０を有する複数の半導体チップ８０をスタックしてもよい。または、貫通電極４０及び絶縁層５０を有する半導体チップ８０と、貫通電極４０及び絶縁層５０を有する複数の半導体ウエハ７０をスタックしてもよい。
【００３７】
スタックされた複数の半導体基板１０のうち、上下の半導体基板１０を、貫通電極４０を通して電気的に接続する。詳しくは、上下の貫通電極４０同士を電気的に接続してもよい。電気的接続には、ハンダ接合又は金属接合を適用してもよいし、異方性導電材料（異方性導電膜又は異方性導電ペースト等）を使用してもよいし、絶縁性接着剤の収縮力を利用した圧接を適用してもよいし、これらの組み合わせであってもよい。
【００３８】
図１４は、本発明の実施の形態に係る半導体装置（スタック型半導体装置）を示す図である。スタック型半導体装置は、上述した貫通電極４０を有する複数の半導体チップ８０を含む。複数の半導体チップ８０はスタックされている。上下の貫通電極４０同士あるいは貫通電極４０と電極１４は、ろう材８２によって接合されていてもよい。貫通電極４２の突出部４２の周辺領域には、絶縁層（例えば図７に示す絶縁層１６０）が形成されている。ろう材８２は、絶縁層１６０上に載るようになっているが、半導体チップ８０の第２の面３８には接触しないようになっている。したがって、ろう材８２等によるショートが防止される。また、絶縁層１６０が上述した形状であるため、上下の半導体チップ８０間に、十分なギャップを形成することができる。このギャップには、絶縁材料（例えば接着剤・樹脂・アンダーフィル材）８４を設けることができる。十分なギャップが確保されるため、絶縁材料８４の充填がしやすい。絶縁材料８４によって、貫通電極４０の接合状態が維持又は補強される。本実施の形態に係る半導体装置には、本実施の形態又はその変形例に係る半導体装置の製造方法（図１（Ａ）〜図１３参照）から導くことができる内容を適用することができる。
【００３９】
スタックされた複数の半導体チップ８０のうち１つ（例えば第２の面３８の方向に最も外側の半導体チップ８０）には、貫通電極を有しない半導体チップ９０がスタックされていてもよい。半導体チップ９０の内容は、貫通電極を有しない点を除き、半導体チップ８０の内容が該当する。半導体チップ８０の貫通電極４０は、半導体チップ９０の電極９４に接合してもよい。
【００４０】
スタックされた複数の半導体チップ８０は、配線基板１００に実装されてもよい。スタックされた複数の半導体チップ８０のうち、最も外側の半導体チップ８０は、配線基板（例えばインターポーザ）１００に実装してもよい。その実装にはフェースダウンボンディングを適用してもよい。その場合、第１の面２０の方向に最も外側（例えば最も下側）の貫通電極４０を有する半導体チップ８０が、配線基板１００に実装される。例えば、貫通電極４０の第１の面２０からの突出部又は電極１４を配線パターン１０２に電気的に接続（例えば接合）してもよい。半導体チップ８０と配線基板１００の間には、絶縁材料（例えば接着剤・樹脂・アンダーフィル材）８４を設けてもよい。絶縁材料８４によって、貫通電極４０又は電極１４の接合状態が維持又は補強される。
【００４１】
あるいは、図示しない例として、スタックされた複数の半導体チップ８０を、配線基板１００にフェースアップボンディングしてもよい。その場合、貫通電極４０の第２の面３８からの突出部４２を配線パターン１０２に電気的に接続（例えば接合）してもよい。配線基板１００には、配線パターン１０２に電気的に接続された外部端子（例えばハンダボール）１０４が設けられている。あるいは、半導体チップ８０に応力緩和層を形成し、その上に電極１４から配線パターンを形成し、その上に外部端子を形成してもよい。その他の内容は、上述した製造方法から導くことができる。
【００４２】
図１５には、複数の半導体チップがスタックされてなる半導体装置１が実装された回路基板１０００が示されている。複数の半導体チップは、上述した貫通電極４０によって電気的に接続されている。上述した半導体装置を有する電子機器として、図１６にはノート型パーソナルコンピュータ２０００が示され、図１７には携帯電話３０００が示されている。
【００４３】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】 図１（Ａ）〜図１（Ｄ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】 図２（Ａ）〜図２（Ｄ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】 図３（Ａ）〜図３（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図４】 図４は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図５】 図５は、本発明の実施の形態の第１の変形例を説明する図である。
【図６】 図６は、本発明の実施の形態の第２の変形例を説明する図である。
【図７】 図７は、本発明の実施の形態の第３の変形例を説明する図である。
【図８】 図８は、本発明の実施の形態の第４の変形例を説明する図である。
【図９】 図９は、本発明の実施の形態の第５の変形例を説明する図である。
【図１０】 図１０は、本発明の実施の形態の第６の変形例を説明する図である。
【図１１】 図１１は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１２】 図１２は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１３】 図１３は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１４】 図１４は、本発明の実施の形態に係る半導体装置を示す図である。
【図１５】 図１５は、本発明の実施の形態に係る回路基板を示す図である。
【図１６】 図１６は、本発明の実施の形態に係る電子機器を示す図である。
【図１７】 図１７は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 半導体基板、 １２ 集積回路、 ２０ 第１の面、 ３８ 第２の面、４０ 貫通電極、 ４２ 突出部、 ５０ 絶縁層、 ５２ 第１の絶縁部、５４ 第２の絶縁部

Claims (22)

  1. 半導体基板と、
    前記半導体基板の第１の面に少なくとも一部が作り込まれてなる集積回路と、
    前記半導体基板の前記第１の面に形成された、前記集積回路に電気的に接続された電極と、
    前記第１の面とは反対の第２の面の全面に形成されてなる絶縁層と、
    前記半導体基板の前記第１及び第２の面を貫通し、前記第２の面からの突出部を有する貫通電極と、 を有し、
    前記絶縁層は、前記突出部の周辺領域に形成された第１の絶縁部と、それ以外の第２の絶縁部と、を含み、
    前記第２の絶縁部は、前記第１の絶縁部の最も厚い部分よりも薄く形成されてなる半導体チップ。
  2. 請求項１記載の半導体チップにおいて、
    前記第１の絶縁部は、前記突出部から離れるに従って薄くなるように形成されてなる半導体チップ。
  3. 半導体基板と、
    前記半導体基板の第１の面に少なくとも一部が作り込まれてなる集積回路と、
    前記半導体基板の前記第１の面に形成された、前記集積回路に電気的に接続された電極と、
    前記第１の面とは反対の第２の面の全面に形成されてなる絶縁層と、
    前記半導体基板の前記第１及び第２の面を貫通し、前記第２の面からの突出部を有する貫通電極と、
    を有し、
    前記半導体基板は、前記第２の面において、前記突出部の周辺領域が、それ以外の領域から盛り上がって形成され、
    前記絶縁層は、前記周辺領域上の部分の表面が、それ以外の部分の表面から盛り上がるように形成されてなる半導体チップ。
  4. 請求項１から請求項３のいずれかに記載の半導体チップにおいて、
    前記突出部は、前記絶縁層の最も厚い部分を超える高さとなるように形成されてなる半導体チップ。
  5. 請求項１から請求項３のいずれかに記載の半導体チップにおいて、
    前記突出部は、前記絶縁層の最も厚い部分と同じ高さとなるように形成されてなる半導体チップ。
  6. 半導体基板と、
    前記半導体基板の第１の面に少なくとも一部が作り込まれてなる複数の集積回路と、
    前記半導体基板の前記第１の面に形成された、前記複数の集積回路にそれぞれ電気的に接続された複数の電極と、
    前記第１の面とは反対の第２の面の全面に形成されてなる絶縁層と、
    前記半導体基板の前記第１及び第２の面を貫通し、前記第２の面からの突出部をそれぞれ有する複数の貫通電極と、
    を有し、
    前記絶縁層は、前記突出部の周辺領域にそれぞれ形成された複数の第１の絶縁部と、それ以外の第２の絶縁部と、を含み、
    前記第２の絶縁部は、前記第１の絶縁部の最も厚い部分よりも薄く形成されてなる半導体ウエハ。
  7. 請求項６記載の半導体ウエハにおいて、
    前記第１の絶縁部は、それぞれ、前記突出部から離れるに従って薄くなるように形成されてなる半導体ウエハ。
  8. 半導体基板と、
    前記半導体基板の第１の面に少なくとも一部が作り込まれてなる複数の集積回路と、
    前記半導体基板の前記第１の面に形成された、前記複数の集積回路にそれぞれ電気的に接続された複数の電極と、
    前記第１の面とは反対の第２の面の全面に形成されてなる絶縁層と、
    前記半導体基板の第１及び第２の面を貫通し、前記第２の面からの突出部をそれぞれ有する複数の貫通電極と、
    を有し、
    前記半導体基板は、前記第２の面において、前記突出部の周辺領域が、それ以外の領域から盛り上がって形成され、
    前記絶縁層は、前記周辺領域上の部分の表面が、それ以外の部分の表面から盛り上がるように形成されてなる半導体ウエハ。
  9. 請求項６から請求項８のいずれかに記載の半導体ウエハにおいて、
    それぞれの前記突出部は、前記絶縁層の最も厚い部分を超える高さとなるように形成されてなる半導体ウエハ。
  10. 請求項６から請求項８のいずれかに記載の半導体ウエハにおいて、
    それぞれの前記突出部は、前記絶縁層の最も厚い部分と同じ高さとなるように形成されてなる半導体ウエハ。
  11. スタックされてなる、請求項１から請求項５のいずれかに記載の複数の半導体チップを有し、
    前記複数の半導体チップのうち上下の半導体チップが、前記貫通電極によって電気的に接続されてなる半導体装置。
  12. 請求項１から請求項５のいずれかに記載の半導体チップが実装されてなる回路基板。
  13. 請求項１１記載の半導体装置が実装されてなる回路基板。
  14. 請求項１から請求項５のいずれかに記載の半導体チップを有する電子機器。
  15. 請求項１１記載の半導体装置を有する電子機器。
  16. （ａ）集積回路の少なくとも一部と前記集積回路に電気的に接続された電極が形成された第１の面を有する半導体基板に、前記第１の面及び前記第１の面とは反対の第２の面を貫通して前記第２の面から突出する突出部を有する貫通電極を形成すること、及び、
    （ｂ）前記第２の面の全面に、絶縁層を、前記突出部の周辺領域に形成された第１の絶縁部とそれ以外の第２の絶縁部と、を含むとともに、前記第２の絶縁部が前記第１の絶縁部の最も厚い部分よりも薄くなるように形成すること、
    を含む半導体装置の製造方法。
  17. 請求項１６記載の半導体装置の製造方法において、
    前記第１の絶縁部を、前記突出部から離れるに従って薄くなるように形成する半導体装置の製造方法。
  18. （ａ）集積回路の少なくとも一部と前記集積回路に電気的に接続された電極が形成された第１の面を有する半導体基板に、前記第１の面及び前記第１の面とは反対の第２の面を貫通して前記第２の面から突出する突出部を有する貫通電極を形成すること、及び、
    （ｂ）前記第２の面の全面に絶縁層を形成すること、
    を含み、
    前記半導体基板を、前記第２の面において、前記周辺領域が、それ以外の領域から盛り上がるように形成し、
    前記絶縁層を、前記周辺領域上の部分の表面が、それ以外の部分の表面から盛り上がるように形成する半導体装置の製造方法。
  19. 請求項１６から請求項１８のいずれかに記載の半導体装置の製造方法において、
    前記絶縁層の最も厚い部分を、前記突出部よりも低く形成する半導体装置の製造方法。
  20. 請求項１６から請求項１８のいずれかに記載の半導体装置の製造方法において、
    前記絶縁層を、その最も厚い部分が前記突出部と同じ高さとなるように形成する半導体装置の製造方法。
  21. 請求項１６から請求項２０のいずれかに記載の半導体装置の製造方法において、
    前記半導体基板には、複数の前記集積回路が形成され、それぞれの前記集積回路に対応して前記貫通電極を形成し、
    前記半導体基板を切断することをさらに含む半導体装置の製造方法。
  22. 請求項１６から請求項２１のいずれかに記載の半導体装置の製造方法において、
    前記（ａ）〜（ｂ）工程が終了した複数の前記半導体基板をスタックすること、及び、
    複数の前記半導体基板のうち上下の半導体基板を、前記貫通電極を通して電気的に接続すること、
    をさらに含む半導体装置の製造方法。
JP2003007281A 2003-01-15 2003-01-15 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP4072677B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003007281A JP4072677B2 (ja) 2003-01-15 2003-01-15 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
CNB2004100020232A CN100394601C (zh) 2003-01-15 2004-01-12 半导体芯片、半导体晶片及半导体装置及其制造方法
KR1020040002575A KR100654502B1 (ko) 2003-01-15 2004-01-14 반도체 칩, 반도체 웨이퍼, 반도체 장치 및 그 제조 방법,회로 기판, 및 전자 기기
US10/757,373 US7358602B2 (en) 2003-01-15 2004-01-14 Semiconductor chip, and semiconductor wafer including a variable thickness insulating layer
TW093100929A TWI243468B (en) 2003-01-15 2004-01-14 Semiconductor chip, semiconductor wafer, semiconductor device, and the manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003007281A JP4072677B2 (ja) 2003-01-15 2003-01-15 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JP2004221349A JP2004221349A (ja) 2004-08-05
JP4072677B2 true JP4072677B2 (ja) 2008-04-09

Family

ID=32897424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003007281A Expired - Fee Related JP4072677B2 (ja) 2003-01-15 2003-01-15 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (5)

Country Link
US (1) US7358602B2 (ja)
JP (1) JP4072677B2 (ja)
KR (1) KR100654502B1 (ja)
CN (1) CN100394601C (ja)
TW (1) TWI243468B (ja)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1515364B1 (en) 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
JP2006066412A (ja) * 2004-08-24 2006-03-09 Mitsubishi Electric Corp 半導体装置および半導体装置製造方法
US7491582B2 (en) 2004-08-31 2009-02-17 Seiko Epson Corporation Method for manufacturing semiconductor device and semiconductor device
US7262495B2 (en) * 2004-10-07 2007-08-28 Hewlett-Packard Development Company, L.P. 3D interconnect with protruding contacts
JP4063277B2 (ja) * 2004-12-21 2008-03-19 セイコーエプソン株式会社 半導体装置の製造方法
JP4349278B2 (ja) * 2004-12-24 2009-10-21 セイコーエプソン株式会社 半導体装置の製造方法
CN100456474C (zh) * 2005-06-24 2009-01-28 精工爱普生株式会社 半导体装置、半导体装置的制造方法及电子设备
JP4847072B2 (ja) * 2005-08-26 2011-12-28 本田技研工業株式会社 半導体集積回路装置およびその製造方法
US7772115B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
KR100703012B1 (ko) * 2006-01-24 2007-04-09 삼성전자주식회사 반도체 패키지, 반도체 스택 패키지, 패키지들을 제조하는방법
JP4768491B2 (ja) * 2006-03-30 2011-09-07 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
KR100830581B1 (ko) * 2006-11-06 2008-05-22 삼성전자주식회사 관통전극을 구비한 반도체 소자 및 그 형성방법
US7791199B2 (en) * 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
EP1962344B1 (en) * 2007-02-25 2012-03-28 Samsung Electronics Co., Ltd Electronic device packages and methods of formation
CN101675516B (zh) * 2007-03-05 2012-06-20 数字光学欧洲有限公司 具有通过过孔连接到前侧触头的后侧触头的芯片
KR100843240B1 (ko) * 2007-03-23 2008-07-03 삼성전자주식회사 웨이퍼 레벨 스택을 위한 반도체 소자 및 웨이퍼 레벨스택을 위한 반도체 소자의 관통전극 형성방법
JP2009010178A (ja) * 2007-06-28 2009-01-15 Disco Abrasive Syst Ltd ウェーハの加工方法
JP5302522B2 (ja) * 2007-07-02 2013-10-02 スパンション エルエルシー 半導体装置及びその製造方法
KR101538648B1 (ko) * 2007-07-31 2015-07-22 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
KR101387701B1 (ko) * 2007-08-01 2014-04-23 삼성전자주식회사 반도체 패키지 및 이의 제조방법
JP5346510B2 (ja) * 2007-08-24 2013-11-20 本田技研工業株式会社 貫通配線構造
KR100963618B1 (ko) 2007-11-30 2010-06-15 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
JP4939452B2 (ja) * 2008-02-07 2012-05-23 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US20090212381A1 (en) * 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US20100053407A1 (en) * 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
US7745920B2 (en) * 2008-06-10 2010-06-29 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
IT1391239B1 (it) * 2008-08-08 2011-12-01 Milano Politecnico Metodo per la formazione di bump in substrati con through via
US8030780B2 (en) * 2008-10-16 2011-10-04 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
KR101002680B1 (ko) 2008-10-21 2010-12-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US8330256B2 (en) * 2008-11-18 2012-12-11 Seiko Epson Corporation Semiconductor device having through electrodes, a manufacturing method thereof, and an electronic apparatus
US8513119B2 (en) 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
US20100171197A1 (en) * 2009-01-05 2010-07-08 Hung-Pin Chang Isolation Structure for Stacked Dies
US8198172B2 (en) * 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
JP5330863B2 (ja) * 2009-03-04 2013-10-30 パナソニック株式会社 半導体装置の製造方法
US8791549B2 (en) 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
US8399987B2 (en) 2009-12-04 2013-03-19 Samsung Electronics Co., Ltd. Microelectronic devices including conductive vias, conductive caps and variable thickness insulating layers
US8466059B2 (en) 2010-03-30 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer interconnect structure for stacked dies
US8896136B2 (en) * 2010-06-30 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark and method of formation
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8685793B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Chip assembly having via interconnects joined by plating
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
KR101059490B1 (ko) 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
KR101688006B1 (ko) * 2010-11-26 2016-12-20 삼성전자주식회사 반도체 장치
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
KR101215648B1 (ko) * 2011-02-11 2012-12-26 에스케이하이닉스 주식회사 반도체 칩 및 그 제조방법
US8836137B2 (en) 2012-04-19 2014-09-16 Macronix International Co., Ltd. Method for creating a 3D stacked multichip module
US8900994B2 (en) 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
US8742591B2 (en) * 2011-12-21 2014-06-03 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer in notches around conductive TSV for stress relief
KR101896517B1 (ko) 2012-02-13 2018-09-07 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
KR101867961B1 (ko) 2012-02-13 2018-06-15 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
KR101344978B1 (ko) 2012-05-31 2013-12-24 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 관통 전극 노출 방법 및 그 구조
US8952542B2 (en) * 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US20140199833A1 (en) * 2013-01-11 2014-07-17 Applied Materials, Inc. Methods for performing a via reveal etching process for forming through-silicon vias in a substrate
US8987914B2 (en) 2013-02-07 2015-03-24 Macronix International Co., Ltd. Conductor structure and method
US8993429B2 (en) 2013-03-12 2015-03-31 Macronix International Co., Ltd. Interlayer conductor structure and method
US9117526B2 (en) 2013-07-08 2015-08-25 Macronix International Co., Ltd. Substrate connection of three dimensional NAND for improving erase performance
US9070447B2 (en) 2013-09-26 2015-06-30 Macronix International Co., Ltd. Contact structure and forming method
US8970040B1 (en) 2013-09-26 2015-03-03 Macronix International Co., Ltd. Contact structure and forming method
US9343322B2 (en) 2014-01-17 2016-05-17 Macronix International Co., Ltd. Three dimensional stacking memory film structure
US10163705B2 (en) * 2014-04-28 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Profile of through via protrusion in 3DIC interconnect
US9196628B1 (en) 2014-05-08 2015-11-24 Macronix International Co., Ltd. 3D stacked IC device with stepped substack interlayer connectors
US9721964B2 (en) 2014-06-05 2017-08-01 Macronix International Co., Ltd. Low dielectric constant insulating material in 3D memory
US9373564B2 (en) 2014-08-07 2016-06-21 Industrial Technology Research Institute Semiconductor device, manufacturing method and stacking structure thereof
TWI556385B (zh) * 2014-08-07 2016-11-01 財團法人工業技術研究院 半導體元件、製作方法及其堆疊結構
TWI581325B (zh) * 2014-11-12 2017-05-01 精材科技股份有限公司 晶片封裝體及其製造方法
US9379129B1 (en) 2015-04-13 2016-06-28 Macronix International Co., Ltd. Assist gate structures for three-dimensional (3D) vertical gate array memory structure
US10418311B2 (en) * 2017-03-28 2019-09-17 Micron Technology, Inc. Method of forming vias using silicon on insulator substrate
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100201045B1 (ko) 1996-02-05 1999-06-15 포만 제프리 엘 전기적 접속을 위한 도전성 복합물 및 이를 이용한 방법
JPH09312295A (ja) 1996-03-21 1997-12-02 Matsushita Electric Ind Co Ltd バンプ形成体及びバンプの形成方法
JP2861965B2 (ja) 1996-09-20 1999-02-24 日本電気株式会社 突起電極の形成方法
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
JP4011695B2 (ja) * 1996-12-02 2007-11-21 株式会社東芝 マルチチップ半導体装置用チップおよびその形成方法
EP1061578A4 (en) 1998-12-16 2001-07-18 Seiko Epson Corp SEMICONDUCTOR CHIP, SEMICONDUCTOR DEVICE, CIRCUIT BOARD AND ELECTRONIC EQUIPMENT AND METHODS OF PRODUCING THE SAME
JP3792954B2 (ja) 1999-08-10 2006-07-05 株式会社東芝 半導体装置の製造方法
KR100345075B1 (ko) 1999-12-16 2002-07-20 주식회사 하이닉스반도체 칩 사이즈 패키지
JP3736607B2 (ja) 2000-01-21 2006-01-18 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4479050B2 (ja) * 2000-04-20 2010-06-09 パナソニック株式会社 固体電解コンデンサ
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP3951091B2 (ja) 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
US6693358B2 (en) * 2000-10-23 2004-02-17 Matsushita Electric Industrial Co., Ltd. Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device
US6734463B2 (en) * 2001-05-23 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a window
JP4703061B2 (ja) * 2001-08-30 2011-06-15 富士通株式会社 薄膜回路基板の製造方法およびビア形成基板の形成方法
JP4110390B2 (ja) * 2002-03-19 2008-07-02 セイコーエプソン株式会社 半導体装置の製造方法
US6642081B1 (en) * 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
US6943056B2 (en) * 2002-04-16 2005-09-13 Renesas Technology Corp. Semiconductor device manufacturing method and electronic equipment using same
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3908146B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
JP4213478B2 (ja) * 2003-01-14 2009-01-21 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004221348A (ja) * 2003-01-15 2004-08-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3646719B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3646720B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4983049B2 (ja) * 2005-06-24 2012-07-25 セイコーエプソン株式会社 半導体装置および電子機器

Also Published As

Publication number Publication date
TW200425464A (en) 2004-11-16
US7358602B2 (en) 2008-04-15
JP2004221349A (ja) 2004-08-05
KR20040066018A (ko) 2004-07-23
US20040188822A1 (en) 2004-09-30
KR100654502B1 (ko) 2006-12-05
CN1518105A (zh) 2004-08-04
TWI243468B (en) 2005-11-11
CN100394601C (zh) 2008-06-11

Similar Documents

Publication Publication Date Title
JP4072677B2 (ja) 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP3646719B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3646720B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20040192033A1 (en) Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument
JP4110390B2 (ja) 半導体装置の製造方法
JP3918935B2 (ja) 半導体装置の製造方法
US10923465B2 (en) Semiconductor device having stacked semiconductor chips and method for fabricating the same
JP4129643B2 (ja) 半導体装置の製造方法
JP4361820B2 (ja) ウエハーレベルパッケージ、マルチ積層パッケージ及びその製造方法
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
JP3778256B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4155154B2 (ja) 半導体装置、回路基板、及び電子機器
JP4009846B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4324768B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3945493B2 (ja) 半導体装置及びその製造方法
JP3698160B2 (ja) 半導体装置の製造方法
JP2004221350A (ja) 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004221351A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005123601A (ja) 半導体装置の製造方法、半導体装置、及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050318

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4072677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120201

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140201

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees