JP5346510B2 - 貫通配線構造 - Google Patents

貫通配線構造 Download PDF

Info

Publication number
JP5346510B2
JP5346510B2 JP2008179273A JP2008179273A JP5346510B2 JP 5346510 B2 JP5346510 B2 JP 5346510B2 JP 2008179273 A JP2008179273 A JP 2008179273A JP 2008179273 A JP2008179273 A JP 2008179273A JP 5346510 B2 JP5346510 B2 JP 5346510B2
Authority
JP
Japan
Prior art keywords
wiring
wafer
bump
separation
wiring portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008179273A
Other languages
English (en)
Other versions
JP2009055003A (ja
Inventor
孝則 前橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Publication of JP2009055003A publication Critical patent/JP2009055003A/ja
Application granted granted Critical
Publication of JP5346510B2 publication Critical patent/JP5346510B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、貫通配線構造に関し、特に、複数枚のウエハが貼り合わされてなる半導体装置に好適に用いられる貫通配線構造に関する。
従来より、２枚以上のウエハを積層し、その間を埋込配線で電気的に接続した構成の３次元半導体集積回路装置が知られている。例えば特許文献１には、以下に示す製造方法によって得られる半導体装置が開示されている。
まず、積層する一方のウエハにトレンチ（深溝）を形成し、トレンチ内部を熱酸化した後、そのトレンチ内に導体としてポリシリコンを埋め込んで埋込配線を形成する。その後、埋込配線が露出するまでウエハを薄型化し、ウエハの裏面の埋込配線の位置に裏面バンプを形成する。その後、このウエハの裏面バンプと、積層するためのもう一方のウエハの表面に形成された表面バンプとを積層し、積層された２枚のウエハ間に絶縁性接着剤を注入することにより３次元半導体集積回路装置を製造する。
また、複数枚の基板を貼り合わせて、各々の基板に形成された半導体回路部を互いに電気的に接続することで所望の半導体回路を構成する半導体装置としては、例えば特許文献２に記載のものがある。特許文献２に記載の半導体装置では、上側の基板の半導体回路部と下側の基板の半導体回路部とは、上側の基板の裏面から露出する貫通配線部と下側の基板の主面のバンプとを接触した状態で接合することで互いに電気的に接続されている。
また、近年、半導体装置のより一層の微細化が進められている。
特開平１１−２６１０００号公報 特開２００７−５９７６９号公報
しかしながら、従来の複数枚のウエハが貼り合わされてなる半導体装置では、ウエハ間の電気的な接続における電気抵抗値が高かったり、電気抵抗値のバラツキが大きかったりして、ウエハ間の電気的な接続における信頼性が十分に得られない場合があった。また、従来の複数枚のウエハが貼り合わされてなる半導体装置では、ウエハ間を電気的に接続している接続部の強度が不十分で、ウエハ間の電気的な接続における安定性が十分に得られない場合があった。
このため、従来の複数枚のウエハが貼り合わされてなる半導体装置では、ウエハ間の電気的な接続における信頼性および安定性を向上させることが要求されていた。特に、半導体装置を微細化するために、ウエハ間を電気的に接続している接続部の横断面の面積を小さくした場合には、ウエハ間の電気的な接続における信頼性および安定性が不十分になりやすいため、問題となっていた。
本発明は、このような事情に鑑みてなされたものであり、ウエハ間を電気的に接続している接続部の横断面の面積を小さくした場合であっても、ウエハ間の電気的な接続において優れた信頼性および安定性を有する半導体装置が得られる貫通配線構造を提供することを課題としている。
本発明者は、上記の目的を達成するために、ウエハ間を電気的に接続している接続部の接触状態に着目して検討して鋭意研究を重ね、ウエハ間を電気的に接続している接続部における接触面積の増加を可能とした本発明の貫通配線構造を見出した。
本発明の貫通配線構造は、素子（例えば、実施形態におけるＭＯＳ・ＦＥＴ６）の形成された基板（例えば、実施形態における基板１ＳＡ，１ＳＢ）からなる複数枚のウエハ（例えば、実施形態におけるウエハ１ＷＡ，１ＷＢ）が貼り合わされてなり、各ウエハにおける別のウエハとの貼り合わせ面（例えば、実施形態における貼り合わせ面３０ａ、３０ｂ）には電気信号接続部（例えば、実施形態における貫通配線部９２、バンプ２６）が設けられ、前記電気信号接続部と、対向する別のウエハに設けられた前記電気信号接続部とが電気的に接続されることにより所望の半導体回路（例えば、実施形態におけるＭＯＳ・ＦＥＴ６、貫通配線部９、バンプ２６）が形成されている半導体装置の貫通配線構造において、対向する電気信号接続部同士のうち一方が、前記ウエハの一方の面と他方の面とを導通させる貫通配線部（例えば、実施形態における貫通配線部９２）であり、前記貫通配線部が、前記貼り合わせ面（例えば、実施形態における貼り合わせ面３０ａ）から突出して突出する貫通突出部（例えば、実施形態における貫通突出部９２ａ）を有し、前記貫通突出部が、対向配置されて前記貼り合わせ面から前記別のウエハに向かって延びる配線側壁対（例えば、実施形態における配線側壁対９２ｂ、９２ｂ）を有し、前記対向する電気信号接続部同士のうち他方が、バンプ（例えば、実施形態におけるバンプ２６）であり、前記貫通配線部の端部（例えば、実施形態における端部９２ｃ）が、前記バンプ内に食い込んでおり、前記配線側壁対の間に、前記バンプが挟み込まれていることを特徴とする。
また、上記の本発明の貫通配線構造においては、前記貼り合わせ面に、前記貫通配線部を取り囲む分離部（例えば、実施形態における貫通分離部５１）が前記貼り合わせ面から突出して設けられ、前記貫通配線部と前記分離部とが一体化されており、前記貫通配線部の端部が、前記分離部の端部から突出して形成され、前記貫通配線部の端部（例えば、実施形態における端部９２ｃ）が、前記バンプ内に食い込んでいるとともに、前記分離部が前記バンプ内に食い込んでいることを特徴とする。
また、上記の本発明の貫通配線構造においては、前記貼り合わせ面に、前記貫通配線部を取り囲む分離部（例えば、実施形態における貫通分離部５）が前記貼り合わせ面から突出して設けられ、前記貫通配線部と前記分離部とが離間して配置され、前記分離部が、対向配置されて前記貼り合わせ面から前記別のウエハに向かって延びる分離側壁対（例えば、実施形態における分離側壁対５１ａ、５１ｂ）を有し、前記分離側壁対の間に、前記バンプが挟み込まれていることを特徴とする。
また、上記の本発明の貫通配線構造においては、前記貫通配線部が、２つのコ字状形状の横断面を有する配線部からなるもの、または長方形の横断面を有する２つの平行に配置された配線部からなるものであることを特徴とするものとすることができる。
本発明の貫通配線構造によれば、対向する電気信号接続部同士のうち一方が、前記貼り合わせ面から突出する貫通突出部を有し、前記ウエハの一方の面と他方の面とを導通させる貫通配線部であり、前記対向する電気信号接続部同士のうち他方が、バンプであり、前記貫通配線部の端部が、前記バンプ内に食い込んでいるものであるので、貫通配線部の端部がバンプを構成する導電部材に取り囲まれたものとなる。よって、貫通配線部の横断面の面積を非常に小さくした場合であっても、バンプの深さ方向において貫通配線部とバンプとの接触面積を増やすことができるので、貫通配線部とバンプとが確実に面接触される。
したがって、本発明の貫通配線構造は、貫通配線部とバンプとの面接触によってウエハ間が電気的に接続されたものとなり、ウエハ間の電気的な接続における電気抵抗値が十分に低く、電気抵抗値のバラツキが小さいものとなるとともに、貫通配線部とバンプとからなる接続部の接続強度が十分に高いものとなり、ウエハ間の電気的な接続における信頼性および安定性に優れ、歩留まりよく製造できるものとなる。
また、本発明によれば、貫通配線部とバンプとの接触面積を十分に確保することができるので、貫通配線部とバンプとの接続部が複数設けられた半導体装置である場合に、接続部の数を少なくすることができ、半導体装置の微細化を図ることができる。
次に、本発明を図面を用いて詳細に説明する。
「第１実施形態」
図１〜図１９は、本発明の貫通配線構造を説明するための図である。図１および図２は、本発明の貫通配線構造を構成する電気信号接続部の形状を説明するための図である。また、図１８は、本発明の貫通配線構造を備える半導体装置の一例を示した要部断面図であり、図３〜図１７は、図１８に示す半導体装置の製造工程を説明するための図であり、図１９は、図１８に示す半導体装置の製造工程を説明するためのフロー図である。
図１８に示す本実施形態の半導体装置は、上側のウエハ１ＷＡと下側のウエハ１ＷＢとが貼り合わされてなるものである。上側のウエハ１ＷＡにおける下側のウエハ１ＷＢと対向する貼り合わせ面３０ａには、貫通配線部９２からなる電気信号接続部が設けられている。貫通配線部９２は、上側のウエハ１ＷＡを構成する基板１ＳＡを貫通して形成され、上側のウエハ１ＷＡの厚さ方向に互いに反対側となる主面（一方の面、図１８においては上面）と裏面（他方の面、図１８においては下面）とを導通させるためのものである。また、下側のウエハ１ＷＢにおける上側のウエハ１ＷＡと対向する貼り合わせ面３０ｂには、バンプ２６からなる電気信号接続部が設けられている。そして、図１８に示す半導体装置では、対向して配置された上側のウエハ１ＷＡの貫通配線部９２の端部９２ｃ（図１参照）と下側のウエハ１ＷＢのバンプ２６とが電気的に接続されることにより、各ウエハ１ＷＡ、１ＷＢを構成する基板１ＳＡ、１ＳＢに設けられたＭＯＳ・ＦＥＴ６を備えた所望の半導体回路が形成されている。
また、図１８に示すように、上下のウエハ１ＷＡ，１ＷＢの貼り合わせ面３０ａ、３０ｂ間の隙間には、絶縁性の接着剤３０が注入されている。この接着剤３０により、上下のウエハ１ＷＡ，１ＷＢ間の機械的強度が確保されている。なお、本実施形態においては、接着剤３０が貫通分離部５１の枠内にまで入り込んでいる場合を例示しているが、接着剤として絶縁性の接着剤３０を用いているので、半導体回路の特性には何ら支障をきたさない。
また、図１８に示す半導体装置において符号５１は、基板１ＳＡを貫通する絶縁膜からなる貫通分離部（分離部）である。図１８に示すように、貫通分離部５１は、貼り合わせ面３０ａから突出して設けられている。貫通分離部５１は、電気信号接続部である各貫通配線部９２を個別に取り囲む形状とされており、貫通分離部５１と貫通配線部９２とが一体化されている。
貫通配線部９２は、図１８に示すように、配線１５ａ，１５ｂ，１５ｃを介してボンディングパッドＢＰやＭＯＳ・ＦＥＴ６と電気的に接続されている。
また、バンプ２６は、下側のウエハ１ＷＢの貼り合わせ面３０ｂから突出して形成されており、図１８に示すように、下側のウエハ１ＷＢの最上の配線層１５ｃと電気的に接続されている。
バンプ２６の硬度は、貫通配線部９２の硬度と比較して低いことが好ましい。バンプ２６の硬度が貫通配線部９２の硬度よりも低いと、低い加圧力でウエハ１ＷＡ，１ＷＢを貼り合わせることができ、ウエハ１ＷＡ，１ＷＢを貼り合わせる際の加圧力によって貫通配線部９２が折れることを防止できるとともに、貫通配線部９２の端部９２ｃをバンプ２６内に確実に食い込ませることができる。
バンプ２６の硬度を貫通配線部９２の硬度と比較して低いものとするには、例えば、バンプ２６をインジウム（Ｉｎ）、インジウムの表面に金を複合化したもの（Ｉｎ/Ａｕ）あるいは錫（Ｓｎ）などの導電材料からなるものとし、貫通配線部９２を銅やタングステンなどの導電材料からなるものとすることが好ましい。
ここで、図１８に示す貫通分離部５１および貫通配線部９２の形状について図１および図２を用いて説明する。図１は、図１８に示す半導体装置を構成する上側のウエハ１ＷＡの貼り合わせ面３０ａ近傍のみを示した拡大縦断面図であり、図２（ａ）は半導体装置の貫通配線部９２およびバンプ２６のみを示した拡大横断面図である。なお、図１に示す縦断面図は、図２（ａ）のＣ−Ｃ線に対応しており、図２（ａ）に示す横断面図（平面図）は、図１のＡ−Ａ線に対応している。
図１および図２（ａ）に示すように、図１８に示す貫通配線部９２は、２つのコ字状形状の横断面を有する配線部９２ｄ、９２ｄからなる。２つの配線部９２ｄ、９２ｄは、図２（ａ）の横断面図に示されるように、コ字状形状の開口された側を対向させて図２（ａ）の横断面図において上下左右対称に配置されている。図１に示すように、各配線部９２ｄ、９２ｄは、貼り合わせ面３０ａから突出している貫通突出部９２ａを有している。貫通突出部９２ａは、対向配置されて貼り合わせ面３０ａから下側のウエハ１ＷＢに向かって延びる配線側壁対９２ｂ、９２ｂを有している。また、図１に示すように、貫通配線部９２の端部９２ｃは、バンプ２６内に食い込んでおり、貫通配線部９２の配線側壁対９２ｂ、９２ｂの間に、バンプ２６が挟み込まれている。そして、貫通配線部９２の端部９２ｃの底面および側面がバンプ２６と接触されている。
また、図１に示すように、図１８に示す貫通分離部５１は、各配線部９２ｄの外周面に接して設けられており、貫通分離部５が各配線部９２ｄを被服するように取り囲んでいる。また、貫通分離部５１は、貼り合わせ面３０ａから突出して設けられている。貫通分離部５１の貼り合わせ面３０ａから突出している長さは、貫通配線部９２の貫通突出部９２ａよりも短くなっており、貫通配線部９２の各配線部９２ｄの端部９２ｃが、貫通分離部５１の端部から突出して形成されている。
なお、図２（ａ）に示す例においては、貫通配線部９２は、２つのコ字状形状の横断面を有する配線部９２ｄ、９２ｄからなるものとされているが、貫通配線部の横断面の形状は、図２（ａ）に示す例に限定されるものではなく、例えば、図２（ｂ）〜図２（ｄ）に示す形状としてもよい。
図２（ｂ）〜図２（ｄ）は、貫通配線部の形状の他の例を示した図であり、図１８に示す半導体装置の貫通配線部およびバンプ２６のみを示した拡大横断面図である。なお、図２（ｂ）〜図２（ｄ）に示す横断面図（平面図）は、図１のＡ−Ａ線に対応しており、図１に示す縦断面図は、図２（ｂ）〜図２（ｄ）のＣ−Ｃ線に対応している。
図２（ｂ）に示す貫通配線部９３は、２つのＬ字状形状の横断面を有する配線部９３ｄ、９３ｄからなるものとされている。２つのＬ字状形状の配線部９３ｄ、９３ｄは、図２（ｂ）の横断面図に示されるように、中心に略正方形の間隔を空けて略正方形の間隔の対角線に対して対称に配置されている。
図２（ｃ）に示す貫通配線部９４の横断面は、正方形の環状形状とされている。なお、図２（ｃ）に示す貫通配線部９４の横断面に代えて、長方形や平行四辺形からなる環状形状とされていてもよい。
図２（ｄ）に示す貫通配線部９５の横断面は、円形の環状形状とされている。なお、図２（ｄ）に示す例においては、貫通配線部９５の横断面は、円形の環状形状とされているが、１つまたは複数の円弧形からなる形状とされていてもよい。
また、図１８に示す半導体装置において、上側のウエハ１ＷＡは、例えば平面略円形状の薄板からなる。上側のウエハ１ＷＡを構成する基板１ＳＡは、例えばｎ型またはｐ型のシリコン（Ｓｉ）単結晶からなる。図１８に示すように、基板１ＳＡの主面（すなわち、ウエハ１ＷＡの主面）には、素子分離用の溝型の分離部２が形成されている。この溝型の分離部２は、例えば酸化シリコン（ＳｉＯ２）のような絶縁膜２ｂを埋め込むことで形成されている。この分離部２によって基板１ＳＡの主面の活性領域が規定されている。
また、溝型の分離部２で囲まれた活性領域内には、例えばＭＯＳ・ＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）６のような半導体回路を構成する素子が形成されている。ＭＯＳ・ＦＥＴ６は、ソースおよびドレイン用の半導体領域６ａと、ゲート絶縁膜６ｂと、ゲート電極６ｃとを有している。ソースおよびドレイン用の半導体領域６ａは、基板１ＳＡに所望の不純物（ｎチャネル型のＭＯＳ・ＦＥＴ６であれば、例えばリン（Ｐ）またはヒ素（Ａｓ）、ｐチャネル型のＭＯＳ・ＦＥＴ６であればホウ素（Ｂ））が添加されることで形成されている。ゲート絶縁膜６ｂは、例えば酸化シリコンからなり、基板１ＳＡの主面上に形成されている。ゲート電極６ｃは、例えば低抵抗なポリシリコンからなり、ゲート絶縁膜６ｂ上に形成されている。なお、基板１ＳＡの活性領域の主面上の絶縁膜７は、例えば酸化シリコンのような絶縁膜からなる。
なお、図１８に示すＭＯＳ・ＦＥＴ６に代えて、例えばバイポーラトランジスタやダイオード等のような他の能動素子が形成されていても良い。また、ＭＯＳ・ＦＥＴ６に代えて、抵抗（拡散抵抗やポリシリコン抵抗）、キャパシタおよびインダクタ等のような受動素子を形成しても良い。
また、図１８において、符号８ａ、８ｂ，８ｃ，８ｄは層間絶縁膜、符号１０は表面保護膜、符号１５ａ，１５ｂ，１５ｃは配線、符号１６ａ，１６ｂ，１６ｃ，１６ｄはプラグをそれぞれ示している。層間絶縁膜８ａ、８ｂ，８ｃ，８ｄは、例えば酸化シリコンからなる。配線１５ａ〜１５ｃおよびプラグ１６ａ〜１６ｄは、例えばタングステン（Ｗ）、アルミニウム（Ａｌ）または銅（Ｃｕ）等のような金属からなる。第１層目の配線１５ａは、プラグ１６ａを通じてＭＯＳ・ＦＥＴ６のソースおよびドレイン用の半導体領域６ａやゲート電極６ｃと電気的に接続されている他、プラグ１６ｂを通じて貫通配線部９と電気的に接続されている。表面保護膜１０は、例えば酸化シリコン膜の単体膜または酸化シリコンとその上に堆積された窒化シリコン膜との積層膜で形成されている。この表面保護膜１０の一部には、第３層目の配線１５ｃの一部が露出する開口部１７が形成されている。そして、平面視したときに開口部１７から露出された配線１５ｃ部分が、ボンディングパッドＢＰとされている。なお、図１８には示していないが、ウエハ１ＷＡの主面上のボンディングパッドＢＰに接続されるようにバンプが形成されていても良い。
また、図１８に示す半導体装置において、下側のウエハ１ＷＢの構成は、上側のウエハ１ＷＡとほぼ同じであるが、下側のウエハ１ＷＢには、貫通分離部５１および貫通配線部９２が形成されていない。また、上側のウエハ１ＷＡと異なり、下側のウエハ１ＷＢの主面上に形成された開口部１７上には、開口部１７を通じてボンディングパッドＢＰに電気的に接続されたバンプ下地導体パターン２５が形成されている。また、バンプ下地導体パターン２５上には、バンプ２６が形成されている。
次に、図３〜図１７および図１９を用いて、図１８に示す半導体装置の製造工程を説明する。
最初に上側のウエハの製造工程（図１９における１層目の上側ウエハの製造工程）を説明する。まず、上側のウエハ１ＷＡを用意（図１９の工程１００Ａ）し、図３に示すように、基板１ＳＡの主面（すなわち、ウエハ１ＷＡの主面）に、素子分離用の溝型の分離部２を形成する（図１９の工程１０１Ａ）。
次に、図３に示すように、基板１ＳＡの上記溝型の分離部２で囲まれた活性領域内に、例えばソースおよびドレイン用の半導体領域６ａと、ゲート絶縁膜６ｂと、ゲート電極６ｃとを有するＭＯＳ・ＦＥＴ６のような素子を形成する（図１９の工程１０３Ａ）。次に、基板１ＳＡの活性領域の主面上に、例えば酸化シリコンのような絶縁膜からなる絶縁膜７を形成する。
その後、基板１ＳＡの主面上に、例えば酸化シリコンからなる絶縁膜をＣＶＤ法等によって堆積し、その絶縁膜の上面を平坦化することにより、図４に示す層間絶縁膜８ａを形成する。
次に、基板１ＳＡに貫通分離部５１を形成する。まず、基板１ＳＡの主面上に、レジスト膜を回転塗布法等により塗布した後、露光および現像を施すことにより、図４に示すように、基板１ＳＡの主面上にレジストパターンＲＡを形成する。
続いて、レジストパターンＲＡをエッチングマスクとして、そこから露出する層間絶縁膜８ａ、絶縁膜７、基板１ＳＡをエッチングすることにより、図５に示すように、基板１ＳＡに深い分離溝５ａを形成する。深い分離溝５ａは、図５に示すように、基板１ＳＡの主面から、その主面に対して交差する方向に沿って延びており、素子分離用の分離溝２ａよりも深い位置で終端している。
続いて、レジストパターンＲＡを除去し、深い分離溝５ａの内側面および底面に、例えば酸化シリコン（ＳｉＯ２）からなる絶縁膜をＣＶＤ(Chemical Vapor Deposition)法等により堆積し、図６および図７に示すように、貫通分離部５１が形成する（図１９の工程１０２Ａ）。貫通分離部５１を構成する絶縁膜は、図６に示すように、深い分離溝５ａの内側面および底面に形成されており、深い分離溝５ａの中央部には貫通分離部５１に囲まれた平面視コ字状の溝からなる空間９ａが形成されている。図６は、図７のＡ−Ａ線の断面図を示している。なお、図７は平面図であるが図面を見易くするために貫通分離部５１にハッチングを付した。
次に、貫通配線部９２を形成する。まず、ＣＶＤ法等によって基板１ＳＡの主面上に堆積することにより、深い分離溝５ａ内の貫通分離部５１に囲まれた空間９ａ内に導電材料を埋め込む。続いて、深い分離溝５ａの外部に形成された余分な導電材料を、ＣＭＰ法等により研磨して除去し、深い分離溝５ａ内のみに導電材料が残されるようにする。このことにより、図８および図９に示すように、貫通配線部９２の配線部９２ｄ、９２ｄとなる導電部が形成される（図１９の工程１０４Ａ）。
なお、貫通配線部９２の配線部９２ｄ、９２ｄとなる導電部は、ＣＶＤ法によって形成できるが、メッキ法などにより形成してもよく、形成方法は特に限定されない。
図８は、図９のＡ−Ａ線の断面図を示している。なお、図９は平面図であるが図面を見易くするために貫通分離部５１および貫通配線部９２にハッチングを付した。図９および図２（ａ）に示すように、貫通配線部９２は、２つのコ字状形状の横断面を有する配線部９２ｄ、９２ｄからなり、貫通分離部５１が、配線部９２ｄ、９２ｄの外周部を被服するように取り囲んでおり、貫通分離部５１と貫通配線部９２とが一体化されている。
次に、図１０に示すように、基板１ＳＡの主面上に半導体装置の通常の配線形成方法により、層間絶縁膜８ｂ，８ｃ，８ｄ、表面保護膜１０、配線１５ａ，１５ｂ，１５ｃ、プラグ１６ａ，１６ｂ，１６ｃ，１６ｄ、開口部１７、ボンディングパッドＢＰを形成し、多層配線層を形成する（図１９の工程１０５Ａ）。
その後、図１１に示すように、ウエハ１ＷＡの主面上に接着用シート２０を介してガラス支持基板２１を貼り付け、ウエハ１ＷＡに対して薄型化処理を施す（図１９の工程１０７Ａ）。本実施形態のウエハ１ＷＡの薄型化処理は、下記のような第１薄型化処理および第２薄型化処理を有している。
図１２に示す破線は、第１薄型化処理の前の基板１ＳＡを示している。第１薄型化処理では、図１２に示すように、ウエハ１ＷＡの主面にガラス支持基板２１を固着した状態で、ウエハ１ＷＡの裏面（すなわち、基板１ＳＡの裏面）を所望の厚さになるまで研削する。第１薄型化処理は、研削で例示されるように機械的な要素による薄型化処理である。第１薄型化処理は、貫通分離部５１に達しない状態（すなわち、貫通分離部５１がウエハ１ＷＡの裏面から露出されない状態）で処理を終了する。
第２薄型化処理では、ウエハ１ＷＡの主面にガラス支持基板２１を固着した状態で、ウエハ１ＷＡの裏面をエッチング（ウエットエッチング、ドライエッチングもしくは両方）する。図１３に示す破線は、第２薄型化工程の前の基板１ＳＡを示している。
まず、ウエハ１ＷＡの裏面を、ウエハ１ＷＡをエッチングする薬液に浸し、基板１ＳＡをウエットエッチングする。このことにより、図１３に示すように、ウエハ１ＷＡの裏面から貫通分離部５１を露出させる。
次に、ウエハ１ＷＡの裏面を、貫通分離部５１をエッチングする薬液に浸し、ウエハ１ＷＡの裏面から露出した貫通分離部５１をウエットエッチングする。このことにより、図１４に示すように、ウエハ１ＷＡの裏面から貫通配線部９２の端部９２ｃを露出させる。
最後に、ウエハ１ＷＡの裏面をエッチングする薬液に浸してウエハ１ＷＡの裏面から貫通分離部５１および貫通配線部９２の一部を露出させる。
図１５は、第２薄型化処理後の上側のウエハ１ＷＡの要部断面図である。第２薄型化処理後の上側のウエハ１ＷＡでは、貫通分離部５１および貫通配線部９２の下部の一部が、貼り合わせ面３０ａである第２薄型化処理後のウエハ１ＷＡの裏面から所望の長さだけ突出している。
第２薄型化処理により、貫通配線部９２の各配線部９２ｄ、９２ｄは、その側面方向では貫通分離部５１により基板１ＳＡとの分離が行われ、貫通配線部９２の各配線部９２ｄ、９２ｄの下部では、貫通配線部９２が露出されることにより基板１ＳＡとの分離が行われ、完全に基板１ＳＡから電気的に分離される。また、この段階で深い分離溝５ａは、基板１ＳＡの主裏面間を貫通する孔になる。
なお、上記の例では、ウエハ１ＷＡの薄型化処理において、第１薄型化処理（研削）、第２薄型化処理（エッチング）を順に行う場合について説明したが、例えば第１薄型化処理（研削）を行わなくても良い。
また、第２薄膜化処理として、３段階のエッチング処理を行う場合を例に挙げて説明したが、基板１ＳＡと貫通分離部５１とに対して同時にエッチング処理を行い１段階のエッチング処理のみで第２薄膜化処理を終えてもよいし、基板１ＳＡのエッチング処理を行った後、貫通分離部５１のエッチング処理を行い２段階のエッチング処理により第２薄膜化処理を終えても良い。
このようにして上側のウエハ１ＷＡの製造工程を終了する。
次に、下側のウエハを製造する。ここでは、下側のウエハとして、例えば裏面に他のウエハが貼り合わされることがない最下層のウエハの製造工程（図１９における２層目以降の下側ウエハ製造工程）を説明する。最下層のウエハである下側のウエハの製造工程は、上側のウエハ１ＷＡの製造工程（図１９の工程１００Ａ〜１０７Ａ）とほぼ同じである。
ここで上側のウエハ１ＷＡの製造工程と異なるのは、最下層のウエハの製造工程においては、図１９に示す多層配線層の形成工程（工程１０５Ｂ）の後に、バンプ形成工程（工程１０６Ｂ）を行うことと、ウエハ薄型化工程（工程１０７Ａ）、貫通分離部の形成工程（工程１０２Ｂ）、貫通配線部の形成工程（工程１０４Ｂ）を行わないことである。なお、アセンブリ（組み立て）工程では薄型化されたウエハが用いられるが、工程１０７Ａのウエハ薄型化工程とは目的が異なり、工程１０７Ａには含まれない。
次に、上記のようにして製造された上下のウエハ１ＷＡ，１ＷＢを貼り合わせる（図１９における１層目、２層目の上下ウエハ貼り合わせ工程）。まず、下側のウエハ１ＷＢを固定した後、図１６に示すように、下側のウエハ１ＷＢの主面（貼り合わせ面３０ｂ）の上方に、図１５に示す上側のウエハ１ＷＡをその裏面（貼り合わせ面３０ａ）が下側のウエハ１ＷＢの主面に対向した状態となるように配置する。
続いて、下側のウエハ１ＷＢと上側のウエハ１ＷＡとの相対的な位置を合わせる。具体的には、下側のウエハ１ＷＢの主面上のバンプ２６と、それに対応する上側のウエハ１ＷＡの裏面の貫通配線部９２との位置を合わせる（図１９の工程２０１）。
その後、図１７に示すように、上下のウエハ１ＷＡ，１ＷＢの対向面（貼り合わせ面３０ａ、３０ｂ）を近づけて下側のウエハ１ＷＢと上側のウエハ１ＷＡとを積み重ねて加圧し、下側のウエハ１ＷＢの主面上のバンプ２６内に、上側のウエハ１ＷＡの裏面の貫通配線部９２の端部９２ｃを食い込ませ、バンプ２６と貫通配線部９２とを接触させて電気的に接続する。これにより、上下のウエハ１ＷＡ，１ＷＢの半導体回路部同士を電気的に接続し、所望の半導体回路を形成する（図１９の工程２０２）。
なお、本実施形態においては、貼り合わせ面３０ａと貼り合わせ面３０ｂとの間隔がバンプ２６の高さに対して十分広くなっているため、ウエハ１ＷＡとバンプ２６とが接触しないようになっている。その後、上下のウエハ１ＷＡ，１ＷＢの対向する貼り合わせ面３０ａ、３０ｂの隙間に絶縁性の接着剤３０を注入してウエハ間を固定する（図１９の工程２０３）。
その後、上側のウエハ１ＷＡの主面からガラス支持基板２１を剥離し、図１８に示す半導体装置とする。
以上のような工程の後、図１８に示す半導体装置をチップ単位に切断することによりチップを切り出す。このようにして得られたチップは、複数枚のウエハを積み重ねた３次元構成を有している。すなわち、このチップでは、それを構成する各ウエハに形成された半導体回路同士が貫通配線部９２およびバンプ２６を通じて電気的に接続されることで、全体として１つの所望の半導体集積回路が形成されている。
本実施形態の半導体装置の貫通配線構造は、貫通配線部９２の端部９２ｃが、バンプ２６内に食い込んでいるものであるので、貫通配線部９２の端部９２ｃの底面および側面がバンプ２６と接触されて貫通配線部９２とバンプ２６とが確実に面接触され、ウエハ１ＷＡ，１ＷＢ間の電気的な接続における信頼性および安定性に優れたものとなる。
また、本実施形態の貫通配線構造は、貫通配線部９２の貼り合わせ面３０ａから突出している貫通突出部９２ａが、対向配置されて貼り合わせ面３０ａから下側のウエハ１ＷＢに向かって延びる配線側壁対９２ｂ、９２ｂを有し、配線側壁対９２ｂ、９２ｂの間に、バンプ２６が挟み込まれているものであるので、貫通配線部９２とバンプ２６との接触面積が十分に広いものとなり、貫通配線部９２とバンプ２６とがより確実に面接触されるものとなる。
なお、本発明は、上述した例にのみ限定されるものではない。例えば、図１８に示す例では、２枚のウエハ１ＷＡ，１ＷＢを貼り合わせた半導体装置を例に挙げて説明したが、貼り合わされるウエハの数は複数枚であればよく、３以上であってもよい。図２０は、本発明の貫通配線構造を備えた半導体装置の他の例を示した要部断面図である。図２０に示す半導体装置は、３枚の基板１ＳＡ，１ＳＢ，１ＳＣが積層された多層積み重ね構成の３次元半導体装置である。なお、図２０に示す半導体装置において、図１８と同じ部材については、同じ符号を付し、説明を省略する。
次に、図１９を用いて、図２０に示す半導体装置の製造工程の一例を説明する。まず、図１８に示す半導体装置の製造方法と同様にして最上層のウエハ１ＷＡと、最下層のウエハ１ＷＢとを用意する。
さらに、図１９の工程１００Ｂ〜１０６Ｂを経て中間層のウエハ１ＷＣを用意する。この中間層のウエハ１ＷＣには、最上層のウエハ１ＷＡと同様に、貫通分離部５１および貫通配線部９２が形成されている。中間層のウエハ１ＷＣが最上層のウエハ１ＷＡと異なるのは、中間層のウエハ１ＷＣの主面上にバンプ下地導体パターン２５とバンプ２６とが形成されていることである。なお、この段階での中間層のウエハ１ＷＣには、上記の第１薄型化処理および第２薄型化処理が施されておらず厚いままとされている。
続いて、図１８に示す半導体装置の製造方法と同様にして２枚のウエハ１ＷＡ，１ＷＣを重ね合わせ、ウエハ１ＷＡ，１ＷＣの間に接着剤３０を注入してウエハ間を固定する（図１９における３層目以降の上下ウエハ貼り合わせ工程２０１、２０２、２０３）。
その後、上側の最上層のウエハ１ＷＡの主面にガラス支持基板２１を貼り合わせたままの状態で、上記と同様の薄型化処理により、下側の中間層のウエハ１ＷＣを裏面側から薄型化する（図１９の中央の工程１０７Ａ）。これにより、下側の中間層のウエハ１ＷＣの裏面（貼り合わせ面３０ａ）から貫通分離部５１および貫通配線部９２を露出（突出）させる。
その後、上側の最上層のウエハ１ＷＡの主面にガラス支持基板２１を貼り合わせたままの状態で、中間層のウエハ１ＷＣと最下層のウエハ１ＷＢとを重ね合わせ、ウエハ１ＷＣ，１ＷＢ間に接着剤３０を注入してウエハ間を固定する（図１９の中央下段の工程２０１〜２０３）。これ以降は、上記と同じなので説明を省略する。なお、４枚以上のウエハを貼り合わせる場合は、中間層のウエハ１ＷＣで行った工程とウエハの貼り合わせ工程とを必要に応じて繰り返せば良い。
図２０に示す半導体装置においても、貫通配線部９２の端部９２ｃが、バンプ２６内に食い込んでいるものであるので、貫通配線部９２の端部９２ｃの底面および側面がバンプ２６と接触されて貫通配線部９２とバンプ２６とが確実に面接触されたものとなり、ウエハ１ＷＡ，１ＷＢ、１ＷＣ間の電気的な接続における信頼性および安定性に優れたものとなる。
「他の例」
本発明の貫通配線構造は、上述した例にのみ限定されるものではなく、例えば、図２１〜図２５に示す貫通配線構造としてもよい。
「他の例１」
図２１は、本発明の貫通配線構造を他の例を説明するための図であり、半導体装置の上側のウエハ１ＷＡの貼り合わせ面３０ａ近傍のみを示した拡大縦断面図である。なお、図２１に示す縦断面図における貫通配線部９６とバンプ２６との接続部分の横断面図（平面図）は、図２（ａ）と同様である。すなわち、図２１に示す縦断面図は、図２（ａ）のＣ−Ｃ線に対応しており、図２（ａ）に示す横断面図（平面図）は、図２１のＡ−Ａ線に対応している。
図２１に示すように、図５７に示す貫通配線部９６は、基板１ＳＡを貫通する貫通配線部本体９６ｄと、貫通配線部本体９６ｄの貼り合わせ面３０ａ側の端部に接して設けられたプラグ配線９６ｅと、プラグ配線９６ｅの貼り合わせ面３０ａ側の面に接して設けられた分岐導電部９６ｆとを備えている。
また、図２１に示すように、貫通配線部９６は、貼り合わせ面３０ａから突出している２つの貫通突出部９６ａを有している。２つの貫通突出部９６ａは、対向配置されて貼り合わせ面３０ａから下側のウエハ１ＷＢに向かって延びる配線側壁対９６ｂ、９６ｂを有している。配線側壁対９６ｂ、９６ｂは、図２１に示すように、プラグ配線９６ｅと分岐導電部９６ｆとによって貫通配線部本体９６ｄから分岐されてなるものであって、貫通配線部本体９６ｄと電気的に接続されたものである。
本実施形態においては、配線側壁対９６ｂ、９６ｂは、図２（ａ）に示す貫通配線部９２と同様に、２つのコ字状形状の横断面を有しており、コ字状形状の開口された側を対向させて図２（ａ）の横断面図において上下左右対称に配置されている。
また、図２１に示すように、貫通配線部９６の端部９６ｃは、バンプ２６内に食い込んでおり、貫通配線部９２の配線側壁対９２ｂ、９２ｂの間に、バンプ２６が挟み込まれている。
また、図２１に示すように、貫通配線部本体９６ｄは、貫通配線部本体９６ｄと一体化された貫通分離部５２に取り囲まれている。また、プラグ配線９６ｅは、第１層間絶縁層８ｅに埋め込まれ、分岐導電部９６ｆは、第２層間絶縁層８ｆに埋め込まれ、配線側壁対９６ｂ、９６ｂの分岐導電部９６ｆ側の端部は、第３層間絶縁層８ｇに埋め込まれている。なお、プラグ配線９６ｅは、第１層間絶縁層８ｅに埋め込まれているとともに、プラグ配線９６ｅの縁部が貫通分離部５２と平面視で重なり合う位置に配置されていることにより、上側のウエハ１ＷＡと絶縁されている。
また、本実施形態においては、貫通配線部本体９６ｄ、プラグ配線９６ｅ、分岐導電部９６ｆの横断面は、いずれも正方形となっており、図２１に示すように、横断面の面積は、分岐導電部９６ｆが最も広く、貫通配線部本体９６ｄが最も狭く、プラグ配線９６ｅがその中間の広さとなっている。なお、プラグ配線９６ｅの横断面の面積は、貫通配線部本体９６ｄよりも狭くして、プラグ配線９６ｅの縁部を貫通配線部本体９６ｄと平面視で重なり合う位置に配置してもよい。
また、プラグ配線９６ｅは、分岐導電部９６ｆと接して設けられていればよく、図２１に示すように、プラグ配線９６ｅの全部が分岐導電部９６ｆと平面視で重なり合っていてもよいし、一部のみが分岐導電部９６ｆと平面視で重なり合っていてもよい。しかし、プラグ配線９６ｅと分岐導電部９６ｆとの電気的な接続における電気抵抗値を十分に低くするとともに、プラグ配線９６ｅと分岐導電部９６ｆとの位置合わせマージンを十分に確保できるように、プラグ配線９６ｅと分岐導電部９６ｆとの接している面積を十分に広くすることが好ましく、プラグ配線９６ｅの全面が分岐導電部９６ｆと平面視で重なり合っていることが好ましい。
また、貫通配線部本体９６ｄ、プラグ配線９６ｅ、分岐導電部９６ｆの横断面の形状は、これらが電気的に接続され、かつ上側のウエハ１ＷＡと絶縁され、配線側壁対９６ｂ、９６ｂを所定の横断面形状で形成可能な程度に十分に横断面の面積の広い分岐導電部９６ｆを形成することができればよく、特に限定されない。具体的には、貫通配線部本体９６ｄ、プラグ配線９６ｅ、分岐導電部９６ｆの横断面の形状は、正方形でなくてもよく、例えば、円形や長方形などであってもよい。また、貫通配線部本体９６ｄ、プラグ配線９６ｅ、分岐導電部９６ｆの横断面の形状は、相似形状とされていてもよいし、それぞれ異なっていてもよく、例えば、貫通配線部本体９６ｄおよびプラグ配線９６ｅの横断面の形状を円形とし、分岐導電部９６ｆの横断面の形状を矩形としてもよい。
また、貫通分離部５２の横断面の形状は、貫通配線部本体９６ｄの外周面を取り囲むことができ、貫通配線部本体９６ｄおよびプラグ配線９６ｅと上側のウエハ１ＷＡとの電気的な接続を防止できればよく、貫通配線部本体９６ｄおよびプラグ配線９６ｅの横断面の形状に応じて適宜決定することができ、特に限定されない。
また、図２１に示す例においては、貫通配線部９２の配線側壁対９６ｂ、９６ｂは、２つのコ字状形状の横断面（図２（ａ）参照）を有するものとされているが、配線側壁対９６ｂ、９６ｂの横断面の形状は、図２（ａ）に示す例に限定されるものではなく、例えば、図２（ｂ）〜図２（ｄ）に示す形状としてもよい。
「他の例２」
図２２は、本発明の貫通配線構造を他の例を説明するための図である。図２２に示す貫通配線構造のように、環状形状の貫通分離部５を有する場合、バンプは、貫通分離部５の環状形状内に配置されていてもよいが、図２２に示すバンプ２６ａのように、貫通分離部５の環状形状内からはみ出していてもよい。
図２２（ａ）は、バンプ２６ａが貫通分離部５の環状形状内からはみ出している場合の上側のウエハ１ＷＡの貼り合わせ面３０ａ近傍のみを示した拡大縦断面図である。また、図２２（ｂ）は、図２２（ａ）に示す縦断面図における貫通配線部９とバンプ２６ａとの接続部分の横断面図（平面図）である。なお、図２２（ａ）に示す縦断面図は、図２２（ｂ）のＣ−Ｃ線に対応しており、図２２（ｂ）に示す横断面図（平面図）は、図２２（ａ）のＡ−Ａ線に対応している。
図２２（ａ）および図２２（ｂ）に示す貫通配線部９は、長方形の横断面を有する２つの配線部９１、９１からなる。２つの配線部９１、９１は、平行に配置されている。各配線部９１、９１は、貼り合わせ面３０ａから突出している貫通突出部９１ａを有している。貫通突出部９１ａは、対向配置されて貼り合わせ面３０ａから下側のウエハ１ＷＢに向かって延びる配線側壁対９１ｂ、９１ｂを有している。
また、図２２（ａ）および図２２（ｂ）に示すように、貫通分離部５の横断面は、正方形の環状形状とされており、貫通分離部５と貫通配線部９とが離間して配置され、貫通分離部５が周囲に所定の寸法を隔てて貫通配線部９を取り囲む枠状の形状とされている。
貫通分離部５は、図２２（ａ）および図２２（ｂ）に示すように、対向配置されて貼り合わせ面３０ａから下側のウエハ１ＷＢに向かって延びる分離側壁対を有している。ここで、貫通分離部５は、正方形の環状形状であるので、分離側壁対は、第１分離側壁対５１ａ、５１ａと、横断面において第１分離側壁対５１ａ、５１ａと直交する方向に配置された第２分離側壁対５１ｂ、５１ｂとを有している。
図２２（ａ）に示すように、貫通配線部９の端部９ｃは、バンプ２６内に食い込んでおり、貫通配線部９の配線側壁対９１ｂ、９１ｂの間に、バンプ２６が挟み込まれている。すなわち、貫通配線部９の端部９ｃがバンプ２６に突き当てられた状態で、端部９ｃがバンプ２６に押し込まれることにより、バンプ２６が変形し、貫通配線部９の端部９ｃとバンプ２６とが密着されて面接触されるとともに、貫通配線部９の側面とバンプ２６とが接触されて広い接触面積が確保されている。
また、バンプ２６は、貫通分離部５の第１分離側壁対５１ａ、５１ａと第２分離側壁対５１ｂ、５１ｂとの間に挟み込まれている。
図２２（ａ）および図２２（ｂ）に示す貫通配線構造においては、貫通分離部５がバンプ２６ａ内に食い込んでおり、バンプ２６ａが貫通分離部５の環状形状内からはみ出しているが、貼り合わせ面３０ａと貼り合わせ面３０ｂとの間隔をバンプ２６ａの高さに対して十分広くして、貫通分離部５の環状形状内からはみ出したバンプ２６ａとウエハ１ＷＡとが接触しないようにされている。
図２２に示す貫通配線構造は、下側のウエハ１ＷＢの主面上のバンプ２６ａ内に、上側のウエハ１ＷＡの裏面の貫通配線部９の端部９ｃを食い込ませてバンプ２６ａと貫通配線部９とを接触させて電気的に接続する工程において、貫通分離部５をバンプ２６ａ内に食い込ませて、バンプ２６ａを貫通分離部５の環状形状内からはみ出させる方法により製造できる。
このような貫通配線構造においても、貫通配線部９の端部９ｃが、バンプ２６ａ内に食い込んでいるものであるので、貫通配線部９の端部９ｃの底面および側面がバンプ２６ａと接触されてウエハ１ＷＡ，１ＷＢ間の電気的な接続における信頼性および安定性に優れたものとなる。
また、図２２（ａ）および図２２（ｂ）に示す貫通配線構造においても、配線側壁対９１ｂ、９１ｂの間に、バンプ２６ａが挟み込まれているものであるので、貫通配線部９とバンプ２６ａとの接触面積が広いものとなり、貫通配線部９とバンプ２６ａとがより確実に面接触されるものとなる。
また、図２２（ａ）および図２２（ｂ）に示す貫通配線構造においては、第１分離側壁対５１ａ、５１ａおよび第２分離側壁対５１ｂ、５１ｂの間（すなわち、貫通分離部５の正方形の環状形状内）にバンプ２６ａが挟み込まれ、貫通分離部５がバンプ２６ａ内に食い込んでいるものであるので、貫通分離部５によって貫通配線部９とバンプ２６ａとからなる接続部が補強されるものとなり、ウエハ間の電気的な接続における信頼性および安定性をより一層向上させることができる。
また、図２２（ａ）および図２２（ｂ）に示す貫通配線構造においては、貫通分離部５がバンプ２６ａ内に食い込んでいるものであるので、貫通配線部９の端部９ｃをバンプ２６ａ内に食い込ませる際に、貫通分離部５と貫通配線部９との間のバンプ２６ａが貫通配線部９側に向かって変形されたものとなる。このことにより、貫通配線部９とバンプ２６ａとの実質的な接触面積が増大され、貫通配線部９とバンプ２６ａとのバンプ２６ａの厚み方向の接触面積が十分に確保されるので、貫通配線部９とバンプ２６ａがより確実に面接触されるものとなる。
「他の例３」
図２３は、本発明の貫通配線構造を他の例を説明するための図である。図２３（ａ）は、バンプ２６ａが貫通分離部５の環状形状内からはみ出している場合の上側のウエハ１ＷＡの貼り合わせ面３０ａ近傍のみを示した拡大縦断面図である。また、図２３（ｂ）は、図２３（ａ）に示す縦断面図における貫通配線部９７とバンプ２６ａとの接続部分の横断面図（平面図）である。なお、図２３（ａ）に示す縦断面図は、図２３（ｂ）のＣ−Ｃ線に対応しており、図２３（ｂ）に示す横断面図（平面図）は、図２３（ａ）のＡ−Ａ線に対応している。
図２３（ａ）および図２３（ｂ）に示す貫通配線部９７は、１つの四角柱状の形状を有するものであるが、円柱状や多角柱状とされていてもよい。ここで、図２３（ｃ）に示す横断面図（平面図）は、図２３（ａ）のＡ−Ａ線に対応しており、図２３（ａ）に示す縦断面図は、図２３（ｃ）のＣ−Ｃ線に対応している。また、図２３（ｃ）に示す例においては、貫通分離部５の形状が貫通配線部９８と同心円形の環状形状とされている。
図２３（ａ）〜図２３（ｃ）に示す貫通配線構造においては、貫通分離部５がバンプ２６ａ内に食い込んでおり、バンプ２６ａが貫通分離部５の環状形状内からはみ出しているが、貼り合わせ面３０ａと貼り合わせ面３０ｂとの間隔をバンプ２６ａの高さに対して十分広くして、貫通分離部５の環状形状内からはみ出したバンプ２６ａとウエハ１ＷＡとが接触しないようにされている。
図２３に示す半導体装置の貫通配線構造は、下側のウエハ１ＷＢの主面上のバンプ内に、上側のウエハ１ＷＡの裏面の貫通配線部９７の端部９７ｃを食い込ませてバンプ２６ａと貫通配線部９７とを接触させて電気的に接続する工程において、貫通分離部５をバンプ２６ａ内に食い込ませて、バンプ２６ａを貫通分離部５の環状形状内からはみ出させる方法により製造できる。
このような貫通配線構造においても、貫通配線部９７（９８）の端部９７ｃが、バンプ２６ａ内に食い込んでいるものであるので、貫通配線部９７（９８）の端部９７ｃの底面および側面がバンプ２６ａと接触されてウエハ１ＷＡ，１ＷＢ間の電気的な接続における信頼性および安定性に優れたものとなる。
また、図２３（ａ）〜図２３（ｃ）に示す貫通配線構造においても、分離側壁対の間（すなわち、貫通分離部５の図２３（ｂ）に示す正方形の環状形状内または図２３（ｃ）に示す円形の環状形状内）にバンプ２６ａが挟み込まれ、貫通分離部５がバンプ２６ａ内に食い込んでいるものであるので、貫通分離部５によって貫通配線部９７（９８）とバンプ２６ａとからなる接続部が補強されるものとなる。
また、図２３（ａ）〜図２３（ｃ）に示す貫通配線構造においては、貫通分離部５がバンプ２６ａ内に食い込んでいるものであるので、貫通配線部９７（９８）の端部９７ｃをバンプ２６ａ内に食い込ませる際に、貫通分離部５と貫通配線部９７（９８）との間のバンプ２６ａが貫通配線部９７（９８）側に向かって変形されたものとなる。このことにより、貫通配線部９７（９８）とバンプ２６ａがより確実に面接触されるものとなる。
「他の例４」
図１８に示す貫通配線構造においては、図１に示すように、貫通分離部５１がバンプ２６内に接触していないが、図２４に示すように、貫通分離部５１がバンプ２６内に食い込んでいてもよい。なお、図２４に示す半導体装置の製造方法は、下側のウエハ１ＷＢの主面上のバンプ２６内に、上側のウエハ１ＷＡの裏面の貫通配線部９２の端部９２ｃを食い込ませてバンプ２６と貫通配線部９２とを接触させて電気的に接続する工程において、貫通分離部５１をバンプ２６内に食い込ませること以外は図１８に示す半導体装置と同様であるので、製造方法の説明を省略する。
図２４は、貫通配線構造を構成する上側のウエハ１ＷＡの貼り合わせ面３０ａ近傍のみを示した拡大縦断面図であり、図２５（ａ）は半導体装置の貫通配線部９２と貫通分離部５１とバンプ２６のみを示した拡大横断面図である。なお、図２４に示す縦断面図は、図２５（ａ）のＣ−Ｃ線に対応しており、図２５（ａ）に示す横断面図（平面図）は、図２４のＡ−Ａ線に対応している。
このような貫通配線構造においても、貫通配線部９２の端部９２ｃが、バンプ２６内に食い込んでいるものであるので、貫通配線部９２とバンプ２６とが確実に面接触され、ウエハ１ＷＡ，１ＷＢ間の電気的な接続における信頼性および安定性に優れたものとなる。
また、貫通配線部９２の貼り合わせ面３０ａから突出している貫通突出部９２ａが、対向配置されて貼り合わせ面３０ａから下側のウエハ１ＷＢに向かって延びる配線側壁対９２ｂ、９２ｂを有し、配線側壁対９２ｂ、９２ｂの間に、バンプ２６が挟み込まれているものであるので、貫通配線部９２とバンプ２６との接触面積が十分に広いものとなる。
また、図２４に示す貫通配線構造においては、貼り合わせ面３０ａに、貫通配線部９２を構成する各配線部９２ｄ、９２ｄを取り囲む貫通分離部５１が貼り合わせ面３０ａから突出して設けられ、貫通配線部９２の各配線部９２ｄ、９２ｄと貫通分離部５１とが一体化されており、貫通配線部９２の端部９２ｃが、貫通分離部５１の端部から突出して形成されているので、貫通配線部９２の端部９２ｃをバンプ２６内に食い込ませる際に、貫通配線部９２が貫通分離部５１によって補強されることとなり、貫通配線部９２とバンプ２６との接続をより確実に行うことができる。
また、図２４に示す貫通配線構造においては、貫通分離部５１がバンプ２６内に食い込んでいるので、貫通分離部５１をバンプ２６内に食い込ませる際に、配線部９２ｄ、９２ｄ間のバンプ２６が貫通分離部５１によって下側のウエハ１ＷＢに向かって押し付けられて横方向に広げられる。その結果、貫通配線部９２とバンプ２６がより確実に接触する事になり、より安定な面接触となる。
さらに、図２４に示す貫通配線構造においては、貫通分離部５１がバンプ２６内に食い込んでいるので、貫通分離部５１によって貫通配線部９２とバンプ２６とからなる接続部が補強されるものとなる。
なお、貫通配線部の横断面の形状は、図２５（ａ）に示す例に限定されるものではなく、例えば、図２（ｂ）〜図２（ｄ）にそれぞれ対応する図２５（ｂ）〜図２５（ｄ）に示す形状としてもよい。また、貫通配線部の横断面の形状は、図２５（ｅ）に示す形状であってもよい。
図２５（ｅ）は、貫通配線部９９およびバンプ２６のみを示した拡大横断面図である。図２５（ｅ）に示す横断面図（平面図）は、図２４のＡ−Ａ線に対応しており、図２４に示す縦断面図は、図２５（ｅ）のＣ−Ｃ線に対応している。
図２５（ｅ）に示す貫通配線部９９は、長方形の横断面を有する２つの配線部９９ｄ、９９ｄからなる。２つの配線部９９ｄ、９９ｄは、平行に配置されている。各配線部９９ｄ、９９ｄの外周部は、貫通分離部５１に取り囲まれており、貫通分離部５１と貫通配線部９９とが一体化されている。
また、本発明の半導体装置の貫通配線構造においては、貫通配線部は、横断面の面積が縦断面から見て一定であるものであってもよいが、貫通配線部の先端部は、縦断面から見た横断面の面積が変化する形状とされていてもよい。例えば、貫通配線部の先端部が、下側の基板１ＷＢに向かって徐々に横断面の面積の小さくなる形状とされている場合、貫通配線部がバンプに食い込みやすくなり、好ましい。
「実験例」
直径２００ｍｍ（８インチ）のシリコンからなる基板を用い、図２２に示す貫通配線構造と同様にして、貫通分離部および貫通配線部が形成され、主面上にバンプ下地導体パターンとバンプとが形成されたウエハを形成した。なお、貫通配線部は、タングステンからなる平行に配置された縦５．６μｍ、横１．５μｍの長方形の横断面形状を有する２つの配線部からなるものであり、貼り合わせ面から突出している貫通突出部の長さが４０μｍであった。
このようなウエハを３枚積層し、図２６に示す各升目の位置において、各ウエハ間における貫通配線部とバンプとの接続を行い、３枚のウエハを貼り合わせ、図２６に示す試験体とした。
このような試験体を６個用意し、各試験体について、図２６に示す升目のうち、斜線部分の升目の位置に配置された５８箇所を測定箇所とした。そして、上記測定箇所における上側のウエハの貫通配線部と中間のウエハのバンプとの接続部について、電気的な接続における電気抵抗値を測定し、３４８箇所の測定箇所のうちの３１０箇所について電気抵抗値のデータを得た。このようにして得られた電気抵抗値は平均０．５Ω±０．２Ωであった。
また、上記の３１０箇所の電気抵抗値のデータを図２７に示す。図２７は、図２６に示すウエハを構成する上側のウエハと中間のウエハとの電気的な接続部における電気抵抗値の大きさと、接続部における電気抵抗値のばらつきを示したグラフであり、縦軸は頻度（データ数）を示し、横軸は電気抵抗値を示している。
図２７に示すように、図２６に示す試験体においては、ウエハ間の電気的な接続における電気抵抗値が十分に低く、電気抵抗値のバラツキも小さいことが確認できた。
図１は、本発明の半導体装置を構成する電気信号接続部の形状を説明するための図である。 図２は、本発明の半導体装置を構成する電気信号接続部の形状を説明するための図である。 図１８に示す半導体装置の製造工程を説明するための図である。 図１８に示す半導体装置の製造工程を説明するための図である。 図１８に示す半導体装置の製造工程を説明するための図である。 図１８に示す半導体装置の製造工程を説明するための図である。 図１８に示す半導体装置の製造工程を説明するための図である。 図１８に示す半導体装置の製造工程を説明するための図である。 図１８に示す半導体装置の製造工程を説明するための図である。 図１８に示す半導体装置の製造工程を説明するための図である。 図１８に示す半導体装置の製造工程を説明するための図である。 図１８に示す半導体装置の製造工程を説明するための図である。 図１８に示す半導体装置の製造工程を説明するための図である。 図１８に示す半導体装置の製造工程を説明するための図である。 図１８に示す半導体装置の製造工程を説明するための図である。 図１８に示す半導体装置の製造工程を説明するための図である。 図１８に示す半導体装置の製造工程を説明するための図である。 図１８は、本発明の半導体装置の他の例を示した要部断面図である。 図１９は、図１８に示す半導体装置の製造工程を説明するためのフロー図である。 図２０は、本発明の半導体装置の他の例を示した要部断面図である。 図２１は、本発明の半導体装置を構成する電気信号接続部の形状を説明するための図である。 図２２は、本発明の半導体装置の他の例を説明するための図である。 図２３は、本発明の半導体装置の他の例を説明するための図である。 図２４は、本発明の半導体装置の他の例を説明するための図である。 図２５は、本発明の半導体装置の他の例を説明するための図である。 実験例において用いた試験体を示した平面図である。 図２７は、図２６に示すウエハを構成する上側のウエハと中間のウエハとの電気的な接続における電気抵抗値の大きさと、電気抵抗値のばらつきを示したグラフである。
符号の説明
１ＷＡ、１ＷＢ、１ＷＣ…ウエハ、１ＳＡ，１ＳＢ，１ＳＣ…基板、２…分離部、２ａ…分離溝、２ｂ、３、７…絶縁膜、５、５１、５２…貫通分離部（分離部）、５ａ…深い分離溝、６…ＭＯＳ・ＦＥＴ（素子）、８ａ、８ｂ，８ｃ，８ｄ…層間絶縁膜、９、９２、９３、９４、９５、９６、９７、９８、９９…貫通配線部（電気信号接続部）、９１ａ、９２ａ…貫通突出部、９１ｂ、９２ｂ…配線側壁対、９ａ…空間、９ｃ、９２ｃ…端部、１０…表面保護膜、１５ａ，１５ｂ，１５ｃ…配線、１６ａ，１６ｂ，１６ｃ，１６ｄ…プラグ、１７…開口部、２０…接着用シート、２１…ガラス支持基板、２５…バンプ下地導体パターン、２６、２６ａ…バンプ（電気信号接続部）、３０…接着剤、ＲＡ，ＲＢ…レジストパターン、３０ａ、３０ｂ…貼り合わせ面。

Claims (4)

  1. 素子の形成された基板からなる複数枚のウエハが貼り合わされてなり、各ウエハにおける別のウエハとの貼り合わせ面には電気信号接続部が設けられ、前記電気信号接続部と、対向する別のウエハに設けられた前記電気信号接続部とが電気的に接続されることにより所望の半導体回路が形成されている半導体装置の貫通配線構造において、
    対向する電気信号接続部同士のうち一方が、前記ウエハの一方の面と他方の面とを導通させる貫通配線部であり、前記貫通配線部が、前記貼り合わせ面から突出する貫通突出部を有し、前記貫通突出部が、対向配置されて前記貼り合わせ面から前記別のウエハに向かって延びる配線側壁対を有し、
    前記対向する電気信号接続部同士のうち他方が、バンプであり、
    前記貫通配線部の端部が、前記バンプ内に食い込んでおり、前記配線側壁対の間に、前記バンプが挟み込まれていることを特徴とする貫通配線構造。
  2. 前記貼り合わせ面に、前記貫通配線部を取り囲む分離部が前記貼り合わせ面から突出して設けられ、前記貫通配線部と前記分離部とが一体化されており、前記貫通配線部の端部が、前記分離部の端部から突出して形成され、
    前記貫通配線部の端部が、前記バンプ内に食い込んでいるとともに、前記分離部が前記バンプ内に食い込んでいることを特徴とする請求項１に記載の貫通配線構造。
  3. 前記貼り合わせ面に、前記貫通配線部を取り囲む分離部が前記貼り合わせ面から突出して設けられ、前記貫通配線部と前記分離部とが離間して配置され、前記分離部が、対向配置されて前記貼り合わせ面から前記別のウエハに向かって延びる分離側壁対を有し、前記分離側壁対の間に、前記バンプが挟み込まれていることを特徴とする請求項１に記載の貫通配線構造。
  4. 前記貫通配線部が、２つのコ字状形状の横断面を有する配線部からなるもの、または長方形の横断面を有する２つの平行に配置された配線部からなるものであることを特徴とする請求項１〜請求項３のいずれか一項に記載の貫通配線構造。
JP2008179273A 2007-08-24 2008-07-09 貫通配線構造 Expired - Fee Related JP5346510B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US95779107P 2007-08-24 2007-08-24
US60/957,791 2007-08-24

Publications (2)

Publication Number Publication Date
JP2009055003A JP2009055003A (ja) 2009-03-12
JP5346510B2 true JP5346510B2 (ja) 2013-11-20

Family

ID=40381390

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008179273A Expired - Fee Related JP5346510B2 (ja) 2007-08-24 2008-07-09 貫通配線構造
JP2008179274A Pending JP2009055004A (ja) 2007-08-24 2008-07-09 貫通配線構造

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008179274A Pending JP2009055004A (ja) 2007-08-24 2008-07-09 貫通配線構造

Country Status (2)

Country Link
US (2) US20090061659A1 (ja)
JP (2) JP5346510B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003712A (ja) * 2007-08-09 2010-01-07 Renesas Technology Corp 半導体装置、半導体装置の配置配線方法、及びデータ処理システム
JP5346510B2 (ja) * 2007-08-24 2013-11-20 本田技研工業株式会社 貫通配線構造
JP2009260284A (ja) 2008-03-25 2009-11-05 Panasonic Corp 半導体素子、および半導体素子の製造方法
US8227889B2 (en) * 2008-12-08 2012-07-24 United Microelectronics Corp. Semiconductor device
US8513119B2 (en) 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
US20100171197A1 (en) 2009-01-05 2010-07-08 Hung-Pin Chang Isolation Structure for Stacked Dies
US8405197B2 (en) * 2009-03-25 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system with stacked configuration and method of manufacture thereof
US8791549B2 (en) * 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
JP5648812B2 (ja) * 2009-09-24 2015-01-07 国立大学法人東北大学 電界効果型トランジスタおよび集積回路
FR2951017A1 (fr) * 2009-10-05 2011-04-08 St Microelectronics Crolles 2 Via de connexion electrique pour substrat de dispositif semi-conducteur
FR2951018A1 (fr) * 2009-10-05 2011-04-08 St Microelectronics Crolles 2 Via de connexion electrique pour substrat de dispositif semi-conducteur
KR101559958B1 (ko) * 2009-12-18 2015-10-13 삼성전자주식회사 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치
US8466059B2 (en) 2010-03-30 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer interconnect structure for stacked dies
US8525342B2 (en) * 2010-04-12 2013-09-03 Qualcomm Incorporated Dual-side interconnected CMOS for stacked integrated circuits
US20110291287A1 (en) * 2010-05-25 2011-12-01 Xilinx, Inc. Through-silicon vias with low parasitic capacitance
US20120049358A1 (en) * 2010-08-24 2012-03-01 Bin-Hong Cheng Semiconductor Device and Semiconductor Process for Making the Same
US8900994B2 (en) 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
US8487425B2 (en) * 2011-06-23 2013-07-16 International Business Machines Corporation Optimized annular copper TSV
JP5751131B2 (ja) * 2011-10-28 2015-07-22 富士通株式会社 半導体装置及びその製造方法
US9664641B2 (en) 2013-07-29 2017-05-30 Honeywell International Inc. pH sensor with substrate or bonding layer configured to maintain piezoresistance of the ISFET die
JP6073757B2 (ja) * 2013-08-07 2017-02-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2015079827A (ja) * 2013-10-16 2015-04-23 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
US9759679B2 (en) * 2014-02-07 2017-09-12 Honeywell International Inc. Fluid sensor with backside of sensor die contacting header
US9123738B1 (en) 2014-05-16 2015-09-01 Xilinx, Inc. Transmission line via structure
KR102492854B1 (ko) * 2015-03-03 2023-01-31 소니그룹주식회사 반도체 장치 및 전자 기기
US10177127B2 (en) * 2015-09-04 2019-01-08 Hong Kong Beida Jade Bird Display Limited Semiconductor apparatus and method of manufacturing the same
CN111261606B (zh) * 2019-02-18 2020-11-17 长江存储科技有限责任公司 贯穿硅触点结构及其形成方法
CN112928077A (zh) * 2021-01-20 2021-06-08 上海先方半导体有限公司 一种多芯片异质集成封装单元及其制造方法、堆叠结构

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4032454B2 (ja) * 1997-06-27 2008-01-16 ソニー株式会社 三次元回路素子の製造方法
JPH11261000A (ja) 1998-03-13 1999-09-24 Japan Science & Technology Corp ３次元半導体集積回路装置の製造方法
JP4053257B2 (ja) * 2001-06-14 2008-02-27 新光電気工業株式会社 半導体装置の製造方法
US6855572B2 (en) 2002-08-28 2005-02-15 Micron Technology, Inc. Castellation wafer level packaging of integrated circuit chips
US6903442B2 (en) 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
JP4072677B2 (ja) * 2003-01-15 2008-04-09 セイコーエプソン株式会社 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004228392A (ja) * 2003-01-24 2004-08-12 Seiko Epson Corp 半導体装置の製造方法および半導体モジュールの製造方法
TWI239629B (en) * 2003-03-17 2005-09-11 Seiko Epson Corp Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus
JP3951944B2 (ja) * 2003-03-19 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP3891292B2 (ja) * 2003-05-19 2007-03-14 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3646719B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4263953B2 (ja) * 2003-06-23 2009-05-13 三洋電機株式会社 半導体装置及びその製造方法
JP4795677B2 (ja) * 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
KR101168786B1 (ko) * 2005-06-14 2012-07-27 쿠퍼 에셋 엘티디. 엘.엘.씨. 칩 커넥터
JP2007049103A (ja) * 2005-08-05 2007-02-22 Zycube:Kk 半導体チップおよびその製造方法、ならびに半導体装置
JP4869664B2 (ja) 2005-08-26 2012-02-08 本田技研工業株式会社 半導体装置の製造方法
JP2007165461A (ja) * 2005-12-12 2007-06-28 Elpida Memory Inc 半導体装置及びその製造方法
KR100826979B1 (ko) * 2006-09-30 2008-05-02 주식회사 하이닉스반도체 스택 패키지 및 그 제조방법
JP5346510B2 (ja) * 2007-08-24 2013-11-20 本田技研工業株式会社 貫通配線構造

Also Published As

Publication number Publication date
JP2009055003A (ja) 2009-03-12
US20090061659A1 (en) 2009-03-05
US20090051012A1 (en) 2009-02-26
US8058708B2 (en) 2011-11-15
JP2009055004A (ja) 2009-03-12

Similar Documents

Publication Publication Date Title
JP5346510B2 (ja) 貫通配線構造
JP5354765B2 (ja) 三次元積層構造を持つ半導体装置の製造方法
KR100882703B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 그 제조 방법
JP5512102B2 (ja) 半導体装置
JP4869664B2 (ja) 半導体装置の製造方法
US9190539B2 (en) Vertical conductive connections in semiconductor substrates
US7790608B2 (en) Buried via technology for three dimensional integrated circuits
TWI431759B (zh) 可堆疊式功率mosfet、功率mosfet堆疊及其製備方法
TWI588962B (zh) 半導體裝置及其製造方法
JP2006278646A (ja) 半導体装置の製造方法
TWI447884B (zh) 帶有襯底端裸露的裝置端電極的半導體裝置及其製備方法
WO2005086216A1 (ja) 半導体素子及び半導体素子の製造方法
TWI770401B (zh) 半導體裝置及其製造方法
US11562976B2 (en) Semiconductor device and manufacturing method thereof
US20200075552A1 (en) Multi-wafer stack structure and forming method thereof
JP4945545B2 (ja) 半導体装置の製造方法
JP5271562B2 (ja) 半導体装置および半導体装置の製造方法
JP2007123681A (ja) 半導体装置、半導体装置の製造方法および実装基板
JP4696152B2 (ja) 半導体装置の製造方法および半導体装置
JP5589907B2 (ja) 半導体装置、電子デバイス及び電子デバイスの製造方法
JP5271561B2 (ja) 半導体装置および半導体装置の製造方法
JP2011129663A (ja) 半導体装置およびインターポーザ
CN111435700A (zh) 半导体传感器结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130819

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees