FR2951017A1 - Via de connexion electrique pour substrat de dispositif semi-conducteur - Google Patents

Via de connexion electrique pour substrat de dispositif semi-conducteur Download PDF

Info

Publication number
FR2951017A1
FR2951017A1 FR0956930A FR0956930A FR2951017A1 FR 2951017 A1 FR2951017 A1 FR 2951017A1 FR 0956930 A FR0956930 A FR 0956930A FR 0956930 A FR0956930 A FR 0956930A FR 2951017 A1 FR2951017 A1 FR 2951017A1
Authority
FR
France
Prior art keywords
substrate
electrical connection
semiconductor device
hole
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0956930A
Other languages
English (en)
Inventor
Hamed Chaabouni
Lionel Cadix
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR0956930A priority Critical patent/FR2951017A1/fr
Priority to US12/897,439 priority patent/US20110079919A1/en
Publication of FR2951017A1 publication Critical patent/FR2951017A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Procédé de réalisation d'un via de connexion électrique au travers d'un Substrat pour dispositif semi-conducteur, ce via comprenant au moins un anneau conducteur (9) aménagé dans un trou annulaire (10) traversant le substrat (2).

Description

-GR3-298 LD-RI GRB09-3089FR Société par actions simplifiée : STMICROELECTRONICS (CROLLES 2) SAS Via de connexion électrique pour substrat de dispositif semi-conducteur. Invention de : CHAABOUNI Hamed CADIX Lionel Via de connexion électrique pour substrat de dispositif semi-conducteur
La présente invention concerne le domaine des dispositifs semi-conducteurs. Les dispositifs semi-conducteurs devenant de plus en plus complexes, il peut être avantageux de réaliser des connexions électriques au travers des substrats, généralement en silicium, sur lesquels ils sont réalisés, afin de réaliser des connexions électriques d'une face à l'autre. Il est proposé un procédé de réalisation d'un via de connexion électrique au travers d'un substrat pour réaliser une connexion électrique d'une face à l'autre du substrat.
Le procédé peut comprendre la réalisation d'un trou annulaire dans le substrat et le remplissage du trou annulaire par une matière conductrice de l'électricité pour obtenir un anneau conducteur formant au moins en partie le via. Le procédé peut comprendre la réalisation de plusieurs trous annulaires concentriques et le remplissage de ces trous annulaires par une matière conductrice de l'électricité pour obtenir plusieurs anneaux conducteurs formant au moins en partie le via. Le procédé peut comprendre la réalisation d'un trou central et d'au moins un trou annulaire co-axialement au trou central et le remplissage du trou central et du trou annulaire par une matière conductrice de l'électricité pour obtenir un cylindre central et au moins un anneau, co-axiaux, formant au moins en partie le via. Le procédé peut comprendre la formation d'une couche auxiliaire sur une face du substrat et la réalisation dudit via par l'autre face du substrat, jusqu'à ou jusque dans cette couche auxiliaire. Le procédé peut comprendre la réalisation dudit via dans une partie de l'épaisseur du substrat, par une face du substrat et l'enlèvement d'une partie de l'épaisseur du substrat par l'autre face de ce dernier pour découvrir ledit via.
Le procédé peut comprendre l'interposition d'une matière isolante entre le substrat et le via. L'épaisseur radiale de chaque trou peut être choisie au plus égale à 2 fois l'épaisseur de peau (8) dans la matière formant le via.
Le diamètre du trou central peut être choisie au plus égale à 2 fois l'épaisseur de peau (8) dans la matière formant le via. I1 est également proposé un substrat pour dispositif semi-conducteur comprenant au moins un via de connexion électrique d'une face à l'autre, en une matière conductrice de l'électricité.
Ce via de connexion électrique peut comprendre au moins un anneau conducteur aménagé dans un trou annulaire traversant le substrat. Ledit via peut comprendre plusieurs anneaux conducteurs coaxiaux, aménagés dans plusieurs trous annulaires co-axiaux traversant le substrat. Ledit via peut comprendre un cylindre central conducteur et au moins un anneau conducteur, co-axiaux, aménagés dans un trou central et un trou annulaire traversant le substrat. L'épaisseur radiale de chaque anneau peut être au plus égale à deux fois l'épaisseur de peau (8) dans la matière formant le via. Le diamètre dudit cylindre central conducteur peut être au plus égal à deux fois l'épaisseur de peau (8) dans la matière formant le via. I1 est également proposé un substrat pour dispositif semi-conducteur comprenant au moins un via de connexion électrique d'une face à l'autre, en une matière conductrice de l'électricité, chaque partie de ce via présentant une épaisseur au plus égale à deux fois l'épaisseur de peau (8) dans la matière formant le via. I1 est également proposé un dispositif semi-conducteur comprenant un substrat tel que défini ci-dessus et, sur une face de ce substrat, un circuit intégré relié audit via. Des dispositifs semi-conducteurs vont maintenant être décrits à titre d'exemples non limitatifs et illustrés par le dessin sur lequel : - la figure 1 représente une coupe transversale partielle d'un dispositif semi-conducteur, dans la zone d'un via de connexion électrique - la figure 2 représente une coupe selon II-II du dispositif semi-conducteur de la figure 1 ; - les figures 3 à 5 représentent des coupes du dispositif semi-conducteur de la figure 1, respectivement selon des étapes de fabrication ; - la figure 6 représente une coupe partielle d'une variante de réalisation du dispositif semi-conducteur de la figure 1 ; - la figure 7 représente une coupe selon VII-VII du dispositif semi-conducteur de la figure 6 ; - les figures 8 à 11 représentent des coupes du dispositif semi-conducteur de la figure 6, respectivement selon des étapes de fabrication ; - la figure 12 représente une coupe transversale partielle d'un dispositif semi-conducteur, dans la zone d'un autre via de connexion électrique - la figure 13 représente une coupe selon XIII-XIII du dispositif semi-conducteur de la figure 12 ; - la figure 14 représente une coupe transversale partielle d'un dispositif semi-conducteur, dans la zone d'un autre via de connexion électrique - la figure 15 représente une coupe selon XIV-XIV du dispositif semi-conducteur de la figure 14 ; - la figure 16 représente une coupe transversale partielle d'un dispositif semi-conducteur, dans la zone d'un autre via de connexion électrique - les figures 17 à 21 représentent des coupes du dispositif semi- conducteur de la figure 16, respectivement selon des étapes de fabrication. Selon une variante illustrée sur les figures 1 et 2, un dispositif semi-conducteur 1 comprend un substrat 2 en forme de plaquette, par exemple en silicium, sur une face avant 3 duquel sont réalisés, dans une couche avant 4, des circuits intégrés et des moyens d'interconnexion. Pour réaliser par exemple une connexion électrique de ces circuits intégrés entre la face avant 3 et la face arrière 5 du substrat 2, dans un sens ou dans l'autre, ce dernier est traversé par un via de connexion électrique 6, pour par exemple assurer une liaison entre un plot avant 7 des moyens d'interconnexion de la couche avant 4 et un plot arrière 8 de moyens d'interconnexion aménagés sur la face arrière 5 du substrat 2, le plot avant 7 étant par exemple dans le premier niveau métallique des moyens d'interconnexion. Le via de connexion électrique 6 comprend un anneau cylindrique 9 en une matière conductrice de l'électricité, qui remplit un trou annulaire cylindrique 10 réalisé au travers du substrat 2, d'une face à l'autre, de telle sorte que cet anneau conducteur 9 présente une face avant radiale 11 en contact avec le plot avant 7 et une face arrière radiale 12 affleurant la face arrière 5 du substrat 2 et en contact avec plot arrière 8. Le via de connexion électrique 6 peut être réalisé de la manière suivante, par tous moyens connus adaptés utilisés couramment en microélectronique. Comme le montre la figure 3, disposant d'un substrat 2 équipé de la couche avant 4, on procède à la réalisation du trou annulaire 10 par la face arrière 5, par exemple par gravure. Ce trou annulaire 10 peut avantageusement être légèrement prolongé dans le plot avant 7.
Puis, comme le montre la figure 4, on procède au remplissage du trou annulaire 10 par la matière devant former l'anneau conducteur 9, par exemple par dépôt, sur le plot avant 7. Ce remplissage produit généralement une couche résiduelle 9a sur la face arrière 5 du substrat 2.
Bien entendu, une pluralité de vias de connexion électrique 6 peuvent être réalisés en même temps. Puis, comme le montre la figure 4, on procède à l'enlèvement de la couche résiduelle 9a par exemple par polissage mécano-chimique (CMP) pour découvrir la face arrière 5 du substrat 2 et former la face arrière radiale 12 de l'anneau conducteur 9 dans le plan de la face arrière 5. Après quoi, on peut réaliser les moyens d'interconnexion arrière sur la face arrière 5 du substrat 2, qui comprennent le plot arrière 8 sur le via 6, comme représenté sur la figure 1. Selon une variante illustrée sur les figures 6 et 7, des anneaux extérieur et intérieur 13 et 14 en une matière isolante peuvent être interposés entre respectivement les parois extérieure et intérieure du trou annulaire 10 et les parois extérieure et intérieure de l'anneau conducteur 9. Ce peut être le cas en particulier si la matière de l'anneau conducteur 9 peut diffuser dans la matière du substrat 2. Pour réaliser les anneaux isolants extérieur et intérieur 13 et 14, on peut procéder de la manière suivante, par tous moyens connus adaptés utilisés couramment en microélectronique.
Comme le montre la figure 8, disposant du substrat 2 muni de la couche avant 4 et présentant le trou annulaire traversant 10, on procède au dépôt d'une couche 15 d'une matière isolante. Cette couche 15 recouvre les parois cylindriques du trou annulaire 10 pour former les anneaux isolants 13 et 14 et présente une partie 15a sur le plot 7 au fond du trou 10 et une partie 15b sur la face avant 5 du substrat 2. Puis, comme le montre la figure 9, on procède à l'enlèvement de la partie 15a de la couche 15 située au fond du trou annulaire 16 laissé dans cette couche 15, de façon à découvrir le plot avant 7. Puis, comme le montre la figure 10, on procède, comme décrit précédemment à propos de la figure 4, au remplissage du trou annulaire 16 pour former l'anneau conducteur 9 sur le plot avant 7, ce qui produit une partie résiduelle 9a sur la partie 15b de la couche 15. Puis, comme le montre la figure 11, on procède, comme décrit précédemment à propos de la figure 5, à l'enlèvement de la couche résiduelle 9a et de la partie 15a pour découvrir la face arrière 5 du substrat 2. Ainsi, l'anneau conducteur 9 et les anneaux isolants 13 et 14 présentent des faces avant radiales en contact sur le plot avant 7 du substrat 2 et des faces radiales arrière situées dans le plan de la face arrière 5 du substrat 2 dans au moins l'épaisseur du substrat 2. L'existence des anneaux isolants 13 et 14 peut être utile pour éviter que la matière formant l'anneau conducteur 9 ne puisse diffuser dans la matière formant le substrat 2. On peut alors réaliser le plot arrière 8 sur la face arrière comme décrit précédemment. Selon une variante illustrée sur les figures 12 et 13, un via de connexion électrique 17, adapté pour relier un plot avant 7 et un plot arrière 8 au travers du substrat 2, peut comprendre une pluralité d'anneaux cylindriques co-axiaux 18, par exemple au nombre de trois, formés dans une pluralité de trous annulaires co-axiaux 19 aménagés au travers du substrat 2. Selon une variante illustrée sur les figures 14 et 15, un via de connexion électrique 20, également adapté pour relier un plot avant 7 et un plot arrière 8 au travers du substrat 2, peut comprendre un cylindre plein central conducteur 21 aménagé dans un trou central 22 traversant le substrat 2 et un ou une pluralité d'anneaux cylindriques co-axiaux conducteurs 23, par exemple au nombre de deux, formés dans une pluralité de trous annulaires co-axiaux 24 aménagés au travers du substrat 2. Les vias de connexion électrique 17 et 20 peuvent être réalisés comme décrit en référence aux figures 1 à 5 ou comme décrit en référence aux figures 6 à 11 avec interposition d'anneaux isolants entre leurs parties conductrices et le substrat 2. Selon une variante illustrée sur la figure 16, un dispositif semi-conducteur 1 comprend un via de connexion électrique 25, reliant un plot avant 7 d'une couche avant 4 et un plot arrière 8, peut être réalisé par le côté de la face avant 3 du substrat 2. Comme représenté, ce via 25 peut comprendre, dans deux trous annulaires 26, deux anneaux conducteurs 27, co-axiaux. Le via de connexion électrique 25 peut être réalisé de la manière suivante.
Comme le montre la figure 17, partant d'un substrat 2 épais, on réalise des circuits intégrés formant une sous-couche 4a sur sa face avant 3. Puis, comme le montre la figure 18, on réalise les trous annulaires borgnes 26 au travers de la sous-couche 4a et dans le substrat 2, sans que ces trous n'atteignent la face arrière 5a du substrat 2. Les trous annulaires borgnes 26 sont naturellement réalisés dans une zone de la sous-couche 4a exempte de circuits intégrés. Puis, comme le montre la figure 19, on procède au dépôt d'une couche isolante 28, dont une partie 28a recouvre les parois et le fond des trous annulaires borgnes 26 et dont une partie 28b recouvre la sous-couche 4a. Puis, comme le montre la figure 20, on procède au dépôt d'une couche conductrice 29, qui remplit les trous annulaires borgnes 26 pour former les anneaux conducteurs 27 et qui présente une partie 29b sur la partie 28b de la couche isolante 28. Puis, comme le montre la figure 21, on procède à un polissage mécano-chimique (CMP) de la couche 29 pour enlever sa partie 29b, jusqu'à la partie 28b de la couche 28, de façon à former, dans le même plan, des faces avant 30 des anneaux conducteurs 27. Puis, comme également illustré sur la figure 21, on procède à un amincissement du substrat 2 par sa face arrière, jusqu'à découvrir et éventuellement rogner les anneaux conducteurs 27, pour former ainsi la face arrière 5 du substrat 2 et, dans le même plan, les faces radiales arrière 28 des anneaux conducteurs. Après quoi, on peut réaliser les moyens d'interconnexion sur la couche 28 pour compléter et former la couche 4, y compris le plot avant 7 sur les faces avant 30 des anneaux conducteurs 27, et réaliser les moyens d'interconnexion sur la face arrière 5, y compris le plot arrière 8 sur les faces arrière 31 des anneaux conducteurs 27 Dans une variante de réalisation, on pourrait compléter et former la couche 4 avant de procéder à l'amincissement du substrat 2. I1 résulte de ce qui précède que, pour la réalisation d'un via de connexion électrique ou d'une pluralité de vias de connexion électrique, les trous aménagés dans le substrat peuvent être réalisés collectivement, en une seule opération, que les parties conductrices des vias de connexion électrique peuvent être réalisés collectivement, en une seule opération, et que le polissage peut être réalisé collectivement, en une seule opération. Les structures des vias de connexion électrique qui viennent d'être décrites peuvent être particulièrement avantageuses pour réduire les effets de peau dans la matière les constituant, voire pour les éviter, tout en limitant la résistance électrique des vias, ce qui permet de limiter les pertes par effet joule. L'épaisseur de peau permet de déterminer la largeur de la zone dans laquelle se concentre le courant dans un conducteur électrique. Elle permet de calculer la résistance effective à une fréquence donnée. L'épaisseur de peau est généralement calculée en appliquant la formule (A) suivante : ----------------'•t) Dans laquelle : 8 représente l'épaisseur de peau en mètre, w représente la pulsation en radian par seconde (soit : w=2.n.f), f représente la fréquence du courant en Hertz, µ représente la perméabilité magnétique en Henry par mètre, p représente la résistivité en Ohm-mètre (soit : p=l/6), et 6 représente conductivité électrique en Siemens par mètre. Ainsi, ayant choisi une matière pour réaliser les vias de connexion électrique des exemples décrits, on peut calculer l'épaisseur de peau 8 en fonction des caractéristiques de cette matière et du courant qui devra traverser les vias, en appliquant la formule (A) ci- dessus.
Après quoi, on peut choisir une épaisseur radiale maximum e attribuée aux anneaux conducteurs et cylindres centraux éventuels conducteurs formant les vias de connexion électrique des exemples décrits, de telle sorte que cette épaisseur e soit au plus égale à deux fois l'épaisseur de peau 8 calculée. La présente invention ne se limite pas aux exemples ci-dessus décrits. Bien d'autres variantes de réalisation sont possibles, par exemple en combinant autrement les différents exemples, sans sortir du cadre défini par les revendications annexées.

Claims (15)

  1. REVENDICATIONS1. Procédé de réalisation d'un via de connexion électrique au travers d'un substrat pour réaliser une connexion électrique d'une face à l'autre du substrat, comprenant : la réalisation d'un trou annulaire (10) dans le substrat (2), et le remplissage du trou annulaire par une matière conductrice de l'électricité pour obtenir un anneau conducteur (9) formant au moins en partie le via (6).
  2. 2. Procédé selon la revendication 1, comprenant : la réalisation de plusieurs trous annulaires concentriques (19), et le remplissage de ces trous annulaires par une matière conductrice de l'électricité pour obtenir plusieurs anneaux conducteurs (18) formant au moins en partie le via (17)
  3. 3. Procédé selon l'une des revendications 1 et 2, comprenant : la réalisation d'un trou central (22) et d'au moins un trou annulaire (24) co-axialement au trou central, et le remplissage du trou central et du trou annulaire par une matière conductrice de l'électricité pour obtenir un cylindre central (21) et au moins un anneau (23), co-axiaux, formant au moins en partie le via (20).
  4. 4. Procédé selon l'une quelconque des revendications précédentes, comprenant : la formation d'une couche auxiliaire (7) sur une face (3) du substrat, et la réalisation dudit via par l'autre face (5) du substrat, jusqu'à ou jusque dans cette couche auxiliaire.
  5. 5. Procédé selon l'une quelconque des revendications 1 comprenant : la réalisation dudit via (25) dans une partie de l'épaisseur du substrat, par une face (3) du substrat, et l'enlèvement d'une partie de l'épaisseur du substrat par l'autre face (5) de ce dernier pour découvrir ledit via.
  6. 6. Procédé selon l'une quelconque des revendications précédentes, comprenant l'interposition d'une matière isolante (13. 14) entre le substrat et le via.
  7. 7. Procédé selon l'une quelconque des revendications précédentes, dans lequel l'épaisseur radiale de chaque trou est choisie au plus égale à 2 fois l'épaisseur de peau (8) dans la matière formant le via.
  8. 8. Procédé selon la revendication 3, dans lequel le diamètre du trou central est choisi au plus égal à 2 fois l'épaisseur de peau (8) dans la matière formant le via.
  9. 9. Substrat pour dispositif semi-conducteur comprenant au moins un via de connexion électrique d'une face à l'autre, en une matière conductrice de l'électricité, ce via comprenant au moins un anneau conducteur (9) aménagé dans un trou annulaire (10) traversant le substrat (2).
  10. 10. Substrat selon la revendication 9, dans lequel ledit via comprend plusieurs anneaux conducteurs co-axiaux (18), aménagés dans plusieurs trous annulaires co-axiaux (19) traversant le substrat.
  11. 11. Substrat selon la revendication 9, dans lequel ledit via comprend un cylindre central conducteur (21) et au moins un anneau conducteur (23), co-axiaux, aménagés dans un trou central (22) et un trou annulaire (24) traversant le substrat.
  12. 12. Substrat selon l'une quelconque des revendications 9 à Il, dans lequel l'épaisseur radiale de chaque anneau conducteur est au plus égale à deux fois l'épaisseur de peau (8) dans la matière formant le via.
  13. 13. Substrat selon la revendication 11, dans lequel le diamètre du cylindre central conducteur est au plus égal à deux fois l'épaisseur de peau (8) dans la matière formant le via.
  14. 14. Substrat pour dispositif semi-conducteur comprenant au moins un via de connexion électrique d'une face à l'autre, en une matière conductrice de l'électricité, au moins une partie dudit via comprenant au moins un anneau, chaque partie dudit via présentantune épaisseur au plus égale à deux fois l'épaisseur de peau (6) dans la matière formant le via.
  15. 15. Dispositif semi-conducteur comprenant un substrat selon l'une quelconque des revendications 9 à 14, et, sur une face de ce 5 substrat, un circuit intégré relié audit via.
FR0956930A 2009-10-05 2009-10-05 Via de connexion electrique pour substrat de dispositif semi-conducteur Withdrawn FR2951017A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0956930A FR2951017A1 (fr) 2009-10-05 2009-10-05 Via de connexion electrique pour substrat de dispositif semi-conducteur
US12/897,439 US20110079919A1 (en) 2009-10-05 2010-10-04 Electrical connection via for the substrate of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0956930A FR2951017A1 (fr) 2009-10-05 2009-10-05 Via de connexion electrique pour substrat de dispositif semi-conducteur

Publications (1)

Publication Number Publication Date
FR2951017A1 true FR2951017A1 (fr) 2011-04-08

Family

ID=42144809

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0956930A Withdrawn FR2951017A1 (fr) 2009-10-05 2009-10-05 Via de connexion electrique pour substrat de dispositif semi-conducteur

Country Status (2)

Country Link
US (1) US20110079919A1 (fr)
FR (1) FR2951017A1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487425B2 (en) * 2011-06-23 2013-07-16 International Business Machines Corporation Optimized annular copper TSV
DE102011085084B4 (de) * 2011-10-24 2022-01-13 Robert Bosch Gmbh Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat sowie Substrat mit einer elektrischen Durchkontaktierung
JP5751131B2 (ja) * 2011-10-28 2015-07-22 富士通株式会社 半導体装置及びその製造方法
DE102012210472A1 (de) * 2012-06-21 2013-12-24 Robert Bosch Gmbh Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
CN103985666A (zh) * 2013-02-07 2014-08-13 中芯国际集成电路制造(上海)有限公司 一种环形硅深孔及环形硅深孔电极的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050121768A1 (en) * 2003-12-05 2005-06-09 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
US20060001174A1 (en) * 2004-06-30 2006-01-05 Nec Electronics Corporation Semiconductor device and method for manufacturing the same
US20060071271A1 (en) * 2004-09-24 2006-04-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device
US20070290300A1 (en) * 2006-05-22 2007-12-20 Sony Corporation Semiconductor device and method for manufacturing same
US20090051012A1 (en) * 2007-08-24 2009-02-26 Honda Motor Co., Ltd. Through-hole interconnection structure for semiconductor wafer
US20090140436A1 (en) * 2007-12-04 2009-06-04 Advanced Semiconductor Engineering, Inc. Method for forming a via in a substrate and substrate with a via

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005053494A1 (de) * 2005-11-09 2007-05-16 Fraunhofer Ges Forschung Verfahren zum Herstellen elektrisch leitender Durchführungen durch nicht- oder halbleitende Substrate
US20080113505A1 (en) * 2006-11-13 2008-05-15 Sparks Terry G Method of forming a through-substrate via
US7928539B2 (en) * 2007-01-29 2011-04-19 Renesas Electronics Corporation Semiconductor device
US7902069B2 (en) * 2007-08-02 2011-03-08 International Business Machines Corporation Small area, robust silicon via structure and process
US8294240B2 (en) * 2009-06-08 2012-10-23 Qualcomm Incorporated Through silicon via with embedded decoupling capacitor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050121768A1 (en) * 2003-12-05 2005-06-09 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
US20060001174A1 (en) * 2004-06-30 2006-01-05 Nec Electronics Corporation Semiconductor device and method for manufacturing the same
US20060071271A1 (en) * 2004-09-24 2006-04-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device
US20070290300A1 (en) * 2006-05-22 2007-12-20 Sony Corporation Semiconductor device and method for manufacturing same
US20090051012A1 (en) * 2007-08-24 2009-02-26 Honda Motor Co., Ltd. Through-hole interconnection structure for semiconductor wafer
US20090140436A1 (en) * 2007-12-04 2009-06-04 Advanced Semiconductor Engineering, Inc. Method for forming a via in a substrate and substrate with a via

Also Published As

Publication number Publication date
US20110079919A1 (en) 2011-04-07

Similar Documents

Publication Publication Date Title
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
FR2968130A1 (fr) Dispositif semi-conducteur comprenant un condensateur et un via de connexion electrique et procede de fabrication
FR2860920A1 (fr) Procede de realisation de connexions conductrices de circuits integres, et circuit integre mettant en oeuvre des telles connexions
EP1302954B1 (fr) Réalisation d'inductance et de via dans un circuit monolithique
WO2009013409A2 (fr) Procédé de fabrication d'un assemblage de puces reliées mécaniquement au moyen d'une connexion souple
FR2992467A1 (fr) Procede de realisation d'un composant a contact electrique traversant et composant obtenu
FR2911006A1 (fr) Puce de circuit electronique integre comprenant une inductance
FR2951017A1 (fr) Via de connexion electrique pour substrat de dispositif semi-conducteur
FR2968129A1 (fr) Dispositif semi-conducteur comprenant un condensateur et un via de connexion électrique et procédé de fabrication
FR2951018A1 (fr) Via de connexion electrique pour substrat de dispositif semi-conducteur
WO1999008318A1 (fr) Procede d'interconnexion a travers un materiau semi-conducteur
EP2610907A1 (fr) Dispositif electronique empile et procede de realisation d'un tel dispositif electronique
WO2005086232A1 (fr) Dispositif microelectronique d'interconnexion a tiges conductrices localisees
FR2993397A1 (fr) Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication
EP2092564B1 (fr) Structure de plots de connexion pour capteur d'image sur substrat aminci
FR2970119A1 (fr) Puce de circuits integres et procede de fabrication.
EP0951067B1 (fr) Circuit intégré avec couche d'arrêt et procédé de fabrication associé
FR2779274A1 (fr) Circuit integre avec couche d'arret et procede de fabrication associe
EP2498287B1 (fr) Procédé de réalisation d'interconnexions verticales à travers des couches structurées.
FR2948815A1 (fr) Structure de plots de connexion pour composant electronique
FR2823377A1 (fr) Ligne conductrice haute frequence sur un circuit integre
FR2650472A1 (fr) Procede de depot d'une couche isolante sur une couche conductrice du reseau multicouche d'une carte de connexion de circuit integre de haute densite, et carte en resultant
EP2690655A2 (fr) Procédé de réalisation de vias
FR2970118A1 (fr) Puce de circuits integres et procede de fabrication.
FR3009649A1 (fr) Interconnexion de plusieurs niveaux d'un empilement de supports de composants electroniques

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20140630