FR2970118A1 - Puce de circuits integres et procede de fabrication. - Google Patents
Puce de circuits integres et procede de fabrication. Download PDFInfo
- Publication number
- FR2970118A1 FR2970118A1 FR1061355A FR1061355A FR2970118A1 FR 2970118 A1 FR2970118 A1 FR 2970118A1 FR 1061355 A FR1061355 A FR 1061355A FR 1061355 A FR1061355 A FR 1061355A FR 2970118 A1 FR2970118 A1 FR 2970118A1
- Authority
- FR
- France
- Prior art keywords
- electrical connection
- layer
- substrate plate
- electrical
- local
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13012—Shape in top view
- H01L2224/13014—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1356—Disposition
- H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
- H01L2224/13565—Only outside the bonding interface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13657—Cobalt [Co] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13684—Tungsten [W] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Procédé de réalisation d'un moyen de connexion électrique d'une puce de circuits intégrés et puce de circuits intégrés comprenant une plaque de substrat et, sur une face avant de la plaque de substrat, des circuits intégrés et une couche intégrant un réseau avant d'interconnexion électrique, dans lesquels au moins un via local de connexion électrique (7a) en une matière conductrice de l'électricité, est formé dans un trou (8) de la plaque de substrat (2) et est reliée à une portion de connexion (9) dudit réseau d'interconnexion électrique ; un pilier de connexion électrique (16) en une matière conductrice de l'électricité, est formé sur une partie arrière du via de connexion électrique ; et une couche extérieure locale de protection (18) peut recouvrir au moins en partie le via de connexion électrique et le pilier de connexion électrique.
Description
GRB 10-4957FR 1
Puce de circuits intégrés et procédé de fabrication
La présente invention concerne le domaine des dispositifs semi-conducteurs et plus particulièrement celui des puces de circuits intégrés et de leurs procédés de fabrication. On connaît des puces de circuits intégrés munies de moyens de connexion électrique qui comprennent des vias de connexion électrique aménagés dans des trous traversant le substrat sur une face avant duquel sont formés les circuits intégrés, en vue de réaliser des connexions électriques à l'arrière, c'est-à-dire à l'opposé du côté où se situent les circuits intégrés, ces vias de connexion électrique étant munis de piliers arrière de connexion électrique. La face arrière du substrat et les vias sont recouverts d'une couche de passivation permanente en un polymère photosensible, au travers de laquelle sont formés les piliers arrière de connexion électrique en utilisant des couches conductrices non permanentes sur cette couche de passivation. En conséquence, les procédés de fabrication mis en oeuvre comprennent un grand nombre d'étapes notamment du fait de l'existence de la couche de passivation. En outre, la couche de passivation ne peut pas remplir complètement le trou central subsistant dans les vias si bien qu'il existe un risque d'oxydation interne des vias de connexion électrique. Selon un mode de mise en oeuvre, il est proposé un procédé de fabrication évitant au moins en partie les inconvénients cités ci-dessus. I1 est proposé un procédé de réalisation d'un moyen de connexion électrique d'une puce de circuits intégrés comprenant une plaque de substrat et, sur une face avant de la plaque de substrat, des circuits intégrés et une couche intégrant un réseau avant d'interconnexion électrique. Le procédé proposé peut comprendre : réaliser au moins un via local de connexion électrique en une matière conductrice de l'électricité, traversant la plaque de substrat et relié à une portion de connexion dudit réseau d'interconnexion électrique ; réaliser un pilier de connexion électrique en une matière conductrice de l'électricité, sur une partie arrière du via de connexion électrique ; et réaliser une couche extérieure locale de protection recouvrant au moins en partie le via de connexion électrique et le pilier de connexion électrique.
Le procédé proposé peut comprendre : réaliser un trou au travers de la plaque de substrat par sa face arrière, découvrant une portion de connexion dudit réseau d'interconnexion électrique ; réaliser, par un dépôt physique en phase vapeur (PVD), une couche mince en une matière conductrice de l'électricité, au-dessus de la face arrière de la plaque de substrat et de la paroi et du fond du trou ; réaliser, par un dépôt électrochimique local avec prise de contact électrique sur ladite couche mince, une couche épaisse locale en une matière conductrice de l'électricité sur la couche mince, dans le trou et au-dessus de la face arrière de la plaque de substrat ; réaliser, par un dépôt électrochimique local avec prise de contact électrique sur ladite couche mince, un pilier arrière de connexion électrique sur la couche épaisse ; et enlever la couche mince autour de la couche épaisse, la portion restante de la couche mince et la couche épaisse formant un via de connexion électrique relié audit réseau avant d'interconnexion et muni du pilier arrière de connexion électrique. Le procédé peut comprendre : réaliser, par un dépôt chimique, une couche extérieure locale de protection recouvrant au moins en partie le via de connexion électrique et le pilier arrière de connexion électrique.
Le procédé peut comprendre, avant de réaliser la couche mince : réaliser une couche d'isolation sur la face arrière de la plaque de substrat et contre les parois du trou ; et enlever une partie de la couche d'isolation située au-dessus de ladite portion de connexion du réseau avant d'interconnexion électrique.
Le procédé peut comprendre : réaliser la couche d'isolation par un dépôt chimique en phase vapeur sub-atmosphérique (SACVD). Selon un mode de réalisation, il est proposé une puce de circuits intégrés comprenant une plaque de substrat et, sur une face avant de cette plaque de substrat, des circuits intégrés et une couche intégrant un réseau avant d'interconnexion électrique. Une puce de circuits intégrés proposée peut comprendre au moins un moyen de connexion électrique arrière comprenant un via de connexion électrique traversant la plaque de substrat et relié à une portion de connexion dudit réseau avant d'interconnexion électrique et comprenant un pilier arrière de connexion électrique aménagé sur le via de connexion électrique, et une couche arrière locale de protection recouvrant au moins en partie le via de connexion électrique et le pilier de connexion électrique. Le pilier de connexion électrique peut être muni, sur son extrémité, d'une goutte de soudure. Le via de connexion électrique et le pilier de connexion électrique peuvent comprendre du cuivre (Cu) et la couche de protection comprend un alliage de cobalt (Co), de tungstène (W) et de phosphore (P). Une puce de circuits intégrés et un procédé de fabrication de puce de circuits intégrés, selon un mode particulier de réalisation de la présente invention, vont maintenant être décrits à titre d'exemples non limitatifs, illustrés par le dessin sur lequel : - la figure 1 représente une coupe partielle d'une puce de circuits intégrés ; - la figure 2 représente une plaquette de puces de circuits intégrés; - et les figures 3 à 10 représentent des étapes de fabrication de puces de circuits intégrés, vues en coupe. Comme illustré sur la figure 1, une puce de circuits intégrés 1 comprend une plaque de substrat 2, par exemple en silicium, sur une face avant 3 de laquelle sont réalisés des circuits intégrés 4 et qui est munie, sur cette face avant 3, d'une couche avant 5 dans laquelle est intégré un réseau avant d'interconnexion électrique 6, éventuellement à plusieurs niveaux métalliques, sélectivement relié aux circuits intégrés 4.
La puce de circuits intégrés 1 comprend une pluralité de moyens de connexion électrique arrière 7 dont chacun présente la structure suivante. Au travers de la plaque de substrat 2 et dans une zone exempte de circuits intégrés 4, est aménagé un trou 8 qui est prolongé dans la couche avant 5 jusqu'à une portion de connexion électrique 9 du réseau avant d'interconnexion 6. Cette portion de connexion 9 peut être située dans le premier niveau métallique du réseau avant d'interconnexion 6.
Une couche d'isolation 10, par exemple en oxyde de silicium (SiO2), présente une partie l0a qui recouvre la paroi latérale du trou 8 et une partie l0b qui recouvre la face arrière 11 de la plaque de substrat 2. Une couche locale de barrière 12 conductrice de l'électricité, par exemple en titane (Ti), en une bi-couche de nitrure de titane et de titane (TiN/Ti), en tantale (Ta) ou en une bi-couche de nitrure de tantale et de tantale (TaN/Ta), présente une partie 12a qui recouvre la partie l0a de la couche d'isolation 10 et la portion de connexion 9, dans le fond du trou 8, et présente une partie locale 12b qui recouvre localement la partie l0b de la couche d'isolation 10, sur au moins une partie de la périphérie du trou 8. Une couche locale d'accroche 13 conductrice de l'électricité, par exemple en cuivre (Cu), présente une partie 13a qui recouvre la partie 12a de la couche de barrière 12 et une partie locale 13b qui recouvre la partie locale 12b de la couche de barrière 12. Une couche locale épaisse 14 conductrice de l'électricité, par exemple en cuivre (Cu), présente une partie 14a qui recouvre la partie 13a de la couche d'accroche 13 et une partie locale 14b qui recouvre la partie locale 13b de la couche d'accroche 13. La partie 14a de la couche épaisse 14 détermine un trou restant central borgne 15 ouvert vers l'arrière. Selon une variante de réalisation, l'épaisseur de la couche locale épaisse 14 peut être suffisante pour combler complètement le reste du trou 8 et ainsi supprimer le trou central borgne 15.
Un pilier 16 en saillie vers l'arrière, conducteur de l'électricité, par exemple en cuivre (Cu), est formé sur la partie locale 14b de la couche épaisse 14, ce pilier étant par exemple cylindrique.
Sur l'extrémité du pilier en saillie 16 est formée une goutte de soudure 17 conductrice de l'électricité, par exemple en un alliage d'étain et d'argent (SnAg) ou un alliage d'étain, d'argent et de cuivre (SnAgCu). Enfin, une couche extérieure arrière locale de protection 18, par exemple en un alliage de cobalt, de tungstène et de phosphore (CoWP), comprend une partie 18a qui recouvre la partie 14a de la couche épaisse 14, dans le trou restant 15, comprend une partie 18b qui recouvre la partie locale 14b de la couche épaisse 14, autour du pilier en saillie 16, comprend une partie 18c qui recouvre les flancs ou bords latéraux de la partie locale 14b de la couche épaisse 14, de la partie locale 13b de la couche 13 et de la partie locale 12, jusqu'à la partie lob de la couche d'isolation 10, et comprend une partie 18d qui recouvre la face périphérique du pilier en saillie 16 et éventuellement la goutte de soudure 17.
Ainsi, chaque moyen de connexion électrique arrière 7 comprend un via de connexion électrique 7a formé par les couches 12, 13 et 14 et comprend le pilier en saillie 16 dont l'extrémité peut être soudée à un autre composant électronique par l'intermédiaire de la goutte de soudure 17, ce via 7a et ce pilier 16 étant protégés contre la corrosion grâce à l'existence de la couche extérieure de protection 18. En se reportant aux figures 2 à 10, on va maintenant décrire un mode de fabrication collective d'une pluralité de puces de circuits intégrés correspondant à la puce de circuits intégrés 1 de la figure 1. Comme illustré sur la figure 2, on dispose pour cela d'une plaquette 100, par exemple en silicium, présentant une pluralité ou matrice d'emplacements 101 correspondant chacun à une puce de circuits intégrés 1 à fabriquer. Comme illustré sur la figure 3, on procède à la réalisation, sur une face avant 102 de la plaquette 100 et dans respectivement les emplacements 101, de circuits intégrés 4 et de réseaux avant de connexion électrique 6 dans une couche avant commune 103. Ensuite, comme illustré sur la figure 4, on procède à la réalisation, par la face arrière 104 de la plaquette 100 et dans respectivement les emplacements 101 des puces à fabriquer, de pluralités de trous 8, par gravure au travers de passages traversants correspondants 105a aménagés dans un masque 105 et jusqu'aux portions 9 des réseaux de connexion électrique. Puis, on enlève le masque 105.
Ensuite, comme illustré sur la figure 5, on procède à la réalisation par un dépôt chimique en phase vapeur sub-atmosphérique (SACVD), sur la face arrière 104 et dans les trous 8 de la plaquette 100, d'une couche d'isolation 106 et on enlève les parties de cette couche 106 dans le fond des trous 8 de façon à découvrir les portions 9 des réseaux avant de connexion électrique 6. On obtient ainsi, dans chacun des emplacements 101 et pour chaque puce à fabriquer, la couche d'isolation 10. Selon une variante de réalisation, on pourrait réaliser les trous 8 jusqu'à proximité des portions 9 des réseaux de connexion électrique 6, dans la couche 103, puis déposer la couche d'isolation 106, puis enlever les parties de cette couche 106 dans le fond des trous 8 et enlever le reste de la couche 103 jusqu'à découvrir les portions 9 des réseaux avant de connexion électrique 6. Ensuite, comme illustré sur la figure 6, on procède à la réalisation par un dépôt physique en phase vapeur (PVD), sur la couche d'isolation 106 et dans le fond des trous 8, d'une couche 107 puis d'une couche 108 sur cette couche 107, destinées à la fabrication de la couche 12 puis de la couche 13 des puces à fabriquer. Ensuite, comme illustré sur la figure 7, on forme un masque 109 sur la couche 108, au travers duquel sont aménagées des ouvertures 109a dont les pourtours correspondent aux pourtours des parties arrière 14b des couches locales 14 associées aux trous 8 des puces à fabriquer. Puis, on procède, par un dépôt électrochimique dans un bain, à la réalisation des couches locales 14 dans les ouvertures 109a du masque 109, en prenant le contact électrique sur le bord périphérique de la couche 108, à la périphérie de la plaquette 100. Ensuite, comme illustré sur la figure 8, après avoir enlevé le masque 109, on forme un nouveau masque 110 sur la couche 108 et sur les couches locales 14, en aménageant, au travers de ce masque 110, des ouvertures traversantes 110a correspondant aux piliers 16 à réaliser sur les parties arrière 14b des couches locales 14 réalisées. Puis, on procède, par un dépôt électrochimique dans un bain, à la réalisation des piliers 16 puis des gouttes de soudure 17 dans les ouvertures 110a du masque 110, en prenant comme précédemment le contact électrique sur le bord périphérique de la couche 108, à la périphérie de la plaquette 100. Ensuite, comme illustré sur la figure 9, après avoir enlevé le masque 110, on procède, par gravure humide dans des bains adaptés, à l'enlèvement des parties de la couche 108 puis de la couche antérieure 107, autour des parties arrière 14b des couches locales 14 réalisées, sur toute la surface restante de la couche d'isolation 106. On obtient alors des couches locales 12, 13 et 14 associées à chacun des trous 8 des puces à réaliser.
Puis, on procède à un recuit pour que les gouttes de soudure 17 prennent la forme de dômes. Ainsi, sont formées, dans les emplacements 101 de la plaquette 100, des pluralités de moyens locaux de connexion électrique arrière 7 comprenant chacun un via traversant de connexion électrique 7a et un pilier en saillie 16 muni d'une goutte de soudure 17. Ensuite, comme illustré sur la figure 10, on procède, par dépôt chimique naturellement sélectif, à la réalisation de couches de protection 18 sur les moyens de connexion électrique arrière 7. Par exemple, si la couche épaisse 14 et le pilier en saillie 16 sont en cuivre, la couche de protection 18 peut être formée par un dépôt chimique sélectif d'un alliage ternaire à base de cobalt, de tungstène et de phosphore (CoWP) selon un procédé de croissance auto-catalytique en phase vapeur.
Ensuite, comme illustré sur la figure 2, on procède à la singularisation des puces de circuits intégrés 1 obtenues dans les emplacements 101, par exemple par sciage le long de lignes 111 et des colonnes 112 de séparation de ces emplacements 101.
La présente invention ne se limite pas aux exemples ci-dessus décrits. Bien d'autres variantes de réalisation sont possibles, sans sortir du cadre défini par les revendications annexées.
Claims (10)
- REVENDICATIONS1. Procédé de réalisation d'un moyen de connexion électrique d'une puce de circuits intégrés comprenant une plaque de substrat et, sur une face avant du substrat, des circuits intégrés et une couche intégrant un réseau avant d'interconnexion électrique, comprenant : réaliser au moins un via local de connexion électrique (7a) en une matière conductrice de l'électricité, traversant la plaque de substrat (2) et relié à une portion de connexion (9) dudit réseau avant d'interconnexion électrique ; réaliser un pilier de connexion électrique (16) en une matière conductrice de l'électricité, sur une partie arrière du via de connexion électrique ; et réaliser une couche extérieure locale de protection (18) recouvrant au moins en partie le via de connexion électrique et le pilier de connexion électrique.
- 2. Procédé selon la revendication 1, dans lequel la matière conductrice de l'électricité est du cuivre et la couche de protection est un alliage de cobalt (Co), de tungstène (W) et de phosphore (P).
- 3. Procédé de réalisation d'au moins un moyen de connexion électrique d'une puce de circuits intégrés comprenant une plaque de substrat et, sur une face avant de la plaque de substrat, des circuits intégrés et une couche intégrant un réseau avant d'interconnexion électrique, comprenant : réaliser un trou (8) au travers de la plaque de substrat (2) par sa face arrière, découvrant une portion de connexion (9) dudit réseau avant d'interconnexion électrique ; réaliser, par un dépôt physique en phase vapeur (PVD), une couche mince (108) en une matière conductrice de l'électricité, au-dessus de la face arrière de la plaque de substrat et de la paroi et du fond du trou (8) ; réaliser, par un dépôt électrochimique local avec prise de contact électrique sur ladite couche mince, une couche épaisse locale (14) en une matière conductrice de l'électricité sur la couche mince,dans le trou (8) et au-dessus de la face arrière de la plaque de substrat ; réaliser, par un dépôt électrochimique local avec prise de contact électrique sur ladite couche mince, un pilier arrière de connexion électrique (16) sur la couche épaisse (14) ; enlever la couche mince autour de la couche épaisse, la portion restante de la couche mince et la couche épaisse formant un via de connexion électrique (7a) relié audit réseau avant d'interconnexion et muni du pilier arrière de connexion électrique.
- 4. Procédé selon la revendication 3, comprenant : réaliser, par un dépôt chimique sélectif, une couche extérieure locale de protection (18) recouvrant au moins en partie le via de connexion électrique (7a) et le pilier arrière de connexion électrique (16).
- 5. Procédé selon la revendication 4, dans lequel la matière conductrice de l'électricité est du cuivre et la couche extérieure de protection est un alliage de cobalt (Co), de tungstène (W) et de phosphore (P).
- 6. Procédé selon l'une quelconque des revendications 3 à 5, comprenant, avant de réaliser la couche mince : réaliser une couche d'isolation (10) sur la face arrière de la plaque de substrat et contre les parois du trou ; et enlever une partie de la couche d'isolation située au-dessus de ladite portion de connexion du réseau avant d'interconnexion électrique.
- 7. Procédé selon la revendication 6, comprenant : réaliser la couche d'isolation (10) par un dépôt chimique en phase vapeur subatmosphérique (SACVD).
- 8. Puce de circuits intégrés comprenant une plaque de substrat et, sur une face avant de cette plaque de substrat, des circuits intégrés et une couche intégrant un réseau avant d'interconnexion électrique, et comprenant : au moins un moyen de connexion électrique arrière (7) comprenant un via de connexion électrique (7a) traversant la plaque desubstrat (2) et relié à une portion de connexion (9) dudit réseau avant d'interconnexion électrique et comprenant un pilier arrière de connexion électrique (16) aménagé sur le via de connexion électrique, et une couche arrière locale de protection (18) recouvrant au moins en partie le via de connexion électrique et le pilier de connexion électrique.
- 9. Puce selon la revendication 8, dans laquelle le via de connexion électrique (7a) et le pilier de connexion électrique (16) comprennent du cuivre (Cu) et la couche de protection comprend un alliage de cobalt (Co), de tungstène (W) et de phosphore (P).
- 10. Puce selon l'une des revendications 8 et 9, dans laquelle le pilier de connexion électrique (16) est muni, sur son extrémité, d'une goutte de soudure (17).
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1061355A FR2970118B1 (fr) | 2010-12-30 | 2010-12-30 | Puce de circuits integres et procede de fabrication. |
US13/304,823 US9093505B2 (en) | 2010-12-30 | 2011-11-28 | Integrated circuit chip and fabrication method |
US14/743,072 US9455239B2 (en) | 2010-12-30 | 2015-06-18 | Integrated circuit chip and fabrication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1061355A FR2970118B1 (fr) | 2010-12-30 | 2010-12-30 | Puce de circuits integres et procede de fabrication. |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2970118A1 true FR2970118A1 (fr) | 2012-07-06 |
FR2970118B1 FR2970118B1 (fr) | 2013-12-13 |
Family
ID=43923643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR1061355A Expired - Fee Related FR2970118B1 (fr) | 2010-12-30 | 2010-12-30 | Puce de circuits integres et procede de fabrication. |
Country Status (2)
Country | Link |
---|---|
US (2) | US9093505B2 (fr) |
FR (1) | FR2970118B1 (fr) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180331061A1 (en) * | 2017-05-11 | 2018-11-15 | Qualcomm Incorporated | Integrated device comprising bump on exposed redistribution interconnect |
EP3460835B1 (fr) * | 2017-09-20 | 2020-04-01 | ams AG | Procédé de fabrication d'un dispositif à semi-conducteur et dispositif à semi-conducteur |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1482553A2 (fr) * | 2003-05-26 | 2004-12-01 | Sanyo Electric Co., Ltd. | Dispositif semi-conducteur et méthode de fabrication associée |
JP2005260079A (ja) * | 2004-03-12 | 2005-09-22 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
WO2007146478A1 (fr) * | 2006-06-14 | 2007-12-21 | Freescale Semiconductor Inc. | Ensemble microélectronique doté d'une métallisation sur sa face arrière et procédé permettant de le former |
US20100078770A1 (en) * | 2008-09-26 | 2010-04-01 | International Business Machines Corporation | Lock and Key Through-Via Method for Wafer Level 3 D Integration and Structures Produced |
US20100246152A1 (en) * | 2009-03-30 | 2010-09-30 | Megica Corporation | Integrated circuit chip using top post-passivation technology and bottom structure technology |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6451177B1 (en) * | 2000-01-21 | 2002-09-17 | Applied Materials, Inc. | Vault shaped target and magnetron operable in two sputtering modes |
JP4873517B2 (ja) * | 2004-10-28 | 2012-02-08 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
US8492263B2 (en) * | 2007-11-16 | 2013-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protected solder ball joints in wafer level chip-scale packaging |
US7839163B2 (en) | 2009-01-22 | 2010-11-23 | International Business Machines Corporation | Programmable through silicon via |
US8455995B2 (en) | 2010-04-16 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSVs with different sizes in interposers for bonding dies |
US8492891B2 (en) * | 2010-04-22 | 2013-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with electrolytic metal sidewall protection |
US8921144B2 (en) | 2010-06-25 | 2014-12-30 | International Business Machines Corporation | Planar cavity MEMS and related structures, methods of manufacture and design structures |
-
2010
- 2010-12-30 FR FR1061355A patent/FR2970118B1/fr not_active Expired - Fee Related
-
2011
- 2011-11-28 US US13/304,823 patent/US9093505B2/en active Active
-
2015
- 2015-06-18 US US14/743,072 patent/US9455239B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1482553A2 (fr) * | 2003-05-26 | 2004-12-01 | Sanyo Electric Co., Ltd. | Dispositif semi-conducteur et méthode de fabrication associée |
JP2005260079A (ja) * | 2004-03-12 | 2005-09-22 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
WO2007146478A1 (fr) * | 2006-06-14 | 2007-12-21 | Freescale Semiconductor Inc. | Ensemble microélectronique doté d'une métallisation sur sa face arrière et procédé permettant de le former |
US20100078770A1 (en) * | 2008-09-26 | 2010-04-01 | International Business Machines Corporation | Lock and Key Through-Via Method for Wafer Level 3 D Integration and Structures Produced |
US20100246152A1 (en) * | 2009-03-30 | 2010-09-30 | Megica Corporation | Integrated circuit chip using top post-passivation technology and bottom structure technology |
Also Published As
Publication number | Publication date |
---|---|
FR2970118B1 (fr) | 2013-12-13 |
US20120146226A1 (en) | 2012-06-14 |
US9455239B2 (en) | 2016-09-27 |
US9093505B2 (en) | 2015-07-28 |
US20150287689A1 (en) | 2015-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2816624B1 (fr) | Procédé de réalisation d'une liaison électrique traversante et d'un condensateur traversant dans un substrat | |
JP4918778B2 (ja) | 半導体集積回路装置の製造方法 | |
FR2968130A1 (fr) | Dispositif semi-conducteur comprenant un condensateur et un via de connexion electrique et procede de fabrication | |
EP2192612B1 (fr) | Procédé pour empiler et interconnecter des circuits intégrés | |
FR2969375A1 (fr) | Structure d'interconnexion pour circuit intégré | |
EP2337067B1 (fr) | Realisation de structures d'interconnexions TSV formées d'un contour isolant et d'une zône conductrice située dans le contour et disjointe du contour | |
FR2968129A1 (fr) | Dispositif semi-conducteur comprenant un condensateur et un via de connexion électrique et procédé de fabrication | |
FR2707797A1 (fr) | Procédé de fabrication de bosses pour puces. | |
FR2860920A1 (fr) | Procede de realisation de connexions conductrices de circuits integres, et circuit integre mettant en oeuvre des telles connexions | |
FR2764734A1 (fr) | Procede de formation de plots de contact d'un dispositif a semiconducteur | |
FR2970119A1 (fr) | Puce de circuits integres et procede de fabrication. | |
EP3629380A1 (fr) | Structure de diode | |
CN108461407A (zh) | 用于恶劣介质应用的键合焊盘保护 | |
FR2993397A1 (fr) | Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication | |
FR2970118A1 (fr) | Puce de circuits integres et procede de fabrication. | |
FR2951017A1 (fr) | Via de connexion electrique pour substrat de dispositif semi-conducteur | |
JP2006216690A (ja) | 半導体装置 | |
EP2498287B1 (fr) | Procédé de réalisation d'interconnexions verticales à travers des couches structurées. | |
FR2782841A1 (fr) | Procede permettant de former des plots de contact et, en meme temps, de rendre plane une surface de substrat dans des circuits integres | |
EP1425795A1 (fr) | Circuit integre, notamment cellule memoire dram avec contact a faible facteur de forme et procede de fabrication | |
FR3009649A1 (fr) | Interconnexion de plusieurs niveaux d'un empilement de supports de composants electroniques | |
US20030137049A1 (en) | Semiconductor device | |
FR3073977A1 (fr) | Transistors de circuit 3d a grille retournee | |
FR2823377A1 (fr) | Ligne conductrice haute frequence sur un circuit integre | |
FR2789803A1 (fr) | Procede de realisation d'une connexion metallique verticale dans un circuit integre |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |
Effective date: 20150831 |