FR2789803A1 - Procede de realisation d'une connexion metallique verticale dans un circuit integre - Google Patents
Procede de realisation d'une connexion metallique verticale dans un circuit integre Download PDFInfo
- Publication number
- FR2789803A1 FR2789803A1 FR9901741A FR9901741A FR2789803A1 FR 2789803 A1 FR2789803 A1 FR 2789803A1 FR 9901741 A FR9901741 A FR 9901741A FR 9901741 A FR9901741 A FR 9901741A FR 2789803 A1 FR2789803 A1 FR 2789803A1
- Authority
- FR
- France
- Prior art keywords
- layer
- cavity
- copper
- etching
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
On dépose sur une piste conductrice 1, par exemple en cuivre, recouverte d'une couche d'encapsulation 2, au moins une couche de matériau diélectrique 3. On grave dans la couche de matériau diélectrique une cavité 6 à l'endroit de la future connexion verticale. On dépose dans ladite cavité au moins une couche protectrice vis-à-vis d'une diffusion du cuivre 7. On effectue une gravure anisotrope dans le fond de la cavité 6 de la couche protectrice 7 et une gravure de la couche d'encapsulation 2, et on remplit la cavité par du cuivre. Les particules de cuivre pulvérisées lors de la gravure de la couche d'encapsulation ne contaminent pas le diélectrique 3.
Description
Procédé de réalisation d'une connexion métallique verticale dans
un circuit intégré.
L'invention concerne la fabrication des circuits intégrés, et plus particulièrement la réalisation des connexions métalliques verticales (communément appelées par l'homme du métier "vias") utilisant un procédé du type "damascène", selon une dénomination bien connue de l'homme du métier. Un procédé damascène peut être effectué selon plusieurs variantes. On peut citer notamment la variante dite "simple damascène", celle dite "double damascène autoaligné", ou encore la variante dite
"double damascène inversé".
Dans la variante dite "simple damascène", on réalise le via en ménageant une cavité dans le diélectrique disposé entre deux niveaux de métallisation du circuit intégré, puis en remplissant la cavité par un métal
de remplissage.
Dans la variante dite "double damascène autoaligné", on réalise simultanément la gravure des cavités des futurs vias et des cavités des futures pistes du niveau de métallisation supérieur. Toutes ces cavités seront ensuite remplies ultérieurement d'un métal de remplissage pour former les vias et les pistes du niveau de métallisation supérieur. Dans cette variante, le diélectrique inter-niveaux (c'est-à-dire le diélectrique situé entre deux niveaux de métallisation adjacents) et le diélectrique inter-pistes situé au niveau de métallisation n+1 (c'està-dire le diélectrique situé au niveau n+ 1 entre les pistes de ce niveau), sont séparés
par une couche d'arrêt, typiquement en nitrure de silicium.
La variante dite "double damascène inversé" se distingue de la variante "double damascène autoaligné" par la possibilité de supprimer la couche de nitrure de silicium entre le diélectrique inter-niveaux et le
diélectrique inter-pistes.
Il s'avère particulièrement intéressant de réaliser les pistes métalliques d'un niveau de métallisation, en cuivre, en raison de la meilleure conductivité de ce matériau, par rapport à l'aluminium par exemple. Cependant, l'utilisation d'un tel matériau est particulièrement délicate en raison du risque de diffusion d'atomes de cuivre dans les diélectriques pouvant provoquer des courants de fuite entre vias ou entre lignes de métal. De même, le cuivre peut diffuser vers les transistors et
nuire à leur fonctionnement.
L'invention concerne particulièrement les matériaux conducteurs, notamment le cuivre, mais également l'or ou les alliages, qui diffusent ou migrent dans les diélectriques et plus généralement dans tous
les matériaux utilisés en microélectronique.
L'invention a en particulier pour but de réaliser des circuits intégrés avec des niveaux de métallisation en cuivre tout en utilisant un procédé de type damascène pour la réalisation des vias du circuit intégré, et ce, en s'affranchissant d'une diffusion de particules de cuivre dans les
matériaux diélectriques.
L'invention s'applique à tous types de procédés damascène, et
notamment aux variantes qui ont été évoquées ci-avant.
L'invention propose donc, d'une façon générale, un procédé de réalisation d'une connexion métallique verticale s'appuyant sur une
portion d'un niveau de métallisation d'un circuit intégré.
Selon une caractéristique générale de l'invention, ladite portion étant en un matériau conducteur (par exemple du cuivre) et recouverte d'une couche d'encapsulation (par exemple du nitrure de silicium), le procédé comprend le dépôt sur ladite portion conductrice ainsi recouverte, d'au moins une couche de matériau diélectrique (typiquement du tétraorthosilicate d'éthyle), et la gravure dans la couche de matériau diélectrique d'une cavité à l'endroit de la future connexion verticale. Le procédé comprend alors le dépôt dans ladite cavité d'au moins une couche protectrice vis-à-vis d'une diffusion du matériau conducteur, une gravure anisotrope dans le fond de la cavité de la couche protectrice et une gravure de la couche d'encapsulation, et le remplissage de la cavité par un matériau conducteur de remplissage, par exemple du cuivre, de
l'aluminium, du tungstène.
On utilise en pratique une seule couche protectrice lorsqu'on met en oeuvre un procédé du type "simple damascène" ou "double damascène autoaligné". Par contre, lorsque, selon un mode de mise en oeuvre de l'invention, on utilise un procédé du type "double damascène inversé", le procédé selon l'invention comprend alors avantageusement, postérieurement à la gravure de la couche protectrice et de la couche d'encapsulation dans le fond de la cavité, le dépôt d'une deuxième couche protectrice dans le fond et sur les parois de la cavité. Ceci permet d'éviter un contact direct entre le cuivre (par exemple) et le matériau diélectrique, au niveau du palier horizontal intermédiaire de la cavité. Ceci étant, le dépôt d'une deuxième couche protectrice peut être envisagé dans tous les
procédés Damascène dès qu'il y a un risque de contact direct cuivre-
diélectrique.
La couche protectrice est avantageusement composée d'un matériau pris notamment dans le groupe formé par le tantale, le nitrure de
tantale, le titane et le nitrure de titane.
Ainsi, selon l'invention, les éléments contaminants en cuivre, résultant de la gravure de la couche d'encapsulation, se situent du bon côté de la couche protectrice, c'est-à-dire pas en contact avec le matériau diélectrique. Ainsi, le procédé selon l'invention protège l'oxyde de la contamination du cuivre et permet en outre de s'affranchir d'un nettoyage au moyen d'agents chimiques, pour éliminer les particules de cuivre contaminantes. De plus, l'absence de la couche barrière au fond du via permet une diminution conséquente de la résistance du via dans le cas o une seule
couche protectrice est déposée.
D'autres avantages et caractéristiques de l'invention
apparaîtront à l'examen de la description détaillée de modes de mise en
oeuvre, nullement limitatifs, et des dessins annexés, sur lesquels: - les figures la à ld illustrent un mode de mise en oeuvre du procédé selon l'invention, plus particulièrement utilisable avec un procédé "double damascène autoaligné", - les figures 2a à 2e illustrent un autre mode de mise en oeuvre du procédé selon l'invention, plus particulièrement applicable dans un procédé du type" double damascène inversé"; et - les figures 3a à 3d illustrent une autre variante du procédé selon l'invention, plus particulièrement applicable dans un procédé du type
"simple damascène".
Avant de décrire plus en détail le mode de mise en oeuvre du procédé illustré sur les figures la à ld, on rappelle brièvement ici les étapes préliminaires du procédé "double damascène autoaligné" qui ont
permis d'aboutir à la structure illustrée sur la figure la.
Sur un niveau de métallisation (par exemple le niveau de métal n), formé de pistes en cuivre séparées par un matériau diélectrique, on dépose une couche d'encapsulation, typiquement en nitrure de silicium SiN, ayant par exemple une épaisseur de 40 nm. On réalise ensuite le dépôt
d'un matériau diélectrique inter-niveaux, par exemple du tétra-
orthosilicate d'éthyle (Si(OC2Hs)4; TEOS en langue anglaise). La couche de diélectrique inter-niveaux a typiquement une épaisseur de 800 nm. On dépose ensuite sur cette couche de matériau diélectrique, une couche d'arrêt, d'une épaisseur de 120 nm, typiquement en nitrure de silicium SiN. On grave ensuite localement à l'aide d'un masque spécifique, la
couche d'arrêt de façon à définir l'emplacement des futurs vias.
L'étape suivante consiste à déposer une autre couche d'un matériau diélectrique, par exemple également du tétraorthosilicate d'éthyle, qui formera le diélectrique inter-pistes, c'est-à-dire séparant les
pistes métalliques du niveau de métallisation n+l.
Plus précisément, à l'aide d'un autre masque spécifique, on grave d'une part localement la deuxième couche de matériau diélectrique avec arrêt sur la couche d'arrêt de nitrure de silicium de façon à former des cavités s'étendant uniquement dans cette deuxième couche de matériau diélectrique à l'emplacement de certaines des futures pistes du niveau de métallisation n+l. Par ailleurs, dans les zones exemptes de couches d'arrêt, la gravure de la deuxième couche diélectrique se prolonge par la gravure de la première couche diélectrique de façon à former une cavité ayant une partie supérieure destinée, après remplissage, à former une piste métallique du niveau de métallisation n+l, et ayant une partie inférieure (autoalignée avec la partie supérieure) destinée après métallisation à former un via réalisant la connexion métallique entre une piste du niveau n et la piste du niveau n+ 1. La couche d'encapsulation sert d'une part à éviter une contamination du diélectrique inter-niveaux par le cuivre de la piste du niveau n, et d'autre part de couche d'arrêt pour la gravure de la cavité. La figure la illustre la configuration d'une partie du circuit intégré après gravure des couches de diélectrique. Plus précisément, sur la figure 1 a, la référence 1 désigne une portion de piste métallique en cuivre au niveau de métal n, recouverte de la couche d'encapsulation 2. On retrouve également sur cette figure 1 a, l'empilement formé par le premier matériau diélectrique inter-niveaux 3, la couche d'arrêt en nitrure de
silicium 4 et la deuxième couche du matériau diélectrique inter-pistes 5.
La gravure de la couche d'arrêt 4 a conduit localement à deux portions 40 et 41 et la gravure postérieure des matériaux diélectriques a conduit à l'obtention de la cavité 6 ayant une partie supérieure 60 plus large (ou plus
longue) que la partie inférieure 61.
Selon l'invention, on dépose ensuite sur la structure obtenue à la figure la, une couche protectrice 7, composée d'un matériau formant barrière vis-à-vis de la diffusion de particules de cuivre (figure lb). Plus précisément, cette couche 7 peut être du nitrure de titane TiN d'une
épaisseur de quelques dizaines de nanomètres, par exemple 25 nm.
On procède ensuite (figure lc) à une première gravure anisotrope de cette couche protectrice. Cette gravure est par exemple une
gravure plasma utilisant des ions chlorés ou fluorés dilués dans de l'argon.
De par cette opération de gravure anisotrope, le nitrure de titane subsiste
sur les parois verticales de la cavité 6.
On procède ensuite à la gravure de la couche d'encapsulation 2 en nitrure de silicium. Lors de cette gravure, également réalisée de façon classique par gravure plasma à base d'ions fluorés dilués dans de l'argon, il se produit une pulvérisation locale de cuivre provoquant le dépôt de particules de cuivre Cu sur une partie des parois verticales de la partie inférieure 61 de la cavité 6. L'épaisseur de la pellicule de cuivre Cu pulvérisée a été volontairement exagérée sur la figure lc à des fins de clarté. Ces particules de cuivre ne diffuseront pas dans le matériau
diélectrique 3 en raison de la présence de la couche protectrice 7.
Après dépôt par pulvérisation d'une fine couche de cuivre typiquement d'une épaisseur de 130 nm, non représentée à des fins de simplification sur les figures, on procède au remplissage de la cavité 6 par du cuivre, en utilisant en l'espèce un dépôt électrolytique. Ceci étant, il serait également possible d'utiliser un dépôt chimique en phase vapeur (dépôt CVD), auquel cas il serait inutile de déposer une fine couche de cuivre sur les flancs de la cavité avant remplissage. On obtient donc en final sur la figure ld après polissage mécano-chimique, une partie en cuivre 8 formée de la portion 80 de piste métallique du niveau n+ 1 et du via
81 connectant cette portion 80 à la portion 1.
Alors que l'exemple qui vient d'être décrit prévoit l'utilisation de titane ou de nitrure de titane pour la couche protectrice 7, ii serait également possible d'utiliser du tantale ou du nitrure de tantale. Dans ce cas, on utiliserait une gravure anisotrope par plasma ayant les mêmes
caractéristiques que celles de la gravure du Titane ou du nitrure de titane.
Les figures 2a à 2e illustrent un mode de mise en oeuvre du procédé dans le cadre d'un procédé double damascène inversé. Sur ces figures, les éléments ayant des structures et/ou des fonctions analogues à ceux illustrés sur les figures 1 a à 1 d ont des références identiques à celles employées sur les figures la à ld. A des fins de simplification, seules les
différences entre ces deux séries de figures seront maintenant décrites.
Le procédé "double damascène inversé" se distingue du procédé "double damascène autoaligné" par le fait que l'on peut s'affranchir ici
d'une couche d'arrêt 4 de nitrure de silicium entre le diélectrique inter-
niveaux et le diélectrique inter-pistes. Ceci offre l'avantage de diminuer
la capacité inter-niveaux.
Après avoir procédé au dépôt de la couche protectrice 7 (figure 2b), puis à sa gravure anisotrope ainsi qu'à la gravure de la couche d'encapsulation 2, on se retrouve dans la configuration illustrée sur la figure 2c. On remarque alors que la gravure anisotrope de la couche
protectrice 7 a mis à nu la marche 610 de la cavité 6.
Il est donc nécessaire, avant de remplir la cavité par du cuivre, de déposer une deuxième couche protectrice 9 qui peut être composée du
même matériau que celui utilisé pour la première couche 7 (figure 2d).
Cette deuxième couche protectrice permet de protéger le matériau diélectrique situé au niveau de la marche 610 avant remplissage de la cavité 6 par le cuivre. Cette précaution n'était pas nécessaire dans le procédé "double damascène autoaligné" en raison de la présence de la portion 41 de couche d'arrêt en SiN qui formait alors une barrière évitant la contamination du diélectrique par le cuivre lors du remplissage de la
cavité 6.
Sur les figures 3a à 3d, on a représenté de façon simplifiée une mise en oeuvre de l'invention compatible avec un procédé "simple damascène". Là encore, les éléments analogues ou ayant une fonction analogue à ceux représentés sur les figures la à ld, ont des références analogues à celles qu'ils avaient sur ces figures. Dans le procédé "simple
damascène", le via est réalisé par gravure du diélectrique inter-niveaux 3.
On dépose ensuite la couche protectrice 7, que l'on grave de façon anisotrope dans le fond de la cavité 6. Puis la gravure de la couche d'encapsulation 2 provoque là encore la pulvérisation de particules de cuivre qui, en raison de la présence de la couche 7, ne vont pas diffuser dans le matériau diélectrique. Le via 81 est ensuite réalisé par remplissage de cuivre puis polissage mécano-chimique. Le niveau n+l pourra alors par exemple être réalisé en simple damascène ou par un procédé classique
autre que le type "damascène".
Claims (6)
1. Procédé de réalisation d'une connexion métallique verticale s'appuyant sur une portion d'un niveau de métallisation d'un circuit intégré, caractérisé par le fait que ladite portion (1) étant en un matériau conducteur et recouverte d'une couche d'encapsulation (2), il comprend le dépôt sur ladite portion conductrice (1) ainsi recouverte, d'au moins une couche de matériau diélectrique (3), la gravure dans la couche de matériau diélectrique d'une cavité (6) à l'endroit de la future connexion verticale, le dépôt dans ladite cavité d'au moins une couche protectrice vis-à-vis d'une diffusion du matériau conducteur (7), une gravure anisotrope dans le fond de la cavité (6) de la couche protectrice (7) et une gravure de la couche d'encapsulation (2), et le remplissage de la cavité par un matériau
conducteur de remplissage.
2. Procédé selon la revendication 1, caractérisé par le fait que le
matériau conducteur de ladite portion (1) est du cuivre.
3. Procédé selon la revendication 1 ou 2, caractérisé par le fait
que le matériau conducteur de remplissage est du cuivre.
4. Procédé selon la revendication 1, 2 ou 3, caractérisé par le fait que la couche protectrice (7) est composé d'un matériau pris dans le groupe formé par le tantale, le nitrure de tantale, le titane et le nitrure de
titane.
5. Procédé selon la revendication 1, 2, 3 ou 4, caractérisé par le fait qu'il comprend, postérieurement à la gravure de la couche protectrice et de la couche d'encapsulation dans le fond de la cavité, le dépôt d'une deuxième couche protectrice (9) dans le fond et sur les parois de la cavité
(6).
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9901741A FR2789803B1 (fr) | 1999-02-12 | 1999-02-12 | Procede de realisation d'une connexion metallique verticale dans un circuit integre |
| DE60045501T DE60045501D1 (de) | 1999-02-12 | 2000-02-04 | Herstellungsverfahren einer senkrechten metallverbindung in einer integrierten schaltung |
| US09/673,203 US6627093B1 (en) | 1999-02-12 | 2000-02-04 | Method of manufacturing a vertical metal connection in an integrated circuit |
| JP2000599076A JP2002536846A (ja) | 1999-02-12 | 2000-02-04 | 集積回路における垂直金属接続を製造する方法 |
| PCT/EP2000/000884 WO2000048246A1 (fr) | 1999-02-12 | 2000-02-04 | Procede de production d'une connexion metallique verticale dans un circuit integre |
| EP00910640A EP1072057B1 (fr) | 1999-02-12 | 2000-02-04 | Procede de production d'une connexion metallique verticale dans un circuit integre |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9901741A FR2789803B1 (fr) | 1999-02-12 | 1999-02-12 | Procede de realisation d'une connexion metallique verticale dans un circuit integre |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2789803A1 true FR2789803A1 (fr) | 2000-08-18 |
| FR2789803B1 FR2789803B1 (fr) | 2002-03-08 |
Family
ID=9541977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9901741A Expired - Fee Related FR2789803B1 (fr) | 1999-02-12 | 1999-02-12 | Procede de realisation d'une connexion metallique verticale dans un circuit integre |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6627093B1 (fr) |
| EP (1) | EP1072057B1 (fr) |
| JP (1) | JP2002536846A (fr) |
| DE (1) | DE60045501D1 (fr) |
| FR (1) | FR2789803B1 (fr) |
| WO (1) | WO2000048246A1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020193876A1 (fr) * | 2019-03-28 | 2020-10-01 | Institut Vedecom | Procédé de fabrication bas cout d'un élément modulaire de commutation de puissance |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8093150B2 (en) * | 2006-09-19 | 2012-01-10 | Infineon Technologies Ag | Methods of manufacturing semiconductor devices and structures thereof |
| JP2009246394A (ja) * | 2009-07-27 | 2009-10-22 | Nec Corp | 半導体装置の製造方法 |
| US11398409B2 (en) | 2020-09-22 | 2022-07-26 | International Business Machines Corporation | Method of forming a BEOL interconnect structure using a subtractive metal via first process |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5817572A (en) * | 1992-06-29 | 1998-10-06 | Intel Corporation | Method for forming multileves interconnections for semiconductor fabrication |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3139781B2 (ja) * | 1991-08-07 | 2001-03-05 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
| JPH09260492A (ja) * | 1996-03-25 | 1997-10-03 | Toshiba Corp | 半導体装置の製造方法 |
| US5741626A (en) * | 1996-04-15 | 1998-04-21 | Motorola, Inc. | Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC) |
| US5818069A (en) * | 1997-06-20 | 1998-10-06 | Advanced Micro Devices, Inc. | Ultra high density series-connected transistors formed on separate elevational levels |
| TW372351B (en) * | 1998-03-27 | 1999-10-21 | Promos Technologies Inc | Manufacturing method for silicon tolerance wall in self-aligned contact forming process |
| TW389991B (en) * | 1998-09-04 | 2000-05-11 | United Microelectronics Corp | Method for producing copper interconnect |
| DE19843624C1 (de) * | 1998-09-23 | 2000-06-15 | Siemens Ag | Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung |
-
1999
- 1999-02-12 FR FR9901741A patent/FR2789803B1/fr not_active Expired - Fee Related
-
2000
- 2000-02-04 EP EP00910640A patent/EP1072057B1/fr not_active Expired - Lifetime
- 2000-02-04 JP JP2000599076A patent/JP2002536846A/ja active Pending
- 2000-02-04 DE DE60045501T patent/DE60045501D1/de not_active Expired - Lifetime
- 2000-02-04 US US09/673,203 patent/US6627093B1/en not_active Expired - Lifetime
- 2000-02-04 WO PCT/EP2000/000884 patent/WO2000048246A1/fr active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5817572A (en) * | 1992-06-29 | 1998-10-06 | Intel Corporation | Method for forming multileves interconnections for semiconductor fabrication |
Non-Patent Citations (5)
| Title |
|---|
| "LITHOGRAPHIC PATTERNS WITH A BARRIER LINER", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 32, no. 10B, 1 March 1990 (1990-03-01), pages 114/115 - 115, XP002035812, ISSN: 0018-8689 * |
| CHIN B ET AL: "BARRIER AND SEED LAYERS FOR DAMASCENE COPPER METALLIZATION", SOLID STATE TECHNOLOGY, vol. 41, no. 7, 1 July 1998 (1998-07-01), pages 141/142, 144, 147, XP000755419, ISSN: 0038-111X * |
| GARDNER D S ET AL: "ENCAPSULATED COPPER INTERCONNECTION DEVICES USING SIDEWALL BARRIERS", THIN SOLID FILMS, vol. 262, no. 1/02, 15 June 1995 (1995-06-15), pages 104 - 119, XP000517376, ISSN: 0040-6090 * |
| LAKSHMINARAYANAN S ET AL: "CONTACT AND VIA STRUCTURES WITH COPPER INTERCONNECTS FABRICATED USING DUAL DAMASCENE TECHNOLOGY", IEEE ELECTRON DEVICE LETTERS, vol. 15, no. 8, 1 August 1994 (1994-08-01), pages 307 - 309, XP000458125, ISSN: 0741-3106 * |
| PRICE D T ET AL: "Damascene copper interconnects with polymer ILDs", THIN SOLID FILMS, vol. 308-309, no. 1-4, 31 October 1997 (1997-10-31), pages 523-528, XP004110329, ISSN: 0040-6090 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020193876A1 (fr) * | 2019-03-28 | 2020-10-01 | Institut Vedecom | Procédé de fabrication bas cout d'un élément modulaire de commutation de puissance |
| FR3094567A1 (fr) * | 2019-03-28 | 2020-10-02 | Institut Vedecom | Procédé de fabrication bas coût d’un élément modulaire de commutation de puissance |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1072057A1 (fr) | 2001-01-31 |
| JP2002536846A (ja) | 2002-10-29 |
| EP1072057B1 (fr) | 2011-01-12 |
| WO2000048246A1 (fr) | 2000-08-17 |
| DE60045501D1 (de) | 2011-02-24 |
| US6627093B1 (en) | 2003-09-30 |
| FR2789803B1 (fr) | 2002-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0351001B1 (fr) | Procédé pour fabriquer un dispositif semi-conducteur ayant au moins un niveau de prise de contact à travers des ouvertures de contact de petites dimensions | |
| FR2774809A1 (fr) | Structure de couches barriere comportant deux couches et procede de fabrication | |
| FR2887368A1 (fr) | Interconnexions avec la contrainte harmonisee et procedes de fabrication de celles-ci | |
| FR2851373A1 (fr) | Procede de fabrication d'un circuit electronique integre incorporant des cavites | |
| FR3021455A1 (fr) | Procede d'aplanissement d'evidements remplis de cuivre | |
| FR2764734A1 (fr) | Procede de formation de plots de contact d'un dispositif a semiconducteur | |
| EP1480266A2 (fr) | Procédé de réalisation d'un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu | |
| EP1111669A1 (fr) | Procédé de réalisation d'interconnexions métalliques isolées dans des circuits intégrés | |
| EP2878002B1 (fr) | Procédé pour la réalisation d'une capacité | |
| FR2911432A1 (fr) | Interconnexions d'un circuit electronique integre | |
| EP1720198A2 (fr) | Circuit intégré comprenant au moins un condensateur et procédé de formation du condensateur | |
| FR2957717A1 (fr) | Procede de formation d'une structure de type metal-isolant-metal tridimensionnelle | |
| EP1180789A1 (fr) | Procédé de fabrication d'un condensateur au sein d'un circuit intégré, et circuit intégré correspondant. | |
| EP0892442B1 (fr) | Procédé de fabrication d'une capacité métal-métal au sein d'un circuit intégré, et circuit intégré correspondant | |
| FR2789803A1 (fr) | Procede de realisation d'une connexion metallique verticale dans un circuit integre | |
| FR2748601A1 (fr) | Procede de formation d'interconnexions dans un circuit integre | |
| EP3104402B1 (fr) | Realisation d'elements d'interconnexions auto-alignes pour circuit integre 3d | |
| FR3042067A1 (fr) | Protection contre le claquage premature de dielectriques poreux interlignes au sein d'un circuit integre | |
| FR2771854A1 (fr) | Procede de realisation d'interconnexions metalliques dans des circuits integres | |
| EP0975018A1 (fr) | Procédé de formation d'une capacité sur un circuit intégré | |
| EP0933812B1 (fr) | Electroplacage d'éléments conducteurs dans un circuit intégré | |
| FR2782841A1 (fr) | Procede permettant de former des plots de contact et, en meme temps, de rendre plane une surface de substrat dans des circuits integres | |
| FR3009649A1 (fr) | Interconnexion de plusieurs niveaux d'un empilement de supports de composants electroniques | |
| EP3537489B1 (fr) | Procédé de fabrication d'un dispositif traversant | |
| EP4185092A1 (fr) | Procede de réalisation d'interconnexions supraconductrices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TQ | Partial transmission of property | ||
| PLFP | Fee payment |
Year of fee payment: 18 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |
|
| ST | Notification of lapse |
Effective date: 20181031 |