JP3139781B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3139781B2
JP3139781B2 JP03198082A JP19808291A JP3139781B2 JP 3139781 B2 JP3139781 B2 JP 3139781B2 JP 03198082 A JP03198082 A JP 03198082A JP 19808291 A JP19808291 A JP 19808291A JP 3139781 B2 JP3139781 B2 JP 3139781B2
Authority
JP
Japan
Prior art keywords
film
metal wiring
hole
wiring
migration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03198082A
Other languages
English (en)
Other versions
JPH0547940A (ja
Inventor
順 金森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP03198082A priority Critical patent/JP3139781B2/ja
Priority to US07/922,774 priority patent/US5281850A/en
Publication of JPH0547940A publication Critical patent/JPH0547940A/ja
Application granted granted Critical
Publication of JP3139781B2 publication Critical patent/JP3139781B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、多層配線を有する半導
体装置におけるスルーホールを通しての配線どうしの結
線方法に関するものである。
【０００２】
【従来の技術】近年半導体デバイスの高集積化は著しく
進展しており、加工パターン寸法も非常に微細なパター
ンになって来ており、ハーフミクロン以下の加工が要求
されて来ている。それに対応してメタル配線も微細な配
線パターンとなって来ている。メタル配線が微細化した
場合に問題となるのがストレスマイグレーション及びエ
レクトロマイグレーションによる配線の信頼性の劣化で
あり、線幅０．５μｍ程度になると極度に劣化すること
が一般的に知られている。現在その対策としてメタル材
料の積層化によりマイグレーション耐性の向上が行なわ
れている。例えばＴｉＮ，Ｔｉ−Ｗ，ＷＳｉ等をアルミ
（又はアルミ合金）の下に重ねることが行なわれてい
る。又一方で微細配線パターン形成の為のリソグラフィ
ー工程においてアルミ（又はアルミ合金）膜の表面の反
射率が高い場合に、ノッチやブリッジと呼ばれるリソグ
ラフィーパターンの不具合が生じる事が多い為、メタル
膜表面の反射を低減する目的でアルミ（又はアルミ合
金）膜の表面に反射防止膜（ＡＲＭ）としてＴｉＮ，Ｔ
ｉ−Ｗ，ＷＳｉ等の膜を形成する事が多用されて来てい
る。従ってメタル配線はアルミ（又はアルミ合金）膜の
上又は下あるいは上下は他のメタル膜をつけるいわゆる
積層配線が必須の技術となって来ている。このようなメ
タル配線を多層配線してデバイスの配線を形成するので
ある。
【０００３】図２にその製造工程例を示す。先ず図２
（ａ）のように、素子が形成された半導体基板１上に、
コンタクト孔２を介して第１メタル配線３としての例え
ばＡｌ−１％Ｓｉ−０．５％Ｃｕ膜が約４０００〜５０
００Åと、ＡＲＭ膜としてのＴｉＮ膜４が約５００〜１
０００Åがパターン形成されている。この場合３のアル
ミ（又はアルミ合金）膜下の耐マイグレーション用のメ
タルは形成されていてもいなくてもよい。
【０００４】次に図２（ｂ）のように、層間絶縁膜とし
てのＣＶＤ膜５を全面に約５０００〜７０００Å育成す
る。次に図２（ｃ）のように、所定のリソグラフィー、
エッチングプロセスにてスルーホール孔６を形成する。
その後図２（ｄ）のように、第２層のメタル配線を形成
する訳であるが、先ず全面に耐マイグレーション用のＴ
ｉＮ膜７を約５００〜１０００Åを育成し、次にＡｌ−
１％Ｃｕ８を全面に育成する。これを所定のプロセスに
てリソグラフィー、エッチング加工して所定のパターン
に配線形成する。以上により第１層メタル配線と第２層
メタル配線が結線される。
【０００５】
【発明が解決しようとする課題】以上述べた方法によ
り、第１メタル配線と第２メタル配線を結線する場合、
スルーホール孔内での結線部ではメタル層の構造は（Ａ
ｌ−１％Ｓｉ−０．５％Ｃｕ）−（ＴｉＮ）−（Ｔｉ
Ｎ）−（Ａｌ−１％Ｃｕ）のようになっている。このよ
うな構造になると、アルミ合金とアルミ合金が重なる構
造、例えば（Ａｌ−１％Ｓｉ−０．５％Ｃｕ）−（Ａｌ
−１％Ｃｕ）となる場合に比較して結線部での抵抗が高
くなってしまう場合がある。これは積層するメタル材に
よっても抵抗の増加率は異なるが、場合によっては２桁
のオーダーで増加する場合もある。この原因としては例
えばＴｉＮを用いた場合などはアルミがＴｉＮの界面に
おいて窒化される為ではないかとも考えられるが、詳細
な原因については未だ不明である。いずれにしても異種
の複数のメタルを積層した構造の結線部では、それ以前
に行なわれた（アルミ合金）−（アルミ合金）の結線よ
り抵抗が高くなるという問題がある。
【０００６】本発明は以上述べた積層メタル配線の多層
配線を行う場合の各配線をつなぐ為のスルーホール部で
の異種メタルの積層によるスルーホール抵抗の増大とい
う問題点を除去する為、第１層目のメタル配線の上層に
育成されているＡＲＭ膜としてのメタル及び第２層目の
メタル配線の下層に育成されている耐マイグレーション
性向上の為のメタルをスルーホール部において除去し、
結線としては（アルミ合金）−（アルミ合金）の構造と
なるようにして、スルーホール抵抗の抵抗値を低いレベ
ルで安定化しようとするものである。
【０００７】
【課題を解決するための手段】本発明は前述の目的のた
め、積層メタル配線を多層配線する半導体デバイスにお
いて、スルーホール部の第１層積層メタル配線の上層の
ＡＲＭ用メタルをスルーホール開孔後エッチング除去
し、次に第２層積層メタル配線の下層の耐マイグレーシ
ョン性向上の為のメタル膜を育成後、スルーホール部の
みエッチング除去し、その後第２層積層メタル配線のア
ルミ合金膜を育成することによりスルーホール結線部に
おいては（アルミ合金）−（アルミ合金）の結線構造と
なるようにしたものである。
【０００８】
【作用】本発明は前述したように、耐マイグレーション
性向上、およびＡＲＭを目的として積層メタルを用いる
多層配線において、スルーホール部のＡＲＭ膜及び耐マ
イグレーション性向上の為のメタルをエッチング除去
し、スルーホール構造として（アルミ合金）−（アルミ
合金）となるようにしたので、スルーホール抵抗が安定
して低くなり、又当初の積層メタル配線としての特性を
そなうことはまったくない多層配線が形成できる。
【０００９】
【実施例】図１は本発明の実施例を示すプロセスフロー
図である。以下、同図（ａ）〜（ｆ）の順に従って説明
する。
【００１０】（ａ）まず素子が形成されている半導体基
板１上にコンタクト孔２を介して第１層積層メタル配線
としての（Ａｌ−１％Ｓｉ−０．５％Ｃｕ）３が約４０
００〜５０００Åと、ＡＲＭ膜としてのＴｉＮ膜４が約
５００〜１０００Åがパターン形成されている（この場
合アルミ合金膜３の下の耐マイグレーション用のメタル
膜は形成されていてもいなくてもよい）。
【００１１】（ｂ）次に層間絶縁膜としてのＣＶＤ膜５
を全面に約５０００〜７０００Å育成し、所定のマスク
を用いて所定のリソグラフィー、エッチングプロセスに
てスルーホール孔６を形成する （ｃ）次にスルーホール部６の部分のＡＲＭ膜７をエッ
チング除去する。この際エッチングに使用するガスとし
ては塩素系ガス（Ｃｌ2 ，ＢＣｌ3 ，ＳｉＣｌ4 等）又
は臭素系ガス（ＨＢｒ1 ＢＢｒ3 等）及びそれらのガス
と不活性ガス（Ａｒ，Ｈｅ等）との混合ガスを用いるこ
とにより、絶縁膜用ＣＶＤ膜５と非常に高い選択比でＡ
ＲＭ膜７はエッチング除去することが可能である。なお
エッチング条件によってはＦ原子を含むガスを用いても
エッチング除去可能である。これにより第１層積層メタ
ル配線３のＡＲＭ膜４としてのＴｉＮ膜はスルーホール
部６のみ除去出来る。
【００１２】（ｄ）次に第２層目の積層メタル配線の耐
マイグレーション用としてのＴｉＮ膜８を全面に約１０
００〜１５００Åスパッタ形成する。スパッタによりＴ
ｉＮ膜８を育成した場合、スルーホール部６の側壁及び
底面９は他の部分に対し１／３〜１／５程度の厚さしか
被着しない。
【００１３】従って（ｅ）図に示すように、ＴｉＮ膜８
を全面エッチバックし、スルーホール底部９のＴｉＮ膜
８がエッチング除去されて、第１層積層メタル配線のア
ルミ合金膜３の面が露出した時点でエッチングを終了す
ると、ＴｉＮ膜８はスルーホール底部９以外は未だ５０
０〜１０００Å残った状態となる。又エッチング方法と
して、方向性のあるエッチングを用いることによりスル
ーホール６の側壁部もＴｉＮ膜８は除去されずに残存す
る。
【００１４】（ｆ）この後第２層目の積層メタル配線と
しての（Ａｌ−１％Ｃｕ）１０を全面育成し、所定のパ
ターンにリソグラフィー、エッチングプロセスにより加
工する。このようにして形成された多層配線のスルーホ
ール部の構造は（アルミ合金）−（アルミ合金）の構造
となっており、スルーホール抵抗値は安定して低い値に
なる。
【００１５】又実施例に示したプロセスフロー図におい
て、スルーホール部の第１層積層メタル配線の上層のＡ
ＲＭ膜のエッチング除去として、スルーホールエッチン
グ形成時、エッチングマスクとしてのレジストを除去す
る前にＡＲＭ膜を連続的にエッチング除去することも可
能である。
【００１６】又他のメタル材、例えばＴｉＷ，ＷＳｉ，
Ｗ，Ｔｉ等を用いた場合も同様にして除去することが可
能である。
【００１７】実施例においては２層配線の場合の例を示
したが、３層配線、４層配線等の多層配線にも応用でき
ることは言うまでもない。又実施例においてはＡＲＭ膜
の除去と耐マイグレーション性向上の為のメタル膜の除
去を行っているが、スルーホールの低抵抗化の為どちら
か一方のみを行う場合にも本発明は応用可能である。
【００１８】
【発明の効果】以上、詳細に説明したように、本発明に
よれば耐マイグレーション性向上、およびＡＲＭを目的
として積層メタルを用いる多層配線において、スルーホ
ール部のＡＲＭ膜及び耐マイグレーション性向上の為の
メタルをエッチング除去し、スルーホール構造として
（アルミ合金）−（アルミ合金）となるようにしたこと
により、スルーホール抵抗が安定して低くなり、又当初
の積層メタル配線としての特性をそなうことはまったく
ない多層配線が形成できる。
【図面の簡単な説明】
【図１】本発明の実施例の工程断面図。
【図２】従来例の工程断面図。
【符号の説明】
１ 半導体基板 ２ コンタクト孔 ３ 第１積層メタル配線 ４，７ ＡＲＭ膜 ５ 層間絶縁膜 ６ スルーホール ８ ＴｉＮ膜 １０ 第２積層メタル配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成された第1のメタル
    配線と、 前記第1のメタル配線上に形成された反射防止膜と、 前記反射防止膜上に形成された層間絶縁膜と、 前記層間絶縁膜および前記反射防止膜に形成された前記
    第1のメタル配線を露出させる開孔部と、 前記層間絶縁膜表面および前記開孔部側壁を覆うように
    形成された耐マイグレーション膜と、 前記耐マイグレーション膜上および前記開孔部内の前記
    第1のメタル配線の露出部上に形成された第2のメタル配
    線とを有することを特徴とする半導体装置。
  2. 【請求項２】 (ａ)半導体基板上に第1のメタル配線を
    形成し、その上に反射防止膜を形成する工程と、 （ｂ）前記反射防止膜上に開孔部を有する絶縁膜を形成
    する工程と、 （ｃ）前記開孔部から露出している前記反射防止膜を除
    去する工程と、 （ｄ）前記絶縁膜上に前記第1のメタル配線と接続する
    耐マイグレーション用の膜を形成する工程と （ｅ）前記絶縁膜上および前記開孔部側壁部の耐マイグ
    レーション用の膜を残して前記開孔部の底部の前記耐マ
    イグレーション用の膜を除去する工程と、 （ｆ）前記耐マイグレーション用の膜上に、前記開孔部
    から露出している前記第1のメタル配線と接続する第2の
    メタル配線を形成する工程とを含むことを特徴とする半
    導体装置の製造方法。
  3. 【請求項３】 前記耐マイグレーション用の膜は、スパ
    ッタにより形成されることを特徴とする請求項２に記載
    の半導体装置の製造方法。
JP03198082A 1991-08-07 1991-08-07 半導体装置およびその製造方法 Expired - Fee Related JP3139781B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP03198082A JP3139781B2 (ja) 1991-08-07 1991-08-07 半導体装置およびその製造方法
US07/922,774 US5281850A (en) 1991-08-07 1992-07-31 Semiconductor device multilayer metal layer structure including conductive migration resistant layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03198082A JP3139781B2 (ja) 1991-08-07 1991-08-07 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0547940A JPH0547940A (ja) 1993-02-26
JP3139781B2 true JP3139781B2 (ja) 2001-03-05

Family

ID=16385216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03198082A Expired - Fee Related JP3139781B2 (ja) 1991-08-07 1991-08-07 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US5281850A (ja)
JP (1) JP3139781B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5897376A (en) * 1993-09-20 1999-04-27 Seiko Instruments Inc. Method of manufacturing a semiconductor device having a reflection reducing film
US5493152A (en) * 1993-11-09 1996-02-20 Vlsi Technology, Inc. Conductive via structure for integrated circuits and method for making same
JP2570155B2 (ja) * 1993-11-11 1997-01-08 日本電気株式会社 半導体装置
JPH07201986A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体装置の製造方法
JP2710221B2 (ja) * 1995-01-25 1998-02-10 日本電気株式会社 半導体装置及びその製造方法
KR100424835B1 (ko) * 1995-05-31 2004-06-26 텍사스 인스트루먼츠 인코포레이티드 장벽을갖지않는반도체구조및이러한구조에서의금속간접속형성방법
US5892282A (en) * 1995-05-31 1999-04-06 Texas Instruments Incorporated Barrier-less plug structure
US6111319A (en) 1995-12-19 2000-08-29 Stmicroelectronics, Inc. Method of forming submicron contacts and vias in an integrated circuit
US5838052A (en) 1996-03-07 1998-11-17 Micron Technology, Inc. Reducing reflectivity on a semiconductor wafer by annealing titanium and aluminum
JPH09260492A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 半導体装置の製造方法
US5798568A (en) * 1996-08-26 1998-08-25 Motorola, Inc. Semiconductor component with multi-level interconnect system and method of manufacture
US5904565A (en) * 1997-07-17 1999-05-18 Sharp Microelectronics Technology, Inc. Low resistance contact between integrated circuit metal levels and method for same
US6077762A (en) * 1997-12-22 2000-06-20 Vlsi Technology, Inc. Method and apparatus for rapidly discharging plasma etched interconnect structures
US6613681B1 (en) * 1998-08-28 2003-09-02 Micron Technology, Inc. Method of removing etch residues
US6121064A (en) * 1999-01-04 2000-09-19 International Business Machines Corporation STI fill for SOI which makes SOI inspectable
FR2789803B1 (fr) * 1999-02-12 2002-03-08 St Microelectronics Sa Procede de realisation d'une connexion metallique verticale dans un circuit integre
US6261947B1 (en) * 1999-02-18 2001-07-17 Micron Technology, Inc. Formation of electrical contacts to conductive elements in the fabrication of semiconductor integrated circuits
JP4108228B2 (ja) * 1999-07-15 2008-06-25 富士通株式会社 半導体装置の製造方法
US6833623B2 (en) * 1999-08-11 2004-12-21 Micron Technology, Inc. Enhanced barrier liner formation for via
JP2006303452A (ja) * 2005-03-25 2006-11-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137231A (ja) * 1982-02-09 1983-08-15 Nec Corp 集積回路装置
KR0130776B1 (ko) * 1987-09-19 1998-04-06 미다 가쓰시게 반도체 집적회로 장치
JPH0192140A (ja) * 1987-10-01 1989-04-11 Rohm Co Ltd リードフレーム等の板状被処理物の分離装置
JPH01302842A (ja) * 1988-05-31 1989-12-06 Nec Corp 多層配線構造の半導体装置
JPH038359A (ja) * 1989-06-06 1991-01-16 Fujitsu Ltd 半導体装置の製造方法
JPH04122050A (ja) * 1990-09-12 1992-04-22 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
US5281850A (en) 1994-01-25
JPH0547940A (ja) 1993-02-26

Similar Documents

Publication Publication Date Title
JP3139781B2 (ja) 半導体装置およびその製造方法
JP2511892B2 (ja) 多層薄膜配線及びその形成方法
EP0903781B1 (en) Method of forming embedded copper interconnections
JPH07307385A (ja) 半導体素子の多層金属配線の形成方法
USRE43320E1 (en) Semiconductor device and manufacturing method thereof
JP2773072B2 (ja) 半導体素子の金属配線の形成方法
JPH07201986A (ja) 半導体装置の製造方法
KR100750550B1 (ko) 반도체 장치의 제조 방법
US20240038547A1 (en) Method and structure to form connector tabs in subtractive patterning
JPH04373175A (ja) 半導体装置
JP3339901B2 (ja) 多層配線構造の半導体装置及びその製造方法
KR0169761B1 (ko) 반도체 소자의 금속배선 형성방법
JPH0888227A (ja) 配線及びその形成方法
JP3143957B2 (ja) 半導体集積回路装置
KR100458588B1 (ko) 반도체 소자 제조 방법
JPH06112196A (ja) 半導体装置の製造方法
JPH04320049A (ja) 多層配線構造体およびその製造方法
JPH0697299A (ja) 半導体装置
JPH08274098A (ja) 半導体装置及び半導体装置の製造方法
JPH06244186A (ja) 多層配線構造の半導体装置及びその製造方法
JPH0334545A (ja) 半導体装置の製造方法
JPS63117446A (ja) 半導体装置の製造方法
JPH04324635A (ja) 半導体装置の製造方法
JPH0645332A (ja) 半導体装置の製造方法
JPH0689896A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees