JPH06112196A

JPH06112196A - 半導体装置の製造方法

Info

Publication number: JPH06112196A
Application number: JP25694792A
Authority: JP
Inventors: Tadashi Iijima; 島匡飯; Yukihiro Ushiku; 久幸広牛
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-09-25
Filing date: 1992-09-25
Publication date: 1994-04-22

Abstract

(57)【要約】【目的】配線部の周囲すべて導電性の保護膜で覆った
配線構造を備えた半導体装置を製造する際に、この保護
膜をレジストを除去した後で形成する。【構成】Ｔｉ層２３、ＴｉＮ層２４、Ｃｕ層２５、Ｔ
ｉＮ層２６、Ｃ層２８を順次形成する工程と、Ｃ層２８
上にホトレジスト２９で配線パターンを形成する工程
と、ホトレジストをマスクとしてＣ層２８のエッチング
を行った後このレジストを除去する工程と、Ｃ層２８を
マスクとしてＴｉ層２３、ＴｉＮ層２４、Ｃｕ層２５、
ＴｉＮ層２６のエッチングを行うことによりＣｕ配線部
１５およびＴｉ２４，２６を形成する工程と、全面にＴ
ｉ層２７を形成した後で異方性エッチングを行うことに
よりＴｉ保護膜１７を形成する工程と、Ｃ層２８を除去
する工程とを含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、より詳細には、配線部を覆う被膜を備えた半導
体装置の製造方法に関する。

【０００２】

【従来の技術】近年、半導体集積回路の高集積度化や微
細化が進んでいる。このため、半導体装置内に形成され
る配線部は、幅を非常に細くする必要が生じている。従
来、かかる配線部は、一般に、アルミニウム（Ａｌ）や
Ａｌ合金によって形成されていた。

【０００３】しかし、上述のように配線部の幅を狭くす
ると、その分だけ配線抵抗が大きくなってしまうので、
半導体装置の動作速度が低下してしまうという問題が生
じる。また、電流密度が増大するのでエレクトロマイグ
レーションが生じやすくなり、半導体装置の信頼性が低
下する原因ともなる。

【０００４】このため、配線部を形成する材料として、
従来のＡｌやＡｌ合金に代えて、より抵抗が小さい導電
性材料である銅（Ｃｕ）やＣｕ合金を使用することが考
えられている。

【０００５】ここで、ＣｕやＣｕ合金を配線材料として
使用する場合には、配線部の表面を保護膜で覆う必要が
生じる。これはＣｕやＣｕ合金で形成した配線部には、
ＡｌやＡｌ合金で形成した場合と異なり、表面に安定な
酸化被膜が形成されないためである。この保護膜は、Ｃ
ｕやＣｕ合金で形成された配線部の酸化や配線部内への
不純物の侵入を防止することができ、且つ、配線部の下
側の層（一般にはＳｉＯ₂層）等との密着性に優れたも
のでなくてなならない。

【０００６】ＣｕやＣｕ合金で形成した配線部を保護膜
で保護する技術としては、例えば、特開平１−２０４４
４９号公報で開示されたものが知られている。これは、
Ｃｕ等で形成された配線部の周囲すべてを導電性の保護
膜で覆うものである。

【０００７】以下、このような導電性の保護膜を備えた
配線構造の製造方法について、図４を用いて説明する
（同公報参照）。

【０００８】シリコン（Ｓｉ）素子の形成されたＳｉ
ウエハ４１上に、ＴｉＮ層４２、Ｃｕ層４３、ＴｉＮ層
４４を順次形成する（図４（ａ）参照）。

【０００９】ＴｉＮ層４４上に、ホソグラフィー技術
を用いてホトレジスト４５による配線パターンを形成
し、続いて、このホトレジスト４５をマスクとしてＴｉ
Ｎ層４２、Ｃｕ層４３およびＴｉＮ層４４にエッチング
を施すことにより、上面保護膜４２′、Ｃｕ配線部４
３′および下面保護膜４４′を形成する（同図（ｂ）参
照）。

【００１０】全面にタングステン（Ｗ）膜４６を形成
する（同図（ｃ）参照）。

【００１１】イオンミリングにより、上面保護膜４
２′、Ｃｕ配線部４３′および下面保護膜４４′の側面
以外のＷ膜４６を除去することにより、側面保護膜４
６′を形成する（同図（ｄ）参照）。

【００１２】最後に、ホトレジスト４５を除去し、配
線構造を完成する（同図（ｅ）参照）。

【００１３】

【発明が解決しようとする課題】このような製造方法で
は、上述したように、ホトレジスト４５を除去する前に
Ｗ膜４６を形成することとし、イオンミリングによって
Ｗ膜４６から側面保護膜４６′を形成した後で、ホトレ
ジスト４５の除去を行っている。

【００１４】しかし、ホトレジスト４５を除去する前に
Ｗ膜４６を形成することとすると、以下のような課題を
生じる。

【００１５】(1)ホトレジスト４５の上にＷ膜４６を形
成しなければならないので、Ｗ膜形成装置の内部がレジ
ストによって汚染されてしまう。このため、この汚染物
質が不純物となってＷ膜４６内に混入し、側面保護膜４
６′の保護膜としての機能が低下してしまう。また、こ
の汚染物質がダストとなり歩留りが低下してしまう。

【００１６】(2)ホトレジスト４５の膜厚が厚いことに
より、Ｗ膜４６を形成すべき側面が高くなるので、この
側面に形成されるＷ膜４６の厚さＳｉウエハ４１上に堆
積されるＷ膜４６の厚さに比べて極端に薄くなってしま
う。このため、かかる側面のＷ膜４６の膜厚を十分なも
のにしようとすると、Ｓｉウエハ４１上のＷ膜４６の膜
厚が非常に厚くなるので、その後のイオンミリング（上
記工程）に要する時間が長くなってしまう。

【００１７】一方、これらの課題を解決するためには、
ホトレジスト４５を除去した後でＷ膜４６を形成すれば
よいとも考えられる。

【００１８】しかしながら、Ｗ膜４６を形成する前にホ
トレジスト４５を除去してしまうと、このホトレジスト
４５の除去の際にＣｕ配線部４３′の側面が酸化されて
しまい、これが無視できない場合がある。

【００１９】また、イオンミリングによりＷ膜４６を除
去する際に（上記工程）オーバーエッチングを行う場
合には、ホトレジスト４５がないと、上面保護膜４２′
がエッチングによって削られてしまうおそれがある。

【００２０】なお、以上説明したような課題は、Ｃｕや
Ｃｕ合金で形成された配線部に導電性の保護膜を設ける
場合にのみ生じるものではなく、配線部のまわりを膜を
覆った配線構造を有する半導体装置を製造する際には常
に生じ得る。

【００２１】本発明は、このような従来技術の欠点に鑑
みてなされたものであり、レジストを除去した後で配線
部の側面を覆う被膜を形成することが可能な、半導体装
置の製造方法を提供することを目的とする。

【００２２】

【課題を解決するための手段】(1)第１の発明に係わる
半導体装置の製造方法は、配線部の下面を覆う第１の被
膜と、前記配線部の上面を覆う第２の被膜と、前記配線
部の側面を覆う第３の被膜とを備えた半導体装置の製造
方法であって、前記第１の被膜となるべき第１の層、前
記配線部となるべき配線材料層および前記第２の被膜と
なるべき第２の層を積層させて形成する工程と、この第
２の層上に、前記第１の被膜、前記第２の被膜、前記第
３の被膜および前記配線部の形成材料よりもエッチング
レートの低い材料からなるエッチングストッパー層を形
成する工程と、このエッチングストッパー層上にレジス
トパターンを形成する工程と、前記レジストをマスクと
して前記エッチングストッパー層のエッチングを行った
後このレジストを除去する工程と、前記エッチングスト
ッパー層をマスクとして前記第１の層、前記配線材料層
および前記第２の層のエッチングを行うことにより前記
第１の被膜、前記配線部および前記第２の被膜を形成す
る工程と、全面に前記第３の被膜となるべき第３の層を
形成した後で異方性エッチングを行うことにより、この
第３の被膜を形成する工程と、前記エッチングストッパ
ー層を除去する工程と、を含むことを特徴とする。

【００２３】(2)第２の発明に係わる半導体装置の製造
方法は、配線部の下面を覆う第１の被膜と、前記配線部
の上面を覆う第２の被膜と、前記配線部の側面を覆う第
３の被膜とを備えた半導体装置の製造方法であって、前
記第１の被膜となるべき第１の層、前記配線部をなるべ
き配線材料層および前記第２の被膜となるべき第２の層
を積層させて形成する工程と、この第２の層上に、前記
第１の被膜、前記第２の被膜、前記第３の被膜および前
記配線部の形成材料よりもエッチングレートの低い材料
からなるエッチングストッパー層を形成する工程と、こ
のエッチングストッパー層上にレジストパターンを形成
する工程と、前記レジストをマスクとして前記エッチン
グストッパー層のエッチングを行う工程と、前記レジス
トをマスクとして前記第１の層、前記配線材料層および
前記第２の層のエッチングを行うことにより、前記第１
の被膜、前記配線部および前記第２の被膜を形成する工
程と、前記レジストを除去する工程と、全面に前記第３
の被膜となるべき第３の層を形成した後で異方性エッチ
ングを行うことにより、この第３の被膜を形成する工程
と、前記エッチングストッパー層を除去する工程と、を
含むことを特徴とする。

【００２４】

【作用】(1)第１の発明では、第２の層上にエッチング
ストッパー層を設けることとし、レジストはこのエッチ
ングストッパー層に配線パターンを形成する際にのみ使
用して、その後除去する。そして、第１の層、配線材料
層および第２の層の形成はエッチングストッパー層を用
いて行う。

【００２５】したがって、第３の被膜を形成する前にレ
ジストを除去することができるので、第３の被膜の形成
装置がレジストで汚染されることがなく、また、第３の
被膜を形成すべき側面の高さが低くなることによりその
後の異方性エッチングに要する時間が短縮される。

【００２６】さらに、第３の被膜を形成する工程では、
エッチングストッパー層によって第２の被膜がエッチン
グされてしまうことを防止することができる。

【００２７】併せて、このレジストの除去は第１の層、
配線材料層および第２の層のパターニングの前に行われ
るので、配線部の側面が酸化されることもない。

【００２８】(2)第２の発明では、第２の層上にエッチ
ングストッパー層を設けることとし、レジストは、エッ
チングストッパー層、第１の層、配線材料層および第２
の層の形成の後で除去される。

【００２９】したがって、第３の被膜を形成する前にレ
ジストを除去することができるので、第３の被膜の形成
装置がレジストで汚染されることがなく、また、第３の
被膜を形成すべき側面の高さが低くなることによりその
後の異方性エッチングに要する時間が短縮される。

【００３０】さらに、第３の被膜を形成する工程では、
エッチングストッパー層によって第２の被膜がエッチン
グされてしまうことを防止することができる。

【００３１】

【実施例】以下、本発明の実施例について、図面を用い
て説明する。

【００３２】（実施例１）第１の発明の実施例につい
て、図１に示したような配線構造１２を備えた半導体装
置を製造する場合を例にとって説明する。

【００３３】図１において、Ｓｉ基板１０の上には、Ｓ
ｉＯ₂層１１が形成されている。そして、このＳｉＯ₂
層１１上に、配線構造１２が形成されている。この配線
構造１２は、ＳｉＯ₂層１１上に積層された、Ｔｉ膜１
３、ＴｉＮ膜１４、Ｃｕ配線部１５、ＴｉＮ膜１６と、
これらの各部１３〜１６の側面を覆う第３の被膜として
のＴｉＮ膜１７とによって構成されている。

【００３４】ここで、Ｔｉ膜１３は、ＳｉＯ₂層１１と
ＴｉＮ膜１４との密着性を向上させるために設けられた
ものである。

【００３５】また、ＴｉＮ膜１４、ＴｉＮ膜１６および
ＴｉＮ膜１７は、それぞれ、本発明の第１の被膜、第２
の被膜および第３の被膜として設けられたものであり、
Ｃｕ配線部１５の酸化を防止するとともに不純物の侵入
を阻止するための保護膜である。

【００３６】次に、図１に示した半導体装置の製造方法
について図２を用いて説明する。

【００３７】まず、ＳｉＯ₂層１１上に、スパッタリ
ング法を用いて、厚さ２００Ａ（オングストローム、以
下同じ）程度のＴｉ層２３を堆積させる。そして、これ
に連続させて、反応性スパッタリング法を用いて、第１
の層としての、厚さ７００Ａ程度のＴｉＮ層２４を堆積
させる。

【００３８】次に、スパッタリング法を用いて、厚さ
４０００Ａ程度の、配線材料層としてのＣｕ層２５を堆
積させる。そして、その上に、反応性スパッタリング法
を用いて、厚さ４００Ａ程度の、第２の層としてのＴｉ
Ｎ層２６を堆積させる。さらにその上に、スパッタリン
グ法を用いて、エッチングストッパー層としての、厚さ
２０００Ａ程度の炭素（Ｃ）層２８を形成する。

【００３９】続いて、Ｃ層２８の表面に厚さ１．８μ
ｍのホトレジスト２９を塗布する。そして、ホソグラフ
ィー技術を用いて、このホトレジスト２９のパターニン
グを行う（図２（ａ）参照）。

【００４０】酸素雰囲気中で、このホトレジスト２９
をマスクとしてＣ層２８の異方性エッチングを行うこと
により、Ｃ層の配線パターン２８′を形成する。

【００４１】その後、フッ素系ガスと酸素との混合ガ
スを用い、ダウンフローエッチング（エッチングサンプ
ルとガスの放電部とを離して設置した反応性イオンエッ
チング）を行うことにより、ホトレジスト２９を除去す
る（同図（ｂ）参照）。

【００４２】さらに、塩素系のガスを用いた反応性イ
オンエッチングによるＴｉＮ層２６のパターニング、イ
オンミリングによるＣｕ層２５のパターニングおよび塩
素系のガスを用いた反応性イオンエッチングによるＴｉ
Ｎ層２４、Ｔｉ層２３のパターニングを順次行う。これ
により、Ｔｉ膜１３、ＴｉＮ膜１４、Ｃｕ配線部１５、
ＴｉＮ膜１６が形成される（同図（ｃ）参照）。

【００４３】なお、Ｃｕ層２５のパターニングについて
も塩素系のガスを用いた反応性イオンエッチングを使用
することにより、ＴｉＮ層２６のパターニング、Ｃｕ層
２５のパターニングおよびＴｉＮ層２４、Ｔｉ層２３の
パターニングを連続して行ってもよい。

【００４４】全面に、反応性スパッタリングにより、
厚さ２０００Ａ程度の、第３の層としてのＴｉＮ層２７
を堆積させる（同図（ｄ）参照）。

【００４５】そして、塩素系のガスを用いた反応性イ
オンエッチングによって異方性エッチングを行い、Ｔｉ
膜１３、ＴｉＮ膜１４、Ｃｕ配線部１５およびＴｉＮ膜
１６の側面部以外のＴｉＮ層２７を除去する。このと
き、ＳｉＯ₂層１１上に堆積したＴｉＮ層２７を完全に
除去するためにオーバーエッチングを行う。これによ
り、ＴｉＮ膜１７が形成される（同図（ｅ）参照）。

【００４６】最後に、酸素プラズマアッシングによっ
てＣ層の配線パターン２８′を除去し、図１に示したよ
うな半導体装置を完成する。

【００４７】このように、本実施例に係わる半導体装置
の製造方法によれば、ＴｉＮ膜１７を形成する前にホト
レジスト２９を除去することができる。したがって、Ｔ
ｉＮ膜１７の形成装置がレジストで汚染されることがな
い。このため、本実施例によれば、汚染物質が不純物と
なって混入することによるＴｉＮ膜１７の保護膜として
の機能の低下や、この汚染物質がダストとなることによ
る歩留りの低下を防止することができる。

【００４８】また、ＴｉＮ膜１７を形成する前にホトレ
ジスト２９を除去することによって、上記工程でＴｉ
Ｎ膜１７を形成すべき側面の高さが低くなる。したがっ
て、ＳｉＯ₂層１１上に形成されるＴｉＮ層２７の厚さ
を薄くすることができるので、上記工程で行う異方性
エッチングに要する時間を短縮することができる。

【００４９】さらに、本実施例では、エッチングストッ
パー層としてＣ層２８を設けた。したがって、上記工程
でオーバーエッチングを行っても、Ｃ層２８とＴｉＮ
層２７との選択比が十分に大きいため、Ｃｕ配線部１５
やＴｉＮ膜１６がエッチングされてしまうおそれはな
い。

【００５０】併せて、ホトレジスト２９の除去は、Ｔｉ
膜１３、ＴｉＮ膜１４、Ｃｕ配線部１５およびＴｉＮ膜
１６を形成する前に行われるので、レジスト除去時にＣ
ｕ配線部１５の側面が露出するといったことがなく、し
たがって、このＣｕ配線部１５の側面が酸化性の雰囲気
にさらされることもないので、酸化されるおそれがな
い。このため、半導体装置の配線の信頼性を向上させる
ことができる。

【００５１】加えて、本実施例では、第１，第２，第３
の被膜としてそれぞれＴｉＮ膜１４，１６，１７を用い
たが、ＴｉＮ膜は酸素や不純物に対する拡散バリア性が
非常に優れているので、Ｃｕ配線部１５の酸化や不純物
の混入を防止する上で有効である。また、ＴｉＮ膜は、
エレクトロマイグレーションやストレスマイグレーショ
ンに対する耐性が非常に高い。したがって、これらの点
でも、半導体装置の配線の信頼性を向上させることがで
きる。

【００５２】さらに、ホトレジスト２９の除去は、Ｃｕ
層２５のエッチング（すなわち、Ｃｕ配線部１５の形
成）の後に行うよりも、このエッチングの前に行うほう
が容易である。したがって、本実施例によれば、この点
でも半導体装置の製造工程に要する時間を短縮すること
ができる。

【００５３】（実施例２）次に、第２の発明の実施例に
ついて説明する。なお、本実施例も、図１に示した配線
構造１２を備えた半導体装置を製造する場合を例にとっ
て説明する。

【００５４】以下、本実施例に係わる半導体装置の製造
方法について、図３を用いて説明する。

【００５５】まず、実施例１と同様にして、ＳｉＯ₂
層１１上に、Ｔｉ層３３（厚さ２００Ａ程度）および第
１の層としてのＴｉＮ膜３４（厚さ７００Ａ程度）を、
順次堆積させる。

【００５６】さらに、実施例１と同様にして、配線材
料層としてのＣｕ層３５（厚さ４０００Ａ程度）、第２
の層としてのＴｉＮ層３６（厚さ４００Ａ程度）および
エッチングストッパー層としての炭素（Ｃ）層３８（厚
さ２０００Ａ程度）を形成する。

【００５７】続いて、Ｃ層３８の表面にホトレジスト
３９を塗布し、ホソグラフィー技術を用いてパターニン
グを行う（図３（ａ）参照）。

【００５８】このホトレジスト３９をマスクとして、
酸素雰囲気中でＣ層３８の異方性エッチングをを行い、
Ｃ層の配線パターン３８′を形成する。

【００５９】さらに、ホトレジスト３９をマスクとし
て、塩素系のガスを用いた反応性イオンエッチングによ
るＴｉＮ層３６のパターニング、イオンミリングによる
Ｃｕ層３５のパターニングおよび塩素系のガスを用いた
反応性イオンエッチングによるＴｉＮ層３４、Ｔｉ層３
３のパターニングを順次行う。これにより、Ｔｉ膜１
３、ＴｉＮ膜１４、Ｃｕ配線部１５、ＴｉＮ膜１６が形
成される（同図（ｂ）参照）。

【００６０】なお、Ｃｕ層３５のパターニングについて
も塩素系のガスを用いた反応性イオンエッチングを使用
することにより、ＴｉＮ層３６のパターニング、Ｃｕ層
３５のパターニングおよびＴｉＮ層３４、Ｔｉ層３３の
パターニングを連続して行ってもよい。

【００６１】その後、フッ素系ガスと酸素との混合ガ
スを用い、ダウンフローエッチングを行うことにより、
ホトレジスト３９を除去する（同図（ｃ）参照）。

【００６２】実施例１と同様にして、全面に第３の層
としてのＴｉＮ層３７（厚さ７００Ａ程度）を堆積させ
る（同図（ｄ）参照）。

【００６３】そして、塩素系のガスを用いた反応性イ
オンエッチングによって異方性エッチングを行い、Ｔｉ
膜１３、ＴｉＮ膜１４、Ｃｕ配線部１５およびＴｉＮ膜
１６の側面部以外のＴｉＮ層３７を除去する。このと
き、ＳｉＯ₂層１１上に堆積したＴｉＮ層３７を完全に
除去するためにオーバーエッチングを行う。これによ
り、ＴｉＮ膜１７が形成される（同図（ｅ）参照）。

【００６４】最後に、例えば酸素プラズマアッシング
等によってＣ層３８を除去し、図１に示したような半導
体装置を完成する。

【００６５】このように、本実施例に係わる半導体装置
の製造方法によっても、ＴｉＮ膜１７を形成する前にホ
トレジスト３９を除去するので、汚染物質が不純物とな
って混入することによるＴｉＮ膜１７の保護膜としての
機能の低下や、この汚染物質がダストとなることによる
歩留りの低下を防止することができる。

【００６６】また、上記工程で行う異方性エッチング
に要する時間を短縮することができる点や、エッチング
ストッパー層としてＣ層３８を設けたので上記工程で
オーバーエッチングを行ってもＣｕ配線部１５やＴｉＮ
膜１６がエッチングされてしまうおそれがない点、第
１，第２，第３の被膜としてそれぞれＴｉＮ膜１４，１
６，１７を用いたので耐エレクトロマイグレーション特
性や耐ストレスマイグレーション特性を向上させること
ができる点も、実施例１と同様である。

【００６７】以上、第１，第２の発明に係わる最適の実
施例について説明したが、本発明はこれらの実施例に限
定されるものではなく、その要旨を変更しない範囲内で
適宜変更して実施できることはもちろんである。

【００６８】例えば、第１〜第３の被膜（ＴｉＮ膜１
５，１６，１７）の膜厚は上述の各実施例で示した値に
限定されるものではなく、保護膜としての十分なバリア
性が得られるような膜厚であればよい。また、その他の
層や膜の膜厚についても限定されない。さらに、層の形
成方法やエッチング方法、レジストやエッチングストッ
パー層の除去方法等も限定されない。

【００６９】加えて、上述の各実施例では第１，第２，
第３の被膜をそれぞれＴｉＮ膜で形成したが、かかる形
成材料はＴｉＮに限定されるものではない。例えば、導
電性の被膜を形成して保護膜として使用する場合であれ
ば、ＴｉＷ、ＴｉＢ、ＢＮ等であってもよい。

【００７０】さらに、上述の各実施例ではエッチングス
トッパー層を炭素で形成したが、例えばポリイミド等で
あってもよい。すなわち、少なくとも第１〜第３の被膜
に対する選択比が充分に大きく（すなわち、第１，第２
の被膜の形成時にマスクとして使用できるとともに、第
３の被膜の形成時に第２の被膜等がエッチングされない
ようにすることができ）、且つ、第３の層を形成する装
置に与える汚染がレジストよりも少なければ、本発明の
効果を得ることができる。

【００７１】

【発明の効果】以上詳細に説明したように、本発明に係
わる半導体装置の製造方法によれば、配線部の周囲すべ
て膜で覆った配線構造を備えた半導体装置を製造する際
に、配線部の側面を覆う被膜をレジストを除去した後で
形成することができる。

【００７２】これにより、本発明によれば、信頼性に優
れた半導体装置を安価に提供することが可能となる。

【図面の簡単な説明】

【図１】本発明を適用して製造することができる半導体
装置の一構成例を概略的に示す断面図である。

【図２】第１の実施例に係わる半導体装置の製造方法を
説明するための工程断面図である。

【図３】第２の実施例に係わる半導体装置の製造方法を
説明するための工程断面図である。

【図４】従来の半導体装置の製造方法の一例を説明する
ための工程断面図である。

【符号の説明】

１０Ｓｉ基板１１ＳｉＯ₂層１２配線構造１３，３３Ｔｉ膜１４，１６，１７，３４ＴｉＮ膜（第１〜第３の被
膜）１５，３５Ｃｕ配線部（配線部）２３Ｔｉ層２４，２６，２７，３６ＴｉＮ層（第１〜第３の層）２５Ｃｕ層（配線材料層）２８，３８Ｃ層（エッチングストッパー層）２９，３９ホトレジスト

Claims

【特許請求の範囲】

【請求項１】配線部の下面を覆う第１の被膜と、前記配
線部の上面を覆う第２の被膜と、前記配線部の側面を覆
う第３の被膜とを備えた半導体装置の製造方法であっ
て、前記第１の被膜となるべき第１の層、前記配線部となる
べき配線材料層および前記第２の被膜となるべき第２の
層を積層させて形成する工程と、この第２の層上に、前記第１の被膜、前記第２の被膜、
前記第３の被膜および前記配線部の形成材料よりもエッ
チングレートの低い材料からなるエッチングストッパー
層を形成する工程と、このエッチングストッパー層上にレジストパターンを形
成する工程と、前記レジストをマスクとして前記エッチングストッパー
層のエッチングを行った後このレジストを除去する工程
と、前記エッチングストッパー層をマスクとして前記第１の
層、前記配線材料層および前記第２の層のエッチングを
行うことにより前記第１の被膜、前記配線部および前記
第２の被膜を形成する工程と、全面に前記第３の被膜となるべき第３の層を形成した後
で異方性エッチングを行うことにより、この第３の被膜
を形成する工程と、前記エッチングストッパー層を除去する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】前記第１，第２，第３の被膜の形成材料と
して導電性材料を用いたことを特徴とする請求項１記載
の半導体装置の製造方法。
【請求項３】前記配線部の形成材料として、金、銀、
銅、アルミニウムまたはこれらの合金を用いたことを特
徴とする請求項１記載の半導体装置の製造方法。
【請求項４】前記エッチングストッパー層の形成材料と
して炭素またはポリイミドを用いたことを特徴とする請
求項１記載の半導体装置の製造方法。
【請求項５】配線部の下面を覆う第１の被膜と、前記配
線部の上面を覆う第２の被膜と、前記配線部の側面を覆
う第３の被膜とを備えた半導体装置の製造方法であっ
て、前記第１の被膜となるべき第１の層、前記配線部をなる
べき配線材料層および前記第２の被膜となるべき第２の
層を積層させて形成する工程と、この第２の層上に、前記第１の被膜、前記第２の被膜、
前記第３の被膜および前記配線部の形成材料よりもエッ
チングレートの低い材料からなるエッチングストッパー
層を形成する工程と、このエッチングストッパー層上にレジストパターンを形
成する工程と、前記レジストをマスクとして前記エッチングストッパー
層のエッチングを行う工程と、前記レジストをマスクとして前記第１の層、前記配線材
料層および前記第２の層のエッチングを行うことによ
り、前記第１の被膜、前記配線部および前記第２の被膜
を形成する工程と、前記レジストを除去する工程と、全面に前記第３の被膜となるべき第３の層を形成した後
で異方性エッチングを行うことにより、この第３の被膜
を形成する工程と、前記エッチングストッパー層を除去する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項６】前記第１，第２，第３の被膜の形成材料と
して導電性材料を用いたことを特徴とする請求項５記載
の半導体装置の製造方法。
【請求項７】前記配線部の形成材料として、金、銀、
銅、アルミニウムまたはこれらの合金を用いたことを特
徴とする請求項５記載の半導体装置の製造方法。
【請求項８】前記エッチングストッパー層の形成材料と
して炭素またはポリイミドを用いたことを特徴とする請
求項５記載の半導体装置の製造方法。