JP2755035B2 - 多層配線形成法 - Google Patents
多層配線形成法Info
- Publication number
- JP2755035B2 JP2755035B2 JP4102307A JP10230792A JP2755035B2 JP 2755035 B2 JP2755035 B2 JP 2755035B2 JP 4102307 A JP4102307 A JP 4102307A JP 10230792 A JP10230792 A JP 10230792A JP 2755035 B2 JP2755035 B2 JP 2755035B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- metal layer
- forming
- cap metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 19
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000002184 metal Substances 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 33
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 10
- 229910052731 fluorine Inorganic materials 0.000 claims description 10
- 239000011737 fluorine Substances 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 description 9
- 229910000838 Al alloy Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 229910016006 MoSi Inorganic materials 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 229910016569 AlF 3 Inorganic materials 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/015—Capping layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＬＳＩ等の製造に用
いられる多層配線形成法に関し、特に下方配線層のキャ
ップメタル層にＡｌ等の導電材を含有させた後フッ素系
のエッチングガスを用いるドライエッチング処理で接続
孔を形成することによりキャップメタル層が消失するの
を防止したものである。
いられる多層配線形成法に関し、特に下方配線層のキャ
ップメタル層にＡｌ等の導電材を含有させた後フッ素系
のエッチングガスを用いるドライエッチング処理で接続
孔を形成することによりキャップメタル層が消失するの
を防止したものである。
【０００２】
【従来の技術】従来、ＬＳＩ等の多層配線形成法として
は、図９に示すものが知られている。すなわち、絶縁膜
１の上に下から順にバリアメタル層２ａ、Ａｌ又はＡｌ
合金層２ｂ及びキャップメタル層２ｃを積層した構成の
下方配線層２を形成した後、この配線層２を覆って絶縁
膜３を形成する。そして、絶縁膜３に選択的なドライエ
ッチング処理により接続孔３Ａを形成した後、この接続
孔３Ａを介して配線層２に接続されるように上方配線層
４を形成する。
は、図９に示すものが知られている。すなわち、絶縁膜
１の上に下から順にバリアメタル層２ａ、Ａｌ又はＡｌ
合金層２ｂ及びキャップメタル層２ｃを積層した構成の
下方配線層２を形成した後、この配線層２を覆って絶縁
膜３を形成する。そして、絶縁膜３に選択的なドライエ
ッチング処理により接続孔３Ａを形成した後、この接続
孔３Ａを介して配線層２に接続されるように上方配線層
４を形成する。
【０００３】バリアメタル層２ａは、絶縁膜１の下のシ
リコン基板表面との間に良好なオーミック接触を確保す
るために設けられたもので、例えばＷＳｉ2 ，ＭｏＳｉ
2 ，ＴｉＷ等の導電材により構成される。また、キャッ
プメタル層２ｃは、シリサイド又はＡｌ合金中の過剰シ
リコンが層２ｂ中に析出してシリコンノジュールＳＮを
形成し、接続孔３Ａを塞ぐことにより導通不良（非オー
ミック性）を起こすのを防ぐために設けられたもので、
例えばＷＳｉ2 ，ＭｏＳｉ2 ，ＴｉＷ等の導電材により
構成される。
リコン基板表面との間に良好なオーミック接触を確保す
るために設けられたもので、例えばＷＳｉ2 ，ＭｏＳｉ
2 ，ＴｉＷ等の導電材により構成される。また、キャッ
プメタル層２ｃは、シリサイド又はＡｌ合金中の過剰シ
リコンが層２ｂ中に析出してシリコンノジュールＳＮを
形成し、接続孔３Ａを塞ぐことにより導通不良（非オー
ミック性）を起こすのを防ぐために設けられたもので、
例えばＷＳｉ2 ，ＭｏＳｉ2 ，ＴｉＷ等の導電材により
構成される。
【０００４】接続孔３Ａを形成するためのドライエッチ
ング処理では、ＣＨＦ3 等のフッ素系ガスを含む混合ガ
ス（例えばＣＨＦ3 ／Ｈｅ／Ｏ2 ，ＣＦ4 ／ＣＨＦ3 ／
Ａｒ等）がエッチングガスとして用いられる。
ング処理では、ＣＨＦ3 等のフッ素系ガスを含む混合ガ
ス（例えばＣＨＦ3 ／Ｈｅ／Ｏ2 ，ＣＦ4 ／ＣＨＦ3 ／
Ａｒ等）がエッチングガスとして用いられる。
【０００５】
【発明が解決しようとする課題】上記した従来法による
と、キャップメタル層２ｃがフッ素系ガスのプラズマで
エッチされる材質である場合、キャップメタル層２ｃに
膜減りが生じ、層２ｃは接続孔３Ａの直下の部分で消失
することがある。このようにキャップメタル層２ｃが接
続孔３Ａの直下で消失した状態で接続孔３Ａの直下にシ
リコンノジュールＳＮが形成されると、配線層４は、配
線層２に対して導通不良となる不都合がある。
と、キャップメタル層２ｃがフッ素系ガスのプラズマで
エッチされる材質である場合、キャップメタル層２ｃに
膜減りが生じ、層２ｃは接続孔３Ａの直下の部分で消失
することがある。このようにキャップメタル層２ｃが接
続孔３Ａの直下で消失した状態で接続孔３Ａの直下にシ
リコンノジュールＳＮが形成されると、配線層４は、配
線層２に対して導通不良となる不都合がある。
【０００６】このような不都合をなくすため、キャップ
メタル層２ｃをエッチ除去分を考慮して厚く形成してお
く方法が考えられる。しかし、この方法によると、
（イ）配線段差が大きくなり、基板上面の平坦性が悪化
すること、（ロ）平坦性の悪化を避けるため、キャップ
メタル層２ｃを厚くした分だけＡｌ又はＡｌ合金層２ｂ
を薄くすると、キャップメタルの抵抗率がＡｌ又はＡｌ
合金の抵抗率より高いので、配線抵抗が増大すること等
の欠点がある。
メタル層２ｃをエッチ除去分を考慮して厚く形成してお
く方法が考えられる。しかし、この方法によると、
（イ）配線段差が大きくなり、基板上面の平坦性が悪化
すること、（ロ）平坦性の悪化を避けるため、キャップ
メタル層２ｃを厚くした分だけＡｌ又はＡｌ合金層２ｂ
を薄くすると、キャップメタルの抵抗率がＡｌ又はＡｌ
合金の抵抗率より高いので、配線抵抗が増大すること等
の欠点がある。
【０００７】上記した不都合をなくすための別の方法と
しては、例えば特開平２−１３４８１８号公報に示され
ているように絶縁膜３の最下層にエッチングストッパと
してシリコンナイトライド層を設ける方法が考えられ
る。この場合、薄いシリコンナイトライド層の上に厚い
シリコンオキサイド層を積層して成る絶縁膜３に選択的
ドライエッチング処理で接続孔３Ａを形成するにあた
り、最初はシリコンナイトライドよりシリコンオキサイ
ドの方がエッチ速度が速くなる条件でエッチングを行な
い、この後シリコンナイトライド層についてはシリコン
オキサイドよりシリコンナイトライドの方がエッチ速度
が速くなる条件でエッチングを行なうことにより配線表
面がエッチング雰囲気にさらされる時間を短縮すること
ができる。
しては、例えば特開平２−１３４８１８号公報に示され
ているように絶縁膜３の最下層にエッチングストッパと
してシリコンナイトライド層を設ける方法が考えられ
る。この場合、薄いシリコンナイトライド層の上に厚い
シリコンオキサイド層を積層して成る絶縁膜３に選択的
ドライエッチング処理で接続孔３Ａを形成するにあた
り、最初はシリコンナイトライドよりシリコンオキサイ
ドの方がエッチ速度が速くなる条件でエッチングを行な
い、この後シリコンナイトライド層についてはシリコン
オキサイドよりシリコンナイトライドの方がエッチ速度
が速くなる条件でエッチングを行なうことにより配線表
面がエッチング雰囲気にさらされる時間を短縮すること
ができる。
【０００８】しかしながら、この方法によると、（ハ）
絶縁膜形成に要する工程数が増加すること、（ニ）エッ
チングの第２ステップでシリコンナイトライドのエッチ
速度を速くすると、キャップメタル層の膜減り量も増加
すること等の欠点がある。
絶縁膜形成に要する工程数が増加すること、（ニ）エッ
チングの第２ステップでシリコンナイトライドのエッチ
速度を速くすると、キャップメタル層の膜減り量も増加
すること等の欠点がある。
【０００９】この発明の目的は、上記した（イ）〜
（ハ）のような欠点を伴うことなく、接続孔エッチング
時にキャップメタル層の消失を防止することができる新
規な多層配線形成法を提供することにある。
（ハ）のような欠点を伴うことなく、接続孔エッチング
時にキャップメタル層の消失を防止することができる新
規な多層配線形成法を提供することにある。
【００１０】
【課題を解決するための手段】この発明は、 （ａ）基板の絶縁性表面の上にＡｌ又はＡｌ合金層とこ
の層に重なるキャップメタル層とを含む下方配線層を形
成する工程と、 （ｂ）前記絶縁性表面の上に前記下方配線層を覆って絶
縁膜を形成する工程と、 （ｃ）エッチングガスとしてフッ素系ガスを用いるドラ
イエッチング処理により前記絶縁膜を選択的にエッチし
て前記下方配線層の一部に対応した接続孔を形成する工
程と、 （ｄ）前記接続孔を介して前記下方配線層に接続される
ように上方配線層を前記絶縁膜の上に形成する工程とを
含む多層配線形成法において、前記接続孔を形成する前
に前記キャップメタル層には前記エッチングガス中のフ
ッ素と反応してエッチング抑制性のフッ化物を生成する
導電材を含有させることを特徴とするものである。
の層に重なるキャップメタル層とを含む下方配線層を形
成する工程と、 （ｂ）前記絶縁性表面の上に前記下方配線層を覆って絶
縁膜を形成する工程と、 （ｃ）エッチングガスとしてフッ素系ガスを用いるドラ
イエッチング処理により前記絶縁膜を選択的にエッチし
て前記下方配線層の一部に対応した接続孔を形成する工
程と、 （ｄ）前記接続孔を介して前記下方配線層に接続される
ように上方配線層を前記絶縁膜の上に形成する工程とを
含む多層配線形成法において、前記接続孔を形成する前
に前記キャップメタル層には前記エッチングガス中のフ
ッ素と反応してエッチング抑制性のフッ化物を生成する
導電材を含有させることを特徴とするものである。
【００１１】この明細書において、キャップメタル層と
は、接続孔での導通不良を防止する目的でＡｌ又はＡｌ
合金層の上に形成されるＷＳｉ2 ，ＭｏＳｉ2 ，ＴｉＷ
等の導電材層を意味し、金属からなるものに限定されな
い。
は、接続孔での導通不良を防止する目的でＡｌ又はＡｌ
合金層の上に形成されるＷＳｉ2 ，ＭｏＳｉ2 ，ＴｉＷ
等の導電材層を意味し、金属からなるものに限定されな
い。
【００１２】
【作用】この発明の方法によれば、エッチングガス中の
フッ素と反応してエッチング抑制性のフッ化物を生成す
る導電材（例えばＡｌ）をキャップメタル層に含有させ
たので、エッチングがキャップメタル層に及ぶと、フッ
化物（例えばＡｌＦ３）が生成されてキャップメタル層
のエッチングを抑制する。従って、接続孔の直下でキャ
ップメタル層が消失する前にエッチングを停止するのが
容易となる。
フッ素と反応してエッチング抑制性のフッ化物を生成す
る導電材（例えばＡｌ）をキャップメタル層に含有させ
たので、エッチングがキャップメタル層に及ぶと、フッ
化物（例えばＡｌＦ３）が生成されてキャップメタル層
のエッチングを抑制する。従って、接続孔の直下でキャ
ップメタル層が消失する前にエッチングを停止するのが
容易となる。
【００１３】
【実施例】図１〜６は、この発明の一実施例による多層
配線形成法を示すもので、各々の図に対応する工程
（１）〜（６）を順次に説明する。
配線形成法を示すもので、各々の図に対応する工程
（１）〜（６）を順次に説明する。
【００１４】（１）シリコン等の半導体基板１０の表面
にシリコンオキサイド等の絶縁膜１２を形成した後、絶
縁膜１２の上にスパッタ法等によりバリアメタル層１４
Ａ、Ａｌ又はＡｌ合金層１４Ｂ及びキャップメタル層１
４Ｃを順次に重ねて形成する。バリアメタル層１４Ａ
は、ＷＳｉ2 ，ＭｏＳｉ2 ，ＴｉＷ等のうち任意のもの
で形成でき、キャップメタル層１４Ｃについても同様で
ある。
にシリコンオキサイド等の絶縁膜１２を形成した後、絶
縁膜１２の上にスパッタ法等によりバリアメタル層１４
Ａ、Ａｌ又はＡｌ合金層１４Ｂ及びキャップメタル層１
４Ｃを順次に重ねて形成する。バリアメタル層１４Ａ
は、ＷＳｉ2 ，ＭｏＳｉ2 ，ＴｉＷ等のうち任意のもの
で形成でき、キャップメタル層１４Ｃについても同様で
ある。
【００１５】（２）次に、層１４Ａ〜１４Ｃからなる配
線材層に対してＡｌイオンを注入することにより図７に
示すようにＡｌ又はＡｌ合金層１４Ｂの近傍にＡｌ含有
層（キャップメタルとＡｌとの混在層）１４Ｍを形成す
る。イオン注入時の加速電圧は、図８にカーブＮで示す
ようなＡｌ濃度分布（ガウス分布）のピークがキャップ
メタル層１４Ｃ内に位置するように設定するのが望まし
い。図７及び８において、Ｓ1 はキャップメタル層１４
Ｃの表面位置、Ｓ2 はＡｌ含有層１４Ｍが後述の接続孔
エッチングで露呈される位置、Ｓ3 はＡｌ含有層１４Ｍ
とＡｌ又はＡｌ合金層１４Ｂとの界面位置である。
線材層に対してＡｌイオンを注入することにより図７に
示すようにＡｌ又はＡｌ合金層１４Ｂの近傍にＡｌ含有
層（キャップメタルとＡｌとの混在層）１４Ｍを形成す
る。イオン注入時の加速電圧は、図８にカーブＮで示す
ようなＡｌ濃度分布（ガウス分布）のピークがキャップ
メタル層１４Ｃ内に位置するように設定するのが望まし
い。図７及び８において、Ｓ1 はキャップメタル層１４
Ｃの表面位置、Ｓ2 はＡｌ含有層１４Ｍが後述の接続孔
エッチングで露呈される位置、Ｓ3 はＡｌ含有層１４Ｍ
とＡｌ又はＡｌ合金層１４Ｂとの界面位置である。
【００１６】（３）次に、レジスト層１６をマスクとす
るドライエッチング処理により層１４Ａ〜１４Ｃを含む
配線材層をパターニングして層１４Ａ〜１４Ｃの残存部
１４ａ〜１４ｃからなる配線層１４を形成する。
るドライエッチング処理により層１４Ａ〜１４Ｃを含む
配線材層をパターニングして層１４Ａ〜１４Ｃの残存部
１４ａ〜１４ｃからなる配線層１４を形成する。
【００１７】（４）レジスト層１６を除去した後、例え
ばプラズマＣＶＤ（ケミカル・ベーパー・デポジショ
ン）法によりシリコンオキサイドからなる絶縁膜１８を
絶縁膜１２及び配線層１４の上に形成する。
ばプラズマＣＶＤ（ケミカル・ベーパー・デポジショ
ン）法によりシリコンオキサイドからなる絶縁膜１８を
絶縁膜１２及び配線層１４の上に形成する。
【００１８】（５）次に、レジスト層２０をマスクとす
るドライエッチング処理により絶縁膜１８に接続孔１８
Ａを形成する。このときのドライエッチング処理では、
フッ素系ガスを含む混合ガス（例えば、ＣＨＦ3 ／Ｏ
2 ，ＣＦ4 ／ＣＨＦ3 ／Ａｒ，ＣＨＦ3 ／Ｈｅ／Ｏ2
等）のプラズマでエッチングを行なう。従って、シリコ
ンオキサイドからなる絶縁膜１８は、揮発性の高いＳｉ
Ｆ4 の形でエッチされ、基板上面から除去される。
るドライエッチング処理により絶縁膜１８に接続孔１８
Ａを形成する。このときのドライエッチング処理では、
フッ素系ガスを含む混合ガス（例えば、ＣＨＦ3 ／Ｏ
2 ，ＣＦ4 ／ＣＨＦ3 ／Ａｒ，ＣＨＦ3 ／Ｈｅ／Ｏ2
等）のプラズマでエッチングを行なう。従って、シリコ
ンオキサイドからなる絶縁膜１８は、揮発性の高いＳｉ
Ｆ4 の形でエッチされ、基板上面から除去される。
【００１９】一方、Ａｌをフッ素系ガスでエッチングし
ようとすると、蒸気圧の低いフッ化Ａｌ（ＡｌＦ3 ）が
生成され、エッチングを抑制する。一例として、ナロー
ギャップＲＩＥ（反応性イオンエッチング）装置を用
い、ＣＨＦ3 ／Ｈｅ／Ｏ2 ＝２０／８８／３．５［ｓｃ
ｃｍ］、圧力２６０［Ｐａ］、ＲＦパワー５００［Ｗ］
の条件でＳｉＯ2 膜（プラズマＣＶＤ法で堆積したも
の）と、Ａｌ−１％Ｓｉ−０．５％Ｃｕ合金層と、ＷＳ
ｉ2 層とをエッチングしてエッチ速度を測定したとこ
ろ、次のような結果が得られた。
ようとすると、蒸気圧の低いフッ化Ａｌ（ＡｌＦ3 ）が
生成され、エッチングを抑制する。一例として、ナロー
ギャップＲＩＥ（反応性イオンエッチング）装置を用
い、ＣＨＦ3 ／Ｈｅ／Ｏ2 ＝２０／８８／３．５［ｓｃ
ｃｍ］、圧力２６０［Ｐａ］、ＲＦパワー５００［Ｗ］
の条件でＳｉＯ2 膜（プラズマＣＶＤ法で堆積したも
の）と、Ａｌ−１％Ｓｉ−０．５％Ｃｕ合金層と、ＷＳ
ｉ2 層とをエッチングしてエッチ速度を測定したとこ
ろ、次のような結果が得られた。
【００２０】 被エッチ材 エッチ速度［ｎｍ／分］ 選 択 比 ＳｉＯ2 Ｖ1 ＝４２２．５ − Ａｌ−Ｓｉ−Ｃｕ Ｖ2 ＝１．０４ Ｖ1 ／Ｖ2 ＝４１１ ＷＳｉ2 Ｖ3 ＝３０．０ Ｖ1 ／Ｖ 3 ＝１４．１ ここで、Ａｌ−Ｓｉ−Ｃｕのエッチ速度は極めて遅く、
ＳｉＯ2 とＡｌ−Ｓｉ−Ｃｕとの選択比Ｖ1 ／Ｖ2 は非
常に高いことがわかる。従って、キャップメタル層１４
ＣにＡｌを含有させると、エッチング表面がＡｌＦ3 に
覆われるため、シリコンオキサイドからなる絶縁膜１８
とのエッチング選択比が飛躍的に向上し、図７のＳ2 の
ような位置でエッチングを停止するのが容易となる。す
なわち、接続孔１８Ａの直下には、Ａｌ含有層１４Ｍが
残存し、キャップメタルと同様に機能するので、接続孔
でのシリコンノジュールによる導通不良を防止すること
ができる。
ＳｉＯ2 とＡｌ−Ｓｉ−Ｃｕとの選択比Ｖ1 ／Ｖ2 は非
常に高いことがわかる。従って、キャップメタル層１４
ＣにＡｌを含有させると、エッチング表面がＡｌＦ3 に
覆われるため、シリコンオキサイドからなる絶縁膜１８
とのエッチング選択比が飛躍的に向上し、図７のＳ2 の
ような位置でエッチングを停止するのが容易となる。す
なわち、接続孔１８Ａの直下には、Ａｌ含有層１４Ｍが
残存し、キャップメタルと同様に機能するので、接続孔
でのシリコンノジュールによる導通不良を防止すること
ができる。
【００２１】（６）この後は、基板上面にＡｌ又はＡｌ
合金等の配線材を披着してパターニングすることにより
接続孔１８Ａを介して配線層１４につながる上方配線層
２２を形成する。
合金等の配線材を披着してパターニングすることにより
接続孔１８Ａを介して配線層１４につながる上方配線層
２２を形成する。
【００２２】この発明は、上記実施例に限定されるもの
ではなく、種々の改変形態で実施可能である。例えば、
Ａｌイオンの注入は、図３のように配線層１４を形成し
た後行なってもよい。また、キャップメタル層１４Ｃに
は、スパッタ法等でＡｌを含有させるようにしてもよ
い。さらに、キャップメタル層に含有させる導電材とし
ては、Ａｌに限らず、Ｃｒ，Ｃｕ，Ｎｉなどのようにフ
ッ化物を生成するもの（特にフッ化物の蒸気圧が低いも
の）を使用可能である。
ではなく、種々の改変形態で実施可能である。例えば、
Ａｌイオンの注入は、図３のように配線層１４を形成し
た後行なってもよい。また、キャップメタル層１４Ｃに
は、スパッタ法等でＡｌを含有させるようにしてもよ
い。さらに、キャップメタル層に含有させる導電材とし
ては、Ａｌに限らず、Ｃｒ，Ｃｕ，Ｎｉなどのようにフ
ッ化物を生成するもの（特にフッ化物の蒸気圧が低いも
の）を使用可能である。
【００２３】
【発明の効果】以上のように、この発明によれば、キャ
ップメタル層にＡｌ等の導電材を含有させることにより
接続孔エッチング時にキャップメタル層が消失するのを
防止するようにしたので、シリコンノジュールによる接
続孔での導通不良を防止することができ、製造歩留りが
向上する効果が得られるものである。
ップメタル層にＡｌ等の導電材を含有させることにより
接続孔エッチング時にキャップメタル層が消失するのを
防止するようにしたので、シリコンノジュールによる接
続孔での導通不良を防止することができ、製造歩留りが
向上する効果が得られるものである。
【図１】〜
【図６】 この発明の一実施例による多層配線形成法を
示す基板断面図である。
示す基板断面図である。
【図７】 配線材層の上層部を拡大して示す断面図であ
る。
る。
【図８】 配線材層の上層部におけるＡｌ濃度分布を示
すグラフである。
すグラフである。
【図９】 従来の多層配線形成法を説明するための断面
図である。
図である。
１０：半導体基板、１２，１８：絶縁膜、１４Ａ：バリ
アメタル層、１４Ｂ：Ａｌ又はＡｌ合金層、１４Ｃ：キ
ャップメタル層、１４Ｍ：Ａｌ含有層、１４，２２：配
線層、１６，２０：レジスト層。
アメタル層、１４Ｂ：Ａｌ又はＡｌ合金層、１４Ｃ：キ
ャップメタル層、１４Ｍ：Ａｌ含有層、１４，２２：配
線層、１６，２０：レジスト層。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/302 H01L 21/3065 H01L 21/461
Claims (1)
- 【請求項１】（ａ）基板の絶縁性表面の上にＡｌ又はＡ
ｌ合金層とこの層に重なるキャップメタル層とを含む下
方配線層を形成する工程と、 （ｂ）前記絶縁性表面の上に前記下方配線層を覆って絶
縁膜を形成する工程と、 （ｃ）エッチングガスとしてフッ素系ガスを用いるドラ
イエッチング処理により前記絶縁膜を選択的にエッチし
て前記下方配線層の一部に対応した接続孔を形成する工
程と、 （ｄ）前記接続孔を介して前記下方配線層に接続される
ように上方配線層を前記絶縁膜の上に形成する工程とを
含む多層配線形成法において、 前記接続孔を形成する前に前記キャップメタル層には前
記エッチングガス中のフッ素と反応してエッチング抑制
性のフッ化物を生成する導電材を含有させることを特徴
とする多層配線形成法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4102307A JP2755035B2 (ja) | 1992-03-28 | 1992-03-28 | 多層配線形成法 |
| US08/036,673 US5399527A (en) | 1992-03-28 | 1993-03-25 | Method of forming multilayer aluminum wiring in semiconductor IC |
| US08/289,310 US5519254A (en) | 1992-03-28 | 1994-08-11 | Multilayer aluminum wiring in semiconductor IC |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4102307A JP2755035B2 (ja) | 1992-03-28 | 1992-03-28 | 多層配線形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05275541A JPH05275541A (ja) | 1993-10-22 |
| JP2755035B2 true JP2755035B2 (ja) | 1998-05-20 |
Family
ID=14323955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4102307A Expired - Fee Related JP2755035B2 (ja) | 1992-03-28 | 1992-03-28 | 多層配線形成法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5399527A (ja) |
| JP (1) | JP2755035B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140396A (ja) * | 1992-10-23 | 1994-05-20 | Yamaha Corp | 半導体装置とその製法 |
| US5736457A (en) | 1994-12-09 | 1998-04-07 | Sematech | Method of making a damascene metallization |
| KR0138308B1 (ko) | 1994-12-14 | 1998-06-01 | 김광호 | 층간접촉구조 및 그 방법 |
| KR0165813B1 (ko) * | 1995-04-12 | 1999-02-01 | 문정환 | 접속홀의 플러그 형성 방법 |
| US5814186A (en) * | 1995-08-28 | 1998-09-29 | Advanced Micro Devices, Inc. | SOG etchant gas and method for using same |
| US5635808A (en) * | 1995-08-30 | 1997-06-03 | Utica Enterprises, Inc. | Method and system for controlling the motion of a rotary drive of a rotary index table assembly |
| KR100369483B1 (ko) * | 1995-12-29 | 2003-03-26 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
| US6577007B1 (en) * | 1996-02-01 | 2003-06-10 | Advanced Micro Devices, Inc. | Manufacturing process for borderless vias with respect to underlying metal |
| US6825132B1 (en) | 1996-02-29 | 2004-11-30 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device including an insulation film on a conductive layer |
| JP3015752B2 (ja) * | 1996-02-29 | 2000-03-06 | 三洋電機株式会社 | 半導体装置の製造方法 |
| WO1998001898A1 (fr) * | 1996-07-04 | 1998-01-15 | Kabushiki Kaisha Ultraclean Technology Research Institute | Appareil de gravure a ions reactifs (rie) |
| KR100383498B1 (ko) | 1996-08-30 | 2003-08-19 | 산요 덴키 가부시키가이샤 | 반도체 장치 제조방법 |
| US6391754B1 (en) * | 1996-09-27 | 2002-05-21 | Texas Instruments Incorporated | Method of making an integrated circuit interconnect |
| US6033938A (en) * | 1996-11-15 | 2000-03-07 | Xilinx, Inc. | Antifuse with improved on-state reliability |
| US6362527B1 (en) * | 1996-11-21 | 2002-03-26 | Advanced Micro Devices, Inc. | Borderless vias on bottom metal |
| JP3027951B2 (ja) * | 1997-03-12 | 2000-04-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3019021B2 (ja) * | 1997-03-31 | 2000-03-13 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP3667493B2 (ja) * | 1997-05-06 | 2005-07-06 | ヤマハ株式会社 | 半導体装置の製造方法 |
| US6690084B1 (en) | 1997-09-26 | 2004-02-10 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| JPH11186382A (ja) * | 1997-12-19 | 1999-07-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6794283B2 (en) | 1998-05-29 | 2004-09-21 | Sanyo Electric Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6221752B1 (en) * | 1998-08-20 | 2001-04-24 | United Microelectronics Corp. | Method of mending erosion of bonding pad |
| US6117793A (en) * | 1998-09-03 | 2000-09-12 | Micron Technology, Inc. | Using silicide cap as an etch stop for multilayer metal process and structures so formed |
| US6080676A (en) * | 1998-09-17 | 2000-06-27 | Advanced Micro Devices, Inc. | Device and method for etching spacers formed upon an integrated circuit gate conductor |
| US6281132B1 (en) | 1998-10-06 | 2001-08-28 | Advanced Micro Devices, Inc. | Device and method for etching nitride spacers formed upon an integrated circuit gate conductor |
| JP3695184B2 (ja) * | 1998-12-03 | 2005-09-14 | 松下電器産業株式会社 | プラズマエッチング装置およびプラズマエッチング方法 |
| US6323135B1 (en) * | 1998-12-09 | 2001-11-27 | Advanced Micro Devices, Inc. | Method of forming reliable capped copper interconnects/with high etch selectivity to capping layer |
| US6245666B1 (en) | 2000-04-03 | 2001-06-12 | Taiwan Semiconductor Manufacturing Company | Method for forming a delamination resistant multi-layer dielectric layer for passivating a conductor layer |
| US6917110B2 (en) * | 2001-12-07 | 2005-07-12 | Sanyo Electric Co., Ltd. | Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer |
| DE102007004860B4 (de) * | 2007-01-31 | 2008-11-06 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0064370B1 (en) * | 1981-04-23 | 1989-06-28 | Fujitsu Limited | High electron mobility semiconductor device |
| US4782380A (en) * | 1987-01-22 | 1988-11-01 | Advanced Micro Devices, Inc. | Multilayer interconnection for integrated circuit structure having two or more conductive metal layers |
| JP2544396B2 (ja) * | 1987-08-25 | 1996-10-16 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| KR100212098B1 (ko) * | 1987-09-19 | 1999-08-02 | 가나이 쓰도무 | 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법 |
| JPH02134818A (ja) * | 1988-11-16 | 1990-05-23 | Nippon Telegr & Teleph Corp <Ntt> | 配線構造体の形成法 |
| JPH02237135A (ja) * | 1989-03-10 | 1990-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH038359A (ja) * | 1989-06-06 | 1991-01-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2533414B2 (ja) * | 1991-04-09 | 1996-09-11 | 三菱電機株式会社 | 半導体集積回路装置の配線接続構造およびその製造方法 |
| JP2655213B2 (ja) * | 1991-10-14 | 1997-09-17 | 三菱電機株式会社 | 半導体装置の配線接続構造およびその製造方法 |
| KR940008323B1 (ko) * | 1991-10-16 | 1994-09-12 | 삼성전자 주식회사 | 반도체장치의 층간접속방법 |
-
1992
- 1992-03-28 JP JP4102307A patent/JP2755035B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-25 US US08/036,673 patent/US5399527A/en not_active Expired - Lifetime
-
1994
- 1994-08-11 US US08/289,310 patent/US5519254A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05275541A (ja) | 1993-10-22 |
| US5519254A (en) | 1996-05-21 |
| US5399527A (en) | 1995-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755035B2 (ja) | 多層配線形成法 | |
| JP2811131B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| JPH06140396A (ja) | 半導体装置とその製法 | |
| US6274932B1 (en) | Semiconductor device having metal interconnection comprising metal silicide and four conductive layers | |
| JPH0897209A (ja) | 半導体装置およびその製造方法 | |
| US20020038911A1 (en) | Surface modified interconnects | |
| US4816895A (en) | Integrated circuit device with an improved interconnection line | |
| US20010050439A1 (en) | Surface modified interconnects | |
| JPS61242039A (ja) | 半導体装置 | |
| JPH10209276A (ja) | 配線形成方法 | |
| KR100399066B1 (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| US6548413B1 (en) | Method to reduce microloading in metal etching | |
| JPH08115979A (ja) | 多層配線形成法 | |
| JPH11288936A (ja) | 半導体装置の製造方法 | |
| JPH0774168A (ja) | 半導体装置 | |
| JP3378693B2 (ja) | 半導体装置の製造方法 | |
| JP3249444B2 (ja) | 半導体装置の製造方法 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| JPH06112196A (ja) | 半導体装置の製造方法 | |
| JPH10178095A (ja) | 半導体装置及びその製造方法 | |
| US20020175145A1 (en) | Method of forming void-free intermetal dielectrics | |
| JPH09237768A (ja) | 半導体装置及びその製造方法 | |
| JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH10223753A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100306 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110306 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110306 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |