JP3667493B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3667493B2
JP3667493B2 JP11587797A JP11587797A JP3667493B2 JP 3667493 B2 JP3667493 B2 JP 3667493B2 JP 11587797 A JP11587797 A JP 11587797A JP 11587797 A JP11587797 A JP 11587797A JP 3667493 B2 JP3667493 B2 JP 3667493B2
Authority
JP
Japan
Prior art keywords
etching
wiring
connection hole
layer
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11587797A
Other languages
English (en)
Other versions
JPH10308447A (ja
Inventor
傑 田原
寛 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP11587797A priority Critical patent/JP3667493B2/ja
Priority to US09/072,799 priority patent/US6147003A/en
Publication of JPH10308447A publication Critical patent/JPH10308447A/ja
Application granted granted Critical
Publication of JP3667493B2 publication Critical patent/JP3667493B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に絶縁膜に接続孔を形成するためのドライエッチングを含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
多層配線を有する半導体装置において、配線層間の絶縁は層間絶縁膜によって行われる。配線層間の電気的接続を形成するために、レジストパターンを用いて層間絶縁膜を貫通する接続孔が形成される。高いパターン精度を得るために異方性エッチングまたは等方性エッチングと異方性エッチングとの組み合わせが用いられる。層間絶縁膜の異方性エッチングにはＣＦ4 、ＣＨＦ3 、Ｃ2 Ｆ6 、Ｃ4 Ｆ8 等のフッ素を含むエッチングガスが用いられる。接続孔形成後、レジストパターンは除去される。
【０００３】
ところで、接続孔形成工程終了後、接続孔部にクラウンと呼ばれる残さが残ることがある。クラウンを残したまま引き続く工程を行うと歩留り低下、信頼性低下の原因となる。そこでクラウンを除去する種々の方法が提案されている。
【０００４】
特開平６−３７１８８号は、アルミニウム配線上のレジストをアッシングする際に、まずレジストを部分的にアッシング（ハーフアッシング）し、その後発煙硝酸により残りのレジストとクラウンを同時に除去する方法を提案している。
【０００５】
しかしながら、この方法をアルミニウムまたはアルミニウム合金の層とその上に形成したＴｉ化合物等のキャップ層とを含む積層配線に適用すると、キャップ層が硝酸によって消失してしまうという問題が生じる。
【０００６】
特開平６−７７１７８号は、アルミニウム合金層の上にＴｉＯＮ反射防止膜を積層した配線を有する半導体装置の製造方法においてクラウンを除去する方法を提案している。
【０００７】
レジストパターンを用いて層間絶縁膜を貫通し、アルミニウム合金層に達する接続孔を形成する際、接続孔を途中まで形成してから、一旦エッチングを停止し、酸素プラズマによるアッシングによってレジストパターンの側壁を後退させてから、エッチングを再開する。レジストと接続孔との側壁に形成される再付着物層を分断することで、その後の硝酸等による再付着物層の除去を容易にしている。
【０００８】
しかしながら、エッチングの途中でレジストパターンを後退させるとエッチングの精度は低下する。また、硝酸を用いて再付着物層を除去するとアルミニウム合金層上のＴｉＯＮ反射防止膜等を残しておきたい場合にも消失してしまう恐れがある。アルミニウム合金層上にＴｉ化合物等のキャップ層を形成した場合も同様である。
【０００９】
特開平７−９９１８８号は、層間絶縁膜を貫通してアルミニウム合金層に達する接続孔を形成する際に、Ｏ2 を含まないガスに窒素を添加してエッチングを行う方法を提案している。
【００１０】
アルミニウムがスパッタされて側壁上に再付着しても再付着物が硬化することを防止できる。エッチング後に硝酸洗浄と水洗浄を行う。
【００１１】
しかしながら、この方法をアルミニウム合金層上にＴｉ合金等のキャップ層を設けた配線構造に適用すると、硝酸によってキャップ層が消失してしまうという問題が生じる。
【００１２】
【発明が解決しようとする課題】
以上説明したように、従来の技術によれば、絶縁層を貫通して配線層に達する接続孔をエッチングする際発生するクラウンを除去しようとすると、配線層に影響を与える可能性が高かった。
【００１３】
本発明の目的は、配線層に与える影響が少なく、クラウンを有効に除去することの可能な半導体装置の製造方法を提供することである。
【００１４】
【課題を解決するための手段】
本発明の一観点によれば、ａ）半導体基板上に、ＡｌまたはＡｌ合金から成る層とその上に形成したＴｉまたはＴｉ合金から成る層との積層を含む配線層を形成する工程と、ｂ）前記配線層上にレジスト層を塗布し、パターニングすることによって配線用レジストパターンを形成する工程と、ｃ） 前記配線用レジストパターンをマスクとして、前記配線層をパターニングすることにより配線パターンを形成する工程と、ｄ）前記配線パターンを覆って前記半導体基板上に層間絶縁膜を形成する工程と、ｅ） 前記層間絶縁膜上にレジスト層を塗布し、パターニングすることによって接続孔用レジストパターンを形成する工程と、ｆ）前記接続孔用レジストパターンをマスクとして前記層間絶縁膜をフッ素を含むエッチングガスを用いてドライエッチングし、前記配線パターンに達する接続孔を形成する工程と、 ｇ）工程ｆ）に続いて前記半導体基板にピリジンによる洗浄を施す工程と、ｈ） 工程ｇ）に続いて、前記接続孔用レジストパターンをアッシングする工程とを含む半導体装置の製造方法が提供される。
【００１５】
クラウンは、層間絶縁膜を貫通して配線層に達する接続孔のエッチングにおいてオーバーエッチングを行う際、配線層の表面がイオンによりスパッタされ、ＡｌやＴｉのフッ化物が接続孔の側壁やレジストパターンの側壁に付着することが原因と考えられる。これらの付着物がレジスト剥離のアッシングの際に酸化されると、除去が困難な形状不定の安定な酸化物になってしまう。
【００１６】
ところが、Ａｌのフッ化物ＡｌＦ3 は、２５℃において水に対する溶解度が０．５５９ｇ／１００ｍｌあり、水に可溶性である。また、Ｔｉのフッ化物ＴｉＦ4 は硫酸、アルコール、ピリジン、水に溶け、分解されることが知られている。ただし、水を用いる場合には水の温度は室温より低いことが好ましい。
【００１７】
アッシングによりＡｌＦ3 やＴｉＦ4 が酸化される前にＡｌＦ3 やＴｉＦ4 を溶解させ、接続孔側壁から取り去ることによりクラウンの発生を防止できると考えられる。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明を説明する。
【００１９】
図１（Ａ）に示すように、Ｓｉ基板１の表面上には、絶縁層２が形成されている。絶縁層２は、フィールド酸化膜であってもよいし、Ｓｉ基板１表面部分にトランジスタ等の回路要素を形成した後、その表面を覆って形成された層間絶縁膜であってもよい。絶縁層２は、例えばＳｉＯ2 である。
【００２０】
絶縁層２の表面上に、ＴｉＮ膜３ａ、Ａｌ合金層３ｂ、ＴｉＮ層またはＴｉＷ層３ｃの積層から成る配線層３が堆積されている。Ａｌ合金は、たとえばＡｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等である。なお、Ａｌ合金の代わりにＡｌを用いてもよい。また、ＴｉＮ膜の代わりにＴｉＷ等の他のＴｉ合金膜またはＴｉ膜を用いることもできる。Ｔｉ膜とＴｉＮ膜の積層を用いてもよい。
【００２１】
配線層３の上に、ノボラックレジスト等のレジスト膜を塗布し、露光、現像することによってレジストパターン４を作成する。レジストパターン４をエッチングマスクとして用い、下の配線層３を異方的にエッチングする。この配線層３のエッチングは、たとえば誘導結合プラズマエッチング装置を用いて行うことができる。
【００２２】
図２は、誘導結合プラズマエッチング装置の構成例を示す。エッチングチャンバ１１は、上部に誘電体窓板１２を有し、下部にウエハのサセプタとなる底部電極１３を有する。誘電体窓板１２、底部電極１３を含むエッチングチャンバ１１は真空排気可能な気密容器を構成する。底部電極１３には、高周波電源１４から１３，５６ＭＨｚの高周波電力が供給される。
【００２３】
また、誘電体窓板１２の上には、誘導コイル１５が配置されており、誘導コイル１５は高周波電源１６に接続されている。高周波電源１６は１３．５６ＭＨｚの高周波電力を誘導コイル１５に供給する。
【００２４】
図示しないガス導入口から塩素系ガス等のエッチングガスを導入し、排気口から排気することにより、エッチングチャンバ１１内を適当な圧力のエッチングガス雰囲気に維持することができる。エッチングガスを導入した状態で、エッチングチャンバ１１内にＲＦ電力を供給することにより、プラズマ１９を発生させることができる。
【００２５】
たとえば、エッチングガスとしてＣｌ2 ／ＢＣｌ3 ／ＣＨＦ3 （流量比：５０／５０／５ｓｃｃｍ）を用い、チャンバ内圧力を１０ｍＴｏｒｒに保ち、誘導コイル１５に３５０Ｗの高周波電力を供給し、底部電極１３に１３０Ｗの高周波電力を供給することによって配線層のドライエッチングを行う。
【００２６】
このようなドライエッチングにより、図１（Ａ）に示すように、レジストパターン４の形状に沿った形に配線層３が異方的にエッチングされる。なお、誘導結合プラズマエッチングの代わりに平行平板型プラズマエッチング等の他のドライエッチングを用いてもよい。その後、レジストパターン４は除去する。
【００２７】
図１（Ｂ）に示すように、パターニングした配線層３を覆ってＳｉ基板１表面上に層間絶縁膜５を堆積する。たとえば、ソースガスとしてテトラエキシシラン（ＴＥＯＳ）を用い、プラズマＣＶＤによりＴＥＯＳ酸化膜を厚さ５００ｎｍ堆積させる。ＴＥＯＳ酸化膜は、平坦化機能を有し、配線パターン３と比べ平坦化された表面を形成する。他の種類の酸化膜や酸化窒化膜、他の絶縁膜、複数の絶縁層の積層等で層間絶縁膜を形成してもよい。
【００２８】
図１（Ｃ）に示すように、層間絶縁膜５表面上にレジスト膜を塗布し、露光現像することによってレジストパターン６を形成する。レジストパターン６は、配線層３上方に接続孔形成用の開口６ａを有する。
【００２９】
図１（Ｄ）に示すように、レジストパターン６をエッチングマスクとして用い、層間絶縁膜５に対してＢＨＦの等方性エッチングを所望の深さ行う。レジストパターン６の開孔６ａ下部の層間絶縁膜がエッチングされると共に、等方性エッチングによりレジストパターン６の下側にもサイドエッチングが進み、ワイングラス状の断面形状７が形成される。この初期エッチングにおけるエッチング量は、たとえば深さ２００ｎｍ〜４００ｎｍにする。
【００３０】
図１（Ｅ）に示すように、等方性エッチングに続き、層間絶縁膜５の異方性ドライエッチングを行ってワイングラス状の断面形状７の下にほぼ垂直な側壁を有する接続孔８を形成する。接続孔８のエッチングはレジストパターン６の開口６ａの形に倣い、下の配線層３が露出するまで行う。
【００３１】
この異方性エッチングは、たとえばＣＨ2 Ｆ2 、ＣＦ4 ＋ＣＨＦ3 、Ｃ2 Ｆ6 、Ｃ4 Ｆ8 、あるいはこれらの組み合わせからなるガス等のフッ素を含むガスを用いたドライエッチングにより行う。この層間絶縁膜５に対するドライエッチングは、配線層３が露出した後は配線層３もエッチしてしまう。
【００３２】
図３は、層間絶縁膜の異方性エッチングを行うために用いるエッチング装置の例としてマグネトロン反応性イオンエッチング（ＲＩＥ）装置の構成を概略的に示す。図３（Ａ）に示すように、エッチングチャンバ２１内の上方には多数のガス吹き出し口を有する上部電極２２が配置されている。上部電極２２は、電気的には例えば接地される。上部電極２２と対向するように、エッチングチャンバ２１内の下方に下部電極２３が配置されており、１３．５６ＭＨｚの高周波電源２４に接続されている。
【００３３】
エッチングチャンバ２１の下部には排気口が設けられ、真空排気装置に接続されている。下部電極２３の上に、エッチングを行う半導体ウエハ１８を載置する。さらに、下部電極２３の表面と平行な方向に磁場Ｂが印加される。
【００３４】
図３（Ｂ）は、磁場Ｂを形成するための構成例を示す。図示の構成においては、Ｘ方向に磁場を発生させるためのＸ軸磁石ＭｘとＹ方向の磁場を発生させるためのＹ軸磁石Ｍｙとが組み合わされて配置されている。磁石Ｍｘ、Ｍｙは永久磁石であっても電磁石であってもよい。
【００３５】
たとえば、エッチングガスとしてＣＦ4 ／ＣＨＦ3 ／Ａｒ（流量比：５／３０／６０ｓｃｃｍ）を用い、チャンバ内圧力２００ｍＴｏｒｒとし、下部電極２３に７００Ｗの高周波電力を供給し、磁束密度Ｂ＝３０Ｇａｕｓｓの条件下で層間絶縁膜を貫通する接続孔の異方性エッチングを行う。
【００３６】
図１（Ｅ）に示すように、配線層３の表面が露出するまで層間絶縁膜５をエッチングし、さらにオーバーエッチングを行うと、配線層３の表面がスパッタされ、接続孔８側壁上にＴｉＦ4 、ＡｌＦ3 等を含んだ側壁保護膜９が形成される。この側壁保護膜は、異方性エッチングを行うためには有効なものであるが、酸化されると安定な化合物に変化し、除去が困難となる。すなわち、クラウンの原因である。
【００３７】
図１（Ｆ）に示すように、半導体ウエハを水１０中に浸積し、洗浄を行う。水温は室温（２５℃）より低いことが好ましい。この時、水１０に超音波を印加し超音波洗浄を行えば、さらに洗浄効果が向上する。ＴｉＦ4 やＡｌＦ3 は水に可溶もしくは分解可能なため、水洗を行うことにより側壁保護膜９は消滅する。
【００３８】
なお、ＴｉＦ4 を除去するためには、水のほかアルコール、ピリジンを用いることもできる。アルコールとしては、メチルアルコール（ＣＨ3 ＯＨ）、エチルアルコール（Ｃ2 Ｈ5 ＯＨ）、イソプロピルアルコール｛ＣＨ3 ＣＨ（ＯＨ）ＣＨ3 ｝等を用いることができる。ピリジンとしては、ピリジン（Ｃ5 Ｈ5 Ｎ）、ピコリン（メチルピリジン：Ｃ6 Ｈ7 Ｎ）、ルチジン（ジメチルピリジン：Ｃ7 Ｈ9 Ｎ）、コリジン（エチルメチルピリジン：Ｃ8 Ｈ11Ｎ）や、エチルピリジン、トリメチルピリジン、プロピルピリジン、テトラメチルピリジン等を用いることができる。
【００４０】
側壁保護膜除去後、半導体ウエハをアッシング装置に搬入し、レジストパターン６を酸素プラズマのアッシングにより除去する。
【００４１】
図４は、アッシング装置の構成例を概略的に示す。真空容器３１内にウエハチャック３２が配置され、その上に半導体ウエハ１８を載置する。真空容器３１には軸対称な形状に排気孔３５が設けられている。
【００４２】
真空容器３１の上部には、酸素を含むガスを導入するための石英等で形成されたガス配管３３が接続されている。ガス配管３３の一部は、マイクロ波キャビティ３４と結合されている。ガス配管３３のマイクロ波キャビティ３４内の部分でマイクロ波によるプラズマ３６が発生する。
【００４３】
たとえば、マイクロ波パワー：４００ＷでＯ2 流量を６ｓｌｍ、Ｎ2 Ｏ流量を０．５ｓｌｍとし、圧力を４Ｔｏｒｒに保ち、ウエハチャック３２の温度を２４０℃に設定し、約６０秒間の処理を行うことにより、レジストパターン６をアッシングすることができる。
【００４４】
図１（Ｇ）は、このようにしてレジストパターンをアッシングした後の半導体ウエハの構造を示す。なお、アッシングに続き、レジスト剥離液を用いた洗浄を行うことが好ましい。たとえばアミン系の有機有機溶剤による洗浄を行う。アミン系有機溶剤としては、たとえばモノエタノールアミンとジメチルスルフォキシドの混合液を用いることができる。
【００４５】
なお、ワイングラス形状部分を有する接続孔を形成する場合を説明したが、異方性エッチングのみで層間絶縁膜５の全深さに亘りほぼ垂直な側壁を有する接続孔を形成してもよい。また、接続孔側壁が傾斜するようなエッチングを行ってもよい。
【００４６】
その後、上層配線層を堆積し、図１（Ａ）を参照して説明した工程と同様のパターニング工程を行って上層配線パターンを形成する。上層配線パターンを覆って絶縁層を形成する。必要に応じて接続孔形成、上層配線パターン形成、絶縁層形成の工程を繰り返す。
【００４７】
図５は、上述の接続孔形成工程と、従来技術による接続孔形成工程を行った場合の実験結果を示す。
【００４８】
図５（Ａ）は、接続孔形成用の異方性ドライエッチングの後、水洗を行い、その後アッシングおよび剥離液洗浄を行った場合の結果を示すスケッチである。図５（Ｂ）は水洗を行わず、接続孔形成用ドライエッチングに続き、アッシングおよび剥離液洗浄を行った場合の結果を示すスケッチである。
【００４９】
両図において、サンプルの構成は下地層４１の上にＡｌ−Ｓｉ−Ｃｕ合金層４２、ＴｉＮ層４３を堆積し、その上にＴＥＯＳ酸化膜４４によって層間絶縁膜を形成した構造を有する。この層間絶縁膜４４に、ワイングラス型形状４５ａおよびほぼ垂直な側壁４５ｂを有する接続孔をエッチングによって形成している。
【００５０】
図５（Ｂ）に示す従来技術の場合は、ほぼ垂直な側壁４５ｂ部分にクラウン４７が形成され、さらにワイングラス状部分に残さ物の堆積４６が認められる。これに対し、上述の方法で接続孔を形成した図５（Ａ）においては、わずかに残さ物４６が認められるが、接続孔を連続的に取り込むようなクラウンは形成されていない。
【００５１】このように、アッシング前に水洗を行うと、エッチングの副産物である残さ物を大幅に減少できることが判った。
【００５２】
以上、本発明を説明したが、本発明はこれらに制限されるものではない。たとえば種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、配線層に与える影響が少なく、層間絶縁膜エッチング時の残さを効率的に除去することができる。
【図面の簡単な説明】
【図１】 半導体装置の製造方法を説明するための半導体ウエハの概略断面図である。
【図２】 誘導結合プラズマエッチング装置の構成例を示す概略断面図である。
【図３】 マグネトロンＲＩＥ装置の構成を示す概略断面図および磁石の概略斜視図である。
【図４】 マイクロ波アッシング装置の構成を示す概略断面図である。
【図５】 従来技術による接続孔の表面状態と、形成後に水洗してからアッシングした接続孔の表面状態とを比較して示すスケッチである。
【符号の説明】
１ Ｓｉ基板、 ２ 絶縁膜、 ３ 配線、 ４ レジストパターン、 ５ 層間絶縁膜、 ６ レジストパターン、 ６ａ 開口、 ７ ワイングラス形状、 ８ 接続孔、 ９ 側壁保護膜、 １０ 水

Claims (5)

  1. ａ）半導体基板上に、ＡｌまたはＡｌ合金から成る層とその上に形成したＴｉまたはＴｉ合金から成る層との積層を含む配線層を形成する工程と、
    ｂ） 前記配線層上にレジスト層を塗布し、パターニングすることによって配線用レジストパターンを形成する工程と、
    ｃ） 前記配線用レジストパターンをマスクとして、前記配線層をパターニングすることにより配線パターンを形成する工程と、
    ｄ） 前記配線パターンを覆って前記半導体基板上に層間絶縁膜を形成する工程と、
    ｅ） 前記層間絶縁膜上にレジスト層を塗布し、パターニングすることによって接続孔用レジストパターンを形成する工程と、
    ｆ） 前記接続孔用レジストパターンをマスクとして前記層間絶縁膜をフッ素を含むエッチングガスを用いてドライエッチングし、前記配線パターンに達する接続孔を形成する工程と、
    ｇ） 工程ｆ）に続いて前記半導体基板にピリジンによる洗浄を施す工程と、
    ｈ） 工程ｇ）に続いて、前記接続孔用レジストパターンをアッシングする工程とを含む半導体装置の製造方法。
  2. さらに、ｉ）工程ｈ）に続いて、有機溶剤から成る液体で前記半導体基板を洗浄する工程を含む請求項１記載の半導体装置の製造方法。
  3. 工程ｇ）が前記液体に超音波を印加して洗浄を行うことを含む請求項１または２記載の半導体装置の製造方法。
  4. 工程ｆ）が、等方性エッチングを行い、その後異方性エッチングを行う請求項１〜３のいずれかに記載の半導体装置の製造方法。
  5. 工程ｆ）において、フッ素を含むエッチングガスは、ＣＨ2Ｆ2 、ＣＦ4 、ＣＨＦ3 、Ｃ2 Ｆ6 、Ｃ4 Ｆ8 あるいはこれらの組み合わせからなるガスである請求項１記載の半導体装置の製造方法。
JP11587797A 1997-05-06 1997-05-06 半導体装置の製造方法 Expired - Fee Related JP3667493B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11587797A JP3667493B2 (ja) 1997-05-06 1997-05-06 半導体装置の製造方法
US09/072,799 US6147003A (en) 1997-05-06 1998-05-05 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11587797A JP3667493B2 (ja) 1997-05-06 1997-05-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10308447A JPH10308447A (ja) 1998-11-17
JP3667493B2 true JP3667493B2 (ja) 2005-07-06

Family

ID=14673386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11587797A Expired - Fee Related JP3667493B2 (ja) 1997-05-06 1997-05-06 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6147003A (ja)
JP (1) JP3667493B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455331B2 (en) * 1997-10-31 2002-09-24 International Business Machines Corporation Process of top-surface-metallurgy plate-up bonding and rewiring for multilayer devices
US6534826B2 (en) 1999-04-30 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6277757B1 (en) * 1999-06-01 2001-08-21 Winbond Electronics Corp. Methods to modify wet by dry etched via profile
JP2001053023A (ja) * 1999-08-11 2001-02-23 Tokyo Electron Ltd 半導体装置の製造方法及び製造装置
DE10040465A1 (de) * 2000-08-18 2002-03-07 Infineon Technologies Ag Prozessführung für eine Metall/Metall-Kontaktherstellung
US7754609B1 (en) * 2003-10-28 2010-07-13 Applied Materials, Inc. Cleaning processes for silicon carbide materials
JP5043498B2 (ja) * 2006-05-29 2012-10-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5156752B2 (ja) * 2006-11-01 2013-03-06 クアンタム グローバル テクノロジーズ リミテッド ライアビリティ カンパニー チャンバーコンポーネントを洗浄する方法及び装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2755035B2 (ja) * 1992-03-28 1998-05-20 ヤマハ株式会社 多層配線形成法
KR100235937B1 (ko) * 1992-03-31 1999-12-15 김영환 반도체소자 제조공정의 비아 콘택형성방법
JPH0637188A (ja) * 1992-07-13 1994-02-10 Sony Corp コンタクトホールの形成方法
JPH0677178A (ja) * 1992-08-26 1994-03-18 Sony Corp 半導体装置の製造方法
JP3312996B2 (ja) * 1993-08-02 2002-08-12 松下電器産業株式会社 エッチング方法
DE69533823D1 (de) * 1994-12-29 2005-01-05 St Microelectronics Inc Elektrische Verbindungsstruktur auf einer integrierten Schaltungsanordnung mit einem Zapfen mit vergrössertem Kopf
US5554254A (en) * 1995-03-16 1996-09-10 Taiwan Semiconductor Manufacturing Company Post contact layer etch back process which prevents precipitate formation
US5670019A (en) * 1996-02-26 1997-09-23 Taiwan Semiconductor Manufacturing Company Ltd. Removal process for tungsten etchback precipitates

Also Published As

Publication number Publication date
US6147003A (en) 2000-11-14
JPH10308447A (ja) 1998-11-17

Similar Documents

Publication Publication Date Title
US5849639A (en) Method for removing etching residues and contaminants
JPH06252107A (ja) ドライエッチング方法
US6325861B1 (en) Method for etching and cleaning a substrate
JPH0982687A (ja) 半導体装置の製造方法
JP3667493B2 (ja) 半導体装置の製造方法
JPH06177092A (ja) 半導体装置の製造方法
KR100838502B1 (ko) 반도체 장치의 제조 방법
JP3318801B2 (ja) ドライエッチング方法
JP2004517470A (ja) バイア形成工程において発生するエッチング残渣を除去する方法
KR20030004962A (ko) 반도체장치의 제조방법 및 제조장치
JP4216922B2 (ja) 酸化膜のエッチング方法
JP4123620B2 (ja) 配線形成法
JP4343379B2 (ja) 基板処理方法および基板処理装置ならびにデバイス製造方法
JP2983356B2 (ja) 半導体素子の製造方法
JPH06177086A (ja) ドライエッチング方法及び装置
JP2004342873A (ja) 半導体装置およびその製造方法
JPH06163538A (ja) プラズマエッチング方法
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
JPH0817804A (ja) プラズマエッチング方法
JPH11340217A (ja) プラズマ成膜方法
JPH05326515A (ja) 半導体装置の製造方法
JP2003298049A (ja) 半導体装置の製造方法
JPH05217965A (ja) 半導体装置の製造方法
JPH06108272A (ja) プラズマエッチング方法
JPH05109673A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050406

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees