JPH06177086A - ドライエッチング方法及び装置 - Google Patents

ドライエッチング方法及び装置

Info

Publication number
JPH06177086A
JPH06177086A JP43A JP35084892A JPH06177086A JP H06177086 A JPH06177086 A JP H06177086A JP 43 A JP43 A JP 43A JP 35084892 A JP35084892 A JP 35084892A JP H06177086 A JPH06177086 A JP H06177086A
Authority
JP
Japan
Prior art keywords
etching
layer
plasma
gas
halide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP43A
Other languages
English (en)
Other versions
JP2650178B2 (ja
Inventor
Takashi Tawara
傑 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP4350848A priority Critical patent/JP2650178B2/ja
Priority to US08/163,474 priority patent/US5686363A/en
Publication of JPH06177086A publication Critical patent/JPH06177086A/ja
Application granted granted Critical
Publication of JP2650178B2 publication Critical patent/JP2650178B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/161Tapered edges

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 シリコン系材料(単結晶Si、ポリSi、高
融点金属シリサイド等)のテーパーエッチングを歩留り
よく行なう。 【構成】 半導体基板10の表面を覆う絶縁膜12の上
にポリSi層14を堆積した後、その上に所望のパター
ンを有するレジスト層16を形成する。レジスト層16
をマスクとするプラズマエッチング処理によりポリSi
層14をドライエッチングする。プラズマエッチング処
理では、エッチング反応室中にAlのハロゲン化物(A
lCl3 ,AlBr3 等)のガスを導入するか又はエッ
チング反応室の内壁、電極等を構成するAlをガス中の
Cl,Br等と反応させてAlのハロゲン化物を生成さ
せることによりポリSi層14の側壁にハロゲン化Al
膜18a,18bを付着させつつエッチングを行なう。
ポリSi層14は、下部ほど太るようにテーパー状にエ
ッチングされる。Alのハロゲン化物は、簡単に除去で
きる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、プラズマエッチング
処理によりシリコン系材料(単結晶Si、ポリSi、高
融点金属シリサイド)を選択的にエッチングするドライ
エッチング方法及び装置に関し、特にプラズマ中にアル
ミニウム(Al)又はAlのハロゲン化物を供給するこ
とによりテーパーエッチングを歩留りよく行なえるよう
にしたものである。
【0002】
【従来の技術】従来、プラズマエッチングによるSi系
材料のテーパーエッチング方法としては、(イ)SF6
+C2 Cl24 の混合ガスを用いるもの(例えば特開
平1−291428号公報参照)、(ロ)Cl2 +N2
の混合ガスを用いるもの(例えば特開平1−23993
2号公報参照)、(ハ)SiCl4 +O2 の混合ガス又
はCl2 +SiCl4 +O2 の混合ガスを用いるもの等
が知られている。
【0003】(イ)の方法では,エッチングガス(SF
6 )に対してデポジション性のガス(C2 Cl24
を加えたので、Si層のエッチされる側壁にデポジショ
ン膜が形成され、側壁を保護する。このため、Si層の
テーパーエッチングが可能になる。
【0004】(ロ)の方法では、ポリSi層上にシリサ
イド層を堆積した積層(ポリサイド層)をレジスト層を
マスクとしてプラズマエッチングする際にシリサイド層
及びレジスト層の側壁に付着物が形成される。この付着
物は、実質的にレジストパターンを太らせるように作用
するため、ポリサイド層は、下部ほど太るようにテーパ
ー状にエッチングされる。
【0005】(ハ)の方法では、O2 の流量割合を増し
ていくことによりポリSi層の側壁にSiOx Cly
はSiOx のような反応生成物が付着し、側壁を保護す
る。このため、ポリSi層のテーパーエッチングが可能
になる。
【0006】
【発明が解決しようとする課題】上記した(イ)の方法
によると、エッチング反応室の内壁にもデポジション膜
が付着する。付着した膜は、剥れてパーティクルとな
り、歩留りを低下させる。
【0007】(ロ)の方法によると、反応生成物として
爆発性のNCl3 が生成されるため、危険である。
【0008】(ハ)の方法によると、SiCl4 +Oの
混合ガスを用いた場合、反応生成物としてシリコシュウ
酸[Si2 Cl4 (OOH)2 ]が生成される。シリコ
シュウ酸は、水分(H2 O)の存在下で爆発性であり、
危険である。また、SiOxCly ,SiOx は、通常
のアッシング処理では除去できないため、HFによる洗
浄処理(HF処理)を追加する必要がある。HF処理の
追加は、工程数を増加させるだけでなく、歩留りを低下
させるので、好ましくない。例えば、MOS型LSIの
ゲート電極パターニング工程において、ゲート電極材層
のエッチングの後HF処理を行なうと、ゲート絶縁膜と
してのSiO2 膜がHFでエッチングされ、不良発生を
招く。
【0009】Cl2 +SiCl4 +O2 の混合ガスを用
いた場合にも、SiOx Cly を除去するためにHF処
理が必要であり、工程数増加、歩留り低下等の不都合が
ある。
【0010】この発明の目的は、上記のような危険性や
不都合を伴うことなくSi系材料のテーパーエッチング
を行なうことができる新規なドライエッチング方法及び
装置を提供することにある。
【0011】
【課題を解決するための手段】この発明に係るドライエ
ッチング方法は、エッチャントとして塩素又は臭素を含
有するガスを用いるプラズマエッチング処理によりシリ
コン系材料層を選択的にエッチングするものであって、
前記プラズマエッチング処理では、プラズマ中にアルミ
ニウム又はそのハロゲン化物を供給することにより前記
シリコン系材料層のエッチされる側部にアルミニウムの
ハロゲン化物を付着させつつエッチングを行なうことを
特徴とする。
【0012】また、この発明に係るドライエッチング装
置は、上記したドライエッチング方法を実施するための
ものであって、エッチング反応室に前記ガスを導入して
プラズマエッチング処理を行なう際に該エッチング反応
室の内壁又は電極を構成するアルミニウムと前記ガスと
を反応させることによりプラズマ中にアルミニウムのハ
ロゲン化物を供給するようにしたことを特徴とする。
【0013】
【作用】この発明のドライエッチング方法によると、プ
ラズマエッチング中は、Si系材料層の側壁にAlCl
3 又はAlBr3 等のAlのハロゲン化物が付着し、側
壁を保護する。このため、Si系材料層は、下部ほど太
るようにテーパー状にエッチングされる。
【0014】AlCl3 は、約180℃以上に加熱する
ことにより蒸発するので、たとえエッチング反応室の内
壁に付着しても、簡単に除去することができる。また、
AlCl3 は、水に溶けるので、被処理ウエハの表面に
付着したAlCl3 は、通常のレジスト除去方法(例え
ば、H2 SO4 及びH22 による洗浄等)により簡単
に除去することができる。
【0015】この発明のドライエッチング装置による
と、外部からAlのハロゲン化物のガスを供給する設備
を追加することなく簡単にテーパーエッチングを行なう
ことができる。
【0016】
【実施例】図1は、この発明の一実施例に係るドライエ
ッチング方法を示すものである。
【0017】Si等の半導体基板10の表面にSiO2
等の絶縁膜12を形成した後、絶縁膜12の上にポリS
i層14を堆積し、その上に所望の電極又は配線パター
ンに対応したレジスト層16を形成する。そして、レジ
スト層16をマスクとするプラズマエッチング処理によ
りポリSi層14をドライエッチングする。
【0018】このときのプラズマエッチング処理では、
Cl又はBrを含有するプラズマ中にAlを導入し、A
lCl3 又はAlBr3 等のAlのハロゲン化物を生成
させる。AlCl3 又はAlBr3 は、蒸気圧が比較的
低いので、ポリSi層14の側壁に付着する。付着した
ハロゲン化Al膜18a,18bは、側壁保護膜として
働き、適当な量であれば、ポリSi層14は、下部ほど
太るようにテーパー状にエッチングされる。
【0019】プラズマ中にAlを導入する方法として
は、図2に示すようにガスとして導入する方法がある。
すなわち、エッチング反応室20に対してマスフローコ
ントローラMC1 を介してCl2 又はHBr等のエッチ
ングガスGE を供給すると共にマスフローコントローラ
MC2 を介してAlCl3 又はAlBr3 等のガスGA
を供給する。この場合、AlCl3 ,AlBr3 は、蒸
気圧が低いので、ガス供給系をある程度加熱することも
ある。
【0020】プラズマ中にAlを導入する他の方法とし
ては、エッチング反応室の内壁又は電極を構成するAl
とエッチングガスとを反応させてAlCl3 又はAlB
3を供給する方法もある。例えば、ClやBrなどA
lエッチング可能な元素を含むガス系を用いるプラズマ
エッチャでは、陽極酸化又はアルマイトコーティングを
施したAl電極を用いるのが通例であるが、Al電極の
一部又は全部のアルミナを剥した状態(あるいはアルミ
ナを被覆しない状態)でプラズマエッチングを行なう
と、エッチング中に電極のAl露出部がエッチングガス
によりエッチングされ、AlCl3 又はAlBr3 がプ
ラズマ中に導入される。
【0021】図3は、Al導入量に応じてポリSi層の
エッチング形状が変化する様子を示すもので、図1と同
様の部分には同様の符号を付してある。基板10はSi
からなり、絶縁膜12はSiO2 からなり、ポリSi層
14の厚さtは350[nm]である。
【0022】図3(a)は、Al導入量がゼロの場合の
エッチング形状を示す。これによれば、サイドエッチが
発生しているのがわかる。図3(b)は、所定量のAl
を導入することによりポリSi層14を側壁が垂直にな
るようにエッチングした例を示す。図3(c)は、Al
導入量を増大させることによりポリSi層14を下部ほ
ど太るように順テーパー状にエッチングした例を示す。
【0023】Al導入量を制御するには、図2の場合
は、AlCl3 又はAlBr3 の流量をマスフローコン
トローラMC2 により制御する。また、電極からAlを
導入する場合において、アルミナを被覆又は剥ぐときは
Alの露出面積を制御し、アルミナを被覆しないときは
Al電極の表面積(電極サイズ)を制御する。
【0024】図4は、この発明の実施に用いられる平行
平板型プラズマエッチャ(反応性イオンエッチング装
置)を示すものである。
【0025】エッチング反応室20の上部には、ガスG
を導入するための導入口20aが設けられており、反応
室20の下部には、ガスGを排気するための排気口20
bが設けられている。反応室20内には、下部電極22
及び上部電極24が平行に離間して配置されている。下
部電極22上には、被処理ウエハ26が載置される。下
部電極22と接地点との間には、高周波電源28が接続
され、上部電極24は接地される。
【0026】このような構成のプラズマエッチャでは、
イオン衝撃の少ない上部電極24のAl露出面積を変え
るか又は反応室20の内方側壁にて0〜Dの領域のAl
露出面積を変えることによりプラズマ中へのAl導入量
を制御することができる。
【0027】図5は、この発明の実施に用いられるマイ
クロ波プラズマエッチャを示すものである。
【0028】エッチング反応室30は、石英ベルジャ3
2等により構成されるもので、側部にはガスGを導入す
るための導入口30aが設けられ、下部にはガスGを排
気するための排気口30bが設けられている。反応室3
0内には、被処理ウエハ36を保持する試料台34が設
けられると共に、この試料台34を取囲むようにアース
電極40が設けられている。試料台34と接地点との間
には、高周波電源38が接続され、アース電極40は接
地される。
【0029】反応室30に磁界を作用させるためソレノ
イドコイル42が設けられており、反応室30には、マ
グネトロン等のマイクロ波発振器44から導波管46を
介してマイクロ波電力が供給される。反応室30内で
は、磁界とマイクロ波電界との相互作用により導入ガス
Gがプラズマ化され、イオンが生成される。
【0030】このような構成のプラズマエッチャでは、
アース電極40のAl露出面積を変えることによりプラ
ズマ中へのAl導入量を制御することができる。
【0031】一例として、図5のプラズマエッチャを用
いてポリSi層を選択的にエッチングした場合のエッチ
ング形状について説明する。エッチング条件は、Cl2
流量=50[sccm]、エッチング圧力=5[mTo
rr]、マイクロ波電力=350[W]、高周波電力
(2MHz)=30[W]、電極温度=20[℃]とし
た。
【0032】(1)アース電極40を完全にアルミナで
覆った場合、エッチング形状は、図3(a)のようにな
り、ポリSi層14にサイドエッチが生じた。
【0033】(2)アース電極40のアルミナを完全に
除去した場合、エッチング形状は、図3(c)のように
なり、テーパー形状が得られた。
【0034】(3)アース電極40のアルミナを部分的
に剥した場合、エッチング形状は、図3(b)のように
なり、垂直形状が得られた。
【0035】このような実験結果によれば、電極のAl
露出面積を変えることでエッチング形状の制御が可能で
あることがわかる。
【0036】
【発明の効果】以上のように、この発明によれば、Si
系材料層をテーパーエッチングする際に側壁保護物質と
してAlCl3 ,AlBr3 等のAlのハロゲン化物を
使用するようにしたので、危険性を伴わずにテーパーエ
ッチングを行なうことができる。また、Alのハロゲン
化物は、エッチング反応室やウエハ表面に付着しても簡
単に除去できるので、従来法に比べて歩留りを向上させ
ることができる。
【0037】また、エッチング反応室の内壁又は電極を
構成するAlとエッチングガスとの反応によりプラズマ
中にAlのハロゲン化物を供給するようにしたドライエ
ッチング装置は、構成が簡単で使い易い利点がある。
【図面の簡単な説明】
【図1】 この発明の一実施例に係るドライエッチング
方法を示す基板断面図である。
【図2】 プラズマ中へのAl導入法を説明するための
ブロック図である。
【図3】 プラズマ中へのAl導入量に応じたポリSi
層のエッチング形状の変化を示す基板断面図である。
【図4】 平行平板型プラズマエッチャを示す断面図で
ある。
【図5】 マイクロ波プラズマエッチャを示す断面図で
ある。
【符号の説明】
10:半導体基板、12:絶縁膜、14:ポリSi層、
16:レジスト層、18a,18b:ハロゲン化Al
膜、20,30:エッチング反応室、22:下部電極、
24:上部電極、26,36:被処理ウエハ、28,3
8:高周波電源、40:アース電極、42:ソレノイド
コイル、44:マイクロ波発振器、46:導波管。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 エッチャントとして塩素又は臭素を含有
    するガスを用いるプラズマエッチング処理によりシリコ
    ン系材料層を選択的にエッチングするドライエッチング
    方法であって、 前記プラズマエッチング処理では、プラズマ中にアルミ
    ニウム又はそのハロゲン化物を供給することにより前記
    シリコン系材料層のエッチされる側部にアルミニウムの
    ハロゲン化物を付着させつつエッチングを行なうことを
    特徴とするドライエッチング方法。
  2. 【請求項2】 請求項1記載のドライエッチング方法を
    実施するためのドライエッチング装置であって、 エッチング反応室に前記ガスを導入してプラズマエッチ
    ング処理を行なう際に該エッチング反応室の内壁又は電
    極を構成するアルミニウムと前記ガスとを反応させるこ
    とによりプラズマ中にアルミニウムのハロゲン化物を供
    給するようにしたことを特徴とするドライエッチング装
    置。
JP4350848A 1992-12-05 1992-12-05 ドライエッチング方法及び装置 Expired - Lifetime JP2650178B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4350848A JP2650178B2 (ja) 1992-12-05 1992-12-05 ドライエッチング方法及び装置
US08/163,474 US5686363A (en) 1992-12-05 1993-12-06 Controlled taper etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4350848A JP2650178B2 (ja) 1992-12-05 1992-12-05 ドライエッチング方法及び装置

Publications (2)

Publication Number Publication Date
JPH06177086A true JPH06177086A (ja) 1994-06-24
JP2650178B2 JP2650178B2 (ja) 1997-09-03

Family

ID=18413303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4350848A Expired - Lifetime JP2650178B2 (ja) 1992-12-05 1992-12-05 ドライエッチング方法及び装置

Country Status (2)

Country Link
US (1) US5686363A (ja)
JP (1) JP2650178B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148478A (ja) * 1994-09-20 1996-06-07 Mitsubishi Electric Corp プラズマエッチング装置およびその方法
US5686363A (en) * 1992-12-05 1997-11-11 Yamaha Corporation Controlled taper etching
JP2019161227A (ja) * 2018-03-16 2019-09-19 アーエスエム・イーぺー・ホールディング・ベスローテン・フェンノートシャップ 反応器、反応器を含むシステム、並びにこれを製造する方法及び使用する方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098162A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002305179A (ja) * 2001-04-05 2002-10-18 Matsushita Electric Ind Co Ltd プラズマ処理方法
TW200826180A (en) * 2006-12-14 2008-06-16 Nanya Technology Corp Method for semiconductorstructure formation
CN102074473B (zh) * 2009-11-19 2012-07-25 无锡华润上华半导体有限公司 多晶硅层的腐蚀方法
US8969205B2 (en) 2013-03-28 2015-03-03 GlobalFoundries, Inc. Double patterning via triangular shaped sidewall spacers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199824A (ja) * 1990-11-29 1992-07-21 Nisshin Hightech Kk ドライエッチング方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS561538A (en) * 1979-06-15 1981-01-09 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS5623752A (en) * 1979-08-01 1981-03-06 Matsushita Electronics Corp Manufacture of semiconductor device
US4310380A (en) * 1980-04-07 1982-01-12 Bell Telephone Laboratories, Incorporated Plasma etching of silicon
DE3279795D1 (en) * 1981-04-23 1989-08-03 Fujitsu Ltd High electron mobility semiconductor device
US4364793A (en) * 1981-08-28 1982-12-21 Graves Clinton G Method of etching silicon and polysilicon substrates
JPS60217633A (ja) * 1984-04-13 1985-10-31 Victor Co Of Japan Ltd エツチング法
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
JPS62106629A (ja) * 1985-11-05 1987-05-18 Hitachi Ltd 半導体装置の製造方法
JP2669460B2 (ja) * 1986-10-29 1997-10-27 株式会社日立製作所 エツチング方法
JPS6432633A (en) * 1987-07-29 1989-02-02 Hitachi Ltd Taper etching method
US4873176A (en) * 1987-08-28 1989-10-10 Shipley Company Inc. Reticulation resistant photoresist coating
JPH01239932A (ja) * 1988-03-22 1989-09-25 Sharp Corp ポリシリサイド構造ゲート積層膜のドライエッチング方法
JPH01291428A (ja) * 1988-05-19 1989-11-24 Oki Electric Ind Co Ltd シリコン膜のテーパエッチング方法
US5258219A (en) * 1989-01-12 1993-11-02 Seiko Epson Corporation Optimized thin film metal interconnects in integrated circuit structures of apparatus to reduce circuit operational delay
JPH03159127A (ja) * 1989-11-16 1991-07-09 Nec Corp 半導体装置の製造方法
KR0176715B1 (ko) * 1990-07-30 1999-04-15 오가 노리오 드라이에칭방법
US5242536A (en) * 1990-12-20 1993-09-07 Lsi Logic Corporation Anisotropic polysilicon etching process
US5217570A (en) * 1991-01-31 1993-06-08 Sony Corporation Dry etching method
JP3018532B2 (ja) * 1991-02-26 2000-03-13 ソニー株式会社 ドライエッチング方法
JP3198586B2 (ja) * 1992-02-14 2001-08-13 ソニー株式会社 ドライエッチング方法
JP2650178B2 (ja) * 1992-12-05 1997-09-03 ヤマハ株式会社 ドライエッチング方法及び装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199824A (ja) * 1990-11-29 1992-07-21 Nisshin Hightech Kk ドライエッチング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686363A (en) * 1992-12-05 1997-11-11 Yamaha Corporation Controlled taper etching
JPH08148478A (ja) * 1994-09-20 1996-06-07 Mitsubishi Electric Corp プラズマエッチング装置およびその方法
JP2019161227A (ja) * 2018-03-16 2019-09-19 アーエスエム・イーぺー・ホールディング・ベスローテン・フェンノートシャップ 反応器、反応器を含むシステム、並びにこれを製造する方法及び使用する方法

Also Published As

Publication number Publication date
US5686363A (en) 1997-11-11
JP2650178B2 (ja) 1997-09-03

Similar Documents

Publication Publication Date Title
JP2674488B2 (ja) ドライエッチング室のクリーニング方法
US5863339A (en) Chamber etching of plasma processing apparatus
KR900004053B1 (ko) 알미늄 합금상의 포토레지스트 박리 방법
JPH0982687A (ja) 半導体装置の製造方法
US5522966A (en) Dry etching process for semiconductor
KR100272122B1 (ko) 건식 에칭에 의하여 반도체 기판상에 금속 배선을 형성하는 방법 및 에칭중 형성된 반응 생성물 제거 방법
JP2650178B2 (ja) ドライエッチング方法及び装置
JP2004363558A (ja) 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
US6756314B2 (en) Method for etching a hard mask layer and a metal layer
KR100751126B1 (ko) 연속적으로 플라즈마를 사용하여 고융점 금속층 위의 알루미늄층을 에칭하는 방법
JPH10189537A (ja) ドライエッチング方法
JPH11330047A (ja) エッチング装置及びエッチング方法
US5840203A (en) In-situ bake step in plasma ash process to prevent corrosion
JPH11111695A (ja) 白金薄膜パターンの形成方法及び半導体装置の製造方法
JP3207638B2 (ja) 半導体製造装置のクリーニング方法
JP4308018B2 (ja) エッチング方法
JPH04298035A (ja) プラズマエッチング方法
JPH053178A (ja) 半導体装置の製造方法
JP3002033B2 (ja) ドライエッチング方法
JPH04316327A (ja) ドライエッチング装置及びチャンバの洗浄方法
JPH05326515A (ja) 半導体装置の製造方法
JPS63124419A (ja) ドライエツチング方法
JP2602285B2 (ja) 半導体装置の製造方法
JPH09199484A (ja) 半導体装置の製造方法
JPH06163538A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 16

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 16