KR100272122B1 - 건식 에칭에 의하여 반도체 기판상에 금속 배선을 형성하는 방법 및 에칭중 형성된 반응 생성물 제거 방법 - Google Patents
건식 에칭에 의하여 반도체 기판상에 금속 배선을 형성하는 방법 및 에칭중 형성된 반응 생성물 제거 방법 Download PDFInfo
- Publication number
- KR100272122B1 KR100272122B1 KR1019960033657A KR19960033657A KR100272122B1 KR 100272122 B1 KR100272122 B1 KR 100272122B1 KR 1019960033657 A KR1019960033657 A KR 1019960033657A KR 19960033657 A KR19960033657 A KR 19960033657A KR 100272122 B1 KR100272122 B1 KR 100272122B1
- Authority
- KR
- South Korea
- Prior art keywords
- dry etching
- metal wiring
- etching
- residence time
- chamber
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 82
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 67
- 239000002184 metal Substances 0.000 title claims abstract description 67
- 238000001312 dry etching Methods 0.000 title claims abstract description 62
- 239000007795 chemical reaction product Substances 0.000 title claims description 42
- 238000005530 etching Methods 0.000 claims abstract description 128
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229910000838 Al alloy Inorganic materials 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 14
- 238000001020 plasma etching Methods 0.000 claims description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 229910052801 chlorine Inorganic materials 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims 1
- 238000012544 monitoring process Methods 0.000 claims 1
- 238000000992 sputter etching Methods 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 7
- 239000007789 gas Substances 0.000 description 57
- 238000004140 cleaning Methods 0.000 description 20
- 238000000151 deposition Methods 0.000 description 18
- 230000008021 deposition Effects 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 230000008569 process Effects 0.000 description 16
- 235000012431 wafers Nutrition 0.000 description 16
- 229910018594 Si-Cu Inorganic materials 0.000 description 13
- 229910008465 Si—Cu Inorganic materials 0.000 description 13
- 229910045601 alloy Inorganic materials 0.000 description 12
- 239000000956 alloy Substances 0.000 description 12
- 239000000460 chlorine Substances 0.000 description 11
- 238000005108 dry cleaning Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000005855 radiation Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000000265 homogenisation Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- -1 aluminum-silicon-copper Chemical compound 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 2
- 229910052794 bromium Inorganic materials 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 229910002059 quaternary alloy Inorganic materials 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
여기에서 공개하는 것은, 금속 배선 필름과 금속 장벽 필름을 포함하는 금속 배선 필름 또는 적층 구조 필름을 건식 에칭에 의하여 반도체 기판 상에 금속 배선을 형성하는 방법으로, 이것을 금속 배선 필름을 에칭하는 제 1 에칭 단계와 제 2 에칭 단계 에서의 에칭 챔버내의 개스 체류시간이 제 1 에칭 단계에서의 개스 체류 시간보다 더 짧은 조건하에서 금속 배선 필름 또는 금속 장벽 필름을 오버 에칭 하는 제 2 건식 에칭 단계를 포함 한다.
Description
제1도는 본 발명의 양호한 실시예에 사용되는 건식 에칭 장치의 도식적 구성을 나타내는 측단면도.
제2(a)도 내지 제2(d)도는 본 발명의 제 1 실시예에서 금속 배선 형성 단계의 각 단계에서 반도체 웨이퍼를 나타내는 단면도.
제3도는 본 실시예에서 가스 체류 시간과 반응 생성물의 막 두께 사이의 관계를 나타내는 그래프.
제4(a)도 내지 제4(d)는 본 발명에 따른 제 2 실시예에서 금속 배선 형성 공정의 각 단계에서 반도체 웨이퍼를 나타내는 단면도.
제5도는 선행 기술의 문제를 설명하는 건식 에칭 장치의 측면도.
제6(a)도 및 제6(b)도는 선행 기술의 문제를 설명하기 위한 반도체 웨이퍼의 측면도.
제7도는 건식 세정 방법에서의 주기적 세정 방법으로 선행 기술로서의 습식 세정 방법과 비교하기 위한 공정 흐름도.
* 도면의 주요부분에 대한 부호의 설명
10 : 건식 에칭 장치 12 : 에칭 챔버
11 : 진공 펌프 13 : 하부 전극
14 : 상부 전극 17 : 가스 도입 파이프
19 : 균일화 링 20 : 방사 모노크로메이터
22 : 반도체 기판 23 : 산화 실리콘막
24 : Al－Si－Cu 합금막 25 : 마스크 패턴
29 : 질화 티타늄막 30 : Al－Si－Cu 합금막
[발명이 속하는 기술분야 및 그 분야의 종래기술]
[기술분야]
본 발명은 반도체 소자 제조 공정에서 사용되는 건식 에칭 방법에 관한 것이며, 구체적으로는, 예를 들어, 알루미늄 합금 또는 금속 배선막과 배리어 메탈(barrier metal)의 적층막과 같은 금속 배선막을 위한 건식 에칭 방법에 관한 것이다.
또한, 본 발명은 본 발명에 의한 건식 에칭중에 반응용기내에 형성된 반응 생성물을 제거하기 위한 방법에 관한 것이다.
[배경기술]
반도체 소자에서 금속 배선용 재료로는 알루미늄 합금(가령 Al－Si, Al－Cu, Al－Si－Cu, 등)이 현재 가장 널리 사용되고 있으며, 주로 염소(Cl)를 구체로 하는 가스들이 이러한 알루미늄 합금의 건식 에칭에 상요된다.
알루미늄은 염소와 반응성이 높으므로 에칭은 등방성 방법으로 진행된다. 따라서 고밀도 직접 반도체 소자에서 요구되는 이방성 형상을 얻기 위하여 에칭 과정동안 배선의 측벽에 보호막을 형성함으로써 등방적인 에칭을 억제하는 방법이 채택된다. 측벽 보호막을 형성하는 방법으로는 마스크로 사용되는 포토레지스트로부터의 분해 생성물(decomposition products)을 활용하는 방법, 또는 침착 성질을 가지는 가스의 첨가에 의하여 에칭 반응 동안 형성되는 반응 생성물(reaction products)을 활용하는 방법이 있다. 앞의 방법은 비교적 간단하여 세정 가스계(예를 들어, Cl2／BCl3)를 사용하여 얻을 수 있다.
그러나 마스크로 사용된 포토 레지스트 자신을 소모함으로써 측벽 보호막이 형성되기 때문에, 상기 방법은 포토 레지스트에 대한 선택성이 낮아서, 미세가공성이 결여된다고 하는 문제를 내포한다. 다른 한편, 후자의 방법은 포토레지스트의 에칭량을 억제한 상태에서 측벽 보호를 얻을 수 있으므로 포토레지스트의 선택성을 향상할 수 있다. 그러나 이 방법은 복잡하고 침착성이 큰 가스계(예를 들어, Cl2／BCl3／N2, Cl2／BCl3／CHF3, Cl2／BCl3／CH2F2, Cl2／BCl3／N2／CHF3등)를 사용할 필요가 있다.
알루미늄 합금의 건식 에칭 방법에서, 반응 용기(이하, 챔버라 한다)의 내측 표면에 대한 반응 생성물의 침착은 상기 각각의 방법에서 주목할 만하며, 침착의 정도는 가령 포토레지스트의 선택성을 향상시키는 후자의 방법에서 특히 현저하다.
제5도에서는 챔버 내부에 반응 생성물의 침착이 발생하는 모습을 보여준다. 본 도면에서 보는 바와 같이 에칭된 웨이퍼의 수가 증가 함에 따라 반응 생성물(1)은 예를 들어, 챔버(2)의 내벽 상에, 상부 전극(3)의 표면에, 반도체 웨이퍼(W)를 두기 위한 하부 전극(4)의 측면 및 균일화 링(5)의 표면에 침착되고, 결국 상기 침착물이 박리하여 챔버(2) 내에서 입자(particles)를 형성한다. 그리고 제6A도에서 보는 바와 같이 입자(6)가 웨이퍼(W)상에 침착하면 포토레지스트(7)와 동일 하게 알루미늄 합금막(8)의 에칭시에 마스크로서 작용한다. 그 결과 제6B도에서 보이는 바와 같이 알루미늄 합금막이 두개의 알루미늄 합금배선(8a, 8b)사이에 남게되어 두 배선 사이에 단락회로를 형성하여 반도체 소자의 수율을 심각하게 낮추는 문제를 야기한다.
따라서, 가능한 한 에칭 하는 동안 챔버의 내측 표면 상에 반응 생성물의 침착을 막기 위하여, 에칭 동안 침착의 형성을 억제하거나 또는 부착된 침착물을 주기적으로 제거할 필요가 있다. 전자의 방법은 침착물을 형성하는 원인이 된느 포토레지스트 분해 산물 또는 침착 가스를 억제하도록 관리된다. 그러나 이것은 이방성 형상을 얻는데 필요한 측벽 방어 부재의 감소를 가져오고 따라서 미세한 패턴 제작의 관점에서 단점이 된다. 후자의 방법은 챔버를 열고 침착물을 물이나 알콜과 같은 용제로 세정(습식 세정 방법)하는 방법과, 침착물을 제거하기 위하여 챔버를 진공 상태로 유지한 채, 챔버 안으로 세정 가스를 도입하고, 플라즈마를 발생시켜 제거하는 방법(건식 세정 방법)이 있다.
상기 습식 세정 방법은 챔버를 열기 전의 전처리로서 가스 파이프 라인과 챔버 내부의 질소 가스 치환(퍼징:purging)과; 챔버 온도의 강하; 챔버 벽과 챔버 내의 부품의 세정; 그리고 세정 후의 건조; 챔버 온도의 상승; 챔버를 비운 후 챔버와가스 파이프 라인의 질소 가스 제거; 그리고 최종 적응과 같은 여러 가지 번거로운 조작을 요구한다. 따라서 생산성의 저하, 즉 조작 단계 수의 증가, 장치의 장시간 운전 중단에 의한 처리 장치의 운전 시간의 저하, 그리고 단위 시간당 처리량(수율)의 저하에 따라 생산 비용의 증가를 초래한다. 상기 건식 세정 방법은 이러한 문제를 극복하기 위하여 고안되었다.
일본 특허 공개 공보 평2－304923호 에서는 건식 세정 방법의 예를 공개하고 있다. 상기 공개 공보에서 설명하는 기술은 브롬 가스 시스템을 사용한 건식 에 칭이 끝난 후에 채버 내부에 세정 가스를 도입하고 세정 가스를 플라즈마를 생성하는 것을 포함한다. 에칭 챔버에 부착되고 침착된 잔여 브롬은 습식 화학 세정을 하기 위해 반응실을 분해하지 않고도 제거된다.
제7도에서 보이는 바와 같이, 이와 같은 건식 세정 방법을 사용하면, 웨이퍼당 챔버 내부에 침착되는 반응 생성물의 양이 감소하기 때문에 주기적 세정 사이에 필요한 간격 Cb가 선행 기술에 사용되는 습식 세정 방법에서의 세정 간격 주기 Ca와 비교하여 더 길어지게 된다. 따라서 공정 설비의 운전 시간의 저하를 막을 수 있다.
그러나 상기설명한 건식 세정 방법을 채택한 경우에도 건식 세정을 위한 별도의 시간이 일반적 건식 에칭을 위한 처리 시간과 별도로 부가적으로 요구된다. 이는 단위 시간당 처리되는 웨이퍼의 수, 즉 생산량을 감소시키고, 따라서 이러한 접근은 생산성 감소라는 문제를 극복하기에 충분하지 않다.
[발명이 이루고자 하는 기술적 과제]
본 발명의 목적은 앞에서의문제점을 극복하고 건식 에칭 단계에서의 생산성의 저하 없이 우수한 미세패턴 가공성을 가지는 금속 배선막의 건식 에칭 방법을 제공함에 있다.
[발명의 구성 및 작용]
상기 목적을 달성하기 위하여, 본 발명은 제 1 에칭 단계에서 금속 배선막의 에칭을 하고, 그리고 제 2 에칭 단계에서 제 1 에칭 단계에서의 가스 체류 시간보다 더 짧은 에칭 챔버 내의 가스 체류 시간 조건 하에서 금속 배선막을 오버에칭을 하는 두개의 에칭 단계를 포함하는 금속 배선막의 건식 에칭 방법을 제공한다.
제 1 에칭 단계에서의 가스 체류 시간을 t1, 제 2 에칭 단게에서의 가스 체류 시간을 t2라고 할 때, 다음 관계를 만족하도록 에칭 조건을 설정하는 것이 바람직하다.
t1／t2 > 5.
또한, 에칭 조건 설정을 위한 구체적 방법으로, 각 에칭 단계에서 압력과 총 가스 유량 중 적어도 하나를 조절할 수 있다.
상기한 바와 같이 미세 패턴 가공성을 갖는 금속 배선막의 건식 에칭을 얻기 위하여, 특히 포토레지스트 선택성 및 높은 생산성에 관련하여, 챔버 내에 있는 침착물 또는 반응 생성물의 양을 조정하는 것이 중요하다.
챔버 내에 존재하는 반응 생성물의 조정 인자중 하나는 챔버 내에서의 가스 체류 시간 t에 있다고 생각된다. 이것은 배기하기 전에 가스 분자가 챔버 내에 남아 있는 평균 시간으로 정의되며("GLOW DISCHARGE PROCESSES:Sputtering And Plasma Etching", written by J. Brian N. Chapman), 다음식으로 표현할 수 있다.
t＝pV／Q . . . (1)
(여기서, p:챔버 내의 압력(Torr), V:챔버 부피(1), Q:배기량(Torr·1／sec))
가스 유량과 배기량 사이의 관계식은 다음 수식으로 기술된다.
1(sccm)＝1.26×10－2(Torr·1／sec) . . . (2)
챔버의 내벽에 반응 생성물의 침착은 이것이 침착되기 전에 챔버 내부에서 챔버 외부로 반응 생성물을 배출시킴으로서 억제될 수 있다. 즉 챔버에서 가스의 체류 시간이 짧아지면 반응 생성물의 체류 시간이 또한 짧아져 챔버 내부의 침착량의 감소를 가져온다.
챔버의 부피(V)가 일반적으로 일정하기 때문에 챔버 내의 가스 체류 시간은 상기 수식(1)의 관점에서, 1) 압력(p)을 낮추거나, 또는 2) 배출량(Q)을 증가시킴으로써 짧아진다. 그러나 이러한 에칭 조건들이 에칭 처리의 시작부터 적용된다면 챔버에서 측벽 보호 요소의 체류 시간 또한 짧아지기 때문에 측벽 보호막은 충분하게 형성되지 않는다. 더우기 활성 반응물(etchants)의 양은 플라즈마 밀도의 저하에 의해 감소하기 때문에 금속 배선막의 에칭율은 감소된다. 동시에 포토레지스트의 에칭율은 이온 에너지의 증가에 기인하여 증가한다. 따라서 이것은 포토레지스트에 대해 높은 선택성을 갖는 금속 배선막의 에칭을 어렵게 한다.
다른 한편, 금속 배선막의 에칭 후에 통상 실행되는 오버에칭의 경우에 있어서, 상기 에칭 조건은 과잉 에찬트에 의한 측면 에칭에 기인하는 배선 형상의 악화를 막는데 효과적이다. 더우기 메탈 배리어 막(metal barrier flim)상에 형성되는 금속 배선막을 포함하는 적층 배선막 구조를 에칭하는 경우, 배리어 메탈의 에칭은 금속 배선막의 에칭 후에 이루어지므로 이온 에너지의 증가에 기이나여 배리어 메탈 막에서 에칭율의 향상이 예상된다.
다음 설명에서는, 에칭되는 금속 배선막의 예로 알루미늄－실리콘－구리 합금막으로 구성되는 알루미늄 합금막이 이용되고, 반응성 이온 에칭(reactionion etching) 장치(이하 RIE 장치라고 한다)가 에칭 수단으로 사용된다. 알루미늄 합금막 상에 포토레지스트를 코팅하고 공지의 광석판 기술(photolithographic technology)을 사용하여 에칭 마스크가 되는 패턴을 형성한 후에, 상기 RIE 장치를 사용하여 에칭이 수행된다.
이방성 형상뿐 아니라 포토레지스트에 대한 선택성을 높이기 위해, 상기 알루미늄 합금막을 먼저 비교적 높은 처리 가스 압력과 높은 침착 특성 즉, 반응 생성물의 높은 침착 경향하에서 에칭한다(제 1 에칭 단계). 그후 제 1 에칭 단계에 비교하여 낮은 처리 가스 압력 및 더많은 총 가스 유량의 에칭 조건 하에서, 즉 더 짧은 가스 체류 시간의 에칭 조건 하에서 오버에칭을 수행한다(제 2 에칭 단계).
제 1 에칭 단계에서는 처리 가스 압력을 증가시킴으로써 포토레지스트와의 선택성을 향상시킴과 동시에 향상된 침착 에칭 조건의 사용으로 충분한 측벽 보호를 이룩함으로써 이방성 에칭을 할 수 있다. 또한 알루미늄 합금막의 에칭동안 형성되는 반응 생성물을, 이것이 오버에칭 동안 챔버 내에 붙어 침착되기 전에 제거함으로써 챔버 내부에 반응 생성물의 침착은 억제 될 수 있다. 이것은 알루미늄 합금막의 이방성 형상을 유지하게 하는 과잉 에찬트의 형성을 억제하기 위하여 처리 가스 압력을 낮추고, 동시에 챔버 내의 가스 체류 시간을 짧게 하기 위하여 총 가스 유량을 증가함으로써 이룩할 수 있다.
[실시예]
앞에서 설명 한 것 및 다른 목적과 장점 그리고 특성은 도면과 함께 다음 설명으로부터 더욱 명확해질 것이다.
본 발명의 제 1 실시예를 제1도를 참조하여 설명한다. 제1도는 제 1 실시예에서 사용되는 건식 에칭 장치를 설명하는 개략도 이다. 건식 에칭 장치(10)는 RIE형 이며, 여기에서 하부 전극(13) 및 평행한 상부 전극(14)은 진공 펌프(11)에 의하여 높은 진공으로 유지되는 에칭 챔버(12)내에서 각각 마주하고 있다. 고주파수 전원(16)은 매칭 박스(15)를 통하여 하부 전극(13)에 연결 된다. 또한 가스 도입 파이프(17)는 상부 전극(14)에 연결 되고, 애칭 가스 출구 포트(18)는 상부 전극(14)의 표면에 위치하며, 그리고 상부 전극(14) 전체는 전기적으로 지면에 접지된다. 에칭될 대상물인 반도체 웨이퍼(W)는 하부 전극(13)상에 위치되며, 균일화 링(19)이 웨이퍼 표면에서 에칭 속도와 에칭된 형상의 공간적 균일성을 향상시키기 위하여 상기 웨이퍼 주위에 위치된다. 또한 에칭 종점을 검지하기 위한 방사 모노크로메이터(20)는 에칭 챔버(12)의 바깥 벽 상에 위치한다. 본 실시예에서 사용되는 에칭 챔버는 22.0l의 부피를 갖는다.
상기 설명한 구성의 RIE 장치를 사용하여 금속 배선막을 에칭하기 위한 절차를 제2A도 내지 제2D도를 참조하여 설명한다. 이 도면들은 본 실시예의 금속 배선 형성 방법의 각 단계별 반도체 웨이퍼를 표시하는 단면도이다.
먼저 제2A도에서 보는 바와 같이, 실리콘 산화막(23)이 CVD공정에 의하여 반도체 기판(22) 상에 형성된다. 400 내지 500nm 두께의 알루미늄－실리콘－구리 합금막(24)(이하 Al－Si－Cu 합금막이라고 한다)이 스퍼터링법에 의해 실리콘 산화막(23) 상에 금속 배선막으로서 형성된다.
그리고 이 Al－Si－Cu 합금막(24) 상에 포토레지스트가 코팅되고 마스크 패턴(25)이 제2(b)도에서 보이는 바와 같이 공지의 광석판(Photolithographic) 기술을 사용하여 형성된다.
그리고 제2(c)도에 보이는 바와 같이, 제 1 에칭 단계로서 염소 가스를 주로 포함하는 에칭 가스 혼합체로서 Cl2／BCl3／N2／CHF3의 4상계 가스(quaternary system gas)를 사용하여 Al－Si－Cu 합금막(24)의 건식 에칭을 한다.
이 단계에서 상기 에칭 조건은, 처리 압력 25Pa(＝1.88×10－1Torr), 총 가스 유량:75sccm, 고주파 인가 전압:2.55W／cm2이다. 상기 조건 하에서 Al－Si－Cu 합금막(24)의 에칭 레이트(etchin rate)는 700nm／min이고 포토레지스트 선택도는 약 3.0이다. 제 1 에칭 단계에서의 에칭 시간은 방사 모노크로메이터(종점 검지기)를 사용하여 알루미늄의 방사 파장인 396nm에서 광전자 방출 강도를 검지 함으로써 결정된다.
또한 제2(d)도에서 보이듯이 제 1 에칭 단계의 완성 후에 미세하게 패턴된 영역과 하부 단차 영역 상의 에칭 잔여물을 제거하기 위하여 제 2 의 "오버에칭"단계가 실시된다(오버에칭 단계).
가스의 체류 시간과 챔버 내의 균일화 링(제1도에서 참조 번호 19)의 내벽 상에 침착된 반응 생성물의 두게 사이의 관계를 시험하기 위하여 제 2 에칭 단계에서 가스의 체류 시간을 여러 가지로 변화하면서 실험을 행하였다.
도표 1은 본 실험에서 사용된 에칭 조건과 각 조건 하에서 가스의 체류 시간을 나타낸다. 선행 조건(도표 1에서 조건 A)은 제 1 에칭 단계에서 고정되어 있고, 반면에 여러 변수들 중에서 공정 압력과 총 가스 유량이 변화하도록 6개의 다른 조건이 제 2 에칭 단계에서 설정되어 있으며, 반면에 고주파 전원과 에칭 시간은 각각 1.59W／cm2및 30sec로 고정되어 있다(조건 B － G). 제 2 단계 에칭을 상기 설명한 조합에 의하여 행하였다.
도표 1에서 배출량에 대한 수치는 상기 설명한 수식(2)을 사용하여 총가스 유량 값에 기초하여 계산되었다. 또한 가스의 체류 시간은 상술한 수식(1)에 기초하여 계산되었다.
본 실험에서 제2B도에서 보이는 레지스트 패턴을 사용하여 형성된 구조를 가지는 반도체 웨이퍼를 100매 연속하여 에칭 한 후, 상기 챔버를 대기압으로 개방하여 챔버 내의 균일화 링 상에 침착된 반응 생성물의 막 두께(T)를 측정했다.
제3도는 가스 체류 시간과 반응 생성물의 막 두께 사이의 관계를 보인다. 본 그래프에서 가로좌표는 제 1 에칭 단계에서의 가스 체류 시간(t1)과 제 2 에칭 단계에서의 가스 체류 시간(t2)의 비 t1／t2를 나타낸다. 또한 세로 좌표는 단지 제 1 에칭 단계를 위한 조건하에서 100장의 웨이퍼를 연속적으로 처리하였을 때 반응 생성물의 막 두께(To)를 일반화 한 (T／To)를 가리킨다.
제3도의 결과로부터, t1／t2 ＞ 5 (조건A＋조건F, 조건A＋조건E, 조건A_조건G)의 조건 하에서 T／To＜ 1 를 유지한다. 즉 제 1 에칭 단계에서 부착 침적된 반응 생성물이 제 2 에칭 단계에서 제거된다. 다른 한편 t1／t2 ＜ 5 (조건A＋조건B, 조건A＋조건C, 조건A_조건D)의 조건 하에서는 T／To＞ 1 를 유지한다. 이것은 반응 생성물의 침착량이 제 2 에칭 단계에서 증가한다는 것을 의미한다.
이것은 제 2 에칭 단계에서 가스의 체류 시간이 반응 챔버에서 반응 생성물의 행동에 크게 영향을 미치는 주요 인자의 하나라는 것을 가리킨다. 그것은, 챔버 내에서 부착되고 침착되는 반응 생성물의 절대량이 반응 생성물이 챔버 내에서 부착되고 침착되는 반응 생성물의 절대량이 반응 생성물이 챔버 내에 달라붙어 침착할 수 있기 전에, 제 1 에칭 단계(알루미늄 합금막의 에칭)동안 형성되는 반응 생성물이 제 2 에칭 단계에서 제거됨으로써 감소된다고 생각된다. 본 실시예의 설명에서는 상기 균일화 링이 반응 생성물이 침착되는 장소로 설명되었으나, 그러나 본 발명에서는 가령 상부 전극의 표면, 반응 챔버의 내벽 등 챔버의 다른 장소에 있어서도 또한 동일한 효과를 제공한다.
본 실시예의 에칭 조건 하에서 Al－Si－Cu 합금막을 에칭한 후의 작업품의 검사에서 에칭 잔유물 등의 존재는 관찰되지 않았고, 이 에칭 조건은 오버에칭에 대해 바람직하지 않은 효과를 발생시키지 않았다.
도표 2는 에칭 조건에 대한 세정 간격 주기와 처리량(throughput) 사이의 관계의 예를 나타낸다. t1／t2 ＜ 5 의 에칭 조건(조건A＋조건C) 하에서는, 세정 간격 주기는 처리량이 15장／시간에서 500장／사이클 보다 적을 것을 요구한다.
선행 기술의 건식 에칭 방법이 상기 조건에 적용될 때 세정 간격 주기는 2500장／사이클이고 처리량은 2／3 내지 10의 계수로 감소한다. 반면에 본 발명의 기술에 속하는 t1／t2 ＞ 5 를 만족하는 조건(조건A＋조건E) 하에서는 상기 세정 간격 주기는 15장／시간의 처리량에서 2500장／사이클 이상일 수 있다. 즉, 종래의 건식 세정의 경우에 얻어지는 것과 동등한 세정 간격 주기를 처리량의 손실 없이 얻을 수 있는 것이다.
또한 본 실시에에 따라서, 새로운 변환 인자, 즉 가스 체류 시간이라는 파라메터가 도입되었기 때문에 챔버의 가스 압력과 총 가스 유량과 같은 조건은 챔버에서 침착의 억제를 위한 에칭 조건을 선택할 때 높은 자유도로 설정할 수 있다.
본 발명에 따른 제 2 실시예는 제4A도 내지 제4D도를 참조하여 다음에 설명한다.
먼저, 금속 배선막의 에칭 실행 순서를 설명한다. 제4A도 내지 제4D도는 본 실시예의 금속 배선 형성 방법에서 각 단계별 반도체 웨이퍼를 보여주는 단면도이다.
먼저 제4A도에서 보이는 바와 같이, 산화 실리콘막(28)이 통상의 CVD 공정에 의하여 반도체 기판(27)상에 형성된다. 그리고 100 내지 200nm 두께의 질화 티타늄막(29)이 산화 실리콘막(28) 상에 스퍼터링법에 의하여 배리어 메탈층으로서 형성된다. 또한, 이 질화 티타늄막(29)상에 막두께 400∼500nm의 Al－Si－Cu 합금막(30)을 스퍼터링법에 의해 형성한다. 따라서 Al－Si－Cu 합금막(30)과 질화 니타늄막(29)으로 구성되는 적층막 구조의 금속 배선막이 형성된다.
그리고 포토레지스트가 Al－Si－Cu 합금막(30) 상에 코팅되고, 마스크 패턴(310이 제4(b)도에 보이는 바와 같이 공지의 광석판 기술을 사용하여 형성된다.
그리고 4C에 보이는 바와 같이, 제 1 에칭 단계로서 건식 에칭이 Cl2／BCl3／N2／CHF3의 4상계 가스를 사용하여 Al－Si－Cu 합금막(30)에 시행된다. 이 단계에서 에칭 조건은 앞의 실시예에서의 제 1 에칭 단계의 조건과 동일한 조건(도표 1에서 조건 1 －－ 처리 압력:25Pa(＝1.88×10－1Torr), 총 가스 유량:75sccm, 고주파 전원:2.55W／cm2)이다. 상기 제 1 에칭 단계의 에칭 시간은 챔버의 외부에 설치한 방사 모노크로메이터(종점 검지기)에 의하여 알루미늄의 방사 파장인 396nm의 광방사 세기를 검지함으로써 결정된다.
또한 제4(d)도에 보이는 바와 같이, 제 1 에칭의 완성 후에 질화 티타늄막(29)을 에칭하기 위하여 제 2 에칭 단계가 수행된다(배리어 메탈 에칭 단계).
본 제 2 에칭 단계의 에칭 조건은 공정 압력:5Pa(＝3.75×10－2Torr), 총 가스 유량:120sccm, 고주파 인가전압:1.59W／cm2(도표 1에서 조건E 와 동일), 에칭 시간:60sec 이다.
본 실시예에서 상기 각 에칭 단계에서의 가스 체류 시간은 다음과 같이 수식(1) 및 수식(2)을 사용하여 계산된다.
제 1 에칭 단계에서의 가스 체류 시간(t1)은,
t1 ＝ 1.88×10－1×22／(75×1.26×10－2)
＝ 4.38 (sec)
한편, 제 2 에칭 단계에서의 가스 체류 시간(t2)은,
t2 ＝ 3.75×10－1×22／(120×1.26×10－2)
＝ 5.46×10－1(sec)
계산의 결과로부터, t1과 t2 간의 t1／t2는 7.95이다. 이것은 다음 조건을 만족한다.
즉, t1／t2 ＞ 5, 및 제 1 에칭 단계에서 챔버의 내벽에 침착되는 반응 생성물이 제 2 에칭 단계에서 제거 될 수 있고, 또한 웨이퍼 표면의 단차 부분에서 에칭 잔유물도 발견되지 않았다.
본 실시예에서 Al－Si－Cu 합금막과 질화 티타늄막을 포함하는 적층 구조 금속막에 적용하는 것을 예로들었으나, 질화 티타늄막 대신, 티타늄막이나, 질화 티타늄막과 티타늄막으로 구성된 티타늄 적충막을 사용하여도 동일한 효과를 얻을 수 있다.
[발명의 효과]
본 발명이 특정의 양호한 실시예에 관련하여 설명되었으나, 본 발명에 포함되는 범위의 문제는 상기 실시예에 한정되지 않는 다는 것이 이해된다. 따라서 본 발명의 범위는 특허청구범위의 각 청구항의 정신과 범위에 포함될 수 있는 모든 치환, 변형 및 균등한 것을 포함 할 것을 의도한다.
예로서 상기 실시예에서의 설명에서는 에칭 장치로서 RIE 장치를 적용하는 경우를 들고 있으나, 본 발명에 적용할 수 있는 에칭 장치는 RIE 장치에만 한정되는 것이 아니며, 마이크로웨이브 에칭 장치 또는 기타 다른 종류의 장치가 사용될 수 있다. 또한 에칭되는 막에 있어서도, 본 발명은 알루미늄 합금막 이외에도, 염소계 가스의 사용에 의하여 챔버내에서 반응 생성물의 침착 무제가 그리 문제되지는 않으나, 가령, 텅스텐 또는 몰리브덴으로 만들어진 내화 금속막에도 적용될 수 있다.
앞에서 상세하게 설명된 바와 같이, 본 발명에 따른 건식 에칭 방법에서는 가스의 체류 시간이 제어를 위한 변환 인자로서 도입되었다. 제 1 및 제 2 에칭 단계에서 가스의 체류 시간이 적절하게 설정됨으로써 금속 배선막을 에칭하는 동안 형성되는 반응 생성물은 오버에칭 기간 동안 챔버 외부로 배기될 수 있다. 따라서 챔버에 존재하는 반응 생성물의 절대량은 챔버 표면에 반응 생성물의 침착을 방지함으로써 감소 될 수 있다. 그 결과로서, 세정 간격 주기의 감소에 기인하는 생산성의 향상과 입자의 감소에 기인하여 반도체 소자의 생산성 향상과 같은 좋은 효과가 얻어진다. 또한 본 발명의 실시로, 생산성의 손실 없이 반응 생성물의 침착을 막을 수 있기 때문에 높은 생산성으로 건식 에칭 공정을 실행 할 수 있다. 이것이 건식 에칭 공정 시간과는 별도로 특별한 건식 세정 주기를 요구하는 선행 기술의 방법보다 우수한 장점이다.
Claims (16)
- 반도체 기판 상에 금속 배선을 형성하는 방법으로서, 에칭 챔버에서 상기 반도체 기판 표면에 형성된 금속 배선막을 에칭하는 제 1 건식 에칭 단계와, 상기 에칭 챔버에서 상기 금속 배선막을 오버에칭하는 제 2 건식 에칭 단계를 포함하고, 상기 오버에칭하는 제 2 건식 에칭 단계는, 상기 에칭 챔버에서의 가스 체류 시간이 상기 제 1 건식 에칭 단계에서의 체류 시간보다 짧은 조건 하에서 실행되어, 상기 제 1 건식 에칭 단계의 반응 생성물(reaction product)이 상기 에칭 챔버로부터 제거되는, 반도체 기판 상에 금속 배선을 형성하는 방법.
- 적어도 반도체 기판 상에 형성된 제 1 금속 배선 재료와, 상기 제 1 금속 배선 재료 상에 형성된 제 2 금속 배선 재료를 갖는 금속 배선을 형성하는 방법으로서, 에칭 챔버에서 상기 제 2 금속 배선 자료막을 에칭하는 제 1 건식 에칭 단계와, 상기 에칭 챔버에서 상기 제 1 금속 배선 재료막을 에칭하는 제 2 건식 에칭 단계를 포함하고, 상기 제 2 건식 에칭 단계는, 상기 애칭 챔버에서의 가스 체류 시간이 상기 제 1 건식 에칭 단계에서의 체류 시간보다 짧은 조건 하에서 행해져, 상기 제 1 에칭 단계의 반응 생성물이 상기 에칭 챔버로부터 제거되는, 반도체 기판상에 금속 배선을 형성하는 방법.
- 반도체 기판 상에 금속 배선을 형성하는 방법으로서, 에칭 챔버에서 상기 반도체 기판 표면에 형성된 금속 배선막을 에칭하는 제 1 건식 에칭 단계와, 상기 에칭 챔버에서 상기 금속 배선막을 오버에칭하는 제 2 건식 에칭 단계를 포함하고, 상기 오버에칭하는 제 2 건식 에칭 단계는, 상기 에칭 챔버에서의 가스 체류 시간이 상기 제 1 건식 에칭 단계에서의 체류 시간보다 짧은 조건 하에서 실행되며, 상기 제 1 건식 에칭 단계에서의 가스 체류 시간 대 상기 제 2 건식 에칭 단계에서의 가스 체류 시간의 비가 5보다 큰, 반도체 기판상에 금속 배선을 형성하는 방법.
- 적어도 반도체 기판 상에 형성된 제 1 금속 배선 재료와, 상기 제 1 금속 배선 재료 상에 형성된 제 2 금속 배선 재료를 갖는 금속 배선을 형성하는 방법으로서, 에칭 챔버에서 상기 제 2 금속 배선 자료막을 에칭하는 제 1 건식 에칭 단계와, 상기 에칭 챔버에서 상기 제 1 금속 배선 재료막을 에칭하는 제 2 건식 에칭 단계를 포함하고, 상기 제 2 건식 에칭 단계는, 상기 애칭 챔버에서의 가스 체류 시간이 상기 제 1 건식 에칭 단계에서의 체류 시간보다 짧은 조건 하에서 행해지며, 상기 제 1 건식 에칭 단계에서의 가스 체류 시간 대 상기 제 2 건식 에칭 단계에서의 가스 체류 시간의 비가 5보다 큰, 반도체 기판상에 금속 배선을 형성하는 방법.
- 제1항 또는 제2항에 있어서, 상기 각 건식 에칭 단계에서의 챔버 압력과 총 가스 유량(flow rate)중 적어도 하나를 제어하여, 상기 제 2 건식 에칭 단계의 가스 체류 시간이 상기 제 1 건식 에칭 단계에서의 가스 체류 시간보다 짧아지도록 하는, 반도체 기판 상에 금속 배선을 형성하는 방법.
- 제3항 또는 제4항에 있어서, 상기 각 에칭 단계에서의 챔버 압력과 총 가스 유량중 적어도 하나를 제어하여, 상기 제 1 건식 에칭 단계의 가스 체류 시간 대 상기 제 2 건식 에칭 단계에서의 상기 가스 체류 시간의 비가 5보다 크도록 설정되는 반도체 기판 상에 금속 배선을 형성하는 방법.
- 제3항 또는 제4항에 있어서, 상기 제 2 건식 에칭 단계에서의 챔버 압력이 상기 제 1 건식 에칭 단계에서의 챔버 압력보다 낮고, 상기 제 2 건식 에칭 단계에서의 총 가스 유량이 상기 제 1 건식 에칭 단계에서의 총 가스 유량보다 높아, 상기 제 1 건식 에칭 단계에서의 상기 가스 체류 시간 대 제 2 건식 에칭 단계에서의 상기 가스 체류 시간이 5보다 큰, 반도체 기판상에 금속 배선을 형성하는 방법.
- 제1항에 있어서, 상기 금속 배선막은 알루미늄 합금막인, 반도체 기판상에 금속 배선을 형성하는 방법.
- 제2항에 있어서, 상기 제 2 금속 배선 재료는 알루미늄 합금이고, 상기 제 1 금속 배선 재료는, 티타늄, 질화 티타늄 또는 티타늄과 질화 티타늄의 적층 구조 중 어느 하나에서 선택되는, 반도체 기판상에 금속 배선을 형성하는 방법.
- 제1항 또는 제2항에 있어서, 상기 건식 에칭은 Cl2, BCl3, CH2F3및 N2로 구성된 그룹으로부터 선택된 가스 혼합체를 사용한 반응성 이온 에칭(reactive ion etching)인, 반도체 기판상에 금속 배선을 형성하는 방법.
- 제1항에 있어서, 상기 금속 배선막 상에 레지스트 마스크를 형성하는 단계를 더 포함하고, 상기 건식 에칭은 Cl2, BCl3, CH2F3및 N2로 구성된 그룹으로부터 선택된 가스 혼합체를 사용한 반응성 이온 에칭인, 반도체 기판상에 금속 배선을 형성하는 방법.
- 제1항에 있어서, 상기 제 2 금속 배선 재료 상에 레지스트 마스크를 형성하는 단계를 더 포함하고, 상기 건식 에칭은 Cl2, BCl3, CH2F3및 N2로 구성된 그룹으로부터 선택된 가스 혼합체를 사용한 반응성 이온 에칭인, 반도체 기판상에 금속 배선을 형성하는 방법.
- 반응 챔버로부터 에칭동안 형성된 반응 생성물을 제거하는 방법으로서, 제 1 가스 체류 시간동안의 제 1 건식 에칭 단계로서, 상기 반응 챔버의 내부 표면 상에 반응 생성물이 침착(depositing)하는 상기 제 1 건식 에칭 단계와, 제 2 의 가스 체류 시간동안의 제 2 건식 에칭 단계로서, 상기 챔버로부터 상기 반응 생성물을 제거하는 상기 제 2 건식 에칭 단계를 포함하고, 상기 제 1 가스 체류 시간은 상기 제 2 가스 체류 시간보다 5배 이상 긴, 반응 생성물 제거 방법.
- 제13항에 있어서, 상기 제 1 가스 체류 시간은 상기 제 2 가스 체류 시간의배 이상인, 반응 생성물 제거 방법.
- 제13항에 있어서, 상기 건식 에칭 단계는 Cl2, BCl3, CH2F3및 N2로 구성된 그룹에서 선택된 가스 혼합체를 사용한 반응성 이온 에칭을 사용하는, 반응 생성물 제거 방법.
- 제14항에 있어서, 상기 제 1 가스 체류 시간은 광전자 방출 강도(photo－emission intensity)를 모니터링하여 결정되는, 반응 생성물 제거 방법.[도표 1][도표 2]
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7208914A JP2924723B2 (ja) | 1995-08-16 | 1995-08-16 | ドライエッチング方法 |
| JP95-208914 | 1995-08-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100272122B1 true KR100272122B1 (ko) | 2000-12-01 |
Family
ID=16564215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960033657A KR100272122B1 (ko) | 1995-08-16 | 1996-08-14 | 건식 에칭에 의하여 반도체 기판상에 금속 배선을 형성하는 방법 및 에칭중 형성된 반응 생성물 제거 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5801101A (ko) |
| JP (1) | JP2924723B2 (ko) |
| KR (1) | KR100272122B1 (ko) |
| CN (1) | CN1078741C (ko) |
| GB (1) | GB2304457B (ko) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3269411B2 (ja) * | 1996-12-04 | 2002-03-25 | ヤマハ株式会社 | 半導体装置の製造方法 |
| US5983906A (en) * | 1997-01-24 | 1999-11-16 | Applied Materials, Inc. | Methods and apparatus for a cleaning process in a high temperature, corrosive, plasma environment |
| US6296780B1 (en) * | 1997-12-08 | 2001-10-02 | Applied Materials Inc. | System and method for etching organic anti-reflective coating from a substrate |
| KR100255663B1 (ko) * | 1997-12-11 | 2000-05-01 | 윤종용 | 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법 |
| US6531067B1 (en) * | 1998-12-28 | 2003-03-11 | Asahi Kasei Microsystems Co., Ltd. | Method for forming contact hole |
| US6374833B1 (en) * | 1999-05-05 | 2002-04-23 | Mosel Vitelic, Inc. | Method of in situ reactive gas plasma treatment |
| JP2001007084A (ja) * | 1999-06-21 | 2001-01-12 | Nec Corp | エッチング終点判定方法 |
| JP3793020B2 (ja) * | 2000-12-26 | 2006-07-05 | 松下電器産業株式会社 | ドライエッチング方法 |
| US6897155B2 (en) * | 2002-08-14 | 2005-05-24 | Applied Materials, Inc. | Method for etching high-aspect-ratio features |
| DE10237249B4 (de) * | 2002-08-14 | 2014-12-18 | Excelitas Technologies Singapore Pte Ltd | Verfahren zum selektiven Abtragen von Material aus der Oberfläche eines Substrats |
| US7368394B2 (en) * | 2006-02-27 | 2008-05-06 | Applied Materials, Inc. | Etch methods to form anisotropic features for high aspect ratio applications |
| US20070202700A1 (en) * | 2006-02-27 | 2007-08-30 | Applied Materials, Inc. | Etch methods to form anisotropic features for high aspect ratio applications |
| US20080203056A1 (en) * | 2007-02-26 | 2008-08-28 | Judy Wang | Methods for etching high aspect ratio features |
| US20100330805A1 (en) * | 2007-11-02 | 2010-12-30 | Kenny Linh Doan | Methods for forming high aspect ratio features on a substrate |
| CN102270602A (zh) * | 2010-06-04 | 2011-12-07 | 和舰科技(苏州)有限公司 | 一种铝导线的形成方法 |
| KR20150092581A (ko) * | 2014-02-05 | 2015-08-13 | 삼성전자주식회사 | 배선 구조물 및 그 형성 방법 |
| CN107154331B (zh) * | 2017-05-12 | 2019-04-02 | 中国科学院微电子研究所 | 钒的氧化物各向异性刻蚀的方法 |
| CN108919407A (zh) * | 2018-07-11 | 2018-11-30 | 京东方科技集团股份有限公司 | 金属线及金属线栅的制备方法以及线栅偏振片、电子装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59141230A (ja) * | 1983-02-02 | 1984-08-13 | Mitsubishi Electric Corp | パタ−ン形成方法 |
| WO1987000345A1 (en) * | 1985-06-28 | 1987-01-15 | American Telephone & Telegraph Company | Procedure for fabricating devices involving dry etching |
| JPH02304923A (ja) * | 1989-05-19 | 1990-12-18 | Fujitsu Ltd | ドライクリーニング方法 |
| JPH04125924A (ja) * | 1990-09-17 | 1992-04-27 | Mitsubishi Electric Corp | プラズマエッチング方法 |
| US5318667A (en) * | 1991-04-04 | 1994-06-07 | Hitachi, Ltd. | Method and apparatus for dry etching |
| US5368685A (en) * | 1992-03-24 | 1994-11-29 | Hitachi, Ltd. | Dry etching apparatus and method |
| JPH07147271A (ja) * | 1993-11-26 | 1995-06-06 | Nec Corp | 半導体装置の製造方法 |
| US5702564A (en) * | 1995-01-03 | 1997-12-30 | Advanced Micro Devices, Inc. | Method of etching conductive lines without undercutting |
-
1995
- 1995-08-16 JP JP7208914A patent/JP2924723B2/ja not_active Expired - Lifetime
-
1996
- 1996-08-07 US US08/689,248 patent/US5801101A/en not_active Expired - Fee Related
- 1996-08-14 KR KR1019960033657A patent/KR100272122B1/ko not_active IP Right Cessation
- 1996-08-16 GB GB9617253A patent/GB2304457B/en not_active Expired - Fee Related
- 1996-08-16 CN CN96109307A patent/CN1078741C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2924723B2 (ja) | 1999-07-26 |
| CN1147692A (zh) | 1997-04-16 |
| JPH0955370A (ja) | 1997-02-25 |
| GB9617253D0 (en) | 1996-09-25 |
| GB2304457A (en) | 1997-03-19 |
| GB2304457B (en) | 2000-07-19 |
| CN1078741C (zh) | 2002-01-30 |
| US5801101A (en) | 1998-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100272122B1 (ko) | 건식 에칭에 의하여 반도체 기판상에 금속 배선을 형성하는 방법 및 에칭중 형성된 반응 생성물 제거 방법 | |
| KR100230908B1 (ko) | 반도체 장치의 제조 방법 | |
| EP0880799B1 (en) | Methods for etching semiconductor wafers | |
| US5647953A (en) | Plasma cleaning method for removing residues in a plasma process chamber | |
| US6296780B1 (en) | System and method for etching organic anti-reflective coating from a substrate | |
| US5980768A (en) | Methods and apparatus for removing photoresist mask defects in a plasma reactor | |
| KR100443118B1 (ko) | 다중성분의 합금을 에칭하기 위한 플라즈마 처리방법 | |
| US5772906A (en) | Mechanism for uniform etching by minimizing effects of etch rate loading | |
| JPH0758079A (ja) | キセノンを用いたプラズマエッチング | |
| GB2308231A (en) | Plasma chamber cleaning of semiconductor processing apparatus | |
| EP1053566B1 (en) | Method and composition for dry photoresist stripping in semiconductor fabrication | |
| US5667630A (en) | Low charge-up reactive ion metal etch process | |
| US20050009356A1 (en) | Method of manufacturing semiconductor device and method of cleaning plasma etching apparatus used therefor | |
| US5952244A (en) | Methods for reducing etch rate loading while etching through a titanium nitride anti-reflective layer and an aluminum-based metallization layer | |
| KR100593826B1 (ko) | 드라이 에칭 방법 | |
| US7150796B2 (en) | Method of removing PECVD residues of fluorinated plasma using in-situ H2 plasma | |
| JP2650178B2 (ja) | ドライエッチング方法及び装置 | |
| JPH10178014A (ja) | 半導体装置の製造方法 | |
| US20040222188A1 (en) | Method of cleaning a deposition chamber and apparatus for depositing a metal on a substrate | |
| JPH0855838A (ja) | 微細加工装置のクリーニング方法 | |
| JPH11251292A (ja) | ハロゲン含有ガスによる処理方法及びその装置 | |
| JP3256082B2 (ja) | プラズマクリーニング方法 | |
| JPH04213822A (ja) | 配線形成方法 | |
| JPH08321485A (ja) | 半導体装置の製造方法 | |
| JPH06140370A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |