DE10237249B4 - Verfahren zum selektiven Abtragen von Material aus der Oberfläche eines Substrats - Google Patents

Verfahren zum selektiven Abtragen von Material aus der Oberfläche eines Substrats Download PDF

Info

Publication number
DE10237249B4
DE10237249B4 DE10237249.7A DE10237249A DE10237249B4 DE 10237249 B4 DE10237249 B4 DE 10237249B4 DE 10237249 A DE10237249 A DE 10237249A DE 10237249 B4 DE10237249 B4 DE 10237249B4
Authority
DE
Germany
Prior art keywords
etching
substrate
mask
coil
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10237249.7A
Other languages
English (en)
Other versions
DE10237249A1 (de
Inventor
Dr. Hausner Martin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Excelitas Technologies Singapore Pte Ltd
Original Assignee
Excelitas Technologies Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE10237249.7A priority Critical patent/DE10237249B4/de
Application filed by Excelitas Technologies Singapore Pte Ltd filed Critical Excelitas Technologies Singapore Pte Ltd
Priority to JP2004528502A priority patent/JP4459053B2/ja
Priority to CNB038192519A priority patent/CN100423209C/zh
Priority to KR1020057002124A priority patent/KR100805993B1/ko
Priority to AU2003258615A priority patent/AU2003258615A1/en
Priority to US10/524,525 priority patent/US8652343B2/en
Priority to EP03787802A priority patent/EP1532671A2/de
Priority to TW092122386A priority patent/TWI258165B/zh
Priority to PCT/EP2003/009052 priority patent/WO2004017361A2/de
Publication of DE10237249A1 publication Critical patent/DE10237249A1/de
Application granted granted Critical
Publication of DE10237249B4 publication Critical patent/DE10237249B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00626—Processes for achieving a desired geometry not provided for in groups B81C1/00563 - B81C1/00619
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/0142—Processes for controlling etch progression not provided for in B81C2201/0136 - B81C2201/014

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

Verfahren zum selektiven Abtragen von Material aus der Oberfläche eines Silizium aufweisenden Substrats zur Bildung einer Vertiefung, mit den Schritten – Aufbringen einer Maske auf der Oberfläche des Substrats nach Maßgabe des gewünschten selektiven Abtrags, – Trockenätzen des Substrats in einem Vakuumbehälter, und – induktives Einkoppeln von Energie in das Ätzmedium beim Trockenätzen mit einer Spule mit wenigen Windungen auf einem Träger, dadurch gekennzeichnet, daß die Spule und der Träger im Vakuumbehälter vorgesehen werden, eine Ätzrate größer 2 μm/min eingestellt wird, Aluminium zur Bildung der Maske verwendet wird, und der Abstand zwischen Substratoberfläche und Unterkante des Spulenträgers oder der Spule mindestens 8 cm oder mindestens die zweifache mittlere freie Weglänge der Ätzatome beträgt.

Description

  • Die Erfindung betrifft ein Abtragverfahren für ein Substrat, etwa einen Wafer.
  • Selektiver Materialabtrag aus einer Substratoberfläche kann dadurch erfolgen, daß diejenigen Oberflächenbereiche, aus denen nichts abgetragen werden soll, maskiert werden und die verbleibenden, freien Bereiche einem Ätzmittel ausgesetzt werden. Ausgehend von den nicht maskierten Bereichen kann dann in die Tiefe des Substrats Material abgetragen werden. Dabei können jedoch verschiedene Probleme auftreten:
    • – Das Ätzmittel ätzt nicht nur die freien Oberflächenbereiche, sondern auch das Maskierungsmaterial. Je nach Einwirkungsdauer kann es zur Verdünnung oder zum vollständigen Abtrag der Maskierung und darauf folgend zum Abtrag aus der eigentlich zu schützenden Substratoberfläche kommen.
    • – Es kann zu Unterätzungen kommen. D. h., daß von den Seitenwänden des schon hergestellten Gesenks seitlich unter die Maske geätzt wird, so daß die Ränder unter der Maskierungsschicht ausgefranst und nicht definiert erscheinen. Außerdem sind die Wände des entstehenden Gesenks nicht glatt.
    • – Ungleichförmige Ätzraten innerhalb eines einzigen Gesenks und/oder über mehrere Gesenke auf einem Substrat hinweg führen zu undefinierten Tiefen.
    • – Unerwünschte Redepositionen weggeätzten Materials. Es kann sich weggeätztes Substrat- und/oder Maskierungsmaterial in unerwünschter Weise bzw. an ungünstigen Stellen auf dem Substrat und/oder der Ätzvorrichtung ablagern und zu unbrauchbaren Ergebnissen oder zu nicht mehr arbeitenden Ätzvorrichtungen führen.
    • – Bei der Herstellung tiefer Gesenke (Tiefe T > 200 μm) kann die Ätzgeschwindigkeit zu niedrig sein, um wirtschaftlich brauchbare Ergebnisse zu liefern.
  • Ätzprozesse können isotrop (d. h. in alle Richtungen gleichwirkend) oder anisotrop (in bestimmte Raumrichtungen besser als in andere Raumrichtungen wirkend) sein. Naßätzen ist ein in der Regel isotroper Ätzvorgang, der jedoch vergleichsweise langsam ist und zum Ätzen tiefer Gesenke beispielsweise in einem Siliciumwafer nicht geeignet ist. Trockenätzen hat eine höhere Ätzrate (Abtrag pro Zeit). Hierbei wird ein Ätzplasma (beispielsweise SF6) erzeugt und zur Einwirkung auf die zu ätzenden Stellen gebracht. Unter ”Plasma” sind hierbei auch hochionisierte (nicht vollständig ionisierte) Aggregatszustände zu verstehen. Es wird auch als RIE (Reaktives Ionenätzen, ”Reactive Ion Etching”) bezeichnet. Soweit tiefe Gesenke herzustellen sind, wird dies als DRIE (”Deep Reactive Ion Etching”) bezeichnet, soweit Trockenätzen verwendet wird. Hier stellen sich die besonderen Anforderungen an die Homogenität des Ätzvorganges und die Widerstandsfähigkeit des Maskierungsmaterials. Eine weitere Erhöhung der Ätzgeschwindigkeit kann mit dem ICP-Ätzen erreicht werden. Hier wird hochionisiertes Plasma durch induktive Energieeinkopplung erzeugt (ICP = Inductivly Cuppled Plasma). Die Ätzraten sind hierbei so hoch, daß mit üblichen Maskierungsschichten aus Polymeren oder Oxiden nur geringe Gesenktiefen erreicht werden können, bevor neben dem Substrat auch die Maskierungsschicht weggeätzt ist.
  • Andererseits ist es bekannt, Maskierungsschichten mit oder ganz (> 98 Gew.-%) aus metallischen Materialien, insbesondere Aluminium, zu verwenden. Sie haben die Eigenschaft, daß sie auch bei dünnen Maskierungsschichten auch beim ICP-Ätzen so widerstandsfähig sind, daß tiefe Gesenke hergestellt werden können, ohne daß die Maskierungsschicht vorher abgetragen wäre. Gleichwohl aber wird auch Material aus der Maskierungsschicht weggeätzt. Es lagert sich unter anderem in der Ätzvorrichtung wieder ab und dort auch an bzw. in den die induktive Einkopplung tragenden Röhren. Diese werden dadurch metallisch leitend, so daß sich die induktive Einkopplung und damit die Ätzrate anfänglich verschlechtert und schließlich zusammenbricht. Eine teure und aufwendige Reinigung des Gerätes ist die Folge.
  • Das Unterätzen der Maskierungsschicht wird durch ein Verfahren vermieden, wie es aus US 5501893 A bekannt ist. Kurz gesagt werden hierbei abwechselnd (mit Periodizität weniger Sekunden) Ätzgas und ein Passivierungsgas der zu ätzenden Oberfläche zugeführt. Bei geeignetem Layout lagert sich das Passivierungsmittel im Passivierungsgas an den Seitenwänden des Gesenks ab, so daß das Ätzgas nur am Boden des Gesenks ätzt, so daß das Unterätzen vermieden und in etwa senkrechte Wände erzeugt werden.
  • Aus der DE 196 41 288 A1 ist ein Verfahren zum anisotropen Plasmaätzen verschiedener Substrate bekannt. Die zu ätzenden Substrate können Polymere, Metalle oder Mehrkomponentensysteme sein. Als Maskierschichten können dünne Metallmasken aus Aluminium, Chrom, Nickel etc. eingesetzt werden. Es werden nur Ionen geringerer Energie eingesetzt, so dass sich eine hoch Selektivität gegenüber den verwendeten Maskenmaterialien ergibt. Die Mehrkomponentensysteme können Gallium/Arsen oder Gallium/Aluminium/Arsen sein.
  • Aus der JP 05302182 A ist die Herstellung eines kammförmigen Stellglieds bekannt. Ein Siliziumsubstrat wird mit einer Aluminiummaske maskiert und dann trocken geätzt.
  • Aus der US 6074946 A ist eine integrierte Verarbeitung in einer Ätzeinheit unter Verwendung einer harten Maske bekannt. Hier werden die elektrischen Schichten mit Hilfe einer Aluminiummaske geätzt. Das Ätzen kann Trockenätzen sein.
  • Aus der DE 199 00 179 C1 ist eine ICP-Plasmaätzanlage bekannt, bei der ein Distanzstück den Abstand zwischen Plasmaquelle und dem Substrat vergrößert.
  • Der Aufsatz „Comparision of Cl2 and F-based dry etching...” von Tian u. a. in „J. Vac. Sci. Technol.” B 18(4), Juli/August 2000, Seiten 890 ff, wird das Problem der Maskenerosion bei Nickelmasken angesprochen, jedoch nicht das Problem der Redeposition losgelösten Materials. Der Abstand zwischen Substrattisch und ICP-Quelle ist als zwischen 6 cm und 25 cm einstellbar angegeben.
  • Der Aufsatz „Fast anisotropic etching of silicon in...” von Perry et. al. in „Appl. Phys. Lett.”, 55(2), 10. Juli 1989, Seiten 148 ff, beschreibt einen Reaktor mit zwei konzentrischen Zylindern. Ein oberer Zylinder ist als 25 cm lang beschreiben und über seine gesamte Länge von einem „source solenoid” umgeben. Ein unterer Zylinder, die Ätzkammer, ist als 30 cm lang beschrieben. Sie ist – mit einer Unterbrechung – auch über ihre gesamte Länge von einem „chamber solenoid” umgeben. Der Substrattisch ist im unteren Teil der Ätzkammer liegend gezeichnet.
  • Die US 6023038 A beschreibt eine Sputtervorrichtung zum Vorwärmen einer Spule, die zur Plasmaerzeugung in einer Bearbeitungskammer verwendet wird.
  • Die US 5895551 A beschreibt eine Plasmaätzvorrichtung. Sie weist Magnetfeldbildungseinrichtungen auf, um ein Magnetfeld zu bilden, um die Ätzionen zum Wafer zu führen.
  • US 6238528 A beschreibt eine Plasmakammer einer Sputter-Vorrichtung.
  • Relevanter Stand der Technik findet sich auch in den Druckschriften DE 19736370 C2 , DE 19927806 A1 , JP 05021395 A , DE 4420962 C2 , IBM TDB Vol. 34, No. 5, Oct. 1991, pp.368–70, JP 07130751 A und JP 63076437 A .
  • Aufgabe der Erfindung ist es, ein Ätzverfahren anzugeben, das die Bildung tiefer Gesenke mit hoher Ätzrate erlaubt.
  • Diese Aufgabe wird mit den Merkmalen des Anspruchs 1 gelöst. Abhängige Ansprüche sind auf bevorzugte Ausführungsformen der Erfindung gerichtet.
  • Nachfolgend werden bezugnehmend auf die Zeichnungen einzelne Ausführungsformen der Erfindung beschrieben, es zeigen:
  • 1 eine schematische Seitenansicht der Verhältnisse beim Ätzprozeß,
  • 2 einen teilweise geätzten Wafer im Schnitt,
  • 3 einen maskierten Wafer (Ausschnitt) in Draufsicht, und
  • 4 eine Darstellung von Verhältnissen beim Durchätzen durch einen Wafer.
  • 1 zeigt Verhältnisse während des Ätzvorganges. Mit 8 ist ein Vakuumbehälter bezeichnet, der während des Ätzvorganges evakuiert wird. Der Druck während des Ätzens beträgt vorzugsweise unter 5 Pa, weiter vorzugsweise unter 3 Pa. Eine Öffnung 8a ist vorgesehen, um einen Wafer 10 mit Maskierung 1 darauf einführen bzw. wieder entnehmen zu können. Der Wafer 10 mit Maskierung 1 kommt auf einem Tisch zu liegen, der hier schematisch als Platte 2a eines Kondensators dargestellt ist, dessen gegenüberliegende Platte 2b oben in der Kammer 8 angebracht ist. An den Kondensator wird während des Ätzens eine Gleichspannung 5 von vorzugsweise 20–100 V sowie eine Wechselspannung 6 (Frequenz beispielsweise 13,56 MHz) angelegt. 11 bezeichnet einen Gaseinlaß, der zwischen die Platten 2a, 2b des Kondensators einerseits Ätzgas und andererseits gegebenenfalls auch Passivierungsgas einleitet. Hierzu ist eine Flußsteuerung 12 vorgesehen, die aus entsprechenden Vorratssbehältern 13 und 14 jeweils abwechselnd das eine bzw. das andere Gas dem Auslaß 11 zuführt.
  • Die induktive Energieeinkopplung erfolgt mittels einer Spule 3 mit wenigen Windungen (Windungszahl n < 6 vorzugsweise < 4). Diese Spule ist auf einem beispielsweise röhrenförmigen Träger 4, der aus einem dielektrischen Material wie beispielsweise Aluminiumoxid, Aluminiumnitrid, Quarz, Hartglas, Quarzglas oder Mischungen mit einem oder mehreren dieser Materialien bestehen kann, aufgebracht und wird mit einer Wechselspannung einer Frequenz von beispielsweise ebenfalls 13.56 MHz oder allgemein im Bereich von 4 MHz bis 41 MHz und einer Leistung von 2–5 KW versorgt. Die Ätzrate ist größer 2 μm/min.
  • Der Träger 4 kann sich unmittelbar an bzw. unter der Platte 2b des Kondensators befinden. Es können mehrere Dauermagnete vorgesehen sein, die so in Reihe angeordnet sein können, daß sich Nord- und Südpole abwechseln. Es können mehrere (nicht gezeigte) Dauermagnete vorzugsweise regelmäßig verteilt am Umfang und weiter vorzugsweise außerhalb des Trägers 4 angebracht sein. Pole des durch die Dauermagnete erzeugten Magnetfeldes können in axialer Richtung des Trägers 4 beabstandet sein. Die Dauermagnete können länglich sein und sich in Axialrichtung des Trägers 4 bzw. in Richtung des Gasflusses erstrecken. Die Magnete können hierbei über den Umfang verteilt abwechselnd gegenparallel angeordnet sein (N-S, dann S-N, dann wieder N-S, ...). Die Dauermagnete haben die Aufgabe, die Induktionswirkung für die Ionen und Elektronen gleichförmiger zu machen und den Absolutwert der Elektronentemperatur am Wafer zu verringern.
  • Mit 9 sind weitere Komponenten innerhalb des Vakuumbehälters 8 angedeutet, beispielsweise Handling-Automaten u. ä.. Eine Steuerung bzw. Regelung 15 steuert bzw. regelt die einzelnen Komponenten. Nicht gezeigt ist eine Pumpe zum Evakuieren des Behälters während des Betriebes.
  • Die Maskierung 1 des Wafers 10 weist Aluminium auf, oder besteht vollständig (> 98 Gew.-%) daraus. Der Abstand A zwischen zu ätzender Oberfläche und Unterkante des Spulenträgers 4 oder der Spule 3 selbst beträgt mindestens 8 cm, vorzugsweise mindestens 10 cm, weiter vorzugsweise mindestens 12 cm oder mindestens die zweifache mittlere freie Weglänge der Ätzatome, vorzugsweise mindestens die dreifache mittlere freie Weglänge. Dadurch ist sichergestellt, daß die Redeposition des auch weggeätzten Aluminiums an der Innenwand des Spulenträgers 4 verhindert wird. Dadurch wird dieser nicht leitend und blockt somit auch nicht das eingekoppelte Magnetfeld.
  • Die Maskierung kann alternativ zu oder zusammen mit Aluminium auch Cr oder Ni oder Pt oder Au oder Fe als Hauptbestandteil (> 90 Gew.-%, vorzugsweise > 96 Gew.-%) aufweisen. Es können auch Aluminium- oder Nickellegierungen verwendet werden, z. B. AlCu, AlSi, AlTi, NiFe, NiCr, oder auch die Chromlegierung CrAu. Insbesondere folgende Legierungen sind als Maskierungsmaterial denkbar:
    AlNiFe, z. B. 11–13 Al, 21–23 Ni, Rest Fe, ”AlNi 090”,
    AlNiFe, z. B. 13–15 Al, 27–29 Ni, Rest Fe, ”AlNi 120”,
    AlNiCo, z. B. 9–11 Al, 19–21 Ni, 14–16 Co, > 1 CuTi, Rest vorzugsw. Fe, ”AlNiCo 160”,
    AlNiCo, z. B. 11–13 Al, 18–20 Ni, 14–16 Co, 3–5 Cu, Rest vorzugsw. Fe, ”AlNiCo 190”,
    AlCU, z. B. 0,5–2 Cu, Rest Al,
    AlSi, z. B. 0,5–2 Si, Rest Al,
    AlTi, z. B. max. 3, vorzugsw. max. 1,5 Ti, Rest Al,
    NiFe, z. B. 35–37 Ni, Rest Fe, ”Hyperm 36 M”,
    NiFe, z. B. 49–51 Ni, Rest Fe, ”Hyperm 52”, k
    NiCr, z. B. 78–82 Ni, Rest Cr,
    CrAu, z. B. 45–55 Cr, Rest Au.
    Die obigen dimensionslosen Zahlen sind Gewicht- oder Volumen-Prozentangaben. Besonders bevorzugt sind die jeweiligen Mittelwerte der angegebenen Bereiche.
  • 2 zeigt den Wafer 10 schematisch vergrößert im Schnitt. Auf dem Wafer 10 ist die Maskierung 1 angebracht. Die Maskierung 1 weist Metall oder eine Legierung oder ein Kompositmaterial mit Metall auf oder besteht vollständig daraus. Im erfindungsgemäßen Verfahren ist dies Aluminium bzw. eine Aluminiumlegierung. Die Legierung kann mindestens 90 Gew.-% Metall bzw. Aluminium aufweisen. Mit 25 sind schon ausgebildete Gesenke bezeichnet, die bis zu einer gewissen Tiefe in den Wafer hineingeätzt sind. Die momentane Tiefe ist dabei mit T bezeichnet. Die Dicke D des Wafers kann einige hundert μm betragen und beispielsweise zwischen 150 μm und 600 μm liegen. Die Höhe H der Maskenschicht 1 beträgt weniger als 1 μm, vorzugsweise weniger als 500 nm. Die Wände können in etwa senkrecht hergestellt werden. Der Winkel α einer Wand bzw. aller Wände zum Boden kann im Bereich zwischen 85° und 95° liegen. Wenn gewünscht, kann er aber auch kleiner als 90° sein. Dann weitet sich das Gesenk nach unten hin auf, und es verbleiben zwischen Gesenken nach unten dünner werdende Trennwände, was vorteilhaft sein kann, wenn beispielsweise durchzuätzen ist und von den Stegen zwischen den Gesenken 25 Membranen zur thermisch isolierten Halterung von Sensoren (insbesondere Infrarotdetektoren) zu haltern sind.
  • Beim ICP-Ätzen in die Tiefe des Wafers hinein kann abwechselnd Ätz- und Passivierungsgas zugeführt werden. Dies kann durch die Flußsteuerung 12 gegebenenfalls durch Maßgabe der übergeordneten Steuerung 15 erfolgen. Die Gase werden aus den Reservoirs 13 für Ätzgas und 14 für Passivierungsgas zugeführt. Die einzelnen Phasen können jeweils einige Sekunden dauern (insbesondere jeweils unter 10 s, vorzugsweise unter 6 s) und lösen einander unmittelbar ab. Die Evakuierung kann kontinuierlich erfolgen.
  • 3 zeigt schematisch die Draufsicht auf einen Ausschnitt eines Wafers. Gezeigt ist ein sich wiederholendes Muster von Vertiefungen, wobei die einzelnen Exemplare des Musters längs Zeilen 35 und Spalten 34 angeordnet sind. Die gestrichelten Linien dienen lediglich der Visualisierung und sind tatsächlich nicht vorhanden. Pro einzelnem Muster sind unterschiedliche Vertiefungen 31, 32 und 33 vorgesehen. Diese entsprechen Auslassungen in der Maske 36, die die übrige Waferfläche vorzugsweise vollständig und vorzugsweise auch über die (vertikale) Umfangsseite des Wafers 10 bedeckt. Auf diese Weise können auf einem Wafer in einem Herstellungsschritt gleichzeitig viele gleichartige Vertiefungsmuster hergestellt werden, die nach dem Ausbilden der Vertiefungen voneinander getrennt werden. Die zu ätzende Fläche kann mindestens 8%, vorzugsweise mindestens 20% der Substratoberfläche betragen, weiter vorzugsweise mehr als 35%. Das Substrat selbst kann ein scheibenförmiger Wafer sein, der beispielsweise im wesentlichen kreisförmig ist und einen Durchmesser von mindestens 10 cm, vorzugsweise mindestens 15 cm hat. Der Wafer selbst kann Silicium aufweisen oder ganz daraus bestehen. Vorzugsweise ist er kristallines Silicium.
  • 4 zeigt Verhältnisse beim Durchätzen eines Substrats bzw. Wafers 10. Gezeigt ist der Zustand, in dem der Wafer schon fast vollständig von oben bis unten durchgeätzt wurde. Auf der anderen Substratoberfläche (in 4 unten) wurde in dieser Ausführungsform schon vor dem Ätzvorgang im Bereich des Durchtritts des Loches eine Ätzstoppschicht 48 vorgesehen, auf der eine dünne Membran 49 aufgebracht ist, auf der später (oder auch gleich) eine thermisch isoliert zu haltende elektronische Komponente 47 ausgebildet werden kann. Das wie oben beschriebene Ätzen hat zu dem Ergebnis geführt, daß eher in der Mitte des Gesenks 25 schon bis zur Ätzstoppschicht 48 durchgeätzt wurde, die eine vergleichsweise glatte Oberfläche 43 aufweist, während eher in den Winkeln noch Bereiche 42 des Substratmaterials stehen geblieben sind, die eine vergleichsweise rauhe Oberfläche aufweisen. Gelegentlich kann durch Redeposition von Maskenpartikeln 1' die Bildung von Nadeln 44 auftreten.
  • Die Erkennung eines Zustands wie in 4 gezeigt kann durch einen Tiefensensor 45, 46 erfolgen. Es kann sich beispielsweise um eine Lichtquelle, insbesondere eine Laserlichtquelle 45 handeln, die vorzugsweise in die Mitte (Entfernung E vom Rand > 20%, vorzugsweise > 40% der Querabmessung Q (Durchmesser oder Kantenlänge) des Gesenks 25 strahlt. Ein Sensor 46 wertet das reflektierte Licht aus. Die optischen Pfade sind schematisch gestrichelt angedeutet. Solange Laserlicht von der vergleichsweise rauhen Oberfläche des noch wegzuätzenden Substrats (wie schematisch bei 42 gezeigt) reflektiert wird, ist die Reflektion vergleichsweise ungerichtet und somit das am Sensor 46 empfangene, reflektierte Licht schwach. Wenn dagegen in der Regel beginnend in der Mitte des Gesenks 25 die Ätzstoppschicht 48 freigelegt wird, wird von der dann glatteren Oberfläche 43 zunehmend gerichtet reflektiert, so daß die beim Sensor 46 empfangene Intensität steigt.
  • Somit kann beispielsweise die Intensität des empfangenen, reflektierten Lichts auf einen Schwellenwert abgefragt werden. Es ist auch möglich, die erste Ableitung (die Veränderung des empfangenen Signals) auf einen Schwellenwert abzufragen. Die erste Ableitung kann zeitdiskret gebildet werden. Allgemein kann die Tiefenmessung durch Auswertung reflektierten Lichts erfolgen.
  • Wenn die Ätzstoppschicht 48 schon teilweise freigelegt ist, kann auf einen anderen Ätzvorgang umgeschaltet werden, vorzugsweise wird ein isotroper Ätzvorgang verwendet, um zum Einen die Ätzstoppschicht 48 zu schonen und zum Anderen in den Eckbereichen 42 sowie Nadeln 44 wegätzen zu können. Dies kann nach wie vor mittels ICP erfolgen. Es kann jedoch der Gasdruck erhöht und/oder die angelegte Vorspannung verringert werden. Durch Erhöhung des Drucks sinkt die freie Weglänge, und die Bewegungsrichtung der Ionen ist weniger streng an den Feldlinien des angelegten Gleichspannungsfelds ausgerichtet, so daß der Ätzvorgang isotroper wird. Auch durch Verringerung der angelegten Gleichspannung ergibt sich ein ähnlicher Prozeß bzw. ein isotroperer Ätzvorgang.
  • Nach diesem zweiten Ätzvorgang kann zuletzt noch auf einen dritten Ätzvorgang umgeschaltet werden, bei dem vorzugsweise die angelegte Vorspannung Null ist. Ansonsten kann abermals trocken und/oder mit induktiv energiegekoppeltem Plasma geätzt werden. Dieser dritte Ätzvorgang ist vorzugsweise isotrop.
  • Nach Beendigung des Ätzvorgangs wird die Maske 1 entfernt. Dies kann durch nasses Ätzen erfolgen. Davor kann eine Entfernung von auf der Maske abgelagerten Passivierungsmittelresten (Polymerresten) erfolgen. Dies kann beispielsweise mittels Sauerstoffplasma erfolgen. Die Entfernung der Maske selbst kann mit TMAH (Tetramethylammoniumhydroxid, vorzugsweise in wässriger Lösung – TMAHW) erfolgen.
  • Das Material, aus dem heraus Material abzutragen ist, ist vorzugsweise ein kreisförmig-kristalliner Wafer mit mindestens 10, vorzugsweise mindestens 15 cm Durchmesser.
  • Das Maskenmaterial im erfindungsgemäßen Verfahren weist Aluminium als seine Hauptkomponente auf (Anteil > 90 Gew.-%, vorzugsweise > 95 Gew.-%). Daneben können weitere Elemente einlegiert sein, beispielsweise Kupfer (Anteil zwischen 0,5 und 2 Gew.-%, vorzugsweise unter 1 Gew.-%) und/oder Silicium (Anteil zwischen 0,5 und 2 Gew.-%) und/oder Titan (Anteil unter 3 Gew.-%, vorzugsweise unter 1,5 Gew.-%).
  • Die Erfindung kann allgemein bei der Tiefenstrukturierung von Substraten in der Mikromechanik eingesetzt werden, etwa zur Herstellung von Beschleunigungssensoren mit verschieblicher Masse oder von IR-Sensoren, die thermisch isoliert zu halten sind.

Claims (13)

  1. Verfahren zum selektiven Abtragen von Material aus der Oberfläche eines Silizium aufweisenden Substrats zur Bildung einer Vertiefung, mit den Schritten – Aufbringen einer Maske auf der Oberfläche des Substrats nach Maßgabe des gewünschten selektiven Abtrags, – Trockenätzen des Substrats in einem Vakuumbehälter, und – induktives Einkoppeln von Energie in das Ätzmedium beim Trockenätzen mit einer Spule mit wenigen Windungen auf einem Träger, dadurch gekennzeichnet, daß die Spule und der Träger im Vakuumbehälter vorgesehen werden, eine Ätzrate größer 2 μm/min eingestellt wird, Aluminium zur Bildung der Maske verwendet wird, und der Abstand zwischen Substratoberfläche und Unterkante des Spulenträgers oder der Spule mindestens 8 cm oder mindestens die zweifache mittlere freie Weglänge der Ätzatome beträgt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Abstand mindestens 10 cm beträgt.
  3. Verfahren nach einem oder mehreren der vorherigen Ansprüche, dadurch gekennzeichnet, daß abwechselnd Ätzschritte und Passivierungsschritte für die Seitenwände der Vertiefung stattfinden.
  4. Verfahren nach einem oder mehreren der vorherigen Ansprüche, dadurch gekennzeichnet, daß bis zu einer Tiefe von mindestens 80 μm, vorzugsweise mindestens 300 μm abgetragen wird.
  5. Verfahren nach einem oder mehreren der vorherigen Ansprüche, dadurch gekennzeichnet, daß der Materialabtrag bis zur anderen Seite des Substrats erfolgt.
  6. Verfahren nach einem oder mehreren der vorherigen Ansprüche, dadurch gekennzeichnet, daß eine Maske einer Dicke von unter 1,5 μm, vorzugsweise unter 0,6 μm gebildet wird.
  7. Verfahren nach einem oder mehreren der vorherigen Ansprüche, dadurch gekennzeichnet, daß das Substrat bis zum Rand maskiert wird.
  8. Verfahren nach einem oder mehreren der vorherigen Ansprüche, dadurch gekennzeichnet, daß beim Aufbringen der Maske Aluminium aufgedampft oder aufgesputtert wird.
  9. Verfahren nach einem oder mehreren der vorherigen Ansprüche, dadurch gekennzeichnet, daß die Ätzposition (T) in Tiefenrichtung wiederholt bestimmt wird, wobei bei Erreichung einer bestimmten Position das Ätzen beendet oder auf einen zweiten Ätzprozeß umgeschaltet wird, der qualitativ anders oder mit anderen Betriebsparametern als der vorherige Ätzprozeß abläuft.
  10. Verfahren nach einem oder mehreren der vorherigen Ansprüche, dadurch gekennzeichnet, daß eine Tiefenbestimmung mittels Laserlicht erfolgt, dessen Eigenschaften nach der Reflektion vom Boden ausgewertet wird, insbesondere bezugnehmend auf die erste Ableitung eines erfaßten Signals.
  11. Verfahren nach einem oder mehreren der vorherigen Ansprüche, dadurch gekennzeichnet, daß vor dem Entfernen der Maske vorzugsweise durch nasses Ätzen ein Veraschungsschritt für Polymerreste auf der Maske vorgesehen ist.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Veraschung mittels Sauerstoffplasma erfolgt.
  13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß nach der Veraschung eine Behandlung mit Tetramethylammoniumhydroxid erfolgt.
DE10237249.7A 2002-08-14 2002-08-14 Verfahren zum selektiven Abtragen von Material aus der Oberfläche eines Substrats Expired - Fee Related DE10237249B4 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE10237249.7A DE10237249B4 (de) 2002-08-14 2002-08-14 Verfahren zum selektiven Abtragen von Material aus der Oberfläche eines Substrats
CNB038192519A CN100423209C (zh) 2002-08-14 2003-08-14 从衬底表面选择性去除材料的方法和蚀刻体系
KR1020057002124A KR100805993B1 (ko) 2002-08-14 2003-08-14 기판 표면에서 물질을 선택적으로 제거하는 방법, 웨이퍼용 마스킹 물질, 및 이로 부터 제조된 웨이퍼
AU2003258615A AU2003258615A1 (en) 2002-08-14 2003-08-14 Method for selectively removing material from the surface of a substrate, masking material for a wafer and wafer provided with a masking material
JP2004528502A JP4459053B2 (ja) 2002-08-14 2003-08-14 基板表面から材料を選択的に除去する方法
US10/524,525 US8652343B2 (en) 2002-08-14 2003-08-14 Method for selectively removing material from the surface of a substrate, masking material for a wafer, and wafer with masking material
EP03787802A EP1532671A2 (de) 2002-08-14 2003-08-14 Verfahren zum selektiven abtragen von material aus der oberfläche eines substrats, maskierungsmaterial für einen wafer und wafer mit einem maskierungsmaterial
TW092122386A TWI258165B (en) 2002-08-14 2003-08-14 Method for selectively removing material from the surface of a substrate, masking material for a wafer, and wafer with masking material
PCT/EP2003/009052 WO2004017361A2 (de) 2002-08-14 2003-08-14 Verfahren zum selektiven abtragen von material aus der oberfläche eines substrats, maskierungsmaterial für einen wafer und wafer mit einem maskierungsmaterial

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10237249.7A DE10237249B4 (de) 2002-08-14 2002-08-14 Verfahren zum selektiven Abtragen von Material aus der Oberfläche eines Substrats

Publications (2)

Publication Number Publication Date
DE10237249A1 DE10237249A1 (de) 2004-03-04
DE10237249B4 true DE10237249B4 (de) 2014-12-18

Family

ID=31197012

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10237249.7A Expired - Fee Related DE10237249B4 (de) 2002-08-14 2002-08-14 Verfahren zum selektiven Abtragen von Material aus der Oberfläche eines Substrats

Country Status (9)

Country Link
US (1) US8652343B2 (de)
EP (1) EP1532671A2 (de)
JP (1) JP4459053B2 (de)
KR (1) KR100805993B1 (de)
CN (1) CN100423209C (de)
AU (1) AU2003258615A1 (de)
DE (1) DE10237249B4 (de)
TW (1) TWI258165B (de)
WO (1) WO2004017361A2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103550A (ja) * 2005-10-03 2007-04-19 Fuji Electric Fa Components & Systems Co Ltd プラズマエッチング加工方法
JP2010003915A (ja) * 2008-06-20 2010-01-07 Mitsubishi Electric Corp エッチング装置及び半導体装置の製造方法
US8772133B2 (en) * 2012-06-11 2014-07-08 Infineon Technologies Ag Utilization of a metallization scheme as an etching mask
JP2014045138A (ja) * 2012-08-28 2014-03-13 Toshiba Corp トレンチ形成方法及び半導体装置の製造方法
US9001463B2 (en) 2012-08-31 2015-04-07 International Business Machines Corporaton Magnetic recording head having protected reader sensors and near zero recessed write poles
US9349395B2 (en) 2012-08-31 2016-05-24 International Business Machines Corporation System and method for differential etching

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376437A (ja) * 1986-09-19 1988-04-06 Nec Corp ドライエツチング方法
JPH0521395A (ja) * 1991-07-10 1993-01-29 Fujitsu Ltd エツチング終点の検出方法
JPH05302182A (ja) * 1992-02-25 1993-11-16 Fuji Electric Co Ltd 櫛歯式アクチュエータの製造方法
JPH07130751A (ja) * 1993-06-22 1995-05-19 Casio Comput Co Ltd アルミ系金属膜のパターニング方法
DE19641288A1 (de) * 1996-10-07 1998-04-09 Bosch Gmbh Robert Verfahren zum anisotropen Plasmaätzen verschiedener Substrate
DE4420962C2 (de) * 1994-06-16 1998-09-17 Bosch Gmbh Robert Verfahren zur Bearbeitung von Silizium
US5895551A (en) * 1996-04-25 1999-04-20 Hyundai Electronics Industries Co., Ltd. Plasma etching apparatus
US6023038A (en) * 1997-09-16 2000-02-08 Applied Materials, Inc. Resistive heating of powered coil to reduce transient heating/start up effects multiple loadlock system
DE19900179C1 (de) * 1999-01-07 2000-02-24 Bosch Gmbh Robert Plasmaätzanlage
US6074946A (en) * 1996-12-24 2000-06-13 Mitel Corporation Integrated processing for an etch module using a hard mask technique
DE19927806A1 (de) * 1999-06-18 2001-01-04 Bosch Gmbh Robert Vorrichtung und Verfahren zum Hochratenätzen eines Substrates mit einer Plasmaätzanlage und Vorrichtung und Verfahren zum Zünden eines Plasmas und Hochregeln oder Pulsen der Plasmaleistung
US6238528B1 (en) * 1998-10-13 2001-05-29 Applied Materials, Inc. Plasma density modulator for improved plasma density uniformity and thickness uniformity in an ionized metal plasma source
DE19736370C2 (de) * 1997-08-21 2001-12-06 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silizium

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091047A (en) * 1986-09-11 1992-02-25 National Semiconductor Corp. Plasma etching using a bilayer mask
US5382315A (en) * 1991-02-11 1995-01-17 Microelectronics And Computer Technology Corporation Method of forming etch mask using particle beam deposition
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JPH07115209A (ja) 1993-10-18 1995-05-02 Omron Corp 半導体圧力センサ及びその製造方法並びに触覚センサ
US5599743A (en) * 1994-04-07 1997-02-04 Matsushita Electronics Corporation Method of manufacturing a semiconductor device
JPH08148468A (ja) 1994-11-18 1996-06-07 Matsushita Electric Ind Co Ltd エッチング方法
US6270617B1 (en) * 1995-02-15 2001-08-07 Applied Materials, Inc. RF plasma reactor with hybrid conductor and multi-radius dome ceiling
JP2924723B2 (ja) * 1995-08-16 1999-07-26 日本電気株式会社 ドライエッチング方法
TW279240B (en) * 1995-08-30 1996-06-21 Applied Materials Inc Parallel-plate icp source/rf bias electrode head
JP3755776B2 (ja) * 1996-07-11 2006-03-15 東京応化工業株式会社 リソグラフィー用リンス液組成物及びそれを用いた基板の処理方法
JPH10261713A (ja) * 1997-03-19 1998-09-29 Sony Corp 半導体装置の製造方法
US6071372A (en) * 1997-06-05 2000-06-06 Applied Materials, Inc. RF plasma etch reactor with internal inductive coil antenna and electrically conductive chamber walls
US6010603A (en) * 1997-07-09 2000-01-04 Applied Materials, Inc. Patterned copper etch for micron and submicron features, using enhanced physical bombardment
US6273022B1 (en) * 1998-03-14 2001-08-14 Applied Materials, Inc. Distributed inductively-coupled plasma source
JP3066007B2 (ja) 1998-06-24 2000-07-17 株式会社日立製作所 プラズマ処理装置およびプラズマ処理方法
US6492190B2 (en) * 1998-10-05 2002-12-10 Sony Corporation Method of producing electrooptical device and method of producing driving substrate for driving electrooptical device
JP2000124564A (ja) 1998-10-12 2000-04-28 Matsushita Commun Ind Co Ltd 回路基板及びその作製方法
US6333263B1 (en) * 1999-04-02 2001-12-25 Advanced Micro Devices, Inc. Method of reducing stress corrosion induced voiding of patterned metal layers
DE19933842A1 (de) * 1999-07-20 2001-02-01 Bosch Gmbh Robert Vorrichtung und Verfahren zum Ätzen eines Substrates mittels eines induktiv gekoppelten Plasmas
JP4567828B2 (ja) 1999-09-14 2010-10-20 東京エレクトロン株式会社 終点検出方法
US6458615B1 (en) 1999-09-30 2002-10-01 Carnegie Mellon University Method of fabricating micromachined structures and devices formed therefrom
US6491835B1 (en) * 1999-12-20 2002-12-10 Applied Materials, Inc. Metal mask etching of silicon
JP5047423B2 (ja) * 2000-03-31 2012-10-10 ラム リサーチ コーポレーション 誘導結合型プラズマエッチング装置
US20030087488A1 (en) * 2001-11-07 2003-05-08 Tokyo Electron Limited Inductively coupled plasma source for improved process uniformity
US6821901B2 (en) * 2002-02-28 2004-11-23 Seung-Jin Song Method of through-etching substrate

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376437A (ja) * 1986-09-19 1988-04-06 Nec Corp ドライエツチング方法
JPH0521395A (ja) * 1991-07-10 1993-01-29 Fujitsu Ltd エツチング終点の検出方法
JPH05302182A (ja) * 1992-02-25 1993-11-16 Fuji Electric Co Ltd 櫛歯式アクチュエータの製造方法
JPH07130751A (ja) * 1993-06-22 1995-05-19 Casio Comput Co Ltd アルミ系金属膜のパターニング方法
DE4420962C2 (de) * 1994-06-16 1998-09-17 Bosch Gmbh Robert Verfahren zur Bearbeitung von Silizium
US5895551A (en) * 1996-04-25 1999-04-20 Hyundai Electronics Industries Co., Ltd. Plasma etching apparatus
DE19641288A1 (de) * 1996-10-07 1998-04-09 Bosch Gmbh Robert Verfahren zum anisotropen Plasmaätzen verschiedener Substrate
US6074946A (en) * 1996-12-24 2000-06-13 Mitel Corporation Integrated processing for an etch module using a hard mask technique
DE19736370C2 (de) * 1997-08-21 2001-12-06 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silizium
US6023038A (en) * 1997-09-16 2000-02-08 Applied Materials, Inc. Resistive heating of powered coil to reduce transient heating/start up effects multiple loadlock system
US6238528B1 (en) * 1998-10-13 2001-05-29 Applied Materials, Inc. Plasma density modulator for improved plasma density uniformity and thickness uniformity in an ionized metal plasma source
DE19900179C1 (de) * 1999-01-07 2000-02-24 Bosch Gmbh Robert Plasmaätzanlage
DE19927806A1 (de) * 1999-06-18 2001-01-04 Bosch Gmbh Robert Vorrichtung und Verfahren zum Hochratenätzen eines Substrates mit einer Plasmaätzanlage und Vorrichtung und Verfahren zum Zünden eines Plasmas und Hochregeln oder Pulsen der Plasmaleistung

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JP 05302182 A in Verbindung mit der elektr. Übersetzung
PERRY, A.J., et.al.: "Fast anisotropic etching of silicon in an inductively coupled plasma reactor". Appl. Phys. Lett., 55 (2), 10. Juli 1989, S. 148-150, ISSN: 0003-6951 *
TIAN, W.-C.,et.al.: Comparsion of Cl2 and F-based dry etching for high aspect ratio si microstructures etched with inductively coupled plasma source. In: J. Vac. Sci. Technol. B18 (4), Jul/Aug. 2000, pp. 1890-6
TIAN, W.-C.,et.al.: Comparsion of Cland F-based dry etching for high aspect ratio si microstructures etched with inductively coupled plasma source. In: J. Vac. Sci. Technol. B18 (4), Jul/Aug. 2000, pp. 1890-6 *
Trench Capacitor and Dry Etching Technique... In: IBM TDB, Vol. 34, No. 5, Oct. 1991, pp. 368-70 *

Also Published As

Publication number Publication date
JP4459053B2 (ja) 2010-04-28
CN100423209C (zh) 2008-10-01
KR100805993B1 (ko) 2008-02-26
US8652343B2 (en) 2014-02-18
AU2003258615A8 (en) 2004-03-03
EP1532671A2 (de) 2005-05-25
AU2003258615A1 (en) 2004-03-03
US20060027532A1 (en) 2006-02-09
CN1675749A (zh) 2005-09-28
JP2005536051A (ja) 2005-11-24
TW200414276A (en) 2004-08-01
WO2004017361A2 (de) 2004-02-26
TWI258165B (en) 2006-07-11
KR20050033071A (ko) 2005-04-08
WO2004017361A3 (de) 2004-07-15
DE10237249A1 (de) 2004-03-04

Similar Documents

Publication Publication Date Title
DE10050076C2 (de) Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement
DE19859905C2 (de) Diamantschneidwerkzeug
EP2506294B1 (de) Verfahren zum elektronenstrahlinduzierten Ätzen
EP0349556B1 (de) Verfahren und vorrichtung zur bearbeitung von festkörperoberflächen durch teilchenbeschuss
DE69909248T2 (de) Verfahren zur verminderung der erosion einer maske während eines plasmaätzens
EP1620351B1 (de) Strahlungssensor, wafer, sensormodul und verfahren zur herstellung eines strahlungssensors
DE4201661A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE3140890C2 (de) Photolithographisches Verfahren zum Herstellen einer integrierten Schaltungsvorrichtung
DE10237249B4 (de) Verfahren zum selektiven Abtragen von Material aus der Oberfläche eines Substrats
EP1029104B1 (de) GASSTRAHL-PVD-VERFAHREN ZUR HERSTELLUNG EINER SCHICHT MIT MoSi2
DE102013109590A1 (de) Verfahren zum Bearbeiten eines Wafers und Verfahren zum Zertrennen eines Wafers
EP0728298B1 (de) Verfahren zum erzeugen wenigstens einer ausnehmung in einer oberfläche eines substrats als formbett für eine membran durch trockenätzen
DE69817452T2 (de) Verfahren zur Herstellung einer micromechanischen Messsonde, insbesondere eines Rasterkraftmikroskops
DE4135033C1 (de)
DE69838292T2 (de) Verfahren zur verbesserung des mikroloading effekts beim substratätzen
DE10326734A1 (de) Diamantfräswerkzeug und dessen Verwendung
DE19743349C2 (de) Verfahren zum Trennen von Halbleiterchips und Verwendung dieses Verfahrens
DE102015120881A1 (de) Verfahren zur Herstellung einer räumlichen Struktur in einem Halbleitersubstrat sowie Sensorstruktur
DE102023116486A1 (de) Magnetsensor, verfahren zur herstellung eines magnetsensors und sensitivelementanordnung
DE10204222B4 (de) Verfahren zur Seitenwandpassivierung beim Plasmaätzen
DE19932880A1 (de) Verfahren zur Herstellung von Nanometerstrukturen auf Halbleiteroberflächen
DE19929776A1 (de) Verfahren zur Herstellung eines Geräts
DE10053780A1 (de) Verfahren zur Strukturierung einer Siliziumoxid-Schicht
DE102011000818A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102013211178A1 (de) Verfahren und Vorrichtung zur Herstellung von Nanospitzen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R081 Change of applicant/patentee

Owner name: EXCELITAS TECHNOLOGIES SINGAPORE PTE LTD, SG

Free format text: FORMER OWNER: PERKINELMER OPTOELECTRONICS GMBH, 65199 WIESBADEN, DE

Effective date: 20110506

R018 Grant decision by examination section/examining division
R006 Appeal filed
R008 Case pending at federal patent court
R082 Change of representative

Representative=s name: BEETZ & PARTNER PATENT- UND RECHTSANWAELTE, DE

R081 Change of applicant/patentee

Owner name: EXCELITAS TECHNOLOGIES SINGAPORE PTE LTD, SG

Free format text: FORMER OWNER: EXCELITAS TECHNOLOGIES GMBH & CO. KG, 65199 WIESBADEN, DE

Effective date: 20130426

R082 Change of representative

Representative=s name: BEETZ & PARTNER MBB, DE

Effective date: 20130426

Representative=s name: BEETZ & PARTNER MBB PATENTANWAELTE, DE

Effective date: 20130426

Representative=s name: BEETZ & PARTNER MBB PATENT- UND RECHTSANWAELTE, DE

Effective date: 20130426

Representative=s name: BEETZ & PARTNER PATENT- UND RECHTSANWAELTE, DE

Effective date: 20130426

R010 Appeal proceedings settled by withdrawal of appeal(s) or in some other way
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee