JP2010003915A - エッチング装置及び半導体装置の製造方法 - Google Patents

Abstract

【課題】プロセス条件やマスク条件を変えることなく、容易にエッチング形状を制御することができるエッチング装置及び半導体装置の製造方法を得る。
【解決手段】真空チャンバ１０内に、被処理物２０を載置するステージ２２が設けられている。真空チャンバ１０内のステージ２２の上方に、ＩＣＰ電極２４（第１の電極）が設けられている。ＩＣＰ電極２４と真空チャンバ１０の天井１２の間に、平面状電極２６（第２の電極）が設けられている。真空チャンバ１０内に処理ガスを導入するガス供給手段１６が設けられている。高周波電源３２が、ＩＣＰ電極２４に接続され、かつ可変コンデンサ３６（可変容量素子）を介して平面状電極２６にも接続されている。高周波電源３２がＩＣＰ電極２４及び平面状電極２６に高周波電力を供給することで、真空チャンバ１０内に処理ガスの誘導結合プラズマが発生する。
【選択図】図１

Description

本発明は、誘導結合プラズマ（ICP: Inductively Coupled Plasma）を発生させるエッチング装置と、そのエッチング装置を用いた半導体装置の製造方法に関するものである。

半導体装置の製造工程において、パターニングされたレジストをマスクとして、エピタキシャル層などの薄膜のドライエッチングが行われる。このようなドライエッチングにおいて、誘導結合プラズマを発生させるエッチング装置が用いられる（例えば、特許文献１参照）。
特開平８−３１６２１０号公報

半導体装置の電気特性はエッチング形状に大きく左右される。しかし、イオンエネルギーやラジカル量などのプロセス条件、マスク材料や形状などのマスク条件を変えることなくエッチング形状を制御することは非常に困難であった。

本発明は、上述のような課題を解決するためになされたもので、その目的は、プロセス条件やマスク条件を変えることなく、容易にエッチング形状を制御することができるエッチング装置及び半導体装置の製造方法を得るものである。

第１の発明は、真空チャンバと、前記真空チャンバ内に設けられ、被処理物を載置するステージと、前記真空チャンバ内の前記ステージの上方に設けられた第１の電極と、前記第１の電極と前記真空チャンバの天井の間に設けられた第２の電極と、前記真空チャンバ内に処理ガスを導入するガス供給手段と、前記第２の電極に接続された可変容量素子と、前記第１の電極に接続され、かつ前記可変容量素子を介して前記第２の電極に接続された高周波電源とを備え、前記高周波電源が前記第１の電極及び前記第２の電極に高周波電力を供給することで、前記真空チャンバ内に前記処理ガスの誘導結合プラズマが発生することを特徴とするエッチング装置である。

第２の発明は、真空チャンバと、前記真空チャンバ内に設けられ、被処理物を載置するステージと、前記真空チャンバ内の前記ステージの上方に設けられた第１の電極と、前記第１の電極と前記真空チャンバの天井の間に設けられた第２の電極と、前記真空チャンバ内に処理ガスを導入するガス供給手段と、前記第１の電極に接続された第１の高周波電源と、前記第２の電極に接続された第２の高周波電源とを備え、前記第１の高周波電源が前記第１の電極に高周波電力を供給し、前記第２の高周波電源が前記第２の電極に高周波電力を供給することで、前記真空チャンバ内に前記処理ガスの誘導結合プラズマが発生することを特徴とするエッチング装置である。

第３の発明は、基板上に薄膜を形成する工程と、前記薄膜上にレジストを形成し、前記レジストをパターニングする工程と、第１の発明のエッチング装置を用いて、前記レジストをマスクとして前記薄膜をドライエッチングする工程とを備え、前記可変容量素子の静電容量を変えることで、前記薄膜のエッチング形状を制御することを特徴とする半導体装置の製造方法である。

第４の発明は、基板上に薄膜を形成する工程と、前記薄膜上にレジストを形成し、前記レジストをパターニングする工程と、第２の発明のエッチング装置を用いて、前記レジストをマスクとして前記薄膜をドライエッチングする工程とを備え、前記第２の高周波電源が前記第２の電極に供給する高周波電力を変えることで、前記薄膜のエッチング形状を制御することを特徴とする半導体装置の製造方法である。

本発明により、プロセス条件やマスク条件を変えることなく、容易にエッチング形状を制御することができる。

実施の形態１．
図１は、本発明の実施の形態１に係るエッチング装置を示す図である。真空チャンバ１０の天井１２は、透明な石英ガラスにより構成されている。真空チャンバ１０の天井１２の上方にレーザ光干渉型終点検出装置１４が設けられている。真空チャンバ１０内に処理ガスを導入するガス供給手段１６と、真空チャンバ１０の排気を行うガス排気手段１８が設けられている。

真空チャンバ１０内に、被処理物２０を載置するステージ２２が設けられている。真空チャンバ１０内のステージ２２の上方に、ＩＣＰ電極２４（第１の電極）が設けられている。ＩＣＰ電極２４と真空チャンバ１０の天井１２の間に、複数のアンテナが放射状に広がった平面状電極２６（第２の電極）が設けられている。

高周波電源２８が、マッチングボックス３０を介してステージ２２に接続されている。高周波電源３２が、マッチングボックス３４を介してＩＣＰ電極２４に接続されている。この高周波電源３２は、マッチングボックス３４及び可変コンデンサ３６（可変容量素子）を介して平面状電極２６にも接続されている。可変コンデンサ３６の静電容量は、例えば１０ｐＦ〜１Ｆの範囲で変えることができる。

上記のエッチング装置の動作について説明する。高周波電源２８がステージ２２に高周波電力を供給し、高周波電源３２がＩＣＰ電極２４及び平面状電極２６に高周波電力を供給することで、真空チャンバ１０内に処理ガスの誘導結合プラズマが発生する。そして、ＩＣＰ電極２４で発生させたプラズマにより、被処理物２０をドライエッチングする。このエッチング中に、レーザ光干渉型終点検出装置１４はレーザ干渉法によりエッチングの終点を検出する。

エッチングにより生成された反応生成物が真空チャンバ１０の内壁に付着する。特に、真空チャンバ１０の天井１２に付着した反応生成物は、光吸収の原因となるため、レーザ光干渉型終点検出装置１４による検出の妨げとなる。そこで、平面状電極２６で発生させたプラズマにより、天井１２に付着した反応生成物をスパッタする。このスパッタされた反応生成物は、被処理物２０のエッチング側壁に再付着し、被処理物２０のエッチング形状（サイドエッチング量）に寄与する。

可変コンデンサ３６の静電容量を変えることで、平面状電極２６へ供給される電力が変わり、真空チャンバ１０の天井１２に付着した反応生成物のスパッタ量も変わる。従って、可変コンデンサ３６の静電容量を変えることで、被処理物２０のエッチング形状を制御することができる。

次に、本発明の実施の形態１に係る半導体装置の製造方法について説明する。
まず、図２に示すように、ＭＯＣＶＤ結晶成長装置又はＭＢＥ結晶成長装置を用いて、ＧａＡｓ基板３８（基板）上に、ｎ−ＡｌＧａＩｎＰクラッド層４０、多重量子井戸活性層４２、ＡｌＧａＩｎＰ検出層４４及びｐ−ＡｌＧａＩｎＰクラッド層４６（薄膜）を順次積層する。

次に、図３に示すように、ｐ−ＡｌＧａＩｎＰクラッド層４６上にレジスト４８を形成し、レジスト４８をフォトリソグラフィ等によりパターニングする。

次に、図１のエッチング装置を用いて、図４に示すように、レジスト４８をマスクとしてｐ−ＡｌＧａＩｎＰクラッド層４６をドライエッチングして、リッジ５０を形成する。ここで、レーザ光干渉型終点検出装置１４がＡｌＧａＩｎＰ検出層４４を検出すると、エッチングを停止する。その後、レジスト４８を除去し、表面電極や裏面電極を形成することで、半導体装置が製造される。

本実施の形態では、ドライエッチングにおいて、可変コンデンサ３６の静電容量を変えることで、リッジ５０のエッチング形状、即ちリッジ５０の側壁のテーパー角度を制御する。具体的には、可変コンデンサ３６の静電容量を大きくすると、図５に示すようにリッジ５０は順テーパー形状となる。一方、可変コンデンサ３６の静電容量を小さくすると、図６に示すようにリッジ５０は逆テーパー形状となる。また、エッチングの途中で静電容量を小さくすると、図７に示すようにリッジ５０は垂直形状から逆テーパー形状に変化する。

図８は、エッチングしたリッジの幅の測定結果を示す図である。図９は、リッジのボトムの幅からトップの幅を引いた値を示す図である。ウェハ中央とウェハ外周の素子について、それぞれリッジのトップとボトムについて幅を測定した。また、可変コンデンサの容量を５０ｐＦ、１００ｐＦ、４００ｐＦ、５００ｐＦ、６００ｐＦに設定した場合、可変コンデンサが無い場合について測定した。また、平面状電極のアンテナの本数が多くて高密度の場合と、アンテナの本数が少なくて低密度の場合について測定した。この結果、可変コンデンサの静電容量を変えることで、リッジのエッチング形状を制御できることが確認された。

以上説明したように、本実施の形態により、プロセス条件やマスク条件を変えることなく、容易にエッチング形状を制御することができる。また、半導体装置の電気特性はリッジの側壁のテーパー角度に依存するため、エッチング形状を制御することで所望の電気特性を得ることができる。

実施の形態２．
図１０は、本発明の実施の形態２に係るエッチング装置を示す図である。可変容量素子として、実施の形態１の可変コンデンサ３６の代わりに、並列に接続された複数の固定コンデンサ５２ａ，５２ｂ，５２ｃと、各固定コンデンサ５２ａ，５２ｂ，５３ｃにそれぞれ直列に接続された複数のスイッチ５４ａ，５４ｂ，５４ｃとが設けられている。その他の構成は、実施の形態１と同様である。スイッチ５４ａ，５４ｂ，５４ｃを切替えることで可変容量素子の静電容量を変えることができ、実施の形態１と同様の効果を得ることができる。

実施の形態３．
図１１は、本発明の実施の形態３に係るエッチング装置を示す図である。高周波電源３２（第１の高周波電源）が、マッチングボックス３４を介してＩＣＰ電極２４に接続されている。また、高周波電源５６（第２の高周波電源）が、マッチングボックス５８を介して平面状電極２６に接続されている。高周波電源２８がステージ２２に高周波電力を供給し、高周波電源３２がＩＣＰ電極２４に高周波電力を供給し、高周波電源５６が平面状電極２６に高周波電力を供給することで、真空チャンバ１０内に処理ガスの誘導結合プラズマが発生する。その他の構成は実施の形態１と同様である。高周波電源５６が平面状電極２６に供給する高周波電力を変えることで、被処理物２０のエッチング形状を制御することができる。従って、実施の形態１と同様の効果を得ることができる。

また、本発明の実施の形態３に係る半導体装置の製造方法では、高周波電源５６が平面状電極２６に供給する高周波電力を変えることで、被処理物２０のエッチング形状を制御する。その他の構成は実施の形態１と同様であり、実施の形態１と同様の効果を得ることができる。

なお、実施の形態として、ＧａＡｓ系化合物半導体装置を製造する場合について説明した。しかし、これに限らず、ＧａＮ系化合物半導体装置やＩｎＰ系化合物半導体装置を製造する場合や、絶縁膜を加工する場合にも、同様に本発明を適用することができる。

本発明の実施の形態１に係るエッチング装置を示す図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 リッジのエッチング形状の一例を示す断面図である。 リッジのエッチング形状の一例を示す断面図である。 リッジのエッチング形状の一例を示す断面図である。 エッチングしたリッジの幅の測定結果を示す図である。 リッジのボトムの幅からトップの幅を引いた値を示す図である。 本発明の実施の形態２に係るエッチング装置を示す図である。 本発明の実施の形態３に係るエッチング装置を示す図である。

符号の説明

１０ 真空チャンバ
１２ 天井
１６ ガス供給手段
２０ 被処理物
２２ ステージ
２４ ＩＣＰ電極（第１の電極）
２６ 平面状電極（第２の電極）
３２ 高周波電源（第１の高周波電源）
３６ 可変コンデンサ（可変容量素子）
３８ ＧａＡｓ基板（基板）
４６ ｐ−ＡｌＧａＩｎＰクラッド層（薄膜）
４８ レジスト
５２ａ，５２ｂ，５２ｃ 固定コンデンサ（可変容量素子）
５４ａ，５４ｂ，５４ｃ スイッチ（可変容量素子）
５６ 高周波電源（第２の高周波電源）

Claims (4)

1. 真空チャンバと、
   前記真空チャンバ内に設けられ、被処理物を載置するステージと、
   前記真空チャンバ内の前記ステージの上方に設けられた第１の電極と、
   前記第１の電極と前記真空チャンバの天井の間に設けられた第２の電極と、
   前記真空チャンバ内に処理ガスを導入するガス供給手段と、
   前記第２の電極に接続された可変容量素子と、
   前記第１の電極に接続され、かつ前記可変容量素子を介して前記第２の電極に接続された高周波電源とを備え、
   前記高周波電源が前記第１の電極及び前記第２の電極に高周波電力を供給することで、前記真空チャンバ内に前記処理ガスの誘導結合プラズマが発生することを特徴とするエッチング装置。
2. 真空チャンバと、
   前記真空チャンバ内に設けられ、被処理物を載置するステージと、
   前記真空チャンバ内の前記ステージの上方に設けられた第１の電極と、
   前記第１の電極と前記真空チャンバの天井の間に設けられた第２の電極と、
   前記真空チャンバ内に処理ガスを導入するガス供給手段と、
   前記第１の電極に接続された第１の高周波電源と、
   前記第２の電極に接続された第２の高周波電源とを備え、
   前記第１の高周波電源が前記第１の電極に高周波電力を供給し、前記第２の高周波電源が前記第２の電極に高周波電力を供給することで、前記真空チャンバ内に前記処理ガスの誘導結合プラズマが発生することを特徴とするエッチング装置。
3. 基板上に薄膜を形成する工程と、
   前記薄膜上にレジストを形成し、前記レジストをパターニングする工程と、
   請求項１に記載のエッチング装置を用いて、前記レジストをマスクとして前記薄膜をドライエッチングする工程とを備え、
   前記可変容量素子の静電容量を変えることで、前記薄膜のエッチング形状を制御することを特徴とする半導体装置の製造方法。
4. 基板上に薄膜を形成する工程と、
   前記薄膜上にレジストを形成し、前記レジストをパターニングする工程と、
   請求項２に記載のエッチング装置を用いて、前記レジストをマスクとして前記薄膜をドライエッチングする工程とを備え、
   前記第２の高周波電源が前記第２の電極に供給する高周波電力を変えることで、前記薄膜のエッチング形状を制御することを特徴とする半導体装置の製造方法。

Images