KR102164679B1 - 선-에칭 일시적인 컨디셔닝을 갖는 에칭 프로세스 - Google Patents

선-에칭 일시적인 컨디셔닝을 갖는 에칭 프로세스 Download PDF

Info

Publication number
KR102164679B1
KR102164679B1 KR1020130156757A KR20130156757A KR102164679B1 KR 102164679 B1 KR102164679 B1 KR 102164679B1 KR 1020130156757 A KR1020130156757 A KR 1020130156757A KR 20130156757 A KR20130156757 A KR 20130156757A KR 102164679 B1 KR102164679 B1 KR 102164679B1
Authority
KR
South Korea
Prior art keywords
etching
conditioning
temporary
period
etch
Prior art date
Application number
KR1020130156757A
Other languages
English (en)
Other versions
KR20140078566A (ko
Inventor
이원철
치안 푸
존 에스. 드루웨리
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20140078566A publication Critical patent/KR20140078566A/ko
Application granted granted Critical
Publication of KR102164679B1 publication Critical patent/KR102164679B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Ceramic Engineering (AREA)

Abstract

에칭층에서 상이한 애스펙트비를 갖는 피쳐들을 에칭하는 방법이 제공된다. 복수의 싸이클이 제공되고, 싸이클 각각은, 에칭층의 일시적인 컨디셔닝을 제공하는, 에칭층의 선-에칭 일시적인 컨디셔닝을 하는 단계로서, 일시적인 컨디셔닝은 기간을 갖는, 선-에칭 일시적인 컨디셔닝을 하는 단계, 및 기간 동안 에칭층을 에칭하는 단계로서, 일시적인 컨디셔닝의 기간과 관련한 에칭하는 단계의 기간은 에칭 애스펙트비 의존성을 제어하도록 제어되는, 에칭층을 에칭하는 단계를 포함한다.

Description

선-에칭 일시적인 컨디셔닝을 갖는 에칭 프로세스{ETCH PROCESS WITH PRE-ETCH TRANSIENT CONDITIONING}
본 발명은 반도체 디바이스의 형성에 관한 것이다. 보다 상세하게는, 본 발명은 상이한 애스펙트비의 피쳐들의 에칭이 요구되는 반도체 디바이스의 형성에 관한 것이다.
반도체 웨이퍼 프로세싱 동안, 크게 상이한 폭의 피쳐들이 에칭 웨이퍼에서 종종 에칭된다. 이러한 피쳐들이 에칭되는 경우, 상이한 폭은 애스펙트비 의존 에칭을 야기하며, 이는 상이한 애스펙트비의 피쳐들이 상이한 레이트로 에칭되도록 한다. 이러한 애스펙트비 의존 에칭은 유익하지 않은 결과를 야기할 수도 있다.
전술한 것을 달성하기 위해 및 본 발명의 목적에 따르면, 에칭층에서 상이한 애스펙트비를 갖는 피쳐들을 에칭하는 방법이 제공된다. 복수의 싸이클이 제공되고, 싸이클 각각은, 에칭층의 일시적인 컨디셔닝을 제공하는, 에칭층의 선-에칭 일시적인 컨디셔닝을 하는 단계로서, 일시적인 컨디셔닝은 기간을 갖는, 선-에칭 일시적인 컨디셔닝을 하는 단계, 및 기간 동안 에칭층을 에칭하는 단계로서, 일시적인 컨디셔닝의 기간과 관련한 에칭하는 단계의 기간은 에칭 애스펙트비 의존성을 제어하도록 제어되는, 에칭층을 에칭하는 단계를 포함한다.
본 발명의 다른 구현에서, 에칭층에서 상이한 애스펙트비를 갖는 에칭 피쳐들을 에칭하는 방법에 의해 형성된 반도체 디바이스가 제공된다. 복수의 싸이클이 제공되고, 싸이클 각각은, 에칭층의 일시적인 컨디셔닝을 제공하는, 에칭층의 선-에칭 일시적인 컨디셔닝을 하는 단계로서, 일시적인 컨디셔닝은 기간을 갖는, 선-에칭 일시적인 컨디셔닝을 하는 단계, 및 기간 동안 에칭층을 에칭하는 단계로서, 일시적인 컨디셔닝의 기간과 관련한 에칭하는 단계의 기간은 에칭 애스펙트비 의존성을 제어하도록 제어되는, 에칭층을 에칭하는 단계를 포함한다.
본 발명의 다른 구현에서, 장치가 제공된다. 플라즈마 프로세싱 챔버가 제공되며, 플라즈마 프로세싱 챔버는 플라즈마 프로세싱 챔버 인클로져(enclosure)를 형성하는 챔버 벽, 플라즈마 프로세싱 챔버 인클로져 내에 웨이퍼를 지지하기 위한 기판 지지체, 플라즈마 프로세싱 챔버 인클로져에서 압력을 조절하기 위한 압력 조절기, 플라즈마를 지속시키기 위해 플라즈마 프로세싱 챔버 인클로져에 전력을 제공하기 위한 적어도 하나의 전극, 플라즈마 프로세싱 챔버 인클로져에 가스를 제공하기 위한 가스 유입부, 및 플라즈마 프로세싱 챔버 인클로져로부터 가스를 배출하기 위한 가스 유출부를 포함한다. 적어도 하나의 RF 전력 소스는 적어도 하나의 전극에 전기적으로 연결된다. 가스 소스는 가스 유입부와 유체 연통한다. 제어기는 가스 소스와 적어도 하나의 RF 전력 소스에 제어가능하게 연결되며, 적어도 하나의 프로세서, 및 컴퓨터 판독가능 매체를 포함한다. 컴퓨터 판독 가능 매체는 복수의 싸이클을 제공하기 위한 컴퓨터 판독가능 코드를 포함하고, 싸이클 각각은, 에칭층의 일시적인 컨디셔닝을 제공하는, 에칭층의 선-에칭 일시적인 컨디셔닝을 하기 위한 컴퓨터 판독 가능한 코드로서, 일시적인 컨디셔닝은 기간을 갖는, 선-에칭 일시적인 컨디셔닝을 하기 위한 컴퓨터 판독 가능한 코드, 및 기간 동안 에칭층을 에칭하기 위한 컴퓨터 판독 가능한 코드로서, 일시적인 컨디셔닝의 기간과 관련한 에칭하는 단계의 기간은 에칭 애스펙트비 의존성을 제어하도록 제어되는, 에칭하기 위한 컴퓨터 판독 가능한 코드를 포함한다.
본 발명의 이들 및 다른 특성들은 본 발명의 상세한 설명에서 그리고 첨부한 도면들과 함께 아래에 더 상세히 설명될 것이다.
본 발명은, 첨부한 도면들의 도들에서 제한이 아닌 예로서 도시되며, 도면에서, 유사한 참조 부호들은 유사한 엘리먼트들을 지칭한다.
도 1은 본 발명의 실시예에서 사용될 수도 있는 프로세스의 고레벨 플로우차트이다.
도 2A-C는 본 발명의 실시예에 따라 프로세싱된 스택(stack)의 개략적인 단면도들이다.
도 3은 본 발명을 실시하는데 사용될 수도 있는 플라즈마 프로세싱 챔버의 개략도이다.
도 4는 본 발명의 실시예들에서 사용된 제어기를 구현하기 위해 적합한 컴퓨터 시스템을 도시한다.
도 5는 선-에칭 일시적인 컨디셔닝에 의해 제공된 컨디셔닝의 그래프이다.
도 6은 선행 기술에 따라 프로세싱된 스택의 개략적인 단면도이다.
본 발명은 첨부한 도면들에 도시된 바와 같은 본 발명의 몇몇 선호되는 실시형태들을 참조하여 이제 설명될 것이다. 다음의 설명에서, 다수의 특정한 세부사항들은 본 발명의 완전한 이해를 제공하기 위해 기재된다. 그러나, 본 발명이 이들 특정한 세부사항들 중 몇몇 또는 전부 없이도 실시될 수도 있다는 것은 당업자에게 명백할 것이다. 다른 예시들에서, 잘 알려진 프로세스 단계들 및/또는 구조들은 본 발명을 불필요하게 불명료하게 하지 않기 위해 상세히 설명되지 않았다.
이해를 용이하게 하기 위해, 도 1은, 상이한 애스펙트비를 갖는 피쳐들을 에칭하는 본 발명의 실시예에서 사용될 수도 있는 프로세스의 고레벨 플로우차트이다. 기판은 에칭층과 함께 제공된다 (단계 104). 그 후, 에칭을 위한 싸이클을 갖는 프로세스가 복수의 단계들 동안 제공되며, 싸이클 각각은 쓰루 제작(a break through) 단계와 측벽 패시베이션 형성 단계 (단계 108), 선-에칭 일시적인 컨디셔닝 (단계 116), 및 에칭층을 에칭하기 위한 에칭 단계 (단계 120) 을 포함한다. 싸이클들은 복수의 싸이클들이 완료되고 프로세스가 중단될 때까지 반복 (단계 124) 된다.
실시예
본 발명의 구현의 일 실시예에서, 기판이 더 넓고 좁은 피쳐들을 갖는 마스크 하에서 에칭층과 함께 제공된다 (단계 104). 도 2a는 더 좁은 피쳐 (216) 과 더 넓은 피쳐 (220) 을 갖는 패터닝된 마스크 (212) 아래에 배치된 에칭층 (208) 하에 배치된 기판 (204) 을 포함하는 스택 (200) 의 단면도이다. 일 실시예에서, 에칭층 (208) 은 실리콘이며, 폴리실리콘, 증착된 결정질 실리콘, 또는 기판 (204) 을 또한 형성하는 실리콘 웨이퍼의 상부층일 수도 있다. 패터닝된 마스크는 일 실시예에서 실리콘 옥사이드로부터 형성된다. 다양한 실시예들에서 하나 이상의 층은 다양한 층들 사이에 위치될 수도 있다. 예를 들어, 에치 스탑층과 같은 하나 이상의 층이 에칭층 (208) 과 기판 (204) 사이에 존재할 수도 있다.
기판 (204) 은 다음 단계들을 수행하도록 플라즈마 프로세싱 시스템에 위치된다. 도 3은 본 발명의 일 실시예에 따른 실리콘 웨이퍼를 에칭하는 프로세스를 수행하는데 사용될 수도 있는 플라즈마 프로세싱 시스템 (300) 의 일 실시예를 도시한다. 플라즈마 프로세싱 시스템 (300) 은 플라즈마 프로세싱 챔버 (304) 를 갖는 플라즈마 반응기 (302) 를 포함한다. 매치 네트워크 (308) 에 의해 튜닝된 플라즈마 전력 공급기 (306) 는 유도성으로 커플링된 전력을 제공함으로써 플라즈마 프로세싱 챔버 (304) 에서 플라즈마 (314) 를 생성하도록 전력 윈도우 (312) 근방에 위치되는 TCP 코일 (310) 에 전력을 공급한다. TCP 코일 (상부 전력 소스) (310) 은 플라즈마 프로세싱 챔버 (304) 내에서 균일한 확산 프로파일을 생산하도록 구성될 수도 있다. 예를 들어, TCP 코일 (310) 은 플라즈마 (314) 에서 환상형 전력 분배를 생성하도록 구성도리 수도 있다. 전력 윈도우 (312) 는, 에너지가 TCP코일 (310) 로부터 플라즈마 프로세싱 챔버 (304) 로 통과하도록 하는 동안, 플라즈마 프로세싱 챔버 (304) 로부터 TCP 코일 (310) 을 분리하도록 제공된다. 매치 네트워크 (318) 에 의해 튜닝된 웨이퍼 바이어스 전압 전력 공급기 (316) 는 전극 (320) 에 의해 지지된 기판 (204) 상의 바이어스 전압을 설정하도록 전극 (320) 에 전력을 제공한다. 제어기 (324) 는 플라즈마 전력 공급기 (306) 와 웨이퍼 바이어스 전압 공급기 (316) 에 대한 포인트를 설정한다.
플라즈마 전력 공급기 (306) 와 웨이퍼 바이어스 전압 전력 공급기 (316) 은 예를 들어, 13.56 MHz, 27 MHz, 2 MHz, 400kHz 또는 이들의 조합과 같은 특정한 라디오 주파수에서 동작하도록 구성될 수도 있다. 플라즈마 전력 공급기 (306) 와 웨이퍼 바이어스 전력 공급기 (316) 는 원하는 프로세스 퍼포먼스를 달성하기 위해 일 범위의 전력을 공급하도록 적합하게 사이징될 수도 있다. 예를 들어, 본 발명의 일 실시예에서, 플라즈마 전력 공급기 (306) 는 50 내지 5000 Watts의 범위에서 전력을 공급할 수도 있으며, 웨이퍼 바이어스 전압 전력 공급기 (316) 는 20 내지 2000 V 범위에서 바이어스 전압을 제공할 수도 있다. 또한, TCP 코일 (310) 및/또는 전극 (320) 은, 단일의 전력 공급기에 의해 전원공급될 수도 있는 또는 다중의 전력 공급기들에 의해 전원공급될 수도 있는 2 이상의 서브-코일 또는 서브-전극으로 구성될 수도 있다.
도 3에 도시된 바와 같이, 플라즈마 프로세싱 시스템 (300) 은 가스 소스/가스 공급 메커니즘 (330) 을 더 포함한다. 가스 소스는 쓰루 제작 가스 소스 (332), 패시베이션 가스 소스 (334), 선-에칭 일시적인 컨디셔닝 가스 소스 (336) 및 에칭 가스 소스 (338) 를 포함한다. 쓰루 제작 가스는 패시베이션 가스, 선-에칭 일시적인 컨디셔닝 가스 또는 에칭 가스와 일부 동일한 컴포넌트들을 가질 수도 있다. 이러한 경우, 별개의 가스 소스를 갖는 대신, 가스 소스는, 이하에서 설명되는 것과 같이, 쓰루 제작 가스, 패시베이션 가스, 선-에칭 일시적인 컨디셔닝 가스 및 에칭 가스의 다양한 컴포넌트들을 제공한다. 가스 소스들 (332, 334, 336, 및 338) 은 샤워 헤드 (340) 와 같은 가스 유입부를 통해 플라즈마 프로세싱 챔버 (304) 와 유체 연통한다. 가스 유입부는 플라즈마 프로세싱 챔버 (304) 에 임의의 유리한 위치에 위치될 수도 있으며, 주입 가스에 대한 임의의 형상을 가질 수도 있다. 그러나, 바람직하게는 가스 유입부는 "튜닝가능한" 가스 주입 프로파일을 생산하도록 구성될 수도 있으며, 이는 플라즈마 프로세스 챔버 (304) 에서 다중의 존들에 가스의 유동 각각의 독립된 조정을 허용한다. 프로세스 가스들 및 부산물들은, 플라즈마 프로세싱 챔버 (304) 내에서 특정 압력을 또한 유지하도록 하는 압력 제어 밸브 (342) 및 펌프 (344) 를 통해 챔버 (304) 로부터 제거된다. 가스 소스/가스 공급 메커니즘 (330) 은 제어기 (324) 에 의해 제어된다. Lam Research Corp 사의 Kiyo가 본 발명의 일 실시예를 실시하는데 사용될 수도 있다.
도 4는, 본 발명의 실시예들에서 사용되는 제어기 (324) 를 구현하기에 적합한 컴퓨터 시스템 (400) 을 도시하는 고레벨 블록도이다. 컴퓨터 시스템은, 집적 회로, 인쇄 회로 보드, 및 작은 핸드헬드 디바이스로부터 거대한 슈퍼 컴퓨터까지의 범위에 있는 많은 물리적 형태들을 가질 수도 있다. 컴퓨터 시스템 (400) 은 하나 이상의 프로세서들 (402) 을 포함하며, (그래픽들, 텍스트, 및 다른 데이터를 디스플레이하기 위한) 전자 표시 디바이스 (404), 메인 메모리 (406) (예를 들어, 랜덤 액세스 메모리 (RAM)), 저장 디바이스 (408) (예를 들어, 하드 디스크 드라이브), 착탈형 저장 디바이스 (410) (예를 들어, 광학 디스크 드라이브), 사용자 인터페이스 디바이스들 (412) (예를 들어, 키보드들, 터치 스크린들, 키패드들, 마우스들 또는 다른 포인팅 디바이스들 등), 및 통신 인터페이스 (414) (예를 들어, 무선 네트워크 인터페이스) 를 더 포함할 수 있다. 통신 인터페이스 (414) 는 소프트웨어 및 데이터가 링크를 통해 컴퓨터 시스템 (400) 과 외부 디바이스들 사이에서 전달되게 한다. 시스템은 또한, 전술된 디바이스들/모듈들이 접속되는 통신 인프라구조 (416) (예를 들어, 통신 버스, 크로스-오버 바, 또는 네트워크) 를 포함할 수도 있다.
통신 인터페이스 (414) 를 통해 전달된 정보는, 신호들을 운반하고, 유선 또는 케이블, 광섬유, 전화 라인, 셀룰러 전화기 링크, 무선 주파수 링크, 및/또는 다른 통신 채널들을 사용하여 구현될 수도 있는 통신 링크를 통해 통신 인터페이스 (414) 에 의하여 수신될 수 있는 전자, 전자기, 광학 또는 다른 신호들과 같은 신호들의 형태일 수도 있다. 그러한 통신 인터페이스를 이용하여, 하나 이상의 프로세서들 (402) 가 상술된 방법 단계들을 수행하는 과정에서, 네트워크로부터 정보를 수신할 수도 있거나, 네트워크에 정보를 출력할 수도 있음을 고려한다. 또한, 본 발명의 방법 실시형태들은 프로세서들 상에서만 실행될 수도 있거나, 프로세싱의 일부를 공유하는 원격 프로세서들과 함께 인터넷과 같은 네트워크를 통하여 실행될 수도 있다.
"비-일시적인 컴퓨터 판독가능 매체" 라는 용어는 일반적으로, 메인 메모리, 보조 메모리, 착탈형 저장부, 및 하드 디스크들, 플래시 메모리, 디스크 드라이브 메모리, CD-ROM 및 다른 형태들의 영속성 메모리와 같은 저장 디바이스들과 같은 매체들을 지칭하는데 사용되며, 캐리어 파들 또는 신호들과 같은 일시적인 사항을 커버하도록 해석되지는 않아야 한다. 컴퓨터 코드의 예들은, 컴파일러에 의해 생성된 것과 같은 머신 코드, 및 해석기를 사용하여 컴퓨터에 의해 실행되는 고레벨 코드를 포함한 파일들을 포함한다. 컴퓨터 판독가능 매체는 또한, 캐리어 파에 수록된 컴퓨터 데이터 신호에 의해 송신되고, 컴퓨터에 의해 실행가능한 명령들의 시퀀스를 표현하는 컴퓨터 코드일 수도 있다.
싸이클을 포함하는 애칭 프로세스가 개시된다. 쓰루 제작 단계와 측벽 패시베이션 형성 단계가 수행된다 (단계 108). 이 실시예에서, 13.6 MHz의 RF 전력에서 50-2000 Watts가 TCP 코일 (310) 에 의해 제공된다. 100-1000 volts의 바이어스가 하부 전극 (320) 에 의해 제공된다. 챔버 압력은 1 내지 1000 mtorr 사이의 압력으로 설정된다. 웨이퍼 온도는 0˚ 내지 120˚C 사이의 온도로 유지된다. 25-500 sccm CF4의 쓰루 제작 가스는 가스 소스 (330) 로부터 플라즈마 프로세싱 챔버 (304) 로 제공된다. RF 전력은 쓰루 제작 가스를 3-20 초동안 유지되는 플라즈마로 형성시킨다. 압력은 1 내지 100 mtorr 범위 내에서 변동될 수도 있다. 50-2000 watts의 RF 전력은 TCP 코일 (310) 에 의해 13.6 MHz으로 제공된다. 300 volts 이하의 바이어스가 제공된다. 웨이퍼 온도는 0 내지 120˚C 사이에서 유지된다. 50 내지 1000 sccm O2 사이의 패시베이션 가스는 가스 소스 (330) 로부터 플라즈마 프로세싱 챔버 (304) 로 제공되며, 플라즈마로 형성된다. 플라즈마는 3 내지 60 초 동안 유지된다.
선-에칭 일시적인 컨디셔닝은 일시적인 컨디셔닝을 제공한다 (단계 116). 이 실시예에서, 압력은 1 내지 100 mtorr의 범위 에서 변동된다. 50 내지 2000 watts의 RF 전력이 TCP 코일 (310) 에 의해 제공되도록 13.6 MHz로 제공된다. 300 volts 이하의 바이어스가 제공된다. 웨이퍼 온도는 0˚ 내지 120˚C 사이에서 유지된다. 50 내지 2000 sccm의 He 및 0 내지 2000 sccm의 O2의 선-에칭 일시적인 컨디셔닝 가스가 가스 소스 (330) 로부터 플라즈마 프로세싱 챔버 (304) 로 제공된다. RF 전력은 선-에칭 일시적인 컨디셔닝 가스를 플라즈마로 형성시키며, 플라즈마는 1 내지 10 초동안 유지된다.
에칭층은 에칭된다 (단계 120). 이 실시예에서, 압력은 1 내지 100 mtorr의 범위 내에서 변동될 수도 있다. 50 내지 2000 wats의 RF 전력이 TCP 코일 (310) 에 의해 제공되는 13.6 MHz로 제공된다. 100 내지 1500 volt 사이의 바이어스가 하부 전극 (320) 에 의해 제공된다. 웨이퍼 온도는 0 내지 120˚C 사이에서 유지된다. 50 내지 1000 sccm Cl2의 에칭 가스가 가스 소스 (330) 로부터 플라즈마 프로세싱 챔버 (304) 로 제공된다. RF 전력은 에칭 가스를 플라즈마로 형성시키고, 플라즈마는 2 내지 30 초동안 유지된다.
도 2b는 피쳐들이 부분적으로 에칭된, 하나 이상의 싸이클들 이 후의 스택 (200) 의 단면도이다. 에칭은 더 좁은 피쳐들 (226) 과 더 넓은 피쳐들 (230) 을 제공한다. 이 실시예에서, 더 좁은 피쳐들 (226)의 깊이는 더 넓은 피쳐들 (230)의 깊이들과 대략 동일하다.
싸이클들은 원하는 에칭 깊이에 도달될 때까지 계속된다. 도 2c는 싸이클을 갖는 에칭이 완료된 후의 스택 (200) 의 단면도이다. 이 실시예에서, 더 좁은 피쳐들 (226) 의 깊이는 더 넓은 피쳐들 (230) 의 깊이와 대략 동일하다. 선-에칭 일시적인 컨디셔닝이 애스펙트비 의존을 감소시키거나 제거하는 에칭을 허용한다는 것이 예기치 않게 발견되었다.
도 5는 애스펙트비 의존 에칭과 연관된 에칭층의 컨디셔닝의 그래프이다. t1 전의 직선 (504) 은 측벽 패시베이션 (단계 108) 동안 컨디셔닝이 변동되지 않는 것을 나타낸다. 선-에칭 일시적인 컨디셔닝 단계 (단계 116) 는 T1 과 T2 사이의 컨디셔닝 (508) 에서 증가를 야기한다. 이러한 컨디셔닝은 에칭층을 역-애스벡트비 의존성으로 만들 수도 있다. 선-에칭 일시적인 컨디셔닝이 중지되면, 에칭층의 일시적인 컨디셔닝은, 컨디셔닝이 중단된 때부터 컨디셔닝의 절반이 상실된 때까지의 기간인 반감기 λ가 존재하도록 저감된다. 컨디셔닝은 평탄한 프로파일 (516) 에 의해 도시된 t3 시간에서 완전히 상실된다. 따라서, 일시적인 컨디셔닝 기간은 컨디셔닝이 중단된 시간 t2와 일시적인 컨디셔닝이 상실된 시간 t3 사이의 차이이다. 이 실시예에서, 에칭의 기간은 반감기 및 일시적인 컨디셔닝 기간 보다 더 길다. 또한, 컨디셔닝의 반감기 또는 일시적인 컨디셔닝의 기간과 에칭의 기간의 관계는 애스펙트비 의존성을 제어하는데 사용된다.
도 6은 선-에칭 일시적인 컨디셔닝 없이 에칭된 스택 (600) 의 단면도이다. 스택 (600) 은 패터닝된 마스크 (612) 하네 배치된 에칭층 (608) 아래에 배치된 기판 (604) 을 포함한다. 선행기술 프로세스는 더 좁은 피쳐들 (626) 과 더 넓은 피쳐들 (630) 을 에칭하며, 더 넓은 피쳐들은 애스펙트비 의존 에칭 (ARDE; aspect ratio dependent etching) 에 의해 더 좁은 피쳐들 보다 더 에칭된다.
역-ARDE에서, 더 좁은 피쳐들이 더 넓은 피쳐들 보다 더 빨리 에칭된다. 본 발명의 실시예들은 반감기 또는 선-에칭 일시적인 컨디셔닝과 에칭의 기간 사이의 관계를 ARDE 제어로 사용한다.
다수의 실시예에서, 선-에칭 일시적인 컨디셔닝 가스는 He와 O2의 혼합물일 수 있으며, 선-에칭 일시적인 컨디셔닝 가스는 보다 일반적으로 He를 포함한다. 다수의 실시예에서 선-에칭 일시적인 컨디셔닝 가스는 본질적으로 He 구성된다. 바람직하게, 선-에칭 일시적인 컨디셔닝 가스는 He 및 O2를 포함한다. 바람직하게, 선-에칭 일시적인 컨디셔닝 가스는 에칭 컴포넌트를 갖지 않는다.
바람직하게, 선-에칭 일시적인 컨디셔닝은 에칭 을하지 않으며 낮은 바이어스를 갖는다. 바람직하게 바이어스는 300 volts 이하이다. 보다 바람직하게, 바이어스는 20 volts 이하이다. 가장 바람직하게, 바이어스가 존재하지 않는다. 바람직하게 선-에칭 일시적인 컨디셔닝은 10초 이하의 기간을 갖는다. 보다 바람직하게, 선-에칭 일시적인 컨디셔닝은 3 초 이하의 기간을 갖는다. 바람직하게 선-에칭 일시적인 컨디셔닝은 3초 이하의 반감기를 갖는다. 일시적인 컨디셔닝이 50초 내에 상실되므로, 선-에칭 일시적인 컨디셔닝으로부터 에칭의 전환은 플라즈마를 꺼지지 (extinguishing) 않게 연속된 플라즈마를 제공하여 수행된다. 연속된 플라즈마는 비-연속된 플라즈마 보다 더 나은 퍼포먼스를 나타냄에도 불구하고, 본 발명의 실시예는 비-연속된 플라즈마로 프로세스들을 향상시킨다. 복수의 싸이클들을 신속하게 수행하기 위해, 싸이클 내의 모든 단계들 사이의 전환은 바람직하게는 플라즈마를 꺼지지 않게 하며 달성된다. 플라즈마가 연속됨에도 불구하고, 바람직하게 단계 각각은 시계열적으로 수행되며 동시에 수행되지 않는다. 그러나, 다수의 실시예는 단계들 사이에서 일부의 오버렙을 허용할 수도 있으며, 바람직하게 단계 각각은, 쓰루 제작 가스, 패시베이션 가스, 또는 선-에칭 일시적인 컨디셔닝 가스와 같은 오직 하나의 특정 가스가 독점적으로 공급되는 기간을 갖는다.
다수의 실시예에서, 에칭 싸이클의 기간은 일시적인 컨디셔닝의 기간 보다 짧다. 다른 실시예에서, 에칭 싸이클의 기간은, 일시적인 컨디셔닝의 기간의 부분인 선-에칭 일시적인 컨디셔닝의 반감기와 실질적으로 동일하다.
바람직하게, 에칭층은 폴리실리콘 또는 결정질 실리콘와 같은 실리콘이다. 보다 바람직하게, 에칭층은 폴리실리콘이다. 보다 일반적으로, 에칭층은 실리콘 옥사이드 또는 실리콘 나이트라이드와 같은 실리콘 함유 층이다. 보다 일반적으로, 에칭층은 다른 절연층 또는 도전성의 물질일 수도 있다.
선-에칭 일시적인 컨디셔닝은 ARDE를 감소시키는데 있어서 예상치 못하게 발견되었다. 이론에 구속되지 않고, 선-에칭 일시적인 컨디셔닝 가스가 순 He로 구성될 수 있고, He는 증착 또는 패시베이션을 제공하도록 믿어지지 않으므로, 선-에칭 일시적인 컨디셔닝은 증착 또는 패시베이션을 제공하지 않는 것으로 믿어진다. 선-에칭 일시적인 컨디셔닝은 오직 몇 초 동안만 지속되므로, 싸이클을 갖는 프로세스는 전-에칭 일시적인 컨디셔닝과 에칭을 반복할 필요가 있다.
바람직하게, 피쳐들은 30nm 이하의 공간 CD를 갖는다. 보다 바람직하게, 피쳐들은 20 nm 이하의 공간 CD를 갖는다. 바람직하게, 피쳐들은 적어도 100 nm의 두께를 갖는다. 보다 바람직하게 피쳐들은 적어도 200 nm의 두께를 갖는다. 바람직하게, 더 넓은 피쳐들은 더 좁은 피쳐들의 폭의 적어도 2배의 폭을 갖는다. 더 바람직하게, 더 넓은 피쳐들은 더 좁은 피쳐들의 폭의 적어도 4배의 폭을 갖는다.
본 발명이 수 개의 선호되는 실시형태들의 관점들에서 설명되었지만, 본 발명의 범위 내에 있는 수정물들, 치환물들, 및 다양한 대체적인 등가물들이 존재한다. 본 발명의 방법들 및 장치들을 구현하는 많은 대안적인 방식들이 존재함을 또한 유의해야 한다. 따라서, 다음의 첨부된 청구항들이 본 발명의 실제 사상 및 범위 내에 있는 바와 같은 그러한 모든 수정물들, 치환물들, 및 다양한 대체적인 등가물들을 포함하는 것으로서 해석됨이 의도된다.

Claims (20)

  1. 에칭층에서 상이한 애스펙트비를 갖는 피쳐들을 에칭하는 방법으로서, 복수의 싸이클을 포함하고, 상기 싸이클 각각은
    상기 에칭층의 일시적인 컨디셔닝을 제공하는, 상기 에칭층의 선-에칭(pre-etch) 일시적인 컨디셔닝을 하는 단계로서, 상기 일시적인 컨디셔닝은 기간을 갖고, 상기 선-에칭 일시적인 컨디셔닝은,
    본질적으로 He 및 O2로 구성된 선-에칭 일시적인 컨디셔닝 가스를 제공하는 단계; 및
    상기 선-에칭 일시적인 컨디셔닝 가스를 플라즈마로 형성하는 단계를 포함하는, 상기 선-에칭 일시적인 컨디셔닝을 하는 단계; 및
    기간 동안 상기 에칭층을 에칭하는 단계로서, 상기 일시적인 컨디셔닝의 상기 기간과 관련한 상기 에칭하는 단계의 상기 기간은 에칭 애스펙트비 의존성을 제어하도록 제어되고, 상기 에칭하는 단계는 상기 선-에칭 일시적인 컨디셔닝을 하는 단계를 뒤따르고, 상기 에칭하는 단계는 상기 일시적인 컨디셔닝의 상기 기간 내에 발생하고, 그리고 상기 에칭하는 단계는 상기 일시적인 컨디셔닝의 상기 기간을 지나 계속되지 않는, 상기 에칭하는 단계를 포함하는, 피쳐들을 에칭하는 방법.
  2. 에칭층에서 상이한 애스펙트비를 갖는 피쳐들을 에칭하는 방법으로서, 복수의 싸이클을 포함하고, 상기 싸이클 각각은
    상기 에칭층의 일시적인 컨디셔닝을 제공하는, 상기 에칭층의 선-에칭 일시적인 컨디셔닝을 하는 단계로서, 상기 일시적인 컨디셔닝은 기간을 갖고, 상기 선-에칭 일시적인 컨디셔닝은,
    본질적으로 He 및 O2로 구성된 선-에칭 일시적인 컨디셔닝 가스를 제공하는 단계; 및
    상기 선-에칭 일시적인 컨디셔닝 가스를 플라즈마로 형성하는 단계를 포함하는, 상기 선-에칭 일시적인 컨디셔닝을 하는 단계; 및
    기간 동안 상기 에칭층을 에칭하는 단계로서, 상기 일시적인 컨디셔닝의 상기 기간과 관련한 상기 에칭하는 단계의 상기 기간은 에칭 애스펙트비 의존성을 제어하도록 제어되고, 상기 에칭하는 단계는 상기 선-에칭 일시적인 컨디셔닝을 하는 단계를 뒤따르고, 상기 일시적인 컨디셔닝의 상기 기간 내에 발생하는 상기 에칭하는 단계는 상기 일시적인 컨디셔닝의 상기 기간을 지나 에칭하는 것보다 낮은 애스펙트비 의존 에칭을 제공하는, 상기 에칭하는 단계를 포함하는, 피쳐들을 에칭하는 방법.
  3. 에칭층에서 상이한 애스펙트비를 갖는 피쳐들을 에칭하는 방법으로서, 복수의 싸이클을 포함하고, 상기 싸이클 각각은
    상기 에칭층의 일시적인 컨디셔닝을 제공하는, 상기 에칭층의 선-에칭 일시적인 컨디셔닝을 하는 단계로서, 상기 일시적인 컨디셔닝은 기간을 갖고, 상기 선-에칭 일시적인 컨디셔닝은,
    본질적으로 He 및 O2로 구성된 선-에칭 일시적인 컨디셔닝 가스를 제공하는 단계; 및
    상기 선-에칭 일시적인 컨디셔닝 가스를 플라즈마로 형성하는 단계를 포함하는, 상기 선-에칭 일시적인 컨디셔닝을 하는 단계; 및
    기간 동안 상기 에칭층을 에칭하는 단계로서, 상기 일시적인 컨디셔닝의 상기 기간과 관련한 상기 에칭하는 단계의 상기 기간은 에칭 애스펙트비 의존성을 제어하도록 제어되고, 상기 에칭하는 단계는 상기 선-에칭 일시적인 컨디셔닝을 하는 단계를 뒤따르고, 상기 일시적인 컨디셔닝의 상기 기간 내에 발생하는 상기 에칭하는 단계는 상기 일시적인 컨디셔닝의 상기 기간을 지나 에칭하는 것에 역-애스펙트비 의존 에칭을 제공하는, 상기 에칭하는 단계를 포함하는, 피쳐들을 에칭하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 선-에칭 일시적인 컨디셔닝을 하는 단계는 에칭을 하지 않는, 피쳐들을 에칭하는 방법.
  5. 제4항에 있어서,
    상기 복수의 싸이클은 쓰루 제작(a break through) 단계 및 상기 쓰루 제작 단계 후 측벽 패시베이션 형성 단계를 더 포함하는, 피쳐들을 에칭하는 방법.
  6. 제5항에 있어서,
    상기 에칭층은 실리콘층인, 피쳐들을 에칭하는 방법.
  7. 제6항에 있어서,
    연속된 플라즈마가 상기 선-에칭 일시적인 컨디셔닝을 하는 단계 및 상기 에칭하는 단계로부터 제공되는, 피쳐들을 에칭하는 방법.
  8. 제7항에 있어서,
    상기 연속된 플라즈마는 복수의 싸이클 동안 제공되는, 피쳐들을 에칭하는 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 복수의 싸이클은 쓰루 제작 단계 및 상기 쓰루 제작 단계 후 측벽 패시베이션 형성 단계를 더 포함하는, 피쳐들을 에칭하는 방법.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 에칭층은 실리콘층인, 피쳐들을 에칭하는 방법.
  11. 제10항에 있어서,
    상기 실리콘층은 폴리실리콘 또는 결정질 실리콘인, 피쳐들을 에칭하는 방법.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서,
    연속된 플라즈마가 상기 선-에칭 일시적인 컨디셔닝을 하는 단계 및 상기 에칭하는 단계로부터 제공되는, 피쳐들을 에칭하는 방법.
  13. 제12항에 있어서,
    상기 연속된 플라즈마는 복수의 싸이클 동안 제공되는, 피쳐들을 에칭하는 방법.
  14. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 일시적인 컨디셔닝은 반감기를 갖고, 그리고
    상기 에칭하는 단계의 상기 기간은 적어도 상기 반감기만큼 긴, 피쳐들을 에칭하는 방법.
  15. 에칭층에서 상이한 애스펙트비를 갖는 피쳐들을 에칭하는 방법으로서, 복수의 싸이클을 포함하고, 상기 싸이클 각각은
    상기 에칭층의 일시적인 컨디셔닝을 제공하는, 상기 에칭층의 선-에칭(pre-etch) 일시적인 컨디셔닝을 하는 단계로서, 상기 일시적인 컨디셔닝은 기간을 갖고, 상기 선-에칭 일시적인 컨디셔닝은,
    본질적으로 He로 구성된 선-에칭 일시적인 컨디셔닝 가스를 제공하는 단계; 및
    상기 선-에칭 일시적인 컨디셔닝 가스를 플라즈마로 형성하는 단계를 포함하는, 상기 선-에칭 일시적인 컨디셔닝을 하는 단계; 및
    기간 동안 상기 에칭층을 에칭하는 단계로서, 상기 일시적인 컨디셔닝의 상기 기간과 관련한 상기 에칭하는 단계의 상기 기간은 에칭 애스펙트비 의존성을 제어하도록 제어되는, 상기 에칭하는 단계를 포함하는, 피쳐들을 에칭하는 방법.
  16. 에칭층에서 상이한 애스펙트비를 갖는 피쳐들을 에칭하는 방법으로서, 복수의 싸이클을 포함하고, 상기 싸이클 각각은
    상기 에칭층의 일시적인 컨디셔닝을 제공하는, 상기 에칭층의 선-에칭(pre-etch) 일시적인 컨디셔닝을 하는 단계로서, 상기 일시적인 컨디셔닝은 기간을 갖고, 상기 선-에칭 일시적인 컨디셔닝은, 3 초 이하의 반감기 및 10 초 이하의 기간을 갖는, 상기 선-에칭 일시적인 컨디셔닝을 하는 단계; 및
    기간 동안 상기 에칭층을 에칭하는 단계로서, 상기 일시적인 컨디셔닝의 상기 기간과 관련한 상기 에칭하는 단계의 상기 기간은 에칭 애스펙트비 의존성을 제어하도록 제어되는, 상기 에칭하는 단계를 포함하는, 피쳐들을 에칭하는 방법.
  17. 제16항에 있어서,
    연속된 플라즈마가 상기 선-에칭 일시적인 컨디셔닝을 하는 단계 및 상기 에칭하는 단계로부터 제공되는, 피쳐들을 에칭하는 방법.
  18. 제17항에 있어서,
    상기 연속된 플라즈마는 복수의 싸이클 동안 제공되는, 피쳐들을 에칭하는 방법.
  19. 제16항에 있어서,
    상기 선-에칭 일시적인 컨디셔닝을 하는 단계는,
    본질적으로 He로 구성된 선-에칭 일시적인 컨디셔닝 가스를 제공하는 단계; 및
    상기 선-에칭 일시적인 컨디셔닝 가스를 플라즈마로 형성하는 단계를 포함하는, 피쳐들을 에칭하는 방법.
  20. 제16항에 있어서,
    상기 선-에칭 일시적인 컨디셔닝을 하는 단계는,
    본질적으로 He 및 O2로 구성된 선-에칭 일시적인 컨디셔닝 가스를 제공하는 단계; 및
    상기 선-에칭 일시적인 컨디셔닝 가스를 플라즈마로 형성하는 단계를 포함하는, 피쳐들을 에칭하는 방법.
KR1020130156757A 2012-12-14 2013-12-16 선-에칭 일시적인 컨디셔닝을 갖는 에칭 프로세스 KR102164679B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/715,973 US9142417B2 (en) 2012-12-14 2012-12-14 Etch process with pre-etch transient conditioning
US13/715,973 2012-12-14

Publications (2)

Publication Number Publication Date
KR20140078566A KR20140078566A (ko) 2014-06-25
KR102164679B1 true KR102164679B1 (ko) 2020-10-13

Family

ID=50929967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130156757A KR102164679B1 (ko) 2012-12-14 2013-12-16 선-에칭 일시적인 컨디셔닝을 갖는 에칭 프로세스

Country Status (4)

Country Link
US (3) US9142417B2 (ko)
KR (1) KR102164679B1 (ko)
SG (1) SG2013093034A (ko)
TW (1) TWI630653B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142417B2 (en) 2012-12-14 2015-09-22 Lam Research Corporation Etch process with pre-etch transient conditioning
JP6878174B2 (ja) * 2017-06-29 2021-05-26 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070199922A1 (en) 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000005749A2 (en) * 1998-07-23 2000-02-03 Surface Technology Systems Limited Method and apparatus for anisotropic etching
US6391788B1 (en) * 2000-02-25 2002-05-21 Applied Materials, Inc. Two etchant etch method
US6897155B2 (en) * 2002-08-14 2005-05-24 Applied Materials, Inc. Method for etching high-aspect-ratio features
WO2006012297A1 (en) * 2004-06-29 2006-02-02 Unaxis Usa Inc. Method and apparatus for reducing aspect ratio dependent etching in time division multiplexed etch processes
US7303999B1 (en) * 2005-12-13 2007-12-04 Lam Research Corporation Multi-step method for etching strain gate recesses
WO2008020267A2 (en) * 2006-08-16 2008-02-21 Freescale Semiconductor, Inc. Etch method in the manufacture of an integrated circuit
JP5108489B2 (ja) * 2007-01-16 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法
US20080286978A1 (en) * 2007-05-17 2008-11-20 Rong Chen Etching and passivating for high aspect ratio features
US8277670B2 (en) * 2008-05-13 2012-10-02 Lam Research Corporation Plasma process with photoresist mask pretreatment
US9142417B2 (en) 2012-12-14 2015-09-22 Lam Research Corporation Etch process with pre-etch transient conditioning

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070199922A1 (en) 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
KR100892797B1 (ko) 2006-02-27 2009-04-10 어플라이드 머티어리얼스, 인코포레이티드 고종횡비 분야용 이방성 피쳐를 형성하는 에칭 방법

Also Published As

Publication number Publication date
TWI630653B (zh) 2018-07-21
US20150380264A1 (en) 2015-12-31
US9257296B2 (en) 2016-02-09
US20160155645A1 (en) 2016-06-02
US20140167228A1 (en) 2014-06-19
US9607848B2 (en) 2017-03-28
SG2013093034A (en) 2014-07-30
US9142417B2 (en) 2015-09-22
KR20140078566A (ko) 2014-06-25
TW201442107A (zh) 2014-11-01

Similar Documents

Publication Publication Date Title
US9224618B2 (en) Method to increase mask selectivity in ultra-high aspect ratio etches
US10262867B2 (en) Fast-gas switching for etching
US9673058B1 (en) Method for etching features in dielectric layers
US9530658B2 (en) Continuous plasma etch process
US20140051256A1 (en) Etch with mixed mode pulsing
KR101919641B1 (ko) 높은 에칭 레이트를 제공하기 위한 방법
US9059116B2 (en) Etch with pulsed bias
US20140179106A1 (en) In-situ metal residue clean
US20130203256A1 (en) Controlled gas mixing for smooth sidewall rapid alternating etch process
US11646207B2 (en) Silicon oxide silicon nitride stack stair step etch
KR102164679B1 (ko) 선-에칭 일시적인 컨디셔닝을 갖는 에칭 프로세스
KR20130014427A (ko) 아르곤 스퍼터링에 의한 하드 마스크 ｃｄ 제어 방법
KR102653067B1 (ko) 에지 거칠기 감소
US20140030893A1 (en) Method for shrink and tune trench/via cd
US10600648B2 (en) Silicon-based deposition for semiconductor processing
KR20200118354A (ko) 반도체 프로세싱을 위한 실리콘-기반 증착

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant