KR20130014427A - 아르곤 스퍼터링에 의한 하드 마스크 ｃｄ 제어 방법 - Google Patents

아르곤 스퍼터링에 의한 하드 마스크 ｃｄ 제어 방법 Download PDF

Info

Publication number
KR20130014427A
KR20130014427A KR1020120082614A KR20120082614A KR20130014427A KR 20130014427 A KR20130014427 A KR 20130014427A KR 1020120082614 A KR1020120082614 A KR 1020120082614A KR 20120082614 A KR20120082614 A KR 20120082614A KR 20130014427 A KR20130014427 A KR 20130014427A
Authority
KR
South Korea
Prior art keywords
silicon
sputtering
gas
hard mask
etch layer
Prior art date
Application number
KR1020120082614A
Other languages
English (en)
Inventor
원철 이
치안 푸
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20130014427A publication Critical patent/KR20130014427A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C23C14/044—Coating on selected surface areas, e.g. using masks using masks using masks to redistribute rather than totally prevent coating, e.g. producing thickness gradient
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/5853—Oxidation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

플라즈마 프로세싱 챔버에서 패터닝된 하드 마스크를 통해 실리콘 기재 식각층에 피쳐들을 식각하는 방법이 제공된다. 실리콘 스퍼터링은 패터닝된 하드 마스크의 측벽들 상에 실리콘 기재 식각층으로부터의 실리콘을 스퍼터하기 위해 제공되어 패터닝된 하드 마스크 상에 측벽들을 형성한다. 실리콘 기재 식각층은 패터닝된 하드 마스크를 통해 식각된다.

Description

아르곤 스퍼터링에 의한 하드 마스크 ＣＤ 제어 방법{METHOD OF HARD MASK CD CONTROL BY AR SPUTTERING}
본 발명은 식각층을 식각하여 반도체 웨이퍼 상에 반도체 디바이스들을 형성하는 방법에 관한 것이다.
보다 상세하게, 본 발명은 실리콘 기재 식각층에 피쳐들을 식각하는 것에 관한 것이다.
하드 마스크를 통한 실리콘 기재층의 식각 시 하드 마스크의 측벽이 부식할 수 있어 식각되는 피쳐들의 공간 CD 을 증가시키며, 여기서 바 (bar) CD 가 점점 작아지게 된다.
상기를 달성하기 위해 그리고 본 발명의 목적에 따라, 플라즈마 프로세싱 챔버에서 패터닝된 하드 마스크를 통해 실리콘 기재 식각층에 피쳐들을 식각하는 방법이 제공된다. 실리콘 스퍼터링은 실리콘 기재 식각층으로부터의 실리콘을 패터닝된 하드 마스크의 측벽들 상에 스퍼터하기 위해 제공되어 패터닝된 하드 마스크 상에 부가 측벽들을 형성한다. 식각층은 패터닝된 하드 마스크를 통해 식각된다.
본 발명의 다른 양태에 있어서, 플라즈마 프로세싱 챔버에서 패터닝된 하드 마스크를 통해 실리콘 기재 식각층에 피쳐들을 식각하는 방법이 제공된다. 실리콘 스퍼터링은 실리콘 기재 식각층으로부터의 실리콘을 패터닝된 하드 마스크의 측벽들 상에 스퍼터하여 패터닝된 하드 마스크 상에 부가 측벽들을 형성하기 위해 제공되며, 실리콘 스퍼터링은, 플라즈마 프로세싱 챔버 내부로, 아르곤 가스를 포함하고 에천트 프리인 스퍼터링 가스를 플로우시키는 단계, 스퍼터링 가스를 플라즈마로 형성하여 아르곤 이온들을 생성하는 단계, 실리콘 기재 식각층으로부터의 실리콘을 스퍼터하기에 충분한 에너지를 가지고 플라즈마의 아르곤 이온들을 실리콘 기재 식각층으로 가속화시키는 200V 초과의 바이어스를 제공하는 단계, 및 스퍼터링 가스의 플로우를 정지시키는 단계를 포함한다. 패터닝된 하드 마스크를 통해 식각층이 식각된다.
이러한 본 발명의 특징 및 다른 특징들은 하기의 발명의 상세한 설명 및 다음의 도면들과 함께 보다 상세하게 설명된다.
본 발명은 첨부 도면들의 도들에서 한정이 아닌 예시로서 도시되며 같은 참조 부호는 유사한 구성 요소를 지칭한다.
도 1은 발명의 일 실시형태의 플로우 챠트이다.
도 2의 (a) 내지 (d) 는 발명의 프로세스들을 사용한 피쳐의 형성의 개략도들이다.
도 3은 발명의 실시형태에 사용될 수 있는 플라즈마 프로세싱 챔버의 개략도이다.
도 4는 발명을 실시하는데 사용될 수 있는 컴퓨터 시스템의 개략도이다.
도 5는 실리콘 스퍼터링 단계의 보다 상세한 플로우 챠트이다.
도 6은 산화 단계의 보다 상세한 플로우 챠트이다.
도 7은 실리콘 기재 식각층을 식각하는 보다 상세한 플로우 챠트이다.
이제, 첨부 도면들에 도시된 바와 같이 본 발명의 몇몇 바람직한 실시형태들을 참조하여 본 발명이 상세하게 설명된다. 다음의 설명에 있어서, 다수의 특정 상세들은 본 발명의 완전한 이해를 제공하기 위해 설명된다. 그러나, 이러한 특정 상세들의 일부 또는 전부 없이도 본 발명이 실시될 수 있음이 당업자에게 자명하다. 다른 예시들에 있어서, 주지된 프로세스 단계들 및/또는 구조들은 본 발명을 불필요하게 모호하게 하지 않도록 하기 위해 상세하게 설명되지 않는다.
도 1은 발명의 일 실시형태의 하이 레벨 플로우 챠트이다. 이 실시형태에 있어서, 패터닝된 하드 마스크는 실리콘 기재 식각층 상부에 형성된다 (단계 104). 실리콘 기재 식각층은 실리콘 웨이퍼와 같은 기판의 일부일 수도 있고 또는 실리콘 웨이퍼 상부에 형성된 폴리실리콘층과 같은 기판 상부의 층일 수도 있다. 실리콘 기재 식각층은, 도펀트를 가질 수도 있는 결정질 실리콘 또는 폴리실리콘, 또는 비정질 실리콘과 같이 주로 실리콘이다. 실리콘 기재 식각층이 플라즈마 프로세싱 챔버에 배치된다 (단계 108). 식각층이 실리콘 스퍼터링 처리된다 (단계 112). 실리콘 스퍼터링은 실리콘 기재 식각층들로부터의 실리콘을 하드 마스크의 측벽들 상에 스퍼터한다. 스퍼터된 실리콘이 산화된다 (단계 116). 실리콘 기재 식각층이 식각된다 (단계 118). 플라즈마 프로세싱 챔버로부터 기판이 제거된다 (단계 120).
본 발명의 바람직한 실시형태에 있어서, 실리콘 산화물의 하드 마스크가 실리콘 식각층 상부에 성막된다 (단계 104). 다른 실시형태에 있어서, 하드 마스크는 실리콘 질화물이다. 도 2(a)는 패터닝된 실리콘 산화물 하드 마스크 (204) 가 형성된 실리콘 식각층 (208) 의 개략적인 단면도이다. 실리콘 식각층 (208) 과 패터닝된 실리콘 산화물 하드 마스크 (204) 사이에 하나 이상의 중간 패터닝 층들이 배치될 수도 있다. 또한, 하나 이상의 층들은 하드 마스크 (204) 위에 또는 식각층 (208) 아래에 있을 수도 있다. 이 예에 있어서, 폴리실리콘층 (212) 은 하드 마스크 (204) 위에 형성된다.
실리콘 기재 식각층이 프로세싱 툴에 배치된다 (단계 108). 도 3은 본 발명의 일 실시형태에 따라 실리콘 웨이퍼를 식각하는 프로세스를 수행하기 위해 사용될 수 있는 플라즈마 프로세싱 시스템 (300) 의 일 예를 개략적으로 도시한다. 플라즈마 프로세싱 시스템 (300) 은 내부에 플라즈마 프로세싱 챔버 (304) 를 갖는 플라즈마 반응기 (302) 를 포함한다. 매치 네트워크 (308) 에 의해 튜닝되는 플라즈마 전력 공급장치 (306) 는 전력 윈도우 (312) 근방에 위치된 TCP 코일 (310) 에 전력을 공급하여 플라즈마 프로세싱 챔버 (304) 내부에 플라즈마 (314) 를 생성한다. TCP 코일 (상부 전원) (310) 은 프로세싱 챔버 (304) 내부에서 균일한 확산 프로파일을 생성하도록 구성될 수 있다. 예를 들어, TCP 코일 (310) 은 플라즈마 (314) 에서 도넛형 전력 분포를 생성하도록 구성될 수 있다. 전력 윈도우 (312) 는 TCP 코일 (310) 로부터 플라즈마 챔버 (304) 로 에너지를 통과시키면서 플라즈마 챔버 (304) 부터 TCP 코일 (310) 를 분리하기 위해 제공된다. 매치 네트워크 (318) 에로 의해 튜닝되는 웨이퍼 바이어스 전압 전력 공급장치 (316) 는 전극 (320) 에 의해 지지되는 웨이퍼 (322) 상에 바이어스 전압을 설정하기 위해 전극 (320) 에 전력을 제공한다. 제어기 (324) 는 플라즈마 전력 공급장치 (306) 및 웨이퍼 바이어스 전압 전력 공급장치 (316) 에 대한 포인트들을 설정한다.
플라즈마 전력 공급장치 (306) 및 웨이퍼 바이어스 전압 전력 공급장치 (316) 는, 예를 들어 13.56 MHz, 27 MHz, 2 MHz, 400 kHz 또는 그 조합들과 같은 특정 무선 주파수들에서 동작하도록 구성될 수도 있다. 플라즈마 전력 공급장치 (306) 및 웨이퍼 바이어스 전압 전력 공급장치 (316) 는 원하는 프로세스 성능을 달성하기 위한 전력들의 범위를 공급하도록 적절하게 크기가 정해질 수 있다. 예를 들어, 본 발명의 일 실시형태에 있어서, 플라즈마 전력 공급장치 (306) 는 300 내지 10000W 범위의 전력을 공급할 수 있으며, 웨이퍼 바이어스 전압 전력 공급장치 (316) 는 10 내지 1000V 범위의 바이어스 전압을 공급할 수도 있다. 또한, TCP 코일 (310) 및/또는 전극 (320) 은, 단일 전력 공급장치에 의해 전력이 공급되거나 다중 전력 공급장치들에 의해 전력이 공급될 수 있는, 2개 이상의 서브 코일들 또는 서브 전극들로 구성될 수도 있다.
도 3에 나타낸 바와 같이, 플라즈마 프로세싱 시스템 (300) 은 가스 소스/가스 공급 메커니즘 (330) 을 더 포함한다. 가스 소스는 아르곤 가스 소스 (332), 식각 가스 소스 (334) 및 옵션으로, 부가 가스 소스 (336) 를 포함한다. 가스 소스들 (332, 334 및 336) 은 가스 유입구 (340) 를 통해 프로세싱 챔버 (304) 와 유체 연통한다. 가스 유입구는 챔버 (304) 에서 임의의 이로운 위치에 위치될 수 있으며, 주입 가스에 대해 임의의 형태를 취할 수도 있다. 그러나, 바람직하게, 가스 유입구는 "조정 가능한" 가스 주입 프로파일을 생성하도록 구성될 수 있는데, 이는 프로세스 챔버 (304) 에서 다중 존들로의 가스들의 각 흐름의 독립적인 조정을 허용한다. 프로세스 가스들 및 부산물들은 압력 제어 밸브 (342) 및 펌프 (344) 를 통해 챔버 (304) 로부터 제거되는데, 이는 또한 플라즈마 프로세싱 챔버 (304) 내에서의 특정 압력 유지를 제공한다. 가스 소스/가스 공급 메커니즘 (330) 은 제어기 (324) 에 의해 제어된다. Lam Research Corporation에 의한 Kiyo 시스템이 본 발명의 실시형태를 실시하기 위해 사용될 수도 있다.
도 4는 본 발명의 실시형태들에서 사용되는 제어기 (324) 를 구현하기에 적합한 컴퓨터 시스템 (400) 을 나타내는 하이 레벨 블록도이다. 컴퓨터 시스템은 집적 회로, 인쇄 회로 기판 및 소형 휴대 장치부터 대형 슈퍼 컴퓨터까지 미치는 많은 물리적 형태를 가질 수도 있다. 컴퓨터 시스템 (400) 은 하나 이상의 프로세서들 (402) 을 포함하고, 또한 (그래픽들, 텍스트 및 기타 데이터를 디스플레이 하기 위한) 전자 디스플레이 디바이스 (404), 메인 메모리 (406) (예를 들어, RAM (random access memory)), 저장 디바이스 (408) (예를 들어, 하드 디스크 드라이브), 탈착가능 저장 디바이스 (410) (예를 들어, 광디스크 드라이브), 사용자 인터페이스 디바이스들 (412) (예를 들어, 키보드, 터치 스크린, 키패드, 마우스 또는 다른 포인팅 디바이스 등), 및 통신 인테페이스 (414) (예를 들어, 무선 네트워크 인터페이스) 를 더 포함할 수 있다. 통신 인터페이스 (414) 는 컴퓨터 시스템 (400) 과 외부 디바이스들 사이에서 링크를 통해 소프트웨어 및 데이터가 전달되게 한다. 또한, 시스템은 상기 언급한 디바이스들/모듈들이 접속되는 통신 인프라 (416, infrastructure) (예를 들어, 통신 버스, 크로스-오버 바 또는 네트워크) 를 포함할 수도 있다.
통신 인터페이스 (414) 를 통해 전달되는 정보는, 신호들을 반송하는 통신 링크를 통해, 통신 인터페이스 (414) 에 의해 수신될 수 있는 전자 신호, 전자기 신호, 광학 신호 또는 기타 신호들과 같은 신호들의 형태일 수 있으며, 와이어 또는 케이블, 광섬유, 전화선, 셀룰러 전화 링크, 무선 주파수 링크 및/또는 다른 통신 채널들을 사용하여 구현될 수 있다. 이러한 통신 인터페이스에 의해, 하나 이상의 프로세서들 (402) 은 상술한 방법 단계들을 수행하는 과정에서 네트워크로부터 정보를 수신하거나 네트워크로 정보를 출력할 수도 있음이 예상된다. 또한, 본 발명의 방법 실시형태들은 프로세서들 상에서 단독으로 실행할 수도 있고 또는 프로세싱의 일부를 공유하는 리모트 프로세서들과 접속하여 인터넷과 같은 네트워크 상에서 실행할 수도 있다.
일반적으로, 용어 "비일시적인 컴퓨터 판독가능 매체" 는 메인 메모리, 이차 메모리, 탈착가능 저장소 및 저장 디바이스, 예를 들어 하드 디스크, 플래시 메모리, 디스크 드라이브 메모리, CD-ROM 및 다른 유형의 지속적인 메모리와 같은 매체를 지칭하기 위해 사용되며, 파형들 또는 신호들은 반송하는 것과 같은 일시적인 구성 요소를 커버하는 것으로 이해되지 않아야 한다. 컴퓨터 코드의 예는 컴파일러에 의해 생성되는 것과 같은 머신 코드와 인터프리터를 사용하는 컴퓨터에 의해 실행되는 상위 레벨의 코드를 포함하는 파일들을 포함한다. 또한, 컴퓨터 판독가능 매체는 반송파로 구현되는 컴퓨터 데이터 신호에 의해 송신되고 프로세서에 의해 실행가능한 명령들의 시퀀스를 나타내는 컴퓨터 코드일 수도 있다.
본 실시형태에 있어서, 식각층 (208) 은 웨이퍼 (322) 의 부분이다. 다른 실시형태에 있어서, 식각층 (208) 은 웨이퍼 (322) 상부에 형성된 층이다.
실리콘 스퍼터링은 하드 마스크의 측벽들 상부에 실리콘 측벽들을 형성하도록 실리콘 기재 식각층으로부터의 실리콘을 하드 마스크의 측벽들 상에 스퍼터하기 위해 제공된다 (단계 112). 도 5는 실리콘 스퍼터를 제공하는 보다 상세한 플로우 챠트이다. 스퍼터 가스가 플라즈마 프로세싱 챔버 (304) 내부로 플로우된다 (단계 504). RF 는 스퍼터 가스를 플라즈마로 형성하기 위해 제공된다 (단계 508). 바이어스는 스퍼터 가스로부터의 플라즈마의 이온들을 식각층으로 가속화하기 위해 제공된다 (단계 512). 바이어스는 이온들이 식각층으로부터의 실리콘이 하드 마스크의 측벽들 상에 스퍼터링되고 재성막되게 하기에 충분히 높다 (단계 516). 도 2(b)는 식각층 (208) 으로 가속화되어, 하드 마스크 (204) 의 측벽들 상부에 실리콘층 (224) 을 형성하도록 실리콘 (220) 이 스퍼터링되게 하는 이온들 (216) 을 개략적으로 도시하는 식각층 (208) 및 하드 마스크 (204) 의 단면도이다. 스퍼터 가스의 플로우가 정지된다 (단계 520).
본 실시형태에 있어서, 스퍼터링된 실리콘이 산화된다 (단계 116). 일 실시형태에 있어서, 스퍼터링 동안 산화가 제공된다. 예를 들어, 스퍼터링 가스와 함께 산소가 부가되어, 스퍼터링 프로세스 동안, 스퍼터링 가스가 다른 가능한 비활성 가스들과 함께, 아르곤 및 산소를 포함하는데, 이 가스들 중 어느 것도 화학적으로 실리콘 기재층을 식각하지 않는다는 점에서 모두가 에천트 프리이다.
스퍼터링 가스와 함께 산소가 부가되어 스퍼터링 동안 산화를 제공하는 스퍼터링 레시피의 일 예는 3mTorr의 압력이 제공된다. 가스 소스/가스 공급 메커니즘 (330) 은 Ar 100sccm 과 O2 5sccm 을 플라즈마 프로세싱 챔버 (304) 내부로 플로우시킨다. 플라즈마 전력 공급장치 (306) 는 챔버에 440W의 RF 전력을 제공하여 가스를 플라즈마로 형성한다. 웨이퍼 바이어스 전압 전력 공급장치 (316) 는 웨이퍼 (322) 에 500V를 제공하는데, 이는 웨이퍼에 Ar 이온들을 가속화하여 스퍼터링을 일으킨다.
본 실시형태에 있어서, 충분한 스프터링을 제공하기 위해, 적어도 200V의 바이어스가 바람직하다. 보다 바람직하게, 바이어스는 400 내지 1000V이다. 가장 바람직하게, 바이어스는 약 500V 이다.
본 실시형태에 있어서, 스퍼터링 가스는 본질적으로 Ar 및 산소로 구성된다. 다른 실시형태들에 있어서, 다른 스퍼터링 가스는 다른 희가스들, 예를 들어 Ne, Xe 및 He를 포함할 수도 있으며, 이 희가스들은 Ar과 함께 또는 Ar 대신 사용될 수도 있다. 이에 따라, 스퍼터링 가스는 희가스 및 산소를 포함한다. 보다 바람직하게, 스퍼터링 가스는 본질적으로 적어도 하나의 희가스 및 산소로 구성된다. 보다 바람직하게, 스퍼터링 가스는 본질적으로 Ar 및 산소로 구성된다. 가장 바람직하게, 스퍼터링 가스는 에천트 프리인데, 이는 스퍼터링 프로세스 동안, 단지 스퍼터링만이 스퍼터링된 실리콘을 제공하여 측벽들을 형성하기 위해 사용되기 때문이다. 이러한 경우에 있어서, 에천트에 의해 제공되는 화학적 식각은 바람직하지 않게 된다. 이러한 스퍼터링 가스는 적어도 50% 가 희가스이고 나머지는 산소이게 된다. 보다 바람직하게, 스퍼터링 가스는 적어도 90%가 희가스이고 02 는 5% 내지 10% 사이이다. 테스트 결과들은 스퍼터링 가스가 95% Ar과 5% O2 의 유효성을 나타낸다.
다른 실시형태에 있어서, 스퍼터링 후에 산화가 제공된다. 도 6은 실리콘을 스퍼터링한 후에 스퍼터링된 실리콘을 산화 (단계 116) 하는 것에 대한 보다 상세한 플로우 챠트이다. 산소와 같은 산화 가스가 플라즈마 프로세싱 챔버 내부로 플로우된다 (단계 604). 산화 가스로부터 형성된 플라즈마 (단계 608) 는 실리콘 측벽을 산화시켜 실리콘 산화물을 형성한다. 산화 가스의 플로우가 정지된다 (단계 612).
스퍼터링 후에 산화가 수행되는 본 실시형태에 대한 스퍼터링 레시피의 일 예는 3 mTorr 의 압력이 제공된다. 가스 소스/가스 공급 메커니즘 (330) 은 100 sccm 의 Ar을 플라즈마 프로세싱 챔버 (304) 내부로 플로우시킨다. 플라즈마 전력 공급장치 (306) 는 챔버에 440W의 RF 전력은 제공하여 가스를 플라즈마로 형성한다. 웨이퍼 바이어스 전압 전력 공급장치 (316) 는 웨이퍼 (322) 에 500 V 를 제공하며, 이는 웨이퍼로 Ar 이온들을 가속화하여 스퍼터링을 일으킨다.
스퍼터링 후에 산화가 수행되는 본 실시형태에 대한 산화 레시피의 일 예는 20 mTorr압력이 제공된다. 가스 소스/가스 공급 메커니즘 (330) 은 200 sccm 의 O2를 플라즈마 프로세싱 챔버 (304) 내부로 플로우시킨다. 플라즈마 전력 공급장치 (306) 는 챔버에 660W의 RF 전력을 제공하여 가스를 플라즈마로 형성한다. 웨이퍼 바이어스 전압 전력 공급장치 (316) 는 웨이퍼 (322) 에 어떠한 바이어스 전압도 제공하지 않아서, 웨이퍼로 가속화되는 이온들이 없다.
본 실시형태에 있어서, 스퍼터링 가스는 본질적으로 Ar으로 구성되고, 후속 산화 단계에서의 산화 가스는 본질적으로 산소로 구성된다. 다른 실시형태들에 있어서, 스퍼터링 가스는 이전 단락들에서 설명된 스퍼터링 가스와 동일할 수도 있지만, 어떠한 산화 가스도 없을 수 있다. 산화 가스의 O2 함량이 낮을 수 있다. 바람직하게, 산화 가스는 적어도 95% O2 이게 된다. 바람직하게, 산화 바이어스는 200V 미만이다. 보다 바람직하게, 산화 바이어스는 100V 미만이다. 가장 바람직하게, 바이어스 전압이 없다.
다른 실시형태에 있어서, 산화가 제공되지 않는다. 도 2(c)는 산화 후 또는 스퍼터링이 완료된 후 산화가 없는 실시형태에서의 식각층 (208) 의 단면도이다. 본 실시형태에 있어서, 실리콘 스퍼터링은 폴리실리콘층 (212) 을 거의 완전히 제거한다. 다른 실시형태들에 있어서, 폴리실리콘층이 완전히 제거된다. 스퍼터링된 실리콘은 하드 마스크 (204) 의 측부들 상에 측벽들 (224) 을 형성한다. 산화가 제공될 때, 측벽들은 실리콘 산화물 (224) 이다. 산화가 제공되지 않는다면, 측벽들은 아마도 일부 분위기 산화를 갖는 실리콘이다.
식각 마스크로서 하드 마스크 및 측벽들을 사용하여 실리콘 기재 식각층이 식각된다 (단계 118). 도 7은 실리콘 기재 식각층을 식각 (단계 118) 하는 보다 상세한 플로우 챠트이다. 식각 가스가 플라즈마 프로세싱 챔버 내부로 플로우된다 (단계 704). 식각 가스가 플라즈마로 형성된다 (단계 708). 식각 가스로부터의 플라즈마는 실리콘 기재 식각층을 식각하기 위해 사용된다. 식각 가스의 플로우가 정지된다 (단계 712).
식각 레시피의 일 예는 40 mTorr의 압력을 제공한다. 가스 소스/가스 공급 메커니즘 (330) 은 플라즈마 프로세싱 챔버 (304) 내부로 500 sccm HBr 을 플로우시킨다. 플라즈마 전력 공급장치 (306) 는 챔버에 1000W 의 RF 전력을 제공하여 가스를 플라즈마로 형성한다. 웨이퍼 바이어스 전압 전력 공급장치 (316) 는 웨이퍼 (322) 에 400V를 제공한다.
도 2(d)는 식각이 완료되어 식각 피쳐 (228) 를 형성한 후의 식각층 (208) 의 단면도이다. 이 예에 있어서, 식각이 완료된 후 하드 마스크 (204) 의 일부가 잔류한다. 다른 예에 있어서, 식각 동안 하드 마스크 (204) 가 완전히 제거될 수도 있다. 또한, 측벽 (224) 이 에치백될 수도 있다. 이 예에 있어서, 측벽 (224) 의 일부가 잔류하지만, 다른 실시형태들에 있어서, 측벽 (224) 이 완전히 제거될 수도 있다.
스퍼터링된 측벽을 형성하지 않고, 실리콘 산화물 하드마스크를 사용하는 실리콘의 식각은 하드 마스크를 1 내지 2nm 초과 트리밍할 수도 있어, 식각 동안 식각 피쳐 공간의 폭을 2 내지 4nm 초과만큼 증가시킨다. 식각 피쳐 (CD) 에서의 이러한 증가는 어떤 경우들에서는 수용될 수 없다. 너무 소프트한 재료로부터 측벽들을 형성하면 CD 에서의 증가를 충분히 방지하지 못한다. 예상외로, 식각층으로부터 실리콘을 스퍼터하기 위해 Ar을 사용하면 CD 증가를 방지한다는 것을 알아내었다. 일부 실시형태들에 있어서, 측벽들은 식각 피쳐 폭을 감소시키기 위해 사용될 수도 있다. 또한, 산화를 제공함으로써 트리밍이 더욱 감소될 수 있다는 것도 알아내었다.
본 발명은 몇몇 바람직한 실시형태들에 의해 설명되었지만, 본 발명의 범위 내에 속하는 변경물들, 치환물들, 치환 등가물들이 존재한다. 또한, 본 발명의 방법들 및 장치들을 구현하는 많은 대안의 방식들이 있음을 유념해야 한다. 따라서, 다음의 첨부된 청구항들은 본 발명의 진정한 사상 및 범위 내에 속하는 이러한 모든 변경물들, 치환물들 및 치환 등가물들을 포함하는 것으로서 해석되는 것으로 의도된다.
204 : 하드 마스크
208 : 실리콘 식각층
212 : 폴리실리콘층
216 : 이온들
220 : 실리콘
224 : 측벽
228 : 식각 피쳐

Claims (18)

  1. 플라즈마 프로세싱 챔버에서 패터닝된 하드 마스크를 통해 실리콘 기재 식각층에 피쳐들을 식각하는 방법으로서,
    상기 패터닝된 하드 마스크 상에 측벽들을 형성하도록 상기 패터닝된 하드 마스크의 측벽들 상에 상기 실리콘 기재 식각층으로부터의 실리콘을 스퍼터하기 위해 실리콘 스퍼터링을 제공하는 단계; 및
    상기 패터닝된 하드 마스크를 통해 상기 실리콘 기재 식각층을 식각하는 단계를 포함하는, 실리콘 기재 식각층에 피쳐들을 식각하는 방법.
  2. 제 1 항에 있어서,
    상기 실리콘 스퍼터링을 제공하는 단계는,
    상기 플라즈마 프로세싱 챔버 내부로, 희가스를 포함하고 에천트 프리인 스퍼터링 가스를 플로우시키는 단계;
    상기 스퍼터링 가스를 플라즈마로 형성하여 희가스 이온들을 생성하는 단계; 및
    상기 실리콘 기재 식각층으로부터의 실리콘을 스퍼터하기에 충분한 에너지를 가지고 상기 플라즈마의 상기 희가스 이온들을 상기 실리콘 기재 식각층으로 가속화시키는 바이어스를 제공하는 단계를 포함하는, 실리콘 기재 식각층에 피쳐들을 식각하는 방법.
  3. 제 2 항에 있어서,
    상기 바이어스를 제공하는 단계는 200V 초과의 바이어스를 제공하는, 실리콘 기재 식각층에 피쳐들을 식각하는 방법.
  4. 제 2 항에 있어서,
    상기 스퍼터링 가스는 본질적으로 적어도 하나의 희가스로 이루어지는, 실리콘 기재 식각층에 피쳐들을 식각하는 방법.
  5. 제 4 항에 있어서,
    상기 적어도 하나의 희가스는 아르곤을 포함하는, 실리콘 기재 식각층에 피쳐들을 식각하는 방법.
  6. 제 2 항에 있어서,
    상기 스퍼터링 가스는 적어도 95% 아르곤인, 실리콘 기재 식각층에 피쳐들을 식각하는 방법.
  7. 제 2 항에 있어서,
    상기 스퍼터링된 실리콘을 실리콘 산화물로 형성하는 단계를 더 포함하는, 실리콘 기재 식각층에 피쳐들을 식각하는 방법.
  8. 제 7 항에 있어서,
    상기 스퍼터링된 실리콘을 실리콘 산화물로 형성하는 단계는,
    상기 실리콘 스퍼터링을 제공하는 단계에 후속하여 그리고 상기 실리콘 기재 식각층을 식각하는 단계 전에, 상기 플라즈마 프로세싱 챔버 내부로 산소를 플로우시키는 단계; 및
    상기 산소를 플라즈마로 형성하는 단계를 포함하는, 실리콘 기재 식각층에 피쳐들을 식각하는 방법.
  9. 제 8 항에 있어서,
    상기 스퍼터링된 실리콘을 실리콘 산화물로 형성하는 단계는, 200V 미만의 바이어스를 제공하는 단계를 더 포함하는, 실리콘 기재 식각층에 피쳐들을 식각하는 방법.
  10. 제 7 항에 있어서,
    상기 스퍼터링된 실리콘을 실리콘 산화물로 형성하는 단계는, 상기 실리콘 스퍼터링을 제공하는 단계 동안 그리고 상기 실리콘 기재 식각층을 식각하는 단계 전에, 상기 플라즈마 프로세싱 챔버 내부로 산소를 플로우시키는 단계를 포함하는, 실리콘 기재 식각층에 피쳐들을 식각하는 방법.
  11. 제 10 항에 있어서,
    상기 스퍼터링 가스는 본질적으로 적어도 하나의 희가스와 산소로 이루어지는, 실리콘 기재 식각층에 피쳐들을 식각하는 방법.
  12. 제 11 항에 있어서,
    상기 적어도 하나의 희가스는 아르곤을 포함하는, 실리콘 기재 식각층에 피쳐들을 식각하는 방법.
  13. 제 12 항에 있어서,
    상기 스퍼터링 가스는 적어도 95% 아르곤인, 실리콘 기재 식각층에 피쳐들을 식각하는 방법.
  14. 제 10 항에 있어서,
    상기 스퍼터링 가스는 본질적으로 적어도 하나의 희가스가 90%로 이루어지고 그 나머지가 본질적으로 O2로 이루어지는, 실리콘 기재 식각층에 피쳐들을 식각하는 방법.
  15. 제 14 항에 있어서,
    상기 적어도 하나의 희가스는 아르곤인, 실리콘 기재 식각층에 피쳐들을 식각하는 방법.
  16. 플라즈마 프로세싱 챔버에서 패터닝된 하드 마스크를 통해 실리콘 기재 식각층에 피쳐들을 식각하는 방법으로서,
    상기 패터닝된 하드 마스크 상에 측벽들을 형성하도록 상기 패터닝된 하드 마스크의 측벽들 상에 상기 실리콘 기재 식각층으로부터의 실리콘을 스퍼터하기 위해 실리콘 스퍼터링을 제공하는 단계로서,
    상기 플라즈마 프로세싱 챔버 내부로, 아르곤 가스를 포함하고 에천트 프리인 스퍼터링 가스를 플로우시키는 단계;
    상기 스퍼터링 가스를 플라즈마로 형성하여 아르곤 이온들을 생 성하는 단계;
    상기 실리콘 기재 식각층으로부터의 실리콘을 스퍼터하기에 충 분한 에너지를 가지고 상기 플라즈마의 상기 아르곤 이온들을 상기 실 리콘 기재 식각층으로 가속화시키는 200V 초과의 바이어스를 제공하는 단계; 및
    상기 스퍼터링 가스의 플로우를 정지시키는 단계를 포함하는,
    상기 실리콘 스퍼터링을 제공하는 단계; 및
    상기 패터닝된 하드 마스크를 통해 상기 실리콘 기재 식각층을 식각하는 단계를 포함하는, 실리콘 기재 식각층에 피쳐들을 식각하는 방법.
  17. 제 16 항에 있어서,
    상기 스퍼터링된 실리콘을 실리콘 산화물로 형성하는 단계를 더 포함하는, 실리콘 기재 식각층에 피쳐들을 식각하는 방법.
  18. 제 16 항에 있어서,
    상기 스퍼터링 가스는 본질적으로 90% Ar으로 이루어지는, 실리콘 기재 식각층에 피쳐들을 식각하는 방법.
KR1020120082614A 2011-07-28 2012-07-27 아르곤 스퍼터링에 의한 하드 마스크 ｃｄ 제어 방법 KR20130014427A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/193,195 2011-07-28
US13/193,195 US8802571B2 (en) 2011-07-28 2011-07-28 Method of hard mask CD control by Ar sputtering

Publications (1)

Publication Number Publication Date
KR20130014427A true KR20130014427A (ko) 2013-02-07

Family

ID=47575794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120082614A KR20130014427A (ko) 2011-07-28 2012-07-27 아르곤 스퍼터링에 의한 하드 마스크 ｃｄ 제어 방법

Country Status (4)

Country Link
US (1) US8802571B2 (ko)
KR (1) KR20130014427A (ko)
CN (1) CN102903609B (ko)
TW (1) TWI571928B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190002327A (ko) * 2017-06-29 2019-01-08 램 리써치 코포레이션 에지 거칠기 감소

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102086626B1 (ko) * 2012-11-23 2020-03-11 한국전자통신연구원 자기 정렬 박막 트랜지스터 및 그 제조 방법
JP6173086B2 (ja) * 2013-07-19 2017-08-02 キヤノン株式会社 シリコン基板のエッチング方法
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916511A (en) * 1985-05-03 1990-04-10 Texas Instruments Incorporated Trench structure and process
US5837615A (en) * 1995-09-21 1998-11-17 Lsi Logic Corporation Integrated circuit device fabrication by plasma etching
US6037265A (en) 1998-02-12 2000-03-14 Applied Materials, Inc. Etchant gas and a method for etching transistor gates
JP4221859B2 (ja) * 1999-02-12 2009-02-12 株式会社デンソー 半導体装置の製造方法
US6191043B1 (en) 1999-04-20 2001-02-20 Lam Research Corporation Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings
US6583053B2 (en) * 2001-03-23 2003-06-24 Texas Instruments Incorporated Use of a sacrificial layer to facilitate metallization for small features
US6811956B1 (en) 2002-06-24 2004-11-02 Advanced Micro Devices, Inc. Line edge roughness reduction by plasma treatment before etch
KR100589488B1 (ko) 2003-06-24 2006-06-13 동부일렉트로닉스 주식회사 스퍼터 에치 방법
US20050048788A1 (en) 2003-08-26 2005-03-03 Tang Woody K. Sattayapiwat Methods of reducing or removing micromasking residue prior to metal etch using oxide hardmask
EP1793418B1 (en) * 2004-07-02 2013-06-12 Ulvac, Inc. Etching method and system
KR100672731B1 (ko) * 2005-10-04 2007-01-24 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
US7429533B2 (en) * 2006-05-10 2008-09-30 Lam Research Corporation Pitch reduction
US8993449B2 (en) * 2009-08-14 2015-03-31 Ulvac, Inc. Etching method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190002327A (ko) * 2017-06-29 2019-01-08 램 리써치 코포레이션 에지 거칠기 감소

Also Published As

Publication number Publication date
CN102903609A (zh) 2013-01-30
US20130029491A1 (en) 2013-01-31
TW201306124A (zh) 2013-02-01
TWI571928B (zh) 2017-02-21
CN102903609B (zh) 2016-01-13
US8802571B2 (en) 2014-08-12

Similar Documents

Publication Publication Date Title
KR102209352B1 (ko) 텅스텐 에칭의 방법
US9530658B2 (en) Continuous plasma etch process
KR20190107159A (ko) 유전체 컨택트 에칭
KR20200054962A (ko) 에칭 층을 에칭하기 위한 방법
US9059116B2 (en) Etch with pulsed bias
KR20130014427A (ko) 아르곤 스퍼터링에 의한 하드 마스크 ｃｄ 제어 방법
TWI806871B (zh) 多孔低介電常數介電蝕刻
US9418869B2 (en) Method to etch a tungsten containing layer
KR102595435B1 (ko) 패턴 붕괴를 방지하기 위한 에칭 후 처리
KR102658744B1 (ko) 섀도우 트림 라인 에지 거칠기 감소
US9607848B2 (en) Etch process with pre-etch transient conditioning
KR102653067B1 (ko) 에지 거칠기 감소
KR102005130B1 (ko) 상단 풀다운 없는 실리콘 나이트라이드 건조 트림
KR102626483B1 (ko) 반도체 프로세싱을 위한 실리콘-기반 증착
US10600648B2 (en) Silicon-based deposition for semiconductor processing
US9852924B1 (en) Line edge roughness improvement with sidewall sputtering
US20140030893A1 (en) Method for shrink and tune trench/via cd
SG187320A1 (en) Method of hard mask cd control by ar sputtering
SG195601A1 (en) Method of tungsten etching

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid