TWI806871B - 多孔低介電常數介電蝕刻 - Google Patents

多孔低介電常數介電蝕刻 Download PDF

Info

Publication number
TWI806871B
TWI806871B TW107118095A TW107118095A TWI806871B TW I806871 B TWI806871 B TW I806871B TW 107118095 A TW107118095 A TW 107118095A TW 107118095 A TW107118095 A TW 107118095A TW I806871 B TWI806871 B TW I806871B
Authority
TW
Taiwan
Prior art keywords
gas
porous low
activation
processing chamber
etching
Prior art date
Application number
TW107118095A
Other languages
English (en)
Other versions
TW201906005A (zh
Inventor
艾瑞克 哈得森
沙珊克 德許牧克
桑尼 李
嘉駿 王
普拉伯哈克拉 勾帕拉達蘇
子浩 歐陽
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW201906005A publication Critical patent/TW201906005A/zh
Application granted granted Critical
Publication of TWI806871B publication Critical patent/TWI806871B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene

Abstract

提供一種用於將特徵部蝕刻進入多孔低k介電蝕刻層的方法。在電漿處理腔室內執行複數循環。每一循環包含沉積階段及活化階段。該沉積階段包含：流動包含氟碳化物及/或氫氟碳化物氣體的沉積氣體；使用沉積氣體在電漿處理腔室內產生電漿；沉積含氟碳化物或氫氟碳化物的層；及停止沉積氣體的流動。該活化階段包含：流動包含稀有氣體及碳蝕刻添加劑的活化氣體；使用活化氣體在電漿處理腔室內產生電漿；在電漿處理腔室內提供活化偏壓，其中該活化偏壓致使低k介電層的蝕刻，伴隨含氟碳化物或氫氟碳化物的層的消耗；及停止活化氣體的流動。

Description

多孔低介電常數介電蝕刻
本發明關於在半導體晶圓上形成半導體元件的方法。更具體而言，本發明關於在半導體元件的形成過程中蝕刻多孔低介電常數（低k）介電層。
在形成半導體元件的過程中，可蝕刻多孔低k介電層。
為實現上述內容且根據本揭示內容之目的，提供一種用於將特徵部蝕刻進入設置在圖案化遮罩下方之多孔低k介電蝕刻層的方法。在電漿處理腔室內執行複數循環。每一循環包含沉積階段及活化階段。該沉積階段包含：將包含氟碳化物及/或氫氟碳化物氣體的沉積氣體流入電漿處理腔室；使用沉積氣體在電漿處理腔室內產生電漿；在低k介電蝕刻層上沉積含氟碳化物或氫氟碳化物的層；及使沉積氣體停止流入電漿處理腔室。該活化階段包含：將包含稀有氣體及碳蝕刻添加劑的活化氣體流入電漿處理腔室；使用活化氣體在電漿處理腔室內產生電漿；在電漿處理腔室內提供活化偏壓，其中該活化偏壓致使低k介電層的蝕刻，伴隨氟碳化物或氫氟碳化物的層的消耗；及使活化氣體停止流入電漿處理腔室。
在另一實施態樣中，提供一種用於將特徵部蝕刻進入設置在圖案化遮罩下方之多孔低k介電蝕刻層的方法。在電漿處理腔室內提供複數循環，其中每一循環包含沉積階段、活化階段、及閃蒸（flashing）階段。該沉積階段包含：將包含氟碳化物及/或氫氟碳化物氣體的沉積氣體流入電漿處理腔室；使用沉積氣體在電漿處理腔室內產生電漿；在低k蝕刻層上沉積含氟碳化物或氫氟碳化物的層；及使沉積氣體停止流入電漿處理腔室。該活化階段包含：將包含稀有氣體的活化氣體流入電漿處理腔室；使用活化氣體在電漿處理腔室內產生電漿；在電漿處理腔室內提供活化偏壓，其中該活化偏壓致使含氟碳化物或氫氟碳化物的層之氟成分的活化，該氟成分的活化致使低k介電蝕刻層受到蝕刻，其中含碳層保留在低k介電層上；及使活化氣體停止流入電漿處理腔室。該閃蒸階段包含：將包含碳移除氣體的閃蒸氣體流入電漿處理腔室，其中該碳移除氣體包含COS、SO2 、H2 S、NO、NO2 、NO3 、N2 O3 、NH3 、PH3 、CO2 、N2 、O2 、CO、H2 O、或H2 的其中至少一者；使用閃蒸氣體在電漿處理腔室內產生電漿，其移除含碳層；及使閃蒸氣體停止流入電漿處理腔室。
本發明的這些及其他特徵將以本發明的詳細敘述結合下列圖式更詳細地描述於下。
本發明現將參照如隨附圖式中所說明的幾個較佳實施例詳細描述。在以下說明中，為了提供本發明的透徹理解，說明許多具體細節。然而，對於熟習本項技術之人士將顯而易見，本發明可在不具有這些具體細節的某些或全部者之情況下實施。另一方面，未詳細說明眾所周知的製程步驟及/或結構，以免不必要地模糊本發明。
圖1係一實施例的高階流程圖。在此實施例中，將堆疊置放在蝕刻腔室中（步驟104）。較佳是，堆疊具有設置在圖案化遮罩下方的多孔低k介電層。在說明書及申請專利範圍中，多孔低k介電層具有介電常數k＜3.0。使用原子層蝕刻法蝕刻多孔低k介電層（步驟108）。如此蝕刻涉及循環過程。在每一循環中，沉積氟碳化物及/或氫氟碳化物層（步驟112）。所沉積的層接著在結合碳蝕刻劑及高能離子活化的步驟中活化。此將蝕刻多孔低k介電層之矽的氟活化，而碳蝕刻劑防止在被蝕刻的表面處之過量碳的累積（步驟116）。判定是否重複循環（步驟120）。將堆疊自腔室移除（步驟124）。示例
在本發明的較佳實施例中，將具有設置在圖案化遮罩下方之多孔低k介電蝕刻層的堆疊置放在蝕刻腔室中（步驟104）。圖2A係具有基板204之堆疊200的示意橫剖面圖，堆疊200具有設置在圖案化遮罩212下方的多孔低k介電蝕刻層208。在此示例中，一或更多層可設置在基板204與多孔低k介電蝕刻層208、或多孔低k介電蝕刻層208與圖案化遮罩212之間。在此示例中，圖案化遮罩212係TiN，而多孔低k介電蝕刻層208係基於矽氧化物的介電質，該介電質具有添加之碳及氫的有機成分，諸如由Applied Materials®製造的Black Diamond II®。其他實施例可使用其他關鍵遮罩材料，諸如旋塗有機遮罩層及α-C、非晶形碳（ACL）。在此示例中，遮罩圖案特徵部220已形成在圖案化遮罩212中。在一些實施例中，遮罩圖案特徵部220在將堆疊200置放在腔室內之前形成。在其他實施例中，在堆疊200於腔室內時形成遮罩圖案特徵部220。如圖所示，一些遮罩圖案特徵部220可比其他遮罩圖案特徵部220寬。寬度並非影響遮蔽的唯一因素‒孔的形狀亦有關係。在此示例中，一遮罩圖案特徵部220比另一遮罩圖案特徵部220寬數倍。
圖3係可用於以下步驟之其中一或更多者之電漿處理腔室300的示意圖。電漿處理腔室300包含上電極304、下電極308、氣體源310、及排氣泵320。在電漿處理腔室300之內，堆疊位在下電極308上。下電極308結合合適的基板夾持機構（例如：靜電的、機械夾持等）以用於固持堆疊200。反應器頂部328包含配置在下電極308正對面的上電極304。上電極304及下電極308界定侷限電漿容積340。將氣體藉由氣體源310經由氣體入口343供應至侷限電漿容積340、且藉由排氣泵320經由排氣埠口自侷限電漿容積340排出。除了幫助排出氣體之外，排氣泵320亦有助於調節壓力。在此實施例中，氣體源310包含氬氣源312、含氟碳化物的氣體源316、及碳蝕刻氣體源318。氣體源310可更包含其他氣體源。RF源348電連接至下電極308。腔室壁352圍繞上電極304和下電極308。將RF功率連接至電極的不同組合是可能的。在較佳的實施例中，27 MHz、60 MHz、及2 MHz電源構成連接至下電極308的RF電源348，且上電極304係接地的。將控制器335可控制地連接至RF源348、排氣泵320、及氣體源310。較佳是，處理腔室300係CCP（電容耦合電漿）反應器，如圖所示。在其他實施例中，可使用ICP（感應耦合電漿）反應器或其他來源，諸如表面波、微波、或電子迴旋共振ECR。
圖4係顯示電腦系統400的高階方塊圖，此電腦系統400適合用於實現在本發明之實施例中使用的控制器335。該電腦系統可具有從積體電路、印刷電路板、及小型手持裝置上至大型超級電腦的許多實體形式。電腦系統400包含一或更多處理器402，且進一步可包含電子顯示裝置404（用於顯示圖形、文字、及其他資料）、主記憶體406（例如隨機存取記憶體（RAM））、儲存裝置408（例如硬磁碟驅動機）、可移除式儲存裝置410（例如光碟驅動機）、使用者介面裝置412（例如鍵盤、觸控螢幕、小鍵盤（keypads）、滑鼠或其他指向裝置等）、及通訊介面414（例如無線網路介面）。通訊介面414允許軟體及資料經由一連結而在電腦系統400與外部裝置之間傳輸。該系統亦可包含通訊設施416（例如通訊匯流排、交越條（cross-over bar）、或網路），上述裝置/模組連接至該通訊設施416。
經由通訊介面414傳輸的資訊可呈訊號的形式，諸如能夠經由通訊連結而被通訊介面414接收的電子、電磁、光學、或其他訊號，該通訊連結攜帶訊號且可使用電線或電纜、光纖、電話線、行動電話連結、射頻連結、及/或其他通訊通道實現。在使用如此通訊介面的情況下，吾人設想在執行上述方法步驟期間，一或更多處理器402可從網路接收資訊、或可將資訊輸出至網路。此外，本發明的方法實施例可僅在處理器上執行、或可在諸如網際網路的網路上與遠端處理器（其分擔一部分的處理）結合而執行。
術語「非暫態電腦可讀媒體」通常用以意指媒體，諸如主記憶體、輔助記憶體、可移除式儲存裝置、及儲存裝置（諸如硬碟、快閃記憶體、磁碟機記憶體、CD-ROM、及其他形式的永久記憶體），且不應被理解為涵蓋諸如載波或訊號的暫時性標的。電腦碼的示例包含機器碼（諸如藉由編譯器產生者）及包含利用解譯器由電腦執行之較高階碼的檔案。電腦可讀媒體亦可為由電腦資料訊號傳送的電腦碼，該電腦碼體現在載波中且代表可由處理器執行之指令的序列。
在已將堆疊200置放在電漿處理腔室300內之後，使用原子層蝕刻法蝕刻多孔低k介電蝕刻層208（步驟108）。沉積氟碳化物及/或氫氟碳化物層（步驟112）。圖5係沉積氟碳化物及/或氫氟碳化物層的步驟之更詳細的流程圖（步驟112）。將沉積氣體流入電漿處理腔室300（步驟504）。在此示例中，在10毫托的壓力且晶圓溫度80℃下將C4 F6 以2 sccm流量引入，而與300 sccm的氬（Ar）混合。將沉積氣體轉變成電漿（步驟508）。在此實施例中，以60 MHz提供15-300瓦的RF功率，其將沉積氣體轉變成電漿。提供範圍從-20 V至-200 V伏特的偏壓。3秒之後，停止沉積氣體的流動（步驟512）。圖2B係在已沉積含氟碳化物或氫氟碳化物層224之後之堆疊200的示意橫剖面圖。沉積物相對於垂直表面選擇性地沉積在水平表面上，使得水平表面上的沉積物比垂直表面上的沉積物厚。較佳是，選擇性允許在垂直表面上幾乎沒有沉積物。
接著活化所沉積的層，此步驟活化氟且提供碳蝕刻劑，該碳蝕刻劑蝕刻多孔低k介電層（步驟116）。圖6係活化氟並提供碳蝕刻劑的步驟之更詳細的流程圖，其具有蝕刻多孔低k介電層的組合效果（步驟116）。將活化氣體流入電漿處理腔室300（步驟604）。在此示例中，活化氣體為300 sccm Ar及3 sccm O2 。提供10毫托的腔室壓力及80℃的晶圓溫度。將活化氣體轉變成電漿（步驟608）。在此實施例中，以2 MHz提供30-200瓦的RF功率，且以60 MHz提供30-300瓦的RF功率，其將活化氣體轉變成電漿。提供範圍從-20 V至-400 V伏特的活化偏壓（步驟612）。活化偏壓係基板上因RF功率及電漿的組合而導致的電位，其導致離子自電漿加速至基板。3秒之後，停止活化氣體的流動（步驟616）。圖2C係在已活化含氟碳化物或氫氟碳化物層224之後之堆疊200的示意橫剖面圖。將沉積層中的氟活化，其蝕刻多孔低k介電層的矽。碳蝕刻劑蝕刻多孔低k介電層的碳及自所沉積的層留下的碳。完全移除所沉積的層且蝕刻一些多孔低k介電蝕刻層208。活化偏壓可能具有濺射蝕刻遮罩之不期望的影響。遮罩的過度移除可能導致圖案保真度的喪失。遮罩特徵部之邊緣處的優先濺射可能導致切面化（faceting）及/或空間CD的增加。這些影響必須與促進蝕刻反應及碳移除反應之活化偏壓的益處權衡。
可接著依需要重複蝕刻循環（步驟120）以增加蝕刻的進展。較佳是，重複循環5至500次。在執行蝕刻步驟複數循環之後，完成蝕刻。圖2D係完成特徵部240的蝕刻之後之堆疊200的示意橫剖面圖。在堆疊200自電漿處理腔室300移除之前，堆疊200可經歷額外的處理。
此實施例提供多孔低k介電層的蝕刻。較佳是，多孔低k介電層係具有有機成分之基於矽氧化物的層，提供Si、O、C、及H的層。在沒有碳蝕刻成分的情況下，碳層可能在蝕刻前表面處連續地累積並導致蝕刻停止或以一些其他方式對蝕刻製程有害。較佳是，碳蝕刻劑係COS、SO2 、H2 S、NO、NO2 、NO3 、N2 O3 、NH3 、PH3 、CO2 、N2 、O2 、CO、H2 O、或H2 的其中至少一者。更佳是，活化氣體不含鹵素。此實施例係能夠蝕刻具有小於20 nm的CD、高度對寬度之深寬比至少3：1的特徵部。更佳是，蝕刻能夠蝕刻具有小於15 nm之CD的特徵部並提供至少4：1之高度對寬度的深寬比。為了在如此低CD處蝕刻特徵部，應使側壁沉積及側壁上的碳累積最小化。此外，實施例提供高之多孔低k介電質對遮罩的蝕刻選擇性。較佳是，相對於蝕刻遮罩之蝕刻多孔低k介電質的選擇性大於10：1。較佳是，稀有氣體係Ar。在其他實施例中，惰性氣體可為He、Ne、Kr、或Xe。使用He或Ne作為稀有氣體可提供不同的蝕刻及/或濺射品質。此實施例亦提供良好的深度加載，其中蝕刻深度在整個不同的特徵部寬度、形狀、及深寬比係均勻的。
在諸多實施例中，沉積氣體包含氟碳化物或氫氟碳化物。沉積氣體可更包含稀釋劑，其係惰性的且不與多孔低k介電層反應。
在針對活化氣體將N2 添加至Ar作為碳蝕刻劑的實施例中，吾人發現N2 改善遮罩維護，可能由於濺射速率的降低。可能是N2 +離子比Ar+離子造成較少的濺射。較佳是，活化期間的偏壓具有比沉積期間的偏壓更大的大小，因為活化製程使用偏壓以產生轟擊和活化所沉積的層之高能離子。較佳是，活化移除所有氟碳化物及/或氫氟碳化物層。
在另一實施例中，循環性蝕刻製程可包含沉積步驟、活化步驟、及閃蒸（flashing）步驟。圖7係針對此實施例之製程的流程圖。在此實施例中，將堆疊置放在蝕刻腔室中（步驟704）。堆疊及蝕刻腔室可與先前實施例中的堆疊及蝕刻腔室相同。較佳是，堆疊具有設置在圖案化遮罩下方的多孔低k介電層。使用原子層蝕刻法蝕刻多孔低k介電層（步驟708）。如此蝕刻涉及循環性過程。在每一循環中，沉積氟碳化物及/或氫氟碳化物層（步驟712）。在用於此製程之配方的示例中，將沉積氣體流入電漿處理腔室。在此示例中，在10毫托的壓力且晶圓溫度80℃下將C4 F6 以2 sccm流量引入，而與300 sccm的氬（Ar）混合。將沉積氣體轉變成電漿。在此實施例中，以60 MHz提供15-300瓦的RF功率，其將沉積氣體轉變成電漿。提供範圍從-20 V至-200 V伏特的偏壓。3秒之後，停止沉積氣體的流動。
接著活化所沉積的層，此步驟活化蝕刻多孔低k介電層的氟（步驟716）。用於此製程之配方的示例提供活化氣體，其流入電漿處理腔室300。在此示例中，活化氣體實質上由Ar所組成。提供10毫托的腔室壓力及80℃的晶圓溫度。將活化氣體轉變成電漿（步驟608）。在此實施例中，以2 MHz提供30-200瓦的RF功率，且以60 MHz提供30-300瓦的RF功率，其將活化氣體轉變成電漿。提供範圍從-20 V至-400 V伏特的活化偏壓（步驟612）。3秒之後，停止活化氣體的流動。因為活化氣體實質上由Ar所組成，所以其不含碳蝕刻劑。因此，在此製程期間可保留碳層。在此製程期間提供的偏壓藉由轟擊致使活化。
提供閃蒸階段以自蝕刻前表面移除剩餘的碳（步驟720）。在示例配方中，將包含3 sccm O2 及合適稀釋氣體的閃蒸氣體流入電漿處理腔室。將閃蒸氣體形成為電漿。在此實施例中，以2 MHz提供30-300瓦的RF功率，且以60 MHz提供30-300瓦的RF功率，其將閃蒸氣體轉變成電漿。提供範圍從15至400伏特的偏壓。在3秒之後，停止閃蒸氣體的流動。判定是否重複循環（步驟724）。將堆疊自腔室移除（步驟728）。
在一實施例中，在提供沉積階段及活化階段之步驟的兩循環之間可不提供閃蒸階段。在如此實施例中，該等步驟可以沉積階段、活化階段、閃蒸階段、沉積階段、活化階段、沉積階段、活化階段、及閃蒸階段的順序提供複數階段。在另一實施例中，在沉積階段、活化階段、及閃蒸階段的兩循環之間，可執行多於一循環的沉積階段及活化階段而沒有閃蒸階段。通常，諸多實施例具有沉積階段、活化階段、及閃蒸階段的其中至少兩循環。可增加沉積階段及活化階段的額外循環而沒有閃蒸階段。此外，可增加其他步驟或循環。
雖然本發明已由幾個較佳的實施例描述，但仍存在變更、變化、置換、及諸多替代等同物，其皆落入本發明的範疇之內。亦應注意有許多替代的方式實施本發明的方法及設備。因此，下列隨附申請專利範圍意欲被解釋為包含落入本發明的真實精神及範圍內的所有這些變更、變化、置換及諸多替代等同物。
104‧‧‧步驟108‧‧‧步驟112‧‧‧步驟116‧‧‧步驟120‧‧‧步驟124‧‧‧步驟200‧‧‧堆疊204‧‧‧基板208‧‧‧多孔低k介電蝕刻層212‧‧‧圖案化遮罩220‧‧‧遮罩圖案特徵部224‧‧‧含氟碳化物或氫氟碳化物層240‧‧‧特徵部300‧‧‧處理腔室304‧‧‧上電極308‧‧‧下電極310‧‧‧氣體源312‧‧‧氬氣源316‧‧‧含氟碳化物的氣體源318‧‧‧碳蝕刻氣體源320‧‧‧排氣泵328‧‧‧反應器頂部335‧‧‧控制器340‧‧‧侷限電漿容積343‧‧‧氣體入口348‧‧‧RF源（RF電源）352‧‧‧腔室壁400‧‧‧電腦系統402‧‧‧處理器404‧‧‧電子顯示裝置406‧‧‧主記憶體408‧‧‧儲存裝置410‧‧‧可移除式儲存裝置412‧‧‧使用者介面裝置414‧‧‧通訊介面416‧‧‧通訊設施504‧‧‧步驟508‧‧‧步驟512‧‧‧步驟604‧‧‧步驟608‧‧‧步驟612‧‧‧步驟616‧‧‧步驟704‧‧‧步驟708‧‧‧步驟712‧‧‧步驟716‧‧‧步驟720‧‧‧步驟724‧‧‧步驟728‧‧‧步驟
在隨附圖式的圖中，本發明經由示例且非經由限制而加以說明，且其中類似的參考數字表示相似的元件，且其中：
圖1係本發明之實施例的高階流程圖。
圖2A-D係根據本發明實施例處理之堆疊的示意橫剖面圖。
圖3係可在本發明實施例中使用之電漿處理腔室的示意圖。
圖4係可在實施本發明中使用之電腦系統的示意圖。
圖5係沉積氟碳化物及/或氫氟碳化物層的步驟之更詳細的流程圖。
圖6係活化氟並提供碳蝕刻劑的步驟之更詳細的流程圖。
圖7係針對另一實施例之製程的流程圖。
104‧‧‧步驟
108‧‧‧步驟
112‧‧‧步驟
116‧‧‧步驟
120‧‧‧步驟
124‧‧‧步驟

Claims (17)

  1. 一種用於將特徵部蝕刻進入設置在圖案化遮罩下方之多孔低k介電蝕刻層的方法，包含在電漿處理腔室內執行複數循環，其中每一循環包含：一沉積階段，包含：將包含氟碳化物及/或氫氟碳化物氣體的沉積氣體流入電漿處理腔室；使用該沉積氣體在該電漿處理腔室內產生電漿；在多孔低k介電蝕刻層上沉積含氟碳化物或氫氟碳化物的層；及使該沉積氣體停止流入該電漿處理腔室；及一活化階段，包含：將包含作為主要成分之稀有氣體及碳蝕刻添加劑的活化氣體流入該電漿處理腔室，使得該稀有氣體及該碳蝕刻添加劑同時存在於該電漿處理腔室中；使用包含該稀有氣體及該碳蝕刻添加劑的該活化氣體在該電漿處理腔室內產生電漿；在其中維持有該電漿的該電漿處理腔室內提供活化偏壓，其中該活化偏壓致使由該電漿對該多孔低k介電蝕刻層的蝕刻，伴隨該含氟碳化物或氫氟碳化物的層的消耗；及使該活化氣體停止流入該電漿處理腔室。
  2. 如申請專利範圍第1項之用於將特徵部蝕刻進入設置在圖案化遮罩下方之多孔低k介電蝕刻層的方法，其中，該沉積氣體更包含稀釋劑。
  3. 如申請專利範圍第2項之用於將特徵部蝕刻進入設置在圖案化遮罩下方之多孔低k介電蝕刻層的方法，其中該多孔低k介電蝕刻層包含矽、氧、碳、及氫，其中該活化階段移除該多孔低k介電蝕刻層之包含剩餘的碳之成分及/或該含氟碳化物或氫氟碳化物的層。
  4. 如申請專利範圍第3項之用於將特徵部蝕刻進入設置在圖案化遮罩下方之多孔低k介電蝕刻層的方法，其中，該碳蝕刻添加劑包含COS、SO2、H2S、NO、NO2、NO3、N2O3、NH3、PH3、CO2、N2、O2、CO、H2O、或H2的其中至少一者。
  5. 如申請專利範圍第4項之用於將特徵部蝕刻進入設置在圖案化遮罩下方之多孔低k介電蝕刻層的方法，其中，該稀有氣體係Ar氣體。
  6. 如申請專利範圍第5項之用於將特徵部蝕刻進入設置在圖案化遮罩下方之多孔低k介電蝕刻層的方法，其中，該特徵部具有小於20nm的CD及至少3：1之高度對寬度的深寬比。
  7. 如申請專利範圍第6項之用於將特徵部蝕刻進入設置在圖案化遮罩下方之多孔低k介電蝕刻層的方法，其中，該活化偏壓具有比沉積期間之偏壓更大的大小。
  8. 如申請專利範圍第7項之用於將特徵部蝕刻進入設置在圖案化遮罩下方之多孔低k介電蝕刻層的方法，其中，該活化氣體不含鹵素。
  9. 如申請專利範圍第1項之用於將特徵部蝕刻進入設置在圖案化遮罩下方之多孔低k介電蝕刻層的方法，其中，該氟碳化物及/或氫氟碳化物氣體包含C4F6。
  10. 如申請專利範圍第1項之用於將特徵部蝕刻進入設置在圖案化遮罩下方之多孔低k介電蝕刻層的方法，其中，該稀有氣體係He或Ne的其中至少一者。
  11. 如申請專利範圍第1項之用於將特徵部蝕刻進入設置在圖案化遮罩下方之多孔低k介電蝕刻層的方法，其中，該活化偏壓致使該含氟碳化物或氫氟碳化物的層之氟成分的活化，該氟成分的活化致使該多孔低k介電蝕刻層之矽成分的移除及致使來自該碳蝕刻添加劑之物種的活化，其致使該含氟碳化物或氫氟碳化物的層之碳成分的移除。
  12. 如申請專利範圍第1項之用於將特徵部蝕刻進入設置在圖案化遮罩下方之多孔低k介電蝕刻層的方法，其中，該碳蝕刻添加劑包含COS、SO2、H2S、NO、NO2、NO3、N2O3、NH3、PH3、CO2、N2、O2、CO、H2O、或H2的其中至少一者。
  13. 如申請專利範圍第1項之用於將特徵部蝕刻進入設置在圖案化遮罩下方之多孔低k介電蝕刻層的方法，其中，該稀有氣體係Ar氣體。
  14. 如申請專利範圍第1項之用於將特徵部蝕刻進入設置在圖案化遮罩下方之多孔低k介電蝕刻層的方法，其中，該特徵部具有小於20nm的CD及至少3：1之高度對寬度的深寬比。
  15. 如申請專利範圍第1項之用於將特徵部蝕刻進入設置在圖案化遮罩下方之多孔低k介電蝕刻層的方法，其中，該活化偏壓具有比沉積期間之偏壓更大的大小。
  16. 如申請專利範圍第1項之用於將特徵部蝕刻進入設置在圖案化遮罩下方之多孔低k介電蝕刻層的方法，其中，該活化氣體不含鹵素。
  17. 一種用於將特徵部蝕刻進入設置在圖案化遮罩下方之多孔低k介電蝕刻層的方法，包含在電漿處理腔室內執行複數循環，其中每一循環包含：一沉積階段，包含：將包含氟碳化物及/或氫氟碳化物氣體的沉積氣體流入該電漿處理腔室；使用該沉積氣體在該電漿處理腔室內產生電漿；在多孔低k介電蝕刻層上沉積含氟碳化物或氫氟碳化物的層；及使該沉積氣體停止流入該電漿處理腔室；及一活化階段，包含： 將包含作為主要成分之稀有氣體及碳蝕刻添加劑的活化氣體流入該電漿處理腔室，使得該稀有氣體及該碳蝕刻添加劑同時存在於該電漿處理腔室中；使用包含該稀有氣體及該碳蝕刻添加劑的該活化氣體在該電漿處理腔室內產生電漿；在其中維持有該電漿的該電漿處理腔室內提供活化偏壓，其中該活化偏壓致使由該電漿對該多孔低k介電蝕刻層的蝕刻，伴隨該含氟碳化物或氫氟碳化物的層的消耗；及使該活化氣體停止流入該電漿處理腔室，其中該多孔低k介電蝕刻層包含矽氧化物、碳、及氫，其中該活化階段移除該多孔低k介電蝕刻層之包含碳的成分。
TW107118095A 2017-05-31 2018-05-28 多孔低介電常數介電蝕刻 TWI806871B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/610,159 US10361091B2 (en) 2017-05-31 2017-05-31 Porous low-k dielectric etch
US15/610,159 2017-05-31

Publications (2)

Publication Number Publication Date
TW201906005A TW201906005A (zh) 2019-02-01
TWI806871B true TWI806871B (zh) 2023-07-01

Family

ID=64454933

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107118095A TWI806871B (zh) 2017-05-31 2018-05-28 多孔低介電常數介電蝕刻

Country Status (5)

Country Link
US (1) US10361091B2 (zh)
KR (1) KR102615854B1 (zh)
CN (1) CN110663104A (zh)
TW (1) TWI806871B (zh)
WO (1) WO2018222381A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847375B2 (en) * 2018-06-26 2020-11-24 Lam Research Corporation Selective atomic layer etching
KR20220082068A (ko) * 2019-11-08 2022-06-16 도쿄엘렉트론가부시키가이샤 에칭 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050048789A1 (en) * 2003-09-03 2005-03-03 Merry Walter R. Method for plasma etching a dielectric layer
TW200631096A (en) * 2005-02-18 2006-09-01 Tokyo Electron Ltd Method and system for treating a dielectric film
US20130105303A1 (en) * 2011-10-27 2013-05-02 Dmitry Lubomirsky Process chamber for etching low k and other dielectric films
US20130203256A1 (en) * 2012-02-08 2013-08-08 Lam Research Corporation Controlled gas mixing for smooth sidewall rapid alternating etch process

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050004878A1 (en) * 2003-07-03 2005-01-06 Larry Malone Methods for enabling a user to send a customized gift package to a recipient
US7276447B1 (en) 2006-04-11 2007-10-02 Applied Materials, Inc. Plasma dielectric etch process including ex-situ backside polymer removal for low-dielectric constant material
US8691701B2 (en) * 2009-05-08 2014-04-08 Lam Research Corporation Strip with reduced low-K dielectric damage
WO2011118185A1 (ja) * 2010-03-25 2011-09-29 パナソニック株式会社 不揮発性記憶素子の駆動方法および不揮発性記憶装置
US8608973B1 (en) * 2012-06-01 2013-12-17 Lam Research Corporation Layer-layer etch of non volatile materials using plasma
US9257300B2 (en) 2013-07-09 2016-02-09 Lam Research Corporation Fluorocarbon based aspect-ratio independent etching
JP6207947B2 (ja) 2013-09-24 2017-10-04 東京エレクトロン株式会社 被処理体をプラズマ処理する方法
US9779956B1 (en) * 2017-02-06 2017-10-03 Lam Research Corporation Hydrogen activated atomic layer etching

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050048789A1 (en) * 2003-09-03 2005-03-03 Merry Walter R. Method for plasma etching a dielectric layer
TW200631096A (en) * 2005-02-18 2006-09-01 Tokyo Electron Ltd Method and system for treating a dielectric film
US20130105303A1 (en) * 2011-10-27 2013-05-02 Dmitry Lubomirsky Process chamber for etching low k and other dielectric films
US20130203256A1 (en) * 2012-02-08 2013-08-08 Lam Research Corporation Controlled gas mixing for smooth sidewall rapid alternating etch process

Also Published As

Publication number Publication date
US20180350618A1 (en) 2018-12-06
US10361091B2 (en) 2019-07-23
TW201906005A (zh) 2019-02-01
CN110663104A (zh) 2020-01-07
KR20200003941A (ko) 2020-01-10
KR102615854B1 (ko) 2023-12-19
WO2018222381A1 (en) 2018-12-06

Similar Documents

Publication Publication Date Title
TWI774742B (zh) 矽氮化物之原子層蝕刻
TW201841256A (zh) 氫活化原子層蝕刻
TWI596669B (zh) 鎢蝕刻之方法
US9257300B2 (en) Fluorocarbon based aspect-ratio independent etching
KR102403856B1 (ko) 에칭 층을 에칭하기 위한 방법
US9673058B1 (en) Method for etching features in dielectric layers
US10658194B2 (en) Silicon-based deposition for semiconductor processing
TWI806871B (zh) 多孔低介電常數介電蝕刻
US20140179106A1 (en) In-situ metal residue clean
US10541144B2 (en) Self-assembled monolayers as an etchant in atomic layer etching
US8828744B2 (en) Method for etching with controlled wiggling
US9607848B2 (en) Etch process with pre-etch transient conditioning
US8906248B2 (en) Silicon on insulator etch
US10546756B2 (en) Method for generating vertical profiles in organic layer etches
KR20120122908A (ko) 3 중층 마스크를 이용하는 에칭에 대한 라인 벤딩 및 틸팅 예방
US10600648B2 (en) Silicon-based deposition for semiconductor processing
CN107785253B (zh) 利用侧边溅射的线边缘粗糙表面改进
WO2019168535A1 (en) Silicon-based deposition for semiconductor processing