TWI596669B - 鎢蝕刻之方法 - Google Patents

鎢蝕刻之方法 Download PDF

Info

Publication number
TWI596669B
TWI596669B TW102138945A TW102138945A TWI596669B TW I596669 B TWI596669 B TW I596669B TW 102138945 A TW102138945 A TW 102138945A TW 102138945 A TW102138945 A TW 102138945A TW I596669 B TWI596669 B TW I596669B
Authority
TW
Taiwan
Prior art keywords
tungsten
containing layer
etching
layer
sidewalls
Prior art date
Application number
TW102138945A
Other languages
English (en)
Other versions
TW201436026A (zh
Inventor
萊姆庫瑪 賽伯瑪尼恩
果爾 安 列
山口葉子
Original Assignee
蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘭姆研究公司 filed Critical 蘭姆研究公司
Publication of TW201436026A publication Critical patent/TW201436026A/zh
Application granted granted Critical
Publication of TWI596669B publication Critical patent/TWI596669B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

鎢蝕刻之方法
本發明關於在半導體晶圓上形成半導體裝置之方法。更具體而言，本發明關於形成半導體裝置於半導體晶圓上之期間，將複數特徵部蝕刻至一含鎢層中的方法。
在形成一些半導體裝置於半導體晶圓上時，可蝕刻一含鎢層。這種蝕刻方法利用由使用O2進行氧化的SiCl4，而產生過量的Cl-和O自由基，該等過量的Cl-和O自由基與W反應以形成WOCl，一種蝕刻鎢的揮發性物種。
為了實現前述並符合本發明之目的，提出一種用以蝕刻在一蝕刻腔室中之含鎢層的方法。將具有含鎢層的基板放置在蝕刻腔室中。提供複數循環。每個循環包含鈍化階段，以形成鈍化層於含鎢層中之複數特徵部的側壁及底部。可附加地，每個循環包含一蝕刻階段，以蝕刻複數特徵部於該含鎢層中。
在本發明之另一實施態樣中，提出一種用以形成鈍化層於複數受蝕刻之鎢特徵部的側壁之方法。具有側壁之複數受蝕刻特徵部係形成於晶圓之鎢層中。一鹵化矽前驅體係受吸附至側壁。該吸附至側壁之矽前驅體係進行氧處理。
本發明之這些及其它特徵將於以下的本發明之詳細實施方式並結合下列圖式予以詳細描述。
104‧‧‧步驟
108‧‧‧步驟
112‧‧‧步驟
116‧‧‧步驟
120‧‧‧步驟
124‧‧‧步驟
204‧‧‧步驟
208‧‧‧步驟
212‧‧‧步驟
216‧‧‧步驟
300‧‧‧基板
302‧‧‧蝕刻停止層
304‧‧‧鎢層
306‧‧‧第一遮罩
308‧‧‧第二遮罩
310‧‧‧第一特徵部側壁
312‧‧‧第一特徵部底部
314‧‧‧矽前驅體層
316‧‧‧氧處理層
318‧‧‧第二特徵部側壁
320‧‧‧第二特徵部底部
400‧‧‧電漿處理系統
402‧‧‧電漿反應器
404‧‧‧電漿處理腔室
406‧‧‧電漿電源供應器
408‧‧‧匹配網路
410‧‧‧TCP線圈
412‧‧‧功率窗
414‧‧‧電漿
416‧‧‧晶圓偏壓電源供應器
418‧‧‧匹配網路
420‧‧‧電極
422‧‧‧晶圓
424‧‧‧控制器
430‧‧‧氣體源/氣體供應機構
432‧‧‧主蝕刻氣體源
434‧‧‧鈍化氣體源
436‧‧‧可附加的氣體源
440‧‧‧噴淋頭
442‧‧‧壓力控制閥
444‧‧‧泵
500‧‧‧電腦系統
502‧‧‧處理器
504‧‧‧電子顯示裝置
506‧‧‧主記憶體
508‧‧‧儲存裝置
510‧‧‧可移動儲存裝置
512‧‧‧使用者介面裝置
514‧‧‧通訊介面
516‧‧‧通信基礎結構
本發明係藉由例示而非限制之方式顯示於隨附圖式中之圖形，且其中相似的參考數字表示相似的元件，且其中：圖1為本發明之一實施例的流程圖。
圖2為根據本發明之實施例鈍化一打開之鎢層的流程圖。
圖3A-3I繪示根據本發明之一實施例進行處理的堆疊。
圖4為一示意圖，繪示根據本發明之實施例的電漿處理腔室。
圖5繪示一電腦系統，該電腦系統適合用以實施根據本發明之實施例所使用的控制器。
本發明現將參照如隨附圖式中呈現之其若干較佳實施例加以詳述。在以下敘述中，提出許多具體細節以提供對本發明之深入了解。然而對熟習本技藝者將顯而易見，本發明可在缺少這些具體細節的部份或所有者的情況下實施。在其它情況下，已為人所熟知之程序步驟以及/或是結構將不再詳述，以不非必要地使本發明失焦。
本發明提出用以形成鈍化層於晶圓上之鎢層的特徵部側壁上之方法。特別地，矽前驅體係吸附至蝕刻在鎢中之特徵部的側壁上。該矽前驅體係接著進行氧處理，以形成由矽氧化物所構成之鈍化層。因此，受蝕刻之鎢特徵部的側壁可具有由矽氧化物所構成之鈍化層。此外，本發明所討論之方法亦可能形成鈍化層於特徵部之底部，該鈍化層可藉由使用穿透處理加以移除。
鈍化層可用以將高深寬比之特徵部蝕刻入晶圓上的層中。特別地，鈍化層可形成於特徵部之側壁。特別地，鈍化層可用於具有側壁及至少一開端之特徵部上。開端為待蝕刻之晶圓上之一層的暴露區域。該開端可外露，並僅包含晶圓上之該層的材料本身。可替代地，該開端可改質為具有一化學品，該化學品係受用於晶圓上之該層的開端部之處理所影響。
具有鈍化層之側壁受蝕刻之速度可比特徵部之開端慢。因此，具有鈍化層之側壁可用於特徵部之深度可能遠大於該特徵部之寬度的高深寬比蝕刻。用以蝕刻鎢層或含鎢層的混合模式脈動(mixed mode pulsing,MMP)處理之第一實施例包含三個步驟：鈍化、穿透、以及主蝕刻。混合模式脈動處理之第二實施例涉及兩個步驟：鈍化及主蝕刻。在第二實施例中，在主蝕刻中使用充足的偏壓，以有效地穿透覆蓋受蝕刻之鎢特徵部底部的鈍化層。
在以上兩個實施例中，鈍化層係形成於受蝕刻之鎢特徵部的暴露區域上。暴露區域可包含側壁及底部。一旦形成鈍化層後，穿透處理可發生於第二步驟中。在穿透處理期間，特徵部之底部被打開。特別地，當覆蓋受蝕刻特徵部之底部的鈍化層遭移除時，特徵部之底部被打開。一旦特徵部之底部打開，便可受蝕刻。同時，覆蓋側壁之鈍化層的部分係維持完整，使側壁不受蝕刻。在第三步驟中，特徵部係受蝕刻。特別地，提供蝕刻氣體以與在特徵部底部上的開端進行反應。由於特徵部之側壁係受鈍化層保護，因此特徵部之蝕刻係較佳地朝深化特徵部進行。
圖1為本發明之一實施例的高階流程圖。在此實施例中，鎢層被打開(步驟104)。另外，執行一系列的鈍化-蝕刻步驟。該一系列的鈍化-蝕刻步驟可以循環的方式重複，直到到達預定的蝕刻停止層為止。最初，打開的鎢層受鈍化(步驟108)。特別地，鈍化層係形成於打開的鎢層之暴露區域上。暴露區域係藉由將特徵部蝕刻進入鎢層中而形成。
此外，還有一穿透步驟(步驟112)，其中鈍化層之數個部份係被移除。例如，覆蓋受蝕刻特徵部之底部的鈍化層之數個部份可被移除。更大致而言，期望受進一步蝕刻之受蝕刻特徵部的區域可具有覆蓋這些受移除區域的部分之鈍化層。再者，還有一蝕刻步驟(步驟116)，其中鎢層係受蝕刻。特別地，期望蝕刻掉的受蝕刻特徵部之區域可被蝕刻。
一旦進行鈍化-蝕刻步驟108、112、和116後，判斷是否已到達蝕刻停止層(步驟120)。若判斷為已到達蝕刻停止層，則停止該處理(步驟124)。然而，若判斷為尚未到達蝕刻停止層，則處理循環回到始於步驟108之鈍化-蝕刻步驟的開始。
範例
在本發明之一實施例中，提供一種用以蝕刻含鎢層的示例性方法。首先，提供一基板，該基板具有設置於遮罩下的鎢層。因此，圖3A繪示根據本發明之實施例的晶圓上之未受蝕刻的鎢層。特別地，圖3A包含基板300、蝕刻停止層302、鎢層304、第一遮罩306、以及第二遮罩308。
基板係放置在一蝕刻腔室中。圖4示意性地繪示電漿處理系統400之範例，該電漿處理系統可用以根據本發明之一實施例，執行蝕刻位於晶圓上之鎢層的處理。電漿處理系統400包含其中具有電漿處理腔室404之電漿反應器402。受匹配網路408調諧之電漿電源供應器406供應功率至靠近功率窗412之TCP線圈410，以藉由提供一電感耦合功率，以在電漿處理腔室404中產生電漿414。TCP線圈(上部功率源)410可用以產生均勻的擴散輪廓於電漿處理腔室404中。例如，TCP線圈410可用以產生環形功率分佈於電漿414中。功率窗412係設置以將TCP線圈410與電漿腔室404分開，同時仍使能量從TCP線圈410傳遞至電漿處理腔室404。由匹配網路418所調諧的晶圓偏壓電源供應器416提供功率至電極420，以設定偏壓電壓於受電極420所支撐之晶圓422上。控制器424為電漿電源供應器406以及晶圓偏壓電源供應器416設定點。
電漿電源供應器406和晶圓偏壓電源供應器416可用以在特定的射頻頻率進行操作，例如13.56MHz、27MHz、2MHz、400kHz，或其組合。電漿電源供應器406和晶圓偏壓電源供應器416可調整為適當的大小，以供應一範圍的功率以獲得期望之處理性能。例如，在本發明之一實施例中，電漿電源供應器406可供應在300到10000watts之範圍內的功率，且晶圓偏壓電源供應器416可供應在10到1000V之範圍內的偏壓電壓。此外，TCP線圈410及/或電極420可由二或更多子線圈或子電極所構成，該等子線圈或子電極可由單一電源供應器或數個電源供應器所供電。
如圖4所示，電漿處理系統400更包含氣體源/氣體供應機構430。氣體源包含主蝕刻氣體源432、鈍化氣體源434、以及可選擇地，可附加的氣體源436。主蝕刻氣體可具有一些與鈍化氣體相同的成份。在 此情況下，如將於以下所述，該氣體源提供各種主蝕刻氣體和鈍化氣體的成份，而非具有單獨的主蝕刻氣體源和鈍化氣體源。氣體源432、434、和436係經由氣體入口，例如噴淋頭440，與電漿處理腔室404流體連接。氣體入口可位於電漿處理腔室404中的任何有利位置，並且可採取任何形式以注入氣體。然而較佳地，氣體入口可用以產生「可調式」氣體注入輪廓，此可獨立地調整流動至電漿處理腔室404的多個區域之各別氣體的流動。處理氣體和副產物係經由壓力控制閥442和泵444自腔室404移除，壓力控制閥442和泵444亦用於維持一特定壓力於電漿處理腔室404中。氣體源/氣體供應機構430係由控制器424所控制。
圖5為一顯示電腦系統500之高階方塊圖，該電腦系統適合用以實施用於本發明之實施例的控制器，如圖4中之控制器424。該電腦系統可具有許多實體形式，其範圍可從積體電路、印刷電路板、和小型手持裝置到巨型超級電腦。電腦系統500包含一或更多處理器502，並更可包含一電子顯示裝置504(用以顯示圖形、文字、和其他數據)、主記憶體506(如隨機存取記憶體(RAM))、儲存裝置508(如硬碟機)、可移動儲存裝置510(如光學磁碟機)、使用者介面裝置512(如鍵盤、觸控螢幕、鍵盤、滑鼠、或其他指向裝置等)、以及通訊介面514(如無線網路介面)。通訊介面514使軟體和數據可經由一連結在電腦系統500和外部裝置之間傳輸。該系統亦可包含與前述裝置/模組相連接之通信基礎架構516(如通信匯流排、交越條(cross-over bar)或網路)。
透過通信介面514所傳輸之資訊，可為例如電子、電磁、光學之訊號形式或其它能透過通信連結所傳輸而被通信介面514所接收之訊號形式，該等訊號可使用電線或電纜、光纖、電話線、行動電話連結、射頻連結、及/或其它通信管道加以實施。利用此通信介面，一或更多處理器502在執行前述步驟時，可接收來自網路之資訊，或可輸出資訊至該網路。再者，本發明之方法實施例可完全依靠處理器執行，或是可透過如網際網路之網路結合分擔部份處理的遠端處理器而執行。
用語「非暫時性電腦可讀取媒體」(non-transient computer readable medium)一般用於指稱如主記憶體、輔助記憶體、可移式儲存器的 媒體、以及如硬碟、快閃記憶體、磁碟機記憶體、CD-ROM及其它形式的永久記憶體之儲存裝置，且不應解釋為涵蓋暫時性之標的，例如載波或是訊號。電腦碼的範例包含例如由編譯器產生之機器碼、以及含有較高階編碼、使用直譯器由電腦所執行之檔案。電腦可讀取媒體亦可為由體現於載波且代表由處理器執行之一連串指令之電腦資料信號所傳送的電腦碼。
鎢層被打開(步驟104)。在此範例中，TCP線圈410提供1000watts在13.6MHz的射頻功率。亦提供100V的偏壓，且電漿處理腔室404係設定在10mTorr。晶圓係維持在100℃。包含10sccm之O2、40sccm之Cl2、以及60sccm之NF3、50sccm之惰性氣體的打開氣體係提供至電漿處理腔室404。惰性氣體為在一組既定條件下不發生化學反應的氣體。例如，惰性氣體包含稀有氣體，如氬氣和氖氣。射頻功率將打開氣體轉換為電漿。可替代地，TCP線圈410提供600watts在13.56MHz之射頻功率。亦在100Hz的脈衝頻率提供介於0-850V之脈衝偏壓、偏壓打開15%，且處理腔室404係設定在5mTorr。晶圓係維持在60℃。包含110sccm之CF4、90sccm之O2、和15sccm之NF3的打開氣體係提供至處理腔室。因此，圖3B繪示了根據本發明之實施例中，位於圖3A的晶圓上之鎢層的打開之鎢表面。特別地，圖3B包含基板300、蝕刻停止層302、鎢層304、第一遮罩306、第二遮罩308、第一特徵部側壁310、及第一特徵部底部312。更大致而言，可藉由將鎢層304暴露至打開成份，如全氟化碳(PFC's)、O2、SF6、NF、Cl2等等而打開鎢表面(步驟104)。例如，可藉由提供等量之Cl2和O2而打開晶圓上的鎢層。當O2和Cl2之組合物接觸到鎢(W)表面時，形成打開鎢的揮發性WOCl物種。此鎢層304之打開的結果，是形成受蝕刻之鎢特徵部的側壁310和底部312。
打開之鎢層係受鈍化(步驟108)。特別地，圖2為鈍化一打開之鎢層的更詳細流程圖。在此實施例中，過量的鹵素係從打開之鎢層移除(步驟204)。鹵素可能已在鎢層打開之期間累積。因此，在形成一鈍化層於鎢上之受蝕刻特徵部上之前，可執行預沉積步驟以移除任何因打開處理所產生之過量的自由基。特別地，若Cl2和O2係用以打開鎢，那麼過量的Cl原子可停留在表面上，從而有效地形成改質之鎢表面(WClx)。因 此，預沉積步驟可包含暴露該改質之鎢表面至SO2電漿。SO2之SO自由基可與Cl-自由基反應，以形成揮發性的SOCl。因此，Cl原子可被移除，而將鎢表面恢復至其原始狀態。在此範例中，預沉積步驟包含由TCP線圈410提供1000watts在13.56MHz之射頻功率。亦提供0V之偏壓，且電漿處理腔室404係設定在500mTorr。晶圓係維持在120℃。包含2000sccm之SO2、以及100sccm之惰性氣體的預沉積製備氣體係提供至電漿處理腔室404。射頻功率可將預沉積製備氣體轉換成電漿，或預沉積製備氣體可以氣態形式提供至晶圓。
一旦已從鎢層移除過量的Cl-自由基，矽前驅體係沉積於鎢層上(步驟208)。特別地，矽前驅體係沉積在鎢層中之鎢特徵部的側壁上。矽前驅體係吸附至側壁。特別地，鎢層可暴露至矽前驅體，例如SiCl4。在此範例中，TCP線圈410提供1000watts、在13.56MHz的射頻功率。電漿處理腔室404係設定在50mTorr。晶圓係維持在120℃。包含100sccm之SiCl4的矽前驅體氣體係提供至電漿處理腔室404。特別地，矽前驅體氣體係以氣體形式提供至電漿處理腔室404，以均勻地分佈在整個鎢層的暴露區域。因此，圖3C繪示根據本發明之實施例中，矽前驅體沉積在圖3B的晶圓上之鎢層的打開之鎢表面上。特別地，圖3C包含基板300、蝕刻停止層302、鎢層304、第一遮罩306、第二遮罩308、第一特徵部側壁310、第一特徵部底部312、以及矽前驅體層314。特別地，矽前驅體層314包含已吸附於受蝕刻之鎢表面的暴露區域之SiCl4。
其它可使用之矽前驅體的範例包含SiF4、SiCO4、SiH4、乙矽烷等，或數個矽前驅體之組合物。矽前驅體可被吸附至受蝕刻之鎢特徵部的暴露區域。特別地，可使用氣態分佈使矽前驅體吸附至受蝕刻鎢特徵部的暴露區域，從而使矽前驅體以均勻的方式被吸附。此外，矽前驅體係以氣態形式提供。在數個實施例中，矽前驅體可與惰性氣體，如氦、氬、氮氣等等混合。
此外，矽前驅體係進行氧處理以形成保護層(步驟212)。在氧處理步驟期間，過量的鹵素係由氧處理電漿所清除。因此，氧處理電漿為鹵素清除劑。氧處理電漿亦使被吸附至鎢特徵部的矽前驅體之矽成分 進行氧處理。因此，當矽前驅體已被吸附至受蝕刻之鎢特徵部的暴露區域之表面後，提供氧化電漿。在此範例中，TCP線圈410提供1000watts在13.6MHz的射頻功率。電漿處理腔室404係設定在50mTorr。晶圓係維持在120℃。包含200sccm之SO2以及100sccm之惰性氣體的氧處理氣體係提供至電漿處理腔室404。另外，射頻功率將氧處理氣體轉換成電漿。因此，圖3D繪示根據本發明之實施例中，沉積在圖3C之晶圓上的鎢層之受氧化的矽前驅體。特別地，圖3D包含基板300、蝕刻停止層302、鎢層304、第一遮罩306、第二遮罩308、第一特徵部側壁310、第一特徵部底部312、以及氧處理層316。特別地，圖3D顯示氧處理層316，該氧處理層316係當圖3C之矽前驅體層314使用如SO2的氧處理電漿進行氧處理而產生。
在此範例中，矽前驅體層314為SiCl4。特別地，O自由基將與吸附至受暴露區域之SiClx反應，以形成如SiOx之矽氧化物，其中“x”可有所不同。因此，該氧化電漿氧化該矽前驅體，並亦清除由矽前驅體之氧化反應所產生之過量的Cl-自由基。氧化電漿之清除Cl-自由基的特性防止Cl-自由基形成揮發性蝕刻成分，如WOCl。另外，氧化電漿與吸附在鎢特徵部表面上的矽前驅體相互作用。這使鈍化層可均勻地形成。特別地，由於矽前驅體層係均勻地吸附至受蝕刻鎢特徵部之表面，因此位於吸附點處之所產生的氧化係同樣地均勻。此外，可藉由控制成份的壓力、溫度、及/或劑量以調整SiOx鈍化層之形成。因此，可調整受沉積之膜以幫助負載控制。例如，較厚的膜可沉積在打開/周邊區域中，且較薄的膜可沉積在分離或密集/陣列區域中。此可調整沉積負載有助於實現密集和分離特徵部之間的可調整蝕刻/負載控制。
一旦形成鈍化層後，下一(步驟216)穿透處理可用以將沉積膜從開端清除(步驟112)，從而將其打開以進行後續蝕刻步驟。此穿透處理僅針對開端而不影響側壁，這是因為此處理相當具有方向性。在所討論之實施例中，開端位於受蝕刻之鎢特徵部的底部。然而，在進一步的實施例中，開端可意指期望將特徵部蝕刻於其中之區域。因此，在數個實施例中，開端可形成於不期望受保護之側壁的一部分上。
在此範例中，TCP線圈410提供600watts在13.6MHz之射 頻功率。亦提供850V之偏壓且電漿處理腔室404係設定在10mTorr。晶圓係維持在120℃。包含100sccm之Cl2的穿透氣體係提供至電漿處理腔室404。另外，射頻功率將穿透氣體變換成電漿。因此，圖3E繪示根據本發明之實施例中，圖3D之晶圓上的鎢層之鎢表面上的穿透開口。特別地，圖3E包含基板300、蝕刻停止層302、鎢層304、第一遮罩306、第二遮罩308、第一特徵部側壁310、第一特徵部底部312、以及氧處理層316。如圖3E所示，相較於圖3D，氧處理層316之數個部分已從第一特徵部之底部312移除。特別地，受蝕刻之特徵部的垂直部分(例如，第一特徵部側壁310)已維持受氧處理層316所覆蓋。因此，此等特徵部之這些部分係受保護而不受蝕刻。然而，受蝕刻特徵部之水平部分(例如，第一特徵部底部312)已將氧處理層316移除，以使蝕刻部件加深特徵部。在進一步的實施例中，不需要穿透處理-相反地，在蝕刻時使用增加的偏壓，以控制該蝕刻之方向性以避免蝕刻側壁。
由於開端打開而暴露下方的鎢，且側壁現已受所沉積之SiOx膜保護，所以可繼續以蝕刻化學品(CF4,PFC’s,O2,SF6,NF3,Cl2,COS等)進行蝕刻(步驟116)。使用此週期式沉積/鈍化、穿透、和蝕刻步驟的一系列循環產生可調式側壁輪廓、CD、以及負載控制。可藉由使用如本文所描述之MMP處理，以達成本處理之高產量。
因此，圖3F繪示根據本發明之實施例中，圖3E之晶圓上的鎢層之打開鎢表面上的受蝕刻特徵部。特別地，圖3F包含基板300、蝕刻停止層302、鎢層304、第一遮罩306、第二遮罩308、第二特徵部側壁318和第二特徵部底部320。如圖3F所示，第二特徵部側壁318係比第一特徵部側壁310更長。這是由於在鎢層304之特徵部的深化所致。此外，相較於第一特徵部底部312，第二特徵部底部320已位移而更靠近蝕刻停止層302。這是由鈍化-蝕刻步驟之循環性質所致。特別地，鈍化-蝕刻步驟之循環將一直持續到特徵部之底部到達蝕刻停止層302為止。特別地，會判斷是否已到達蝕刻停止層302(步驟120)。若判斷為已到達蝕刻停止層302，則停止該處理(步驟124)。然而，若判斷為未到達該蝕刻停止層302，則該處理循環回到始於步驟108之鈍化-蝕刻步驟的開始。
在此範例中，TCP線圈410提供600watts在13.6MHz的射頻功率。亦提供100V之偏壓且電漿處理腔室404係設定在10mTorr。晶圓係維持在100℃。包含30sccm之O2、40sccm之Cl2、60sccm之NF3、以及100sccm之惰性氣體的蝕刻氣體係提供至電漿處理腔室404。此外，射頻功率將蝕刻氣體轉換為電漿。圖3G繪示根據本發明之實施例中，吸附至圖3F之晶圓上的受蝕刻鎢層之矽前驅體。特別地，圖3G包含基板300、蝕刻停止層302、鎢層304、第一遮罩306、第二遮罩308、第二特徵部側壁318、第二特徵部底部320、和矽前驅體層314。類似於圖3C所示之結構，矽前驅體係吸附至受蝕刻之鎢特徵部的暴露區域。矽前驅體可吸附於單一層中。可選擇地，矽前驅體可吸附至數個層。因此，第二特徵部側壁318和第二特徵部底部320具有吸附於其中之矽前驅體。
圖3H繪示根據本發明之實施例中，受氧化之矽前驅體，如圖3G所示之受吸附的矽前驅體。特別地，圖3H包含基板300、蝕刻停止層302、鎢層304、第一遮罩306、第二遮罩308、第二特徵部側壁318、第二特徵部底部320、和氧處理層316。特別地，氧處理電漿係提供至該等特徵部。特別地，氧處理電漿為產生自氧來源之電漿。氧來源之一部份為SO2、CO2、COS、及O2。氧處理電漿之作用為將矽前驅體氧化，以及清除由該氧化作用所形成之過量的自由基。因此，鈍化層係形成跨越第二特徵部側壁320和第二特徵部底部318。
圖3I繪示根據本發明之實施例中，圖3H之晶圓上的鎢層之鎢表面的開口。特別地，圖3I包含基板300、蝕刻停止層302、鎢層304、第一遮罩306、第二遮罩308、第二特徵部側壁318、第二特徵部底部320、和氧處理層316。如圖3E所示，特徵部之垂直方向保留了鈍化層，而水平部分則移除鈍化層，以利進一步之蝕刻。
所描述之實施例使鈍化層形成於受蝕刻之鎢特徵部上。特別地，用於在受蝕刻之鎢特徵部上形成鈍化層的鈍化化學品與可用於例如矽之其它材料上的鈍化化學品有所不同。特別地，在本發明之前，一直未有已知可形成鈍化層於受蝕刻之鎢上的鈍化化學品。雖然有用以形成鈍化層於矽上之先前鈍化化學品，所使用之方法並未導致鈍化層形成於受蝕刻 之鎢上。相反地，先前技術的方法利用使用O2進行氧化的SiCl4，此產生過量的Cl-和O自由基，該等過量的Cl-和O自由基與W反應以形成蝕刻鎢的揮發性物種WOCl。因此，為了形成鈍化層於受蝕刻之鎢上，需要能避免形成如WOCl之蝕刻物種的作法。因此，本發明所提出的方法提供一種氧化電漿，該氧化電漿能夠清除可能由矽前驅體的氧化作用所產生之過量的離子，如Cl-。較佳地，MMP處理(鈍化、穿透、及主蝕刻)之第一實施例的步驟非同時進行。相反地，該等步驟係依序執行。另外，MMP處理(鈍化及主蝕刻)之第二實施例的步驟亦非同時進行。相反地，該等步驟係依序執行。
本發明雖已透過數個較佳實施例加以說明，但仍有許多落於本發明範疇內之替換、變更、修改及各種置換均等物。亦應注意有許多實施本發明之方法及裝置的替代性方式。因此欲使以下隨附請求項解釋為包含所有落於本發明之真正精神及範疇內的此替換、變更及各種置換均等物。
104‧‧‧步驟
108‧‧‧步驟
112‧‧‧步驟
116‧‧‧步驟
120‧‧‧步驟
124‧‧‧步驟

Claims (24)

  1. 一種蝕刻位於一蝕刻腔室中之一含鎢層的方法，包含：將一具有含鎢層之基板置於該蝕刻腔室中；提供複數循環，其中每一循環包含：一鈍化階段，以形成一矽氧化物的鈍化層於該含鎢層中之複數特徵部之複數側壁及複數底部上；以及一蝕刻階段，用以蝕刻該含鎢層中之複數特徵部。
  2. 如申請專利範圍第1項之蝕刻位於一蝕刻腔室中之一含鎢層的方法，其中該鈍化階段包含：使一矽前驅體吸附至在該含鎢層中之該等特徵部之該等側壁中；以及暴露該含鎢層至一氧化電漿，該氧化電漿使該矽前驅體氧化、並將該使一矽前驅體吸附至在該含鎢層中之該等特徵部之該等側壁中之步驟所產生的Cl從該等側壁清除。
  3. 如申請專利範圍第2項之蝕刻位於一蝕刻腔室中之一含鎢層的方法，其中該矽前驅體為SiClx，其中x為介於1和4之間的一整數。
  4. 如申請專利範圍第2項之蝕刻位於一蝕刻腔室中之一含鎢層的方法，其中該使一矽前驅體吸附至該等側壁中之步驟包含：提供一包含SiCl4之吸附氣體；使該吸附氣體形成一電漿。
  5. 如申請專利範圍第2項之蝕刻位於一蝕刻腔室中之一含鎢層的方法，其中該矽前驅體係與至少一惰性氣體混合。
  6. 如申請專利範圍第2項之蝕刻位於一蝕刻腔室中之一含鎢層的方法，其中該暴露該含鎢層至一將Cl從該等側壁清除的氧化電漿之步驟包含：提供一包含SO2之清除氣體；以及 使該清除氣體形成一電漿。
  7. 如申請專利範圍第1項之蝕刻位於一蝕刻腔室中之一含鎢層的方法，其中該鈍化層受蝕刻之速度比該含鎢層更慢。
  8. 如申請專利範圍第1項之蝕刻位於一蝕刻腔室中之一含鎢層的方法，其中該複數循環更包含一用於打開該含鎢層的打開階段。
  9. 如申請專利範圍第8項之蝕刻位於一蝕刻腔室中之一含鎢層的方法，其中該打開階段包含暴露該含鎢層至全氟化碳、O2、SF6、NF、及Cl2其中至少一者。
  10. 如申請專利範圍第1項之蝕刻位於一蝕刻腔室中之一含鎢層的方法，其中在每一循環中該蝕刻階段係在該鈍化階段之後。
  11. 一種用以形成一鈍化層於複數受蝕刻之鎢特徵部之複數側壁上的方法，該方法包含：形成複數受蝕刻之特徵部於一晶圓之一鎢層中，該等受蝕刻之特徵部具有複數側壁；吸附一矽前驅體至該等側壁上；以及在該吸附之步驟後，使該吸附至該等側壁上之矽前驅體進行氧處理，其中該矽前驅體係藉由使用含有SO2及O2的一電漿而進行氧處理。
  12. 如申請專利範圍第11項之用以形成一鈍化層於複數受蝕刻之鎢特徵部之複數側壁上的方法，其中該矽前驅體係經鹵化。
  13. 如申請專利範圍第11項之用以形成一鈍化層於複數受蝕刻之鎢特徵部之複數側壁上的方法，其中該電漿清除複數鹵素自由基。
  14. 如申請專利範圍第13項之用以形成一鈍化層於複數受蝕刻之鎢特徵部之複數側壁上的方法，其中該等鹵素自由基係於該矽前驅體之氧處理期間形成。
  15. 一種蝕刻位於一蝕刻腔室中之一含鎢層的方法，包含：將一具有含鎢層之基板置於該蝕刻腔室中；提供複數循環，其中每一循環包含：一鈍化階段，以形成一含矽的鈍化層於該含鎢層中之複數特徵部之複數側壁及複數底部上；以及一蝕刻階段，用以蝕刻該含鎢層中之複數特徵部。
  16. 如申請專利範圍第15項之蝕刻位於一蝕刻腔室中之一含鎢層的方法，其中該鈍化階段包含：使一矽前驅體吸附至在該含鎢層中之該等特徵部之該等側壁中；以及暴露該含鎢層至一氧化電漿，該氧化電漿使該矽前驅體氧化、並將該使一矽前驅體吸附至在該含鎢層中之該等特徵部之該等側壁中之步驟所產生的Cl從該等側壁清除。
  17. 如申請專利範圍第16項之蝕刻位於一蝕刻腔室中之一含鎢層的方法，其中該矽前驅體為SiClx，其中x為介於1和4之間的一整數。
  18. 如申請專利範圍第16項之蝕刻位於一蝕刻腔室中之一含鎢層的方法，其中該使一矽前驅體吸附至該等側壁中之步驟包含：提供一包含SiCl4之吸附氣體；使該吸附氣體形成一電漿。
  19. 如申請專利範圍第16項之蝕刻位於一蝕刻腔室中之一含鎢層的方法，其中該矽前驅體係與至少一惰性氣體混合。
  20. 如申請專利範圍第16項之蝕刻位於一蝕刻腔室中之一含鎢層的方法，其中該暴露該含鎢層至一將Cl從該等側壁清除的氧化電漿之步驟包含：提供一包含SO2之清除氣體；以及使該清除氣體形成一電漿。
  21. 如申請專利範圍第15項之蝕刻位於一蝕刻腔室中之一含鎢層的方法，其中該鈍化層受蝕刻之速度比該含鎢層更慢。
  22. 如申請專利範圍第15項之蝕刻位於一蝕刻腔室中之一含鎢層的方法，其中該複數循環更包含一用於打開該含鎢層的打開階段。
  23. 如申請專利範圍第22項之蝕刻位於一蝕刻腔室中之一含鎢層的方法，其中該打開階段包含暴露該含鎢層至全氟化碳、O2、SF6、NF、及Cl2其中至少一者。
  24. 如申請專利範圍第15項之蝕刻位於一蝕刻腔室中之一含鎢層的方法，其中在每一循環中該蝕刻階段係在該鈍化階段之後。
TW102138945A 2012-10-29 2013-10-28 鎢蝕刻之方法 TWI596669B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261719814P 2012-10-29 2012-10-29
US13/889,282 US9230825B2 (en) 2012-10-29 2013-05-07 Method of tungsten etching

Publications (2)

Publication Number Publication Date
TW201436026A TW201436026A (zh) 2014-09-16
TWI596669B true TWI596669B (zh) 2017-08-21

Family

ID=50547639

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102138945A TWI596669B (zh) 2012-10-29 2013-10-28 鎢蝕刻之方法

Country Status (3)

Country Link
US (2) US9230825B2 (zh)
KR (1) KR102209352B1 (zh)
TW (1) TWI596669B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418869B2 (en) 2014-07-29 2016-08-16 Lam Research Corporation Method to etch a tungsten containing layer
US9633867B2 (en) * 2015-01-05 2017-04-25 Lam Research Corporation Method and apparatus for anisotropic tungsten etching
US9922839B2 (en) 2015-06-23 2018-03-20 Lam Research Corporation Low roughness EUV lithography
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9978610B2 (en) * 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
US20170178899A1 (en) * 2015-12-18 2017-06-22 Lam Research Corporation Directional deposition on patterned structures
US10566211B2 (en) 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals
JP6725176B2 (ja) * 2016-10-31 2020-07-15 株式会社日立ハイテク プラズマエッチング方法
US10950454B2 (en) * 2017-08-04 2021-03-16 Lam Research Corporation Integrated atomic layer passivation in TCP etch chamber and in-situ etch-ALP method
KR102549584B1 (ko) * 2018-03-27 2023-06-30 삼성전자주식회사 메모리 모듈을 포함하는 메모리 시스템, 메모리 모듈, 그리고 메모리 모듈의 동작 방법
CN112640064A (zh) * 2018-08-24 2021-04-09 朗姆研究公司 用于高深宽比蚀刻的含金属钝化
US11257678B2 (en) 2019-04-19 2022-02-22 Hitachi High-Tech Corporation Plasma processing method
US11437230B2 (en) 2020-04-06 2022-09-06 Applied Materials, Inc. Amorphous carbon multilayer coating with directional protection

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992136A (en) * 1987-07-29 1991-02-12 Hitachi, Ltd. Dry etching method
TW200933744A (en) * 2007-11-21 2009-08-01 Lam Res Corp Method of controlling etch microloading for a tungsten-containing layer
US20110244686A1 (en) * 2010-03-31 2011-10-06 Lam Research Corporation Inorganic rapid alternating process for silicon etch

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130852A (ja) * 1993-11-02 1995-05-19 Sony Corp 金属配線材料の形成方法
KR100196109B1 (ko) * 1996-10-16 1999-06-15 정홍준 용접기용 후락스 자동 공급 및 회수장치
US6461974B1 (en) * 2000-10-06 2002-10-08 Lam Research Corporation High temperature tungsten etching process
US6746961B2 (en) * 2001-06-19 2004-06-08 Lam Research Corporation Plasma etching of dielectric layer with etch profile control
US20030092280A1 (en) * 2001-11-09 2003-05-15 Applied Materials, Inc. Method for etching tungsten using NF3 and Cl2
US7247252B2 (en) * 2002-06-20 2007-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of avoiding plasma arcing during RIE etching
US20030235995A1 (en) * 2002-06-21 2003-12-25 Oluseyi Hakeem M. Method of increasing selectivity to mask when etching tungsten or tungsten nitride
TWI293187B (en) * 2005-06-15 2008-02-01 Promos Technologies Inc Gate structure and method for preparing the same
KR101555725B1 (ko) * 2007-11-29 2015-09-25 램 리써치 코포레이션 마이크로로딩을 제어하기 위한 펄스화된 바이어스 플라즈마 프로세스
JP5713808B2 (ja) * 2010-07-09 2015-05-07 東京エレクトロン株式会社 プラズマ処理方法及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992136A (en) * 1987-07-29 1991-02-12 Hitachi, Ltd. Dry etching method
TW200933744A (en) * 2007-11-21 2009-08-01 Lam Res Corp Method of controlling etch microloading for a tungsten-containing layer
US20110244686A1 (en) * 2010-03-31 2011-10-06 Lam Research Corporation Inorganic rapid alternating process for silicon etch

Also Published As

Publication number Publication date
USRE47650E1 (en) 2019-10-15
US9230825B2 (en) 2016-01-05
TW201436026A (zh) 2014-09-16
KR102209352B1 (ko) 2021-01-29
US20140120727A1 (en) 2014-05-01
KR20140056068A (ko) 2014-05-09

Similar Documents

Publication Publication Date Title
TWI596669B (zh) 鎢蝕刻之方法
TWI596671B (zh) 具有混合模式脈動之蝕刻
JP2022506456A (ja) エッチング層をエッチングするための方法
TW201801184A (zh) 蝕刻介電層中之特徵部的方法
TWI609422B (zh) 連續電漿蝕刻程序
TW201820388A (zh) 用於半導體處理之矽基沉積
TW201442108A (zh) 在原處之金屬殘餘物清潔
TWI806871B (zh) 多孔低介電常數介電蝕刻
TW201401364A (zh) 用於平滑側壁快速交替式蝕刻程序之受控氣體混合
KR102139380B1 (ko) 제어된 위글링에 의한 에칭을 위한 방법
TWI786101B (zh) 蝕刻後處理以預防圖案崩塌
US20220375764A1 (en) Method and apparatus for controlling a shape of a pattern over a substrate
TWI591721B (zh) 用以提供介層窗之方法
KR102700803B1 (ko) 탄소 기반 막의 공간적으로 선택적인 애싱 (ashing) 을 사용하여 증착 유도된 CD 불균형을 개선하는 방법
KR20220025891A (ko) 선택적 패시베이션을 위해 타깃 증착 (targeted deposition) 을 사용하여 피처들을 에칭하기 위한 방법
JP2021512502A (ja) アモルファスカーボン層の開孔プロセス
TWI851670B (zh) 蝕刻層的蝕刻方法
TWI843909B (zh) 電漿處理方法及電漿處理設備
KR102626483B1 (ko) 반도체 프로세싱을 위한 실리콘-기반 증착
JP2024156947A (ja) エッチング層をエッチングするための方法
TW202403827A (zh) 快速原子層蝕刻
SG195601A1 (en) Method of tungsten etching
TW201903897A (zh) 用於半導體處理之矽基沉積