TWI591721B - 用以提供介層窗之方法 - Google Patents

用以提供介層窗之方法 Download PDF

Info

Publication number
TWI591721B
TWI591721B TW102127819A TW102127819A TWI591721B TW I591721 B TWI591721 B TW I591721B TW 102127819 A TW102127819 A TW 102127819A TW 102127819 A TW102127819 A TW 102127819A TW I591721 B TWI591721 B TW I591721B
Authority
TW
Taiwan
Prior art keywords
forming
etch layer
patterned
layer
mask
Prior art date
Application number
TW102127819A
Other languages
English (en)
Other versions
TW201413816A (zh
Inventor
郭銘書
李思義
周軼峰
藍恩迪普 斯里瓦斯坦瓦
金泰源
葛瑞 卡麥希
Original Assignee
蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘭姆研究公司 filed Critical 蘭姆研究公司
Publication of TW201413816A publication Critical patent/TW201413816A/zh
Application granted granted Critical
Publication of TWI591721B publication Critical patent/TWI591721B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

用以提供介層窗之方法
本發明有關在半導體晶圓上形成半導體裝置的方法。更具體而言，本發明有關在蝕刻層中蝕刻介層窗。
在形成半導體裝置中，可藉由在蝕刻層中蝕刻介層窗而形成一些裝置。
為達到前述目的並依據本發明之目的，故提供了在蝕刻層中形成介層窗孔洞之方法，蝕刻層係設置於圖案化之有機遮罩下方，圖案化之有機遮罩具有複數圖案化之介層窗孔洞。藉由流入包含H2的處理氣體來處理圖案化之有機遮罩。自處理氣體形成電漿。藉由將圖案化之介層窗孔洞曝露至電漿而使圖案化之介層窗孔洞變圓，以形成圖案化之修圓介層窗孔洞。停止處理氣體的流量。將複數圖案化之修圓介層窗孔洞轉移至蝕刻層中。
在本發明的另一表現形式中，提供了一種在蝕刻層中形成介層窗孔洞的方法，蝕刻層係設置在圖案化之有機遮罩下方，圖案化之有機遮罩具有複數圖案化之介層窗孔洞。處理圖案化之有機遮罩，包含：流入包含H2之處理氣體；自處理氣體形成電漿；藉由將圖案化之介層窗孔洞曝露至電漿而使圖案化之介層窗孔洞變圓，以形成複數圖案化之修圓介層窗孔洞；以及停止處理氣體的流量。將複數圖案化之修圓介層窗孔洞轉移至蝕刻層中。利用圖案化之有機遮罩中的修圓介層窗孔洞，在位於圖案化之有機遮罩下方的含矽遮罩層中蝕開特徵部，包含：提供具有蝕刻劑成份及聚合成份之開孔氣體；使開孔氣體形成為電漿，該電漿經由具有第二CD之 含矽遮罩層而蝕刻特徵部，第二CD小於第一CD的一半，從而在含矽遮罩層中形成圖案；將含矽遮罩層的圖案轉移至設置在含矽遮罩層下方的有機底層；以及將圖案自有機底層轉移至蝕刻層。
以下將在實施方式段落中並配合下列圖式更詳細地敘述本發明的這些及其他特徵。
104、108、112‧‧‧步驟
200‧‧‧堆疊
204‧‧‧基板
208‧‧‧蝕刻層
212‧‧‧有機底層
216‧‧‧含矽遮罩層
220‧‧‧光阻遮罩
224‧‧‧圖案化之介層窗
228、232、236‧‧‧特徵部
304、308‧‧‧虛線圓圈
400‧‧‧電漿處理系統
402‧‧‧電漿反應器
404‧‧‧電漿處理腔室
406‧‧‧電漿電源
408‧‧‧匹配網路
410‧‧‧TCP線圈
412‧‧‧電力窗
414‧‧‧電漿
416‧‧‧偏壓電源
418‧‧‧匹配網路
420‧‧‧電極
424‧‧‧控制器
430‧‧‧氣體源
432‧‧‧第一成份氣體源
434‧‧‧第二成份氣體源
436‧‧‧添加成份氣體源
440‧‧‧氣體入口
442‧‧‧壓力控制閥
444‧‧‧泵
450‧‧‧腔室壁
452‧‧‧脈衝控制器
500‧‧‧電腦系統
502‧‧‧處理器
504‧‧‧顯示裝置
506‧‧‧記憶體
508‧‧‧儲存裝置
510‧‧‧可卸除式儲存裝置
512‧‧‧使用者介面裝置
514‧‧‧通信介面
516‧‧‧通信基礎設施
604、608、612、616‧‧‧步驟
704、708、712‧‧‧步驟
804、812‧‧‧蝕刻層
808、816‧‧‧虛線圓圈
本發明係藉由舉例的方式而非限制的方式於附圖之圖式中加以說明，且其中相似的參考數字表示類似元件，且其中：圖1係本發明之實施例的高階流程圖。
圖2A-E係根據本發明之實施例之堆疊蝕刻的示意橫剖面圖。
圖3A-B係於本發明之實施例期間之光阻遮罩的俯視圖之示意圖。
圖4係可用於本發明之實施例中之電漿處理腔室的示意圖。
圖5係可用以實施本發明之電腦系統的示意圖。
圖6係使有機遮罩介層窗孔洞變圓之步驟的更詳細流程圖。
圖7係本發明之實施例中將修圓之介層窗孔洞轉移至蝕刻層之步驟的更詳細流程圖。
圖8A係具有介層窗孔洞之蝕刻層的俯視圖之示意圖，其中未提供H2處理。
圖8B係具有介層窗孔洞之蝕刻層的俯視圖之示意圖，其中提供了H2處理。
現將參考如附圖所示之本發明的一些較佳實施例來詳細地描述本發明。在以下敘述中，為了提供對本發明的徹底瞭解而提出許多具體細節。然而，對於本領域中具有通常技術者將顯而易見，本發明可在不具有這些具體細節之部份或全部的情形下加以實施。在其他情況下，為了不非必要地混淆本發明，故已不詳細地描述熟知的製程步驟及/或結構。
由於微影解析度的限制，因此在20nm技術之後需要縮小蝕刻所導入之臨界尺寸(CD，critical dimension)以使介層窗圖案化。為達到如此尺寸，可能需要微縮製程。即使有這樣的微縮製程，但用於形成介層窗之微影遮罩圖案可能僅能提供不規則形圖案，而無法提供圓滑的圓形圖案。微影遮罩上的不規則形圖案將被轉移至蝕刻層，並且必須在蝕刻製程前被修正。
圖1係本發明之實施例的高階流程圖。在此實施例中，將基板設置在蝕刻腔室中(步驟104)。較佳地，基板具有設置在圖案化之有機遮罩(例如光阻遮罩)下方的蝕刻層，而圖案化之有機遮罩具有不規則形的圖案化之介層窗。利用預電漿處理來使圖案化之介層窗變圓，以提供修圓之介層窗(步驟108)。利用具有修圓之介層窗的圖案化之有機遮罩來將介層窗蝕刻至蝕刻層中(步驟112)。
範例
在本發明之較佳實施例中，將基板設置在蝕刻腔室中，基板具有矽氧化物之蝕刻層，蝕刻層係設置在有機底層下方，有機底層係設置在含矽抗反射塗層(SiARC)下方，含矽抗反射塗層係設置在193nm光阻的圖案化之有機遮罩下方，圖案化之有機遮罩具有大於40nm之CD的特徵部(步驟104)。圖2A係堆疊200的示意橫剖面圖，堆疊200具有基板204，基板204具有蝕刻層208，蝕刻層208係設置在有機底層212下方，有機底層212係設置在SiARC 216下方，SiARC 216係設置在光阻遮罩220下方，光阻遮罩220具有大於40nm之CD的圖案化之介層窗224。在此範例中，可將一或更多層設置在基板204與蝕刻層208之間、或設置在蝕刻層208與有機底層212之間、或設置在有機底層212與SiARC 216之間。
圖3A係由一微影介層窗形成製程所提供之光阻遮罩220的俯視圖之示意圖。介層窗具有60nm的平均CD。將虛線圓圈304放在圖案化之介層窗224其中之一者上方，由於圖案化之介層窗224偏離虛線圓圈304，因而顯現出圖案化之介層窗224為不規則形。
圖4概要地繪示可用於本發明之實施例之電漿處理系統400的範例。電漿處理系統400包括其中具有由腔室壁450所定義之電漿處理腔室404的電漿反應器402。由匹配網路408所調節之電漿電源406將電力供 應至位於電力窗412附近的TCP線圈410，電力窗412將電力提供至電漿處理腔室404，以在電漿處理腔室404中產生電漿414。TCP線圈(上電源)410可配置成在電漿處理腔室404內產生均勻擴散曲線。例如，TCP線圈410可配置成在電漿414中產生環形電力分佈。電力窗412係設置成將TCP線圈410與電漿處理腔室404隔開，同時允許能量自TCP線圈410傳送至電漿處理腔室404。由匹配網路418所調節之晶圓偏壓電源416將電力提供至電極420，以設定基板204上的偏壓，其中基板204係由電極420所支撐，使得此實施例中的電極420亦為基板支撐件。脈衝控制器452使偏壓產生脈衝。脈衝控制器452可介於匹配網路418與基板支撐件之間、或介於偏壓電源416與匹配網路418之間、或介於控制器424與偏壓電源416之間、或以某種其他配置而使偏壓產生脈衝。控制器424設定電漿電源406及晶圓偏壓電源416的操作點。
電漿電源406及晶圓偏壓電源416可配置成操作在例如13.56MHz、27MHz、2MHz、400kHz、或其組合之特定射頻。電漿電源406及晶圓偏壓電源416可製作成適當大小以便供應一範圍之電力，以達到期望之製程效果。舉例而言，在本發明之實施例中，電漿電源406可供應500至10000瓦之範圍中的電力，以及晶圓偏壓電源416可供應10至2000V之範圍中的偏壓。此外，TCP線圈410及/或電極420可由二或更多次線圈或次電極所組成，其可由單一電源供電或由多數電源供電。
如圖4所示，電漿處理系統400更包括氣體源/氣體供應機構430。氣體源430包括第一成份氣體源432、第二成份氣體源434、及選擇性的添加成份氣體源436。以下將討論各種成份氣體。氣體源432、434、及436係經由氣體入口440與電漿處理腔室404流體連接。可將氣體入口440設置在電漿處理腔室404中任何有利的位置，並可採取任何形式來注入氣體。然而較佳地，氣體入口440可配置成產生「可調」氣體注入曲線，其允許獨立調整流至電漿處理腔室404中之多數區域的各別氣體流量。處理氣體及副產物係經由壓力控制閥442(其係一壓力調節器)及泵444(其亦用以維持電漿處理腔室404內的特定壓力，並且亦提供氣體出口)而自電漿處理腔室404移除。氣體源/氣體供應機構430係由控制器424所控制。蘭姆研究公司(Lam Research Corporation)的Kiyo系統可用以實施本發明之 實施例。
圖5顯示電腦系統500之高階方塊圖，其適合實施用在本發明之實施例中的控制器424。該電腦系統可具有範圍從積體電路、印刷電路板、及小型手持裝置以至於大型超級電腦的許多實體形式。電腦系統500包括一或更多處理器502，且更可包括電子顯示裝置504(用以顯示圖表、文字、和其他資料)、主記憶體506(例如隨機存取記憶體(RAM))、儲存裝置508(例如硬式磁碟機)、可卸除式儲存裝置510(例如光碟機)、使用者介面裝置512(例如鍵盤、觸控螢幕、按鍵、滑鼠、或其他指向裝置等等)、以及通信介面514(例如無線網路介面)。通信介面514允許軟體及資料經由連結而在電腦系統500和外部裝置之間傳輸。此系統也可包含上述裝置/模組所連接之通信基礎設施(communication infrastructure)516(例如通信匯流排、交越帶(cross-over bar)、或網路)。
經由通信介面514傳輸的資訊可為如電子、電磁、光學、或其他能經由傳送信號且可使用電線或電纜、光纖、電話線、行動電話連結、射頻連結、及/或其他通信通道所實施之通信連結而由通信介面514接收之信號的信號形式。藉由如此的通信介面，預期一或更多之處理器502在執行上述方法步驟的過程中，可從網路接收資訊、或可輸出資訊到網路。此外，本發明之方法實施例可僅在此處理器上執行、或可在例如網際網路之網路上連同分享處理之一部分的遠端處理器來執行。
用語「非暫時性電腦可讀媒體」一般用於指示如主記憶體、輔助記憶體、可卸除式儲存器、以及儲存裝置(如硬式磁碟機、快閃記憶體、磁碟機記憶體、CD-ROM、以及其他形式之永久記憶體)之媒體，且不應理解為涵蓋例如載波或信號之短暫性標的物。電腦碼的例子包括：例如由編譯器產生之機器碼、以及由電腦使用直譯器執行的含有較高階編碼之檔案。電腦可讀媒體亦可為藉由體現在載波中之電腦資料信號所傳送並代表被處理器執行之指令序列的電腦碼。
在將基板204設置於電漿處理腔室404中之後，使有機遮罩中的介層窗孔洞變圓(步驟108)。圖6係使有機遮罩介層窗孔洞變圓之步驟的更詳細流程圖。使包含H2之H2處理氣體自氣體源430流入電漿處理腔室404中(步驟604)。使H2處理氣體形成為電漿(步驟608)。將光阻遮罩 220曝露至H2處理電漿，而使遮罩圖案化之介層窗孔洞224縮小且變圓(步驟612)。在修圓步驟完成後，製程停止(在此範例中藉由停止流入H2處理氣體而停止製程)(步驟616)。較佳地，H2處理氣體包含H2。更佳地，H2處理氣體實質上由H2、或H2及惰性稀釋劑(如He)所組成。最佳地，H2處理氣體實質上由H2所組成。
一配方之範例提供10毫托耳的壓力。使100sccm H2和100sccm He之H2處理氣體自氣體源430流入電漿處理腔室404中(步驟604)。將900瓦之RF信號提供至電漿處理腔室以使H2處理氣體形成為電漿(步驟608)。將溫度維持在10℃。在停止H2處理氣體的流量之前，製程維持6秒以使介層窗圖案孔洞變圓(步驟612)。不加偏壓(即偏壓為0)。圖2B係使有機遮罩中的介層窗孔洞變圓後之堆疊200的橫剖面圖。在H2處理之前，如圖2A所示，介層窗孔洞具有CD1之CD。在H2處理之後，如圖2B所示，介層窗孔洞具有CD2之較小CD。
圖3B係使有機遮罩中的介層窗孔洞變圓後之光阻遮罩220的俯視圖之示意圖。介層窗具有62nm的平均CD。將虛線圓圈308放在圖案化之介層窗224其中之一者上方，由於圖案化之介層窗224非常接近圓圈308的形狀，因而顯現出圖案化之介層窗224更加修圓。
將複數圖案化之修圓介層窗孔洞轉移至蝕刻層中，以在蝕刻層中形成介層窗(步驟112)。圖7係本發明之此實施例中將修圓之介層窗孔洞轉移至蝕刻層之步驟的更詳細流程圖。
利用圖案化之有機遮罩在含矽遮罩層中蝕開特徵部(步驟704)，其中在含矽層中蝕開之特徵部具有小於在有機遮罩中之特徵部的CD一半之CD。使開孔氣體流入蝕刻腔室中。在一配方範例中，開孔氣體為15sccm C4F8、60sccm CF4、80sccm N2、及50sccm He。將壓力維持在12毫托耳。使開孔氣體形成為電漿。由TCP線圈提供600瓦的RF，以使開孔氣體形成為電漿。於13.56MHz之RF頻率下，偏壓為195伏特。將製程維持48秒。然後停止開孔製程。
圖2C係利用光阻遮罩220在含矽遮罩層(SiARC)216中將特徵部228蝕開後之堆疊200的示意橫剖面圖。在此範例中，光阻介層窗孔洞的CD(CD2)至少為40nm、以及含矽遮罩層216的特徵部228之底部處 的CD(CD3)不大於18nm，使得含矽遮罩層216的特徵部之底部處的CD小於光阻特徵部之CD的一半。
利用在含矽層中具有縮小CD的特徵部作為遮罩，將具有縮小CD的特徵部蝕刻至有機底層中(步驟708)。用於蝕刻有機底層之配方的範例提供了5毫托耳的壓力。使蝕刻氣體流入腔室中，蝕刻氣體包含20sccm Cl2、50sccm HBr、90sccm O2、及50sccm N2。藉由提供300瓦TCP電力而使蝕刻氣體形成為電漿。提供250伏特的偏壓。將製程維持45秒。
圖2D係將具有縮小CD的特徵部232蝕刻至有機底層212中之後的堆疊200之示意橫剖面圖。在此範例中，光阻特徵部的CD(CD2)至少為40nm、以及有機底層212之特徵部232的CD(CD4)不大於18nm，使得有機底層212之特徵部的CD(CD4)小於H2處理前之光阻遮罩220的圖案化之介層窗224的CD(CD1)的一半。在一些實施例中，於蝕刻有機底層期間或蝕開含矽遮罩層期間，可將光阻遮罩220部份或完全移除，然而，光阻遮罩220顯示CD2。
有機底層212中之縮小CD的特徵部係用以將縮小CD的特徵部蝕刻至蝕刻層208中(步驟712)，其中縮小CD之特徵部的CD小於有機遮罩中之特徵部的CD的一半。
在用以蝕刻該蝕刻層208(在此實施例中為矽氧化物)之配方的範例中，提供了3毫托耳的壓力。使包含90sccm CF4及45sccm CHF3的蝕刻氣體流入腔室中。藉由提供600瓦TCP電力而使蝕刻氣體形成為電漿。提供160伏特的偏壓。將製程維持42秒。
圖2E係將具有縮小CD的特徵部236蝕刻至蝕刻層208中之後的堆疊200之示意橫剖面圖。在此範例中，光阻特徵部的CD(CD2)至少為40nm、以及蝕刻層208之特徵部236的CD(CD5)不大於18nm，使得蝕刻層208之特徵部的CD(CD5)小於H2處理前之光阻遮罩220的圖案化之介層窗224的CD(CD1)的一半。在一些實施例中，於蝕開含矽遮罩層期間、或蝕刻有機底層期間、或蝕刻蝕刻層期間，可將光阻遮罩220部份或完全移除，然而，光阻遮罩220顯示CD2。
目前的習知微影技術提供具有約40nm或60nm的CD之光阻特徵部。使用如此製程之介層窗圖案提供不規則形之介層窗特徵部。本 發明之實施例允許如此之光阻特徵部提供小至12nm到18nm、具有修圓之介層窗孔洞的蝕刻層特徵部。本發明的一些實施例提供微縮，使得縮小之CD小於原CD的三分之一，例如可將60nm光阻遮罩特徵部於含矽遮罩層的底部處縮小到18nm。
在不受到理論束縛的情況下，據信偏壓脈衝之工作週期的關閉部份導致淨聚合物沉積(其導致變斜(tapering))，而偏壓脈衝之工作週期的開啟部份導致聚合物沉積的淨移除或減少聚合物沉積。工作週期關閉的百分率越長，則蝕刻越斜。因此，增長關閉的工作週期導致斜度增加，故可利用工作週期來控制蝕刻斜度。
已發現H2處理以提供更圓的介層窗孔洞。圖8A係具有介層窗孔洞236之蝕刻層804的俯視圖之示意圖，其中未提供H2處理。介層窗孔洞的平均CD量測為17nm。將虛線圓圈808放在圖案化之介層窗236其中之一者上方，由於圖案化之介層窗236偏離虛線圓圈808，因而顯現出圖案化之介層窗236為不規則形。圖8B係具有介層窗孔洞236之蝕刻層812的俯視圖之示意圖，其中提供了H2處理。介層窗孔洞的平均CD量測為17nm。將虛線圓圈816放在圖案化之介層窗236其中之一者上方，由於圖案化之介層窗236非常接近圓圈816的形狀，因而顯現出圖案化之介層窗236更加修圓。藉由H2 PPT之微影遮罩介層窗孔洞形狀的改善可轉移至蝕刻層中之介層窗孔洞的形狀。
較佳地，H2處理並不蝕刻或剝除有機遮罩或底層。因此，在H2處理期間，不使用偏壓、或使用低偏壓。較佳地，偏壓為0至100伏特之間。更佳地，偏壓為0至50伏特之間。最佳地，偏壓為0伏特。此外，於H2處理期間使用例如小於1500瓦的低功率來形成電漿。
較佳地，蝕刻層為介電層。較佳地，H2處理氣體不含鹵素。較佳地，H2處理氣體包含H2。更佳地，H2處理氣體實質上由H2、或H2及惰性稀釋劑(如He)所組成。最佳地，H2處理氣體實質上由H2所組成。
較佳地，H2處理以及將介層窗圖案從有機遮罩轉移至蝕刻層中的步驟係於同一腔室中原位完成。由於H2處理以及後續圖案轉移步驟係藉由使用電漿之乾製程加以執行，故所有製程可在同一電漿處理腔室中執行。
雖然已就一些較佳實施例對本發明加以說明，惟仍有落於本發明之範圍內的修改、變化、置換、及各種替代相等者。亦應注意有許多實施本發明之方法及設備的替代方式。因此欲使以下隨附之申請專利範圍被理解成包括所有落於本發明之真正精神及範圍內的此類修改、變化、置換、及各種替代相等者。
104、108、112‧‧‧步驟

Claims (16)

  1. 一種在蝕刻層中形成介層窗孔洞的方法，該蝕刻層係設置在圖案化之有機遮罩下方，該圖案化之有機遮罩具有複數具有第一CD的圖案化之介層窗孔洞，該方法包含：處理該圖案化之有機遮罩，包含：流入包含H2之處理氣體；自該處理氣體形成電漿；藉由將該等圖案化之介層窗孔洞曝露至該電漿而使該等圖案化之介層窗孔洞變圓，以形成複數圖案化之修圓介層窗孔洞；以及停止該處理氣體的流量；以及將該複數圖案化之修圓介層窗孔洞轉移至該蝕刻層中，包含：利用該圖案化之有機遮罩中的該等修圓介層窗孔洞，在位於該圖案化之有機遮罩下方的含矽遮罩層中蝕開特徵部，包含：提供具有蝕刻劑成份及聚合成份之開孔氣體；以及使該開孔氣體形成為電漿，該電漿經由具有第二CD之該含矽遮罩層而蝕刻特徵部，該第二CD小於該第一CD的一半，從而在該含矽遮罩層中形成圖案；將該含矽遮罩層的圖案轉移至設置在該含矽遮罩層下方的有機底層；以及將圖案自該有機底層轉移至該蝕刻層。
  2. 如申請專利範圍第1項之在蝕刻層中形成介層窗孔洞的方法，其中使用低偏壓來形成電漿。
  3. 如申請專利範圍第2項之在蝕刻層中形成介層窗孔洞的方法，其中該處理氣體不含鹵素。
  4. 如申請專利範圍第2項之在蝕刻層中形成介層窗孔洞的方法，其中該處理氣體實質上由He及H2所組成。
  5. 如申請專利範圍第2項之在蝕刻層中形成介層窗孔洞的方法，其中該處理氣體實質上由H2所組成。
  6. 如申請專利範圍第5項之在蝕刻層中形成介層窗孔洞的方法，其中使用不大於1500瓦之RF電力來形成電漿。
  7. 如申請專利範圍第6項之在蝕刻層中形成介層窗孔洞的方法，其中該低偏壓為0至100伏特之間。
  8. 如申請專利範圍第6項之在蝕刻層中形成介層窗孔洞的方法，其中該低偏壓為0至50伏特之間。
  9. 如申請專利範圍第6項之在蝕刻層中形成介層窗孔洞的方法，其中該低偏壓為0伏特。
  10. 如申請專利範圍第9項之在蝕刻層中形成介層窗孔洞的方法，更包含：於處理該圖案化之有機遮罩前，將具有該蝕刻層及圖案化之有機遮罩的晶圓設置在處理腔室中，其中所有步驟皆原位完成；以及於蝕刻該蝕刻層後，自該處理腔室移開該晶圓。
  11. 如申請專利範圍第2項之在蝕刻層中形成介層窗孔洞的方法，其中該低偏壓為0至100伏特之間。
  12. 如申請專利範圍第2項之在蝕刻層中形成介層窗孔洞的方法，其中該低偏壓為0至50伏特之間。
  13. 如申請專利範圍第2項之在蝕刻層中形成介層窗孔洞的方法，其中該低偏壓為0伏特。
  14. 如申請專利範圍第1項之在蝕刻層中形成介層窗孔洞的方法，更包含： 於處理該圖案化之有機遮罩前，將具有該蝕刻層及圖案化之有機遮罩的晶圓設置在處理腔室中，其中所有步驟皆原位完成；以及於蝕刻該蝕刻層後，自該處理腔室移開該晶圓。
  15. 如申請專利範圍第1項之在蝕刻層中形成介層窗孔洞的方法，其中自該處理氣體形成電漿的步驟使用小於50伏特的偏壓。
  16. 如申請專利範圍第15項之在蝕刻層中形成介層窗孔洞的方法，其中該處理氣體實質上由H2、或He及H2所組成。
TW102127819A 2012-08-03 2013-08-02 用以提供介層窗之方法 TWI591721B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/566,934 US8999184B2 (en) 2012-08-03 2012-08-03 Method for providing vias

Publications (2)

Publication Number Publication Date
TW201413816A TW201413816A (zh) 2014-04-01
TWI591721B true TWI591721B (zh) 2017-07-11

Family

ID=50025907

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102127819A TWI591721B (zh) 2012-08-03 2013-08-02 用以提供介層窗之方法

Country Status (3)

Country Link
US (1) US8999184B2 (zh)
KR (1) KR102148036B1 (zh)
TW (1) TWI591721B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059116B2 (en) * 2007-11-29 2015-06-16 Lam Research Corporation Etch with pulsed bias
JP6063264B2 (ja) * 2012-09-13 2017-01-18 東京エレクトロン株式会社 被処理基体を処理する方法、及びプラズマ処理装置
JP6489483B2 (ja) * 2016-03-09 2019-03-27 パナソニックＩｐマネジメント株式会社 プラズマ処理方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363271B1 (ko) * 2000-06-12 2002-12-05 주식회사 동진쎄미켐 포토레지스트 리무버 조성물
US6723654B2 (en) * 2001-03-30 2004-04-20 Taiwan Semiconductor Manufacturing Co., Ltd Method and apparatus for in-situ descum/hot bake/dry etch photoresist/polyimide layer
US6811956B1 (en) 2002-06-24 2004-11-02 Advanced Micro Devices, Inc. Line edge roughness reduction by plasma treatment before etch
US7053003B2 (en) 2004-10-27 2006-05-30 Lam Research Corporation Photoresist conditioning with hydrogen ramping
JP4492949B2 (ja) 2004-11-01 2010-06-30 ルネサスエレクトロニクス株式会社 電子デバイスの製造方法
US7202176B1 (en) * 2004-12-13 2007-04-10 Novellus Systems, Inc. Enhanced stripping of low-k films using downstream gas mixing
US7276450B2 (en) * 2005-11-01 2007-10-02 International Business Machines Corporation Etching processes using C4F8 for silicon dioxide and CF4 for titanium nitride
US7998872B2 (en) * 2008-02-06 2011-08-16 Tokyo Electron Limited Method for etching a silicon-containing ARC layer to reduce roughness and CD
US20090291562A1 (en) * 2008-05-20 2009-11-26 Lam Research Corporation Helium descumming
US8298958B2 (en) 2008-07-17 2012-10-30 Lam Research Corporation Organic line width roughness with H2 plasma treatment

Also Published As

Publication number Publication date
US8999184B2 (en) 2015-04-07
KR20140018818A (ko) 2014-02-13
US20140038419A1 (en) 2014-02-06
TW201413816A (zh) 2014-04-01
KR102148036B1 (ko) 2020-08-26

Similar Documents

Publication Publication Date Title
TWI596671B (zh) 具有混合模式脈動之蝕刻
TWI596669B (zh) 鎢蝕刻之方法
TWI609422B (zh) 連續電漿蝕刻程序
CN107919264B (zh) 有关有机掩模的用于选择性地蚀刻氧化硅的方法
TW201442108A (zh) 在原處之金屬殘餘物清潔
US9059116B2 (en) Etch with pulsed bias
KR102070459B1 (ko) 평활 측벽의 급속 교번 에칭 프로세스를 위한 제어된 가스 혼합
KR101919641B1 (ko) 높은 에칭 레이트를 제공하기 위한 방법
TWI591721B (zh) 用以提供介層窗之方法
KR102139380B1 (ko) 제어된 위글링에 의한 에칭을 위한 방법
TWI786101B (zh) 蝕刻後處理以預防圖案崩塌
TWI630653B (zh) 具有預蝕刻暫態調節之蝕刻過程
US9711359B2 (en) Shadow trim line edge roughness reduction
WO2021003224A1 (en) Method for etching features using a targeted deposition for selective passivation
TW201828360A (zh) 高深寬比蝕刻
TW201413811A (zh) 用於縮小及調整溝槽／通孔臨界尺寸之方法
KR102626483B1 (ko) 반도체 프로세싱을 위한 실리콘-기반 증착