JP6063264B2 - 被処理基体を処理する方法、及びプラズマ処理装置 - Google Patents

被処理基体を処理する方法、及びプラズマ処理装置 Download PDF

Info

Publication number
JP6063264B2
JP6063264B2 JP2013004786A JP2013004786A JP6063264B2 JP 6063264 B2 JP6063264 B2 JP 6063264B2 JP 2013004786 A JP2013004786 A JP 2013004786A JP 2013004786 A JP2013004786 A JP 2013004786A JP 6063264 B2 JP6063264 B2 JP 6063264B2
Authority
JP
Japan
Prior art keywords
gas
upper electrode
plasma
layer
mounting table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013004786A
Other languages
English (en)
Other versions
JP2014075567A (ja
Inventor
嘉英 木原
嘉英 木原
広実 望月
広実 望月
昌伸 本田
昌伸 本田
誠也 川又
誠也 川又
憲 小林
小林　　憲
亮一 吉田
亮一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013004786A priority Critical patent/JP6063264B2/ja
Priority to KR1020157006406A priority patent/KR102147822B1/ko
Priority to US14/427,780 priority patent/US9583361B2/en
Priority to PCT/JP2013/074542 priority patent/WO2014042192A1/ja
Priority to TW102132895A priority patent/TWI587387B/zh
Publication of JP2014075567A publication Critical patent/JP2014075567A/ja
Application granted granted Critical
Publication of JP6063264B2 publication Critical patent/JP6063264B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

本発明の実施形態は、被処理基体を処理する方法、及びプラズマ処理装置に関するものである。
半導体デバイスの製造プロセスにおいては、被エッチング層に対して所望の形状、例えば、溝や穴を形成するために、マスクを用いて被エッチング層がエッチングされる。被エッチング層のエッチングには、従来からレジストマスクが用いられている。しかしながら、レジストマスクは、被エッチング層用のエッチャントガス又はそのプラズマに対する耐性が低く、被エッチング層のエッチングが終了するまでパターンを維持することができないことがある。
そこで、エッチングによりレジストマスクのパターンをハードマスク層に転写することで形成されるハードマスクを用いて、被エッチング層のエッチングを行う方法が用いられるようになっている。この方法においても、レジストマスクは、ハードマスクの形成時にハードマスク層用のエッチャントガス又はそのプラズマに曝される。したがって、レジストマスクには、ハードマスク層用のエッチャントガス及びそのプラズマに対する耐性、即ち、エッチング耐性が必要である。
レジストマスクのエッチング耐性を高めるために、ハードマスク層のエッチングに先立って、レジストマスクを水素の活性種に曝し、レジストマスクを硬化させるキュア処理が従来から用いられている。このようなキュア処理については、特許文献１に記載されている。
特開２００７−１８９１５３号公報
半導体デバイスの製造においては、被処理基体に形成される形状は益々微細化される傾向にある。また、被処理基体の全領域において形成される形状の寸法バラツキを低減させることが必要である。
そのためには、レジストマスクの寸法精度を向上させ、更に、ハードマスクに対するレジストマスクのパターンの転写精度を向上させる必要がある。
本発明の一側面は、被処理基体を処理する方法に関する。被処理基体は、被エッチング層、当該被エッチング層上に設けられたハードマスク層、及び、当該ハードマスク層上に設けられたレジストマスクを有する。この方法は、（ａ）処理容器内に設けられた載置台上に被処理基体を載置した状態で、処理容器内において水素含有ガスのプラズマを励起することにより発生する水素の活性種にレジストマスクを曝す工程と、（ｂ）水素の活性種によりレジストマスクを曝す前記工程の後に、処理容器内おいてエッチャントガスのプラズマを励起して、ハードマスク層をエッチングする工程と、を含む。水素含有ガスのプラズマ及びエッチャントガスのプラズマは、上部電極にプラズマ励起用の高周波電力を印加して、上部電極と当該上部電極に対面配置された前記載置台を構成する下部電極との間に高周波電界を発生させることにより励起される。この方法では、ハードマスク層をエッチングする前記工程（ｂ）における上部電極と載置台との間の距離が、水素の活性種にレジストマスクを曝す前記工程（ａ）における上部電極と載置台との間の距離よりも大きく設定される。
この方法の工程（ａ）では、水素の活性種にレジストマスクが曝されることにより、レジストマスクを改質、即ち硬化させることが可能である。また、レジストマスクが水素の活性種に曝されると、当該レジストマスクの側鎖が切断される結果、レジストマスクの寸法精度、例えば、ＬＷＲ（Ｌｉｎｅ Ｗｉｄｔｈ Ｒｏｕｇｈｎｅｓｓ）、ＬＥＲ（Ｌｉｎｅ Ｅｄｇｅ Ｒｏｕｇｈｎｅｓｓ）及びＳＷＲ（Ｓｐａｃｅ Ｗｉｄｔｈ Ｒｏｕｇｈｎｅｓｓ）が向上する。一方で、レジストマスクを水素含有ガスのプラズマに長時間曝すと、レジストマスクの厚みが低減する。これは、レジストマスクの構成材料の主鎖にもダメージが発生することが原因であるものと推測される。本方法では、上部電極と載置台と間の距離を比較的短くした状態で工程（ａ）を実施することにより、レジストマスクをプラズマの発生領域に近づけることが可能である。その結果、レジストマスクをより多くの水素の活性種に曝すことができ、短時間でレジストマスクに対するキュア処理を実施することができる。したがって、本方法では、キュア処理（工程（ａ））の終了時に維持されるレジストマスクの厚みが大きくなり、ハードマスク層のエッチング時にレジストマスクを長く維持することが可能となる。
また、本方法では、ハードマスク層をエッチングする際に上部電極と載置台との間の距離を比較的大きく設定することにより、被処理基体をプラズマの拡散領域において処理することができる。一実施形態においては、被処理基体をプラズマの拡散領域に配置するために上部電極と載置台との間の距離は、例えば、載置台の上面におけるペクレ数が１以下となるように設定され得る。このようにプラズマの拡散領域においてハードマスク層をエッチングすることにより、レジストマスクのパターンを高精度にハードマスク層に転写することができ、また、被処理基体の全領域におけるハードマスクのパターンの寸法バラツキを低減させることが可能となる。なお、拡散領域においてハードマスク層をエッチングすることにより、ハードマスク層のエッチングに要する時間は長くなるが、上述したように、レジストマスクに対するキュア処理の処理時間を短くすることができるので、ハードマスク層のエッチングの長時間化の影響は、小さくなる。
一実施形態においては、被処理基体を処理する方法は、（ｃ）ハードマスク層をエッチングする工程によりハードマスク層から形成されたハードマスクを用いて、被エッチング層をエッチングする工程を更に含む。この実施形態の方法においては、ハードマスクは、ＴｉＮから構成されており、被エッチング層をエッチングする工程（ｃ）において、処理容器内においてフルオロカーボン系ガスのプラズマを生成する。工程（ｃ）においては、被エッチング層をエッチングする工程（ｃ）における上部電極と載置台との間の距離が、ハードマスク層をエッチングする工程（ｂ）における上部電極と載置台との間の距離よりも短くてもよい。
一実施形態においては、被処理基体を処理する方法は、水素の活性種にレジストマスクを曝す工程（ａ）中に、又は、水素の活性種に前記レジストマスクを曝す工程（ａ）とハードマスク層をエッチングする工程（ｂ）との間に、上部電極に負の直流電圧を印加する工程（ｄ）を更に含んでもよい。この実施形態では、処理容器内の正イオンが上部電極に衝突することにより当該上部電極から二次電子が放出される。このように放出された二次電子がレジストマスクに照射されることにより、レジストマスクが更に改質され得る。また、一実施形態においては、上部電極はシリコンを含有していてもよい。この実施形態によれば、上部電極から放出されるシリコンによりレジストマスクの表面が保護される。
一実施形態においては、被エッチング層をエッチングする工程（ｃ）において、上部電極に負の直流電圧が印加されてもよい。この実施形態によれば、フッ素の活性種が上部電極の構成材料と反応することで、処理容器内のフッ素の活性種の量が低下する。これにより、ＴｉＦから構成されたハードマスクのエッチングレートが低下し、その結果、被エッチング層とハードマスクとの間のエッチング選択比を向上させることが可能となり得る。一実施形態においては、上部電極はシリコンを含有していてもよい。
本発明の別の側面に係るプラズマ処理装置は、処理容器、載置台、上部電極、駆動機構、高周波電源、ガス供給系、及び制御部を備えている。載置台は、下部電極を有し、処理容器内に配置されている。上部電極は、下部電極と対面配置されている。駆動機構は、載置台を、上部電極と下部電極とが配列された方向に移動させる。高周波電源は、上部電極にプラズマ励起用の高周波電力を印加する。ガス供給系は、処理容器内に水素含有ガス及びエッチャントガスを供給する。制御部は、駆動機構及びガス供給系を制御する。制御部は、（１）駆動機構に、上部電極と載置台との間の距離を第１の距離に設定させ、ガス供給系に水素含有ガスを供給させて、水素含有ガスのプラズマを発生させ、次いで、（２）駆動機構に、上部電極と載置台との間の距離を第１の距離よりも大きい第２の距離に設定させ、ガス供給系にエッチャントガスを供給させて、エッチャントガスのプラズマを発生させる。このプラズマ処理装置によれば、上部電極と載置台と間の距離を比較的短くした状態で上述の工程（ａ）を実施してレジストマスクを処理することができる。また、上部電極と載置台との間の距離を比較的大きく設定した状態で、上述の工程（ｂ）を実施することができる。
一実施形態においては、ガス供給系は、フルオロカーボン系ガスを更に供給してもよく、制御部は、エッチャントガスのプラズマを発生させた後に、駆動機構に、上部電極と載置台との間の距離を第２の距離よりも短い距離に設定させ、ガス供給系にフルオロカーボン系ガスを供給させて、フルオロカーボン系ガスのプラズマを発生させてもよい。この実施形態のプラズマ処理装置によれば、上述の工程（ｃ）を実施することができる。
一実施形態においては、プラズマ処理装置は、上部電極に接続されており、負の直流電圧を発生する直流電源を更に備えてもよい。この実施形態において、制御部は、水素含有ガスのプラズマを発生させている期間中に、又は、水素含有ガスのプラズマを発生させた後且つエッチャントガスのプラズマを発生させる前に、上部電極に負の直流電圧を印加するように直流電源を制御してもよい。これにより、上部電極から発生する二次電子を用いてレジストマスクを改質することが可能となる。また、制御部は、フルオロカーボン系ガスのプラズマを発生させている期間中に、上部電極に負の直流電圧を印加するように直流電源を制してもよい。これにより、フッ素の活性種の量を低減させることが可能となる。また、上部電極は、シリコンを含有していてもよい。上部電極がシリコンで構成されている形態によれば、上部電極から発生するシリコンにより、レジストマスクを保護することが可能となる。また、上部電極のシリコンがフッ素の活性種と反応することにより、処理容器以内のフッ素の活性種の量を低減させることが可能となる。
以上説明したように、本発明の種々の側面及び実施形態によれば、レジストマスクの寸法精度を向上させ、更に、ハードマスクに対するレジストマスクのパターンの転写精度を向上させることが可能な被処理基体の処理方法及びプラズマ処理装置が提供される。
一実施形態に係るプラズマ処理装置を概略的に示す図である。 図１に示すパワー調整回路４０の一例を示す図である。 図１に示すがガス供給部ＧＳの一例を示す図である。 被処理基体の一例を示す断面図である。 一実施形態に係る被処理基体の処理方法を示す流れ図である。 工程Ｓ１における処理容器内の状態を示す図である。 工程Ｓ１を説明するための図である。 工程Ｓ２を説明するための図である。 工程Ｓ３を説明するための図である。 載置台と上部電極の間の距離とレジデンスタイムの関係を示す図である。 工程Ｓ３の処理が施された被処理基体を示す図である。 工程Ｓ３の処理が施された被処理基体を示す図である。 工程Ｓ３の処理が施された被処理基体を示す図である。 工程Ｓ３の処理が施された被処理基体を示す図である。 工程Ｓ４の処理が施された被処理基体を示す図である。 工程Ｓ４を説明するための図である。 実験例１及び実験例２の結果を示す図である。 実験例３及び実験例４の結果を示す図である。 実験例５及び実験例６の結果を示す図である。 ハードマスクの断面形状と共に実験例８及び９の評価方法を示す図である。 プラズマＣＶＤ法による、レジストマスクに対する保護膜の形成について説明するための図である。 一実施形態に係る方法におけるＰＶＤ法による、レジストマスクに対する保護膜の形成について説明するための図である。 実験例１３及び１４の処理後の被処理基体ＷのＴＥＭ像におけるレジストマスクＰＲＭ及び保護膜ＰＦの輪郭を示す図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
まず、一実施形態に係るプラズマ処理装置について説明する。図１は、一実施形態に係るプラズマ処理装置を概略的に示す図であり、当該プラズマ処理装置の断面を示している。図１に示すプラズマ処理装置１０は、平行平板型のプラズマ処理装置である。
プラズマ処理装置１０は、処理容器１２を備えている。処理容器１２は、その内部空間として処理空間Ｓを画成している。処理容器１２は、軸線Ｚに沿って上下方向に延在する略筒形状の側壁１２ａを有している。この側壁１２ａには、被処理基体（基板）Ｗの搬入出口を開閉するゲートバルブが設けられている。
処理容器１２内には載置台１４が設けられている。載置台１４は、基台１６及び静電チャック１８を有している。基台１６は、略円盤形状を有しており、導電性を有している。基台１６は、下部電極を構成しており、例えばアルミニウムから構成され得る。
基台１６には、給電棒２２及び整合器２４を介して高周波電源２０が接続されている。高周波電源２０は、イオン引き込み用の所定の高周波数（例えば、２ＭＨｚ〜２７ＭＨｚ）の高周波電力（即ち、高周波バイアス電力）を下部電極、即ち、基台１６に印加する。
静電チャック１８は、基台１６の上面に設けられている。静電チャック１８は、略円盤形状の部材であり、絶縁層１８ａ、及び給電層１８ｂを有している。絶縁層１８ａは、セラミック等の絶縁体から構成された膜である。給電層１８ｂは、絶縁層１８ａの内層として形成された導電性の膜である。給電層１８ｂには、スイッチＳＷ１を介して直流電源２８が接続されている。直流電源２８から給電層１８ｂに直流電圧が与えられると、クーロン力が発生し、当該クーロン力によって被処理基体Ｗが静電チャック１８上に吸着保持される。
一実施形態においては、基台１６は、静電チャック１８の熱を吸熱して、静電チャック１８を冷却する機能を有し得る。具体的に、基台１６の内部には、冷媒流路１６ｐが形成されている。冷媒流路１６ｐには、冷媒入口配管、冷媒出口配管が接続されており、これ冷媒入口配管及び冷媒出口配管は、チラーユニット２６に接続されている。冷媒は、チラーユニット２６から冷媒入口配管を介して冷媒流路１６ｐに供給され、冷媒流路１６ｐから冷媒出口配管を介してチラーユニット２６に戻るよう、循環する。載置台１４は、冷媒流路１６ｐの中に適宜の冷媒、例えば冷却水等を循環させることによって、基台１６及び静電チャック１８を所定の温度に制御可能になっている。
一実施形態においては、静電チャック１８と基台１６との間に、加熱素子であるヒータＨＴが設けられていてもよい。図１に示す例では、ヒータＨＴは、ヒータＨＴ１及びヒータＨＴ２を含んでいる。これらヒータＨＴ１及びＨＴ２は、ヒータ電源ＨＰに接続されている。ヒータＨＴ１は、軸線Ｚを囲むよう環状に延在しており、静電チャック１８の中央を含む中央領域を加熱して、被処理基体Ｗの中央を含む中央領域を加熱する。また、ヒータＨＴ２は、ヒータＨＴ１の外側において軸線Ｚを囲むよう環状に延在している。ヒータＨＴ２は、静電チャック１８の中央領域よりも外側の領域、即ち、静電チャック１８のエッジを含むエッジ領域を加熱して、被処理基体Ｗのエッジを含むエッジ領域を加熱する。かかるヒータＨＴによれば、被処理基体Ｗの温度を、当該被処理基体Ｗの中心に対して放射方向に位置する複数の領域ごとに、制御することができる。
また、プラズマ処理装置１０は、ガス供給ライン３０、及び伝熱ガス供給部３２を更に備え得る。伝熱ガス供給部３２は、ガス供給ライン３０に接続されている。ガス供給ライン３０は、静電チャック１８の上面まで延びて、当該上面において環状に延在している。伝熱ガス供給部３２は、例えばＨｅガスといった伝熱ガスを、静電チャック１８の上面と被処理基体Ｗとの間に供給する。
プラズマ処理装置１０は、更に、上部電極３４を備えている。上部電極３４は、軸線Ｚ方向において下部電極、即ち、基台１６の上方に設けられており、処理空間Ｓを介して下部電極と対面配置されている。一実施形態においては、図１に示すように、上部電極３４は、処理容器１２の上部開口を閉じるように設けられ得る。
一実施形態においては、上部電極３４は、内側電極部３４ａ及び外側電極部３４ｂを含み得る。内側電極部３４ａは、電極板３４ａ１及び電極支持体３４ａ２を含んでいる。電極板３４ａ１は、導電性を有する部材であり、一実施形態においては、シリコンから構成されている。電極板３４ａ１は、略円盤形状を有しており、その中心軸線が軸線Ｚに一致するように設けられている。電極支持体３４ａ２は、導電性を有しており、例えば、アルミニウムから構成されている。電極支持体３４ａ２は、電極板３４ａ１を支持している。
外側電極部３４ｂは、電極板３４ｂ１及び電極支持体３４ｂ２を含んでいる。電極板３４ｂ１は、導電性を有する部材であり、一実施形態においては、シリコンから構成されている。電極板３４ｂ１は、電極板３４ａ１の外側において軸線Ｚ中心に環状に延在している。電極支持体３４ｂ２は、導電性を有しており、例えば、アルミニウムから構成されている。電極支持体３４ｂ２は、電極支持体３４ａ２の外側において軸線Ｚ中心に環状に延在しており、電極板３４ｂ１を支持している。この外側電極部３４ｂと内側電極部３４ａとの間には、絶縁部材３６ａが介在しており、また、外側電極部３４ｂと処理容器１２の上部との間には別の絶縁部材３６ｂが介在している。
一実施形態においては、内側電極部３４ａは配線ＣＬ１を介して、外側電極部３４ｂは配線ＣＬ２を介して、パワー調整回路４０に接続され得る。このパワー調整回路４０には、整合器４２を介して高周波電源４４が接続されている。高周波電源４４は、プラズマ励起用の所定の高周波数（例えば、２７ＭＨｚ以上）の高周波電力を上部電極３４に供給する。
図２は、図１に示すパワー調整回路４０の一例を示す図である。図２に示すように、パワー調整回路４０は、インダクタ４０ａ及び４０ｂ、並びに、キャパシタ４０ｃ及び４０ｄを有し得る。整合器４２からパワー調整回路４０に延びる配線は、ノードＮ１においてパワー調整回路４０に接続している。このノードＮ１には、インダクタ４０ａの一端が接続しており、インダクタ４０ａの他端は配線ＣＬ２に接続している。また、ノードＮ１には、インダクタ４０ａと並列にキャパシタ４０ｃの一端が接続している。このノードＮ１には、更に、インダクタ４０ｂと可変キャパシタ４０ｄの直列回路の一端が接続している。キャパシタ４０ｃの他端、及び、インダクタ４０ｂと可変キャパシタ４０ｄの直列回路の他端は、ノードＮ２に接続しており、当該ノードＮ２には配線ＣＬ１が接続している。
このパワー調整回路４０によれば、可変キャパシタ４０ｄのキャパシタンスを調整することにより、高周波電源４４から供給されて内側電極部３４ａに供給される高周波電力のパワーを調整することができ、また、高周波電源４４から供給されて外側電極部３４ｂに供給される高周波電力のパワーを調整することができる。これにより、内側電極部３４ａの下方におけるプラズマの密度と外側電極部３４ｂの下方におけるプラズマ密度とを相対的に調整することができる。その結果、被処理基体Ｗの中央領域の処理速度とエッジ領域の処理速度とを相対的に調整することが可能となる。
再び図１を参照する。一実施形態においては、内側電極部３４ａにはスイッチＳＷ２を介して直流電源４５が接続されている。直流電源４５は、スイッチＳＷ２が閉状態にあるときに、内側電極部３４ａに負の直流電圧を印加する。
また、プラズマ処理装置１０では、上部電極３４は、シャワーヘッドとしても機能する。一実施形態においては、内側電極部３４ａの電極支持体３４ａ２に第１バッファ室３４ｃ及び第２バッファ室３４ｄが形成されている。第１バッファ室３４ｃは、電極支持体３４ａ２の中央部分に設けられている。第２バッファ室３４ｄは、第１バッファ室３４ｃを囲むよう環状に延在しており、第１バッファ室３４ｃから分離されている。第１バッファ室３４ｃ及び第２バッファ室３４ｄは、フロースプリッタＦＳを介してガス供給部ＧＳに接続されている。また、第１バッファ室３４ｃ及び第２バッファ室３４ｄからは、電極支持体３４ａ２及び電極板３４ａ１を通過して処理空間Ｓに連通する複数のガス噴射孔３４ｈが下方に延びている。
図３は、図１に示すがガス供給部ＧＳの一例を示す図である。図３に示すガス供給部ＧＳは、ガス源ＧＳ１〜ＧＳ１２、バルブＧＶ１〜ＧＶ１２、マスフローコントローラＧＭ１〜ＧＭ１２を有し得る。ガス源ＧＳ１〜ＧＳ１２はそれぞれ、Ｈ２ガス、Ｎ２ガス、ＣＦ４ガス、ＣＨＦ３ガス、Ｏ２ガス、ＨＢｒガス、Ｈｅガス、Ｃｌ２ガス、Ｃ４Ｆ８ガス、Ａｒガス、ＣＨ４ガス、ＣＨ２Ｆ２ガスのガス源である。ガス源ＧＳ１〜ＧＳ１２はそれぞれ、バルブＧＶ１〜ＧＶ１２及びマスフローコントローラＧＭ１〜ＧＭ１２を介して、フロースプリッタＦＳに接続されている。
プラズマ処理装置１０では、ガス供給部ＧＳ、フロースプリッタＦＳ、第１及び第２のバッファ室３４ｃ及び３４ｄ、並びに、複数のガス噴射孔３４ｈがガス供給系を構成している。このガス供給系によれば、ガス源ＧＳ１〜ＧＳ１２のガスのうち選択されたガスがマスフローコントローラによって流量制御されてフロースプリッタＦＳに供給される。フロースプリッタＦＳに供給されたガスは、調整された分配比で当該フロースプリッタＦＳによって第１及び第２のバッファ室３４ｃ及び３４ｄに供給され、複数のガス噴射孔３４ｈから処理空間Ｓ内に噴射される。第１バッファ室３４ｃに接続されたガス噴射孔３４ｈは、被処理基体Ｗの中央領域に対面するように設けられており、また、第２バッファ室３４ｄに接続されたガス噴射孔３４ｈは、被処理基体Ｗのエッジ領域に対面するように設けられている。したがって、プラズマ処理装置１０では、被処理基体Ｗの中央領域の上方に供給するガスの流量と被処理基体Ｗのエッジ領域の上方に供給するガスの流量とを個別に調整することができる。したがって、被処理基体Ｗの中央領域の処理速度と被処理基体Ｗのエッジ領域の処理速度とを個別に調整することが可能である。
また、このプラズマ処理装置１０は、下部電極を含む載置台１４と上部電極３４との距離を調整可能な駆動機構を有している。図１に示す実施形態では、プラズマ処理装置１０は、載置台１４を軸線Ｚ方向、即ち上下方向に移動させることが可能な駆動機構を有している。具体的に、プラズマ処理装置１０では、載置台１４の周囲を取り囲むように筒状包囲部４６が設けられている。筒状包囲部４６の上面には、静電チャック１８を取り囲むようにフォーカスリングＦＲが設けられている。
筒状包囲部４６及び基台１６は、支持台４８によって支持されている。支持台４８は、プレート部４８ａ及び筒状の脚部４８ｂを含んでいる。支持台４８のプレート部４８ａには筒状包囲部４６の下端及び基台１６の下面が接しており、これら筒状包囲部４６及び基台１６は、プレート部４８ａに固定されている。脚部４８ｂは、プレート部４８ａの下面から下方に延在している。この支持台４８は、脚部４８ｂの下端が支持プレート５０の上面に接するように支持プレート５０上に設置されており、当該支持プレート５０に固定されている。
支持プレート５０と筒状包囲部４６との間には、バッフル板５２が設けられている。バッフル板５２は、支持台４８と処理容器１２の側壁１２ａとの間において環状に延在している。バッフル板５２には、複数の貫通孔が設けられている。また、支持プレート５０の下面の周縁部と処理容器１２の下部との間には、筒状のベローズ５４が設けられている。ベローズ５４は、バッフル板５２を介して処理空間Ｓに連通する排気路ＶＬを処理容器１２の側壁１２ａと共に画成しており、排気路ＶＬ、処理空間Ｓといった処理容器１２内の空間を処理容器１２の外側から隔離している。処理容器１２の下部には、排気路ＶＬに連通する排気管５６が取り付けられており、当該排気管５６には排気装置５８が接続している。
ベローズ５４によって囲まれた空間内には、脚部６０、環状プレート６２、及び脚部６４が設けられている。脚部６０の上端は、支持プレート５０の下面に結合しており、脚部６０の下端は環状プレート６２の上面に結合している。環状プレート６２の下面には脚部６４の上端が結合している。この脚部６４の下端は、リンク６６のプレート部６６ａに結合している。
図１に示すように、リンク６６は、上記プレート部６６ａ及び二つの柱状部６６ｂを含んでいる。プレート部６６ａは、処理容器１２の下部の下方に設けられている。一実施形態においては、このプレート部６６ａには、上述した整合器２４が取り付けられている。また、プレート部６６ａ、支持プレート５０、及び支持台４８のプレート部４８ａの中央には軸線Ｚ方向に延びる貫通孔が設けられており、上述した給電棒２２は、プレート部６６ａの貫通孔、環状プレート６２の内孔、支持プレート５０の貫通孔、及び支持台４８のプレート部４８ａの貫通孔を通って、基台１６まで延びている。
柱状部６６ｂは、プレート部６６ａの周縁から上方に延在している。また、柱状部６６ｂは、側壁１２ａの外側において、当該側壁１２ａと略平行に延在している。これら柱状部６６ｂには、ボールネジによる送り機構が接続している。具体的には、二つのネジ軸６８が、側壁１２ａの外側において二つの柱状部６６ｂと略平行に延在している。これらネジ軸６８は、二つのモータ７０にそれぞれ接続している。また、これらネジ軸６８には、二つのナット７２がそれぞれ取り付けられている。これらナット７２には、二つの柱状部６６ｂがそれぞれ結合している。
かかる駆動機構によれば、モータ７０を回転させることにより、ナット７２が軸線Ｚ方向に移動、即ち上下動する。ナット７２の上下動に伴い、リンク６６に間接的に支持された載置台１４は、軸線Ｚ方向に移動、即ち上下動することができる。また、載置台１４の上下動に伴い、ベローズ５４が伸縮する。その結果、基台１６、即ち下部電極と上部電極３４との間の距離を、処理空間Ｓの気密を確保しつつ、調整することが可能である。
さらに、一実施形態においては、プラズマ処理装置１０は、制御部Ｃｎｔを更に備えている。制御部Ｃｎｔは、例えば、プログラム可能なコンピュータから構成され得る。制御部Ｃｎｔは、スイッチＳＷ１、高周波電源２０、整合器２４、高周波電源４４、整合器４２、可変キャパシタ４０ｄ、スイッチＳＷ２、ガス供給部ＧＳ、フロースプリッタＦＳ、伝熱ガス供給部３２、チラーユニット２６、ヒータ電源ＨＰ、排気装置５８、モータ７０に接続されている。
制御部Ｃｎｔは、入力されたレシピに基づくプログラムに従って動作し、制御信号を送出する。制御部Ｃｎｔからの制御信号により、スイッチＳＷ１の開閉、高周波電源２０からの電力供給、整合器２４のインピーダンス、高周波電源４４からの電力供給、整合器４２のインピーダンス、可変キャパシタ４０ｄのキャパシタンス、スイッチＳＷ１の開閉、ガス供給部ＧＳから供給するガスの選択及び流量、フロースプリッタＦＳの分配比、伝熱ガス供給部３２のガス供給、チラーユニット２６の冷媒流量及び冷媒温度、ヒータ電源ＨＰの電力供給、排気装置５８の排気、モータ７０の駆動を、制御することが可能である。
以下、プラズマ処理装置１０により処理することができる被処理基体Ｗについて説明する。図４は、被処理基体の一例を示す断面図である。図４に示す被処理基体Ｗは、基板Ｓｕｂ、被エッチング層ＥＬ、ハードマスク層ＨＬ、及び、レジストマスクＰＲＭを備えている。基板Ｓｕｂは、例えば、Ｓｉ基板である。被エッチング層ＥＬは、基板Ｓｕｂの一主面上に設けられている。被エッチング層ＥＬは、例えば、メタノシリケート又はＳｉＮから構成され得る。
ハードマスク層ＨＬは、被エッチング層ＥＬ上に設けられている。一実施形態においては、ハードマスク層ＨＬは、被エッチング層ＥＬ上に順に積層された第１〜第４の層ＨＬ１〜ＨＬ４を含み得る。第１〜第４の層ＨＬ１〜ＨＬ４はそれぞれ、ＴｉＮ層、ＳＯＨ（スピンオンハードマスク）層、ＳｉＯＮ層、反射防止膜（ＢＡＲＣ）である。レジストマスクＰＲＭは、ハードマスク層ＨＬ上に設けられており、所定のパターンを有している。レジストマスクＰＲＭは、ＡｒＦレジストを露光及び現像することにより作成される。
以下、かかる被処理基体Ｗを処理する際のプラズマ処理装置１０の動作と共に、一実施形態に係る被処理基体の処理方法について説明する。図５は、一実施形態に係る被処理基体の処理方法を示す流れ図である。
図５に示すように、一実施形態に係る被処理基体の処理方法においては、まず、図４に示す被処理基体Ｗを水素の活性種に曝す工程Ｓ１が行われる。この工程Ｓ１では、図４に示す被処理基体Ｗを載置台１４上に載置した状態において、上部電極３４と載置台１４との間の距離が比較的小さい第１の距離に設定される。この第１の距離は、５０ｍｍ以下であり、例えば、３５ｍｍである。そして、工程Ｓ１では、処理容器１２内において水素含有ガスのプラズマが励起される。
工程Ｓ１をプラズマ処理装置１０で実施する場合には、制御部Ｃｎｔからの制御信号によりモータ７０が駆動され、図６に示すように、上部電極３４と載置台１４との間の距離が第１の距離ｎＧに設定される。また、制御部Ｃｎｔからの制御信号により、ガス源ＧＳ１からＨ２ガスが処理容器１２内に供給され、上部電極３４に高周波電力が供給される。これにより、処理容器１２内において、Ｈ２ガスのプラズマＰが励起される。なお、工程Ｓ１においては、Ｈ２ガスに加えて、ガス源ＧＳ２からＮ２ガスが供給されてもよい。
この工程Ｓ１では、水素含有ガスのプラズマを励起させることにより、処理容器１２内に水素ラジカルといった水素の活性種が発生する。図７に示すように、レジストマスクＰＲＭが水素の活性種に曝されると、当該レジストマスクＰＲＭは硬化する。また、レジストマスクＰＲＭが水素の活性種に曝されると、当該レジストマスクＰＲＭの側鎖が主鎖から切断される結果、レジストマスクＰＲＭの寸法精度が向上する。具体的には、レジストマスクＰＲＭのＬＷＲ（Ｌｉｎｅ Ｗｉｄｔｈ Ｒｏｕｇｈｎｅｓｓ）、ＬＥＲ（Ｌｉｎｅ Ｅｄｇｅ Ｒｏｕｇｈｎｅｓｓ）及びＳＷＲ（Ｓｐａｃｅ Ｗｉｄｔｈ Ｒｏｕｇｈｎｅｓｓ）が小さくなる。
また、工程Ｓ１では、被処理基体Ｗは、図６に示すように、プラズマＰの発生領域に近い位置で水素の活性種に曝される。即ち、工程Ｓ１では、レジストマスクＰＲＭがより多くの水素の活性種に短時間で曝されるように、被処理基体Ｗの位置が設定される。したがって、レジストマスクＰＲＭのＬＷＲ、ＬＥＲ、及びＳＷＲが所望の値となるまでの工程Ｓ１の処理時間を短くすることができる。このように、本方法では、工程Ｓ１の処理時間を短くすることができるので、工程Ｓ１の終了時において維持されているレジストマスクＰＲＭの厚さを大きくすることが可能となる。これは、工程Ｓ１の処理時間が長くなるとレジストマスクＰＲＭの主鎖にダメージが発生するが、本方法では工程Ｓ１の処理時間を短くすることでレジストマスクＰＲＭの主鎖に対するダメージを小さくすることが可能であるからと推測される。
次いで、本方法では、図５に示すように、上部電極３４に負の直流電圧を印加する工程Ｓ２が実施される。一実施形態において、この工程Ｓ２では、載置台１４と上部電極３４との間の距離は、第１の距離ｎＧに維持される。工程Ｓ２をプラズマ処理装置１０で実施する場合には、載置台１４に被処理基体Ｗを載置した状態において、制御部Ｃｎｔからの制御信号によりスイッチＳＷ２が閉じられる。これにより、直流電源４５によって発生される負の直流電圧が内側電極部３４ａに印加される。また、工程Ｓ２では、制御部Ｃｎｔからの制御信号により、ガス源ＧＳ７からＨｅガスが処理容器１２内に供給され、上部電極３４に高周波電力が供給される。なお、工程Ｓ２では、Ｈｅガスに代えて、ガス源ＧＳ１０から供給されるＡｒガス等の別の希ガスといった他のガスが用いられてもよい。また、工程Ｓ２では、Ｈｅガス又はＡｒガスと共に、ガス源ＧＳ１から供給されるＨ２ガスが用いられてもよい。
この工程Ｓ２では、図８に示すように、処理容器１２内でプラズマを励起させることにより生じた正イオンが、上部電極３４に衝突し、これにより、上部電極３４から二次電子及びシリコンが放出される。図８では、円で囲まれた「＋」が正イオンを示しており、円で囲まれた「−」が二次電子を示しており、円で囲まれた「Ｓｉ」がシリコンを示している。工程Ｓ２では、二次電子がレジストマスクＰＲＭを改質し、シリコンがレジストマスクＰＲＭの表面に堆積してレジストマスクＰＲＭを保護する。即ち、工程Ｓ２では、ＰＶＤ法によりシリコンをレジストマスクＰＲＭ上に堆積させて、レジストマスクＰＲＭの表面にシリコンを含有する保護膜を堆積させる。
ここで、図２１及び図２２を参照して、プラズマＣＶＤ法によって形成される保護膜とＰＶＤ法によって形成される保護膜との相違について、説明する。図２１は、プラズマＣＶＤ法による、レジストマスクに対する保護膜の形成について説明するための図である。図２２は、一実施形態に係る方法におけるＰＶＤ法による、レジストマスクに対する保護膜の形成について説明するための図である。図２１及び図２２に示すように、レジストマスクＰＲＭは、パターンが密に形成された領域ＲＤ（以下、「密領域ＲＤ」という）とパターンが粗く形成された領域ＲＩ（以下、「粗領域ＲＩ」という）を含み得る。レジストマスクＰＲＭのパターンは、これに限定されるものではないが、例えば、複数のラインＬＮから構成されたライン・アンド・スペースパターンを有し得る。密領域ＲＤにおいては複数のラインＬＮが狭いピッチで形成されており、粗領域ＲＩにおいては複数のラインＬＮが比較的大きいピッチで形成されている。
このようなレジストマスクＰＲＤにシリコンから構成された保護膜を形成する場合には、ＳｉＣｌ４ガスなどを用いたプラズマＣＶＤ法によって、シリコンをレジストマスク上に堆積させることでレジストマスクＰＲＭの表面に保護膜ＰＦを形成することが、一般的な方法として考えられる。プラズマＣＶＤ法では、ＳｉＣｌ４ガスから解離した活性種として、Ｓｉラジカル又はＳｉを含む分子のラジカルが比較的多くなる。図２１においては、円で囲まれた「Ｓｉ」がラジカルを示している。
ラジカルは、図２１に示すように、多様な入射角をもってレジストマスクＰＲＭに照射される。このような入射角をもつラジカルは、隣り合うラインＬＮ間の距離が大きい粗領域ＲＩにおいては、隣り合うラインＬＮ間のスペースＳＰに入り込むことができる。したがって、粗領域ＲＩにおいては、レジストマスクＰＲＭの上面ＵＳ、隣り合うラインＬＮ間のスペースＳＰを画成するレジストマスクＰＲＭの側面ＳＳ、及び、スペースＳＰの底面ＢＳに対して、比較的均一にラジカルが照射される。その結果、粗領域ＲＩにおいては、上面ＵＳに形成される保護膜ＰＦの厚みＴＴＩ、側面ＳＳに形成される保護膜ＰＦの厚みＴＳＩ、及び、底面ＢＳに形成される保護膜ＰＦの厚みＴＢＩの互いの差異は、小さくなる。
一方、隣り合うラインＬＮ間の距離が小さい密領域ＲＤにおいては、図２１に示すように、レジストマスクＰＲＭの上面ＵＳに照射されるラジカルの量が多くなり、隣り合うラインＬＮ間のスペースＳＰに入り込むラジカルの量は少なくなる。また、密領域ＲＤにおいては、形成される保護膜ＰＦによってスペースＳＰの上部開口のサイズが小さくなり、ラジカルがスペースＳＰに入り込み難くなる。その結果、密領域ＲＤにおいては、上面ＵＳに形成される保護膜ＰＦの厚みＴＴＤは厚くなるが、側面ＳＳに形成される保護膜ＰＦの厚みＴＳＤ、及び、底面ＢＳに形成される保護膜ＰＦの厚みＴＢＤは小さくなる。したがって、プラズマＣＶＤ法を用いると、密領域ＲＤのラインＬＮ及び保護膜ＰＦによって作られる複合体の幅ＷＤと、粗領域ＲＩのラインＬＮ及び保護膜ＰＦによって作られる複合体の幅ＷＩとの差が大きくなる。結果的に、プラズマＣＶＤ法では、ハードマスクＨＬのエッチング用のマスクの寸法を、粗領域ＲＩと密領域ＲＤとで同様に制御することが困難となる。
これに対して、一実施形態の工程Ｓ２では、ＣＶＤ法ではなく、上部電極３４に正イオンを衝突させることによって上部電極３４から放出されるシリコン活性種をレジストマスクＰＲＭに照射する。即ち、一実施形態の工程Ｓ２では、ＰＶＤ法によって、シリコン活性種をレジストマスクＰＲＭに照射する。上部電極３４から放出されるシリコン活性種は様々な方向を向いているが、上部電極３４と被処理基体Ｗ間の距離（ＧＡＰ）)が広くなるほど当該被処理基体Ｗに対して垂直に入射されるシリコン活性種の割合が大きくなる。そのため、図２２に示すように、被処理基体Ｗに対して高い直進性をもって照射される。したがって、密領域ＲＤ及び粗領域ＲＩの双方において、隣り合うラインＬＮ間のスペースＳＰに、シリコン活性種が入り込む。その結果、密領域ＲＤ及び粗領域ＲＩの双方において、レジストマスクＰＲＭの上面ＵＳ、スペースＳＰを画成するレジストマスクＰＲＭの側面ＳＳ、及び、スペースＳＰの底面ＢＳに対して、比較的均一にイオンが照射される。よって、粗領域ＲＩのレジストマスクＰＲＭの上面ＵＳに形成される保護膜ＰＦの厚みＴＴＩ、粗領域ＲＩのレジストマスクＰＲＭの側面ＳＳに形成される保護膜ＰＦの厚みＴＳＩ、粗領域ＲＩのスペースＳＰの底面ＢＳに形成される保護膜ＰＦの厚みＴＢＩ、密領域ＲＤのレジストマスクＰＲＭの上面ＵＳに形成される保護膜ＰＦの厚みＴＴＤ、密領域ＲＤのレジストマスクＰＲＭの側面ＳＳに形成される保護膜ＰＦの厚みＴＳＤ、密領域ＲＤのスペースＳＰＤの底面ＢＳに形成される保護膜ＰＦの厚みＴＢＤの互いの差異は小さくなる。即ち、ＰＶＤ法を用いる一実施形態の工程Ｓ２では、ハードマスクＨＬのエッチング用のマスクの寸法を、粗領域ＲＩと密領域ＲＤとで同様に制御することが可能となる。
なお、工程Ｓ２の実施時には、上部電極３４と載置台１４との距離は、第１の距離ｎＧであってもよく、或いは、当該第１の距離ｎＧよりも大きくてもよい。例えば、工程Ｓ２の実施時における上部電極３４と載置台１４との距離は、１００ｍｍ以上であってもよい。また、上記方法では、工程Ｓ２は、工程Ｓ１の後、且つ、工程Ｓ３の前に行われている。しかしながら、工程Ｓ２は、工程Ｓ１と同時に行われてもよい。この場合には、工程Ｓ１及び工程Ｓ２において、希ガス、例えばＡｒガス、及びＨ２ガスが処理容器１２内に供給される。また、工程Ｓ１及び工程Ｓ２の同時の実施時における上部電極３４と載置台１４との距離は、第１の距離ｎＧであってもよく、或いは、第１の距離ｎＧよりも大きくてもよい。例えば、工程Ｓ１及び工程Ｓ２の同時の実施時における上部電極３４と載置台１４との距離は、１００ｍｍ以上であってもよい。
再び図５を参照する。次いで、本方法では、ハードマスク層をエッチングする工程Ｓ３が実施される。工程Ｓ３では、上部電極３４と載置台１４との距離が第１の距離ｎＧよりも大きい第２の距離ｗＧに設定され、エッチャントガスのプラズマが処理容器１２内において励起される。即ち、工程Ｓ３では、図９に示すように、被処理基体Ｗは、プラズマＰの発生領域から離れた領域（即ち、拡散領域）において処理される。
より具体的には、第２の距離ｗＧは、載置台１４上の各位置、即ち、被処理基体Ｗの各位置におけるペクレ数（Ｐｅｃｌｅｔ ｎｕｍｂｅｒ）が１以下となるように設定される。このペクレ数Ｐｅは、以下の式（１）により表わされる。
Ｐｅ＝ｕＬ／ＤＡＢ …（１）
ここで、ｕはガスの流速［ｍ／ｓ］であり、ＤＡＢはガス種の相互拡散係数［ｍ２／ｓ］であり、Ｌは代表長さであり、被処理基体Ｗの半径である。
ペクレ数が１より大きい場合には、「流れ」が支配的なガスの輸送となり、ペクレ数が１以下である場合には、「拡散」が支配的なガスの輸送となる。ペクレ数が１以下となる第２の距離ｗＧは、例えば、１００ｍｍ以上である。このように被処理基体Ｗの各位置におけるペクレ数が１以下となるように、第２の距離ｗＧを設定することにより、被処理基体ＷはプラズマＰの拡散領域において処理されることとなる。
また、第２の距離ｗＧ、即ち、工程Ｓ３において被処理基体Ｗが処理される領域は、載置台１４上、即ち、被処理基体Ｗ上でのガスの滞留時間、即ち、レジデンスタイムによっても定義され得る。ここで、レジデンスタイムは、処理空間Ｓの容積及び処理空間Ｓの圧力に比例し、ガスの流量に反比例する。処理空間Ｓの容積をＶ（リットル）、処理空間Ｓの圧力をＰ（Ｔｏｒｒ）、ガスの流量をＱ（ｓｃｃｍ）とすると、レジデンスタイムτ（秒）は、式（２）で表わされる。
τ＝（Ｐ×Ｖ）／（Ｑ） …（２）
処理空間Ｓの圧力Ｐとガスの流量Ｑを固定すると、載置台１４と上部電極３４との間の距離の増加と共に、処理空間Ｓの容積Ｖが増加し、これに伴ってレジデンスタイムが増加する。レジデンスタイムが長くなると、処理空間Ｓ内にガスが留まり易くなり、処理空間Ｓ内でのガスの「流れ」成分と「拡散」成分では、「拡散」成分が支配的となる。図１０は、処理空間Ｓの圧力が１０ｍＴｏｒｒ（１．３３３Ｐａ）で一定であり、ガスの流量が２０ｓｃｃｍで一定であるときの、載置台１４と上部電極３４との間の距離とレジデンスタイムとの関係を示すである。例えば、レジデンスタイムが約０．０５秒以上であるときに、ガスの流れにおいては、拡散成分が支配的となる。したがって、第２の距離ｗＧは、図１０に示すように、１００ｍｍ以上であるものと定義され得る。
このように、工程Ｓ３においては、被処理基体ＷがプラズマＰの拡散領域において処理される結果、被処理基体Ｗの全領域における処理速度のバラツキが低減され、ハードマスク層ＨＬに形成されるパターンの寸法バラツキが低減される。なお、工程Ｓ３では被処理基体Ｗが拡散領域において処理されるため、当該工程Ｓ３の処理時間は長くなるが、上述したように工程Ｓ１の処理時間を短くすることができるので、本方法の全体における処理時間に対する工程Ｓ３の処理時間の影響は低減され得る。
以下、図９、及び、図１１〜図１４を参照して工程Ｓ３を詳細に説明する。まず、工程Ｓ３をプラズマ処理装置１０で実施する場合には、制御部Ｃｎｔからの制御信号によりモータ７０が駆動され、図９に示すように、上部電極３４と載置台１４との間の距離が第２の距離ｗＧに設定される。
次いで、工程Ｓ３においては、第４の層ＨＬ４及び第３の層ＨＬ３がエッチングされることにより、図１１に示すようにマスクＨＭ３及びＨＭ４が形成される。この処理をプラズマ処理装置１０で実施する場合には、制御部Ｃｎｔからの制御信号により、ガス源ＧＳ３〜ＧＳ５からＣＦ４ガス、ＣＨＦ３ガス、及びＯ２ガスが処理容器１２内に供給され、上部電極３４に高周波電力が供給される。これにより、処理容器１２内において、プラズマが励起され、第４の層ＨＬ４及び第３の層ＨＬ３にレジストマスクＰＲＭのパターンが転写されて、マスクＨＭ３及びＨＭ４が形成される。
次いで、工程Ｓ３においては、第２の層ＨＬ２がエッチングされることにより、図１２に示すようにマスクＨＭ２が形成される。この処理をプラズマ処理装置１０で実施する場合には、制御部Ｃｎｔからの制御信号により、ガス源ＧＳ５〜ＧＳ７からＯ２ガス、ＨＢｒガス、及びＨｅガスが処理容器１２内に供給され、上部電極３４に高周波電力が供給される。これにより、処理容器１２内において、プラズマが励起され、第２の層ＨＬ２にマスクＨＭ３及びＨＭ４のパターンが転写されて、マスクＨＭ２が形成される。この処理においては、酸素ガスのプラズマが励起されているので、レジストマスクＰＲＭは除去される。なお、工程Ｓ３における第２の層ＨＬ２のエッチングにおいては、Ｈｅガスに代えて、ガス源ＧＳ１０から供給されるＡｒガスが用いられてもよい。
次いで、工程Ｓ３においては、第１の層ＨＬ１がエッチングされることにより、図１３に示すようにマスクＨＭが形成される。この処理をプラズマ処理装置１０で実施する場合には、制御部Ｃｎｔからの制御信号により、ガス源ＧＳ８からＣｌ２ガスが処理容器１２内に供給され、上部電極３４に高周波電力が供給される。これにより、処理容器１２内において、塩素ガスのプラズマが励起され、第１の層ＨＬ１にマスクＨＭ２のパターンが転写されて、ハードマスクＨＭが形成される。この処理においては、塩素ガスのプラズマが励起されているので、マスクＨＭ３及びＨＭ４は除去される。なお、工程Ｓ３の第１の層ＨＬ１のエッチングにおいては、Ｃｌ２ガスに加えて、ガス源ＧＳ１０から供給されるＡｒガス及びガス源ＧＳ１１から供給されるＣＨ４ガスが用いられてもよい。
次いで、工程Ｓ３においては、酸素ガスのプラズマを処理容器１２内で励起させることにより、マスクＨＭ２が除去される。これにより、図１４に示すように、被エッチング層ＥＬ上にハードマスクＨＭを有する被処理基体Ｗが得られる。
次いで、本方法では、被エッチング層ＥＬをエッチングする工程Ｓ４が実施される。この工程Ｓ４では、図１４に示す被処理基体Ｗをその上に載置した載置台１４と上部電極３４との間の距離が第２の距離ｗＧよりも短い距離に設定される。一実施形態においては、工程Ｓ４における載置台１４と上部電極３４との間の距離は、第１の距離ｎＧに設定される。また、工程Ｓ４では、処理容器１２内において被エッチング層ＥＬのエッチング用のエッチャントガス、即ち、フルオロカーボン系ガスのプラズマが励起される。これにより、図１５に示すように、ハードマスクＨＭのパターンが被エッチング層ＥＬに転写される。
工程Ｓ４をプラズマ処理装置１０で実施する場合には、制御部Ｃｎｔからの制御信号によりモータ７０が駆動され、上部電極３４と載置台１４との間の距離が第２の距離ｗＧより短い距離、例えば、第１の距離ｎＧに設定される。また、制御部Ｃｎｔからの制御信号により、ガス源ＧＳ９からＣ４Ｆ８ガスが処理容器１２内に供給され、上部電極３４に高周波電力が供給される。これにより、処理容器１２内において、Ｃ４Ｆ８ガスのプラズマＰが励起される。なお、工程Ｓ４においては、Ｃ４Ｆ８ガスに加えて、ガス源ＧＳ３から供給されるＣＦ４ガス及びガス源ＧＳ１２から供給されるＣＨ２Ｆ２ガスが用いられてもよい。
また、一実施形態においては、工程Ｓ４において、上部電極３４に負の直流電圧が印加されてもよい。具体的には、制御部Ｃｎｔからの制御信号によりスイッチＳＷ２が閉じられ、直流電源４５によって発生される負の直流電圧が内側電極部３４ａに印加される。この工程Ｓ４では、図１６に示すように、処理容器１２内で発生した正イオンが、内側電極部３４ａに負の直流電圧が印加されることにより加速されて上部電極３４に衝突し、シリコンが上部電極３４から放出される。放出されたシリコンは、処理容器１２内で発生しているフッ素イオン又はフッ素ラジカルといったフッ素の活性種と結合する。これにより、工程Ｓ４においては、フッ素の活性種の量が減少する。なお、図１６においては、円で囲まれた「＋」が正イオンを示しており、円で囲まれた「−」が二次電子を示しており、円で囲まれた「Ｓｉ」がシリコンを示している。
フッ素の活性種は、被エッチング層ＥＬのエッチングに寄与するが、一方では、ＴｉＮから構成されたハードマスクＨＭもエッチングする。工程Ｓ４では、被処理基体Ｗは上部電極３４に近い位置、即ち、プラズマ発生領域に近い位置で処理される。一実施形態の工程Ｓ４では、上述したようにシリコンがフッ素の活性種と結合する結果、過剰に発生したフッ素の活性種を減少させることが可能である。これにより、被エッチング層ＥＬのエッチング終了時に残されるハードマスクＨＭの厚みを大きくすることが可能である。
以上、種々の実施形態について説明したが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、上述した実施形態のプラズマ処理装置では、下部電極を構成する載置台１４が軸線Ｚ方向に移動する構成が採用されているが、上部電極３４が軸線Ｚ方向に移動する構成が採用されてもよい。
以下、プラズマ処理装置１０を用いて行った実験例について説明する。
（実験例１及び実験例２）
実験例１では載置台１４と上部電極３４との距離を３５ｍｍに設定し、実験例２では、載置台１４と上部電極３４との距離を１３０ｍｍに設定して、直径３００ｍｍの被処理基体ＷのレジストマスクＰＲＭのキュア処理（工程Ｓ１）を実施した。実験例１及び実験例２の双方において、レジストマスクＰＲＭは、７５ｎｍの厚みを有し、５０ｎｍの幅のライン及び５０ｎｍの幅のスペースのライン・アンド・スペースパターンを有するレジストマスクとした。また、実験例１及び実験例２の双方において、工程Ｓ１の処理時間をパラメータとして変更した。実験例１及び実験例２の他の条件は以下の通りである。なお、下記の可変キャパシタ４０ｄのステップ数、即ちＣＰＩは、可変キャパシタ４０ｄのキャパシタンスの変更単位であり、ＣＰＩの数値は可変キャパシタ４０ｄのキャパシタンスに比例する値である。
処理容器１２内の圧力：５０ｍＴｏｒｒ（６．６６Ｐａ）
高周波電源４４の高周波電力の周波数：６０ＭＨｚ
高周波電源４４の高周波電力のパワー：３００Ｗ
高周波電源２０の高周波電力の周波数：１３ＭＨｚ
高周波電源２０の高周波電力のパワー：０Ｗ
Ｈ２ガス流量：１２０ｓｃｃｍ
Ｎ２ガス流量：１８０ｓｃｃｍ
バッファ室３４ｃとバッファ室３４ｄへのガスの分配比： ５０対５０
静電チャック１８の中央領域の温度：３０℃
静電チャック１８のエッジ領域の温度：３０℃
チラーユニット２６の冷媒温度：１０℃
ＣＰＩ：３６Ｓｔｅｐ
実験例１及び実験例２では、工程Ｓ１後のレジストマスクＰＲＭのＳＥＭ写真からＬＷＲ、ＬＥＲ、及びＳＷＲの合計値を求め、更に、工程Ｓ１後のレジストマスクＰＲＭの厚みを測定した。実験例１及び実験例２の結果を、図１７に示す。図１７の（ａ）には、実験例１及び実験例２における工程Ｓ１の処理時間とレジストマスクＰＲＭのＬＷＲ、ＬＥＲ、及びＳＷＲの合計値との関係を示すグラフが示されている。また、図１７の（ｂ）には、実験例１及び実験例２における工程Ｓ１の処理時間とレジストマスクＰＲＭの厚みとの関係を示すグラフが示されている。
図１７の（ａ）に示すように、実験例１では、処理時間が２０秒程度で、ＬＷＲ、ＬＥＲ、及びＳＷＲの合計値が極小値（約５ｎｍ）をとることが確認された。一方、実験例２では、処理時間が３００秒になっても、ＬＷＲ、ＬＥＲ、及びＳＷＲの合計値が、実験例１の極小値と同値に至らないことが確認された。このことから、被処理基体Ｗをプラズマ発生領域の近くに配置した状態でレジストマスクＰＲＭのキュア処理（工程Ｓ１）を実施することにより、短時間でレジストマスクＰＲＭの寸法精度を向上させることが可能なことが確認された。
また、図１７の（ｂ）に示すように、実験例１では、２０秒の処理時間後にレジストマスクＰＲＭは５０ｎｍの厚みを有していたが、実験例２では、３００秒の処理時間後にレジストマスクＰＲＭは４３ｎｍの厚みとなっていることが確認された。このことから、被処理基体Ｗをプラズマ発生領域の近くに配置した状態でレジストマスクＰＲＭのキュア処理（工程Ｓ１）を短時間で実施することにより、工程Ｓ１の終了時のレジストマスクＰＲＭの厚みを大きくすることが可能であることが確認された。
（実験例３〜６）
実験例３では、直径３００ｍｍの基板上に平坦に形成したレジストマスクを有する被処理基体を準備し、Ｏ２ガスの流量をパラメータとして異ならせつつ、当該レジストマスクをＣＦ４ガスとＯ２ガスの混合ガスを用いてエッチングした。実験例４では、直径３００ｍｍの基板上に平坦に形成したＳｉＯ２層を有する被処理基体を準備し、Ｏ２ガスの流量をパラメータとして異ならせつつ、当該ＳｉＯ２層をＣＦ４ガスとＯ２ガスの混合ガスを用いてエッチングした。なお、ＳｉＯ２は、ＣＦ４ガスとＯ２ガスの混合ガスをエッチャントガスとして用いたエッチングにおいて、ハードマスク層を構成する材料に類似した特性を有する。実験例３及び４の他の条件は以下の通りである。
処理容器１２内の圧力：５０ｍＴｏｒｒ（６．６６Ｐａ）
高周波電源４４の高周波電力の周波数：６０ＭＨｚ
高周波電源４４の高周波電力のパワー：５００Ｗ
高周波電源２０の高周波電力の周波数：１３ＭＨｚ
高周波電源２０の高周波電力のパワー：１００Ｗ
ＣＦ４ガス流量：２００ｓｃｃｍ
バッファ室３４ｃとバッファ室３４ｄへのガスの分配比： ５０対５０
静電チャック１８の中央領域の温度：３０℃
静電チャック１８のエッジ領域の温度：３０℃
チラーユニット２６の冷媒温度：１０℃
ＣＰＩ：３６Ｓｔｅｐ
上部電極３４と載置台１４の距離：１５０ｍｍ
エッチング時間：６０秒
また、実験例５では、直径３００ｍｍの基板上に平坦に形成したレジストマスクを有する被処理基体を準備し、高周波電源２０の高周波電力のパワーをパラメータとして異ならせつつ、当該レジストマスクをＣＦ４ガスとＯ２ガスの混合ガスを用いてエッチングした。実験例６では、直径３００ｍｍの基板上に平坦に形成したＳｉＯ２層を有する被処理基体を準備し、高周波電源２０の高周波電力のパワーをパラメータとして異ならせつつ、当該ＳｉＯ２層をＣＦ４ガスとＯ２ガスの混合ガスを用いてエッチングした。実験例５及び６の他の条件は以下の通りである。
処理容器１２内の圧力：５０ｍＴｏｒｒ（６．６６Ｐａ）
高周波電源４４の高周波電力の周波数：６０ＭＨｚ
高周波電源４４の高周波電力のパワー：５００Ｗ
高周波電源２０の高周波電力の周波数：１３ＭＨｚ
ＣＦ４ガス流量：２００ｓｃｃｍ
Ｏ２ガス流量：２０ｓｃｃｍ
バッファ室３４ｃとバッファ室３４ｄへのガスの分配比： ５０対５０
静電チャック１８の中央領域の温度：３０℃
静電チャック１８のエッジ領域の温度：３０℃
チラーユニット２６の冷媒温度：１０℃
上部電極３４と載置台１４の距離：１５０ｍｍ
ＣＰＩ：３６Ｓｔｅｐ
エッチング時間：６０秒
実験例３及び５のそれぞれにおいて、エッチング前のレジストマスクの厚みとエッチング後のレジストマスクの厚み、及びエッチング時間から、被処理基体の直径上の複数のポイントにおいてレジストマスクのエッチングレートを算出した。また、実験例４及び６のそれぞれにおいて、エッチング前のＳｉＯ２層の厚みとエッチング後のＳｉＯ２層の厚み、及びエッチング時間から、被処理基体の直径上の複数のポイントにおいてＳｉＯ２層のエッチングレートを算出した。
実験例３及び実験例４の結果を図１８に示し、実験例５及び６の結果を図１９に示す。図１８の（ａ）には、Ｏ２ガスの流量をパラメータとして変化させた実験例３の結果、即ち、被処理基体の直径上の複数のポイントにおいて算出したレジストマスクのエッチングレートが示されている。図１８の（ｂ）には、Ｏ２ガスの流量をパラメータとして変化させた実験例４の結果、即ち、被処理基体の直径上の複数のポイントにおいて算出したＳｉＯ２層のエッチングレートが示されている。図１９の（ａ）には、高周波電源２０の高周波電力のパワー（ＬＦ）をパラメータとして変化させた実験例５の結果、即ち、被処理基体の直径上の複数のポイントにおいて算出したレジストマスクのエッチングレートが示されている。図１９の（ｂ）には、高周波電源２０の高周波電力のパワー（ＬＦ）をパラメータとして変化させた実験例６の結果、即ち、被処理基体の直径上の複数のポイントにおいて算出したＳｉＯ２層のエッチングレートが示されている。なお、図１８の（ａ）及び（ｂ）、並びに図１９の（ａ）及び（ｂ）に示すグラフの横軸は、被処理基体の中心を「０」としたときの被処理基体の直径上の位置を示している。
図１８に示すように、実験例３及び４からは、Ｏ２ガスの流量を調整することにより、ＳｉＯ２層とレジストマスクのエッチングの選択比を調整できることが確認された。また、図１９に示すように、実験例５及び６からは、高周波電源２０の高周波電力のパワー、即ち、高周波バイアス電力を調整することにより、ＳｉＯ２層とレジストマスクそれぞれのエッチングレートを調整できることが確認された。さらに、図１８及び図１９に示すように、実験例３〜６からは、拡散領域において被処理基体を処理することにより、Ｏ２ガスの流量や高周波電源２０の高周波電力のパワーを変化させても、被処理基体の直径上の各位置におけるエッチングレートのバラツキが小さくなることが確認された。
（実験例７〜９）
実験例７では載置台１４と上部電極３４との距離を８７ｍｍに設定し、実験例８では、載置台１４と上部電極３４との距離を１３０ｍｍに設定し、実験例９では、載置台１４と上部電極３４との距離を１７０ｍｍに設定して、直径３００ｍｍの被処理基体のハードマスク層のエッチングを行った。実験例７〜９では、ハードマスク層ＨＬとして、被エッチング層上に１００ｎｍ厚のＳＯＨ層ＨＬ２、当該ＳＯＨ層ＨＬ２上に４０ｎｍの反射防止膜（Ｓｉ−ＡＲＣ）ＨＬ４を有し、レジストマスクＰＲＭとして、Ｓｉ−ＡＲＣ上に１２０ｎｍ厚のＡｒＦレジストマスクを有する被処理基体を用いた。レジストマスクは、５０ｎｍの幅のライン及び５０ｎｍの幅のスペースのライン・アンド・スペースパターンを有するものとした。実験例７〜９のその他の条件は、以下の通りである。
＜Ｓｉ−ＡＲＣのエッチング＞
処理容器１２内の圧力：１０ｍＴｏｒｒ（１.３３Ｐａ）
高周波電源４４の高周波電力の周波数：６０ＭＨｚ
高周波電源４４の高周波電力のパワー：５００Ｗ
高周波電源２０の高周波電力の周波数：１３ＭＨｚ
高周波電源２０の高周波電力のパワー：５０Ｗ
バッファ室３４ｃとバッファ室３４ｄへのガスの分配比： ５０対５０
静電チャック１８の中央領域の温度：３０℃
静電チャック１８のエッジ領域の温度：３０℃
チラーユニット２６の冷媒温度：１０℃
ＣＰＩ：３６Ｓｔｅｐ
エッチャントガス：ＣＦ４ガス（１５０ｓｃｃｍ）、ＣＨＦ３ガス（７５ｓｃｃｍ）、Ｏ２ガス（５ｓｃｃｍ）
エッチング時間：終点検出（ＥＰＤ）使用 ２２６ｎｍ ４３秒
＜ＳＯＨ層のエッチング＞
処理容器１２内の圧力：１０ｍＴｏｒｒ（１．３３Ｐａ）
高周波電源４４の高周波電力の周波数：６０ＭＨｚ
高周波電源４４の高周波電力のパワー：５００Ｗ
高周波電源２０の高周波電力の周波数：１３ＭＨｚ
高周波電源２０の高周波電力のパワー：１００Ｗ
バッファ室３４ｃとバッファ室３４ｄへのガスの分配比： ５０対５０
静電チャック１８の中央領域の温度：３０℃
静電チャック１８のエッジ領域の温度：３０℃
チラーユニット２６の冷媒温度：１０℃
ＣＰＩ：３６Ｓｔｅｐ
エッチャントガス：Ｏ２ガス（２０ｓｃｃｍ）、Ａｒガス（２００ｓｃｃｍ）
エッチング時間：終点検出（ＥＰＤ）使用 ２２６ｎｍ ９０秒
実験例７〜９では、ＳＯＨ層のエッチング後にハードマスク層ＨＬから形成されラインの幅（ＣＤ値）を測定して、当該幅の３σを算出した。実験例７〜９の３σはそれぞれ、５．１ｎｍ、３．７ｎｍ、及び３．１ｎｍであった。したがって、実験例７〜９から、上部電極３４と載置台１４の距離を大きくし、実験例８及び９のように拡散領域においてハードマスク層ＨＬをエッチングすることにより、ＣＤ値のバラツキが低減できることが確認された。
また、実験例８及び９で得られた被処理基体の断面のＳＥＭ写真を撮影して、ＳＯＨ層ＨＬ２から作成されたマスクＨＭ２及び反射防止膜ＨＬ４から形成されたマスクＨＭ４の断面を観察した。図２０に示すように、実験例８及び９で得られたマスクＨＭ２及びＨＭ４の積層体の上部の角は、斜めに削られて斜面になっていた。そこで、当該斜面の高さａ及び幅ｂを被処理基体の中心領域とエッジ領域のそれぞれにおいて測定し、中心領域の斜面の高さａとエッジ領域の斜面の高さａの差の絶対値｜Δａ｜、及び、中心領域の斜面の幅ｂとエッジ領域の斜面の幅ｂの差の絶対値｜Δｂ｜を求め、｜Δａ｜＋｜Δｂ｜を算出した。その結果、実験例８で得られた被処理基体の｜Δａ｜＋｜Δｂ｜は１７．２ｎｍであり、実験例９で得られた被処理基体の｜Δａ｜＋｜Δｂ｜は１．７ｎｍであった。このことから、上部電極３４と載置台１４の距離が多くなるほど、被処理基体の中央領域のハードマスクの断面形状とエッジ領域のハードマスクの断面形状の差異が小さくなることが確認された。
（実験例１０）
実験例１０では、実験例８と同じ被処理基体を用い、ＣＰＩを１１０に設定して、ハードマスク層のエッチングを行った。実験例１０の他の条件は実験例８と同様である。そして、実験例１０で得られた被処理基体のＳＥＭ写真を撮影して、｜Δａ｜＋｜Δｂ｜を取得した。その結果、実験例１０の｜Δａ｜＋｜Δｂ｜は、５．３［ｎｍ］であった。実験例８の｜Δａ｜＋｜Δｂ｜と実験例１０の｜Δａ｜＋｜Δｂ｜から分かるように、内側電極部３４ａに印加する高周波電力のパワーと外側電極部３４ｂに印加する高周波電力のパワーを相対的に調整することにより、被処理基体の中央領域とエッジ領域において形成されるハードマスクの形状の差異を小さくすることができることが確認された。
（実験例１１及び実験例１２）
実験例１１では、図４に示した被処理基体Ｗに対して工程Ｓ１〜工程Ｓ４を実施した。また、実験例１２では、図４に示した被処理基体Ｗに対して工程Ｓ１〜工程Ｓ４を実施したが、工程Ｓ４においては、上部電極３４に負の直流電圧は印加しなかった。以下、実験例１１及び１２で用いた被処理基体Ｗの詳細、及び、実験例１１及び１２の工程Ｓ１〜工程Ｓ４の条件を示す。
＜被処理基体Ｗ＞
直径：３００ｍｍ
被エッチング層ＥＬ：メタノシリケート層（５００ｎｍ）
第１の層ＨＬ１：ＴｉＮ層（３０ｎｍ）
第２の層ＨＬ２：ＳＯＨ層（２００ｎｍ）
第３の層ＨＬ３：ＳｉＯＮ層（３０ｎｍ）
第４の層ＨＬ４：Ｓｉ−ＡＲＣ（３５ｎｍ）
レジストマスクＰＲＭ：ＡｒＦレジストマスク（１２０ｎｍ）、５０ｎｍのライン幅及び５０ｎｍのスペース幅のライン・アンド・スペースパターン
＜工程Ｓ１＞
処理容器１２内の圧力：５０ｍＴｏｒｒ（６．６６Ｐａ）
高周波電源４４の高周波電力の周波数：６０ＭＨｚ
高周波電源４４の高周波電力のパワー：３００Ｗ
高周波電源２０の高周波電力の周波数：１３ＭＨｚ
高周波電源２０の高周波電力のパワー：０Ｗ
Ｈ２ガス流量：１２０ｓｃｃｍ
Ｎ２ガス流量：１８０ｓｃｃｍ
バッファ室３４ｃとバッファ室３４ｄへのガスの分配比： ５０対５０
静電チャック１８の中央領域の温度：２０℃
静電チャック１８のエッジ領域の温度：２０℃
チラーユニット２６の冷媒温度：１０℃
ＣＰＩ：３６Ｓｔｅｐ
上部電極３４と載置台１４の距離：３５ｍｍ
処理時間：２０秒
＜工程Ｓ２＞
処理容器１２内の圧力：５０ｍＴｏｒｒ（６．６６Ｐａ）
高周波電源４４の高周波電力の周波数：６０ＭＨｚ
高周波電源４４の高周波電力のパワー：３００Ｗ
高周波電源２０の高周波電力の周波数：１３ＭＨｚ
高周波電源２０の高周波電力のパワー：０Ｗ
直流電源４５の電圧：９００Ｖ
ガス：Ｈ２ガス（１００ｓｃｃｍ）、Ａｒガス（８００ｓｃｃｍ）
バッファ室３４ｃとバッファ室３４ｄへのガスの分配比： ５０対５０
静電チャック１８の中央領域の温度：３０℃
静電チャック１８のエッジ領域の温度：３０℃
チラーユニット２６の冷媒温度：１０℃
ＣＰＩ：３６Ｓｔｅｐ
上部電極３４と載置台１４の距離：３５ｍｍ
処理時間：２０秒
＜工程Ｓ３＞
処理容器１２内の圧力：１０ｍＴｏｒｒ（１．３３Ｐａ）
高周波電源４４の高周波電力の周波数：６０ＭＨｚ
高周波電源４４の高周波電力のパワー：５００Ｗ
高周波電源２０の高周波電力の周波数：１３ＭＨｚ
高周波電源２０の高周波電力のパワー：５０Ｗ
第４の層ＨＬ４のエッチャントガス：ＣＦ４ガス（１５０ｓｃｃｍ）、ＣＨＦ３ガス（７５ｓｃｃｍ）、Ｏ２ガス（５ｓｃｃｍ）
第３の層ＨＬ３のエッチャントガス：ＣＦ４ガス（１５０ｓｃｃｍ）、ＣＨＦ３ガス（７５ｓｃｃｍ）、Ｏ２ガス（５ｓｃｃｍ）
第２の層ＨＬ２のエッチャントガス：Ｏ２ガス（２０ｓｃｃｍ）、ＨＢｒガス（４０ｓｃｃｍ）、Ｈｅガス（２００ｓｃｃｍ）
第１の層ＨＬ１のエッチャントガス：Ｃｌ２ガス（３０ｓｃｃｍ）、Ａｒガス（２００ｓｃｃｍ）、ＣＨ４ガス（１０ｓｃｃｍ）
バッファ室３４ｃとバッファ室３４ｄへのガスの分配比： ５０対５０
静電チャック１８の中央領域の温度：３０℃
静電チャック１８のエッジ領域の温度：３０℃
チラーユニット２６の冷媒温度：１０℃
ＣＰＩ：３６Ｓｔｅｐ
上部電極３４と載置台１４の距離：１００ｍｍ
第４の層ＨＬ４のエッチング時間：２０秒
第３の層ＨＬ３のエッチング時間：２０秒
第２の層ＨＬ２のエッチング時間：終点検出（ＥＰＤ）使用 ２２６ｎｍ １００秒
第１の層ＨＬ１のエッチング時間：３０秒
＜工程Ｓ４＞
処理容器１２内の圧力：４０ｍＴｏｒｒ（５．３３Ｐａ）
高周波電源４４の高周波電力の周波数：６０ＭＨｚ
高周波電源４４の高周波電力のパワー：１００Ｗ
高周波電源２０の高周波電力の周波数：１３ＭＨｚ
高周波電源２０の高周波電力のパワー：２００Ｗ
直流電源４５の電圧（実験例１１のみ印加）：３００Ｖ
エッチャントガス：ＣＦ４ガス（１２０ｓｃｃｍ）、ＣＨ２Ｆ２ガス（１２ｓｃｃｍ）、Ｃ４Ｆ８ガス（３ｓｃｃｍ）
バッファ室３４ｃとバッファ室３４ｄへのガスの分配比： ５０対５０
静電チャック１８の中央領域の温度：３０℃
静電チャック１８のエッジ領域の温度：３０℃
チラーユニット２６の冷媒温度：１０℃
ＣＰＩ：３６Ｓｔｅｐ
上部電極３４と載置台１４の距離：４０ｍｍ
実験例１１及び１２では、被エッチング層ＥＬのエッチング後の被処理基体Ｗの断面のＳＥＭ写真を撮影し、ラインの上部のＣＤ値と底部のＣＤ値の差、即ちＣＤバイアスを求めた。また、被エッチング層ＥＬのエッチング後のハードマスクＨＭ、即ち、第１の層ＨＬ１から作成されたハードマスクＨＭの厚みを測定した。その結果、実験例１１のＣＤバイアスは５ｎｍであり、実験例１１のハードマスクＨＭの厚みは２４ｎｍであった。一方、実験例１２のＣＤバイアスは４４ｎｍであり、実験例１２のハードマスクＨＭの厚みは１５ｎｍであった。したがって、これら実験例１１及び１２から、工程Ｓ４において負の直流電圧を上部電極３４に印加することにより、被エッチング層ＥＬに形成するラインパターンの高さ方向における垂直性が高められることが確認された。また、被エッチング層ＥＬのエッチング終了時に維持されるハードマスクＨＭの厚みを大きくすることが可能であることが確認された。
（実験例１３及び実験例１４）
実験例１３では、載置台１４と上部電極３４との距離を１３０ｍｍに設定し、直径３００ｍｍの被処理基体ＷのレジストマスクＰＲＭに対して工程Ｓ１及び工程Ｓ２を同時に実施した。レジストマスクＰＲＭは、８０ｎｍの厚みを有し、密領域ＲＤにおいて５５ｎｍの幅のライン及び５５ｎｍの幅のスペースのライン・アンド・スペースパターンを有し、粗領域ＲＩにおいて２２０ｎｍの幅のライン及び４４０ｎｍの幅のスペースのライン・アンド・スペースパターンを有するレジストマスクとした。実験例１３の工程Ｓ１及び工程Ｓ２の同時実施時の他の条件は以下の通りである。
処理容器１２内の圧力：５０ｍＴｏｒｒ（６．６６Ｐａ）
高周波電源４４の高周波電力の周波数：６０ＭＨｚ
高周波電源４４の高周波電力のパワー：３００Ｗ
高周波電源２０の高周波電力の周波数：１３ＭＨｚ
高周波電源２０の高周波電力のパワー：０Ｗ
直流電源４５の電圧：１０００Ｖ
Ｈ２ガス流量：１００ｓｃｃｍ
Ａｒガス流量：８００ｓｃｃｍ
バッファ室３４ｃとバッファ室３４ｄへのガスの分配比： ５０対５０
静電チャック１８の中央領域の温度：３０℃
静電チャック１８のエッジ領域の温度：３０℃
チラーユニット２６の冷媒温度：１０℃
ＣＰＩ：３６Ｓｔｅｐ
処理時間：２０秒
また、実験例１４では、実験例１３の被処理基体Ｗと同じ被処理基体のレジストマスクＰＲＭに対してＨ２ガスのプラズマによるキュア処理を施した後に、プラズマＣＶＤ法による保護膜の形成を行った。実験例１４におけるプラズマＣＶＤの条件を以下に示す。
処理容器内の圧力：１０ｍＴ
プラズマ生成用の高周波電力の周波数：６０ＭＨｚ
プラズマ生成用の高周波電力のパワー：５００Ｗ
高周波バイアス電力のパワー：０Ｗ
ＳｉＣｌ４ガス流量：２５ｓｃｃｍ
Ｈｅガス流量：２００ｓｃｃｍ
Ｏ２ガス流量：５ｓｃｃｍ
処理時間：５秒
実験例１３及び１４の処理後の被処理基体ＷのＴＥＭ像を取得した。図２３に、実験例１３及び１４の処理後の被処理基体ＷのＴＥＭ像におけるレジストマスクＰＲＭ及び保護膜ＰＦの輪郭を線図で示す。図２３の（ａ）には、実験例１３の処理後の被処理基体Ｗの密領域ＲＤのレジストマスクＰＲＭ及び保護膜ＰＦの輪郭が示されており、図２３の（ｂ）には、実験例１３の処理後の被処理基体Ｗの粗領域ＲＩのレジストマスクＰＲＭ及び保護膜ＰＦの輪郭が示されている。また、図２３の（ｃ）には、実験例１４の処理後の被処理基体Ｗの密領域ＲＤのレジストマスクＰＲＭ及び保護膜ＰＦの輪郭が示されており、図２３の（ｄ）には、実験例１４の処理後の被処理基体Ｗの粗領域ＲＩのレジストマスクＰＲＭ及び保護膜ＰＦの輪郭が示されている。
そして、実験例１３及び１４の処理後の被処理基体ＷのＴＥＭ像から保護膜ＰＦの厚みを求めた。具体的には、密領域ＲＤのレジストマスクＰＲＭの上面ＵＳに形成された保護膜ＰＦの厚みＴＴＤ、密領域ＲＤのレジストマスクＰＲＭの側面ＳＳに形成された保護膜ＰＦの厚みＴＳＤ、密領域ＲＤのスペースＳＰの底面ＢＳに形成された保護膜ＰＦの厚みＴＢＤ、粗領域ＲＩのレジストマスクＰＲＭの上面ＵＳに形成された保護膜ＰＦの厚みＴＴＩ、粗領域ＲＩのレジストマスクＰＲＭの側面ＳＳに形成された保護膜ＰＦの厚みＴＳＩ、粗領域ＲＩのスペースＳＰの底面ＢＳに形成される保護膜ＰＦの厚みＴＢＩを求めた。その結果を、下記の表１に示す。
Figure 0006063264
表１に示すように、プラズマＣＶＤ法による実験例１４では、粗領域ＲＩのレジストマスクＰＲＭに形成された保護膜ＰＦの厚みと密領域ＲＤのレジストマスクＰＲＭに形成された保護膜ＰＦの厚みとの差異が大きかった。特に、実験例１４では、密領域ＲＤのレジストマスクＰＲＭの側面ＳＳに形成された保護膜ＰＦの厚みＴＳＤ、と、粗領域ＲＩのレジストマスクＰＲＭの側面ＳＳに形成された保護膜ＰＦの厚みＴＳＩとの差異が大きかった。一方、表１に示すように、ＰＶＤ法に基づく実験例１３では、密領域ＲＤ及び粗領域ＲＩの双方のレジストマスクＰＲＭに均一な厚みの保護膜ＰＦが形成されることが確認された。
１０…プラズマ処理装置、１２…処理容器、１２ａ…側壁、１４…載置台、１６…基台（下部電極）、１８…静電チャック、２０…高周波電源（ＬＦ）、２２…給電棒、２４…整合器、２６…チラーユニット、２８…直流電源（静電チャック用）、３２…伝熱ガス供給部、３４…上部電極、３４ａ…内側電極部、３４ａ１…電極板、３４ａ２…電極支持体、３４ｂ…外側電極部、３４ｂ１…電極板、３４ｂ２…電極支持体、３４ｃ…第１バッファ室、３４ｄ…第２バッファ室、３４ｈ…ガス噴射孔、４０…パワー調整回路、４０ｄ…可変キャパシタ、４２…整合器、４４…高周波電源（ＨＦ）、４５…直流電源、５２…バッフル板、５４…ベローズ、６６…リンク、６８…ネジ軸、７０…モータ、７２…ナット、ＦＲ…フォーカスリング、ＦＳ…フロースプリッタ、ＧＳ…ガス供給部、ＧＳ１〜ＧＳ９…ガス源、ＧＭ１〜ＧＭ９…マスフローコントローラ、ＧＶ１〜ＧＶ９…バルブ、ＨＰ…ヒータ電源、ＨＴ（ＨＴ１，ＨＴ２）…ヒータ、Ｃｎｔ…制御部、Ｗ…被処理基体、ＰＲＭ…レジストマスク、ＨＬ…ハードマスク層、ＨＬ１…第１の層（ＴｉＮ層）、ＨＬ２…第２の層（ＳＯＨ層）、ＨＬ３…第３の層（ＳｉＯＮ層）、ＨＬ４…第４の層（ＢＡＲＣ）、ＨＭ…ハードマスク、ＨＭ２〜ＨＭ４…マスク、ＥＬ…被エッチング層。

Claims (11)

  1. 被処理基体を処理する方法であって、該被処理基体は、被エッチング層、該被エッチング層上に設けられたハードマスク層、及び、該ハードマスク層上に設けられたレジストマスクを有し、該方法は、
    処理容器内に設けられた載置台上に前記被処理基体を載置した状態で、該処理容器内において水素含有ガスのプラズマを励起することにより発生する水素の活性種に前記レジストマスクを曝す工程と、
    前記水素の活性種により前記レジストマスクを曝す前記工程の後に、前記処理容器内おいてエッチャントガスのプラズマを励起して、前記ハードマスク層をエッチングする工程と、
    を含み、
    前記水素含有ガスのプラズマ及び前記エッチャントガスのプラズマは、上部電極にプラズマ励起用の高周波電力を印加して、該上部電極と該上部電極に対面配置された前記載置台を構成する下部電極との間に高周波電界を発生させることにより励起され、
    前記ハードマスク層をエッチングする前記工程における前記上部電極と前記載置台との間の距離が、前記水素の活性種に前記レジストマスクを曝す前記工程における前記上部電極と前記載置台との間の距離よりも大きい、
    方法。
  2. 前記ハードマスク層をエッチングする工程により前記ハードマスク層から形成されたハードマスクを用いて、前記被エッチング層をエッチングする工程を更に含み、
    前記ハードマスクは、ＴｉＮから構成されており、
    前記被エッチング層をエッチングする前記工程において、前記処理容器内においてフルオロカーボン系ガスのプラズマを生成し、
    前記被エッチング層をエッチングする前記工程における前記上部電極と前記載置台との間の距離が、前記ハードマスク層をエッチングする前記工程における前記上部電極と前記載置台との間の距離よりも短い、
    請求項１に記載の方法。
  3. 前記水素の活性種に前記レジストマスクを曝す前記工程中に、又は、前記水素の活性種に前記レジストマスクを曝す前記工程と前記ハードマスク層をエッチングする前記工程との間に、前記上部電極に負の直流電圧を印加する工程を更に含む、請求項１又は２に記載の方法。
  4. 前記被エッチング層をエッチングする前記工程において、前記上部電極に負の直流電圧が印加される、請求項１〜３の何れか一項に記載の方法。
  5. 前記上部電極は、シリコンを含有する請求項３又は４に記載の方法。
  6. 前記ハードマスク層をエッチングする前記工程における前記上部電極と前記載置台との間の距離は、前記載置台の上面におけるペクレ数が１以下となるように、設定される、請求項１〜５の何れか一項に記載の方法。
  7. 処理容器と、
    下部電極を有し、前記処理容器内に配置された載置台と、
    前記下部電極と対面配置された上部電極と、
    前記載置台を、前記上部電極と前記下部電極とが配列された方向に移動させるための駆動機構と、
    前記上部電極にプラズマ励起用の高周波電力を印加する高周波電源と、
    前記処理容器内に、水素含有ガス、エッチャントガス、及び、フルオロカーボン系ガスを供給するガス供給系と、
    前記駆動機構及び前記ガス供給系を制御する制御部と、
    を備え、
    前記制御部は、
    前記駆動機構に前記上部電極と前記載置台との間の距離を第１の距離に設定させ、前記ガス供給系に前記水素含有ガスを供給させて、前記水素含有ガスのプラズマを発生させ、
    次いで、前記駆動機構に前記上部電極と前記載置台との間の距離を前記第１の距離よりも大きい第２の距離に設定させ、前記ガス供給系に前記エッチャントガスを供給させて、前記エッチャントガスのプラズマを発生させ、
    前記エッチャントガスのプラズマを発生させた後に、前記駆動機構に前記上部電極と前記載置台との間の距離を前記第２の距離よりも短い距離に設定させ、前記ガス供給系に前記フルオロカーボン系ガスを供給させて、前記フルオロカーボン系ガスのプラズマを発生させる、
    プラズマ処理装置。
  8. 前記上部電極に接続されており、負の直流電圧を発生する直流電源を更に備え、前記制御部は、前記水素含有ガスのプラズマを発生させている期間中に、又は、前記水素含有ガスのプラズマを発生させた後且つ前記エッチャントガスのプラズマを発生させる前に、前記上部電極に負の直流電圧を印加するように前記直流電源を制御する、請求項７に記載のプラズマ処理装置。
  9. 前記上部電極に接続されており、負の直流電圧を発生する直流電源を更に備え、
    前記制御部は、前記フルオロカーボン系ガスのプラズマを発生させている期間中に、前記上部電極に負の直流電圧を印加するように前記直流電源を制御する、請求項７に記載のプラズマ処理装置。
  10. 前記上部電極は、シリコンを含有する、請求項８又は９に記載のプラズマ処理装置。
  11. 前記第２の距離は、前記載置台の上面におけるペクレ数が１以下となるように設定される、請求項７〜１０の何れか一項に記載のプラズマ処理装置。
JP2013004786A 2012-09-13 2013-01-15 被処理基体を処理する方法、及びプラズマ処理装置 Active JP6063264B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013004786A JP6063264B2 (ja) 2012-09-13 2013-01-15 被処理基体を処理する方法、及びプラズマ処理装置
KR1020157006406A KR102147822B1 (ko) 2012-09-13 2013-09-11 피처리 기체를 처리하는 방법 및 플라즈마 처리 장치
US14/427,780 US9583361B2 (en) 2012-09-13 2013-09-11 Method of processing target object and plasma processing apparatus
PCT/JP2013/074542 WO2014042192A1 (ja) 2012-09-13 2013-09-11 被処理基体を処理する方法、及びプラズマ処理装置
TW102132895A TWI587387B (zh) 2012-09-13 2013-09-12 A method of processing the substrate to be treated, and a plasma processing apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012201825 2012-09-13
JP2012201825 2012-09-13
JP2013004786A JP6063264B2 (ja) 2012-09-13 2013-01-15 被処理基体を処理する方法、及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
JP2014075567A JP2014075567A (ja) 2014-04-24
JP6063264B2 true JP6063264B2 (ja) 2017-01-18

Family

ID=50749497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013004786A Active JP6063264B2 (ja) 2012-09-13 2013-01-15 被処理基体を処理する方法、及びプラズマ処理装置

Country Status (4)

Country Link
US (1) US9583361B2 (ja)
JP (1) JP6063264B2 (ja)
KR (1) KR102147822B1 (ja)
TW (1) TWI587387B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6336719B2 (ja) * 2013-07-16 2018-06-06 株式会社ディスコ プラズマエッチング装置
US9275869B2 (en) * 2013-08-02 2016-03-01 Lam Research Corporation Fast-gas switching for etching
US10002744B2 (en) * 2013-12-17 2018-06-19 Tokyo Electron Limited System and method for controlling plasma density
JP6329839B2 (ja) * 2014-07-29 2018-05-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
TWI598958B (zh) * 2014-08-05 2017-09-11 東京威力科創股份有限公司 微電子基板上之乾硬式遮罩的移除方法
JP6559430B2 (ja) * 2015-01-30 2019-08-14 東京エレクトロン株式会社 被処理体を処理する方法
US9893058B2 (en) * 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
US9978563B2 (en) * 2016-01-27 2018-05-22 Tokyo Electron Limited Plasma treatment method to meet line edge roughness and other integration objectives
JP2017174985A (ja) * 2016-03-24 2017-09-28 キヤノン株式会社 シリコン基板の加工方法
KR102549308B1 (ko) 2016-03-29 2023-06-30 도쿄엘렉트론가부시키가이샤 에칭 장치
JP6770848B2 (ja) * 2016-03-29 2020-10-21 東京エレクトロン株式会社 被処理体を処理する方法
WO2017170405A1 (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
JP6784530B2 (ja) * 2016-03-29 2020-11-11 東京エレクトロン株式会社 被処理体を処理する方法
JP6804280B2 (ja) * 2016-12-07 2020-12-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP7133975B2 (ja) * 2018-05-11 2022-09-09 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US10886136B2 (en) * 2019-01-31 2021-01-05 Tokyo Electron Limited Method for processing substrates
US11537049B2 (en) * 2019-02-26 2022-12-27 Tokyo Electron Limited Method of line roughness improvement by plasma selective deposition
TW202117802A (zh) * 2019-07-02 2021-05-01 美商應用材料股份有限公司 固化介電質材料的方法與設備

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670018A (en) * 1995-04-27 1997-09-23 Siemens Aktiengesellschaft Isotropic silicon etch process that is highly selective to tungsten
US6482744B1 (en) * 2000-08-16 2002-11-19 Promos Technologies, Inc. Two step plasma etch using variable electrode spacing
US6811956B1 (en) * 2002-06-24 2004-11-02 Advanced Micro Devices, Inc. Line edge roughness reduction by plasma treatment before etch
CN100440449C (zh) 2002-06-27 2008-12-03 东京毅力科创株式会社 等离子体处理方法
JP4722550B2 (ja) * 2004-06-16 2011-07-13 東京エレクトロン株式会社 半導体装置の製造方法
JP2007189153A (ja) 2006-01-16 2007-07-26 Elpida Memory Inc 半導体装置の製造方法
US20070218691A1 (en) * 2006-03-17 2007-09-20 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and computer-readable storage medium
US8298958B2 (en) * 2008-07-17 2012-10-30 Lam Research Corporation Organic line width roughness with H2 plasma treatment
JP2011049360A (ja) * 2009-08-27 2011-03-10 Tokyo Electron Ltd プラズマエッチング方法
US8329585B2 (en) * 2009-11-17 2012-12-11 Lam Research Corporation Method for reducing line width roughness with plasma pre-etch treatment on photoresist
US8877641B2 (en) * 2009-12-28 2014-11-04 Spansion Llc Line-edge roughness improvement for small pitches
JP2011192664A (ja) 2010-03-11 2011-09-29 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
JP5568340B2 (ja) 2010-03-12 2014-08-06 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP2012004160A (ja) 2010-06-14 2012-01-05 Tokyo Electron Ltd 基板処理方法及び基板処理装置
EP2472324A1 (en) * 2010-12-31 2012-07-04 Rohm and Haas Electronic Materials LLC Monomers, polymers, photoresist compositions and methods of forming photolithographic patterns
CN102915922B (zh) * 2011-08-03 2015-04-22 中芯国际集成电路制造(北京)有限公司 一种制作半导体器件的方法
JP5792563B2 (ja) * 2011-08-31 2015-10-14 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
KR101913891B1 (ko) * 2011-09-27 2018-10-31 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 반도체 장치의 제조 방법
JP5580844B2 (ja) * 2012-03-06 2014-08-27 東京エレクトロン株式会社 エッチング方法
US8999184B2 (en) * 2012-08-03 2015-04-07 Lam Research Corporation Method for providing vias
US8828744B2 (en) * 2012-09-24 2014-09-09 Lam Research Corporation Method for etching with controlled wiggling
JP6230898B2 (ja) * 2013-12-13 2017-11-15 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
JP2014075567A (ja) 2014-04-24
KR102147822B1 (ko) 2020-08-25
TWI587387B (zh) 2017-06-11
US9583361B2 (en) 2017-02-28
KR20150053926A (ko) 2015-05-19
TW201426856A (zh) 2014-07-01
US20150243524A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
JP6063264B2 (ja) 被処理基体を処理する方法、及びプラズマ処理装置
JP6734973B2 (ja) プラズマ処理方法
JP6059165B2 (ja) エッチング方法、及びプラズマ処理装置
KR102356211B1 (ko) 에칭 방법
KR101808380B1 (ko) 레지스트 마스크의 처리 방법 및 반도체 디바이스의 제조 방법
US20210134604A1 (en) Etching method
TWI545646B (zh) 臨界尺寸偏差降低之含矽抗反射塗布層之蝕刻方法
JP6382055B2 (ja) 被処理体を処理する方法
JP2010205967A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP5486883B2 (ja) 被処理体の処理方法
US20220051904A1 (en) Etching method
US9257301B2 (en) Method of etching silicon oxide film
KR20140016900A (ko) 질화규소막에 피처를 에칭하는 방법
JP5608920B2 (ja) 二酸化炭素／一酸化炭素に基づく処理を利用した基板アッシング方法
JP2011192664A (ja) プラズマエッチング方法及びプラズマエッチング装置
US10192750B2 (en) Plasma processing method
JP2007005377A (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体及びプラズマエッチング装置
JP2014096500A (ja) プラズマエッチング方法及びプラズマエッチング装置
WO2014042192A1 (ja) 被処理基体を処理する方法、及びプラズマ処理装置
JP5580844B2 (ja) エッチング方法
JP6374781B2 (ja) プラズマ処理方法
JP2007242753A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161216

R150 Certificate of patent or registration of utility model

Ref document number: 6063264

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250