JP2011049360A - プラズマエッチング方法 - Google Patents

プラズマエッチング方法 Download PDF

Info

Publication number
JP2011049360A
JP2011049360A JP2009196431A JP2009196431A JP2011049360A JP 2011049360 A JP2011049360 A JP 2011049360A JP 2009196431 A JP2009196431 A JP 2009196431A JP 2009196431 A JP2009196431 A JP 2009196431A JP 2011049360 A JP2011049360 A JP 2011049360A
Authority
JP
Japan
Prior art keywords
etching
gas
amorphous carbon
film
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009196431A
Other languages
English (en)
Inventor
Kosuke Koiwa
幸介 小岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009196431A priority Critical patent/JP2011049360A/ja
Priority to US12/861,270 priority patent/US20110049098A1/en
Publication of JP2011049360A publication Critical patent/JP2011049360A/ja
Priority to US14/480,109 priority patent/US9117769B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】アモルファスカーボン膜を良好な形状性でかつエッチング部分を拡大させずにエッチングすることができるプラズマエッチング方法を提供すること。
【解決手段】アモルファスカーボン膜を有する被処理基板Ｗを処理容器１０内に設置し、無機膜をマスクとしてアモルファスカーボン膜をプラズマエッチングするにあたり、エッチングガスとしてＯ２ガスを用い、Ｏ２ガスの前記処理容器におけるレジデンスタイムが０．３７ｍｓｅｃ以下となるようにＯ２ガスを流してアモルファスカーボン膜をプラズマエッチングする。
【選択図】図１

Description

本発明は、アモルファスカーボン膜をプラズマエッチングするプラズマエッチング方法に関する。
半導体デバイスの製造プロセスにおいては、デザインルールの微細化にともない、ホールパターンやラインパターンのエッチングにおいて高アスペクト比のエッチングが要求されており、そのための技術として、ＡｒＦレジストの下に無機膜と有機膜とが積層された構造のマスク（多層レジスト）を用いた方法が提案されており、下層の有機膜として耐エッチング性の高いアモルファスカーボン膜が用いられている。
無機膜をマスクとしてアモルファスカーボン膜等のカーボンを主体とする有機膜をエッチングする際には、エッチングガスとしてＯ２ガスを用いることが一般的に行われている（例えば特許文献１）。
特開２００４−２１４４６５号公報
しかしながら、Ｏ２ガスのプラズマでアモルファスカーボン膜をエッチングしてホール形状やライン形状を形成する際には、エッチングが縦方向だけでなく、横方向にも進行し、ボーイング等のエッチング形状不良が発生したり、ホール径やライン幅が設計値より拡大したりする。このようなエッチング形状不良等が発生すると、その下のエッチング対象膜にもエッチング形状不良等が発生してしまう。このようなエッチング形状不良等は、ＣＯＳガスを添加することにより改善されることが知られているが、ＣＯＳガスの残渣等が問題になって使えない場合もあり、Ｏ２ガス単ガスで良好なエッチング形状が得られることが望まれる。
本発明はかかる事情に鑑みてなされたものであって、アモルファスカーボン膜を良好な形状性でかつエッチング部分を拡大させずにエッチングすることができるプラズマエッチング方法を提供することを目的とする。
上記課題を解決するため、本発明は、アモルファスカーボン膜を有する被処理基板を処理容器内に設置し、無機膜をマスクとして前記アモルファスカーボン膜をプラズマエッチングするプラズマエッチング方法であって、エッチングガスとしてＯ２ガスを用い、Ｏ２ガスの前記処理容器におけるレジデンスタイムが０．３７ｍｓｅｃ以下となるようにＯ２ガスを流してアモルファスカーボン膜をプラズマエッチングすることを特徴とするプラズマエッチング方法を提供する。
また、本発明は、コンピュータ上で動作し、プラズマエッチング装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記プラズマエッチング方法が行われるように、コンピュータに前記プラズマエッチング装置を制御させることを特徴とする記憶媒体を提供する。
本発明によれば、エッチングガスとしてＯ２ガスを用い、Ｏ２ガスの前記処理容器におけるレジデンスタイムが０．３７ｍｓｅｃ以下となるようにＯ２ガスを流してアモルファスカーボン膜をプラズマエッチングするので、Ｏラジカルの量が少なくなってＯラジカルによる横方向のエッチングを抑制することができ、ボーイング等のエッチング形状不良が発生したり、エッチングにより形成されたホールの径やライン（溝）の幅が拡大したりすることを抑制することができる。
すなわち、横方向のエッチングを進行させるＯラジカルは、Ｏ２ガスが解離して生成されるから、Ｏ２ガスの滞留時間すなわちレジデンスタイムを０．３７ｍｓｅｃ以下と短くしてＯ２ガスのＯラジカルへの解離を生じ難くすることによりエッチングの形状性および寸法精度を良好にすることができる。
本発明のプラズマエッチング方法を実施することが可能なプラズマエッチング装置を示す概略断面図である。 本発明の実施形態に係るプラズマエッチング方法に適用される半導体ウエハの構造例を模式的に示す図である。 本発明の効果を確認した実験に用いた半導体ウエハの構造を模式的に示す図である。 初期ホール径とレジデンスタイムを変化させてアモルファスカーボンをエッチングした際のΔＣＤ、３σ、σ／Ａｖｅ．の値を示す図である。 初期ホール径が１２０ｎｍでレジデンスタイムを変化させてアモルファスカーボンをエッチングした場合におけるエッチングホールの走査型電子顕微鏡写真である。 初期ホール径が１８０ｎｍでレジデンスタイムを変化させてアモルファスカーボンをエッチングした場合におけるエッチングホールの走査型電子顕微鏡写真である。 初期ホール径が１２０ｎｍおよび１８０ｎｍでレジデンスタイムを変化させてアモルファスカーボンをエッチングした場合におけるホールの形状およびサイズの指標を示す図である。
以下、添付図面を参照して本発明の実施の形態について具体的に説明する。
図１は、本発明のプラズマエッチング方法を実施するためのプラズマエッチング装置の一例を示す概略断面図である。
このプラズマエッチング装置は、容量結合型平行平板プラズマエッチング装置として構成されており、例えば表面が陽極酸化処理されたアルミニウムからなる略円筒状のチャンバ（処理容器）１０を有している。このチャンバ１０は保安接地されている。
チャンバ１０の底部には、セラミックス等からなる絶縁板１２を介して円柱状のサセプタ支持台１４が配置され、このサセプタ支持台１４の上に例えばアルミニウムからなるサセプタ１６が設けられている。サセプタ１６は下部電極を構成し、その上に被処理基板である半導体ウエハＷが載置される。この半導体ウエハＷとしては、本発明のエッチング対象であるアモルファスカーボン膜が形成されたものが用いられる。
サセプタ１６の上面には、半導体ウエハＷを静電力で吸着保持する静電チャック１８が設けられている。この静電チャック１８は、導電膜からなる電極２０を一対の絶縁層または絶縁シートで挟んだ構造を有するものであり、電極２０には直流電源２２が電気的に接続されている。そして、直流電源２２からの直流電圧により生じたクーロン力等の静電力により半導体ウエハＷが静電チャック１８に吸着保持される。
静電チャック１８（半導体ウエハＷ）の周囲でサセプタ１６の上面には、エッチングの均一性を向上させるための、例えばシリコンからなる導電性のフォーカスリング（補正リング）２４が配置されている。サセプタ１６およびサセプタ支持台１４の側面には、例えば石英からなる円筒状の内壁部材２６が設けられている。
サセプタ支持台１４の内部には、例えば円周上に冷媒室２８が設けられている。この冷媒室には、外部に設けられた図示しないチラーユニットより配管３０ａ，３０ｂを介して所定温度の冷媒、例えば冷却水が循環供給され、冷媒の温度によってサセプタ上の半導体ウエハＷの処理温度を制御することができる。
さらに、図示しない伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスがガス供給ライン３２を介して静電チャック１８の上面と半導体ウエハＷの裏面との間に供給される。
下部電極であるサセプタ１６の上方には、サセプタ１６と対向するように平行に上部電極３４が設けられている。そして、上部および下部電極３４，１６間の空間がプラズマ生成空間となる。上部電極３４は、下部電極であるサセプタ１６上の半導体ウエハＷと対向してプラズマ生成空間と接する面、つまり対向面を形成する。
この上部電極３４は、絶縁性遮蔽部材４２を介して、チャンバ１０の上部に支持されており、サセプタ１６との対向面を構成しかつ多数の吐出孔３７を有する電極板３６と、この電極板３６を着脱自在に支持し、導電性材料、例えばアルミニウムからなる水冷構造の電極支持体３８とによって構成されている。電極板３６は、ジュール熱の少ない低抵抗の導電体または半導体が好ましく、また、後述するようにレジストを強化する観点からはシリコン含有物質が好ましい。このような観点から、電極板３６はシリコンやＳｉＣで構成されるのが好ましい。電極支持体３８の内部には、ガス拡散室４０が設けられ、このガス拡散室４０からはガス吐出孔３７に連通する多数のガス通流孔４１が下方に延びている。
電極支持体３８にはガス拡散室４０へ処理ガスを導くガス導入口６２が形成されており、このガス導入口６２にはガス供給管６４が接続され、ガス供給管６４にはエッチングガスとしてのＯ２ガスを供給するＯ２ガス供給源６６が接続されている。ガス供給管６４には、上流側から順にマスフローコントローラ（ＭＦＣ）６８および開閉バルブ７０が設けられている（ＭＦＣの代わりにＦＣＳでもよい）。そして、Ｏ２ガス供給源６６から、アモルファスカーボン膜をエッチングするためのＯ２ガスがガス供給管６４からガス拡散室４０に至り、ガス通流孔４１およびガス吐出孔３７を介してシャワー状にプラズマ生成空間に吐出される。すなわち、上部電極３４は処理ガスを供給するためのシャワーヘッドとして機能する。なお、上部電極３４は接地されている。本プラズマエッチング装置を他の膜のエッチングにも適用する場合には、上部電極３４に直流電源が接続されていてもよい。
チャンバ１０の側壁から上部電極３４の高さ位置よりも上方に延びるように円筒状の接地導体１０ａが設けられている。
下部電極であるサセプタ１６には、第１の整合器４６を介して、第１の高周波電源４８が電気的に接続されている。第１の高周波電源４８は、２７〜１００ＭＨｚの周波数、例えば４０ＭＨｚの高周波電力を出力する。第１の整合器４６は、第１の高周波電源４８の内部（または出力）インピーダンスに負荷インピーダンスを整合させるもので、チャンバ１０内にプラズマが生成されている時に第１の高周波電源４８の出力インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。
また、下部電極であるサセプタ１６には、第２の整合器８８を介して第２の高周波電源９０も電気的に接続されている。この第２の高周波電源９０から下部電極であるサセプタ１６に高周波電力が供給されることにより、半導体ウエハＷに高周波バイアスが印加され半導体ウエハＷにイオンが引き込まれる。第２の高周波電源９０は、４００ｋＨｚ〜２０ＭＨｚの範囲内の周波数、例えば１３ＭＨｚの高周波電力を出力する。第２の整合器８８は第２の高周波電源９０の内部（または出力）インピーダンスに負荷インピーダンスを整合させるためのもので、チャンバ１０内にプラズマが生成されている時に第２の高周波電源９０の内部インピーダンスとチャンバ１０内のプラズマを含めた負荷インピーダンスが見かけ上一致するように機能する。
チャンバ１０の底部には排気口８０が設けられ、この排気口８０に排気管８２を介して排気装置８４が接続されている。排気装置８４は、ターボ分子ポンプなどの真空ポンプを有しており、チャンバ１０内を所望の真空度まで減圧可能となっている。また、チャンバ１０の側壁には半導体ウエハＷの搬入出口８５が設けられており、この搬入出口８５はゲートバルブ８６により開閉可能となっている。また、チャンバ１０の内壁に沿ってチャンバ１０にエッチング副生物（デポ）が付着することを防止するためのデポシールド１１が着脱自在に設けられている。すなわち、デポシールド１１がチャンバ壁を構成している。また、デポシールド１１は、内壁部材２６の外周にも設けられている。チャンバ１０の底部のチャンバ壁側のデポシールド１１と内壁部材２６側のデポシールド１１との間には排気プレート８３が設けられている。デポシールド１１および排気プレート８３としては、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆したものを好適に用いることができる。
プラズマエッチング装置の各構成部、例えば電源系やガス供給系、駆動系、さらには第１の高周波電源４８、第２の高周波電源９０、整合器４６，８８等は、マイクロプロセッサ（コンピュータ）を含む制御部（全体制御装置）１００に接続されて制御される構成となっている。また、制御部１００には、オペレータがプラズマエッチング装置を管理するためにコマンドの入力操作等を行うキーボードや、プラズマエッチング装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース１０１が接続されている。
さらに、制御部１００には、プラズマエッチング装置で実行される各種処理を制御部１００の制御にて実現するための制御プログラムや、処理条件に応じてプラズマエッチング装置の各構成部に処理を実行させるためのプログラムすなわち処理レシピが格納された記憶部１０２が接続されている。処理レシピは記憶部１０２の中の記憶媒体に記憶されている。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース１０１からの指示等にて任意の処理レシピを記憶部１０２から呼び出して制御部１００に実行させることで、制御部１００の制御下で、プラズマエッチング装置での所望の処理が行われる。
次に、このように構成されるプラズマエッチング装置により実施される、本発明の一実施形態に係るプラズマエッチング方法について説明する。
本実施形態では、被処理体である半導体ウエハＷとして、図２に示すような、最終的なエッチング対象となるエッチング対象膜２０１、本実施形態でのエッチングが行われるエッチング対象膜のマスクとして用いられるアモルファスカーボン膜（ＡＣＬ）２０２、アモルファスカーボン膜（ＡＣＬ）２０２のエッチングマスクとなるＳｉＯＮ等の無機系のハードマスク層２０３、有機系の反射防止膜（ＢＡＲＣ）２０４、フォトレジスト膜２０５を順次形成した後、フォトレジスト膜２０５にフォトリソグラフィにより所定パターンを形成した構造のものが一例として挙げることができる。このような構造は、上層の多層レジスト構造（２０２〜２０５）を用いてエッチング対象膜２０１をエッチングするためのものであり、最終的にエッチング対象膜２０１をエッチングするためのマスクとなるアモルファスカーボン膜（ＡＣＬ）２０２のエッチングを対象とする。
すなわち、図２の状態から、まず、フォトレジスト膜２０５をマスクとして反射防止膜（ＢＡＲＣ）２０４およびハードマスク層２０３をエッチングした後、本実施形態の対象であるアモルファスカーボン膜（ＡＣＬ）２０２をハードマスク層２０３をマスクとしてエッチングする。エッチング後のアモルファスカーボン膜（ＡＣＬ）２０２は、上述したようにエッチング対象膜２０１のエッチングの際のマスクとして機能する。アモルファスカーボン膜（ＡＣＬ）２０２の厚さは１００〜１０００ｎｍ程度である。
エッチング対象膜２０１としては、ＳｉＯ２膜を好適なものとして挙げることができる。また、ハードマスク層２０３としては、ＳｉＯＮ膜の他、ＳｉＮ膜、ＳｉＯ２膜、ＳＯＧ膜等を用いることができ、その厚さは１０〜１００ｎｍ程度である。反射防止膜（ＢＡＲＣ）２０４としてはＳｉＯＮ膜や有機系のものを用いることができ、その厚さは２０〜１００ｎｍ程度である。フォトレジスト膜２０５は、典型的にはＡｒＦレジストであり、その厚さは１００〜４００ｎｍ程度である。
まず、ゲートバルブ８６を開状態とし、搬入出口８５を介して図２の状態からハードマスク層２０３のエッチングまでが終了した半導体ウエハＷをチャンバ１０内に搬入し、サセプタ１６上に載置する。そして、排気装置８４によりチャンバ１０内を排気しながら、処理ガス供給源６６から処理ガスを所定の流量でガス拡散室４０へ供給し、ガス通流孔４１およびガス吐出孔３７を介してチャンバ１０内へ供給しつつ、その中の圧力を例えば３０ｍＴｏｒｒ以下（４Ｐａ以下）の設定値とする。この状態で、下部電極であるサセプタ１６に第１の高周波電源４８から２７〜１００ＭＨｚの周波数、例えば４０ＭＨｚの比較的高い周波数のプラズマ生成用の高周波電力を印加し、かつ第２の高周波電源９０から４００ｋＨｚ〜２０ＭＨｚの周波数、例えば１３ＭＨｚのプラズマ生成用の高周波電力よりも低い周波数のイオン引き込み用の高周波電力を高周波バイアスとして印加しつつ、処理ガスとしてＯ２ガスを供給して半導体ウエハＷのアモルファスカーボン膜（ＡＣＬ）２０２に対してプラズマエッチングを行う。ただし、第１の高周波電源４８によるセルフバイアスのみで高周波バイアスが十分な場合には、必ずしも第２の高周波電源９０からの電力供給は必要ではない。プラズマが生成された際に、直流電源２２から静電チャック１８の電極２０に直流電圧を印加することにより、ウエハＷが静電チャック１８に固定される。
上部電極３４の電極板３６に形成されたガス吐出孔３７から吐出されたＯ２ガスは、高周波電力により生じた上部電極３４と下部電極であるサセプタ１６間のグロー放電中でプラズマ化し、このプラズマで生成されるＯ２イオンやＯラジカルによってアモルファスカーボン膜（ＡＣＬ）２０２にプラズマエッチングが施される。
アモルファスカーボンを無機系のハードマスク層２０３をマスクとしてＯ２ガス単ガスでプラズマエッチングを行う場合には、エッチングが縦方向だけでなく、横方向にも進行し、ボーイング等のエッチング形状不良が発生したり、ホール径やライン幅が設計値より拡大したりするが、このような横方向のエッチングは、Ｏラジカルの作用であると考えられる。ＯラジカルはＯ２ガスがプラズマで解離することで発生するため、この際のＯラジカルへの解離を抑制することができれば、横方向のエッチングを抑制することができる。
Ｏラジカルへの解離を抑制するためには、Ｏ２ガスのチャンバ内での滞留時間すなわちレジデンスタイムを短くすることが有効である。すなわち、Ｏ２ガスの滞留時間が長いほどＯ２ガスがＯラジカルに解離するチャンスが大きくなり多くのＯラジカルが発生するが、逆にＯ２ガスの滞留時間が短くなればＯラジカルに解離するチャンスが小さくなり発生するＯラジカルの量を少なくすることができる。
レジデンスタイムＲｔ［ｓｅｃ］は以下の（１）式で表すことができる。
Ｒｔ［ｓｅｃ］＝９．４２×１０７（Ｐｒ・Ｔｓ／Ｐｓ・Ｔｒ）Ｒｗ２・ｄ／Ｆ ……（１）
ここで、Ｐｒ：チャンバ内の圧力［Ｐａ］、Ｔｒ：チャンバ内のガス温度［Ｋ］、Ｐｓ：標準気圧［Ｐａ］、Ｔｓ：標準温度［Ｋ］、Ｒｗ：ウエハ半径［ｍ］、ｄ：上下電極間距離［ｍ］、Ｆ：ガス流量［ｓｃｃｍ］である。
上記（１）式のうち、チャンバ内のガス温度Ｔｒは標準温度（２５℃）と同等であり、ウエハ半径Ｒｗは０．１５ｍであり、上下電極間距離は０．００１〜０．３ｍの範囲、例えば０．０３ｍ（３０ｍｍ）に設定され、チャンバ内圧力Ｐｒは、プロセスに応じて上述の３０ｍＴｏｒｒ以下（４Ｐａ以下）の範囲で決定されるから、上記（１）式のうち実質的に変化させることができるのがＦである。したがって、レジデンスタイムを短くするためにはガス流量Ｆを多くすればよい。ここでは、Ｏラジカルを極力少なくするために、Ｏ２ガス流量を極端に大きくしてレジデンスタイムを０．３７ｍｓｅｃ以下と小さくする。
これにより、Ｏラジカルの量が少なくなってＯラジカルによる横方向のエッチングを抑制することができ、ボーイング等のエッチング形状不良が発生したり、エッチングにより形成されたホールの径やライン（溝）の幅が拡大したりすることを抑制することができる。
このようにアモルファスカーボン膜（ＡＣＬ）２０２を形状性良くかつ寸法精度良くエッチングすることができるので、これをマスクとして被エッチング膜２０１をエッチングする場合にも、形状性および寸法精度良くエッチングすることができる。
エッチング形状性の指標としては、従来は、ボーイングによって最も広がった部分の径を用いていたが、ホールの平均ＣＤが変化するため、ボーイングＣＤ−トップＣＤを計算してΔＣＤを求め、これを指標とすることにより、より精度よくエッチング形状性を把握することができる。しかし、この場合でもトップＣＤが変化する場合等、必ずしも正確ではない。そこで、ＬＷＲ（Ｌｉｎｅ Ｗｉｄｔｈ Ｒｏｕｇｈｎｅｓｓ）測長の技術を利用してばらつきを測定する。すなわち、ホールまたはライン（溝）の断面において、トップからボトムまで、複数、例えば１００点の径または幅を測定し、そのばらつきの値として３σ（σは標準偏差）をとり、これをエッチング形状性の指標とする。そして、このばらつき値が小さいほどエッチング形状性が良好であると判断する。これにより正確にボーイング等によるエッチング形状不良を把握することができる。ただし、３σは、ホール径により値に多少影響がでるため、変動係数σ／Ａｖｅ．（Ａｖｅ．はホール径またはライン幅の平均値）を一層正確な形状性の指標として用いることができる。
上記ばらつき３σは５０ｎｍ以下であることが好ましい。また、σ／Ａｖｅ．は０．１以下であることが好ましい。さらに、エッチングにより形成するホールの径およびライン（溝）の幅は１００ｎｍ以上が好ましく、アスペクト比は７以下であることが好ましい。これにより、エッチング形状性をより良好にすることができ、安定して上記ばらつき３σを５０ｎｍ以下、σ／Ａｖｅ．を０．１以下にすることができる。
アモルファスカーボン膜（ＡＣＬ）２０２のエッチングにおける具体的なＯ２ガスの流量は、５００〜３０００ｓｃｃｍ（ｍＬ／ｍｉｎ）の範囲とすることが好ましい。また、エッチングに寄与するガスとしてはＯ２ガス単独でよいが、必要に応じてその他にＡｒガスやＨｅガス等の希ガスからなる希釈ガスを供給してもよい。
なお、アモルファスカーボン膜２０２のエッチングは、以上のように図１の装置を用いて単独で行うことができるが、同一のチャンバで有機系の反射防止膜（ＢＡＲＣ）２０４とＳｉＯＮ膜等のハードマスク層２０３をエッチングしてもよい。その場合には図１の装置の上部電極に直流電圧を印加できるようにし、アモルファスカーボン膜２０２のエッチングに先立って、反射防止膜（ＢＡＲＣ）２０４とＳｉＯＮ膜２０３を、例えば後述する実験における「シュリンク条件」または「ノーマル条件」で一括エッチングする。
次に、本発明の効果を実験によって確認した結果について以下に説明する。
ここでは、図３に示すように、Ｓｉ基板３０１上に、厚さ１００ｎｍのエッチングストップ膜としてのＳｉＮ膜３０２、厚さ３０００ｎｍのエッチング対象膜である非ドープシリカガラス（ＵＳＧ）膜３０３、厚さ９００ｎｍのアモルファスカーボン膜（ＡＣＬ）３０４、厚さ６０ｎｍのハードマスク層としてのＳｉＯＮ膜３０５、厚さ７８ｎｍの有機材料からなる反射防止膜（ＢＡＲＣ）３０６、厚さ１５０ｎｍのＡｒＦレジストからなるレジスト膜３０７が順次形成された後、フォトレジスト膜３０７にフォトリソグラフィにより、所定の径を有するホールパターンを形成した構造のものを用いた。
フォトレジスト膜３０７のホール径は１００ｎｍ、１２０ｎｍ、１６０ｎｍ、１８０ｎｍの４種類とし、反射防止膜（ＢＡＲＣ）３０６のエッチングの際の条件によりＣＤシュリンクを調整して、エッチングの際の初期ホール径を５０ｎｍ、１００ｎｍ、１２０ｎｍ、１８０ｎｍの４種類とした。
すなわち、ホール径１００ｎｍ、１６０ｎｍのフォトレジスト膜３０７を用いて、以下に示すＣＤシュリンクが生じる条件であるシュリンク条件により反射防止膜（ＢＡＲＣ）３０６およびＳｉＯＮ膜３０５をエッチングすることにより、ＳｉＯＮ膜３０５のホール径をそれぞれ５０ｎｍ、１００ｎｍにシュリンクさせることにより初期ホール径５０ｎｍ、１００ｎｍを形成し、ホール径１２０ｎｍ、１８０ｎｍのフォトレジスト膜３０７を用いて、以下に示すＣＤシュリンクが生じない条件であるノーマル条件により反射防止膜（ＢＡＲＣ）３０６およびＳｉＯＮ膜３０５をエッチングすることにより初期ホール径１２０ｎｍ、１８０ｎｍを形成した。そして、以下に示す条件にてアモルファスカーボン膜をエッチングした。なお、ホール径：５０ｎｍはアスペクト比：１３超に相当し、ホール径：１００ｎｍはアスペクト比：約７に相当し、ホール径：１２０ｎｍはアスペクト比：約６に相当し、ホール径：１８０ｎｍはアスペクト比：約４に相当する。
＜反射防止膜（ＢＡＲＣ）およびＳｉＯＮ膜のエッチング条件＞
（ｉ）シュリンク条件
・チャンバ内圧力：１５０ｍＴｏｒｒ（２０Ｐａ）
・第１の高周波電源（４０ＭＨｚ）のパワー：７５０Ｗ
・第２の高周波電源（１３ＭＨｚ）のパワー：３００Ｗ
・上部電極に印加する直流電圧：−３００Ｖ
・処理ガス
ＣＨＦ３（流量：２００ｓｃｃｍ（ｍＬ／ｍｉｎ））
ＣＦ３Ｉ（流量：５０ｓｓｃｍ（ｍＬ／ｍｉｎ）
・時間：２分
（ii）ノーマル条件
・チャンバ内圧力：７５ｍＴｏｒｒ（１０Ｐａ）
・第１の高周波電源（４０ＭＨｚ）のパワー：７５０Ｗ
・第２の高周波電源（１３ＭＨｚ）のパワー：０Ｗ
・上部電極に印加する直流電圧：−３００Ｖ
・処理ガス
ＣＦ４（流量：２５０ｓｃｃｍ（ｍＬ／ｍｉｎ））
Ｏ２（流量：８ｓｃｃｍ（ｍＬ／ｍｉｎ））
・時間：１分４８秒
アモルファスカーボン膜のエッチングにおいては、以下の条件を共通条件にして、Ｏ２ガス流量を１３０、４５０、９００、１３５０［ｓｃｃｍ（ｍＬ／ｍｉｎ）］と変化させて、レジデンスタイムを１．２９、０．３７、０．１９、０．１２［ｍｓｅｃ］と変化させた。そして、これらの条件で、アモルファスカーボン膜（ＡＣＬ）３０４を途中までエッチングしたサンプルと、３０％オーバーエッチングしたサンプルを作成した。なお、エッチングにおいて、装置の上下電極間の距離を３０ｍｍに設定した。また、エッチングの際のチャンバ内の温度は、約６０℃であった。
＜アモルファスカーボン膜のエッチング条件（共通条件）＞
・チャンバ内圧力：２．６６Ｐａ
・第１の高周波電源（４０ＭＨｚ）のパワー：８００Ｗ
・第２の高周波電源（１３ＭＨｚ）のパワー：０Ｗ
これらエッチングサンプルについて、横方向のエッチングの程度を把握するために、ボーイングにより最も広がった径（ボーイングＣＤ）からトップＣＤを引いたΔＣＤを測定した。また、コンピュータの画像解析により、ホールトップからホールボトムまで、１００点のホール径を測定し、３σ（σは標準偏差）をとってホール径のばらつき値として求めた。また、変動係数σ／Ａｖｅ．を求めた。
３０％オーバーエッチング後の各条件におけるΔＣＤ、３σ、σ／Ａｖｅ．の値を図４にまとめて示す。図４に示すように、各ホール径について、Ｏ２流量が増加してレジデンスタイムＲｔが減少するに従って、ΔＣＤ、３σ、σ／Ａｖｅ．が小さくなる傾向があることが確認された。そして、これらの改善効果は、レジデンスタイムＲｔが０．３７ｍｓｅｃ以下で認められた。ただし、Ｏ２流量が１３５０ｓｃｃｍ（ｍＬ／ｍｉｎ）になるとこれらの値が若干増加した。また、ボーイング等のエッチング形状性の改善効果は、初期ホール径が１００ｎｍ以上で優れたものとなり、ホールのアスペクト比７以下が好ましいことが確認された。そして、これらの中では、初期ホール径が１２０ｎｍ、および１８０ｎｍのものが特に優れた効果を示した。
以下、これら初期ホール径が１２０ｎｍ、および１８０ｎｍのエッチング結果について詳細に説明する。
Ｏ２ガス流量を変化させてアモルファスカーボン膜（ＡＣＬ）３０４を５４ｓｅｃで途中までエッチングしたもの（Ｐａｒｔｉａｌ）と、３０％オーバーエッチングしたもの（ＯＥ３０％）について、ホールの状態を把握した。図５は初期ホール径が１２０ｎｍにおけるエッチングホールの走査型電子顕微鏡（ＳＥＭ）写真であり、図６は初期ホール径が１８０ｎｍにおけるエッチングホールの走査型電子顕微鏡（ＳＥＭ）写真である。
図５および図６から、初期ホール径１２０ｎｍおよび１８０ｎｍともレジデンスタイム短縮によりエッチング形状性が良好になっていることが確認される。また、レジデンスタイム短縮によりＣＤがシュリンクしていることがわかる。
これらエッチングホールの具体的な数値について図７に示す。この図から１２０ｎｍ、１８０ｎｍのパーシャルの結果を見ると、レジデンスタイムＲｔが０．３７ｍｓｅｃ以下になることにより、最大ＣＤが急激に低下し、ボーイングが改善されたことがわかる。また、ホール径１００点の平均値も減少しており、３σ、σ／Ａｖｅ．ともレジデンスタイムＲｔが１．２９ｍｓｅｃから０．３７ｍｓｅｃに低下することにより、半減していることがわかる。
実際のエッチングに相当するＯＥ３０％では、初期ホール径１２０ｎｍの場合に、レジデンスタイムＲｔが１．２９ｍｓｅｃで最大ＣＤが２１１ｎｍであったものが、Ｒｔが０．１９ｍｓｅｃになると１４５ｎｍに減少し、ボーイングが著しく改善されていることがわかる。また、３σが６５．０８ｎｍから３３．８８に減少し、σ／Ａｖｅ．も０．１３から０．１０に減少してエッチング形状性も改善されていることが確認された。さらに、ボトムＣＤも１３３ｎｍから１００ｎｍとシュリンクしており、ホール径の拡大が抑制されていることが確認された。
またＯＥ３０％での初期ホール径１８０ｎｍの場合にも、レジデンスタイムＲｔが１．２９ｍｓｅｃで最大ＣＤが３０４ｎｍであったものが、Ｒｔが０．１９ｍｓｅｃになると２２１ｎｍに減少し、ボーイングが著しく改善されていることがわかる。また、３σが８２．８ｎｍから４０．２に減少し、σ／Ａｖｅ．も０．１１から０．０７に減少してエッチング形状性も改善されていることが確認された。さらに、ボトムＣＤも２１１ｎｍから１７６ｎｍとシュリンクしており、ホール径の拡大が抑制されていることが確認された。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、本発明の方法を実施する装置として下部電極に周波数の異なる２つの高周波電力を印加する装置を示したが、これに限らず、下部電極にプラズマ生成用の一つの高周波電力を印加するようにしてもよいし、高周波電力を上部電極に印加するようにしてもよいし、上部電極にプラズマ生成用の高周波電力を印加し、下部電極にバイアス用の高周波電力を印加するようにしてもよい。また、上記実施形態では、マスクとして用いるアモルファスカーボン膜のエッチングについて説明したが、これに限らず、シリンダー等のそれ自体が実用部位として用いる用途にも適用可能である。さらに、被処理基板は半導体ウエハに限らず、ＦＰＤ（フラットパネルディスプレイ）等の他の基板にも適用可能である。
１０…チャンバ（処理容器）
１６…サセプタ（下部電極）
３４…上部電極
４８…第１の高周波電源
６６…Ｏ２ガス供給源
９０…第２の高周波電源
１００…制御部
１０２…記憶部
Ｗ…半導体ウエハ（被処理基板）

Claims (7)

  1. アモルファスカーボン膜を有する被処理基板を処理容器内に設置し、無機膜をマスクとして前記アモルファスカーボン膜をプラズマエッチングするプラズマエッチング方法であって、
    エッチングガスとしてＯ２ガスを用い、Ｏ２ガスの前記処理容器におけるレジデンスタイムが０．３７ｍｓｅｃ以下となるようにＯ２ガスを流してアモルファスカーボン膜をプラズマエッチングすることを特徴とするプラズマエッチング方法。
  2. 前記アモルファスカーボン膜は、被処理基板に形成された被エッチング膜のエッチングマスクとして用いるものであることを特徴とする請求項１に記載のプラズマエッチング方法。
  3. Ｏ２ガス単ガスでエッチングすることを特徴とする請求項１または請求項２に記載のプラズマエッチング方法。
  4. アモルファスカーボンにエッチングにより形成されるホールの径または溝の幅は１００ｎｍ以上であり、アスペクト比が７以下であることを特徴とする請求項１から請求項３のいずれか１項に記載のプラズマエッチング方法。
  5. アモルファスカーボンにエッチングにより形成されたホールまたは溝の断面形状において、トップからボトムの間の複数点の径または幅を測定した際の、ばらつき値３σ（σは標準偏差を示す）が５０以下であることを特徴とする請求項１から請求項４のいずれか１項に記載のプラズマエッチング方法。
  6. アモルファスカーボンにエッチングにより形成されたホールまたは溝の断面形状において、トップからボトムの間の複数点の径または幅を測定した際の、標準偏差σを平均値Ａｖｅ．で割った値、σ／Ａｖｅ．が０．１以下であることを特徴とする請求項１から請求項４のいずれか１項に記載のプラズマエッチング方法。
  7. コンピュータ上で動作し、プラズマエッチング装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項６のいずれかのプラズマエッチング方法が行われるように、コンピュータに前記プラズマエッチング装置を制御させることを特徴とする記憶媒体。
JP2009196431A 2009-08-27 2009-08-27 プラズマエッチング方法 Pending JP2011049360A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009196431A JP2011049360A (ja) 2009-08-27 2009-08-27 プラズマエッチング方法
US12/861,270 US20110049098A1 (en) 2009-08-27 2010-08-23 Plasma etching method
US14/480,109 US9117769B2 (en) 2009-08-27 2014-09-08 Plasma etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009196431A JP2011049360A (ja) 2009-08-27 2009-08-27 プラズマエッチング方法

Publications (1)

Publication Number Publication Date
JP2011049360A true JP2011049360A (ja) 2011-03-10

Family

ID=43623309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009196431A Pending JP2011049360A (ja) 2009-08-27 2009-08-27 プラズマエッチング方法

Country Status (2)

Country Link
US (1) US20110049098A1 (ja)
JP (1) JP2011049360A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117769B2 (en) 2009-08-27 2015-08-25 Tokyo Electron Limited Plasma etching method
KR20170034346A (ko) 2015-09-18 2017-03-28 샌트랄 글래스 컴퍼니 리미티드 드라이 에칭 방법 및 드라이 에칭제
JPWO2017150628A1 (ja) * 2016-03-02 2019-01-10 国立研究開発法人産業技術総合研究所 微細立体構造形成方法、及び微細立体構造

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130011569A (ko) * 2011-07-22 2013-01-30 삼성전자주식회사 콘택홀 형성 방법 및 이를 형성하기에 적합한 식각 장치
JP6063264B2 (ja) * 2012-09-13 2017-01-18 東京エレクトロン株式会社 被処理基体を処理する方法、及びプラズマ処理装置
CN102867742B (zh) * 2012-09-17 2015-06-24 上海华力微电子有限公司 一种消除形貌变形的等离子刻蚀方法
CN104445049B (zh) * 2013-09-24 2016-08-03 中芯国际集成电路制造(上海)有限公司 Mems器件形成方法
JP6544902B2 (ja) * 2014-09-18 2019-07-17 東京エレクトロン株式会社 プラズマ処理装置
US10049918B2 (en) 2016-09-29 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Directional patterning methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163205A (ja) * 2001-11-28 2003-06-06 Sony Corp 酸化膜エッチング方法
JP2007180358A (ja) * 2005-12-28 2007-07-12 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP2008047810A (ja) * 2006-08-21 2008-02-28 Elpida Memory Inc 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017403A (en) * 1989-04-13 1991-05-21 Massachusetts Institute Of Technology Process for forming planarized films
US5362356A (en) * 1990-12-20 1994-11-08 Lsi Logic Corporation Plasma etching process control
JPH05508266A (ja) * 1991-04-03 1993-11-18 イーストマン・コダック・カンパニー ＧａＡｓをドライエッチングするための高耐久性マスク
JP3323530B2 (ja) * 1991-04-04 2002-09-09 株式会社日立製作所 半導体装置の製造方法
US5605637A (en) * 1994-12-15 1997-02-25 Applied Materials Inc. Adjustable dc bias control in a plasma reactor
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US6482744B1 (en) * 2000-08-16 2002-11-19 Promos Technologies, Inc. Two step plasma etch using variable electrode spacing
US7857982B2 (en) * 2005-07-19 2010-12-28 Micron Technology, Inc. Methods of etching features into substrates
KR100780596B1 (ko) * 2006-06-30 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 콘택플러그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163205A (ja) * 2001-11-28 2003-06-06 Sony Corp 酸化膜エッチング方法
JP2007180358A (ja) * 2005-12-28 2007-07-12 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP2008047810A (ja) * 2006-08-21 2008-02-28 Elpida Memory Inc 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117769B2 (en) 2009-08-27 2015-08-25 Tokyo Electron Limited Plasma etching method
KR20170034346A (ko) 2015-09-18 2017-03-28 샌트랄 글래스 컴퍼니 리미티드 드라이 에칭 방법 및 드라이 에칭제
US9929021B2 (en) 2015-09-18 2018-03-27 Central Glass Company, Limited Dry etching method and dry etching agent
JPWO2017150628A1 (ja) * 2016-03-02 2019-01-10 国立研究開発法人産業技術総合研究所 微細立体構造形成方法、及び微細立体構造

Also Published As

Publication number Publication date
US20110049098A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
US9117769B2 (en) Plasma etching method
TWI508164B (zh) Manufacturing method of semiconductor device
JP2011049360A (ja) プラズマエッチング方法
US9177823B2 (en) Plasma etching method and plasma etching apparatus
WO2017154407A1 (ja) プラズマ処理方法およびプラズマ処理装置
JP5642001B2 (ja) プラズマエッチング方法
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
TWI401741B (zh) Plasma etching method
KR101061621B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 기억 매체
JP4754374B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
KR100894345B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
KR101737021B1 (ko) 플라즈마 처리 방법 및 기억 매체
JP2008028022A (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP6050944B2 (ja) プラズマエッチング方法及びプラズマ処理装置
JP2008192906A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
JP5064319B2 (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
JP5065787B2 (ja) プラズマエッチング方法、プラズマエッチング装置、および記憶媒体
US20060292876A1 (en) Plasma etching method and apparatus, control program and computer-readable storage medium
JP2020088174A (ja) エッチング方法及び基板処理装置
US7943523B2 (en) Plasma etching method and computer readable storage medium
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
KR20120001773A (ko) 플라즈마 에칭 방법
US20030153193A1 (en) Etching method
JP6226668B2 (ja) プラズマ処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140226

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140305

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140418