JP5065787B2 - プラズマエッチング方法、プラズマエッチング装置、および記憶媒体 - Google Patents

プラズマエッチング方法、プラズマエッチング装置、および記憶媒体 Download PDF

Info

Publication number
JP5065787B2
JP5065787B2 JP2007195734A JP2007195734A JP5065787B2 JP 5065787 B2 JP5065787 B2 JP 5065787B2 JP 2007195734 A JP2007195734 A JP 2007195734A JP 2007195734 A JP2007195734 A JP 2007195734A JP 5065787 B2 JP5065787 B2 JP 5065787B2
Authority
JP
Japan
Prior art keywords
gas
electrode
film
plasma
photoresist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007195734A
Other languages
English (en)
Other versions
JP2009032920A (ja
Inventor
秋広 菊池
乾司 出原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007195734A priority Critical patent/JP5065787B2/ja
Priority to CN2008101376789A priority patent/CN101355017B/zh
Priority to KR1020080072362A priority patent/KR100984634B1/ko
Priority to US12/180,012 priority patent/US20090029557A1/en
Priority to TW097128433A priority patent/TWI527113B/zh
Publication of JP2009032920A publication Critical patent/JP2009032920A/ja
Application granted granted Critical
Publication of JP5065787B2 publication Critical patent/JP5065787B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Description

本発明は、半導体基板等の被処理体の所定の膜をＡｒＦレジスト膜等のフォトレジスト膜をマスクとしてプラズマエッチングするプラズマエッチング方法、プラズマエッチング装置、およびプラズマエッチング方法を実行するための記憶媒体に関する。
半導体デバイスの製造プロセスにおいては、被処理基板である半導体ウエハに対し、フォトリソグラフィー工程によりフォトレジストパターンを形成し、これをマスクとしてエッチングを行っている。
近時、半導体デバイスの微細化が益々進み、エッチングにおいても益々微細加工が要求されており、このような微細化に対応して、マスクとして用いられるフォトレジストの膜厚が薄くなり、使用されるフォトレジストもＫｒＦフォトレジスト（すなわち、ＫｒＦガスを発光源としたレーザー光で露光するフォトレジスト）から、約０．１３μｍ以下のパターン開口を形成することができるＡｒＦフォトレジスト（すなわち、ＡｒＦガスを発光源とした、より短波長のレーザー光で露光するフォトレジスト）に移行されつつある。
しかしながら、ＡｒＦフォトレジスト膜を用いた既存のフォトリソグラフィー技術では、微細化が限界にきており、さらなる微細ホールを形成することが困難である。このようなことを解消するためには、マスク層であるＡｒＦフォトレジスト膜の側壁にプラズマ反応生成物を堆積させる技術（特許文献１等）を適用することができる。すなわち、このような技術によりフォトレジスト膜の開口を小径化し、より微細なパターンを形成することができる。また、特許文献２には、ＣＦ系ガスのＣＦの活性種が、エッチング作用およびホール側壁へポリマーを形成する作用の両方の役割をはたすが、この作用はＣＦ系ガスによって異なるため、ガス種に応じて供給の仕方を変更する技術が開示されている。
ところで、Ａｒフォトレジストは、フォトリソグラフィーによりパターン化した際に表面状態が悪く、亀裂が入りやすい。そして、上記特許文献１の技術を適用してエッチングを行った際に開口の小径化はできるものの、ＡｒＦフォトレジスト膜に生じている亀裂はそのまま残存し、この箇所でのＡｒＦ残膜不足により下地の配線パターンが損傷して回路がショートしてしまうおそれがある。また、上記特許文献１の技術では、開口を所望の径まで小径化するのに時間がかかり、スループットが低いという問題もある。上記特許文献２は、処理ガスによるエッチング作用およびポリマー堆積作用を調整することは記載されているものの、開口の小径化およびＡｒＦレジストの亀裂修復については一切記載されていない。
一方、超微細パターンを形成する際には、フォトレジスト膜の下層の被エッチング膜の光学的性質およびフォトレジスト膜の厚さの変動による定在波、反射ノッチングと被エッチング膜からの回折光および反射光によるフォトレジストパターンのＣＤ（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ）の変動が不可避に生じるため、被エッチング膜とフォトレジスト膜との間に露光源に使用する光の波長帯で光吸収が良好な物質からなる反射防止膜を介在させている。このような反射防止膜としては、近時、有機反射防止膜が多用されており、そのエッチングには、フォトレジスト膜をマスクとしたプラズマエッチングが用いられる（例えば特許文献３参照）。
しかしながら、有機反射防止膜は、ＡｒＦフォトレジスト膜と類似した組成を有しているため、有機反射防止膜をエッチングする際には、ＡｒＦフォトレジスト膜もほぼ同じエッチレートでエッチングされてしまい、最終的なマスク残膜が不足するという問題点がある。
特開２００５−１２９８９３号公報 特開２００６−２６９８７９号公報 特開２００５−２６３４８号公報
本発明はかかる事情に鑑みてなされたものであって、フォトレジストパターンを小径化しつつ有機反射防止膜をエッチングする際に、高レートで小径化することができ、その際のフォトレジスト膜の表面状態を良好にし、亀裂を修復することができるプラズマエッチング方法およびプラズマエッチング装置を提供することを目的とする。
また、フォトレジスト膜に対して高い選択比で有機反射防止膜をエッチングすることができるプラズマエッチング方法およびプラズマエッチング装置を提供することを目的とする。
上記課題を解決するため、本発明の第１の観点では、エッチング対象膜の上に有機反射防止膜が形成され、さらにその上にフォトレジスト膜が形成された被処理体に対し、フォトレジスト膜をマスクとして有機反射防止膜をプラズマエッチングするプラズマエッチング方法であって、第１電極および第２電極が上下に対向して設けられた処理容器内に、エッチング対象膜と有機反射防止膜とエッチングパターンとして開口が形成されたフォトレジスト膜とを有する被処理体を配置する工程と、処理容器内にＣＦ ４ ガス、ＣＨ ２ Ｆ ２ ガス、Ｃ ｘ Ｆ ｙ ガス（ただし、ｘ／ｙ≧０．５）を含む処理ガスを導入する工程と、前記第１電極および第２電極の少なくとも一方に高周波電力を印加してプラズマを生成する工程と、前記プラズマを形成している所定の期間、前記第１電極および第２電極のいずれかに、フォトレジスト膜に対し所定値以上の選択比で有機反射防止膜がエッチングされるように直流電圧を印加する工程とを有することを特徴とするプラズマエッチング方法を提供する。
上記第１の観点において、前記直流電圧は、−１０００〜−１５００Ｖの範囲であることが好ましい。
本発明の第２の観点では、エッチング対象膜の上に有機反射防止膜が形成され、さらにその上にフォトレジスト膜が形成された被処理体に対し、フォトレジスト膜をマスクとして有機反射防止膜をプラズマエッチングするプラズマエッチング方法であって、第１電極および第２電極が上下に対向して設けられた処理容器内に、エッチング対象膜と有機反射防止膜とエッチングパターンとして開口が形成されたフォトレジスト膜とを有する被処理体を配置する工程と、処理容器内にＣＦ４ガス、ＣＨ２Ｆ２ガス、ＣｘＦｙガス（ただし、ｘ／ｙ≧０．５）を含む処理ガスを導入する工程と、前記第１電極および第２電極の少なくとも一方に高周波電力を印加してプラズマを生成する工程と、前記プラズマを生成している間の第１の期間、前記第１電極および第２電極のいずれかに、主にフォトレジスト膜の前記開口を小径化可能な条件で直流電圧を印加する工程と、前記プラズマを生成している間の前記第１の期間の後の第２の期間、前記第１電極および第２電極のいずれかに、主にフォトレジスト膜に対し所定値以上の選択比で有機反射防止膜がエッチングされるような条件で直流電圧を印加する工程とを有することを特徴とするプラズマエッチング方法を提供する。
上記第２の観点において、前記第１の期間に前記直流電圧を−５００〜−１５００Ｖとし、前記第２の期間に前記直流電圧を−１０００〜−１５００Ｖとすることが好ましい。また、上記第１および第２の観点において、前記ＣｘＦｙガスは、Ｃ４Ｆ８ガス、Ｃ５Ｆ８ガス、およびＣ４Ｆ６ガスから選択される少なくとも１種であることが好ましい。また、前記ＣｘＦｙガスとしてＣ５Ｆ８ガスを用いた場合には、その流量が５〜１０ｍＬ／ｍｉｎ（ｓｃｃｍ）であることが好ましい。
本発明の第３の観点では、エッチング対象膜の上に有機反射防止膜が形成され、さらにその上にフォトレジスト膜が形成された被処理体に対し、フォトレジスト膜をマスクとして有機反射防止膜をプラズマエッチングするプラズマエッチング装置であって、被処理体が収容され真空に保持可能な処理容器と、前記処理容器内に上下に対向するように設けられた第１電極および第２電極と、前記処理容器内にＣＦ ４ ガス、ＣＨ ２ Ｆ ２ ガス、Ｃ ｘ Ｆ ｙ ガス（ただし、ｘ／ｙ≧０．５）を含む処理ガスを導入するガス導入機構と、前記第１電極および第２電極の少なくとも一方に高周波電力を印加して前記処理ガスのプラズマを生成する高周波電源ユニットと、前記第１電極および第２電極のいずれかに直流電圧を印加する直流電源ユニットと、フォトレジスト膜に対し所定値以上の選択比で有機反射防止膜がエッチングされるように前記直流電源ユニットを制御する制御部とを具備することを特徴とするプラズマエッチング装置を提供する。
本発明の第４の観点では、エッチング対象膜の上に有機反射防止膜が形成され、さらにその上にフォトレジスト膜が形成された被処理体に対し、フォトレジスト膜をマスクとして有機反射防止膜をプラズマエッチングするプラズマエッチング装置であって、被処理体が収容され真空に保持可能な処理容器と、前記処理容器内に上下に対向するように設けられた第１電極および第２電極と、前記処理容器内にＣＦ４ガス、ＣＨ２Ｆ２ガス、ＣｘＦｙガス（ただし、ｘ／ｙ≧０．５）を含む処理ガスを導入するガス導入機構と、前記第１電極および第２電極の少なくとも一方に高周波電力を印加して前記処理ガスのプラズマを生成する高周波電源ユニットと、前記第１電極および第２電極のいずれかに直流電圧を印加する直流電源ユニットと、前記高周波電源ユニットにより処理ガスのプラズマが形成されている間に、主に前記フォトレジスト膜の前記開口を小径化可能な条件で直流電圧が印加される期間と、主に前記フォトレジスト膜に対し所定値以上の選択比で有機反射防止膜がエッチングされるような条件で直流電圧が印加される期間とが存在するように前記直流電源ユニットを制御する制御部とを具備することを特徴とするプラズマエッチング装置を提供する。
本発明の第５の観点では、コンピュータ上で動作し、プラズマエッチング装置を制御するプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記第１の観点または上記第２の観点のプラズマエッチング方法が行われるように、コンピュータに前記プラズマエッチング装置を制御させることを特徴とする記憶媒体を提供する。
本発明によれば、エッチング対象膜の上に有機反射防止膜が形成され、さらにその上にフォトレジスト膜が形成された被処理体に対し、フォトレジスト膜をマスクとして有機反射防止膜をプラズマエッチングする際に、ＣＦ４ガス、ＣＨ２Ｆ２ガス、ＣｘＦｙガス（ただし、ｘ／ｙ≧０．５）を含む処理ガスを用い、上下に対向して設けられた第１電極および第２電極の少なくとも一方に高周波電力を印加して処理ガスのプラズマを生成してエッチングするので、ＣＦ４ガス、ＣＨ２Ｆ２ガスによる開口の小径化効果をＣｘＦｙガスが促進し、小径化レートを上昇させて処理のスループットを高めることができるとともに、ＣｘＦｙガスによってＡｒＦフォトレジスト膜の表面を平滑化することができ、フォトレジスト膜の厚さを増加させ、かつ亀裂を修復することができる。このため、従来ＡｒＦフォトレジスト膜の残膜不足を解消するための多層レジスト技術を用いざるを得なかった場合でも単層レジストの適用が可能となる。また、本発明は、ダブルパターンニング技術のように、より狭いピッチのパターンを形成する技術に特に有効である。
また、上記のように、ＣＦ４ガス、ＣＨ２Ｆ２ガス、ＣｘＦｙガス（ただし、ｘ／ｙ≧０．５）を含む処理ガスを用い、上下に対向して設けられた第１電極および第２電極の少なくとも一方に高周波電力を印加して処理ガスのプラズマを生成することに加え、プラズマを生成する際に第１電極および第２電極のいずれかに直流電圧を印加するので、直流電圧印加電極に付着したポリマーを被処理体に供給して上記効果を一層高めることができ、かつポリマーをフォトレジスト膜に供給して有機反射防止膜をフォトレジスト膜に対して高選択比でエッチングすることができる。
また、エッチング対象膜の上に有機反射防止膜が形成され、さらにその上にフォトレジスト膜が形成された被処理体に対し、フォトレジスト膜をマスクとして有機反射防止膜をプラズマエッチングする際に、ＣＦ４ガス、ＣＨ２Ｆ２ガス、ＣｘＦｙガス（ただし、ｘ／ｙ≧０．５）を含む処理ガスを用い、上下に対向して設けられた第１電極および第２電極の少なくとも一方に高周波電力を印加して処理ガスのプラズマを生成することに加え、プラズマを生成する際に第１電極および第２電極のいずれかに直流電圧を印加し、第１の期間ではその直流電圧を開口を小径化可能な条件とし、その後の第２の期間ではその直流電圧をフォトレジスト膜に対し所定値以上の選択比で有機反射防止膜がエッチングされるような条件とするので、小径化レートを上昇させて処理のスループットを高め、かつＡｒＦフォトレジスト膜の表面を平滑化するといった効果と、フォトレジスト膜に対して高選択比で有機反射防止膜をエッチングすることができる効果の両方を得ることができる。
以下、添付図面を参照して本発明の実施の形態について具体的に説明する。
図１は、本発明の実施に用いられるプラズマエッチング装置の一例を示す概略断面図である。
このプラズマエッチング装置は、容量結合型平行平板プラズマエッチング装置として構成されており、例えば表面が陽極酸化処理されたアルミニウムからなる略円筒状のチャンバ（処理容器）１０を有している。このチャンバ１０は保安接地されている。
チャンバ１０の底部には、セラミックス等からなる絶縁板１２を介して円柱状のサセプタ支持台１４が配置され、このサセプタ支持台１４の上に例えばアルミニウムからなるサセプタ１６が設けられている。サセプタ１６は下部電極を構成し、その上に被処理基板である半導体ウエハＷが載置される。
サセプタ１６の上面には、半導体ウエハＷを静電力で吸着保持する静電チャック１８が設けられている。この静電チャック１８は、導電膜からなる電極２０を一対の絶縁層または絶縁シートで挟んだ構造を有するものであり、電極２０には直流電源２２が電気的に接続されている。そして、直流電源２２からの直流電圧により生じたクーロン力等の静電力により半導体ウエハＷが静電チャック１８に吸着保持される。
静電チャック１８（半導体ウエハＷ）の周囲でサセプタ１６の上面には、エッチングの均一性を向上させるための、例えばシリコンからなる導電性のフォーカスリング（補正リング）２４が配置されている。サセプタ１６およびサセプタ支持台１４の側面には、例えば石英からなる円筒状の内壁部材２６が設けられている。
サセプタ支持台１４の内部には、例えば円周上に冷媒室２８が設けられている。この冷媒室には、外部に設けられた図示しないチラーユニットより配管３０ａ，３０ｂを介して所定温度の冷媒、例えば冷却水が循環供給され、冷媒の温度によってサセプタ上の半導体ウエハＷの処理温度を制御することができる。
さらに、図示しない伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスがガス供給ライン３２を介して静電チャック１８の上面と半導体ウエハＷの裏面との間に供給される。
下部電極であるサセプタ１６の上方には、サセプタ１６と対向するように平行に上部電極３４が設けられている。そして、上部および下部電極３４，１６間の空間がプラズマ生成空間となる。上部電極３４は、下部電極であるサセプタ１６上の半導体ウエハＷと対向してプラズマ生成空間と接する面、つまり対向面を形成する。
この上部電極３４は、絶縁性遮蔽部材４２を介して、チャンバ１０の上部に支持されており、サセプタ１６との対向面を構成しかつ多数の吐出孔３７を有する電極板３６と、この電極板３６を着脱自在に支持し、導電性材料、例えば表面が陽極酸化処理されたアルミニウムからなる水冷構造の電極支持体３８とによって構成されている。電極板３６は、ジュール熱の少ない低抵抗の導電体または半導体が好ましく、また、後述するようにレジストを強化する観点からはシリコン含有物質が好ましい。このような観点から、電極板３６はシリコンやＳｉＣで構成されるのが好ましい。電極支持体３８の内部には、ガス拡散室４０が設けられ、このガス拡散室４０からはガス吐出孔３７に連通する多数のガス通流孔４１が下方に延びている。
電極支持体３８にはガス拡散室４０へ処理ガスを導くガス導入口６２が形成されており、このガス導入口６２にはガス供給管６４が接続され、ガス供給管６４には処理ガス供給源６６が接続されている。ガス供給管６４には、上流側から順にマスフローコントローラ（ＭＦＣ）６８および開閉バルブ７０が設けられている（ＭＦＣの代わりにＦＣＮでもよい）。そして、処理ガス供給源６６から、エッチングのための処理ガスがガス供給管６４からガス拡散室４０に至り、ガス通流孔４１およびガス吐出孔３７を介してシャワー状にプラズマ生成空間に吐出される。すなわち、上部電極３４は処理ガスを供給するためのシャワーヘッドとして機能する。
上部電極３４には、整合器４６および給電棒４４を介して、第１の高周波電源４８が電気的に接続されている。第１の高周波電源４８は、１０ＭＨｚ以上の周波数、例えば６０ＭＨｚの高周波電力を出力する。整合器４６は、第１の高周波電源４８の内部（または出力）インピーダンスに負荷インピーダンスを整合させるもので、チャンバ１０内にプラズマが生成されている時に第１の高周波電源４８の出力インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。整合器４６の出力端子は給電棒４４の上端に接続されている。
一方、上記上部電極３４には、第１の高周波電源４８の他、可変直流電源５０が電気的に接続されている。可変直流電源５０はバイポーラ電源であってもよい。具体的には、この可変直流電源５０は、上記整合器４６および給電棒４４を介して上部電極３４に接続されており、オン・オフスイッチ５２により給電のオン・オフが可能となっている。可変直流電源５０の極性および電流・電圧ならびにオン・オフスイッチ５２のオン・オフはコントローラ５１により制御されるようになっている。
整合器４６は、図２に示すように、第１の高周波電源４８の給電ライン４９から分岐して設けられた第１の可変コンデンサ５４と、給電ライン４９のその分岐点の下流側に設けられた第２の可変コンデンサ５６を有しており、これらにより上記機能を発揮する。また、整合器４６には、直流電圧電流（以下、単に直流電圧という）が上部電極３４に有効に供給可能なように、第１の高周波電源４８からの高周波（例えば６０ＭＨｚ）および後述する第２の高周波電源からの高周波（例えば２ＭＨｚ）をトラップするフィルタ５８が設けられている。すなわち、可変直流電源５０からの直流電流がフィルタ５８を介して給電ライン４９に接続される。このフィルタ５８はコイル５９とコンデンサ６０とで構成されており、これらにより第１の高周波電源４８からの高周波および後述する第２の高周波電源からの高周波がトラップされる。
チャンバ１０の側壁から上部電極３４の高さ位置よりも上方に延びるように円筒状の接地導体１０ａが設けられており、この円筒状接地導体１０ａの天壁部分は筒状の絶縁部材４４ａにより上部給電棒４４から電気的に絶縁されている。
下部電極であるサセプタ１６には、整合器８８を介して第２の高周波電源９０が電気的に接続されている。この第２の高周波電源９０から下部電極サセプタ１６に高周波電力が供給されることにより、半導体ウエハＷ側にイオンが引き込まれる。第２の高周波電源９０は、３００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数、例えば２ＭＨｚの高周波電力を出力する。整合器８８は第２の高周波電源９０の内部（または出力）インピーダンスに負荷インピーダンスを整合させるためのもので、チャンバ１０内にプラズマが生成されている時に第２の高周波電源９０の内部インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。
上部電極３４には、第１の高周波電源４８からの高周波（６０ＭＨｚ）は通さずに第２の高周波電源９０からの高周波（２ＭＨｚ）をグランドへ通すためのローパスフィルタ（ＬＰＦ）９２が電気的に接続されている。このローパスフィルタ（ＬＰＦ）９２は、好適にはＬＲフィルタまたはＬＣフィルタで構成されるが、１本の導線だけでも第１の高周波電源４８からの高周波（６０ＭＨｚ）に対しては十分大きなリアクタンスを与えることができるので、それで済ますこともできる。一方、下部電極であるサセプタ１６には、第１の高周波電源４８からの高周波（６０ＭＨｚ）をグランドに通すためのハイパスフィルタ（ＨＰＦ）９４が電気的に接続されている。
チャンバ１０の底部には排気口８０が設けられ、この排気口８０に排気管８２を介して排気装置８４が接続されている。排気装置８４は、ターボ分子ポンプなどの真空ポンプを有しており、チャンバ１０内を所望の真空度まで減圧可能となっている。また、チャンバ１０の側壁には半導体ウエハＷの搬入出口８５が設けられており、この搬入出口８５はゲートバルブ８６により開閉可能となっている。また、チャンバ１０の内壁に沿ってチャンバ１０にエッチング副生物（デポ）が付着することを防止するためのデポシールド１１が着脱自在に設けられている。すなわち、デポシールド１１がチャンバ壁を構成している。また、デポシールド１１は、内壁部材２６の外周にも設けられている。チャンバ１０の底部のチャンバ壁側のデポシールド１１と内壁部材２６側のデポシールド１１との間には排気プレート８３が設けられている。デポシールド１１および排気プレート８３としては、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆したものを好適に用いることができる。
デポシールド１１のチャンバ内壁を構成する部分のウエハＷとほぼ同じ高さ部分には、グランドにＤＣ的に接続された導電性部材（ＧＮＤブロック）９１が設けられており、これにより異常放電防止効果を発揮する。
プラズマ処理装置の各構成部は、制御部（全体制御装置）９５に接続されて制御される構成となっている。また、制御部９５には、工程管理者がプラズマ処理装置を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース９６が接続されている。
さらに、制御部９５には、プラズマ処理装置で実行される各種処理を制御部９５の制御にて実現するための制御プログラムや、処理条件に応じてプラズマ処理装置の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部９７が接続されている。レシピはハードディスクや半導体メモリーに記憶されていてもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で記憶部９７の所定位置にセットするようになっていてもよい。
そして、必要に応じて、ユーザーインターフェース９６からの指示等にて任意のレシピを記憶部９７から呼び出して制御部９５に実行させることで、制御部９５の制御下で、プラズマ処理装置での所望の処理が行われる。
次に、このように構成されるプラズマエッチング装置により実施される、本発明の第１の実施形態に係るプラズマエッチング方法について説明する。
ここでは、被処理体である半導体ウエハＷとして、例えば図３に示すように、Ｓｉ基板１０１の上に、エッチングストッパ膜１０２、エッチング対象膜１０３、反射防止膜（ＢＡＲＣ）１０４、パターン化されたフォトレジスト膜１０５が順次形成されたものを用いる。
エッチングストッパ膜１０２としてはＳｉＣ膜が例示される。また、エッチング対象膜１０３としては層間絶縁膜が例示され、例えばＳｉＯ２膜および／またはＬｏｗ−ｋ膜が例示される。反射防止膜１０４としては、有機系のものが主流であり、その厚さは８０ｎｍ程度である。フォトレジスト膜１０５としては、ＡｒＦレジストが例示され、厚さは１２０ｎｍ程度である。
このプラズマエッチングに際しては、まず、ゲートバルブ８６を開状態とし、搬入出口８５を介して上記構造を有する半導体ウエハＷをチャンバ１０内に搬入し、サセプタ１６上に載置する。そして、処理ガス供給源６６から反射防止膜１０４をエッチングするための処理ガスを所定の流量でガス拡散室４０へ供給し、ガス通流孔４１およびガス吐出孔３７を介してチャンバ１０内へ供給しつつ、排気装置８４によりチャンバ１０内を排気し、その中の圧力を例えば０．１〜１５０Ｐａの範囲内の設定値とする。また、サセプタ温度は０〜４０℃程度とする。
そして、この状態でチャンバ１０内に所定の処理ガスを導入し、第１の高周波電源４８からプラズマ生成用の高周波電力を所定のパワーで上部電極３４に印加するとともに、第２の高周波電源９０よりイオン引き込み用の高周波を所定のパワーで下部電極であるサセプタ１６に印加する。そして、可変直流電源５０から所定の直流電圧を上部電極３４に印加する。さらに、静電チャック１８のための直流電源２２から直流電圧を静電チャック１８の電極２０に印加して、半導体ウエハＷをサセプタ１６に固定する。
上部電極３４の電極板３６に形成されたガス吐出孔３７から吐出された処理ガスは、高周波電力により生じた上部電極３４と下部電極であるサセプタ１６間のグロー放電中でプラズマ化し、このプラズマで生成されるラジカルやイオンによって半導体ウエハＷの被処理面がエッチングされる。
上部電極３４には高い周波数領域（例えば、１０ＭＨｚ以上）の高周波電力を供給するので、プラズマを好ましい状態で高密度化することができ、より低圧の条件下でも高密度プラズマを形成することができる。
本実施形態では、反射防止膜１０４およびエッチング対象膜１０３をエッチングする際に、フォトレジスト膜１０５の開口１０６を小径化する。すなわち、図４に示すように、プラズマエッチングの際に、フォトリソグラフィー工程で形成されたフォトレジスト膜１０５の開口１０６の壁部にＣＦ系の堆積物１０７を堆積させて開口１０６を小径化し、図５に示すように、その分反射防止膜１０４、エッチング対象膜１０３のエッチングホール１０８の径を微細化する。
このようにプラズマエッチングの際にＣＦ系の堆積物をフォトレジスト膜１０５に形成された開口１０６の内壁に堆積させて開口１０６を小径化する際には、堆積効果の高いＣＦ系ガス、典型的にはＣＦ４ガスと、スカベンジ効果の高いＣＨＦ系ガス、典型的にはＣＨ２Ｆ２ガスとを併用することにより、堆積物の堆積を制御することが有効であると考えられる。
しかしながら、フォトレジスト膜としてＡｒＦフォトレジスト膜を用いた場合には、本質的にその強度が低いため、開口１０６としてピッチの狭いホールパターンを形成すると、そのパターン間に亀裂が形成され、上記処理ガスを用いて開口１０６を小径化してもその亀裂を修復することができない。このため、このような亀裂が入った部分ではＡｒＦレジストの残膜不足により、下地の配線パターンが損傷して回路がショートする等の問題が生じるおそれがある。また、上記ガスを用いた場合に、所望の寸法までパターンを小径化するために時間がかかり、スループットが低いという問題も生じる。
このため、本実施形態では、処理ガスとして、ＣＦ４ガスとＣＨ２Ｆ２ガスの他に、Ｃ量の多いＣＦ系ガス、具体的にはＣｘＦｙガスであって、ｘ／ｙ≧０．５を満足するものを用いる。このようにＣ量の多いＣＦ系ガスであるＣｘＦｙガスを用いることにより、ＡｒＦフォトレジスト膜の表面に平滑性の高い堆積物を形成することができ、堆積物自体の量も増加してフォトレジスト膜１０５の厚さの増加および亀裂修復が可能となり、上記のようなＡｒＦフォトレジスト膜の局所的な残膜不足により発生していた配線ショートの問題を有効に解消することができる。また、上記ＣｘＦｙガスを用いることにより堆積が促進されるので、所望の寸法まで開口を小径化するのにかかる時間を大幅に短縮することができ、大幅なスループットの短縮が可能となる。
このように、ＣｘＦｙガスをＣＦ４ガスおよびＣＨ２Ｆ２ガスに添加することにより上述のような効果を得ることができるが、このような効果は、プラズマエッチング中に上部電極３４に可変直流電源５０から直流電圧を印加することにより、より大きなものとすることができる。すなわち、ＣｘＦｙガスを添加することと直流電圧の印加との相乗作用により上記効果を著しく促進させることができる。
この点について、以下に説明する。
上部電極３４には、従前のエッチングプロセス、特に上部電極３４への高周波電力が小さいエッチングプロセスによってポリマーが付着している。そして、エッチング処理を行う際に上部電極３４に適切な直流電圧を印加すると、図６に示すように、上部電極の自己バイアス電圧Ｖｄｃを深くすること、つまり上部電極３４表面でのＶｄｃの絶対値を大きくすることができる。このため、上部電極３４に付着しているポリマーが印加された直流電圧によってスパッタされて半導体ウエハＷに供給され、フォトレジスト膜１０５の上にデポとして付着する。このように直流電圧印加によりデポ付着効果が生じ、上述のような処理ガスによる堆積効果と相俟って、高スループットでの開口１０６の小径化を実現するとともに、亀裂修復作用をより促進し、回路ショートのおそれを一層小さくすることができる。
ｘ／ｙ≧０．５を満足するＣｘＦｙガスとしては、Ｃ４Ｆ８ガス、Ｃ５Ｆ８ガス、およびＣ４Ｆ６ガスを挙げることができ、これらから選択される少なく１種を用いることができる。これらのガスはガスの種類に応じて適切な量が変化する。これらの中では、効果が比較的高く量産適用が容易であるＣ５Ｆ８ガスが好適であり、その量は５〜１０ｍＬ／ｍｉｎ（ｓｃｃｍ）であることが好ましい。これらガスの効果は、Ｃの割合が多いほど大きいと考えられ、Ｃ５Ｆ８ガスよりもＣの割合が小さいＣ４Ｆ８ガスでは、５〜４０ｍＬ／ｍｉｎ（ｓｃｃｍ）であることが好ましい。Ｃの割合が最も高いのはＣ４Ｆ６ガスであり、より少ない量で所望の効果が得られる可能性がある。
また、ＣＦ４ガスの流量は１００〜２００ｍＬ／ｍｉｎ（ｓｃｃｍ）、ＣＨ２Ｆ２ガスの流量は５〜３０ｍＬ／ｍｉｎ（ｓｃｃｍ）であることが好ましい。処理ガスは、ＣＦ４ガス、ＣＨ２Ｆ２ガス、ＣｘＦｙガスからなるものであってもよいし、これらにさらにＡｒガス等の不活性ガスを加えたものであってもよい。
さらに、可変直流電源５０から上部電極３４への印加直流電圧は、上記効果を得る観点から、−５００〜−１５００Ｖの範囲が好ましい。
次に、このような第１の実施形態の方法の効果を確認した結果について説明する。ここでは、被処理基板として、エッチング対象膜であるポーラス低誘電率（Ｌｏｗ−ｋ）膜の上に有機反射防止膜形成し、さらにその上にエッチングマスクとしてＡｒＦレジスト膜を形成したものを用いた。エッチング前のイニシャル状態のＡｒＦレジスト膜の走査型電子顕微鏡（ＳＥＭ）写真を図７に示す。ここでは、ＡｒＦフォトレジスト膜に形成された開口パターンのイニシャルの径は１４０ｎｍとした。この写真から明らかなように、いくつかの開口パターンからは亀裂が延びていることが分かる。
このような基板を図１の装置に搬入して本実施形態の条件である以下の条件Ａおよび比較条件である以下の条件Ｂでプラズマエッチング処理を行った。
＜条件Ａ＞
チャンバ内圧力：１３．３Ｐａ（１００ｍＴ）
上部高周波パワー：５００Ｗ
下部高周波パワー：４００Ｗ
直流電圧：−１０００Ｖ
プロセスガスおよび流量：
ＣＦ４＝１５０ｍＬ／ｍｉｎ（標準状態換算値（ｓｃｃｍ））
ＣＨ２Ｆ２＝２０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｃ５Ｆ８＝７ｍＬ／ｍｉｎ（ｓｃｃｍ）
磁界：
センター＝１５Ｔ
エッジ ＝４０Ｔ
温度：
上部電極およびウエハ＝６０℃
サセプタ＝２０℃
＜条件Ｂ＞
チャンバ内圧力：１３．３Ｐａ（１００ｍＴ）
上部高周波パワー：５００Ｗ
下部高周波パワー：４００Ｗ
直流電圧：−５００Ｖ
プロセスガスおよび流量：
ＣＦ４＝１５０ｍＬ／ｍｉｎ（ｓｃｃｍ）
ＣＨ２Ｆ２＝２０ｍＬ／ｍｉｎ（ｓｃｃｍ）
磁界：
センター＝１５Ｔ
エッジ ＝４０Ｔ
温度：
上部電極およびウエハ＝６０℃
サセプタ＝２０℃
このような条件でエッチングを行った結果、本実施形態の条件である条件Ａでは１０ｓｅｃのエッチング処理により、フォトレジスト膜のホール形状の開口を１４０ｎｍから目標である１１０ｎｍまで小径化することができた。また、エッチング後のフォトレジスト膜の平面は、図８のＳＥＭ写真に示すように、亀裂が修復されていることが確認された。また、フォトレジスト膜の残膜は、センターで２３０ｎｍ、エッジで２２０ｎｍであった。
一方、比較条件である条件Ｂでは、フォトレジスト膜のホール形状の開口を１４０ｎｍから目標である１１０ｎｍまで小径化するのに４０ｓｅｃかかった。また、エッチング後のフォトレジスト膜の平面は、図９のＳＥＭ写真に示すように、イニシャルの亀裂が残存していることが確認された。また、フォトレジスト膜の残膜は、センターで２２０ｎｍ、エッジで２１８ｎｍであった。
この結果から、本実施形態の条件でエッチングを行うことにより、最初にＡｒＦレジスト膜に存在していた亀裂を修復でき、ホール形状の開口を小径化にかかる時間も比較例よりも短く、高スループットで所望の小径化を実現可能であることが確認された。また、フォトレジスト膜の残膜も本実施形態の条件のほうが多いことが確認された。
次に、本発明の第２の実施形態に係るプラズマエッチング方法について説明する。
本実施形態においては、被処理体である半導体ウエハＷとして、例えば図１０に示すように、Ｓｉ基板２０１の上に、エッチングストッパ膜２０２、エッチング対象膜２０３、有機反射防止膜（ＢＡＲＣ）２０４、パターン化されたフォトレジスト膜２０５が順次形成されたものを用い、エッチング対象膜２０３のエッチングに先立って有機反射防止膜（ＢＡＲＣ）２０４をフォトレジスト膜２０５をマスクとしてエッチングする。
このエッチングに際しては、マスク残膜を確保する観点から有機反射防止膜（ＢＡＲＣ）２０４をフォトレジスト膜２０５に対して高選択比でエッチングする必要があるが、有機反射防止膜２０４はＡｒＦフォトレジスト膜のようなフォトレジスト膜２０５と類似した組成を有しているため、有機反射防止膜２０４をエッチングする際には、フォトレジスト膜２０５もほぼ同じエッチレートでエッチングされてしまい、最終的なマスク残膜が不足する。
そこで、本実施形態では、以下に説明するように、上部電極３４に可変直流電源５０から直流電圧を印加することにより、フォトレジスト膜２０５に対して高い選択比で有機反射防止膜２０４をエッチングする。
具体的には、まず、ゲートバルブ８６を開状態とし、搬入出口８５を介して上記構造を有する半導体ウエハＷをチャンバ１０内に搬入し、サセプタ１６上に載置する。そして、処理ガス供給源６６から反射防止膜１０４をエッチングするための処理ガスを所定の流量でガス拡散室４０へ供給し、ガス通流孔４１およびガス吐出孔３７を介してチャンバ１０内へ供給しつつ、排気装置８４によりチャンバ１０内を排気し、その中の圧力を例えば０．１〜１５０Ｐａの範囲内の設定値とする。また、サセプタ温度は０〜４０℃程度とする。
そして、この状態でチャンバ１０内に所定の処理ガスを導入し、第１の高周波電源４８からプラズマ生成用の高周波電力を所定のパワーで上部電極３４に印加するとともに、第２の高周波電源９０よりイオン引き込み用の高周波を所定のパワーで下部電極であるサセプタ１６に印加する。そして、可変直流電源５０から所定の直流電圧を上部電極３４に印加する。さらに、静電チャック１８のための直流電源２２から直流電圧を静電チャック１８の電極２０に印加して、半導体ウエハＷをサセプタ１６に固定する。
上部電極３４の電極板３６に形成されたガス吐出孔３７から吐出された処理ガスは、高周波電力により生じた上部電極３４と下部電極であるサセプタ１６間のグロー放電中でプラズマ化し、このプラズマで生成されるラジカルやイオンによって半導体ウエハＷの被処理面がエッチングされる。
本実施形態では、このようなエッチング処理の際に、上部電極３４に可変直流電源５０から直流電圧を印加する。このように直流電圧を印加することにより、第１の実施形態と同様の原理で、上部電極３４に付着しているポリマーが印加された直流電圧によってスパッタされて半導体ウエハＷに供給され、フォトレジスト膜２０５の上にデポとして付着する。このため、フォトレジスト膜２０５を厚くすることができ、結果としてフォトレジスト膜２０５に対する有機反射防止膜２０４のエッチング選択比を大きくすることができる。この時の選択比は、印加する直流電圧の絶対値が増加するにつれて大きくなり、−１０００〜−１５００Ｖの範囲で３．０以上の選択比を得ることができるため、この範囲が好ましい。
本実施形態において、処理ガスとしては通常のものを用いることができるが、第１の実施形態と同様、ＣＦ４ガス、ＣＨ２Ｆ２ガス、およびＣｘＦｙガスであって、ｘ／ｙ≧０．５を満足するものを用いることが好ましい。また、ｘ／ｙ≧０．５を満足するＣｘＦｙガスとしては、Ｃ４Ｆ８ガス、Ｃ５Ｆ８ガス、およびＣ４Ｆ６ガスを挙げることができ、これらから選択される少なく１種を用いることができる。これらの中では、Ｃ５Ｆ８ガスが好適であり、その量は５〜１０ｍＬ／ｍｉｎ（ｓｃｃｍ）であることが好ましい。また、ＣＦ４ガスの流量は１００〜２００ｍＬ／ｍｉｎ（ｓｃｃｍ）、ＣＨ２Ｆ２ガスの流量は５〜３０ｍＬ／ｍｉｎ（ｓｃｃｍ）であることが好ましい。処理ガスは、ＣＦ４ガス、ＣＨ２Ｆ２ガス、ＣｘＦｙガスからなるものであってもよいし、これらにさらにＡｒガス等の不活性ガスを加えたものであってもよい。
本実施形態のように、ＡｒＦレジスト膜をマスクとして有機反射防止膜（ＢＡＲＣ）をプラズマエッチングする場合に、第１の実施形態と同様の処理ガスを用いた場合には、上部電極３４に印加する直流電圧を制御することにより、反射防止膜を高選択比でエッチングすることができるといった効果の他、ＡｒＦレジスト膜の開口を亀裂を修復しつつ高スループットで小径化することができるといった第１の実施形態の効果も奏することができる。
なお、ＡｒＦレジスト膜をマスクとして有機反射防止膜（ＢＡＲＣ）をプラズマエッチングする場合に、第１段階として、第１の実施形態におけるフォトレジスト膜の開口を小径化可能な条件により、ＡｒＦレジスト膜の開口を亀裂を修復しつつ高スループットで小径化し、次いで第２段階として、第２の実施形態における有機反射膜をＡｒＦフォトレジスト膜に対して高エッチング選択比でエッチング可能な条件によりエッチングするといった、２段階のエッチングを行うことがも可能である。
次に、第２の実施形態の方法の効果を確認した結果について説明する。
ここでは、ポーラスＬｏｗ−ｋ膜の上に有機反射防止膜形成し、さらにその上にエッチングマスクとしてＡｒＦレジスト膜を形成した被処理基板を用いた。このような基板を図１の装置に搬入して以下の条件で上部電極３４に印加する直流電圧を変化させてプラズマエッチング処理を行った。
チャンバ内圧力：１３．３Ｐａ（１００ｍＴ）
上部高周波パワー：５００Ｗ
下部高周波パワー：４００Ｗ
直流電圧：−５００〜−１５００Ｖ
プロセスガスおよび流量：
ＣＦ４＝１５０ｍＬ／ｍｉｎ（標準状態換算値（ｓｃｃｍ））
ＣＨ２Ｆ２＝２０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｃ５Ｆ８＝７ｍＬ／ｍｉｎ（ｓｃｃｍ）
磁界：
センター＝１５Ｔ
エッジ ＝４０Ｔ
温度：
上部電極およびウエハ＝６０℃
サセプタ＝２０℃
このような条件でエッチングを行った結果を図１１に示す。図１１は、上部電極に印加する直流電圧をとり、縦軸に有機反射防止膜のＡｒＦレジスト膜に対するエッチング選択比をとって、これらの関係を示す図である。この図に示すように、印加する直流電圧の大きさ（絶対値）が大きくなるほどエッチング選択比が上昇し、−１０００〜−１５００の範囲で３．０〜５．４という高いエッチング選択比で有機反射防止膜をエッチングできることが確認された。
なお、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、本発明が適用される装置については図１のものに限定されるものではなく、以下に示す種々のものを用いることができる。例えば、図１２に示すように、下部電極であるサセプタ１６に第１の高周波電源４８′からプラズマ生成用の例えば６０ＭＨｚの高周波電力を印加するとともに、第２の高周波電源９０′からイオン引き込み用の例えば２ＭＨｚの高周波電力を印加する下部２周波印加タイプのプラズマエッチング装置を適用することもできる。図示のように上部電極２３４に可変直流電源１６６を接続して所定の直流電圧を印加することにより、上記実施形態と同様の効果を得ることができる。
また、この場合に、図１３に示すように、直流電源１６８を下部電極であるサセプタ１６に接続して、サセプタ１６に直流電圧を印加するようにしてもよい。
さらに、図１４に示すように、上部電極２３４′をチャンバ１０を介して接地するようにし、下部電極であるサセプタ１６に高周波電源１７０を接続し、この高周波電源１７０からプラズマ形成用の例えば１３．５６ＭＨｚの高周波電力を印加するタイプのプラズマエッチング装置であっても適用することができ、この場合には、図示のように下部電極であるサセプタ１６に可変直流電源１７２を接続して所定の直流電圧を印加することにより、上記実施形態と同様の効果を得ることができる。
さらにまた、図１５に示すように、図１４と同様の上部電極２３４′をチャンバ１０を介して接地するようにし、下部電極であるサセプタ１６に高周波電源１７０を接続し、この高周波電源１７０からプラズマ形成用の高周波電力を印加するタイプのエッチング装置において、可変直流電源１７４を上部電極２３４′に印加するようにしてもよい。
本発明の実施に用いられるプラズマエッチング装置の一例を示す概略断面図。 図１のプラズマエッチング装置において第１の高周波電源に接続された整合器の構造を示す図。 本発明の第１の実施形態の実施に用いられる半導体ウエハの構造を示す断面図。 図３に示す半導体ウエハにおいて、フォトレジスト膜の開口を小径化した状態を示す断面図。 図４に示す小径化したフォトレジスト膜をマスクとしてプラズマエッチングを行った状態を示す断面図。 図１のプラズマ処理装置において、上部電極に直流電圧を印加した際のＶｄｃおよびプラズマシース厚の変化を示す図。 本発明の第１の実施形態の効果の確認に用いた半導体ウエハのエッチング前のフォトレジスト膜の状態を示す電子顕微鏡写真。 図７の半導体ウエハを本発明の第１の実施形態の条件でエッチングした際のフォトレジスト膜の状態を示す電子顕微鏡写真。 図７の半導体ウエハを比較条件でエッチングした際のフォトレジスト膜の状態を示す電子顕微鏡写真。 本発明の第２の実施形態の実施に用いられる半導体ウエハの構造を示す断面図。 上部電極に印加する直流電圧と有機反射防止膜のＡｒＦフォトレジスト膜に対するエッチング選択比との関係を示す図。 本発明の実施に適用が可能な他のタイプのプラズマエッチング装置の例を示す概略図。 本発明の実施に適用が可能なさらに他のタイプのプラズマエッチング装置の例を示す断面図。 本発明の実施に適用が可能なさらにまた他のタイプのプラズマエッチング装置の例を示す概略図。 本発明の実施に適用が可能なさらに別のタイプのプラズマエッチング装置の例を示す断面図。
符号の説明
１０…チャンバ（処理容器）
１６…サセプタ（下部電極）
３４…上部電極
４４…給電棒
４６，８８…整合器
４８…第１の高周波電源
５０…可変直流電源
５１…コントローラ
５２…オン・オフスイッチ
６６…処理ガス供給源
８４…排気装置
９０…第２の高周波電源
９１…ＧＮＤブロック
１０１、２０１…Ｓｉ基板
１０３、２０３…エッチング対象膜
１０４、２０４…有機反射防止膜
１０５、２０５…フォトレジスト膜
１０６…開口
１０７…ＣＦ系の堆積物
１０８…エッチングホール
Ｗ…半導体ウエハ（被処理基板）

Claims (9)

  1. エッチング対象膜の上に有機反射防止膜が形成され、さらにその上にフォトレジスト膜が形成された被処理体に対し、フォトレジスト膜をマスクとして有機反射防止膜をプラズマエッチングするプラズマエッチング方法であって、
    第１電極および第２電極が上下に対向して設けられた処理容器内に、エッチング対象膜と有機反射防止膜とエッチングパターンとして開口が形成されたフォトレジスト膜とを有する被処理体を配置する工程と、
    処理容器内にＣＦ ４ ガス、ＣＨ ２ Ｆ ２ ガス、Ｃ ｘ Ｆ ｙ ガス（ただし、ｘ／ｙ≧０．５）を含む処理ガスを導入する工程と、
    前記第１電極および第２電極の少なくとも一方に高周波電力を印加してプラズマを生成する工程と、
    前記プラズマを形成している所定の期間、前記第１電極および第２電極のいずれかに、フォトレジスト膜に対し所定値以上の選択比で有機反射防止膜がエッチングされるように直流電圧を印加する工程と
    を有することを特徴とするプラズマエッチング方法。
  2. 前記直流電圧は、−１０００〜−１５００Ｖの範囲であることを特徴とする請求項１に記載のプラズマエッチング方法。
  3. エッチング対象膜の上に有機反射防止膜が形成され、さらにその上にフォトレジスト膜が形成された被処理体に対し、フォトレジスト膜をマスクとして有機反射防止膜をプラズマエッチングするプラズマエッチング方法であって、
    第１電極および第２電極が上下に対向して設けられた処理容器内に、エッチング対象膜と有機反射防止膜とエッチングパターンとして開口が形成されたフォトレジスト膜とを有する被処理体を配置する工程と、
    処理容器内にＣＦ４ガス、ＣＨ２Ｆ２ガス、ＣｘＦｙガス（ただし、ｘ／ｙ≧０．５）を含む処理ガスを導入する工程と、
    前記第１電極および第２電極の少なくとも一方に高周波電力を印加してプラズマを生成する工程と、
    前記プラズマを生成している間の第１の期間、前記第１電極および第２電極のいずれかに、主にフォトレジスト膜の前記開口を小径化可能な条件で直流電圧を印加する工程と、
    前記プラズマを生成している間の前記第１の期間の後の第２の期間、前記第１電極および第２電極のいずれかに、主にフォトレジスト膜に対し所定値以上の選択比で有機反射防止膜がエッチングされるような条件で直流電圧を印加する工程と
    を有することを特徴とするプラズマエッチング方法。
  4. 前記第１の期間に前記直流電圧を−５００〜−１５００Ｖとし、前記第２の期間に前記直流電圧を−１０００〜−１５００Ｖとすることを特徴とする請求項３に記載のプラズマエッチング方法。
  5. 前記ＣｘＦｙガスは、Ｃ４Ｆ８ガス、Ｃ５Ｆ８ガス、およびＣ４Ｆ６ガスから選択される少なくとも１種であることを特徴とする請求項１から請求項４のいずれか１項に記載のプラズマエッチング方法。
  6. 前記ＣｘＦｙガスは、Ｃ５Ｆ８ガスであり、その流量が５〜１０ｍＬ／ｍｉｎ（ｓｃｃｍ）であることを特徴とする請求項５に記載のプラズマエッチング方法。
  7. エッチング対象膜の上に有機反射防止膜が形成され、さらにその上にフォトレジスト膜が形成された被処理体に対し、フォトレジスト膜をマスクとして有機反射防止膜をプラズマエッチングするプラズマエッチング装置であって、
    被処理体が収容され真空に保持可能な処理容器と、
    前記処理容器内に上下に対向するように設けられた第１電極および第２電極と、
    前記処理容器内にＣＦ ４ ガス、ＣＨ ２ Ｆ ２ ガス、Ｃ ｘ Ｆ ｙ ガス（ただし、ｘ／ｙ≧０．５）を含む処理ガスを導入するガス導入機構と、
    前記第１電極および第２電極の少なくとも一方に高周波電力を印加して前記処理ガスのプラズマを生成する高周波電源ユニットと、
    前記第１電極および第２電極のいずれかに直流電圧を印加する直流電源ユニットと、
    フォトレジスト膜に対し所定値以上の選択比で有機反射防止膜がエッチングされるように前記直流電源ユニットを制御する制御部と
    を具備することを特徴とするプラズマエッチング装置。
  8. エッチング対象膜の上に有機反射防止膜が形成され、さらにその上にフォトレジスト膜が形成された被処理体に対し、フォトレジスト膜をマスクとして有機反射防止膜をプラズマエッチングするプラズマエッチング装置であって、
    被処理体が収容され真空に保持可能な処理容器と、
    前記処理容器内に上下に対向するように設けられた第１電極および第２電極と、
    前記処理容器内にＣＦ４ガス、ＣＨ２Ｆ２ガス、ＣｘＦｙガス（ただし、ｘ／ｙ≧０．５）を含む処理ガスを導入するガス導入機構と、
    前記第１電極および第２電極の少なくとも一方に高周波電力を印加して前記処理ガスのプラズマを生成する高周波電源ユニットと、
    前記第１電極および第２電極のいずれかに直流電圧を印加する直流電源ユニットと、
    前記高周波電源ユニットにより処理ガスのプラズマが形成されている間に、主に前記フォトレジスト膜の前記開口を小径化可能な条件で直流電圧が印加される期間と、主に前記フォトレジスト膜に対し所定値以上の選択比で有機反射防止膜がエッチングされるような条件で直流電圧が印加される期間とが存在するように前記直流電源ユニットを制御する制御部と
    を具備することを特徴とするプラズマエッチング装置。
  9. コンピュータ上で動作し、プラズマエッチング装置を制御するプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項６のいずれかのプラズマエッチング方法が行われるように、コンピュータに前記プラズマエッチング装置を制御させることを特徴とする記憶媒体。
JP2007195734A 2007-07-27 2007-07-27 プラズマエッチング方法、プラズマエッチング装置、および記憶媒体 Active JP5065787B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007195734A JP5065787B2 (ja) 2007-07-27 2007-07-27 プラズマエッチング方法、プラズマエッチング装置、および記憶媒体
CN2008101376789A CN101355017B (zh) 2007-07-27 2008-07-08 等离子体蚀刻方法、等离子体蚀刻装置和存储介质
KR1020080072362A KR100984634B1 (ko) 2007-07-27 2008-07-24 플라즈마 에칭 방법, 플라즈마 에칭장치 및 기억 매체
US12/180,012 US20090029557A1 (en) 2007-07-27 2008-07-25 Plasma etching method, plasma etching apparatus and storage medium
TW097128433A TWI527113B (zh) 2007-07-27 2008-07-25 A plasma etch method, a plasma etch apparatus, and a memory medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007195734A JP5065787B2 (ja) 2007-07-27 2007-07-27 プラズマエッチング方法、プラズマエッチング装置、および記憶媒体

Publications (2)

Publication Number Publication Date
JP2009032920A JP2009032920A (ja) 2009-02-12
JP5065787B2 true JP5065787B2 (ja) 2012-11-07

Family

ID=40295792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007195734A Active JP5065787B2 (ja) 2007-07-27 2007-07-27 プラズマエッチング方法、プラズマエッチング装置、および記憶媒体

Country Status (5)

Country Link
US (1) US20090029557A1 (ja)
JP (1) JP5065787B2 (ja)
KR (1) KR100984634B1 (ja)
CN (1) CN101355017B (ja)
TW (1) TWI527113B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100018944A1 (en) * 2008-07-25 2010-01-28 United Microelectronics Corp. Patterning method
JP5466480B2 (ja) * 2009-02-20 2014-04-09 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置および記憶媒体
US8518832B1 (en) 2011-06-27 2013-08-27 Western Digital (Fremont), Llc Process for masking and removal of residue from complex shapes
US8703397B1 (en) 2012-03-29 2014-04-22 Western Digital (Fremont), Llc Method for providing side shields for a magnetic recording transducer
US9001467B1 (en) 2014-03-05 2015-04-07 Western Digital (Fremont), Llc Method for fabricating side shields in a magnetic writer
US9508719B2 (en) * 2014-11-26 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device with controlled end-to-end critical dimension and method for forming the same
US9613824B2 (en) * 2015-05-14 2017-04-04 Tokyo Electron Limited Etching method
US20210210355A1 (en) * 2020-01-08 2021-07-08 Tokyo Electron Limited Methods of Plasma Processing Using a Pulsed Electron Beam

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2822945B2 (ja) * 1995-07-28 1998-11-11 日本電気株式会社 ドライエッチング装置及びドライエッチング方法
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
JP2002110647A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
US6989108B2 (en) * 2001-08-30 2006-01-24 Micron Technology, Inc. Etchant gas composition
JP4753276B2 (ja) * 2002-11-26 2011-08-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP4727171B2 (ja) * 2003-09-29 2011-07-20 東京エレクトロン株式会社 エッチング方法
JP2007537602A (ja) * 2004-05-11 2007-12-20 アプライド　マテリアルズ　インコーポレイテッド フルオロカーボン化学エッチングにおけるｈ２添加物を使用しての炭素ドープ酸化ケイ素エッチング
US7951262B2 (en) * 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
US7988816B2 (en) * 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
US7740737B2 (en) * 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
JP4672455B2 (ja) * 2004-06-21 2011-04-20 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
JP4550507B2 (ja) * 2004-07-26 2010-09-22 株式会社日立ハイテクノロジーズ プラズマ処理装置
US20060134917A1 (en) * 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions
JP2007234770A (ja) * 2006-02-28 2007-09-13 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US7943523B2 (en) * 2006-02-28 2011-05-17 Tokyo Electron Limited Plasma etching method and computer readable storage medium

Also Published As

Publication number Publication date
KR100984634B1 (ko) 2010-10-01
CN101355017B (zh) 2010-08-18
US20090029557A1 (en) 2009-01-29
KR20090012135A (ko) 2009-02-02
TW200913055A (en) 2009-03-16
CN101355017A (zh) 2009-01-28
JP2009032920A (ja) 2009-02-12
TWI527113B (zh) 2016-03-21

Similar Documents

Publication Publication Date Title
JP5642001B2 (ja) プラズマエッチング方法
JP5674375B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP5065787B2 (ja) プラズマエッチング方法、プラズマエッチング装置、および記憶媒体
JP5128421B2 (ja) プラズマ処理方法およびレジストパターンの改質方法
JP5192209B2 (ja) プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP4827081B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
KR100861260B1 (ko) 플라즈마 에칭 방법 및 컴퓨터판독 가능한 기억 매체
JP6185305B2 (ja) プラズマエッチング方法およびプラズマエッチング装置
JP5323306B2 (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
KR100894345B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
JP4754374B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP2008078515A (ja) プラズマ処理方法
US20120149206A1 (en) Plasma etching method and computer-readable storage medium
JP4558296B2 (ja) プラズマアッシング方法
JP2011049360A (ja) プラズマエッチング方法
JP2024026599A (ja) プラズマ処理装置
JP4827567B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP2006032908A (ja) 半導体装置の製造方法
US7943523B2 (en) Plasma etching method and computer readable storage medium
JP2020088174A (ja) エッチング方法及び基板処理装置
JP2007227529A (ja) 半導体装置の製造方法、プラズマ処理装置、及び記憶媒体
JP2020177958A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120810

R150 Certificate of patent or registration of utility model

Ref document number: 5065787

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250