KR100861260B1 - 플라즈마 에칭 방법 및 컴퓨터판독 가능한 기억 매체 - Google Patents
플라즈마 에칭 방법 및 컴퓨터판독 가능한 기억 매체 Download PDFInfo
- Publication number
- KR100861260B1 KR100861260B1 KR1020070066809A KR20070066809A KR100861260B1 KR 100861260 B1 KR100861260 B1 KR 100861260B1 KR 1020070066809 A KR1020070066809 A KR 1020070066809A KR 20070066809 A KR20070066809 A KR 20070066809A KR 100861260 B1 KR100861260 B1 KR 100861260B1
- Authority
- KR
- South Korea
- Prior art keywords
- plasma etching
- plasma
- high frequency
- lower electrode
- frequency power
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 238000001020 plasma etching Methods 0.000 title claims abstract description 57
- 238000003860 storage Methods 0.000 title claims description 11
- 238000012545 processing Methods 0.000 claims abstract description 57
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 12
- 238000005530 etching Methods 0.000 abstract description 74
- 230000008569 process Effects 0.000 abstract description 27
- 239000010408 film Substances 0.000 description 80
- 239000007789 gas Substances 0.000 description 74
- 239000004065 semiconductor Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 12
- 238000002474 experimental method Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000002826 coolant Substances 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
산화막에 고 어스펙트비의 미세한 홀을 에칭할 때에, 양호한 에칭 선택성 및 형상성을 양립할 수 있는 플라즈마 에칭 방법을 제공하는 한다. 이 플라즈마 에칭방법은, 처리용기(10)내에 에칭 대상의 산화막, 하드 마스크층, 패턴화된 포토레지스트가 순차적으로 형성된 기판을 반입하여, 상기 하부전극에 탑재하는 공정과, 처리용기(10)내에 CxFy (x는 3 이하의 정수, y는 8 이하의 정수), C4F8, 희가스, O2를 포함하는 처리가스를 공급하는 공정과, 상부전극(34)에 제 1 고주파인가 수단(48)으로부터 고주파 전력을 인가하고 처리가스의 플라즈마를 생성하는 공정과, 하부전극(16)에 제 2 고주파 전력인가 수단(90)으로부터 바이어스용의 고주파 전력을 인가하는 공정과, 상부전극(34)에 직류전압인가 수단(50)으로부터 직류전압을 인가하는 공정을 갖는다.
Description
[도 1] 본 발명의 실시에 이용되는 플라즈마 에칭 장치의 일례를 나타내는 개략단면도
[도 2] 도 1의 플라즈마 에칭 장치에 있어서 제 1 고주파 전원에 접속된 정합기의 구조를 도시한 도면.
[도 3] 본 발명의 1실시형태의 실시에 이용되는 반도체 웨이퍼(W)의 구조를 나타내는 단면도
[도 4] 도 3의 구조가 에칭되는 상태를 설명하기 위한 모식도.
[도 5] 산화막의 에칭도중에 하드 마스크층이 소실된 상태를 나타내는 모식도.
[도 6] 본 실시형태에 의해 산화막을 에칭 했을 때의 상태를 나타내는 모식도.
[도 7] 도 1의 플라즈마 처리 장치에 있어서, 상부전극에 직류전압을 인가한 경우와 인가하지 않는 경우로 플라즈마 상태를 비교하여 도시한 도면.
[도 8] 실험1의 결과를 도시한 도면.
[도 9] 실험1의 결과를 도시한 도면.
[도 10] 실험1의 결과를 도시한 도면.
[도 11] 실험2의 결과를 도시한 도면.
[도 12] 실험3의 결과를 도시한 도면.
[도 13] 실험4의 결과를 도시한 도면.
[도 14] 본 발명의 실시에 적용이 가능한 다른 타입의 플라즈마 에칭 장치가 예를 나타내는 개략도.
[도 15] 본 발명의 실시에 적용이 가능한 또한 다른 타입의 플라즈마 에칭 장치의 예를 나타내는 개략도.
도면의 주요 부분에 대한 부호의 설명
10 챔버(처리용기) 84 배기 장치
16 서셉터(하부전극) 90 제 2 고주파 전원
34 상부전극 91 GND 블럭
44 급전막대 101 Si 기판
46, 88 정합기 102 에칭스톱막
48 제 1 고주파 전원 103 산화막
50 가변직류 전원 104 하드 마스크층
51 콘트롤러 105 반사방지막(BARC)
52 온·오프 스위치 106 포토레지스트막
66 처리가스 공급원 W 반도체 웨이퍼(피 처리 기판)
본 발명은, 기판 상에 형성된 산화막에 대하여, 마스크층을 거쳐서 플라즈마 에칭하는 플라즈마 에칭 방법 및 그와 같은 플라즈마 에칭 방법을 실행하는 제어 프로그램을 기억하는 컴퓨터 판독 가능한 기억 매체에 관한 것이다.
반도체 디바이스의 제조공정에 있어서는, 피 처리 기판인 반도체 웨이퍼에 대하여, 포토리소그래피공정에 의해 포토레지스트 패턴을 형성하여, 이것을 마스크로서 에칭을 하고 있다.
최근, 반도체 디바이스의 미세화가 점점 진행되어, 에칭에 있어서도 점점 미세가공이 요구되고 있고, 이러한 미세화에 대응하여, 마스크로서 이용되는 포토레지스트의 막두께가 얇아지고, 사용되는 포토레지스트도 KrF 포토레지스트(즉 KrF 가스를 발광원으로 한 레이저광으로 노광하는 포토레지스트)로부터, 약0.13 μm 이하의 패턴 개구를 형성할 수 있는 ArF 포토레지스트(즉, ArF 가스를 발광원으로 하는, 보다 단파장의 레이저광으로 노광하는 포토레지스트)에 이행되고 있다.
그러나 ArF 포토레지스트는 플라즈마에 대한 내성이 낮기 때문에, KrF 레지스트에서는 거의 발생하지 않는, 에칭 도중에 표면이 거칠어지는 문제가 발생한다. 이 때문에, 개구부의 내벽면에 세로줄(스트리에이션)이 들어가거나, 개구부가 넓어지는 (CD의 넓어짐) 등의 문제가 발생하여, 막두께가 얇은 ArF 포토레지스트와 함 께, 양호한 에칭 선택비로 에칭홀을 형성할 수가 없다고 하는 문제점이 발생하고 있다. 이러한 문제에 대하여, 특허문헌1에서는, 에칭 대상층 위에 희생하드 마스크로서 어모퍼스카본막을 형성하여, 그 위에 패턴화 된 포토레지스트막을 형성하고, 포토레지스트 패턴을 마스크로서 어모퍼스카본막을 에칭하고, 또한 어모퍼스카본막을 에칭 마스크로 하여, 통상 이용할 수 있는 CF 계 가스에 의해 에칭 대상층을 에칭하는 기술이 제안되고 있다. 이 기술에 의해 에칭 선택성 및 형상성의 문제는 어느 정도 해소할 수 있다.
(특허문헌1) 일본 특허공개 2006-41486호공보
그러나 예컨대, DRAM의 캐패시터의 에칭에 있어서는 폭이 80 nm이고 깊이가 2 μm이라는 지극히 높은 어스펙트비의 홀을 산화막에 형성하는 것이 요구되고 있고, 또한 차세대에서는 68 nm, 그다음 세대에서는 58 nm로 보다 좁은 폭이 요구되어, 상기 특허문헌1의 기술로서는 이러한 크기의 홀을 충분한 에칭 선택성을 갖으며 보잉 등이 발생하지 않는 양호한 형상성으로 형성하는 것이 곤란하다.
본 발명은 이러한 사정에 따라 이루어진 것으로서, 산화막에 미세하며 또한 높은 어스펙트비의 홀을 에칭 할 때에, 양호한 에칭 선택성 및 형상성을 양립할 수 있는 플라즈마 에칭 방법을 제공하는 것을 목적으로 한다.
또한, 이러한 플라즈마 에칭 방법을 실행시키는 프로그램을 기억한 컴퓨터 판독 가능한 기억 매체를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명의 제 1 관점에서는, 내부가 진공배기 가능한 처리용기 내에, 기판의 탑재대로서 기능하는 하부전극과, 하부전극에 대향하도록 형성된 상부전극을 마련하여, 상기 상부전극 또는 하부전극에 플라즈마 생성용의 상대적으로 높은 주파수의 고주파 전력을 인가하고, 상기 하부전극에 바이어스용의 상대적으로 낮은 주파수의 고주파 전력을 인가하며, 또한 상기 상부전극에 직류전압을 인가하고, 상기 처리용기 내에 공급된 처리가스를 플라즈마화 하여 플라즈마 에칭을 하는 플라즈마 에칭 장치를 이용하여, 기판에 형성된 산화막을 하드 마스크층을 거쳐서 플라즈마 에칭 하는 플라즈마 에칭 방법으로서, 상기 처리용기 내에 에칭 대상의 산화막, 하드 마스크층, 패턴화 된 포토레지스트가 순차적으로 형성된 기판을 반입하여, 상기 하부전극에 탑재하는 공정과, 상기 처리용기 내에 CxFy(X는 3 이하의 정수, y는 8 이하의 정수), C4F8, 희가스, O2를 포함하는 처리가스를 공급하는 공정과, 상기 상부전극 또는 상기 하부전극에 고주파 전력을 인가하여 상기 처리가스의 플라즈마를 생성하는 공정, 상기 하부전극에 바이어스용의 고주파 전력을 인가하는 공정과 상기 상부전극에 직류전압을 인가하는 공정을 갖는 것을 특징으로 하는 플라즈마 에칭 방법을 제공한다.
본 발명의 제 2 관점에서는, 내부가 진공배기 가능한 처리용기 내에, 기판의 탑재대로서 기능하는 하부전극과, 하부전극에 대향하도록 형성된 상부전극을 마련 하여, 상기 하부전극에 플라즈마 생성용 및 바이어스용을 겸한 고주파 전력을 인가하고, 상기 상부전극에 직류전압을 인가하여, 상기 처리용기 내에 공급된 처리가스를 플라즈마화 하여 플라즈마 에칭을 하는 플라즈마 에칭 장치를 이용하고, 상기 처리용기 내에 에칭 대상의 산화막, 하드 마스크 층, 패턴화 된 포토레지스트가 순차적으로 형성된 기판을 반입하여, 상기 하부전극에 탑재하는 공정, 상기 처리용기 내에 CxFy(X는 3 이하의 정수, y는 8 이하의 정수), C4F8, 희가스, O2를 포함하는 처리가스를 공급하는 공정, 상기 하부전극에 플라즈마 생성용 및 바이어스용을 겸한 고주파 전력을 인가하여 상기 처리가스의 플라즈마를 생성함과 동시에 바이어스를 인가하는 공정과 상기 상부전극에 직류전압을 인가하는 공정을 갖는 것을 특징으로 하는 플라즈마 에칭 방법을 제공한다.
상기 제 1 관점 또는 제 2 관점에서, 상기 하드 마스크층으로서는 어모퍼스카본막을 적합하게 이용할 수 있다. 또한, 상기 CxFy로서는 C3F8 또는 CF4가 적합하며, 상기 CxFy로서 C3F8를 이용한 경우에, 그 유량이 상기 C4F8의 유량 이상인 것이 바람직하다. 또한, 상기 직류전압의 절대 값은, 800∼1200 V인 것이 바람직하다. 또한, 상기 희가스로서는, Ar 또는 Xe를 적합하게 이용할 수 있다.
본 발명의 플라즈마 에칭 방법은, 폭이 70∼90 nm, 어스펙트비가 1:15∼1:25인 홀을 형성하는 경우에 특히 유효하다.
본 발명의 제 3 관점에서는, 내부가 진공배기 가능한 처리용기 내에, 기판의 탑재대로서 기능하는 하부전극과, 하부전극에 대향하도록 형성된 상부전극을 마련 하여, 상기 상부전극 또는 하부전극에 플라즈마 생성용의 상대적으로 높은 주파수의 고주파 전력을 인가하고, 또한 상기 하부전극에 바이어스용의 상대적으로 낮은 주파수의 고주파 전력을 인가하거나, 또는, 상기 하부전극에 플라즈마 생성용 및 바이어스용을 겸한 고주파 전력을 인가하여, 상기 상부전극에 직류전압을 인가하고, 상기 처리용기 내에 공급된 처리가스를 플라즈마화 하여 플라즈마 에칭을 하는 플라즈마 에칭 장치를 제어하기 위한, 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터판독 가능한 기억 매체에 있어서, 상기 제어 프로그램은 실행 시에, 상기 제 1 관점, 또는 제 2 관점의 방법이 행하여지도록 컴퓨터에 상기 플라즈마 에칭 장치를 제어시키는 것을 특징으로 하는 컴퓨터판독 가능한 기억 매체를 제공한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예에 대하여 구체적으로 설명한다. 도 1은, 본 발명의 실시에 이용되는 플라즈마 에칭 장치의 일례를 나타내는 개략단면도이다.
이 플라즈마 에칭 장치는, 용량 결합형 평행평판플라즈마 에칭 장치로서 구성되어 있고, 예컨대 표면이 양극산화 처리된 알루미늄으로 이루어지는 대략원통형의 챔버(처리용기)(10)를 갖고 있다. 이 챔버(10)는 보안 접지되어 있다.
챔버(10)의 바닥부에는 세라믹등으로 이루어지는 절연판(12)을 거쳐서 원주형상의 서셉터지지대(14)가 배치되어, 이 서셉터지지대(14) 상에 예컨대 알루미늄 으로 이루어지는 서셉터(16)가 설치된다. 서셉터(16)는 하부전극을 구성하고, 그 위에 피 처리 기판인 반도체 웨이퍼 (W)가 탑재된다.
서셉터(16)의 상면에는, 반도체 웨이퍼 (W)를 정전력으로 흡착유지하는 정전척(18)이 설치된다. 이 정전척(18)은, 도전막으로 이루어지는 전극(20)을 한 쌍의 절연층 또는 절연시트로 끼운 구조를 갖는 것으로, 전극(20)에는 직류 전원(22)이 전기적으로 접속되어 있다. 그리고, 직류 전원(22)으로부터의 직류전압에 의해 발생한 쿨롱힘 등의 정전력에 의해 반도체 웨이퍼 (W)가 정전척(18)에 흡착유지된다.
정전척(18)(반도체 웨이퍼 W)의 주위에서 서셉터(16)의 상면에는, 에칭의 균일성을 향상시키기 위한, 예컨대 실리콘으로 이루어지는 도전성의 포커스링(보정링)(24)이 배치되어 있다. 서셉터(16) 및 서셉터지지대(14)의 측면에는, 예컨대 석영으로 이루어지는 원통형의 내벽부재(26)가 설치된다.
서셉터지지대(14)의 내부에는, 예컨대 원주상에 냉매실(28)이 설치된다. 이 냉매실에는, 외부에 마련된 도시하지않는 칠러유닛으로부터 배관(30a), (30b)을 거쳐서 소정온도의 냉매, 예컨대 냉각수가 순환 공급되어, 냉매의 온도에 의해서 서셉터상의 반도체 웨이퍼 (W)의 처리온도를 제어할 수 있다.
또한, 도시하지 않는 열전도 가스 공급기구로부터의 열전도 가스, 예컨대 He 가스가 가스 공급라인(32)을 거쳐서 정전척(18)의 상면과 반도체 웨이퍼 W의 이면과의 사이에 공급된다.
하부전극인 서셉터(16)의 윗쪽에는, 서셉터(16)와 대향하도록 평행하게 상부전극(34)이 설치된다. 그리고 상부 및 하부전극(34),(16) 간의 공간이 플라즈마 생성공간이 된다. 상부전극(34)은, 하부전극인 서셉터(16)상의 반도체 웨이퍼 (W)와 대향하여 플라즈마 생성공간과 접하는 면, 즉 대향면을 형성한다.
이 상부전극(34)은, 절연성차폐부재(42)를 거쳐서, 챔버(10)의 상부에 지지되어 있고, 서셉터(16)와의 대향면을 구성하고 또한 다수의 토출 구멍(37)을 갖는 전극판(36)과, 이 전극판(36)을 착탈 자유롭게 지지하여, 도전성재료, 예컨대 표면이 양극산화 처리된 알루미늄으로 이루어지는 수냉 구조의 전극지지체(38)에 의해서 구성되어 있다. 전극판(36)은, 줄열이 적은 저 저항의 도전체 또는 반도체가 바람직하고, 또한, 후술하는 바와 같이 레지스트를 강화하는 관점에서는 실리콘함유물질이 바람직하다. 이러한 관점에서, 전극판(36)은 실리콘이나 SiC으로 구성되는 것이 바람직하다. 전극지지체(38)의 내부에는, 가스확산실(40)이 마련되어, 이 가스확산실(40)로부터는 가스토출 구멍(37)에 연통하는 다수의 가스통류 구멍(41)이 아래쪽으로 연장하고 있다.
전극지지체(38)에는 가스확산실(40)로 처리가스를 이끄는 가스도입구(62)가 형성되어 있고, 이 가스도입구(62)에는 가스 공급관(64)이 접속되고, 가스 공급관(64)에는 처리가스 공급원(66)이 접속되어 있다. 가스 공급관(64)에는, 상류측으로부터 순서대로 매스플로우 컨트롤러(MFC)(68) 및 개폐밸브(70)가 마련되어 있다(MFC의 대신에 FCS라도 좋다). 그리고, 처리가스 공급원(66)으로부터, 에칭을 위한 처리가스로서, CxFy(x는 3 이하의 정수, y는 8 이하의 정수), C4F8,희가스, O2를 포함하는 처리가스가 가스 공급관(64)으로부터 가스확산실(40)에 도달하여, 가 스통류 구멍(41) 및 가스토출 구멍(37)을 거쳐서 샤워형상으로 플라즈마 생성공간에 토출된다. 즉, 상부전극(34)은 처리가스를 공급하기 위한 샤워 헤드로서 기능한다.
상부전극(34)에는 정합기(46) 및 급전막대(44)를 거쳐서, 제 1 고주파 전원(48)이 전기적으로 접속되어 있다. 제 1 고주파 전원(48)은, 10 MHz 이상의 주파수, 예컨대 60 MHz의 고주파 전력을 출력한다. 정합기(46)는, 제 1 고주파 전원(48)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시키는 것으로, 챔버(10)내에 플라즈마가 생성되어 있을 때에 제 1 고주파 전원(48)의 출력 임피던스와 부하 임피던스가 외견상 일치하도록 기능한다. 정합기(46)의 출력 단자는 급전막대(44)의 상단에 접속되어 있다.
한편, 상기 상부전극(34)에는, 제 1 고주파 전원(48)외에, 가변직류 전원(50)이 전기적으로 접속되어 있다. 가변직류 전원(50)은 바이폴라 전원이더라도 좋다. 구체적으로는, 이 가변직류 전원(50)은, 상기 정합기(46) 및 급전막대(44)를 거쳐서 상부전극(34)에 접속되어 있고, 온·오프 스위치(52)에 의해 급전의 온·오프가 가능하게 되어 있다. 가변직류 전원(50)의 극성 및 전류·전압 및 온·오프 스위치(52)의 온·오프는 콘트롤러(51)에 의해 제어되게 되어 있다.
정합기(46)는, 도 2에 도시하는 바와 같이 제 1 고주파 전원(48)의 급전라인(49)으로부터 분기하여 마련된 제 1 가변 콘덴서(54)와, 급전라인(49)의 그 분기점의 하류 측에 마련된 제 2 가변 콘덴서(56)를 갖고 있고, 이들에 의해 상기 기능을 발휘한다. 또한, 정합기(46)에는, 직류전압 전류(이하, 단지 직류전압이라 함) 가 상부전극(34)에 유효히 공급 가능하도록, 제 1 고주파 전원(48)으로부터의 고주파(예컨대 60 MHz) 및 후술하는 제 2 고주파 전원부터의 고주파(예컨대 2 MHz)를 트랩하는 필터(58)가 설치된다. 즉, 가변직류 전원(50)으로부터의 직류 전류가 필터(58)를 거쳐서 급전라인(49)에 접속된다. 이 필터(58)는 코일(59)과 콘덴서(60)로 구성되어 있고, 이들에 의해 제 1 고주파 전원(48)으로부터의 고주파 및 후술하는 제 2 고주파 전원으로부터의 고주파가 트랩된다.
챔버(10)의 측벽으로부터 상부전극(34)의 높이 위치보다도 윗쪽으로 연장하도록 원통형의 접지도체(10a)가 마련되어 있고, 이 원통형 접지도체(10a)의 천장벽 부분은 통형상의 절연부재(44a)에 의해 상부급전막대(44)로부터 전기적으로 절연되어 있다.
하부전극인 서셉터(16)에는 정합기(88)를 거쳐서 제 2 고주파 전원(90)이 전기적으로 접속되어 있다. 이 제 2 고주파 전원(90)으로부터 하부전극서셉터(16)에 고주파 전력이 공급되는 것에 의해, 반도체 웨이퍼 (W) 측으로 이온이 인입된다. 제 2 고주파 전원(90)은, 300 KHz∼13.56 MHz의 범위내의 주파수, 예컨대 2 MHz의 고주파 전력을 출력한다. 정합기(88)는 제 2 고주파 전원(90)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시키기 위한 것으로, 챔버(10)내에 플라즈마가 생성되어 있는 시에 제 2 고주파 전원(90)의 내부 임피던스와 부하 임피던스가 외견상 일치하도록 기능한다.
상부전극(34)에는 제 1 고주파 전원(48)으로부터의 고주파(예컨대 60 MHz)는 통과시키지 않고 제 2 고주파 전원(90)으로부터의 고주파(예컨대 2 MHz)를 그라운 드로 통과시키기 위한 로우패스 필터(LPF)(92)가 전기적으로 접속되어 있다. 이 로우패스 필터(LPF)(92)는, 적합하게는 LR 필터 또는 LC 필터로 구성되지만, 1개의 도선만이라도 제 1 고주파 전원(48)으로부터의 고주파(60 MHz)에 대해서는 충분히 큰 리액턴스를 가할 수 있기 때문에, 그것으로만으로 해결하는 것도 가능하다. 한편, 하부전극인 서셉터(16)에는, 제 1 고주파 전원(48)으로부터의 고주파(60 MHz)를 그라운드에 통과시키기 위한 하이패스 필터(HPF)(94)가 전기적으로 접속되어 있다.
챔버(10)의 바닥부에는 배기구(80)가 마련되고, 이 배기구(80)에 배기관(82)을 거쳐서 배기 장치(84)가 접속되어 있다. 배기 장치(84)는, 터보분자 펌프 등의 진공 펌프를 갖고 있고, 챔버(10)내를 소망하는 진공도까지 감압 가능하게 되어 있다. 또한, 챔버(10)의 측벽에는 반도체 웨이퍼 (W)의 반출입구(85)가 마련되고 있고, 이 반출입구(85)는 게이트밸브(86)에 의해 개폐 가능하게 있다. 또한, 챔버(10)의 내벽을 따라 챔버(10)에 에칭 부생물(데포)이 부착하는 것을 방지하기 위한 데포실드(11)가 착탈 자유롭게 설치된다. 즉, 데포실드(11)가 챔버벽을 구성하고 있다. 또한, 데포실드(11)는, 내벽부재(26)의 외주에도 설치된다. 챔버(10)의 바닥부의 챔버벽측의 데포실드(11)와 내벽부재(26)측의 데포실드(11)의 사이에는 배기 플레이트(83)가 설치된다. 데포실드(11) 및 배기 플레이트(83)로서는, 알루미늄재에 Y2O3 등의 세라믹을 피복한 것을 적합하게 이용할 수 있다.
데포실드(11)의 챔버내벽을 구성하는 부분의 웨이퍼(W)와 거의 같은 높이 부 분에는, 그라운드에 DC 적으로 접속된 도전성부재(GND 블록)(91)이 마련되고 있고, 이에 의해 이상 방전 방지 효과를 발휘한다.
플라즈마 처리 장치의 각 구성부는, 제어부(전체 제어 장치)(95)에 접속되어 제어되는 구성으로 되어있다. 또한, 제어부(95)에는, 공정 관리자가 플라즈마 처리 장치를 관리하기 위해서 커맨드의 입력조작 등을 하는 키 보드나, 플라즈마 처리 장치의 가동상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 사용자 인터페이스(96)가 접속되어 있다.
또한, 제어부(95)에는, 플라즈마 처리 장치로 실행되는 각종 처리를 제어부(95)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라 플라즈마 처리 장치의 각 구성부에 처리를 실행시키기 위한 프로그램 즉 레시피가 저장된 기억부(97)가 접속되어 있다. 레시피는 하드 디스크나 반도체 메모리에 기억되어 있어도 좋고, CDROM, DVD 등의 휴대용의 컴퓨터에 의해 판독 가능한 기억 매체에 기억된 상태로 기억부(97)의 소정위치에 세트하도록 되어 있어도 좋다.
그리고 필요에 따라서 사용자 인터페이스(96)로부터의 지시 등으로 임의의 레시피를 기억부(97)로부터 불러내어 제어부(95)에 실행시킴으로써 제어부(95)의 제어 하에서 플라즈마 처리 장치에서의 소망하는 처리가 행하여진다.
다음에, 이와 같이 구성되는 플라즈마 에칭 장치에 의해 실시되는, 본 발명의 1실시형태에 따른 플라즈마 에칭 방법에 대하여 설명한다.
여기서는 피 처리체인 반도체 웨이퍼(W)로서, 도 3에 도시하는 바와 같이 Si 기판(101)상에, 에칭스톱막(102), 에칭 대상인 산화막(103), 하드 마스크층(104), 반사방지막(BARC)(105), 포토레지스트막(106)을 순차적으로 형성한 후, 포토레지스트막(106)에 소정 패턴을 형성한 것을 이용하여, 우선, 포토레지스트막(106)을 마스크로서 하드 마스크층(104)을 에칭하고, 계속해서 에칭 대상인 산화막(103)을 에칭한다.
본 실시형태에 있어서의 에칭 대상막인 산화막(103)으로서는, 예컨대 테트라에톡시실란(TEOS)을 원료로서 성막한 것이나, 글라스막(BPSG 또는 PSG) 등을 이용할 수 있다. 이 산화막(103)의 두께는 적절히 설정되지만, DRAM의 캐패시터로서 이용되는 경우에는, 1.5∼3.0 μm 정도이다.
하드 마스크층(104)으로서는, 어모퍼스카본막을 적합하게 이용할 수 있다. 어모퍼스카본막은 통상 하드 마스크층으로서 이용되고 있는 SiN이나 SiC와 동등한 플라즈마내성을 나타내고, 게다가 염가이다. 단지, TiN이나 SiN 등의 통상 이용되고 있는 재료를 이용할 수도 있다. 이 하드 마스크층(104)의 두께는 500∼900 nm 정도이다.
에칭스톱막(102)은 SiCN 등의 SiC 계재료로 구성되고, 그 두께는, 20∼100 nm 정도이다. 반사방지막(BARC)(105)으로서는 SiON 막이나 유기계인 것을 이용할 수 있고, 그 두께는 20∼100 nm 정도이다. 포토레지스트막(106)은, 전형적으로는 ArF 레지스트 이며, 그 두께는 100∼400 nm 정도이다.
에칭 처리에 있어서는, 우선, 게이트밸브(86)를 열린 상태로 하고, 반출입구(85)를 거쳐서 상기 구조를 갖는 반도체 웨이퍼(W)를 챔버(10)내에 반입하여, 서셉터(16)상에 탑재한다. 그리고, 처리가스 공급원(66)으로부터 에칭을 위한 처리 가스를 소정의 유량으로 가스확산실(40)에 공급하여, 가스통류 구멍(41) 및 가스토출 구멍(37)을 거쳐서 챔버(10)내로 공급하면서, 배기 장치(84)에 의해 챔버(10)내를 배기하고, 그 중의 압력을 예컨대 20∼30 Pa의 범위내의 설정값으로 한다. 또한, 서셉터온도는 20∼50 ℃ 정도로 한다.
여기서, 산화막(103)을 에칭하기 위한 처리가스로서는, CxFy(X는 3 이하의 정수, y는 8 이하의 정수), C4F8,희가스, O2를 포함하는 것을 이용한다. 다른 가스를 포함하더라도 좋지만, CxFy, C4F8, 희가스, O2의 4종만으로 이루어지는 것을 이용하는 것이 바람직하다. C4F8은 마스크형상을 수직으로 하는 역할을 다 하여, 에칭형상을 좋게 하기 위한 중요한 가스이다. 그러나, C4F8만을 충분한 에칭레이트를 얻을 수 있는 유량으로 공급하면, 폭에 데포가 생겨버려, 그 다음의 에칭에서 보잉 등의 형상불량이 발생하기 쉬워진다. 그래서, CxFy에서 X가 3 이하의 정수, y는 8 이하의 정수라는 C4F8보다도 1분자당의 C 량이 적은 것을 이용하여 이러한 데포를 감소시킨다. 효과적으로 개구의 데포를 감소시키기 위해서는, 또한 하부전극으로서의 서셉터(16)의 온도를 50 ℃ 정도까지 올리는 것이 바람직하다.
CxFy로서는 C3F8또는 CF4를 적합하게 이용할 수 있다. 그 중에서도 C3F8가 바람직하다. C3F8은 에칭레이트를 상승시키는 작용을 갖는다. C3F8를 이용한 경우에는, 그 유량이 C4F8의 유량 이상인 것이 바람직하다. 이에 의해, 개구의 데포를 유 효히 해소할 수 있다. 보다 바람직하게는, C3F8의 유량: C4F8의 유량이 1:1∼1.5:1 정도가 바람직하다. 구체적인 유량으로서는, C3F8의 유량이 20∼60 mL/min (표준 상태로 환산한 유량(sccm)), C4F8의 유량이 20∼40 mL/min(sccm)인 것이 바람직하다.
O2 가스는, 에칭홀의 빠짐성을 확보하여, 에칭홀의 보텀 CD(Critical Dimention)를 널리 잡기 위해서, 및 처리가스의 밸런스를 잡기 위해서 첨가하는 것으로, 유량비로 처리가스 전체의 2.5∼3.5 % 첨가하는 것이 바람직하다. 구체적인 유량으로서는 20∼30 mL/min (sccm)인 것이 바람직하다.
희가스는 에칭홀의 빠짐성을 확보하고, 또한 CF 계 가스를 희석하여 처리가스의 밸런스를 잡아, 데포나 F를 콘트롤하기 위해서 첨가하는 것으로, 유량비로 처리가스 전체의 85∼90 %를 첨가하는 것이 바람직하다. 구체적인 유량으로서는 600∼900 mL/min (sccm)인 것이 바람직하다. 단지, 희가스의 유량은 하드 마스크층(104)의 재료에 따라서 다르고, 하드 마스크층(104)이 어모퍼스카본인 경우에는 800 mL/min (sccm) 이상이 바람직하다. 그러나 PolyMask 재료를 이용한 경우에는, 300 mL/min (sccm) 이하로 하는 것이 바람직하다.
희가스로서는 Ar 및 Xe를 적합하게 이용할 수 있다. 특히 희가스로서 Xe를 이용하는 것에 의해, C의 캐리어로서의 기능이 높아져, 에칭의 직선성을 향상시킬 수 있어, 하드 마스크층(104)의 에칭형상 및 산화막(103)의 에칭형상을 양호하게 할 수 있다.
산화막(103)에 앞서 행해지는 하드 마스크층(104)의 에칭에 있어서는, 통상의 조건으로 에칭이 행하여진다. 예컨대, 하드 마스크층(104)이 어모퍼스카본인 경우에는, 예컨대 C4F6 + 희가스(Ar) + O2가 예시된다.
이와 같이 챔버(10)내에 에칭을 위한 처리가스를 도입한 상태로, 제 1 고주파 전원(48)으로부터 플라즈마 생성용의 고주파 전력을 소정의 파워로 상부전극(34)에 인가함과 동시에, 제 2 고주파 전원(90)으로부터 이온인입용의 고주파를 소정의 파워로 하부전극인 서셉터(16)에 인가한다. 그리고, 가변직류 전원(50)으로부터 소정의 직류전압을 상부전극(34)에 인가한다. 또한, 정전척(18)을 위한 직류 전원(22)으로부터 직류전압을 정전척(18)의 전극(20)에 인가하고, 반도체 웨이퍼 (W)를 서셉터(16)에 고정한다.
상부전극(34)의 전극판(36)에 형성된 가스토출 구멍(37)으로부터 토출된 처리가스는, 고주파 전력에 의해 발생한 상부전극(34)과 하부전극인 서셉터(16)사이의 글로 방전 속에서 플라즈마화 하여, 이 플라즈마에서 생성되는 래디컬이나 이온에 의해서, 우선 도 4의(a)에 도시하는 바와 같이 포토레지스트막(106)을 마스크로서 하드 마스크층(104)이 에칭되어 레지스트 패턴이 전사되고, 이어서, 도 4의(b)에 도시하는 바와 같이 하드 마스크층(104)을 마스크로서 산화막(103)이 에칭되어 홀(107)이 형성된다.
상부전극(34)에는 높은 주파수 영역(예컨대, 10 MHz 이상)의 고주파 전력을 공급하기 때문에, 플라즈마를 바람직한 상태로 고밀도화할 수 있어, 보다 저압의 조건하에서도 고밀도플라즈마를 형성할 수 있다.
그러나 이와 같이 고주파 전력만을 인가하고, 상기 처리가스를 이용하여 산화막을 에칭하는 경우에는, 에칭의 형상성은 확보할 수 있지만, 하드 마스크층(104)에 대한 에칭 선택비가 낮고, 도 5에 도시하는 바와 같이 산화막(103)의 에칭이 종료하기 전에 하드 마스크층(104)이 소실해 버린다.
그래서 본 실시형태에서는, 이와 같이 플라즈마를 형성할 때에, 상부전극(34)에 가변직류 전원(50)으로부터 소정의 극성 및 크기의 직류전압을 인가한다. 이때의 인가전압을 적절히 조정함으로써 하드 마스크층(104)에 대한 선택비를 양호하게 할 수 있어, 도 6에 도시하는 바와 같이 하드 마스크층(104)을 잔존시킨 상태로 산화막(103)을 형상성 좋게 에칭할 수 있다. 이때의 직류전압의 절대값은 800∼1200 V가 바람직하다.
이것을 보다 구체적으로 설명한다.
상부전극(34)에는 종전의 에칭 프로세스, 특히 상부전극(34)으로의 고주파 전력이 작은 에칭 프로세스에 의해서 폴리머가 부착하고 있다. 그리고 에칭 처리를 할 때에 상부전극(34)에 적절한 직류전압을 인가하면, 도 7에 도시하는 바와 같이 상부전극의 자기 바이어스 전압 Vdc을 깊게 하는 것, 즉 상부전극(34) 표면에서의 Vdc의 절대값을 크게 할 수 있다. 이 때문에, 상부전극(34)에 부착하고 있는 폴리머가 인가된 직류전압에 의해서 스퍼터되어 반도체 웨이퍼 (W)에 공급되고, 하드 마스크층(104) 상에 부착한다. 이것에 의해 하드 마스크층(104)이 에칭되기 어렵게 되어, 높은 선택비로 산화막(103)을 에칭할 수 있게 된다.
또한 산화막(103)을 에칭할 때, 이와 같이 상부전극(34)에 직류전압을 인가하면, 플라즈마가 형성될 때에 상부전극(34)의 근방에 생성된 전자가 처리공간의 연직 방향으로 가속되어, 그 때의 직류전압 등을 적절히 제어하는 것에 의해, 전자를 비어의 내부에 도달시킬 수 있어, 셰이딩 효과를 억제하여 보다 홀 형상이 양호하게 된다.
또한, 플라즈마를 형성했을 때에 상부전극(34)에 직류전압이 인가되면, 플라즈마확산에 의해 비교적 중심부의 플라즈마밀도를 상승시킬 수 있지만, 챔버(10)내의 압력이 비교적 높게 또한 처리가스로서 CF 계 가스와 같은 부성 가스를 이용하는 경우에는, 챔버(10)내의 중심부의 플라즈마밀도가 낮게 되는 경향에 있어, 직류전압인가에 의해 중심부의 플라즈마밀도를 상승시키는 것에 의해 균일한 플라즈마 밀도를 얻을 수 있다.
또, 직류전압을 인가함으로써, 보다 데포 리치한 조건을 선택하여 하드 마스크층을 이용하지 않고서 포토레지스트막 만으로 선택비를 확보할 수도 있지만, 그 경우에는 폭에 데포가 붙어 보잉이나 쇠퇴 등이 발생해 버린다. 따라서, 하드 마스크층(104)을 이용하는 것은 필수이다.
다음에, 실제로 본 발명의 방법에 있어서의 효과를 확인한 실험 결과에 대하여 설명한다.
[실험1]
여기서는, Si 기판 상에, 에칭스톱막(102)으로서 두께 50 nm인 SiN 막을 형성하고, 그 위에 에칭 대상인 산화막(103)으로서 두께 1500 nm의 BPSG 막(하층)과 TEOS 막(상층)을 적층한 2층막을 형성하고, 그 위에 하드 마스크층(104)으로서 500 nm의 어모퍼스카본막을 형성하고, 그 위에 반사방지막(BARC)(105)으로서 60 nm의 SiON 막을 형성하고, 또한 그 위에 포토레지스트막(106)으로서 200 nm의 ArF 레지스트를 형성하여 도 3에 나타내는 구조를 갖는 샘플을 제작하여, 도 1에 나타내는 장치에 의해 하드 마스크층(104)을 에칭한 후, 포토레지스트막(106)의 잔존분과 하드 마스크층(104)을 에칭 마스크로서 산화막(103)을 여러가지의 조건으로 에칭했다. 여기서는, 직경이 90 nm의 원형의 홀의 에칭을 했다. 산화물 에칭시에 있어서, 챔버내압력은 2.7 Pa, 상부고주파파워는 1200 W, 하부고주파파워는 3800 W, 직류전압은 -1000 V, 온도는 상부전극: 95 °C, 하부전극: 10 °C로 하여, 처리가스로서 C3F8, C4F8, Ar, O2를 이용하여, 이들의 유량을 변화시켜 에칭을 했다.
우선, Ar 유량을 800 mL/min (sccm), O2 유량을 25 mL/min (sccm)에 고정하여 C4F8/C3F8를 변화시켜 에칭을 했다. 그 때의 에칭형상을 도 8에 나타낸다. 도 8의 A는, C4F8: 35 mL/min (sccm) 및 C3F8: 30 mL/min (sccm)로 하고, B는, C4F8: 30 mL/min(sccm) 및 C3F8: 35 mL/min (sccm)로 하고, C는, C4F8: 25 mL/min (sccm) 및 C3F8:40 mL/min (sccm)로 하고, D는, C4F8: 20 mL/min (sccm) 및 C3F8: 45 mL/min (sccm)로 했다. 이 도면에 도시하는 바와 같이, C가 개구의 숄더 부분의 형상이 가장 좋았다.
다음에, C4F8/C3F8을 상기 C의 조성으로 고정하고, Ar와 O2의 유량을 변화시 켜, 다른 조건은 상기 시험과 동일하게 하여 에칭을 했다. 그때의 에칭형상을 도 9에 나타낸다. 도 9의 E는, Ar: 500 mL/min (sccm) 및 O2: 34 mL/min (sccm)로 하고, F는, Ar: 700 mL/min (sccm) 및 O2: 32 mL/min (sccm)로 하고, G는, Ar: 900 mL/min (sccm) 및 O2: 30mL/min (sccm)로 하고, H는, Ar: 1100 mL/min (sccm) 및 O2 : 28 mL/min (sccm)로 했다. 이 중에서는, G의 개구의 숄더 부분의 형상이 개선되어, 형상이 가장 좋었다. 또한, 가스비를 센터 리치로 변화시켜 프로세스 튜닝을 한바, 도 10에 나타내는 것 같은 보잉이 발생하지 않는 양호한 형상을 얻을 수 있었다. 이때의 탑 CD, 보잉이 발생하고 있었던 중간의 CD, 보텀 CD는, 웨이퍼의 센터에서는, 각각 89nm, 89nm, 74nm, 미들로서는, 각각 91nm, 93nm, 75nm, 에지로서는, 각각 85nm, 87nm, 73nm으로 양호한 값을 나타내었다.
이상으로부터, C3F8과 Ar이 많은 소정의 조건으로 에칭의 형상성이 양호하게 되는 것이 확인되었다.
[실험2]
여기서는, 실험1과 동일한 구조의 샘플을 제작하여, 도 1에 나타내는 장치에 의해 하드 마스크층(104)을 에칭한 후, 포토레지스트막(106)의 잔존분과 하드 마스크층(104)을 에칭 마스크로서 산화막(103)의 에칭을 했다. 여기서는, 압력: 2.7 Pa, 상부전극 온도: 95 ℃, 하부전극 온도: 10 ℃의 고정 조건으로 하여, 조건 I에서는, 상부고주파파워: 1200 W, 하부고주파파워: 3800 W, 직류전압: -1000 V, C4F8: 40 mL/min (sccm), C3F8: 25 mL/min (sccm), Ar: 900 mL/min (sccm), O2: 30 mL/min (sccm)로 하고, 조건 J에서는, 상부고주파파워: 1200 W, 하부고주파파워: 3800 W, 직류전압-1000 V, C4F8: 25 mL/min (sccm), C3F8: 40 mL/min (sccm), Ar: 1000 mL/min (sccm), O2: 28 mL/min (sccm)로 하고, 조건 K에서는, 상부고주파파워: 1500 W, 하부고주파파워: 4500 W, 직류전압: -1100 V, C4F8: 25 mL/min (sccm), C3F8: 40 mL/min (sccm), Ar: 1000 mL/min (sccm), O2: 25 mL/min (sccm)로서 에칭을 했다. 그 결과를 도 11에 나타낸다. 이 도면에 도시하는 바와 같이, 조건 I → 조건 J에 도시하는 바와 같이 C4F8에 대한 C3F8의 량이 많아지면 에칭형상이 양호하게 되어, 조건 J → 조건 K에 도시하는 바와 같이 상부고주파파워 및 하부고주파파워를 상승시키고, 직류전압을 상승시켜, O2를 감하는 것에 의해, 또한 CD가 작아지며 또한 양호한 에칭형상을 얻을 수 있었다.
[실험3]
여기서는, Si 기판(101) 상에, 에칭스톱막(102)으로서 두께 40 nm의 SiN 막을 형성하고, 그 위에 에칭 대상인 산화막(103)으로서 두께2.0 μm의 PSG를 형성하고, 그 위에, 하드 마스크층(104)으로서 400 nm의 어모퍼스카본막을 형성하고, 그 위에 반사방지막(BARC)(105)으로서 60 nm의 SiON 막을 형성하고, 또한 그 위에 포토레지스트막(106)으로서 200nm의 ArF 레지스트를 형성하여 도 3에 나타내는 구조를 갖는 샘플을 제작하여, 도 1에 나타내는 장치에 의해 하드 마스크층(104)을 에 칭한 후, 포토레지스트막(106)의 잔존분과 하드 마스크층(104)을 에칭 마스크로서 산화막(103)을 여러가지 조건으로 에칭했다. 여기서는, 길이직경이 160 nm, 단직경이 80 nm인 타원형태로, 어스펙트 비가 25의 홀의 에칭을 했다. 산화물 에칭시에 있어서, 챔버내 압력은 3.3 Pa, 상부고주파파워는 1000 W, 하부고주파파워는 4500 W, 직류전압은 -500 V, 온도는 상부전극: 95 ℃, 하부전극: 50 ℃로 하고, 처리가스로서 C3F8, C4F8, Xe, O2를 이용하여, Xe의 유량을 400 mL/min (sccm)에 고정하여, 다른 것을 변화시켰다. 조건 L에서는, C4F8: 20 mL/min (sccm), C3F8: 20 mL/min (sccm), O2: 12.5 mL/min (sccm)로 하고 (C3F8/C4F8= 1), 조건 M에서는, C4F8: 10 mL/min (sccm), C3F8: 30 mL/min (sccm), O2: 10 mL/min (sccm) (C3F8/C4F8= 3)로 하고, 조건 N에서는, C4F8: 6.7 mL/min (sccm), C3F8: 33.3 mL/min (sccm), O2: 7.5 mL/min (sccm) (C3F8/C4F8= 5)로서 에칭을 했다. 그 결과를 도 12에 나타낸다. 이 도면으로부터 C3F8/C4F8가 1부터 3에서 에지측의 보잉이 현저히 개선되고, C3F8/C4F8가 5일 때 에지 측의 보잉은 거의 없어지지만, 센터의 폭의 넓어지기가 현저하게 되는 경향이 보였다. 또한, C3F8의 비율을 상승시키는 것에 의해 에칭 선택비가 낮아지는 것이 확인되었다. 이와 같이 C3F8의 비율이 상승함에 따라서, 보잉 → 보잉 없음 → 폭의 넓어짐의 양상으로 변화해 간다. 센터 및 에지의 형상차이, 선택비를 고려하면, C3F8/C4F8은 3이 최적값인 것이 확인되었다. 단지, 보잉이 개선되는 C3F8/C4F8의 비는, 하드 마스크층의 두께, 견고함, 산화막의 경도홀의 단축/장축 비에 의해서 달라진다고 생각된다.
[실험4]
여기서는, DC 인가에 따른 에칭균일성에 대하여 확인했다.
Si 기판(101) 상에, 에칭 스톱막(102)으로서 두께 60 nm의 SiN 막을 형성하고, 그 위에 에칭 대상인 산화막(103)으로서 두께 2000 nm의 BPSG를 형성하고, 그 위에 반사방지막(BARC)(105)으로서 60 nm의 SiON 막을 형성하고, 또한 그 위에 포토레지스트막(106)으로서 650 nm의 ArF 레지스트를 형성하여 도 3으로부터 하드 마스크층(104)을 제외한 구조를 갖는 샘플을 제작하여, 도 1에 나타내는 장치에 의해 포토레지스트막(106)을 에칭 마스크로서 산화막(103)을 여러가지 조건으로 에칭했다. 처리가스로서 C4F6, CF4, Ar, O2를 이용하여, C4F6: 40 mL/min (sccm), CF4: 60 mL/min (sccm), Ar: 350 mL/min (sccm), O2: 45mL/min (sccm)으로 하고, 압력: 2.67 Pa(20mTorr)로서, 상부고주파파워 및 직류전압을 변화시켜서 에칭레이트와 선택비를 구했다. 그 결과 도 13에 도시하는 바와 같이 되었다. 이 도면으로부터, 직류전압을 올리면 센터의 홀 에칭레이트가 상승하고, 상부고주파파워를 올리면 에지의 홀 에칭레이트가 상승하는 것을 알 수 있다. 이것으로 부터, 상부전극에 인가하는 직류전압 또는 상부고주파파워로 면내 에칭레이트를 제어 할 수 있는 것이 확인되었다. 또한, 센터/에지의 에칭레이트의 역전도 쉽게 실행할 수 있다.
또, 본 발명은 상기 실시형태에 한정되는 일없이 여러가지 변형이 가능하다. 예컨대, 상기 실시형태에서는, 하드 마스크층으로서 어모퍼스카본을 이용한 경우에 대하여 나타냈지만, 상술 한 바와 같이 다른 종래부터 이용되고 있는 하드 마스크재료를 이용할 수 있다. 또한, 산화막으로서 TEOS를 원료로 하여 성막한 것이나 BPSG, PSG를 예시했지만, 이것에 한정되는 것이 아니다.
또한, 본 발명이 적용되는 장치에 관해서도 도 1의 것에 한정되는 것이 아니라, 이하에 나타내는 여러 가지의 것을 이용할 수 있다. 예컨대, 상부전극을 중심과 주변으로 2분할하여 고주파의 인가파워를 각각 조정할 수 있는 타입의 것을 이용하여도 좋다. 또한, 도 14에 도시하는 바와 같이 하부전극인 서셉터(16)에 제 1 고주파 전원(48')으로부터 플라즈마 생성용의 예컨대 40 MHz의 고주파 전력을 인가함과 동시에, 제 2 고주파 전원(90')으로부터 이온인입 용의 예컨대 2 MHz의 고주파 전력을 인가하는 하부2주파인가타입의 플라즈마 에칭 장치를 적용할 수도 있다. 도시와 같이 상부전극(234)에 가변직류 전원(166)을 접속하여 소정의 직류전압을 인가하는 것에 의해, 상기 실시형태와 동일한 효과를 얻을 수 있다.
또한, 도 15에 도시하는 바와 같이 도 14에 있어서 하부전극인 서셉터(16)에 접속되어 있는 제 1 고주파 전원(48') 및 제 2 고주파 전원(90') 대신에 고주파 전원(170)을 접속하여, 이 고주파 전원(170)으로부터 플라즈마형성용 및 바이어스형성용을 겸한 예컨대 40 MHz의 고주파 전력을 인가하는 타입의 플라즈마 에칭 장치이더라도 적용할 수 있어,이 경우도 도 14의 경우와 동일하게 상부전극(234)에 가변직류 전원(166)을 접속하여 소정의 직류전압을 인가하는 것에 의해, 상기 실시형태와 동일한 효과를 얻을 수 있다.
본 발명에 의하면 에칭 대상의 산화막, 하드 마스크층, 패턴화된 포토레지스트가 순차적으로 형성된 기판에 대하여, CxFy(X는 3 이하의 정수, y는 8 이하의 정수), C4F8, 희가스, O2를 포함하는 처리가스를 이용하여 플라즈마 에칭을 하기 때문에, 폭이 좁은 어스펙트비의 홀이더라도 실용적인 에칭레이트로 보잉 등이 없는 양호한 형상성을 갖고 에칭 할 수 있다. 또한, 이러한 가스계로는 통상 프로세스에서는 충분한 에칭 선택비를 취하지 못하고, 에칭이 완료하기 전에 마스크층이 소실해 버릴 우려가 있지만, 본 발명에서는 상부전극 또는 하부전극중 어느 하나에 플라즈마 생성용의 고주파 전력을 인가하고 플라즈마를 생성할 때에, 상부전극에 직류전압을 인가하기 때문에, 상부전극으로부터 하드 마스크층에 폴리머가 공급되어. 하드 마스크층의 플라즈마내성을 상승시켜 에칭 선택비를 높일 수 있어, 상기 가스계에서도 하드 마스크층을 소실시키지 않고서 양호한 에칭을 할 수 있다.
Claims (15)
- 내부가 진공배기 가능한 처리용기 내에, 기판의 탑재대로서 기능하는 하부전극과, 하부전극에 대향하도록 형성된 상부전극을 마련하여, 상기 상부전극 또는 하부전극에 플라즈마 생성용의 상대적으로 높은 주파수의 고주파 전력을 인가하고, 상기 하부전극에 바이어스용의 상대적으로 낮은 주파수의 고주파 전력을 인가하고, 상기 상부전극에 직류전압을 인가하여, 상기 처리용기 내에 공급된 처리가스를 플라즈마 화하여 플라즈마 에칭을 하는 플라즈마 에칭 장치를 이용하여, 기판에 형성된 산화막을 하드 마스크층을 거쳐서 플라즈마 에칭하는 플라즈마 에칭 방법에 있어서,상기 처리용기 내에 에칭 대상인 산화막, 하드 마스크층, 패턴화된 포토 레지스트가 순차적으로 형성된 기판을 반입하고, 상기 하부전극에 탑재하는 공정과,상기 처리용기 내에 CxFy(x는 3 이하의 정수, y는 8 이하의 정수), C4F8, 희가스, O2를 포함하는 처리가스를 공급하는 공정과,상기 상부전극 또는 상기 하부전극에 고주파 전력을 인가하여 상기 처리가스의 플라즈마를 생성하는 공정과,상기 하부전극에 바이어스용의 고주파 전력을 인가하는 공정과,상기 상부전극에 직류전압을 인가하는 공정을 갖는 것을 특징으로 하는플라즈마 에칭 방법.
- 내부가 진공배기 가능한 처리용기 내에, 기판의 탑재대로서 기능하는 하부전극과, 하부전극에 대향하도록 형성된 상부전극을 마련하여, 상기 하부전극에 플라즈마 생성용 및 바이어스용을 겸한 고주파 전력을 인가하고, 상기 상부전극에 직류전압을 인가하여, 상기 처리용기 내에 공급된 처리가스를 플라즈마화 하여 플라즈마 에칭을 하는 플라즈마 에칭 장치를 이용하고,상기 처리용기 내에 에칭 대상의 산화막, 하드 마스크층, 패턴화된 포토 레지스트가 순차적으로 형성된 기판을 반입하여, 상기 하부전극에 탑재하는 공정과,상기 처리용기 내에 CxFy(x는 3 이하의 정수, y는 8 이하의 정수), C4F8, 희가스, O2를 포함하는 처리가스를 공급하는 공정과,상기 하부전극에 플라즈마 생성용 및 바이어스용을 겸한 고주파 전력을 인가하여 상기 처리가스의 플라즈마를 생성함과 동시에 바이어스를 인가하는 공정과,상기 상부전극에 직류전압을 인가하는 공정을 갖는 것을 특징으로 하는플라즈마 에칭 방법.
- 제 1 항에 있어서, 상기 하드 마스크층은 어모퍼스카본막인 것을 특징으로 하는플라즈마 에칭 방법.
- 제 2 항에 있어서, 상기 하드 마스크층은 어모퍼스카본막인 것을 특징으로 하는플라즈마 에칭 방법.
- 제 1 항에 있어서, 상기 CxFy는 C3F8또는 CF4인 것을 특징으로 하는플라즈마 에칭 방법.
- 제 2 항에 있어서, 상기 CxFy는 C3F8또는 CF4인 것을 특징으로 하는플라즈마 에칭 방법.
- 제 1 항에 있어서, 상기 CxFy는 C3F8이며, 그 유량이 상기 C4F8의 유량 이상인 것을 특징으로 하는플라즈마 에칭 방법.
- 제 2 항에 있어서, 상기 CxFy는 C3F8이며, 그 유량이 상기 C4F8의 유량 이상인 것을 특징으로 하는플라즈마 에칭 방법.
- 제 1 항에 있어서, 상기 직류전압의 절대값이 800∼1200 V인 것을 특징으로플라즈마 에칭 방법.
- 제 2 항에 있어서, 상기 직류전압의 절대값이 800∼1200 V인 것을 특징으로플라즈마 에칭 방법.
- 제 1 항에 있어서, 상기 희가스는, Ar 또는 Xe인 것을 특징으로 하는플라즈마 에칭 방법.
- 제 2 항에 있어서, 상기 희가스는, Ar 또는 Xe인 것을 특징으로 하는 플라즈 마 에칭 방법.
- 제 1 항에 있어서, 상기 플라즈마 에칭에 의해, 폭이 70∼90 nm, 어스펙트비가 1:15∼1:25인 홀이 형성되는 것을 특징으로 하는플라즈마 에칭 방법.
- 제 2 항에 있어서, 상기 플라즈마 에칭에 의해, 폭이 70∼90 nm, 어스펙트비가 1:15∼1:25인 홀이 형성되는 것을 특징으로 하는플라즈마 에칭 방법.
- 내부가 진공배기 가능한 처리용기 내에, 기판의 탑재대로서 기능하는 하부전극과, 하부전극에 대향하도록 형성된 상부전극을 마련하여, 상기 상부전극 또는 하부전극에 플라즈마 생성용의 상대적으로 높은 주파수의 고주파 전력을 인가하고, 또한 상기 하부전극에 바이어스용의 상대적으로 낮은 주파수의 고주파 전력을 인가하거나, 또는, 상기 하부전극에 플라즈마 생성용 및 바이어스용을 겸한 고주파 전력을 인가하여, 상기 상부전극에 직류전압을 인가하고, 상기 처리용기 내에 공급된 처리가스를 플라즈마화 하여 플라즈마 에칭을 하는 플라즈마 에칭 장치를 제어하기 위한, 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터판독 가능한 기억 매체에 있어서,상기 제어 프로그램은 실행시에, 청구항1 내지 청구항14 중 어느 하나의 방법이 행하여지도록 컴퓨터에 상기 플라즈마 에칭 장치를 제어시키는 것을 특징으로 하는컴퓨터판독 가능한 기억 매체.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2006-00196927 | 2006-07-19 | ||
| JP2006196927A JP2008028022A (ja) | 2006-07-19 | 2006-07-19 | プラズマエッチング方法およびコンピュータ読取可能な記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080008226A KR20080008226A (ko) | 2008-01-23 |
| KR100861260B1 true KR100861260B1 (ko) | 2008-10-01 |
Family
ID=39042354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070066809A KR100861260B1 (ko) | 2006-07-19 | 2007-07-04 | 플라즈마 에칭 방법 및 컴퓨터판독 가능한 기억 매체 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2008028022A (ko) |
| KR (1) | KR100861260B1 (ko) |
| CN (1) | CN100541734C (ko) |
| TW (1) | TWI467650B (ko) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5231038B2 (ja) * | 2008-02-18 | 2013-07-10 | 東京エレクトロン株式会社 | プラズマ処理装置およびプラズマ処理方法、ならびに記憶媒体 |
| JP2009239012A (ja) * | 2008-03-27 | 2009-10-15 | Tokyo Electron Ltd | プラズマ処理装置及びプラズマエッチング方法 |
| CN101764040B (zh) * | 2008-12-23 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 等离子体蚀刻的控制方法 |
| JP5171683B2 (ja) * | 2009-02-18 | 2013-03-27 | 東京エレクトロン株式会社 | プラズマ処理方法 |
| JP4855506B2 (ja) * | 2009-09-15 | 2012-01-18 | 住友精密工業株式会社 | プラズマエッチング装置 |
| WO2011066668A1 (en) * | 2009-12-02 | 2011-06-09 | C Sun Mfg. Ltd. | Method of etching features into substrate |
| JP5640361B2 (ja) * | 2009-12-03 | 2014-12-17 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP5606060B2 (ja) * | 2009-12-24 | 2014-10-15 | 東京エレクトロン株式会社 | エッチング方法及びエッチング処理装置 |
| CN101777493A (zh) * | 2010-01-28 | 2010-07-14 | 上海宏力半导体制造有限公司 | 硬掩膜层刻蚀方法 |
| JP5568340B2 (ja) * | 2010-03-12 | 2014-08-06 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマエッチング装置 |
| CN102270600B (zh) * | 2010-06-04 | 2013-09-25 | 中芯国际集成电路制造(北京)有限公司 | 通孔的形成方法 |
| US8420545B2 (en) * | 2011-05-23 | 2013-04-16 | Nanya Technology Corporation | Plasma etching method and plasma etching apparatus for preparing high-aspect-ratio structures |
| JP6035117B2 (ja) * | 2012-11-09 | 2016-11-30 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマエッチング装置 |
| US8871108B2 (en) * | 2013-01-22 | 2014-10-28 | Tel Fsi, Inc. | Process for removing carbon material from substrates |
| JP6356516B2 (ja) * | 2014-07-22 | 2018-07-11 | 東芝メモリ株式会社 | プラズマ処理装置およびプラズマ処理方法 |
| JP6329839B2 (ja) * | 2014-07-29 | 2018-05-23 | 東京エレクトロン株式会社 | プラズマ処理装置及びプラズマ処理方法 |
| JP6498022B2 (ja) * | 2015-04-22 | 2019-04-10 | 東京エレクトロン株式会社 | エッチング処理方法 |
| KR101913684B1 (ko) * | 2016-10-21 | 2018-11-01 | 주식회사 볼트크리에이션 | 건식 에칭장치 및 그 제어방법 |
| JP7203531B2 (ja) * | 2018-08-08 | 2023-01-13 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| TW202425048A (zh) * | 2022-08-05 | 2024-06-16 | 日商東京威力科創股份有限公司 | 基板處理系統及基板處理方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020029978A (ko) * | 2000-10-16 | 2002-04-22 | 박종섭 | 반도체 제조용 플라즈마 식각장치 |
| WO2004032194A2 (en) | 2002-10-01 | 2004-04-15 | Tokyo Electron Limited | Method and system for analyzing data from a plasma process |
| KR20070043363A (ko) * | 2005-10-21 | 2007-04-25 | 동부일렉트로닉스 주식회사 | 반도체 반도체 플라즈마 식각 장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3038950B2 (ja) * | 1991-02-12 | 2000-05-08 | ソニー株式会社 | ドライエッチング方法 |
| US6159862A (en) * | 1997-12-27 | 2000-12-12 | Tokyo Electron Ltd. | Semiconductor processing method and system using C5 F8 |
| KR20020017182A (ko) * | 2000-08-29 | 2002-03-07 | 윤종용 | 옥타플루오로부텐으로 이루어지는 식각 가스를 이용한반도체 소자의 제조방법 |
| US7115993B2 (en) * | 2004-01-30 | 2006-10-03 | Tokyo Electron Limited | Structure comprising amorphous carbon film and method of forming thereof |
| CN102256431B (zh) * | 2004-06-21 | 2014-09-17 | 东京毅力科创株式会社 | 等离子体处理装置和方法 |
| KR100704470B1 (ko) * | 2004-07-29 | 2007-04-10 | 주식회사 하이닉스반도체 | 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법 |
-
2006
- 2006-07-19 JP JP2006196927A patent/JP2008028022A/ja active Pending
-
2007
- 2007-07-04 KR KR1020070066809A patent/KR100861260B1/ko active IP Right Grant
- 2007-07-18 TW TW96126183A patent/TWI467650B/zh active
- 2007-07-19 CN CNB2007101361562A patent/CN100541734C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020029978A (ko) * | 2000-10-16 | 2002-04-22 | 박종섭 | 반도체 제조용 플라즈마 식각장치 |
| WO2004032194A2 (en) | 2002-10-01 | 2004-04-15 | Tokyo Electron Limited | Method and system for analyzing data from a plasma process |
| KR20070043363A (ko) * | 2005-10-21 | 2007-04-25 | 동부일렉트로닉스 주식회사 | 반도체 반도체 플라즈마 식각 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI467650B (zh) | 2015-01-01 |
| TW200814188A (en) | 2008-03-16 |
| CN100541734C (zh) | 2009-09-16 |
| JP2008028022A (ja) | 2008-02-07 |
| KR20080008226A (ko) | 2008-01-23 |
| CN101110361A (zh) | 2008-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100861260B1 (ko) | 플라즈마 에칭 방법 및 컴퓨터판독 가능한 기억 매체 | |
| US8128831B2 (en) | Plasma etching method and computer-readable storage medium | |
| US8129282B2 (en) | Plasma etching method and computer-readable storage medium | |
| US8404595B2 (en) | Plasma processing method | |
| US9911607B2 (en) | Method of processing target object | |
| KR100894345B1 (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
| JP5323306B2 (ja) | プラズマエッチング方法およびコンピュータ読取可能な記憶媒体 | |
| JP6050944B2 (ja) | プラズマエッチング方法及びプラズマ処理装置 | |
| KR101858324B1 (ko) | 플라즈마 에칭 방법 | |
| US8642482B2 (en) | Plasma etching method, control program and computer storage medium | |
| US20190051500A1 (en) | Plasma processing method and plasma processing apparatus | |
| US20090029557A1 (en) | Plasma etching method, plasma etching apparatus and storage medium | |
| US8404596B2 (en) | Plasma ashing method | |
| KR102435643B1 (ko) | 마이크로전자 워크피스의 처리를 위한 금속 하드 마스크 층 | |
| US20080014755A1 (en) | Plasma etching method and computer-readable storage medium | |
| TW202032662A (zh) | 電漿處理方法及電漿處理裝置 | |
| TW202027225A (zh) | 清潔膜堆疊中之氧化物層以消除下游處理期間之電弧放電之方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120907 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130903 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150827 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160831 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170830 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180920 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190919 Year of fee payment: 12 |