JP3038950B2 - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JP3038950B2
JP3038950B2 JP3040966A JP4096691A JP3038950B2 JP 3038950 B2 JP3038950 B2 JP 3038950B2 JP 3040966 A JP3040966 A JP 3040966A JP 4096691 A JP4096691 A JP 4096691A JP 3038950 B2 JP3038950 B2 JP 3038950B2
Authority
JP
Japan
Prior art keywords
etching
gas
selectivity
silicon
fluorocarbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3040966A
Other languages
English (en)
Other versions
JPH04258117A (ja
Inventor
敏治 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=12595215&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3038950(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3040966A priority Critical patent/JP3038950B2/ja
Priority to KR1019920001759A priority patent/KR100252471B1/ko
Priority to US07/834,395 priority patent/US5338399A/en
Publication of JPH04258117A publication Critical patent/JPH04258117A/ja
Application granted granted Critical
Publication of JP3038950B2 publication Critical patent/JP3038950B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造に適
用されるドライエッチング方法に関し、特に対レジスト
選択性及び対シリコン下地選択性に優れ、しかも高速で
パーティクル汚染が少ないシリコン化合物層のドライエ
ッチング方法に関する。
【0002】
【従来の技術】従来、VLSI、ULSI等のように半
導体装置の高集積化及び高性能化が図れることに伴い酸
化シリコン等のシリコン化合物層のドライエッチング方
法についてもエッチングの微細化及び高精度が要求され
ている。
【0003】まず、高集積化によりデバイス・チップの
面積が拡大し、ウェハが大口径化している一方で形成す
べきパターンが微細化しているので、エッチングのウェ
ハ面内均一性を確保するため、ドライエッチング装置は
バッチ式から枚葉式が採用されるに及んでいる。このよ
うな枚葉式を採用しながら生産性を維持するためには、
大幅なエッチング速度の向上が必要となる。
【0004】また、デバイスの高速化や微細化を図るた
め不純物拡散領域の接合深さが浅くなり、また各種の堆
積膜も薄くなると、対下地選択性に優れダメージの少な
いエッチング技術が要求される。例えば、半導体基板内
に形成された不純物拡散領域や、SRAMの抵抗負荷素
子として用いられるPMOSトランジスタのソース・ド
レイン領域等にコンタクトを形成しようとする場合に、
シリコン基板や多結晶シリコン層を下地として行われる
酸化シリコン層間絶縁膜のエッチング等がその例であ
る。
【0005】さらに、対レジスト選択比の向上も重要な
課題である。サブミクロン・デバイスでは、レジストの
後退によるわずかな寸法変換差の発生も許容されなくな
ってきている。
【0006】従来、シリコン系材料層に対して高い選択
比を保ちながら酸化シリコン等のシリコン化合物層をド
ライエッチングするには、CHF3、CF4/H2混合
系、CF4/O2混合系、C26/CHF4混合系等がエ
ッチング・ガスが使用されている。これらは、いずれも
C/F比(分子内の炭素原子数とフッ素原子数の比)が
0.25以上のフルオロカーボン系ガスを主体としてい
る。これらのガス系が使用されるのは、(a)フルオロ
カーボン系ガスに含まれるCが酸化シリコン層の表面で
C−Oを結合を生成し、Si−O結合を切断したり弱め
たりする働きがある、(b)酸化シリコン層の主エッチ
ング種であるCFx + (特にCF3 + ) を生成し得る、
さらに(c)プラズマ中で相対的に炭素に富む状態が作
り出されるので、酸化シリコン中の酸素がCO又はCO
2の形で除去される一方、ガス系に含まれるC,H,F
等の寄与によりシリコン系材料層の表面では炭素系のポ
リマーが堆積してエッチング速度が低下し、シリコン系
材料層に対する高選択比が得られる、等の理由に基づい
ている。
【0007】なお、上記のH2、O2等の添加ガスは選択
比の制御を目的として用いられているものであり、それ
ぞれF*発生量を低減若しくはは増大させることができ
る。すなわち、エッチング反応系の見掛け上のC/F比
を制御する効果を有する。
【0008】これに対し、本願出願人は先に特願平2−
75828号明細書において、炭素数2以上の飽和ない
し不飽和の鎖状高次フルオロカーボン系ガスを使用する
シリコン化合物層のドライエッチング方法を提案してい
る。これは、C26、C38、C410、C46等の高
次フルオロカーボン系ガスを使用することによりCFx *
を効率良く生成させ、エッチングの高速化を図ったもの
である。但し、高次フルオロカーボン系ガスを単独で使
用するのでは、対レジスト選択比及び対シリコン下地選
択比を十分に大きくとることができない。例えば、C3
8をエッチング・ガスとしてシリコン基板上の酸化シ
リコン層をエッチングした場合、高速性は達成されるも
のの、対レジスト選択比が1.3程度と低く、エッチン
グ耐性が不足する他、パターン・エッジの後退による寸
法変換差が発生してしまう。また、対シリコン選択比も
4.1程度であるので、オーバーエッチング耐性に問題
が残る。そこで、これらの問題を解決するため、上記の
先行技術では鎖状高次フルオロカーボン・ガス単独によ
るエッチングは下地が露出する直前で停止し、シリコン
化合物層の残余部をエッチングする際には炭素系ポリマ
ーの堆積を促進するためにこのガスにさらに炭化水素系
ガスを添加するという、2段階エッチングが行われてい
る。
【0009】半導体装置のデザイン・ルールが更に微細
化されると、エッチング・マスクとの寸法変換差がほと
んど許容できなくなり、上述のような2段階エッチング
を行うにしても、1段目のエッチングにおける選択比を
さらに向上させることが必要となる。更に一層の微細化
が進行するに伴い、炭素系ポリマーによるパーティクル
汚染の影響が発生することも考えられるので、2段目の
エッチングにおける炭化水素系ガス等の堆積性ガスの使
用量もできるだけ低減させる必要がある。
【0010】そこで、本願出願人は、先に特願平2−2
95225号明細書において、被処理基板の温度を50
℃以下に制御した状態で、分子内に少なくとも1個の不
飽和結合を有する鎖状不飽和フルオロカーボン系ガスを
用いてシリコン化合物層をエッチングする技術を開示し
ている。上記鎖状不飽和フルオロカーボン系ガスは、放
電解離により理論上は1分子から2個以上のCFx *を生
成するので、酸化シリコンを高速にエッチングすること
ができる。また、分子内に不飽和結合を有することから
解離により高活性なラジカルを生成させ易く、炭素系ポ
リマーの重合を促進する。しかも、被処理基板の温度が
50℃以下に制御されていることにより、上記炭素系ポ
リマーの堆積が促進される。したがって、対レジスト選
択性及び対シリコン下地選択性を向上させることができ
る。
【0011】また、同明細書には、鎖状不飽和フルオロ
カーボン系ガス単独によるエッチングはシリコン化合物
層の途中までで停止し、残余のエッチングを上記の鎖状
不飽和フルオロカーボン系ガスに炭化水素系ガスを添加
したガスを用いて行う技術も同時に開示している。これ
は、下地シリコンに対する選択性を一層向上させるため
に、エッチングの中途から堆積性ガスを併用している。
【0012】また、ヘキサフルオロベンゼン(C66
とテトラフルオロメタン(CF4)の混合ガスにより酸
化シリコンをエッチングする技術が特公平1−6093
8号公報に開示されている。これは、環状不飽和高次フ
ルオロカーボン系ガスを使用することによりプラズマ中
に効率的にCFx *を発生させ、炭素系ポリマーの重合を
促進するものである。
【0013】
【発明が解決しようとする課題】従来提案されている鎖
状不飽和フルオロカーボン系ガス、若しくは環状不飽和
フルオロカーボン系ガスを使用する技術は、これまでの
説明からも明らかなように、十分な選択比を得るために
実用上は他の添加ガスと併用することが必要となる。
【0014】また、C66を使用する技術によると、こ
れを開示した公報中にも記載されるように、C66単独
でエッチング・ガスを構成することはできない。それ
は、C66単独ではプラズマ中に著しく多量のCFx *
発生し、炭素系ポリマーの重合が過度に促進されてエッ
チング反応が進行しないからである。そこで、このCF
x *の発生を抑制するため、フルオロカーボン系ガスの中
で最もC/F比の低いCF4を混合している。
【0015】したがって、環状の高次フルオロカーボン
系ガスを使用するにしても、単独でも使用し得る化合物
を選択した方が、エッチングの制御性や安定性を向上さ
せる上で有利である。
【0016】そこで、本発明は、シリコン化合物層のド
ライエッチング・ガスとして、環状の高次フルオロカー
ボン系ガスについて検討し、高速性、対下地選択性、対
レジスト選択性、低汚染性、低ダメージ性に優れる新規
なドライエッチング方法を提供することを課題とする。
【0017】
【課題を解決するための手段】本発明に係るドライエッ
チング方法は、上述の課題を達成するために提案される
ものであり、分子構造の少なくとも一部に環状部を有す
る飽和フルオロカーボン系化合物を含むエッチング・ガ
スを用いて被エッチング基体の温度を50℃以下に制御
しながら基板上に形成されたシリコン化合物層のエッチ
ングを行う。
【0018】また、本発明は、分子構造の少なくとも一
部に環状部を有する不飽和フルオロカーボン系化合物を
含むエッチング・ガスを用いて被エッチング基体の温度
を50℃以下に制御しながら基板上に形成されたシリコ
ン化合物層のエッチングを行う。
【0019】なお、以下の説明では、上記飽和若しくは
不飽和フルオロカーボン系化合物を一般式を用いて表記
する際に、鎖状不飽和フルオロカーボン系化合物との混
同を避けるために、環状(cyclic)であることを表すc
−を頭に付す。
【0020】まず、本発明で使用される飽和フルオロカ
ーボン系化合物は、一般式c−Cn2n(但し、nは3
以上の整数を表す。)で表され、その代表例としては次
の化1で示される単環系化合物が例示される。
【0021】
【化1】 ここで、各構造式において炭素環の中央にFと記されて
いるのは、同一の炭素骨格を有する炭化水素の水素原子
が全てフッ素原子に置換されていることを示している。
以下、説明ではこの表記方法を採用する。
【0022】化1では3〜7員環の各化合物を例示した
が、製造が技術的に可能で安定に存在し得る化合物であ
れば、これより大きい炭素環を有するものであってもよ
い。
【0023】また、上記単環系化合物の構造異性体とし
て、次の化2で示されるようなパーフルオロアルキル基
を側鎖に有する化合物も例示される。
【0024】
【化2】 化2では側鎖がトリフルオロメチル基である場合を例示
した。これらはいずれも常温常圧下で液体であるため、
エッチング反応系へ導入するためには加熱若しくは不活
性ガスを用いたバブリング等を行う必要がある。
【0025】また、本発明で使用される不飽和フルオロ
カーボン系化合物は、一般式c−Cny(但し、nは3
以上の整数を表し、y≦2n−2の条件を満たす。)で
表され、その代表例としては、次の化3で示される単環
系化合物が例示される。
【0026】
【化3】 化3では炭素環内に2重結合を1個有する3〜6員環の
各化合物c−Cn2n- 2を例示したが、製造が技術的に
可能で且つ安定に存在し得る化合物であればこれより大
きい炭素環を有するものであってもよい。また、炭素環
内の不飽和結合の数も特に1個に限定されるものではな
いが、前述のようにC66(C/F比=1)が単独では
エッチング・ガスを構成し得ないことを考慮すると、分
子内に余り多くの不飽和結合が存在してC/F比が極端
に増大することは望ましくない。したがって、実用上は
C/F比が1未満であることが望ましい。さらに、上記
不飽和フルオロカーボン系化合物の構造異性体として
は、上述のような不飽和環にパーフルオロアルキル基が
結合しているもの、不飽和環にパーフルオロビニル基の
ような不飽和鎖が結合しているもの、飽和環にパーフル
オロビニル基のような不飽和鎖が結合しているもの等が
考えられる。
【0027】ところで、本発明ではc−Cn2n若しく
はc−Cnyを目的に応じて互いに混合するか、若しく
は他のガスと適宜混合して用いてもよい。また、エッチ
ング工程を多段階に分け、各段階において異なるガス系
を使用してもよい。
【0028】例えば、C/F比でみると、c−Cn2n
はc−Cnyに比べて高速性を達成する上で有利であ
り、逆にc−Cnyはc−Cn2nに比べて高選択性を
達成する上で有利である。そこで、(イ)c−Cn2n
にc−Cnyを少量添加した混合ガス系による低温エッ
チング、若しくは(ロ)下地が露出する直前まではシリ
コン化合物層のエッチングをc−Cn2nnの単独ガス系
で高速に行い、シリコン系化合物の残余部のエッチング
とオーバーエッチングとをc−Cn2nとc−Cny
の混合ガス系で高選択比をもって行う2段階エッチング
等のプロセスが採用される。
【0029】あるいは、(ハ)上述(ロ)の2段階エッ
チングにおいて、後半のエッチングをc−Cn2nと堆
積性ガスの混合ガス系により行うプロセス等も採用する
ことができる。
【0030】また、c−Cn2n及びc−Cnyは、直
鎖状の飽和フルオロカーボン系化合物Cn2n+2と比べ
ればいずれもエッチング速度を低下させるものであるの
で、Cn2n+2をエッチング・ガスの主体とし、これに
c−Cn2n若しくはc−Cnyを添加ガスとして使用
することができる。この例としては、(ニ)Cn2n+2
とCn2n若しくはc−Cnyの混合ガスによる低温エ
ッチング、(ホ)下地が露出する直前まではシリコン化
合物層のエッチングをc−Cn2n+2の単独ガス系で高
速に行い、シリコン系化合物の残余部のエッチングとオ
ーバーエッチングとをc−Cn2n+2とc−Cn2n若し
くはc−Cnyとの混合ガス系により高選択比をもって
行う2段階エッチング等のプロセスがある。
【0031】
【作用】本発明で使用されるエッチング・ガスは、分子
構造の少なくとも一部に環状部を有する飽和若しくは不
飽和フルオロカーボン系ガスを含むものである。これら
のガスは、1分子内の炭素数が3以上であるから、本願
出願人が先に提案した高次フルオロカーボン・ガスと同
等あるいはそれ以上に1分子からのCFx +の生成量が多
くなる。したがって、エッチングの高速化が可能とな
る。また、かかるガスがプラズマ放電により解離される
と、モノラジカル、あるいは場合によってはカルベン等
の高活性なビラジカル(二端遊離基)も生成し、これら
が不飽和結合中のπ電子系を攻撃することにより炭素系
ポリマーの重合が促進される。この炭素系ポリマーは、
単結晶シリコンや多結晶シリコン等のシリコン系材料層
の表面やレジスト・パターンの表面に堆積すると、イオ
ン衝撃等によっても容易には除去されないが、酸化シリ
コン等のシリコン化合物層の表面では層内に含まれる酸
素がスパッタ・アウトされて炭素系ポリマーの分解に寄
与するため容易に除去される。したがって、炭素系ポリ
マーの堆積が増加すれば、対レジスト選択性及び対シリ
コン下地選択性が向上する。
【0032】ここで、C/F比が小さすぎると過剰なF
*により対下地選択比や対レジスト選択比が低下する。
従来は、エッチング反応系のC/F比を増大させるため
にH2や堆積性ガス等を添加していたが、本発明は添加
ガスを特に併用しなくとも、フルオロカーボン系ガスの
エッチング・ガスとして従来とは炭素骨格の異なるもの
を使用することでC/F比を増大させようとするもので
ある。
【0033】すなわち、本発明で使用される分子構造の
一部に環状部を有する飽和フルオロカーボン系化合物c
−Cn2nは、炭素数が同じならば直鎖状飽和フルオロ
カーボン系化合物Cn2n+2よりも1分子中のフッ素原
子数が2個少ない。また、本発明で使用される分子構造
の一部に環状部を有する不飽和フルオロカーボン系化合
物c−Cny(y≦2n−2)は、炭素数が同じならば
直鎖状飽和フルオロカーボン系化合物CnF2n+2よりも
1分子中のフッ素原子数が4個以上少ない。
【0034】したがって、特に添加ガスを併用しなくと
も、エッチング反応系のC/F比を従来よりも低下させ
ることができる。
【0035】なお、本発明で使用される飽和フルオロカ
ーボン系化合物c−CnF2nは、本発明者が先に特願平
2−295225号明細書に提案している鎖状フルオロ
カーボン系化合物のうち、分子内に1個の2重結合を有
する化合物と同じ一般式で表されるものである。したが
って、これら両者のC/F比の増大効果に有意差が認め
られるか否かについては必ずしも明らかではないが、ラ
ズマ中における解離状態、被エッチング基体の表面に堆
積するポリマーの分子構造、選択性の温度依存性、下地
ダメージの発生状態に関しては有意差が現れる。
【0036】さらに本発明では、エッチング中の被エッ
チング基板の温度を50℃以下に制御する。この温度制
御は室温域でも、あるいは近年ドライエッチングの分野
において注目されている低温エッチングのごとく0℃以
下の温度域で行ってもよい。通常、ドライエッチングの
過程では冷却を特に行わなければ被エッチング基板の温
度は200℃程度にも上昇する。温度を50℃以下に制
御すれば、炭化水素系ガス等の堆積性ガスを使用しない
かあるいはその使用量を極めて少なくしても、蒸気圧の
低下により効率良く炭素系ポリマーを堆積させることが
でき、上述のように選択性を向上させることができる。
このことにより堆積性ガスの添加量を低減できるので、
パーティクル汚染のおそれも少なくなる。
【0037】特に、0℃以下に冷却して低温エッチング
を行えば、選択性の向上は一層顕著となる。レジスト材
料やシリコン系材料層のエッチングはF*(フッ素ラジ
カル)による化学反応を主体として進行するので、反応
系の温度が低下してラジカルの運動が抑制されるとエッ
チング速度も低下する。これに対し、酸化シリコン等の
シリコン化合物層のエッチングはイオンによるスパッタ
リングを主体として物理的に進行するので、冷却による
エッチング速度の低下はレジスト材料やシリコン系材料
ほど顕著ではない。したがって、低温域では選択比の一
層の向上が期待できる。
【0038】
【実施例】以下、本発明の具体的な実施例について説明
する。ここで、実施例1〜実施例3ではc−Cn2n
しくはc−Cnyを単独で用いるプロセス、実施例4で
はc−Cn2nとc−Cnyを組み合わせて用いるプロ
セス、実施例5ではc−Cn2nと堆積性ガスを組み合
わせて用いるプロセス、実施例6〜実施例8では鎖状飽
和フルオロカーボンであるCn2n+2にc−CnF2n
しくはc−Cnyを組み合わせて用いるプロセスをそれ
ぞれ説明する。
【0039】実施例1 本実施例は、本願の第1の発明をコンタクト・ホール加
工に適用し、前述の化1で示されるC48(オクタフ
ルオロシクロブタン,別名フロンC318,C/F比=
0.5)を使用して、酸化シリコンからなる層間絶縁膜
をエッチングした例である。このプロセスを、図1
(a)及び(b)を参照しながら説明する。
【0040】まず、図1(a)に示されるように、不純
物拡散層2が形成された単結晶シリコン基板1上に層間
絶縁膜3が形成され、さらに該層間絶縁膜3のエッチン
グ・マスクとしてレジスト・パターン4が形成されてな
る被エッチング基板(ウェハ)を用意した。上記レジス
ト・パターンには、所定のパターニングにより開口部4
aが設けられている。次に、上記ウェハを一例としてマ
グネトロンRIE(反応性イオン・エッチング)装置の
ウェハ載置電極上にセットした。ここで、上記ウェハ載
置電極は冷却配管を内蔵しており、装置外部に接続され
るチラー等の冷却設備から該冷却配管に冷媒を供給して
循環させることにより、エッチング中のウェハ温度を5
0℃以下に制御することが可能となされているものであ
る。ここでは、冷媒としてエタノールを使用した。C4
8流量46SCCM、ガス圧2Pa、RFパワー密度
2.2W/cm2、磁場強度150Gauss、ウェハ
温度0℃の条件でエッチングを行った。ここで、C48
の物性に関しては文献により多少の差異があるが、融点
は約−40℃、沸点は約−6℃であり常温では気体の化
合物である。
【0041】上述のエッチング過程では、C48が放電
解離してプラズマ中に生成するCFx *により、層間絶縁
膜3のエッチングがイオン・アシスト反応を主体とする
機構により進行する。このとき、レジスト・パターン4
の表面においては炭素系ポリマー (図示せず。) が効率
良く堆積したが、上記開口部4a内に露出する層間絶縁
膜3の表面では自身のエッチング除去に伴って炭素系ポ
リマーも除去された。その結果、ガス系に炭化水素系ガ
ス等の堆積性ガスが添加されていないにもかかわらず、
図1(b)に示されるように良好な異方性形状を有する
コンタクト・ホール5が高速に形成された。このプロセ
スにおける層間絶縁膜のエッチング速度は701nm/
分、対レジスト選択比は3.5、対シリコン選択比は
7.2であった。
【0042】ここで、比較のため、上記C48とフッ素
原子数の等しい鎖状飽和フルオロカーボン系化合物とし
てC38(オクタフルオロプロパン,C/F比=0.3
75)を選び、これを用いて上述と同じ条件にて層間絶
縁膜のエッチングを行ったところ、エッチング速度は7
34nm/分、対レジスト選択比は1.5、対シリコン
選択比は3.9であった。
【0043】これらC48とC38によるエッチングの
結果を比較すると、対レジスト選択比及び対シリコン選
択比についてはC48が格段に優れている。これは、C
48がC38よりもC/F比が大きく、選択比低下の原
因となる過剰なF*の生成が抑制されているからであ
る。一方、エッチング速度については、C48がC38
よりもわずかに劣っている。これは、C48を使用した
場合の方が炭素系ポリマーの堆積量が多く、該炭素系ポ
リマーのスパッタ除去とエッチングとが競合するからで
ある。しかし、エッチング速度の低下がわずかであるの
に対し、選択性の向上が著しいので環状飽和フルオロカ
ーボン系化合物を使用することの実用上の利点がある。
【0044】実施例2 本実施例は、本願の第2の発明をコンタクト・ホール加
工に適用し、前述の化3で示されるC46(ヘキサフ
ルオロシクロブテン、別名フロンC1316、C/F比
=0.67)を使用して、酸化シリコンからなる層間絶
縁膜をエッチングした例である。
【0045】前述の実施例1と同様のウェハをマグネト
ロンRIE装置にセットし、C46流量50SCCM、
ガス圧2Pa、RFパワー密度1.5W/cm2、磁場
強度150Gauss、ウェハ温度0℃の条件でエッチ
ングを行った。ここで、C46の物性に関しては文献に
より多少の差異があるが、融点は約−60℃,沸点は5
〜6℃であり、常温では気体の化合物である。
【0046】このエッチングによっても良好な異方性形
状を有するコンタクト・ホールが形成された。このとき
の対レジスト選択比は約4、対シリコン選択比は約12
であり、いずれもC48を使用した場合(実施例1参
照。)よりもさらに向上した。これは、C48が分子内
に2重結合を1個有することによりC/F比が一段と増
大し、炭素系ポリマーの堆積が促進されたからである。
【0047】実施例3 本実施例は、本願の第2の発明をコンタクト・ホール加
工に適用し、前述の化3で示されるC58(オクタフ
ルオロシクロペンテン、別名フロン1418、C/F比
=0.625)を使用して、酸化シリコンからなる層間
絶縁膜をエッチングした例である。
【0048】前述の実施例1と同様のウェハをマグネト
ロンRIE装置にセットし、C58流量50SCC、ガ
ス圧2P、RFパワー密度1.5W/cm2、磁場強度
150Gauss、ウェハ温度0℃の条件でエッチング
を行った。ここで、C58の物性に関しては文献により
かなりの差異があるが、融点は約−40℃,沸点は約6
℃であり、常温では気体の化合物である。
【0049】このエッチングによっても良好な異方性形
状を有するコンタクト・ホールが形成された。このとき
のエッチング速度は、C46を使用した場合(実施例2
参照。)よりも増大した。これはC58の方がC46
りもC/F比が低いことと対応している。
【0050】以上の実施例1ないし実施例3では、いず
れも単独ガス系によるエッチング例について述べた。こ
れらのガス系には堆積性ガスが添加されておらず、枚葉
式のエッチング装置において複数のウェハに対する処理
数を重ねた後でもパーティクル・レベルが悪化すること
がないので、デバイスの歩留りが向上し、また装置の保
守管理に要する時間を大幅に短縮することができる。
【0051】実施例4 本実施例は、本願の第1の発明及び第2の発明の応用例
として、C48を用いて層間絶縁膜を下地が露出する直
前まで行った後、C48とC46の混合ガスにより該層
間絶縁膜の残余部のエッチング及びオーバーエッチング
を行った例である。このプロセスを前述の図1(a)及
び(b)に加え、図2を参照しながら説明する。
【0052】まず、図1(a)に示されるウェハをマグ
ネトロンRIE装置にセットし、C48流量50SCC
M、ガス圧2Pa、RFパワー密度2.0W/cm2
ウェハ温度20℃の条件で、層間絶縁膜3のエッチング
を単結晶シリコン基板1、正確には不純物拡散層2が露
出する直前まで行った。このときのエッチング終点は、
483.5nmにおけるCO* の発光スペクトル強度が
減少し始める点をもって判定した。この1段階目のエッ
チングの結果、ウェハの状態は図2に示されるように、
コンタクト・ホール5が中途部まで形成され、その底部
に層間絶縁膜3の残余部3aが残された状態となった。
【0053】次に、C48流量40SCCM、C46
量10SCCM、RFパワー密度1.0W/cm2、ウ
ェハ温度20℃の条件で、上記残余部3aのエッチング
及びオーバーエッチングを行った。この2段階目のエッ
チングの結果、前述の図1(b)に示されるように、下
地の不純物拡散層2にダメージを与えることなく、良好
な異方性形状を有するコンタクト・ホール5が形成され
た。
【0054】上述のプロセスは、1段階目のエッチング
はある程度高速に行い、2段階目のエッチングにおいて
はC/F比の高いガスを添加し、RFパワー密度を低下
させて入射イオン・エネルギーを低減することにより対
下地選択比を高めるという考え方に基づいている。した
がって、0℃以下に及ぶウェハ冷却は行っていないが、
高異方性と高選択性とが達成された。
【0055】実施例5 本実施例は、本願の第1の発明の応用例として実施例4
と同様の2段階エッチングを行い、1段階目のエッチン
グでC48、2段階目のエッチングでC48とC24
の混合ガスを用いてコンタクト・ホール加工を行った例
である。
【0056】1段階目のエッチング条件は、C48流量
50SCCM、ガス圧2Pa、RFパワー密度2.0W
/cm2ウェハ温度20℃とした。2段階目のエッチン
グ条件は、C48流量46SCCM、C24流量4SC
CM、RFパワー密度1.0W/cm2、ウェハ温度2
0℃とした。
【0057】ここで、2段階目のエッチングにおいて添
加されているC24は、自身が堆積性ガスであることに
加えて放電分解によりH*を生成させ、過剰なF*を捕捉
してエッチング反応系のC/F比を増大させる効果を有
する。本実施例によっても、高異方性、高選択性、低ダ
メージ性とが達成された。
【0058】実施例6 本実施例は、本願の第1の発明の応用例であるが、エッ
チング・ガスの主体は鎖状飽和フルオロカーボンである
38とし、これにC48を添加した混合ガスにより低
温エッチングを行ってコンタクト・ホールを形成した例
である。
【0059】エッチング条件は、C38流量30SCC
M、C48流量20SCCM、ガス圧2Pa、RFパワ
ー密度1.5W/cm2ウェハ温度−30℃とした。
【0060】このプロセスは、高速性を重視してC/F
比の相対的に低いC38をガス組成の主体とする一方
で、高選択性と低ダメージ性とを達成するためにC/F
比の相対的に高いC48を添加し、ウェハの低温冷却を
行ったものである。本実施例により、高速性,高異方
性、高選択性、低ダメージ性とが達成された。
【0061】実施例7 本実施例は、本願の第1の発明の応用例であるが、実施
例6と同じくエッチング・ガスの主体はC38とし、こ
れにC714(化1参照。)を添加した混合ガスによ
り低温エッチングを行いコンタクト・ホールを形成した
例である。エッチング条件は、C38流量45SCC
M、C714流量5SCCM、ガス圧2Pa、RFパワ
ー密度1.5W/cm2ウェハ温度−30℃とした。本
実施例により、高速性、高異方性、高選択性、低ダメー
ジ性とが達成された。
【0062】実施例8 本実施例は、本願の第2の発明の応用例であるが、実施
例6と同じくエッチング・ガスの主体はC38とし、こ
れにC46を添加した混合ガスにより低温エッチングを
行い、コンタクト・ホール加工を形成した例である。エ
ッチング条件は、C38流量25SCCM、C46流量
25SCCM、ガス圧2Pa、RFパワー密度1.5W
/cm2ウェハ温度−30℃とした。本実施例により、
高速性、高異方性、高選択性、低ダメージ性とが達成さ
れた。
【0063】以上、本発明を8つの実施例を挙げて説明
したが、本発明はこれらの実施例に限定されるものでは
なく、上述のガス系において、エッチング速度を制御す
るためにさらにH2やO2ガス等を添加してもよい、ま
た、スパッタリング効果、希釈効果、冷却効果等を図る
ため、He、Ar等の希ガスを適宜添加してもよい。
【0064】さらに、被エッチング材料層は上述の酸化
シリコンに限られるものではなく、PSG、BSG、B
PSG、AsSG、AsPSG、AsBSG、SiN等
であってもよい。
【0065】
【発明の効果】以上の説明からも明らかなように、本発
明では分子構造の一部に環状部を有する飽和若しくは不
飽和フルオロカーボン系化合物を使用することにより、
高速エッチングが可能となる。しかも、化合物自身の炭
素骨格によりある程度大きいC/F比を有するものであ
り、基本的にはC/F比を増大させるための添加ガスを
使用しなくとも高選択比を達成することができる。した
がって、エッチング反応の制御やエッチング装置の保守
管理等が極めて容易となる。しかも、本発明では、被エ
ッチング基板温度が50℃以下に制御されるので、高異
方性、低ダメージ性も併せて達成される。
【0066】したがって、本発明は高性能,高集積度を
有する半導体装置の製造に極めて有効である。
【図面の簡単な説明】
【図1】本発明をコンタクト・ホール加工に適用した一
例をその工程順にしたがって説明する概略断面図であ
り、(a)は層間絶縁膜上にレジスト・パターンが形成
された状態、(b)はコンタクト・ホールが形成された
状態をそれぞれ表す。
【図2】本発明を2段階エッチングによるコンタクト・
ホール加工に適用した場合において、コンタクト・ホー
ルが途中まで形成された状態を示す概略断面図である。
【符号の説明】 1 単結晶シリコン基板、 2 不純物拡散層、 3
層間絶縁膜、 3a(層間絶縁膜の) 残余部、 4 レ
ジスト・パターン、 4a 開口部、 5コンタクト・
ホール

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 分子構造の少なくとも一部に環状部を有
    する飽和フルオロカーボン系化合物を含むエッチング・
    ガスを用いて被エッチング基体の温度を50℃以下に
    御しながら基板上に形成されたシリコン化合物層のエッ
    チングを行うことを特徴とするドライエッチング方法。
  2. 【請求項2】 分子構造の少なくとも一部に環状部を有
    する不飽和フルオロカーボン系化合物を含むエッチング
    ・ガスを用いて被エッチング基体の温度を50℃以下に
    制御しながら基板上に形成されたシリコン化合物層のエ
    ッチングを行うことを特徴とするドライエッチング方
    法。
JP3040966A 1991-02-12 1991-02-12 ドライエッチング方法 Expired - Lifetime JP3038950B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3040966A JP3038950B2 (ja) 1991-02-12 1991-02-12 ドライエッチング方法
KR1019920001759A KR100252471B1 (ko) 1991-02-12 1992-02-07 드라이에칭방법
US07/834,395 US5338399A (en) 1991-02-12 1992-02-12 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3040966A JP3038950B2 (ja) 1991-02-12 1991-02-12 ドライエッチング方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP37505199A Division JP2000150465A (ja) 1999-01-01 1999-12-28 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH04258117A JPH04258117A (ja) 1992-09-14
JP3038950B2 true JP3038950B2 (ja) 2000-05-08

Family

ID=12595215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3040966A Expired - Lifetime JP3038950B2 (ja) 1991-02-12 1991-02-12 ドライエッチング方法

Country Status (3)

Country Link
US (1) US5338399A (ja)
JP (1) JP3038950B2 (ja)
KR (1) KR100252471B1 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116569B2 (ja) * 1992-06-29 2000-12-11 ソニー株式会社 ドライエッチング方法
JP3109253B2 (ja) * 1992-06-29 2000-11-13 ソニー株式会社 ドライエッチング方法
JP3623256B2 (ja) * 1993-06-30 2005-02-23 株式会社東芝 表面処理方法および表面処理装置
JP2720763B2 (ja) * 1993-09-17 1998-03-04 日本電気株式会社 半導体装置の製造方法
USRE39895E1 (en) 1994-06-13 2007-10-23 Renesas Technology Corp. Semiconductor integrated circuit arrangement fabrication method
JP3778299B2 (ja) * 1995-02-07 2006-05-24 東京エレクトロン株式会社 プラズマエッチング方法
US5843847A (en) * 1996-04-29 1998-12-01 Applied Materials, Inc. Method for etching dielectric layers with high selectivity and low microloading
US5928967A (en) * 1996-06-10 1999-07-27 International Business Machines Corporation Selective oxide-to-nitride etch process using C4 F8 /CO/Ar
WO1998019332A1 (fr) 1996-10-30 1998-05-07 Japan As Represented By Director General Of The Agency Of Industrial Science And Technology Procede de gravure a sec
DE69736839T2 (de) 1996-10-30 2007-02-08 Japan As Represented By Director General Of Agency Of Industrial Science And Technology Verfahren zum trochenätzen und gasgemisch dafür
US5942446A (en) * 1997-09-12 1999-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
US6183655B1 (en) 1997-09-19 2001-02-06 Applied Materials, Inc. Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon
US5866485A (en) * 1997-09-29 1999-02-02 Siemens Aktiengesellschaft Techniques for etching a silicon dioxide-containing layer
US6207353B1 (en) 1997-12-10 2001-03-27 International Business Machines Corporation Resist formulation which minimizes blistering during etching
JP3905232B2 (ja) * 1997-12-27 2007-04-18 東京エレクトロン株式会社 エッチング方法
US6159862A (en) * 1997-12-27 2000-12-12 Tokyo Electron Ltd. Semiconductor processing method and system using C5 F8
KR100272510B1 (ko) * 1997-12-30 2000-12-01 김영환 반도체 소자의 콘택홀 형성방법
US6066566A (en) * 1998-01-28 2000-05-23 International Business Machines Corporation High selectivity collar oxide etch processes
EP0940846A1 (en) * 1998-03-06 1999-09-08 Interuniversitair Micro-Elektronica Centrum Vzw Method for stripping ion implanted photoresist layer
US6403488B1 (en) * 1998-03-19 2002-06-11 Cypress Semiconductor Corp. Selective SAC etch process
US6602434B1 (en) 1998-03-27 2003-08-05 Applied Materials, Inc. Process for etching oxide using hexafluorobutadiene or related fluorocarbons and manifesting a wide process window
US6387287B1 (en) 1998-03-27 2002-05-14 Applied Materials, Inc. Process for etching oxide using a hexafluorobutadiene and manifesting a wide process window
US6174451B1 (en) 1998-03-27 2001-01-16 Applied Materials, Inc. Oxide etch process using hexafluorobutadiene and related unsaturated hydrofluorocarbons
JPH11317392A (ja) * 1998-04-30 1999-11-16 Nippon Zeon Co Ltd 選択ドライエッチング方法
US6239011B1 (en) * 1998-06-03 2001-05-29 Vanguard International Semiconductor Corporation Method of self-aligned contact hole etching by fluorine-containing discharges
US6329292B1 (en) * 1998-07-09 2001-12-11 Applied Materials, Inc. Integrated self aligned contact etch
JP3677644B2 (ja) * 1998-09-01 2005-08-03 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US6579805B1 (en) * 1999-01-05 2003-06-17 Ronal Systems Corp. In situ chemical generator and method
US6849193B2 (en) * 1999-03-25 2005-02-01 Hoiman Hung Highly selective process for etching oxide over nitride using hexafluorobutadiene
US6372634B1 (en) 1999-06-15 2002-04-16 Cypress Semiconductor Corp. Plasma etch chemistry and method of improving etch control
US6749763B1 (en) * 1999-08-02 2004-06-15 Matsushita Electric Industrial Co., Ltd. Plasma processing method
US6583065B1 (en) * 1999-08-03 2003-06-24 Applied Materials Inc. Sidewall polymer forming gas additives for etching processes
US6432318B1 (en) * 2000-02-17 2002-08-13 Applied Materials, Inc. Dielectric etch process reducing striations and maintaining critical dimensions
US6451703B1 (en) * 2000-03-10 2002-09-17 Applied Materials, Inc. Magnetically enhanced plasma etch process using a heavy fluorocarbon etching gas
US6797639B2 (en) 2000-11-01 2004-09-28 Applied Materials Inc. Dielectric etch chamber with expanded process window
SE0004350D0 (sv) * 2000-11-27 2000-11-27 Patrick Griss System och metod för tillförlitliga passiva ventiler och gas volym dosering
US6686296B1 (en) 2000-11-28 2004-02-03 International Business Machines Corp. Nitrogen-based highly polymerizing plasma process for etching of organic materials in semiconductor manufacturing
JP4008352B2 (ja) * 2000-12-21 2007-11-14 東京エレクトロン株式会社 絶縁膜のエッチング方法
US6787475B2 (en) * 2001-09-06 2004-09-07 Zhuxu Wang Flash step preparatory to dielectric etch
WO2003028082A1 (fr) * 2001-09-10 2003-04-03 Tokyo Electron Limited Procede de gravure
JP4108310B2 (ja) * 2001-09-28 2008-06-25 富士通株式会社 シリコン含有絶縁膜を有する半導体装置の製造方法
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
US20040171260A1 (en) * 2002-06-14 2004-09-02 Lam Research Corporation Line edge roughness control
JP2004063731A (ja) * 2002-07-29 2004-02-26 Matsushita Electric Ind Co Ltd 多層配線の形成方法及びその検査方法
US7229930B2 (en) * 2003-01-13 2007-06-12 Applied Materials, Inc. Selective etching of low-k dielectrics
US7041230B2 (en) * 2003-01-21 2006-05-09 Lam Research Corporation Method for selectively etching organosilicate glass with respect to a doped silicon carbide
US7375035B2 (en) 2003-04-29 2008-05-20 Ronal Systems Corporation Host and ancillary tool interface methodology for distributed processing
US20040224524A1 (en) * 2003-05-09 2004-11-11 Applied Materials, Inc. Maintaining the dimensions of features being etched on a lithographic mask
US7083903B2 (en) * 2003-06-17 2006-08-01 Lam Research Corporation Methods of etching photoresist on substrates
US7429714B2 (en) * 2003-06-20 2008-09-30 Ronal Systems Corporation Modular ICP torch assembly
US20050014383A1 (en) * 2003-07-15 2005-01-20 Bing Ji Use of hypofluorites, fluoroperoxides, and/or fluorotrioxides as oxidizing agent in fluorocarbon etch plasmas
US7297577B2 (en) * 2004-12-30 2007-11-20 Sony Corporation SOI SRAM device structure with increased W and full depletion
ES2731723T3 (es) * 2005-11-01 2019-11-18 Chemours Co Fc Llc Composiciones de disolventes que comprenden hidrocarburos fluorados insaturados
US7605063B2 (en) * 2006-05-10 2009-10-20 Lam Research Corporation Photoresist stripping chamber and methods of etching photoresist on substrates
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
KR100792386B1 (ko) * 2006-09-29 2008-01-09 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2008244144A (ja) * 2007-03-27 2008-10-09 Toshiba Corp 半導体装置の製造方法
JP2009177208A (ja) * 2009-05-08 2009-08-06 Hoya Corp ドライエッチング用ガスおよび半導体デバイスの加工方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4162185A (en) * 1978-03-21 1979-07-24 International Business Machines Corporation Utilizing saturated and unsaturated halocarbon gases in plasma etching to increase etch of SiO2 relative to Si
JPS57108267A (en) * 1980-12-26 1982-07-06 Showa Denko Kk Etching method
JPS6077429A (ja) * 1983-10-04 1985-05-02 Asahi Glass Co Ltd ドライエツチング方法
US4807016A (en) * 1985-07-15 1989-02-21 Texas Instruments Incorporated Dry etch of phosphosilicate glass with selectivity to undoped oxide
JP2531173B2 (ja) * 1987-04-10 1996-09-04 日本電装株式会社 半導体装置の製造方法
US4956043A (en) * 1987-05-25 1990-09-11 Hitachi, Ltd. Dry etching apparatus
JPH01297141A (ja) * 1988-05-25 1989-11-30 Canon Inc マイクロ波プラズマ処理装置
US5176790A (en) * 1991-09-25 1993-01-05 Applied Materials, Inc. Process for forming a via in an integrated circuit structure by etching through an insulation layer while inhibiting sputtering of underlying metal

Also Published As

Publication number Publication date
US5338399A (en) 1994-08-16
JPH04258117A (ja) 1992-09-14
KR100252471B1 (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
JP3038950B2 (ja) ドライエッチング方法
US6284149B1 (en) High-density plasma etching of carbon-based low-k materials in a integrated circuit
US6893969B2 (en) Use of ammonia for etching organic low-k dielectrics
KR100778260B1 (ko) 수소로 포토레지스트를 포스트 에칭 박리하기 위한 프로세스
US6841483B2 (en) Unique process chemistry for etching organic low-k materials
US6620733B2 (en) Use of hydrocarbon addition for the elimination of micromasking during etching of organic low-k dielectrics
US6168726B1 (en) Etching an oxidized organo-silane film
US5562801A (en) Method of etching an oxide layer
KR100255405B1 (ko) 드라이에칭방법
TWI495010B (zh) 用於互連圖案化之硬遮罩移除時之側壁及倒角保護
JP2002520853A (ja) 二重象眼のために特に有用な、誘電体多層構造のプラズマエッチプロセス
KR20010080467A (ko) 헥사 플루오르화 부타디엔 또는 관련 플루오르화 탄화수소를 사용하여 산화물을 에칭하고 넓은 프로세스윈도우를 명시하기 위한 프로세스
JP2002517895A (ja) 高アスペクト比の孔を形成する方法
JP3154128B2 (ja) ドライエッチング方法
JP3198538B2 (ja) ドライエッチング方法
JP3160961B2 (ja) ドライエッチング方法
JP2687787B2 (ja) ドライエッチング方法
JP2000150465A (ja) ドライエッチング方法
JPH04170026A (ja) ドライエッチング方法
JP3298205B2 (ja) ドライエッチング方法
JP3208596B2 (ja) ドライエッチング方法
JP3301157B2 (ja) ドライエッチング方法
JP3116421B2 (ja) ドライエッチング方法
JP3380947B2 (ja) 低誘電率酸化シリコン系絶縁膜のプラズマエッチング方法
JP2006100628A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080303

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090303

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110303

Year of fee payment: 11

EXPY Cancellation because of completion of term