JP2008244144A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008244144A JP2008244144A JP2007082551A JP2007082551A JP2008244144A JP 2008244144 A JP2008244144 A JP 2008244144A JP 2007082551 A JP2007082551 A JP 2007082551A JP 2007082551 A JP2007082551 A JP 2007082551A JP 2008244144 A JP2008244144 A JP 2008244144A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- hole
- aspect ratio
- insulating film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 159
- 238000000034 method Methods 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229920000642 polymer Polymers 0.000 claims description 33
- 230000008021 deposition Effects 0.000 claims description 19
- 238000000151 deposition Methods 0.000 abstract description 19
- 239000010410 layer Substances 0.000 description 35
- 239000007789 gas Substances 0.000 description 32
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 8
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 8
- 238000004626 scanning electron microscopy Methods 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 4
- 229910001882 dioxygen Inorganic materials 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- -1 argon ions Chemical class 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 238000003682 fluorination reaction Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】エッチング工程において所望の形状の孔又は溝を形成できる半導体装置の製造方法を提供する。
【解決手段】半導体基板上に形成された絶縁膜に第１の孔と前記第１の孔よりもアスペクト比が低い第２の孔とを形成させる半導体装置の製造方法であって、前記絶縁膜のエッチングを行う第１のエッチング処理と、前記絶縁膜の表面に形成される堆積層の堆積速度が前記第１のエッチング処理よりも低い条件で前記絶縁膜のエッチングを行う第２のエッチング処理と、を行うことを特徴とする半導体装置の製造方法が提供される。
【選択図】図１
【解決手段】半導体基板上に形成された絶縁膜に第１の孔と前記第１の孔よりもアスペクト比が低い第２の孔とを形成させる半導体装置の製造方法であって、前記絶縁膜のエッチングを行う第１のエッチング処理と、前記絶縁膜の表面に形成される堆積層の堆積速度が前記第１のエッチング処理よりも低い条件で前記絶縁膜のエッチングを行う第２のエッチング処理と、を行うことを特徴とする半導体装置の製造方法が提供される。
【選択図】図１
Description
本発明は、半導体装置の製造方法に関し、具体的にはエッチング工程において孔または溝を形成する半導体装置の製造方法に関する。
半導体装置の製造に際して、ウェーハなどの同一の基体にアスペクト比の高い孔または溝と、アスペクト比の低い孔または溝と、をひとつのマスクで形成する場合がある。
従来、微細孔を層間絶縁膜に加工する場合、層間絶縁膜上にエッチングマスクを形成した後、例えば、フロロカーボン系のガス、酸素ガス及びアルゴンガスなどを含むエッチングガスを用いてエッチングマスクから露出する層間絶縁膜をエッチング除去して孔を形成していた。ところが実際には、孔の一部の径が大きくなりボーイングを引き起こしたり、エッチングマスクのエッチング選択比が小さいためマスクが削れてしまったり、あるいはエッチングマスク表面のフッ素化とプラズマからのイオンエネルギーの影響でエッチングマスクがよじれたり局所的にエッチングされるため、層間絶縁膜の内壁が荒れスキャロッピング（貝殻状の荒れ）の問題が発生する。
従来、微細孔を層間絶縁膜に加工する場合、層間絶縁膜上にエッチングマスクを形成した後、例えば、フロロカーボン系のガス、酸素ガス及びアルゴンガスなどを含むエッチングガスを用いてエッチングマスクから露出する層間絶縁膜をエッチング除去して孔を形成していた。ところが実際には、孔の一部の径が大きくなりボーイングを引き起こしたり、エッチングマスクのエッチング選択比が小さいためマスクが削れてしまったり、あるいはエッチングマスク表面のフッ素化とプラズマからのイオンエネルギーの影響でエッチングマスクがよじれたり局所的にエッチングされるため、層間絶縁膜の内壁が荒れスキャロッピング（貝殻状の荒れ）の問題が発生する。
これらの対策として、エッチングガス中の酸素ガスの割合を減らし、エッチング速度を抑える方策がとられる。しかし、フロロカーボンガスが分解して生成されるポリマー層が堆積し、ポリマー層が厚くなって、エッチングが進まなくなるエッチングストップが発生する。また、マスクの膜厚が薄く、エッチング選択比が十分に確保できない場合には、エッチングの前半でポリマー層の堆積が少ない条件でエッチング処理を行い、後半でポリマー層が堆積しやすい条件に切り替えてエッチング処理を行うことにより、所望のエッチング形状が得られている（特許文献１）。
また、微細化に伴い、エッチングの前半でエッチング速度を高くしてポリマー層の堆積が少ない条件を採用すると、孔が広がってしまい孔径の制御が出来ない。そこで、前半からポリマー層が堆積しやすい条件を使いながらイオンエネルギーの高いエッチングプラズマ源でエッチングする方法もある。しかし、生産性向上の観点から、後工程のリソグラフィー工程での位置合わせなどに用いる低アスペクト比の孔を同時にエッチングする場合、孔底にポリマー層の堆積があるため、低アスペクト比の孔が十分エッチングされない場合がある。この場合には、孔の深さが不足し、位置合わせマークを光学的に読み取れないという問題が生じる。特に、後工程で表面平坦化のためにＣＭＰ（Chemical Mechanical Polishing）で削るため、深くエッチングされていないと段差がなくなり、読み取りが困難となる。
なお、半導体装置の製造方法のひとつとして、多層レジストプロセス（Ｓ−ＭＡＰ：Stacked Mask Process）が開示されている（非特許文献１）。また、フロロカーボン系のガスを用いたエッチング性能について開示されている（非特許文献２）。
特開２００２−１１０６４７号公報
東芝レビュー Ｖｏｌ．５９ Ｎｏ．８、Ｐ．２２−Ｐ．２５
J.W.Coburn and H.F.Winters: J. Vac. Sci. Technol. 16(1979)391
なお、半導体装置の製造方法のひとつとして、多層レジストプロセス（Ｓ−ＭＡＰ：Stacked Mask Process）が開示されている（非特許文献１）。また、フロロカーボン系のガスを用いたエッチング性能について開示されている（非特許文献２）。
本発明は、エッチング工程において所望の形状の孔又は溝を形成できる半導体装置の製造方法を提供する。
本発明の一態様によれば、半導体基板上に形成された絶縁膜に第１の孔と前記第１の孔よりもアスペクト比が低い第２の孔とを形成させる半導体装置の製造方法であって、前記絶縁膜のエッチングを行う第１のエッチング処理と、前記絶縁膜の表面に形成される堆積層の堆積速度が前記第１のエッチング処理よりも低い条件で前記絶縁膜のエッチングを行う第２のエッチング処理と、を行うことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、エッチング工程において所望の形状の孔又は溝状の孔を形成できる半導体装置の製造方法が提供される。
以下、図面を参照しつつ、本発明の実施の形態について説明する。
図１及び図２は、本発明の実施の形態に係る半導体装置の製造方法の模式的なプロセス断面図である。
本実施形態の半導体装置の製造方法は、ウェーハなどの同一の基体にアスペクト比の高い孔または溝と、アスペクト比の低い孔または溝と、をひとつのマスクで形成する方法を含む。この方法は、多層レジストプロセス（Ｓ−ＭＡＰ：Stacked Mask Process）（非特許文献１）を利用することができる。すなわち、図１に示すように、酸化シリコンなどからなる絶縁膜１上にエッチングマスクとして塗布型Ｃ膜からなるマスクパターン２、塗布ガラスからなるマスクパターン３が形成されている。これらマスクパターン２及び３は予めレジストマスクによりパターニングされている。この絶縁膜１には、プラズマエッチング処理により孔４が穿孔される。そして、アスペクト比の高い孔とアスペクト比の低い孔とを同一基板上に穿孔する。エッチングガスとしては、フロロカーボン系ガス、酸素及びアルゴンなどからなる混合ガスが用いられる。
図１及び図２は、本発明の実施の形態に係る半導体装置の製造方法の模式的なプロセス断面図である。
本実施形態の半導体装置の製造方法は、ウェーハなどの同一の基体にアスペクト比の高い孔または溝と、アスペクト比の低い孔または溝と、をひとつのマスクで形成する方法を含む。この方法は、多層レジストプロセス（Ｓ−ＭＡＰ：Stacked Mask Process）（非特許文献１）を利用することができる。すなわち、図１に示すように、酸化シリコンなどからなる絶縁膜１上にエッチングマスクとして塗布型Ｃ膜からなるマスクパターン２、塗布ガラスからなるマスクパターン３が形成されている。これらマスクパターン２及び３は予めレジストマスクによりパターニングされている。この絶縁膜１には、プラズマエッチング処理により孔４が穿孔される。そして、アスペクト比の高い孔とアスペクト比の低い孔とを同一基板上に穿孔する。エッチングガスとしては、フロロカーボン系ガス、酸素及びアルゴンなどからなる混合ガスが用いられる。
絶縁膜１の表面、すなわち、孔４の内面及びマスクパターン２と３の表面には、フロロカーボンガスが分解してできたフッ素欠損の不飽和性ＣＦｘが重合し、ポリマー層５となって堆積する。そして、ポリマー層５は、アルゴンイオンのエネルギーを得て絶縁膜１の酸化シリコンと反応し、ＳｉＦ４やＣＯとなって揮発することによりエッチングが進行する。エッチングが進行すると、フロロカーボンガスのプラズマはフッ素不足となり、一層重合が進み、エッチングよりも重合が優勢となる。このような環境で、ポリマー層５が堆積し易い条件が得られる。なお、このポリマー層５はＣＦｘのみでなく、ＳｉＦ４、Ｓｉ、Ｃなどからなる混合物であると考えられる。
フロロカーボン系のガスはＦ／Ｃ比が高い方がエッチング性能に優れ、例えばＣ４Ｆ６よりもＣ４Ｆ８の方がエッチング性能は高いこと、また、酸素ガス流量が高い方がエッチング性能が高いことが知られている（非特許文献２）。さらに、Ｆ／Ｃ比の減少または水素ガス添加によってもエッチング性能は低下する。
また、原子状酸素や原子状フッ素はＣＦｘと反応し、ポリマー層５の量を制御する。
フロロカーボン系のガスはＦ／Ｃ比が高い方がエッチング性能に優れ、例えばＣ４Ｆ６よりもＣ４Ｆ８の方がエッチング性能は高いこと、また、酸素ガス流量が高い方がエッチング性能が高いことが知られている（非特許文献２）。さらに、Ｆ／Ｃ比の減少または水素ガス添加によってもエッチング性能は低下する。
また、原子状酸素や原子状フッ素はＣＦｘと反応し、ポリマー層５の量を制御する。
図１（ａ）は、第１のエッチング処理により、アスペクト比の高い孔を穿孔するときのプロセス断面を模式的に示す。エッチングガスとしてＣ４Ｆ６、酸素（Ｏ２）およびアルゴン（Ａｒ）を含む混合ガスを用いる。Ｃ４Ｆ６は、フロロカーボン系のガスの中ではエッチング速度が遅い。また、アルゴンは、ＣｘＦｙの分解を促進させない作用も有する。従って、この第１のエッチング処理では、エッチングを促進する酸素ガスの流量を小さくすることにより、ポリマー層５が堆積しやすい条件で、エッチング処理を行う。第１のエッチング処理では、高アスペクト比の微細孔が所定の孔径に達する前にエッチングを終了する。なお、この条件で長時間エッチングを行うとポリマー層５の堆積が進行してポリマー層５が厚くなりすぎ、エッチングストップが発生する場合がある。
一方、図１（ｂ）は、第１のエッチング処理により、アスペクト比の低い孔を穿孔するときのプロセス断面を模式的に示す。広い孔では、ポリマー層５の形成が過剰となり、マスクパターン２及び３の表面や孔４の内壁に厚く堆積する。高アスペクト比の微細孔の約０．１倍以下の低アスペクト比の孔を、高アスペクト比の微細孔のエッチング速度の８０％以下のエッチング速度で所定の深さまで加工する。アスペクト比が高い場合と比較して、ポリマー層が堆積しやすく、エッチングストップが発生しやすいので、第１のエッチング処理の処理時間は、高アスペクト比の微細孔が所定の孔径に達する前で、低アスペクト比の孔のエッチングストップが発生する前となるよう設定する必要がある。
なお、微細化に対応した多層レジストプロセスでは、レジストパターンを塗布ガラスおよび塗布型Ｃ膜により絶縁膜１に転写する。そのため、絶縁膜１に対しマスク材は高いエッチング選択比を持つ必要がある。第１のエッチング処理では、エッチング選択比が３以上のマスク材を用いる。
図２（ａ）は、第２のエッチング処理により、アスペクト比の高い孔を穿孔し、所定の孔径に達するに至ったプロセス断面を模式的に示す。エッチングガスとしてＣ４Ｆ８及びＯ２を含む混合ガスを用いている。Ｃ４Ｆ８はＦ／Ｃ比が高く、ポリマー層５と絶縁膜１の酸化シリコンとの反応性に富むことから、過剰なポリマー層５の堆積を避けることが出来る。また、アルゴンがないので、ＣｘＦｙのような形で存在するものは少なく、分解が進んだＣＦやＣＦ２のような付着確率の小さいものが多くなる。そのため、堆積物は少なくなる。なお、アルゴンがなくても、プラズマ中に存在するその他のイオンのアシストを受けて、エッチングは進行すると考えられる。なお、エッチング速度は向上するが、ポリマー層５の形成が抑制され過ぎると、長時間エッチングの後、マスクパターン自体がエッチングされ選択比がとれなくなることや、絶縁膜１のエッチングの際に孔径の拡大や孔内壁のスキャロッピングが生じる場合がある。しかし、所定の条件により絶縁膜１を貫通させることができる。
図２（ｂ）は、第２のエッチング処理により、アスペクト比の低い孔を穿孔するときのプロセス断面を模式的に示す。アスペクト比の高い孔の穿孔と比較してエッチング速度は低いが、過剰なポリマー層５の堆積によるエッチングストップは発生せず、高アスペクト比の微細孔が所定の孔径に達することと低アスペクト比の孔の所定の深さへの加工を両立させることができる。
すなわち、高速エッチング（堆積は少ない）を行ってから、低速エッチング（堆積が多い）を実行することが通例である。しかし、高アスペクトの孔を加工するのに用いるＣ４Ｆ６などの場合、低速エッチング（堆積が多い）を開始したとたんに堆積が始まってエッチングが進行しないということが起こる。また、微細化が進み、高アスペクトのエッチングでは、最初に堆積が少ないエッチングを実行すると、孔の横方向へのエッチングを十分に制御できず、孔の大きさを制御できないという問題が生ずる。
これに対して、本実施形態においては、はじめにアスペクト比の高い孔の形状を整えて小さめの孔寸法となるようにエッチングを進めるとともに、アスペクト比の低い孔もある程度エッチングを進める。そして次に、低速エッチングで高アスペクト比の孔の形を整えるとともに広い孔では堆積物ごとエッチングを進めて所望の形状と深さに同時に加工することが可能となる。
すなわち、高速エッチング（堆積は少ない）を行ってから、低速エッチング（堆積が多い）を実行することが通例である。しかし、高アスペクトの孔を加工するのに用いるＣ４Ｆ６などの場合、低速エッチング（堆積が多い）を開始したとたんに堆積が始まってエッチングが進行しないということが起こる。また、微細化が進み、高アスペクトのエッチングでは、最初に堆積が少ないエッチングを実行すると、孔の横方向へのエッチングを十分に制御できず、孔の大きさを制御できないという問題が生ずる。
これに対して、本実施形態においては、はじめにアスペクト比の高い孔の形状を整えて小さめの孔寸法となるようにエッチングを進めるとともに、アスペクト比の低い孔もある程度エッチングを進める。そして次に、低速エッチングで高アスペクト比の孔の形を整えるとともに広い孔では堆積物ごとエッチングを進めて所望の形状と深さに同時に加工することが可能となる。
図３は、エッチング装置の模式図である。
搬送室１０よりゲート弁１１を通じて搬送された半導体基板１２を、ゲート弁１３を介して真空ポンプ１４に連結された処理室１５内に設けられた下部電極１６に載置して、１００ＭＨｚの高周波電源１７及び３．２ＭＨｚの高周波電源１８により高周波を印加する。処理に必要なガスは図示しないガス供給装置１９からガス流量制御装置２０を通してガス供給室２１に供給され、通孔２２を通して処理室１５に供給される。
搬送室１０よりゲート弁１１を通じて搬送された半導体基板１２を、ゲート弁１３を介して真空ポンプ１４に連結された処理室１５内に設けられた下部電極１６に載置して、１００ＭＨｚの高周波電源１７及び３．２ＭＨｚの高周波電源１８により高周波を印加する。処理に必要なガスは図示しないガス供給装置１９からガス流量制御装置２０を通してガス供給室２１に供給され、通孔２２を通して処理室１５に供給される。
上記装置を用いて行ったエッチングの詳細について、比較例と対比させて述べる。
同一基板上で、短径が８０ナノメートル、長径が４００ナノメートルで、深さが４２０ナノメートルの高アスペクト比の孔の加工と、幅２ミクロン、長さ２６ミクロンの溝状の位置合わせマークの孔加工を、同時に行った。
第１のエッチング処理の典型的なエッチング条件として、例えば圧力を２０ｍＴｏｒｒ、１００ＭＨｚの高周波電力を５００Ｗ、３．２ＭＨｚの高周波電力を４００Ｗ、Ｃ４Ｆ６の流量を３５ｓｃｃｍ、Ａｒの流量を４００ｓｃｃｍ、Ｏ２の流量を２８ｓｃｃｍ、エッチング時間を７１秒とし、また、第２のエッチング処理の典型的な条件として、例えば圧力を２０ｍＴｏｒｒ、１００ＭＨｚの高周波電力を１５００Ｗ、３．２ＭＨｚの高周波電力を２５００Ｗ、Ｃ４Ｆ８の流量を６０ｓｃｃｍ、ＣＨ２Ｆ２の流量を１２ｓｃｃｍ、ＣＯの流量を６００ｓｃｃｍ、Ｏ２の流量を１８ｓｃｃｍ、エッチング時間を３６秒とした。
同一基板上で、短径が８０ナノメートル、長径が４００ナノメートルで、深さが４２０ナノメートルの高アスペクト比の孔の加工と、幅２ミクロン、長さ２６ミクロンの溝状の位置合わせマークの孔加工を、同時に行った。
第１のエッチング処理の典型的なエッチング条件として、例えば圧力を２０ｍＴｏｒｒ、１００ＭＨｚの高周波電力を５００Ｗ、３．２ＭＨｚの高周波電力を４００Ｗ、Ｃ４Ｆ６の流量を３５ｓｃｃｍ、Ａｒの流量を４００ｓｃｃｍ、Ｏ２の流量を２８ｓｃｃｍ、エッチング時間を７１秒とし、また、第２のエッチング処理の典型的な条件として、例えば圧力を２０ｍＴｏｒｒ、１００ＭＨｚの高周波電力を１５００Ｗ、３．２ＭＨｚの高周波電力を２５００Ｗ、Ｃ４Ｆ８の流量を６０ｓｃｃｍ、ＣＨ２Ｆ２の流量を１２ｓｃｃｍ、ＣＯの流量を６００ｓｃｃｍ、Ｏ２の流量を１８ｓｃｃｍ、エッチング時間を３６秒とした。
図４は、Ｃ４Ｆ６を主にした第１のエッチング処理とＣ４Ｆ８を主にした第２のエッチング処理における、高アスペクト比と低アスペクト比の孔それぞれのエッチング速度を示す表である。
第１のエッチング処理では、高アスペクト比と低アスペクト比の孔のエッチング速度は、それぞれ２１４ナノメートル毎分と１６３ナノメートル毎分であった。また、第２のエッチング処理では、それぞれ３２０ナノメートル毎分と２５０ナノメートル毎分であった。Ｃ４Ｆ８を主にしたエッチングではエッチング速度が速くなっていることが分かる。
第１のエッチング処理では、高アスペクト比と低アスペクト比の孔のエッチング速度は、それぞれ２１４ナノメートル毎分と１６３ナノメートル毎分であった。また、第２のエッチング処理では、それぞれ３２０ナノメートル毎分と２５０ナノメートル毎分であった。Ｃ４Ｆ８を主にしたエッチングではエッチング速度が速くなっていることが分かる。
第１のエッチング処理では、高アスペクト比の孔は設定通り２５３ナノメートルの深さまでエッチングされ、低アスペクト比の溝は１９２ナノメートルの深さまでエッチングされた。
高アスペクト比の孔については、ＳＥＭ（Scanning Electron Microscopy：走査型電子顕微鏡）による孔の平面観察及び断面観察のどちらにおいても、孔径の広がりやエッチングストップは生じていない。
また、低アスペクト比の孔についても、この段階では過剰なポリマー層５の堆積によるエッチングストップは生じていない。光学顕微鏡による観察では、位置合わせマークの形成を認めることができるが、加工深さが不十分で光学的な読み取りは行えない段階である。位置合わせマークの溝を横断する方向の断面のＳＥＭ観察では、溝の形成を確認することができる。
高アスペクト比の孔については、ＳＥＭ（Scanning Electron Microscopy：走査型電子顕微鏡）による孔の平面観察及び断面観察のどちらにおいても、孔径の広がりやエッチングストップは生じていない。
また、低アスペクト比の孔についても、この段階では過剰なポリマー層５の堆積によるエッチングストップは生じていない。光学顕微鏡による観察では、位置合わせマークの形成を認めることができるが、加工深さが不十分で光学的な読み取りは行えない段階である。位置合わせマークの溝を横断する方向の断面のＳＥＭ観察では、溝の形成を確認することができる。
次に、第２のエッチング処理での詳細について述べる。
第２のエッチング処理の開始の時点では、前述の通り、低アスペクト比の位置合わせマークの溝の深さは１９２ナノメートルで、光学的に読み取りを行うには不十分である。しかし、Ｃ４Ｆ８を主にしたガスによるプラズマエッチングを継続し、３６秒のエッチング処理を行うと、３４０ナノメートル程度の深さまで加工され、光学的に読み取り可能となる。断面のＳＥＭ観察でも所定の深さの加工が行われていることを確認できる。高アスペクト比の孔については、３６秒程度のエッチングで、マスクパターン２のＣ膜の曲がりは発生せず、絶縁膜１が孔加工されていることが、ＳＥＭの平面観察及び断面観察より確認できる。
ここで、さらにエッチングを７０秒程度継続すると、高アスペクト比の孔では、スキャロッピングを起こす前段階のマスクパターン２のＣ膜の曲がりが発生し始めたが、孔形状に乱れはなく、スキャロッピングが生じることは無かった。
第２のエッチング処理の開始の時点では、前述の通り、低アスペクト比の位置合わせマークの溝の深さは１９２ナノメートルで、光学的に読み取りを行うには不十分である。しかし、Ｃ４Ｆ８を主にしたガスによるプラズマエッチングを継続し、３６秒のエッチング処理を行うと、３４０ナノメートル程度の深さまで加工され、光学的に読み取り可能となる。断面のＳＥＭ観察でも所定の深さの加工が行われていることを確認できる。高アスペクト比の孔については、３６秒程度のエッチングで、マスクパターン２のＣ膜の曲がりは発生せず、絶縁膜１が孔加工されていることが、ＳＥＭの平面観察及び断面観察より確認できる。
ここで、さらにエッチングを７０秒程度継続すると、高アスペクト比の孔では、スキャロッピングを起こす前段階のマスクパターン２のＣ膜の曲がりが発生し始めたが、孔形状に乱れはなく、スキャロッピングが生じることは無かった。
エッチングガスのＦ／Ｃ比を高めたことで、エッチング速度は向上したが、Ｏ２の流量自体は減っている。Ｏ２流量の減少は、エッチング速度の低下を引き起こす作用を持つが、他の混合ガス成分によってその作用は相殺されていると考えられる。
例えば、ＣＨ２Ｆ２は、プラズマ中で分解してＨＦを生成するが、ＨＦは酸化シリコンとの反応性が高いので、エッチング速度の向上に寄与していると考えられる。
例えば、ＣＨ２Ｆ２は、プラズマ中で分解してＨＦを生成するが、ＨＦは酸化シリコンとの反応性が高いので、エッチング速度の向上に寄与していると考えられる。
比較例として、図５に、高アスペクト比の孔を第１のエッチング処理の条件で長時間エッチング処理した時のＳＥＭ写真を示す。
ポリマー層５が堆積しやすい条件であるため、一部の孔にエッチングストップが生じている。図５（ａ）に示す断面観察では、マスクパターン２のＣ膜と絶縁膜１の境界が明瞭に確認できるが、右端の孔では、絶縁膜１のエッチング開始後にエッチング加工が途中で停止している。一方、図５（ｂ）に示す平面観察では、この段階では孔形状は良好である。このことは、ポリマー層５が堆積しやすいエッチング条件だけでは、エッチング速度が遅く孔形状の乱れは少ないが、穿孔は困難であることを示す。低アスペクト比の孔については、高アスペクト比の孔よりもエッチング速度が遅く、ポリマー層５の堆積が顕著なため、さらに、エッチングストップが生じやすい。
ポリマー層５が堆積しやすい条件であるため、一部の孔にエッチングストップが生じている。図５（ａ）に示す断面観察では、マスクパターン２のＣ膜と絶縁膜１の境界が明瞭に確認できるが、右端の孔では、絶縁膜１のエッチング開始後にエッチング加工が途中で停止している。一方、図５（ｂ）に示す平面観察では、この段階では孔形状は良好である。このことは、ポリマー層５が堆積しやすいエッチング条件だけでは、エッチング速度が遅く孔形状の乱れは少ないが、穿孔は困難であることを示す。低アスペクト比の孔については、高アスペクト比の孔よりもエッチング速度が遅く、ポリマー層５の堆積が顕著なため、さらに、エッチングストップが生じやすい。
また、比較例として、 図６に、高アスペクト比の孔を第２のエッチング処理の条件だけで７０秒エッチング処理した時のＳＥＭ写真を示す。
図６（ａ）に示す断面観察では、厚さが４２０ナノメートルの絶縁膜１は孔加工されているが、マスクパターン２のＣ膜には曲がりや流動が表れている。図６（ｂ）に示す平面観察では、孔形状に乱れが生じている。ただし、孔が貫通する加工には至らない５２秒のエッチング処理では、３１５ナノメートルの深さの孔が加工された状態で、Ｃ膜の曲がりや流動は生じていない。また、この例は、短径５６ナノメートル、長径２００ナノメートル、深さ４２０ナノメートルの孔についての結果である。なお、第１のエッチング処理終了後に第２のエッチング処理による処理を７０秒行った場合には、孔径の乱れが発生するには至らなかったが、これは、第１のエッチング処理においてポリマー層５の堆積が進行していたことが影響していると考えられる。
図６（ａ）に示す断面観察では、厚さが４２０ナノメートルの絶縁膜１は孔加工されているが、マスクパターン２のＣ膜には曲がりや流動が表れている。図６（ｂ）に示す平面観察では、孔形状に乱れが生じている。ただし、孔が貫通する加工には至らない５２秒のエッチング処理では、３１５ナノメートルの深さの孔が加工された状態で、Ｃ膜の曲がりや流動は生じていない。また、この例は、短径５６ナノメートル、長径２００ナノメートル、深さ４２０ナノメートルの孔についての結果である。なお、第１のエッチング処理終了後に第２のエッチング処理による処理を７０秒行った場合には、孔径の乱れが発生するには至らなかったが、これは、第１のエッチング処理においてポリマー層５の堆積が進行していたことが影響していると考えられる。
さらに、比較例として、第１のエッチング処理と第２のエッチング処理を行う順番を逆にした場合について述べる。
図７は、順番を逆にした両エッチング処理におけるエッチング時間の組み合わせ例を示す表である。
前半で行うＣ４Ｆ８系ガスによるエッチング時間を５１秒、４７秒、３６秒とし、後半で行うＣ４Ｆ６系ガスによるエッチング時間をそれぞれ５５秒、５９秒、７１秒とした。
図８は、３００径のウェーハの中心、中間部及び端部について、高アスペクト比の孔の加工を行った時の、短径の結果を示す。
Ｃ４Ｆ８系ガスによる前半のエッチング時間は、５２秒までは孔径の乱れが生じないことが確認されているので、孔径の乱れが生じないように５１秒を上限とした。
しかし、目標とする短径は、８０ナノメートルであるが、両エッチング処理を終了した段階で、ほとんどの条件で横方向の孔径の広がりが顕著で、エッチング時間を変化させただけでは孔径の制御は不可能であった。
図７は、順番を逆にした両エッチング処理におけるエッチング時間の組み合わせ例を示す表である。
前半で行うＣ４Ｆ８系ガスによるエッチング時間を５１秒、４７秒、３６秒とし、後半で行うＣ４Ｆ６系ガスによるエッチング時間をそれぞれ５５秒、５９秒、７１秒とした。
図８は、３００径のウェーハの中心、中間部及び端部について、高アスペクト比の孔の加工を行った時の、短径の結果を示す。
Ｃ４Ｆ８系ガスによる前半のエッチング時間は、５２秒までは孔径の乱れが生じないことが確認されているので、孔径の乱れが生じないように５１秒を上限とした。
しかし、目標とする短径は、８０ナノメートルであるが、両エッチング処理を終了した段階で、ほとんどの条件で横方向の孔径の広がりが顕著で、エッチング時間を変化させただけでは孔径の制御は不可能であった。
以上、具体例を参照しつつ本発明の形態について説明した。しかし、本発明は、前述した具体例に限られることはない。発明の趣旨を逸脱しない範囲で、その具体例を適宜変更することが可能である。例えば、エッチングガスの組み合わせは、ポリマー層５の堆積やエッチング速度の制御の観点から変更可能である。水素ガス添加により、ポリマー層５の堆積を抑えたり、プラズマによるガス分解で、ＨＦ、Ｆ、Ｏなどの化学種が多く発生するガスを添加することで、エッチング速度を速くすることができる。
さらに、本実施形態は、より微細な加工にも適用可能である。例えば、短径が高アスペクト比のビット線と幅がより低アスペクト比のソース線の加工を行った。それぞれの孔のＳＥＭによる観察で、所定の加工がなされていることを確認できた。
素子の微細化が進み、絶縁層に加工すべき孔の大きさは小さくなるが、本実施の形態では、微細化に対応した多層マスク（例：レジスト膜（上層膜）／ＳＯＧ（Spin-On-Glass）膜／レジスト膜（下層膜）を用いるエッチングプロセス（所謂Ｓ−ＭＡＰ（Stacked-Mask Process)）を採用することが可能である。その場合、プラズマエッチングの前半では、Ｃ４Ｆ６系ガスを用いてマスクパターン２及び３の表面や孔の内壁をポリマー層５の形成により保護しながらエッチング処理を行い、後半でＣ４Ｆ８系ガスを用いてポリマー層５の堆積を抑制しながらエッチング処理を行うことにより、微細パターンを転写して、微細な高アスペクト比の孔と低アスペクト比の孔に同時に所定の加工を行うことが可能となる。
１：絶縁膜 ２、３：マスクパターン ４：孔 ５：ポリマー層
Claims (5)
- 半導体基板上に形成された絶縁膜に第１の孔と前記第１の孔よりもアスペクト比が低い第２の孔とを形成させる半導体装置の製造方法であって、
前記絶縁膜のエッチングを行う第１のエッチング処理と、前記絶縁膜の表面に形成される堆積層の堆積速度が前記第１のエッチング処理よりも低い条件で前記絶縁膜のエッチングを行う第２のエッチング処理と、を行うことを特徴とする半導体装置の製造方法。 - 前記第１の孔が所定の孔径に達する前に前記第１のエッチング処理は終了し、前記第２のエッチング処理において、前記第１の孔は所定の孔径に達することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記第１のエッチング処理において、前記第１の孔のアスペクト比の０．１倍以下のアスペクト比の孔を、前記第１の孔のエッチング速度の８０％以下のエッチング速度でエッチング加工することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記第２のエッチング処理において、前記第２の孔が前記絶縁膜を貫通することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記堆積層は、ポリマーの層であることを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007082551A JP2008244144A (ja) | 2007-03-27 | 2007-03-27 | 半導体装置の製造方法 |
| US12/053,122 US20080293251A1 (en) | 2007-03-27 | 2008-03-21 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007082551A JP2008244144A (ja) | 2007-03-27 | 2007-03-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008244144A true JP2008244144A (ja) | 2008-10-09 |
Family
ID=39915117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007082551A Pending JP2008244144A (ja) | 2007-03-27 | 2007-03-27 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080293251A1 (ja) |
| JP (1) | JP2008244144A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013018776A1 (ja) * | 2011-08-02 | 2013-02-07 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| JP2017503350A (ja) * | 2013-12-30 | 2017-01-26 | ザ ケマーズ カンパニー エフシー リミテッド ライアビリティ カンパニー | チャンバクリーニング及び半導体エッチング用ガス |
| JP2019036612A (ja) * | 2017-08-14 | 2019-03-07 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10903109B2 (en) | 2017-12-29 | 2021-01-26 | Micron Technology, Inc. | Methods of forming high aspect ratio openings and methods of forming high aspect ratio features |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04152521A (ja) * | 1990-10-16 | 1992-05-26 | Oki Electric Ind Co Ltd | コンタクトエッチング方法 |
| JPH06252107A (ja) * | 1993-02-25 | 1994-09-09 | Sony Corp | ドライエッチング方法 |
| WO2003043072A1 (fr) * | 2001-11-14 | 2003-05-22 | Tokyo Electron Limited | Procede de gravure et appareil de gravure par plasma |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3038950B2 (ja) * | 1991-02-12 | 2000-05-08 | ソニー株式会社 | ドライエッチング方法 |
| US5942446A (en) * | 1997-09-12 | 1999-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer |
| TW394989B (en) * | 1997-10-29 | 2000-06-21 | Matsushita Electronics Corp | Semiconductor device manufacturing and reaction room environment control method for dry etching device |
| US7192531B1 (en) * | 2003-06-24 | 2007-03-20 | Lam Research Corporation | In-situ plug fill |
| US6995095B2 (en) * | 2003-10-10 | 2006-02-07 | Macronix International Co., Ltd. | Methods of simultaneously fabricating isolation structures having varying dimensions |
| JP4922718B2 (ja) * | 2006-10-04 | 2012-04-25 | 株式会社日立ハイテクノロジーズ | 絶縁膜ドライエッチング方法 |
-
2007
- 2007-03-27 JP JP2007082551A patent/JP2008244144A/ja active Pending
-
2008
- 2008-03-21 US US12/053,122 patent/US20080293251A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04152521A (ja) * | 1990-10-16 | 1992-05-26 | Oki Electric Ind Co Ltd | コンタクトエッチング方法 |
| JPH06252107A (ja) * | 1993-02-25 | 1994-09-09 | Sony Corp | ドライエッチング方法 |
| WO2003043072A1 (fr) * | 2001-11-14 | 2003-05-22 | Tokyo Electron Limited | Procede de gravure et appareil de gravure par plasma |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013018776A1 (ja) * | 2011-08-02 | 2013-02-07 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| JP2013033856A (ja) * | 2011-08-02 | 2013-02-14 | Tokyo Electron Ltd | プラズマエッチング方法 |
| KR20140051282A (ko) * | 2011-08-02 | 2014-04-30 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 방법 |
| US9034198B2 (en) | 2011-08-02 | 2015-05-19 | Tokyo Electron Limited | Plasma etching method |
| KR101895437B1 (ko) * | 2011-08-02 | 2018-09-05 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 방법 |
| JP2017503350A (ja) * | 2013-12-30 | 2017-01-26 | ザ ケマーズ カンパニー エフシー リミテッド ライアビリティ カンパニー | チャンバクリーニング及び半導体エッチング用ガス |
| US10109496B2 (en) | 2013-12-30 | 2018-10-23 | The Chemours Company Fc, Llc | Chamber cleaning and semiconductor etching gases |
| JP2019036612A (ja) * | 2017-08-14 | 2019-03-07 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080293251A1 (en) | 2008-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100768363B1 (ko) | 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치 | |
| CN108231578B (zh) | 使表面光滑的方法 | |
| CN102044410B (zh) | 减少微负载的等离子体蚀刻方法 | |
| TWI360196B (en) | Method for fabricating semiconductor device having | |
| TWI416609B (zh) | 電漿處理系統之用於將遮罩底切及凹口減至最少的方法 | |
| US9054045B2 (en) | Method for isotropic etching | |
| KR20020010605A (ko) | 깊은 개구부 형성을 위한 플라즈마처리 반응실에서의실리콘층 에칭공정 | |
| KR102408866B1 (ko) | 기판을 패턴화하기 위한 구조체들을 형성하기 위한 방법, 기판을 패턴화하는 방법, 및 마스크를 형성하는 방법 | |
| CN108206131B (zh) | 半导体结构以及半导体结构的形成方法 | |
| TW201604953A (zh) | 半導體裝置的製造方法、用以在半導體薄膜堆疊中形成無瓦解之複數高深寬比溝槽的方法及所形成之半導體裝置 | |
| JP2008244144A (ja) | 半導体装置の製造方法 | |
| EP2887386B1 (en) | Method of etching | |
| CN111213224B (zh) | 蚀刻方法及半导体的制造方法 | |
| JP5248063B2 (ja) | 半導体素子加工方法 | |
| JP2006024730A (ja) | 半導体装置の製造方法 | |
| CN103531464B (zh) | 氮化硅高深宽比孔的刻蚀方法 | |
| TW200824002A (en) | Method for fabricating semiconductor device | |
| US7001838B2 (en) | Method of wet etching an inorganic antireflection layer | |
| RU2300158C1 (ru) | Способ формирования субмикронной и нанометровой структуры | |
| KR20200113000A (ko) | 측벽 에칭을 달성하기 위한 방법 | |
| JP2010098101A (ja) | 半導体装置の製造方法 | |
| JPH05283374A (ja) | ドライエッチング方法 | |
| KR100769142B1 (ko) | 반도체 소자 형성방법 | |
| KR20130063089A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| TWI778226B (zh) | 達成側壁蝕刻的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090925 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111017 |