JP2019036612A - プラズマ処理方法及びプラズマ処理装置 - Google Patents

プラズマ処理方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP2019036612A
JP2019036612A JP2017156313A JP2017156313A JP2019036612A JP 2019036612 A JP2019036612 A JP 2019036612A JP 2017156313 A JP2017156313 A JP 2017156313A JP 2017156313 A JP2017156313 A JP 2017156313A JP 2019036612 A JP2019036612 A JP 2019036612A
Authority
JP
Japan
Prior art keywords
gas
flow rate
processing
selection ratio
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017156313A
Other languages
English (en)
Other versions
JP6945385B2 (ja
Inventor
隆紀 江藤
Takanori Eto
隆紀 江藤
真之 澤田石
Masayuki Sawadaishi
真之 澤田石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017156313A priority Critical patent/JP6945385B2/ja
Priority to US16/100,446 priority patent/US20190051500A1/en
Priority to KR1020180093745A priority patent/KR20190018393A/ko
Priority to CN201810921324.7A priority patent/CN109390229B/zh
Publication of JP2019036612A publication Critical patent/JP2019036612A/ja
Application granted granted Critical
Publication of JP6945385B2 publication Critical patent/JP6945385B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3346—Selectivity

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】金属層選択比及びマスク選択比の両立を実現すること。
【解決手段】プラズマ処理装置は、酸化層と、当該酸化層の上面よりも積層方向の下方に配置された導電層と、前記酸化層の上面に配置されたマスク層とを少なくとも有する多層膜が配置された処理容器内に対して、フルオロカーボン系ガスまたはハイドロフルオロカーボン系ガスと、酸素と、窒素と、ＣＯとを少なくとも含む処理ガスを供給し、処理ガスが供給された処理容器内にプラズマを発生させて多層膜をエッチングする。
【選択図】図６

Description

本発明の種々の側面及び実施形態は、プラズマ処理方法及びプラズマ処理装置に関するものである。
従来から、酸化層と、酸化層の下方に配置された金属層などの導電層と、酸化層の上面に配置されたマスク層とを有する多層膜をエッチングするプラズマ処理方法が知られている（例えば、特許文献１参照。）。このような多層膜は、次世代デバイスに向けて、積層が増加している。例えば、三次元構造の多層膜を有するＮＡＮＤ型フラッシュメモリは、積層が増加している。これに伴い、エッチングするホールのアスペクト比も高くなっている。
特開２０１４−９００２２号公報
アスペクト比の高いホールや溝のプラズマエッチングでは、エッチングが進むに従いデプスローディング(Depth Loading)、つまり、ホールや溝の底部にてエッチングが進まない現象が生じ、エッチング時間の大幅な増加が予測される。このため、プラズマエッチングでは、導電層選択比及びマスク選択比の両立が求められている。
しかしながら、金属選択比を向上させるには、プラズマによってエッチングガスであるフロロカーボン系ガスを高解離させることによって、ホール底部へ十分なポリマーを供給し保護膜を形成することが望ましいが、同時にフロロカーボン系ガスからマスクのエッチャントとなるフッ素ラジカルへの解離も促進させるため、導電層選択比とマスク選択比はトレードオフの関係にあると言える。
開示するプラズマ処理方法は、酸化層と、当該酸化層の上面よりも積層方向の下方に配置された導電層と、酸化層の上面に配置されたマスク層とを少なくとも有する多層膜が配置された処理容器内に対して、フルオロカーボン系ガスまたはハイドロフルオロカーボン系ガスと、酸素と、窒素と、ＣＯとを少なくとも含む処理ガスを供給し、処理ガスが供給された処理容器内にプラズマを発生させて多層膜をエッチングする。
開示するプラズマ処理方法の１つの態様によれば、導電層選択比及びマスク選択比の両立を実現できるという効果を奏する。
図１は、一実施形態に係るプラズマ処理装置を示す図である。 図２は、ＮＡＮＤ型フラッシュメモリの概略図である。 図３は、メタルコンタクトが形成される箇所の概略断面図である。 図４は、多層膜の一例を示す図である。 図５は、ホール形状を模式的に示す図である。 図６は、ＡＣＬ選択比とタングステン選択比の測定結果の一例を示す表である。 図７は、ＡＣＬ選択比の変化の一例を示す図である。 図８は、タングステン選択比の変化の一例を示す図である。 図９は、ホール形状を模式的に示す図である。 図１０は、タングステン選択比及びＡＣＬ選択比の変化の一例を示す図である。
以下、図面を参照して本願の開示するプラズマ処理方法及びプラズマ処理装置の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を付すこととする。また、本実施形態により開示する発明が限定されるものではない。各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係るプラズマ処理装置を示す図である。図１に示すプラズマ処理装置１０は、容量結合型平行平板プラズマエッチング装置であり、略円筒状の処理容器１２を備えている。処理容器１２は、例えば、その表面は陽極酸化処理されたアルミニウムから構成されている。この処理容器１２は保安接地されている。
処理容器１２の底部上には、絶縁材料から構成された円筒上の支持部１４が配置されている。この支持部１４は、例えばアルミニウムといった金属から構成された基台１６を支持している。この基台１６は、処理容器１２内に設けられており、一実施形態においては、下部電極を構成している。
基台１６の上面には、静電チャック１８が設けられている。静電チャック１８は基台１６と共に一実施形態の載置台を構成している。静電チャック１８は、導電膜である電極２０を一対の絶縁層又は絶縁シート間に配置した構造を有している。電極２０には、直流電源２２が電気的に接続されている。この静電チャック１８は、直流電源２２からの直流電圧により生じたクーロン力等の静電力により被処理体（ワークピース）Ｘを吸着保持することができる。
基台１６の上面であって、静電チャック１８の周囲には、フォーカスリングＦＲが配置されている。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられている。フォーカスリングＦＲは、被エッチング層の材料によって適宜選択される材料から構成されており、例えば、シリコン又は石英から構成され得る。
基台１６の内部には、冷媒室２４が設けられている。冷媒室２４には、外部に設けられたチラーユニットから配管２６ａ，２６ｂを介して所定温度の冷媒、例えば冷却水が循環供給される。このように循環される冷媒の温度を制御することにより、静電チャック１８上に載置された被処理体Ｘの温度が制御される。
また、プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャック１８の上面と被処理体Ｘの裏面との間に供給する。
また、処理容器１２内には、上部電極３０が設けられている。この上部電極３０は、基台１６の上方において、当該基台１６と対向配置されており、基台１６と上部電極３０とは、互いに略平行に設けられている。これら上部電極３０と、下部電極として機能する基台１６との間が、被処理体Ｘにプラズマエッチングを行うための処理空間Ｓとして機能する。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。上部電極３０は、電極板３４及び電極支持体３６を含み得る。電極板３４は、処理空間Ｓに面しており、複数のガス吐出孔３４ａが形成されている。この電極板３４は、ジュール熱の少ない低抵抗の導電体又は半導体から構成され得る。
電極支持体３６は、電極板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。この電極支持体３６は、水冷構造を有し得る。電極支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、電極支持体３６にはガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ４２ａ〜４２ｅ及びマスフローコントローラ（ＭＦＣ）４４ａ〜４４ｅを介して、ガス源４０ａ〜４０ｅが接続されている。なお、ＭＦＣの代わりにＦＣＳが設けられていてもよい。ガス源４０ａは、フルオロカーボン系ガスまたはハイドロフルオロカーボン系ガスを含む処理ガスのガス源である。フルオロカーボン系ガスとしては、例えば、Ｃ４Ｆ６、Ｃ３Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ６Ｆ６のようなＣｘＦｙ系のガスが挙げられる。ハイドロフルオロカーボンン系ガスとしては、例えば、ＣＨ２Ｆ２、ＣＨＦ３、ＣＨ３ＦガスのようなＣＨｘＦｙ系のガスが挙げられる。ガス源４０ｂは、例えば、Ａｒガスのような希ガスを含む処理ガスのガス源である。ガス源４０ｃは、例えば、酸素を含む処理ガスのガス源である。ガス源４０ｄは、例えば、窒素を含む処理ガスのガス源である。ガス源４０ｅは、例えば、一酸化炭素（ＣＯ）を含む処理ガスのガス源である。これらのガス源４０ａ〜４０ｅからの処理ガスは、ガス供給管３８からガス拡散室３６ａに至り、ガス通流孔３６ｂ及びガス吐出孔３４ａを介して処理空間Ｓに吐出される。ガス源４０ａ〜４０ｅ、バルブ４２ａ〜４２ｅ、ＭＦＣ４４ａ〜４４ｅ、ガス供給管３８、並びに、ガス拡散室３６ａ、ガス通流孔３６ｂ、及びガス吐出孔３４ａを画成する上部電極３０等は、一実施形態における供給部を構成している。
また、プラズマ処理装置１０は、接地導体１２ａを更に備え得る。接地導体１２ａは、略円筒状の接地導体であり、処理容器１２の側壁から上部電極３０の高さ位置よりも上方に延びるように設けられている。
また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。また、デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチングの副生成物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。
処理容器１２の底部側においては、支持部１４と処理容器１２の内壁との間に排気プレート４８が設けられている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。この排気プレート４８の下方において処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内を所望の真空度まで減圧することができる。排気装置５０は、処理容器１２内を例えば０．１ｍＴｏｒｒ（０．０１Ｐａ）以下の真空度に維持する。また、処理容器１２の側壁には被処理体Ｘの搬入出口１２ｇが設けられており、この搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
また、処理容器１２の内壁には、導電性部材（ＧＮＤブロック）５６が設けられている。導電性部材５６は、高さ方向において被処理体Ｘと略同じ高さに位置するように、処理容器１２の内壁に取り付けられている。この導電性部材５６は、グランドにＤＣ的に接続されており、異常放電防止効果を発揮する。なお、導電性部材５６はプラズマ生成領域に設けられていればよく、その設置位置は図１に示す位置に限られるものではない。例えば、導電性部材５６は、基台１６の周囲に設けられる等、基台１６側に設けられてもよく、また上部電極３０の外側にリング状に設けられる等、上部電極３０の近傍に設けられてもよい。
一実施形態においては、プラズマ処理装置１０は、下部電極を構成する基台１６に高周波電力を供給するための給電棒５８を更に備えている。給電棒５８は、一実施形態に係る給電ラインを構成している。給電棒５８は、同軸二重管構造を有しており、棒状導電部材５８ａ及び筒状導電部材５８ｂを含んでいる。棒状導電部材５８ａは、処理容器１２外から処理容器１２の底部を通って処理容器１２内まで略鉛直方向に延在しており、当該棒状導電部材５８ａの上端は、基台１６に接続されている。また、筒状導電部材５８ｂは、棒状導電部材５８ａの周囲を囲むように当該棒状導電部材５８ａと同軸に設けられており、処理容器１２の底部に支持されている。これら棒状導電部材５８ａ及び筒状導電部材５８ｂの間には、略環状の２枚の絶縁部材５８ｃが介在して、棒状導電部材５８ａと筒状導電部材５８ｂとを電気的に絶縁している。
また、一実施形態において、プラズマ処理装置１０は、整合器７０、７１を更に備え得る。整合器７０、７１には、棒状導電部材５８ａ及び筒状導電部材５８ｂの下端が接続されている。この整合器７０、７１には、第１の高周波電源６２、及び第２の高周波電源６４がそれぞれ接続されている。第１の高周波電源６２は、プラズマ生成用の第１の高周波（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電力を発生する電源であり、２７〜１００ＭＨｚの周波数、一例においては４０ＭＨｚの高周波電力を発生する。また、第１の高周波電力は、一例においては１０００〜３０００Ｗである。第２の高周波電源６４は、基台１６に高周波バイアスを印加し、被処理体Ｘにイオンを引き込むための第２の高周波電力を発生する。第２の高周波電力の周波数は、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数であり、一例においては３ＭＨｚである。また、第２の高周波電力は、一例においては３０００〜８０００Ｗである。上部電極３０には、不図示のローパスフィルタを介して、直流電源６０に接続されている。直流電源６０は、負の直流電圧を上部電極３０に出力する。上記構成によって、下部電極を構成する基台１６に二つの異なる高周波電力を供給し、上部電極３０に直流電圧を印可し得る。上部電極３０、基台１６、第１の高周波電源６２、第２の高周波電源６４、及び直流電源６０等は、一実施形態におけるプラズマ発生部を構成している。
また、一実施形態においては、プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。この制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部、例えば電源系やガス供給系、駆動系等を制御する。この制御部Ｃｎｔでは、入力装置を用いて、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うことができ、また、表示装置により、プラズマ処理装置１０の稼働状況を可視化して表示すことができる。さらに、制御部Ｃｎｔの記憶部には、プラズマ処理装置１０で実行される各種処理をプロセッサにより制御するための制御プログラムや、処理条件に応じてプラズマ処理装置１０の各構成部に処理を実行させるためのプログラム、即ち、処理レシピが格納される。
このプラズマ処理装置１０を用いてエッチングを行うときには、静電チャック１８上に被処理体Ｘが載置される。被処理体Ｘは、被エッチング層と、当該被エッチング層上に設けられたレジストマスクを有し得る。そして、排気装置５０により処理容器１２内を排気しながら、ガス源４０ａ〜４０ｅからの処理ガスを所定の流量で処理容器１２内に供給し、処理容器１２内の圧力を、例えば、５〜５００ｍＴｏｒｒ（０．６７〜６６．５Ｐａ）の範囲内に設定する。
次いで、第１の高周波電源６２が、第１の高周波電力を、下部電極を構成する基台１６に供給する。また、第２の高周波電源６４が、第２の高周波電力を基台１６に供給する。さらに、直流電源６０が、第１の直流電圧を上部電極３０に供給する。これにより、上部電極３０と下部電極を構成する基台１６との間に高周波電界が形成され、処理空間Ｓに供給された処理ガスが、プラズマ化する。このプラズマで生成される正イオンやラジカルによって被処理体Ｘの被エッチング層がエッチングされる。
次に、上記プラズマ処理装置１０によりエッチングされる被処理体Ｘの一例を説明する。被処理体Ｘは、例えば三次元構造の多層膜を有するＮＡＮＤ型フラッシュメモリの構造を形成するために用いられる。図２は、ＮＡＮＤ型フラッシュメモリの概略図である。図２に示すように、各多層配線層２００は、ワード線ＷＬの電位を供給するためのメタルコンタクトＭＣ１〜ＭＣ４を有している。これらのメタルコンタクトを形成するため、複数の多層配線層２００の端部は階段状に加工されている。図３は、メタルコンタクトが形成される箇所の概略断面図である。図３には、メタルコンタクトＭＣ１〜ＭＣ４が形成される箇所の概略的な断面が示されている。図３に示すように、各多層配線層２００ａ〜２００ｄは、例えば絶縁層１０１ａ〜１０１ｄ及び導電層１００ａ〜１００ｄを有する。導電層１００ａ〜１００ｄは、例えば、タングステン（Ｗ）などの金属であり、チタン（Ｔｉ）、アルミ（Ａｌ）、銅（Ｃｕ）であってもよく、また、多結晶シリコン（Ｐｏｌｙ−Ｓｉ）や非結晶シリコンなどの導電性を有するシリコン含有層でもよい。最下部に位置する多層配線層２００ｄの長さが最も長く、最上部に位置する多層配線層２００ａが最も短く設定されている。多層配線層２００ａ〜２００ｄの長さが、最下部から最上部の多層配線層２００ａに従って次第に短く設定されている。各多層配線層２００ａ〜２００ｄの上部には、絶縁層１０２及び層間絶縁層１０４が形成されている。絶縁層１０１ａ〜１０１ｄ、絶縁層１０２および層間絶縁層１０４は、例えば、シリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（ＳｉＮ）などのシリコン含有絶縁膜で形成される。メタルコンタクトＭＣ１〜ＭＣ４は、層間絶縁層１０４、絶縁層１０２及び絶縁層１０１ａ〜１０１ｄに形成されたホールＨ１〜Ｈ４の内部に金属等の導電性材料を堆積させて形成される。ホールＨ１〜Ｈ４は、導電層１００ａ〜１００ｄを下地層（エッチングストップ層）として、絶縁層１０１ａ〜１０１ｄ、絶縁層１０２及び層間絶縁層１０４をエッチング処理することにより同時に形成されるものであり、それぞれの深さが異なるホールである。このような深さが異なるメタルコンタクトＭＣ１〜ＭＣ４を形成するには、深さの異なるホールをプラズマエッチングにより一括にエッチングする必要がある。
三次元構造の多層膜を有するＮＡＮＤ型フラッシュメモリは、積層がより増加している。これに伴い、エッチングするホールのアスペクト比も高くなっている。アスペクト比の高いホールや溝のプラズマエッチングでは、エッチングが進むに従いデプスローディングが生じ、エッチング時間の大幅な増加が予測される。このため、プラズマエッチングでは、導電層選択比及びマスク選択比の両立が求められている。
本願の発明者は、エッチングに用いる処理ガスに、ＣＯガスを適切に含めることにより、導電層選択比及びマスク選択比の両立を実現できることを見出した。これは、ＣＯがＦラジカルと結合してＣＯＦを形成し、Ｆラジカルをスカベンジ（Scavenge）するためと考えられる。すなわち、本願の発明者は、導電層およびマスク選択比の両立には、プラズマによって生成されたフッ素ラジカルをスカベンジすることが有効であることを見出した。特に、一酸化炭素（ＣＯ）ガスは、選択的にフッ素ラジカルと結合し、排気されることでフッ素ラジカルのスカベンジが可能となる。
そこで、実施形態に係るプラズマ処理装置１０では、エッチング用の処理ガスとしてフルオロカーボン系ガスまたはハイドロフルオロカーボン系ガスと、酸素と、窒素と、ＣＯとを少なくとも含む処理ガスを採用する。処理ガスには、希ガスをさらに含めてもよい。例えば、本実施形態におけるプラズマ処理装置１０は、ガス源４０ａ〜４０ｅからフルオロカーボン系ガスまたはハイドロフルオロカーボン系ガスと、希ガスと、酸素と、窒素と、ＣＯとをそれぞれ所定の流量でエッチング用の処理ガスとして処理容器１２内に供給して、被処理体Ｘにホールを形成するエッチングを行う。これにより、プラズマ処理装置１０は、導電層選択比及びマスク選択比の高い両立を実現できる。処理ガスには、フルオロカーボン系ガスを用い、フルオロカーボン系ガスとして、Ｃ４Ｆ６ガスを含むことが好ましい。なお、ＣＯがＦラジカルをスカベージするため、処理ガスには、Ｃ４Ｆ６ガス以外の他のフルオロカーボン系ガス、ハイドロフルオロカーボン系ガスを用いた場合でも、同様に導電層選択比及びマスク選択比が向上する効果が得られると考えられる。
ＣＯの流量は、希ガスとＣＯの合計流量に対して、５５％以上とすることが好ましい。また、ＣＯの流量は、希ガスとＣＯの合計流量に対して、７１％以上とすることがより好ましい。また、ＣＯの流量は、処理ガスの総流量に対して、７２％以上とすることが好ましい。また、ＣＯの流量は、Ｃ４Ｆ６ガスの流量に対して９．３倍から１３倍の範囲とすることが好ましい。これにより、プラズマ処理装置１０は、例えば、三次元構造の多層膜を有するＮＡＮＤ型フラッシュメモリのメタルコンタクトＭＣ１〜ＭＣ４に用いるホールのエッチングなど、導電層選択比及びマスク選択比の高い両立が要求されるエッチングを実現できる。
以上、種々の実施形態について説明したが、これら実施形態に限定されることなく種々の変形態様を構成可能である。例えば、上述した実施形態では、下部電極として機能する基台１６に二つの高周波電源が接続されているが、基台１６と上部電極３０のうち一方にプラズマ生成用の第１の高周波電力を発生する電源である第１の高周波電源が接続されていてもよい。
以下、上記効果を説明すべく本発明者が多層膜にホールのエッチングを行って導電層選択比及びマスク選択比を評価した具体例を説明する。以下の実施例では、導電層として金属層を形成された多層膜に、ホールのエッチングを行って、マスク選択比と、導電層選択比として金属層選択比とを評価した。図４は、多層膜の一例を示す図である。図４に示す多層膜３００は、例えば三次元構造の多層膜を有するＮＡＮＤ型フラッシュメモリが形成された被処理体Ｘを簡略化して模したものである。例えば、多層膜３００をテストサンプルとして用いてホールのエッチングを行い、金属層選択比及びマスク選択比を評価することで、図２に示すメタルコンタクトＭＣ１〜ＭＣ４に用いるホールのエッチングに適しているかを評価する。
多層膜３００は、基板３０１、金属層３０２、絶縁層（酸化層）３０３、ＡＣＬ３０４を備えている。基板３０１、例えばＳｉ等を用いて形成される。金属層３０２は、基板３０１上に形成されており、例えばタングステン（Ｗ）を用いて形成される。金属層３０２は、例えば、ＮＡＮＤ型フラッシュメモリにおいて、多層配線層２００のうち導電層１００（１００ａ〜１００ｄ）及びエッチングストップ層として機能する部分である。金属層３０２の厚さは、例えば約４０〜５０ｎｍである。絶縁層３０３は、金属層３０２上に形成されており、例えばＳｉＯ２等を用いて形成される。絶縁層３０３は、例えば、ＮＡＮＤ型フラッシュメモリにおいて、多層配線層２００のうち絶縁層１０１（１０１ａ〜１０１ｄ）、絶縁層１０２及び層間絶縁層１０４として機能する部分である。絶縁層３０３の厚さは、例えば約４．７μｍである。絶縁層３０３の上面３０３ａよりも積層方向の上方には、マスク層として、ＡＣＬ３０４が配置されている。ＡＣＬ３０４は、開口部３０４ａを有している。ＡＣＬ３０４の厚さは、例えば約１．６μｍである。
また、本実施形態において、金属層選択比及びマスク選択比が高いものとする条件を以下に示す。
金属層選択比＞３００ 条件（１）
マスク選択比＞７．８ 条件（２）
上記の金属層選択比の条件（１）は、金属層３０２の厚みを４０〜５０ｎｍとし、そのエッチング量が金属層膜厚の３０％以下（１５ｎｍ）となることを基準として定めている。また、マスク選択比の条件（２）は、マスク層を３００ｎｍ以上が残存することを基準として定めている。以下では、金属層３０２をタングステンとしているため、金属層選択比として、タングステン選択比（Ｗ ｓｅｌ）を算出している。また、マスク層を、ＡＣＬ３０４としているため、マスク選択比として、ＡＣＬ選択比（ＡＣＬ ｓｅｌ）を算出している。
処理ガスにＣＯガスを加えることによるエッチングの変化を、実施例を用いて説明する。図５は、ホール形状を模式的に示す図である。図５に示す実施例１〜実施例３は、処理ガスに含まれるＣ４Ｆ６ガス、Ｎ２ガスの流量を以下の共通条件とし、ＣＯガス、Ａｒガス、Ｏ２ガスの流量をそれぞれ以下のように変えて、多層膜３００に１００%のオーバエッチを施した場合のホール部分の断面のＳＥＭ像の画像を模式的に示している。
［共通条件］
Ｃ４Ｆ６ガス：５４ｓｃｃｍ
Ｎ２ガス：１００ｓｃｃｍ
［実施例１］
ＣＯガス：２００ｓｃｃｍ
Ａｒガス：５００ｓｃｃｍ
Ｏ２ガス：４２ｓｃｃｍ
［実施例２］
ＣＯガス：５００ｓｃｃｍ
Ａｒガス：２００ｓｃｃｍ
Ｏ２ガス：４２ｓｃｃｍ
［実施例３］
ＣＯガス：５００ｓｃｃｍ
Ａｒガス：２００ｓｃｃｍ
Ｏ２ガス：３９ｓｃｃｍ
図５に示す実施例１〜実施例３には、それぞれホール開口付近の幅Ｔｏｐ ＣＤと、ホールの最大の幅Ｂｏｗ ＣＤと、ＡＣＬ３０４の残量（ACL Remain）、タングステンの金属層３０２のエッチング量（W recess）が示されている。また、タングステンの金属層３０２のエッチング量（W recess）の下部には、タングステン選択比（Ｗ ｓｅｌ）を示している。例えば、実施例１では、ホール開口付近の幅Ｔｏｐ ＣＤが１８７ｎｍとされ、ホールの最大の幅Ｂｏｗ ＣＤが２５１ｎｍとされ、ＡＣＬ３０４の残量が２３３ｎｍとされ、タングステンの金属層３０２のエッチング量が１５．１ｎｍとされ、タングステン選択比が２８２．０とされている。
実施例２は、処理ガスに含まれるＣＯガスとＡｒガスの流量を実施例１と置換している。ＣＯガスとＡｒガスの流量を置換した場合、ＣＯガスのＯの影響により、ホールの最大の幅Ｂｏｗ ＣＤが増加する。実施例３は、ホールの最大の幅Ｂｏｗ ＣＤが実施例１と同程度となるように、Ｏ２ガスの流量を調整している。実施例３は、ホールの最大の幅Ｂｏｗ ＣＤが２５２ｎｍとなり、実施例１の２５１ｎｍと近いものとなっている。
図６は、ＡＣＬ選択比とタングステン選択比の測定結果の一例を示す表である。図６には、ＣＯガスとＡｒガスの流量を変えて、エッチングを行った際のＡＣＬ選択比（ＡＣＬ ｓｅｌ）とタングステン選択比（Ｗ ｓｅｌ）の測定結果が示されている。なお、処理ガスに含まれるＣ４Ｆ６ガス、Ｎ２ガスの流量を上記の共通条件としている。また、Ｏ２ガスの流量は、ホールの最大の幅Ｂｏｗ ＣＤが同程度となるように調整している。また、それぞれの処理ガスでエッチングした多層膜３００に対して、閉塞したホールが存在するか否かの確認を行い、閉塞したホールが存在した場合には、「Ｃｌｏｇｇｉｎｇ」と表示した。
図６の表は、最も左側の縦の項目がＣＯガスの流量を、７００ｓｃｃｍ、５００ｓｃｃｍ、３５０ｓｃｃｍ、２００ｓｃｃｍとした場合を示し、最も上側の横の項目は、Ａｒガスの流量を、０ｓｃｃｍ、２００ｓｃｃｍ、３５０ｓｃｃｍ、５００ｓｃｃｍとした場合を示している。図６の表には、縦の項目と横の項目とが交わる各領域に、縦の項目のＣＯガスの流量と、横の項目のＡｒガスの流量でエッチングを行った場合のＡＣＬ選択比とタングステン選択比の値が「ＡＣＬ ｓｅｌ／Ｗ ｓｅｌ」として示されている。また、図６の表には、縦の項目と横の項目とが交わる各領域に、エッチングを行った際のＯ２ガスの流量の値を「（Ｏ２Ｆｌｏｗ）」として示されている。
例えば、図６の表の領域４００ａは、図５の実施例１のエッチングを行ったものであり、ＡＣＬ選択比（ＡＣＬ ｓｅｌ）が７．５であり、タングステン選択比（Ｗ ｓｅｌ）が２８２．０であり、エッチングを行った場合のＯ２ガスの流量が４２ｓｃｃｍであることが示されている。また、図６の表の領域４００ｃは、図５の実施例３のエッチングを行ったものであり、ＡＣＬ選択比が１０．８であり、タングステン選択比が３１９．９であり、エッチングを行った場合のＯ２ガスの流量が３９ｓｃｃｍであることが示されている。また、図６の表の領域４００ａ〜４００ｄは、ＣＯガスとＡｒガスの合計流量が７００ｓｃｃｍとなっている。
図７は、ＡＣＬ選択比の変化の一例を示す図である。図８は、タングステン選択比の変化の一例を示す図である。図７及び図８には、ＣＯガスとＡｒガスの合計流量（Total Flow）に対するＣＯガスの流量の割合を、０％、２９％、５０％、７１％、１００％とした場合のＡＣＬ選択比（ＡＣＬ ｓｅｌ）、タングステン選択比（Ｗ ｓｅｌ）の測定結果が示されている。図７の範囲５０１及び図８の範囲５０２に含まれる各点は、図６の表においてＣＯガスとＡｒガスの合計流量が７００ｓｃｃｍとした領域４００ａ〜４００ｄのそれぞれの値を示している。また、図７及び図８には、割合５０％、１００％については、ＣＯガスとＡｒガスの合計流量を変更した場合のＡＣＬ選択比、タングステン選択比の測定結果も示されている。
ＣＯガスとＡｒガスの合計流量に対するＣＯガスの流量の割合が０％の状態は、処理ガスがＣＯガスを含んでいない状態であり、割合が２９％、５０％、７１％、１００％の各状態は、処理ガスがＣＯガスを含んでいる状態である。図７及び図８に示すように、割合が２９％、５０％、７１％、１００％の各状態は、割合が０％の状態よりも、タングステン選択比及びマスク選択比が向上している。すなわち、処理ガスにＣＯガスの添加した効果として、タングステン選択比及びマスク選択比が向上することが確認できる。
また、図７に示すように、ＣＯガスとＡｒガスの合計流量に対するＣＯガスの流量の割合が高いほど、また、ＣＯガスとＡｒガスの合計流量が多いほど、ＡＣＬ選択比は、高くなる傾向がある。一方、図８に示すように、ＣＯガスとＡｒガスの合計流量に対するＣＯガスの流量の割合が高いほど、タングステン選択比は高くなるが、ＣＯガスとＡｒガスの合計流量が多いほど、タングステン選択比は、低くなる傾向がある。
ＣＯガスとＡｒガスの合計流量を一定として、合計流量に対するＣＯガスの流量の割合の変化によるエッチングの変化の一例を説明する。ここでは、ＣＯガスとＡｒガスの合計流量を７００ｓｃｃｍとした場合を説明する。図９は、ホール形状を模式的に示す図である。図９には、上述の実施例１のホール形状が示されている。また、図９には、実施例４、実施例５のホール形状が示されている。図９に示す実施例４、実施例５は、処理ガスに含まれるＣ４Ｆ６ガス、Ｎ２ガスの流量を上述の共通条件とし、ＣＯガス、Ａｒガス、Ｏ２ガスの流量をそれぞれ以下のように変えて、多層膜３００に１００%のオーバエッチを施した場合のホール部分の断面のＳＥＭ像の画像を模式的に示している。
［実施例４］
ＣＯガス：０ｓｃｃｍ
Ａｒガス：７００ｓｃｃｍ
Ｏ２ガス：４２ｓｃｃｍ
［実施例５］
ＣＯガス：７００ｓｃｃｍ
Ａｒガス：０ｓｃｃｍ
Ｏ２ガス：３９ｓｃｃｍ
図９に示す実施例１、実施例４、実施例５には、それぞれＡＣＬ選択比（ＡＣＬ ｓｅｌ）とタングステン選択比（Ｗ ｓｅｌ）が示されている。実施例１は、図６の表の領域４００ａが対応する。実施例５は、図６の表の領域４００ｄが対応する。
実施例４は、処理ガスにＣＯガスを含まない場合を示している。実施例１および実施例５は、処理ガスにＣＯガスを含む場合を示している。実施例１及び実施例５は、実施例４と比較して、タングステン選択比及びマスク選択比が向上している。すなわち、図９においても、処理ガスにＣＯガスの添加した効果として、タングステン選択比及びマスク選択比が向上することが確認できる。
次に、上述した、本実施形態における高い金属層選択比及びマスク選択比を呈する条件（１）、条件（２）を満たす範囲を検討する。図１０は、タングステン選択比及びＡＣＬ選択比の変化の一例を示す図である。図１０には、ＣＯガスとＡｒガスの合計流量が７００ｓｃｃｍである場合の合計流量に対するＣＯガスの流量の割合に応じた、タングステン選択比（Ｗ ｓｅｌ）及びＡＣＬ選択比（ＡＣＬ ｓｅｌ）の変化が示されている。
図１０には、エッチングを行った測定結果のタングステン選択比及びＡＣＬ選択比が四角の点でプロットして示されており、さらに四角の点を結んでタングステン選択比及びＡＣＬ選択比のグラフがそれぞれ示されている。また、図１０には、条件（１）としたタングステン選択比、条件（２）としたマスク選択比がそれぞれ点線で示されている。
図１０に示したグラフから、ＣＯガスとＡｒガスの合計流量に対してＣＯガスの流量が５５％以上の場合、条件（１）、条件（２）を満たすことが読み取れる。すなわち、プラズマ処理装置１０は、ＣＯガスの流量を、ＣＯガスとＡｒガスの合計流量に対して、５５％以上とすることで、条件（１）のタングステン選択比と条件（２）のマスク選択比を両立したプラズマエッチングを実現できる。
また、図１０において四角の点で示したエッチングを行った結果によれば、ＣＯガスとＡｒガスの合計流量に対してＣＯガスの流量が、７１％以上の場合、条件（１）、条件（２）を満たす。すなわち、プラズマ処理装置１０は、ＣＯガスの流量を、ＣＯガスとＡｒガスの合計流量に対して、７１％以上とすることで、条件（１）のタングステン選択比と条件（２）のマスク選択比を両立したプラズマエッチングを実現できる。
また、ＣＯの流量を処理ガスの総流量に対する範囲で表すものとした場合、ＣＯの流量は、処理ガスの総流量に対して、７２％以上とすることで、条件（１）のタングステン選択比と条件（２）のマスク選択比を両立できる。すなわち、プラズマ処理装置１０は、ＣＯガスの流量を、処理ガスの総流量に対して、７２％以上とすることで、条件（１）のタングステン選択比と条件（２）のマスク選択比を両立したプラズマエッチングを実現できる。
また、ＣＯをＦのScavengerとして捕らえれば、ＣＯガスの流量は、Ｃ４Ｆ６ガスの流量に対する比率として表現でき、例えば、Ｃ４Ｆ６の流量を１とすると、以下の式（３）ように表すことができる。
９．３≦ＣＯ／Ｃ４Ｆ６≦１３．０ （３）
すなわち、プラズマ処理装置１０は、ＣＯガスの流量を、Ｃ４Ｆ６ガスの流量に対して９．３倍から１３倍の範囲とすることで、条件（１）のタングステン選択比と条件（２）のマスク選択比を両立したプラズマエッチングを実現できる。
１０ プラズマ処理装置
１２ 処理容器
１６ 基台
３０ 上部電極
３４ａ ガス吐出孔
３６ａ ガス拡散室
３６ｂ ガス通流孔
３８ ガス供給管
４０ａ〜４０ｅ ガス源
４２ａ〜４２ｅ バルブ
４４ａ〜４４ｅ ＭＦＣ
６０ 直流電源
６２ 第１の高周波電源
６４ 第２の高周波電源
１０２ 絶縁層
１０４ 層間絶縁層
２００ａ〜２００ｄ 多層配線層
３００ 多層膜
３０１ 基板
３０２ 金属層
３０３ 絶縁層（酸化層）
３０４ ＡＣＬ
Ｗ 被処理体

Claims (7)

  1. 酸化層と、当該酸化層の上面よりも積層方向の下方に配置された導電層と、前記酸化層の上面に配置されたマスク層とを少なくとも有する多層膜が配置された処理容器内に対して、フルオロカーボン系ガスまたはハイドロフルオロカーボン系ガスと、酸素と、窒素と、ＣＯとを少なくとも含む処理ガスを供給し、
    前記処理ガスが供給された処理容器内にプラズマを発生させて前記多層膜をエッチングする
    ことを特徴とするプラズマ処理方法。
  2. 前記導電層は、金属層もしくはシリコン含有層で形成され、
    処理ガスは、フルオロカーボン系ガスとして、Ｃ４Ｆ６ガスを含む
    ことを特徴とする請求項１に記載のプラズマ処理方法。
  3. 前記処理ガスは、希ガスをさらに含み、
    前記ＣＯの流量は、前記希ガスと前記ＣＯの合計流量に対して、５５％以上とする
    ことを特徴とする請求項１または２に記載のプラズマ処理方法。
  4. 前記ＣＯの流量は、前記希ガスと前記ＣＯの合計流量に対して、７１％以上とする
    ことを特徴とする請求項３に記載のプラズマ処理方法。
  5. 前記ＣＯの流量は、前記処理ガスの総流量に対して、７２％以上とする
    ことを特徴とする請求項１または２に記載のプラズマ処理方法。
  6. 前記ＣＯの流量は、Ｃ４Ｆ６ガスの流量に対して９．３倍から１３倍の範囲とする
    ことを特徴とする請求項２に記載のプラズマ処理方法。
  7. 酸化層と、当該酸化層の上面よりも積層方向の下方に配置された金属層と、前記酸化層の上面に配置されたマスク層とを少なくとも有する多層膜が配置される処理容器と、
    前記処理容器内に、フルオロカーボン系ガスまたはハイドロフルオロカーボン系ガスと、酸素と、窒素と、ＣＯとを少なくとも含む処理ガスを供給する供給部と、
    前記処理ガスが供給された処理容器内にプラズマを発生させて前記多層膜をエッチングするプラズマ発生部と、
    を有することを特徴とするプラズマ処理装置。
JP2017156313A 2017-08-14 2017-08-14 プラズマ処理方法及びプラズマ処理装置 Active JP6945385B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017156313A JP6945385B2 (ja) 2017-08-14 2017-08-14 プラズマ処理方法及びプラズマ処理装置
US16/100,446 US20190051500A1 (en) 2017-08-14 2018-08-10 Plasma processing method and plasma processing apparatus
KR1020180093745A KR20190018393A (ko) 2017-08-14 2018-08-10 플라즈마 처리 방법 및 플라즈마 처리 장치
CN201810921324.7A CN109390229B (zh) 2017-08-14 2018-08-14 等离子体处理方法和等离子体处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017156313A JP6945385B2 (ja) 2017-08-14 2017-08-14 プラズマ処理方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
JP2019036612A true JP2019036612A (ja) 2019-03-07
JP6945385B2 JP6945385B2 (ja) 2021-10-06

Family

ID=65275379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017156313A Active JP6945385B2 (ja) 2017-08-14 2017-08-14 プラズマ処理方法及びプラズマ処理装置

Country Status (4)

Country Link
US (1) US20190051500A1 (ja)
JP (1) JP6945385B2 (ja)
KR (1) KR20190018393A (ja)
CN (1) CN109390229B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210004866A (ko) 2019-07-05 2021-01-13 도쿄엘렉트론가부시키가이샤 에칭 처리 방법 및 기판 처리 장치
KR20220035853A (ko) 2020-09-14 2022-03-22 도쿄엘렉트론가부시키가이샤 에칭 처리 방법 및 기판 처리 장치
US11476122B2 (en) 2019-10-18 2022-10-18 Kioxia Corporation Plasma etching method and plasma etching apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7190940B2 (ja) * 2019-03-01 2022-12-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN111916460A (zh) * 2020-08-18 2020-11-10 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338479A (ja) * 1993-03-31 1994-12-06 Tokyo Electron Ltd エッチング方法
JP2004260001A (ja) * 2003-02-26 2004-09-16 Fujitsu Ltd 半導体装置の製造方法
JP2008078515A (ja) * 2006-09-25 2008-04-03 Tokyo Electron Ltd プラズマ処理方法
JP2008244144A (ja) * 2007-03-27 2008-10-09 Toshiba Corp 半導体装置の製造方法
JP2011508431A (ja) * 2007-12-21 2011-03-10 ラム リサーチ コーポレーション シリコン構造体の製造及びプロファイル制御を伴うシリコンディープエッチング

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW394989B (en) * 1997-10-29 2000-06-21 Matsushita Electronics Corp Semiconductor device manufacturing and reaction room environment control method for dry etching device
US7199046B2 (en) * 2003-11-14 2007-04-03 Tokyo Electron Ltd. Structure comprising tunable anti-reflective coating and method of forming thereof
KR20070009729A (ko) * 2004-05-11 2007-01-18 어플라이드 머티어리얼스, 인코포레이티드 불화탄소 에칭 화학반응에서 Ｈ2 첨가를 이용한탄소-도핑-Ｓｉ 산화물 에칭
KR100602086B1 (ko) * 2004-07-13 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
US7648872B2 (en) * 2006-12-11 2010-01-19 Micron Technology, Inc. Methods of forming DRAM arrays
JP4912907B2 (ja) * 2007-02-06 2012-04-11 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US7723851B2 (en) * 2007-09-11 2010-05-25 International Business Machines Corporation Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
JP5860668B2 (ja) * 2011-10-28 2016-02-16 東京エレクトロン株式会社 半導体装置の製造方法
JP6096470B2 (ja) 2012-10-29 2017-03-15 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6211947B2 (ja) * 2013-07-31 2017-10-11 東京エレクトロン株式会社 半導体装置の製造方法
JP6423643B2 (ja) * 2014-08-08 2018-11-14 東京エレクトロン株式会社 多層膜をエッチングする方法
US9620377B2 (en) * 2014-12-04 2017-04-11 Lab Research Corporation Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338479A (ja) * 1993-03-31 1994-12-06 Tokyo Electron Ltd エッチング方法
JP2004260001A (ja) * 2003-02-26 2004-09-16 Fujitsu Ltd 半導体装置の製造方法
JP2008078515A (ja) * 2006-09-25 2008-04-03 Tokyo Electron Ltd プラズマ処理方法
JP2008244144A (ja) * 2007-03-27 2008-10-09 Toshiba Corp 半導体装置の製造方法
JP2011508431A (ja) * 2007-12-21 2011-03-10 ラム リサーチ コーポレーション シリコン構造体の製造及びプロファイル制御を伴うシリコンディープエッチング

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210004866A (ko) 2019-07-05 2021-01-13 도쿄엘렉트론가부시키가이샤 에칭 처리 방법 및 기판 처리 장치
US11688650B2 (en) 2019-07-05 2023-06-27 Tokyo Electron Limited Etching method and substrate processing apparatus
US11476122B2 (en) 2019-10-18 2022-10-18 Kioxia Corporation Plasma etching method and plasma etching apparatus
KR20220035853A (ko) 2020-09-14 2022-03-22 도쿄엘렉트론가부시키가이샤 에칭 처리 방법 및 기판 처리 장치
US11810792B2 (en) 2020-09-14 2023-11-07 Tokyo Electron Limited Etching method and substrate processing apparatus

Also Published As

Publication number Publication date
US20190051500A1 (en) 2019-02-14
CN109390229B (zh) 2023-07-11
KR20190018393A (ko) 2019-02-22
JP6945385B2 (ja) 2021-10-06
CN109390229A (zh) 2019-02-26

Similar Documents

Publication Publication Date Title
JP6230930B2 (ja) 半導体装置の製造方法
CN106206286B (zh) 蚀刻方法
JP6096470B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP6211947B2 (ja) 半導体装置の製造方法
JP6945385B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP6568822B2 (ja) エッチング方法
US20110201208A1 (en) Plasma etching method and plasma etching apparatus
US9428838B2 (en) Plasma processing method and plasma processing apparatus
JP6529357B2 (ja) エッチング方法
JP2014086500A (ja) 銅層をエッチングする方法、及びマスク
JP6255187B2 (ja) シリコン酸化膜をエッチングする方法
JP6339961B2 (ja) エッチング方法
US9418863B2 (en) Method for etching etching target layer
JP6454492B2 (ja) 多層膜をエッチングする方法
JP6606464B2 (ja) エッチング方法
JP4827567B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP6670672B2 (ja) エッチング方法
JP5804978B2 (ja) プラズマエッチング方法及びコンピュータ記録媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210914

R150 Certificate of patent or registration of utility model

Ref document number: 6945385

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250