JP6339961B2 - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP6339961B2
JP6339961B2 JP2015071502A JP2015071502A JP6339961B2 JP 6339961 B2 JP6339961 B2 JP 6339961B2 JP 2015071502 A JP2015071502 A JP 2015071502A JP 2015071502 A JP2015071502 A JP 2015071502A JP 6339961 B2 JP6339961 B2 JP 6339961B2
Authority
JP
Japan
Prior art keywords
gas
region
plasma
processing
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015071502A
Other languages
English (en)
Other versions
JP2016192483A (ja
JP2016192483A5 (ja
Inventor
祐介 斎藤
祐介 斎藤
裕展 市川
裕展 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015071502A priority Critical patent/JP6339961B2/ja
Priority to KR1020160035300A priority patent/KR101937727B1/ko
Priority to US15/080,666 priority patent/US9793134B2/en
Publication of JP2016192483A publication Critical patent/JP2016192483A/ja
Publication of JP2016192483A5 publication Critical patent/JP2016192483A5/ja
Application granted granted Critical
Publication of JP6339961B2 publication Critical patent/JP6339961B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明の実施形態は、エッチング方法に関するものであり、特に、シリコン酸化膜及びシリコン窒化膜が交互に積層されることによって構成された多層膜を有する第１領域と、当該第１領域のシリコン酸化膜の膜厚よりも大きい膜厚を有するシリコン酸化膜を含む第２領域とを同時にエッチングする方法に関するものである。
半導体装置の一種として、３次元構造を有するＮＡＮＤ型フラッシュメモリデバイスが知られている。３次元構造を有するＮＡＮＤ型フラッシュメモリデバイスの製造においては、シリコン酸化膜とシリコン窒化膜とが交互に設けられることによって構成される多層膜のエッチングを行って、当該多層膜に深いホールを形成する工程が行われる。このようなエッチングについては、下記の特許文献１に記載されている。
具体的に、特許文献１には、多層膜上にマスクを有する被処理体を処理ガスのプラズマに晒すことによって、当該多層膜のエッチングを行う方法が記載されている。
米国特許出願公開第２０１３／００５９４５０号明細書
エッチングの対象である被処理体には、シリコン酸化膜とシリコン窒化膜とが交互に設けられることによって構成される多層膜を有する第１領域と、第１領域のシリコン酸化膜の膜厚よりも大きい膜厚を有するシリコン酸化膜を含む第２領域とを有するものがある。このような被処理体にエッチングを行って、ホール及び／又はトレンチのようなスペースを第１領域と第２領域の双方に同時に形成することが求められている。
第１領域と第２領域を同時にエッチングするためには、マスクが第１領域及び第２領域上に設けられ、当該マスクの開口から露出されている部分において、第１領域及び第２領域がエッチングされる。このエッチングでは、プラズマ処理装置の処理容器内においてフルオロカーボンガス及びハイドロフルオロカーボンガスを含む処理ガスのプラズマを生成することが考えられる。
しかしながら、このような処理ガスのプラズマを用いたエッチングでは、第２領域において形成されるスペースの幅が、当該スペースの深さ方向の一部分において広くなることがある。即ち、第２領域のエッチングによって形成されるスペースを画成する側壁面の垂直性が低くなることがある。
したがって、シリコン酸化膜及びシリコン窒化膜が交互に積層されることによって構成された多層膜を有する第１領域と、当該第１領域のシリコン酸化膜の膜厚よりも大きい膜厚を有するシリコン酸化膜を含む第２領域とを同時にエッチングする技術において、エッチングによって形成される側壁面の垂直性を向上させることが必要となっている。
一態様においては、被処理体の第１領域及び第２領域を同時にエッチングする方法が提供される。第１領域は、シリコン酸化膜及びシリコン窒化膜が交互に積層されることによって構成された多層膜を有し、第２領域は、第１領域のシリコン酸化膜の膜厚よりも大きい膜厚を有するシリコン酸化膜を含む。被処理体は、第１領域及び第２領域上に開口を提供するマスクを有する。この方法は、（ａ）被処理体が準備されたプラズマ処理装置の処理容器内で、フルオロカーボンガス、及び、ハイドロフルオロカーボンガスを含む第１の処理ガスのプラズマを生成する工程と、（ｂ）プラズマ処理装置の処理容器内で、水素ガス、ハイドロフルオロカーボンガス、及び窒素ガスを含む第２の処理ガスのプラズマを生成する工程と、を含む。この方法では、第１の処理ガスのプラズマを生成する工程、及び第２の処理ガスのプラズマを生成する工程が交互に繰り返される。
一態様に係る方法では、第１の処理ガスのプラズマを生成する工程の実行により、第１領域及び第２領域の双方がエッチングされる。第２の処理ガスのプラズマを生成する工程では、ハイドロフルオロカーボンガスの解離により生成されるフッ素が、水素と結合し、フッ素の量が減少される。また、ハイドロフルオロカーボンガスの解離により生成される炭素及び／又は炭化水素が、エッチングによって形成されたスペースを画成する側壁面に付着する。これにより、エッチングによって形成された側壁面が保護される。また、マスク上に付着した炭素及び／又は炭化水素の量は、窒素の活性種によって減少される。したがって、この方法によれば、マスクの開口の閉塞を抑制し、且つ、エッチングによって形成された側壁面、特に第２領域のエッチングによって形成された側壁面の垂直性が向上される。
一実施形態では、第１の処理ガスのプラズマを生成する工程の実行時間長が、第２の処理ガスのプラズマを生成する工程の実行時間長よりも長い時間長に設定される。第２の処理ガスのプラズマを生成する工程は主として側壁面の保護のために利用され、当該工程のエッチングに対する寄与は比較的少ない。この実施形態によれば、エッチングに寄与する工程の実行時間長に対して側壁面の保護に寄与する工程の実行時間長が短く設定されるので、第１領域及び第２領域のエッチングのスループットが高くなる。
一実施形態では、第２の処理ガスは三フッ化窒素ガスを更に含んでいてもよい。三フッ化窒素ガスは、マスクのエッチング量及び炭化水素の量の調整に寄与し得る。一実施形態では、第２の処理ガスは硫化カルボニルガスを更に含んでいてもよい。硫化カルボニルガスの解離によって生成される硫黄（Ｓ）を含有する生成物は、マスクの保護に寄与し、マスクの開口幅の調整に寄与し得る。一実施形態では、第２の処理ガスは三塩化ホウ素ガスを更に含んでいてもよい。三塩化ホウ素ガスは、エッチングによって形成される側壁面の保護のための反応生成物の形成に寄与し得る。また、一実施形態では、第２の処理ガスは炭化水素ガスを更に含んでいてもよい。炭化水素ガスは、側壁面の保護のための炭化水素源として寄与し得る。また、一実施形態では、マスクは、カーボンから構成されたマスク、例えば、アモルファスカーボン製のマスクであってもよい。
以上説明したように、シリコン酸化膜及びシリコン窒化膜が交互に積層されることによって構成された多層膜を有する第１領域と、当該第１領域のシリコン酸化膜の膜厚よりも大きい膜厚を有するシリコン酸化膜を含む第２領域とを同時にエッチングする技術において、エッチングによって形成される側壁面の垂直性を向上させることが可能となる。
一実施形態に係るエッチング方法を示す流れ図である。 図１に示すエッチング方法が適用される被処理体を例示する断面図である。 図１に示す方法の実施に用いることが可能なプラズマ処理装置の一例を概略的に示す図である。 図１に示す方法の実行中の途中段階の被処理体の状態の一例を示す断面図である。 図１に示す方法の実行中の途中段階の被処理体の状態の一例を示す断面図である。 図１に示す方法の実行後の被処理体の状態の一例を示す断面図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係るエッチング方法を示す流れ図である。図１に示す方法ＭＴは、第１領域及び第２領域の双方にエッチングを行ってホール又はトレンチといったスペースを形成する方法である。この方法ＭＴは、例えば、３次元構造を有するＮＡＮＤフラッシュメモリの製造に用いることができるものである。
図２は、図１に示すエッチング方法が適用される被処理体を例示する断面図である。図２に示す被処理体（以下、「ウエハＷ」という）は、下地層ＵＬ、第１領域Ｒ１、第２領域Ｒ２、及び、マスクＭＳＫを有している。下地層ＵＬは、例えば、基板上に設けられた多結晶シリコン製の層であり得る。第１領域Ｒ１及び第２領域Ｒ２は、下地層ＵＬ上に設けられている。
第１領域Ｒ１は、多層膜から構成されている。多層膜は、シリコン酸化膜ＩＬ１及びシリコン窒化膜ＩＬ２が交互に設けられることによって構成されている。第１領域Ｒ１において、シリコン酸化膜ＩＬ１の厚さは、例えば、５ｎｍ〜５０ｎｍであり、シリコン窒化膜ＩＬ２の厚さは、例えば、１０ｎｍ〜７５ｎｍである。一実施形態では、第１領域Ｒ１において、シリコン酸化膜ＩＬ１及びシリコン窒化膜ＩＬ２は、合計２４層以上積層されていてもよい。
第２領域Ｒ２は、第１領域Ｒ１のシリコン酸化膜ＩＬ１の膜厚よりも大きい膜厚を有するシリコン酸化膜を含む領域である。一実施形態では、第２領域は、部分領域Ｒ２１及び部分領域Ｒ２２を含んでいる。第１領域Ｒ１の複数のシリコン窒化膜ＩＬ２のうち幾つかは、多層膜の積層方向に直交する方向において、部分領域Ｒ２１の中まで延びている。図２に示すように、第１領域Ｒ１から部分領域Ｒ２１内まで延びた複数のシリコン窒化膜ＩＬ２は、階段状を呈するように部分領域Ｒ２１内において終端している。この部分領域Ｒ２１のシリコン窒化膜ＩＬ２以外の部分は、シリコン酸化膜ＩＬ１から構成されている。また、部分領域Ｒ２２は、単層のシリコン酸化膜ＩＬ１から構成されている。このように構成される第２領域Ｒ２の厚さは、第１領域Ｒ１の厚さと略同様である。
第１領域Ｒ１及び第２領域Ｒ２上には、マスクＭＳＫが設けられている。マスクＭＳＫには、第１領域Ｒ１及び第２領域Ｒ２にホール又はトレンチといったスペースを形成するための開口が形成されている。マスクＭＳＫは、例えば、アモルファスカーボン製であり得る。或いは、マスクＭＳＫは、有機ポリマーから構成されていてもよい。
方法ＭＴでは、まず、図２に示したようなウエハＷがプラズマ処理装置の処理容器内に準備される。図３は、図１に示す方法の実施に用いることが可能なプラズマ処理装置の一例を概略的に示す図である。
図３に示すプラズマ処理装置１０は、容量結合型プラズマエッチング装置であり、略円筒状の処理容器１２を備えている。処理容器１２の内壁面は、陽極酸化処理されたアルミニウムから構成されている。この処理容器１２は保安接地されている。処理容器１２の側壁には、ウエハＷの搬入及び搬出のための通路１２ｇが設けられている。この通路１２ｇはゲートバルブ５４により開閉可能となっている。
処理容器１２の底部上には、絶縁材料から構成された略円筒状の支持部１４が設けられている。支持部１４は、処理容器１２内において、処理容器１２の底部から鉛直方向に延在している。支持部１４は、処理容器１２内において載置台ＰＤを支持している。
載置台ＰＤは、下部電極１６及び静電チャック１８を有している。下部電極１６は、一実施形態では、第１部材１６ａ及び第２部材１６ｂを含んでいる。第１部材１６ａ及び第２部材１６ｂは共に、略円盤形状を有しており、アルミニウムといった導体から構成されている。第２部材１６ｂは、第１部材１６ａ上に設けられており、第１部材１６ａに電気的に接続されている。
第１部材１６ａには、第１の高周波電源６２が整合器６６を介して接続されている。第１の高周波電源６２は、プラズマ生成用の高周波（Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ Ｗａｖｅ）を発生する電源であり、２７〜１００ＭＨｚの周波数、一例においては４０ＭＨｚの高周波を発生する。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極１６側）の入力インピーダンスを整合させるための回路を有している。なお、第１の高周波電源６２は、整合器６６を介して、上部電極３０に接続されていてもよい。
また、第１部材１６ａには、第２の高周波電源６４が整合器６８を介して接続されている。第２の高周波電源６４は、ウエハＷにイオンを引き込むための高周波、即ち高周波バイアスを発生する電源であり、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数、一例においては３ＭＨｚの高周波バイアスを発生する。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１６側）の入力インピーダンスを整合させるための回路を有している。
第２部材１６ｂの内部には、冷媒流路２４が形成されている。冷媒流路２４には、処理容器１２の外部に設けられたチラーユニットから配管２６ａを介して冷媒が供給され、冷媒流路２４に供給された冷媒は配管２６ｂを介してチラーユニットに戻される。このように循環される冷媒の温度を制御することにより、静電チャック１８上に載置されたウエハＷの温度が制御される。
静電チャック１８は、第２部材１６ｂ上に設けられている。静電チャック１８は、膜状の電極を一対の絶縁層又は絶縁シート間に配置した構造を有している。静電チャック１８の電極には、直流電源２２がスイッチを介して電気的に接続されている。この静電チャック１８は、直流電源２２からの直流電圧により生じたクーロン力等の静電力により、ウエハＷを吸着し、当該ウエハＷを保持する。この静電チャック１８内には、ヒータといった加熱素子が設けられていてもよい。
静電チャック１８の周囲、且つ、第２部材１６ｂ上には、フォーカスリングＦＲが設けられている。フォーカスリングＦＲは、エッチングの均一性を向上させるために配置されるものであり、例えば、石英から構成され得る。
また、下部電極１６及び静電チャック１８には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャック１８の上面とウエハＷの裏面との間に供給するよう構成されている。
また、プラズマ処理装置１０は、上部電極３０を備えている。上部電極３０は、載置台ＰＤの上方において、当該載置台ＰＤと対向配置されている。下部電極１６と上部電極３０とは、互いに略平行に設けられており、載置台ＰＤと下部電極１６との間には、ウエハＷにプラズマ処理を行うための処理空間Ｓが画成されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。この上部電極３０は、電極板３４及び電極支持体３６を含み得る。電極板３４は、処理空間Ｓに面しており、複数のガス吐出孔３４ａを提供している。この電極板３４は、ジュール熱の少ない低抵抗の導電体又は半導体から構成され得る。
電極支持体３６は、電極板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成される。この電極支持体３６は、水冷構造を有し得る。電極支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、電極支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃにはガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、複数のガスソースを含んでいる。複数のガスソースは、フルオロカーボンガスのソース、ハイドロフルオロカーボンガスのソース、水素ガス（Ｈ２ガス）のソース、及び、窒素ガス（Ｎ２ガス）のソースを含んでいる。また、一実施形態では、複数のガスソースは、酸素ガス（Ｏ２ガス）のソース、三フッ化窒素ガス（ＮＦ３ガス）のソース、硫化カルボニルガス（ＣＯＳガス）のソース、三塩化ホウ素ガス（ＢＣｌ３ガス）のソース、及び、炭化水素ガスのソースを更に含み得る。フルオロカーボンガスとしては、例えば、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＦ４ガスといった一以上のフルオロカーボンガスが用いられ得る。ハイドロフルオロカーボンガスとしては、例えば、ＣＨ２Ｆ２ガスが用いられ得る。また、炭化水素ガスとしては、例えば、ＣＨ４ガスが用いられる。なお、複数のガスソースは、Ｈｅガス、Ｎｅガス、Ａｒガス、Ｋｒガスといった任意の希ガスのソースを更に含んでいてもよい。
バルブ群４２は複数のバルブを有している。また、流量制御器群４４は、マスフローコントローラ（ＭＦＣ）といった複数の流量制御器を有している。ガスソース群４０の複数のガスソースはそれぞれ、流量制御器群４４に含まれる対応の流量制御器及びバルブ群４２に含まれる対応のバルブを介して、ガス供給管３８に接続されている。プラズマ処理装置１０では、複数のガスソースのうち選択されたガスソースからのガスが、ガス供給管３８からガス拡散室３６ａに至り、ガス通流孔３６ｂ及びガス吐出孔３４ａを介して処理空間Ｓに吐出される。
また、プラズマ処理装置１０は、直流電源部７０を更に備えている。直流電源部７０は、上部電極３０に接続されている。直流電源部７０は、負の直流電圧を発生し、当該直流電圧を上部電極３０に与えることが可能である。
また、プラズマ処理装置１０は、接地導体１２ａを更に備え得る。接地導体１２ａは、略円筒状をなしており、処理容器１２の側壁から上部電極３０の高さ位置よりも上方に延びるように設けられている。
また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。
処理容器１２の底部側においては、支持部１４と処理容器１２の内壁との間に排気プレート４８が設けられている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。この排気プレート４８には、多数の貫通孔が形成されている。排気プレート４８の下方において処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁、及び、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内を所望の圧力に減圧することができる。
処理容器１２の内壁には、導電性部材（ＧＮＤブロック）５６が設けられている。導電性部材５６は、高さ方向においてウエハＷと略同じ高さに位置するように、処理容器１２の内壁に取り付けられている。この導電性部材５６は、グランドにＤＣ的に接続されており、異常放電防止効果を発揮する。なお、導電性部材５６はプラズマ生成領域に設けられていればよく、その設置位置は図３に示す位置に限られるものではない。
また、プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。この制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータ装置であることができ、プラズマ処理装置１０の各部を制御し得る。この制御部Ｃｎｔでは、入力装置を用いて、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うことができ、また、表示装置により、プラズマ処理装置１０の稼働状況を可視化して表示することができる。さらに、制御部Ｃｎｔの記憶部には、プラズマ処理装置１０で実行される各種処理をプロセッサにより制御するための制御プログラムや、処理条件に応じてプラズマ処理装置１０の各部に処理を実行させるためのプログラム、即ち、処理レシピが格納される。一実施形態では、制御部Ｃｎｔは、方法ＭＴの実施のために作成された処理レシピに従い、プラズマ処理装置１０の各部を制御する。
このプラズマ処理装置１０では、ガスソース群４０の複数のガスソースのうち選択されたガスソースからの処理ガスが処理空間Ｓに供給され、また、排気装置５０によって処理空間Ｓの圧力が所定の圧力に設定される。また、第１の高周波電源６２からの高周波が下部電極１６に供給され、第２の高周波電源６４からの高周波バイアスが下部電極１６に供給される。これにより、処理空間Ｓにおいて処理ガスが励起される。そして、イオン等の活性種によってウエハＷに対するエッチングといったプラズマ処理が行われる。
再び図１を参照して、方法ＭＴの説明を続ける。以下、図１と共に、図４〜図６も参照する。図４及び図５は、図１に示す方法の実行中の途中段階の被処理体の状態の一例を示す断面図である。また、図６は、図１に示す方法の実行後の被処理体の状態の一例を示す断面図である。以下の説明では、プラズマ処理装置１０を用いる場合を例にとって、方法ＭＴを説明する。
方法ＭＴでは、上述したように、まず、プラズマ処理装置１０の処理容器１２内にウエハＷが搬入される。ウエハＷは、載置台ＰＤ上に載置されて、静電チャック１８によって保持される。そして、方法ＭＴでは、工程ＳＴ１及び工程ＳＴ２が交互に繰り返される。
工程ＳＴ１では、処理容器１２内において第１の処理ガスのプラズマが生成される。第１の処理ガスは、フルオロカーボンガス、及びハイドロフルオロカーボンガスを含む。一例では、第１の処理ガスは、フルオロカーボンガスとして、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＦ４ガスといった一以上のフルオロカーボンガスを含み得る。また、第１の処理ガスは、ハイドロフルオロカーボンガスとして、ＣＨ２Ｆ２ガスを含み得る。また、第１の処理ガスは、フルオロカーボンガス及びハイドロフルオロカーボンガスに加えて、酸素ガス（Ｏ２ガス）を更に含み得る。
工程ＳＴ１では、第１の処理ガスが処理容器１２内に供給され、排気装置５０によって処理空間Ｓの圧力が所定の圧力に設定される。また、工程ＳＴ１では、第１の高周波電源６２からの高周波及び第２の高周波電源６４からの高周波バイアスが下部電極１６に供給される。
この工程ＳＴ１では、第１の処理ガスが励起され、生成されたイオン及び／又はラジカル等の活性種により、図４に示すように、マスクＭＳＫから露出されている部分において第１領域Ｒ１及び第２領域Ｒ２がエッチングされる。また、工程ＳＴ１では、第１の処理ガスから、炭素を含有する堆積物、例えば、フルオロカーボン及び／又は炭化水素といった堆積物がウエハＷ上に形成されるが、当該堆積物は、酸素の活性種によって適度に除去される。したがって、このような堆積物によるマスクＭＳＫの開口の閉塞が抑制される。
続く工程ＳＴ２では、処理容器１２内において第２の処理ガスのプラズマが生成される。第２の処理ガスは、水素ガス（Ｈ２ガス）、ハイドロフルオロカーボンガス、及び窒素ガス（Ｎ２ガス）を含む。第２の処理ガスのハイドロフルオロカーボンガスとしては、例えば、ＣＨ２Ｆ２ガスが用いられる。また、一実施形態では、第２の処理ガスは、三フッ化窒素ガス（ＮＦ３ガス）、硫化カルボニルガス（ＣＯＳガス）、三塩化ホウ素ガス（ＢＣｌ３ガス）、及び炭化水素ガスのうち少なくとも一つを含み得る。
工程ＳＴ２では、第２の処理ガスが処理容器１２内に供給され、排気装置５０によって処理空間Ｓの圧力が所定の圧力に設定される。また、工程ＳＴ２では、第１の高周波電源６２からの高周波及び第２の高周波電源６４からの高周波バイアスが下部電極１６に供給される。
この工程ＳＴ２では、第２の処理ガスが励起される。第２の処理ガス中のハイドロフルオロカーボンは、フッ素、水素、炭素、及び、炭化水素等に解離する。ハイドロフルオロカーボンの解離によって生成されるフッ素は、水素ガスの解離によって生成される水素と結合する。したがって、工程ＳＴ２では、エッチングに寄与するフッ素の量が低減される。また、ハイドロフルオロカーボンの解離によって生成される炭素及び／又は炭化水素は、エッチングによって形成されたスペースを画成する側壁面ＳＷ及びマスクＭＳＫの表面ＭＳに付着して、図５に示すように、堆積物ＤＰを形成する。これにより、側壁面ＳＷが保護される。また、マスクＭＳＫによって提供される開口の幅が調整される。なお、マスクＭＳＫの表面ＭＳには、側壁面ＳＷよりも多くの炭素及び／又は炭化水素が付着するが、マスクＭＳＫの表面ＭＳに付着した炭素及び／又は炭化水素は、窒素の活性種によって減少される。したがって、マスクＭＳＫの開口の閉塞が抑制される。
また、第２の処理ガスが三フッ化窒素ガスを含んでいる場合には、当該三フッ化窒素の解離によって生じるフッ素は、第１領域Ｒ１及び第２領域Ｒ２をエッチングするが、当該フッ素の量は、水素との結合により減少するので、工程ＳＴ２において第１領域Ｒ１及び第２領域Ｒ２がエッチングされる量は、工程ＳＴ１において第１領域Ｒ１及び第２領域Ｒ２がエッチングされる量よりも少ない。また、三フッ化窒素ガスの解離によって生じる三フッ化窒素の解離によって生じる窒素は、マスクＭＳＫのエッチング量、及び当該マスクＭＳＫ上に堆積する炭化水素の調整に寄与する。
また、第２の処理ガスが硫化カルボニルガスを含んでいる場合には、硫化カルボニルの解離によって生成される硫黄（Ｓ）を含有する生成物は、マスクＭＳＫ上に堆積して当該マスクＭＳＫを保護し、マスクＭＳＫの開口幅の調整に寄与する。
また、第２の処理ガスが三塩化ホウ素ガスを含んでいる場合には、三塩化ホウ素の解離によって生じる塩素等とシリコンとの反応生成物が、側壁面ＳＷに堆積して、当該側壁面ＳＷを保護する。また、第２の処理ガスが炭化水素ガスを含んでいる場合には、当該炭化水素ガスは、側壁面ＳＷの保護のための炭化水素源として寄与する。
方法ＭＴでは、このような工程ＳＴ１及び工程ＳＴ２を含むシーケンスＳＱの実行の後に、工程ＳＴＪにおいて停止条件が満たされるか否かが判定される。停止条件は、シーケンスＳＱの実行回数が所定回数に達しているときに、満たされるものと判定される。工程ＳＴＪにおいて停止条件が満たされないと判定される場合には、シーケンスＳＱが工程ＳＴ１から再び実行される。一方、工程ＳＴＪにおいて停止条件が満たされると判定される場合には、方法ＭＴは終了する。このように、方法ＭＴでは、複数回のシーケンスＳＱが実行されることにより、図６に示すように、スペースが下地層ＵＬの表面に達するまで第１領域Ｒ１及び第２領域Ｒ２がエッチングされる。
上述したように、方法ＭＴでは、工程ＳＴ１において第１領域Ｒ１及び第２領域Ｒ２がエッチングされる。そして、エッチングによって形成された側壁面ＳＷに、工程ＳＴ２において堆積物ＤＰが形成される。このように、方法ＭＴでは、第１領域Ｒ１及び第２領域Ｒ２のエッチングと、側壁面ＳＷの保護のための堆積物ＤＰの形成とが交互に行われるので、側壁面ＳＷの横方向（膜厚方向に直交する方向）の削れが抑制される。特に、堆積物ＤＰによる側壁面ＳＷの保護は、工程ＳＴ１のエッチングにおいて横方向に削られ易い第２領域Ｒ２において効果を発揮する。したがって、方法ＭＴによれば、エッチングによって形成される側壁面ＳＷの垂直性を向上させることが可能となる。
なお、一実施形態の方法ＭＴでは、シーケンスＳＱにおける工程ＳＴ１の実行時間長が、シーケンスＳＱにおける工程ＳＴ２の実行時間長よりも長い時間長に設定されていてもよい。工程ＳＴ１は、上述したように第１領域Ｒ１及び第２領域Ｒ２をエッチングするために利用される。一方、工程ＳＴ２は、上述したように、主として側壁面ＳＷの保護のために利用され、工程ＳＴ２のエッチングに対する寄与は比較的少ない。したがって、工程ＳＴ１の実行時間長を工程ＳＴ２の実行時間長よりも長い時間長に設定することにより、第１領域Ｒ１及び第２領域Ｒ２のエッチングのスループットが高くなる。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、方法ＭＴは、誘導結合型のプラズマ処理装置、又は、マイクロ波といった表面波を用いるプラズマ処理装置といった任意のプラズマ処理装置を用いて実施されてもよい。
１０…プラズマ処理装置、１２…処理容器、ＰＤ…載置台、１６…下部電極、１８…静電チャック、３０…上部電極、４０…ガスソース群、５０…排気装置、６２…第１の高周波電源、６４…第２の高周波電源、Ｃｎｔ…制御部、Ｗ…ウエハ、ＭＳＫ…マスク、Ｒ１…第１領域、Ｒ２…第２領域、ＩＬ１…シリコン酸化膜、ＩＬ２…シリコン窒化膜、ＤＰ…堆積物。

Claims (8)

  1. 被処理体の第１領域及び第２領域を同時にエッチングする方法であって、該第１領域は、シリコン酸化膜及びシリコン窒化膜が交互に積層されることによって構成された多層膜を含み、該第２領域は、該第１領域の該シリコン酸化膜の膜厚よりも大きい膜厚を有するシリコン酸化膜を含み、該被処理体は、該第１領域及び該第２領域上に開口を提供するマスクを有し、該方法は、
    前記第１領域及び前記第２領域を同時にエッチングするために、前記被処理体が準備されたプラズマ処理装置の処理容器内で、フルオロカーボンガス、及び、ハイドロフルオロカーボンガスを含む第１の処理ガスのプラズマを生成する工程と、
    前記プラズマ処理装置の前記処理容器内で、水素ガス、ハイドロフルオロカーボンガス、及び窒素ガスを含む第２の処理ガスのプラズマを生成する工程と、
    を含み、
    第１の処理ガスのプラズマを生成する前記工程、及び第２の処理ガスのプラズマを生成する前記工程が交互に繰り返される、方法。
  2. 第１の処理ガスのプラズマを生成する前記工程の実行時間長が、第２の処理ガスのプラズマを生成する前記工程の実行時間長よりも長い、請求項１に記載の方法。
  3. 前記第２の処理ガスは三フッ化窒素ガスを更に含む、請求項１又は２に記載の方法。
  4. 前記第２の処理ガスは硫化カルボニルガスを更に含む、請求項１〜３の何れか一項に記載の方法。
  5. 前記第２の処理ガスは三塩化ホウ素ガスを更に含む、請求項１〜４の何れか一項に記載の方法。
  6. 前記第２の処理ガスは炭化水素ガスを更に含む、請求項１〜５の何れか一項に記載の方法。
  7. 前記マスクはカーボンから構成されたマスクである、請求項１〜６の何れか一項に記載の方法。
  8. 前記第２領域は、第１部分領域及び第２部分領域を含み、
    前記第１部分領域は、前記第１領域から前記多層膜の積層方向に直交する方向に延びる複数の前記シリコン窒化膜を含み、
    前記第１領域から前記第１部分領域内に延びた前記複数の前記シリコン窒化膜は、該第１部分領域内において階段状を呈するように終端しており、
    前記第２部分領域は、単層のシリコン酸化膜から構成されている、
    請求項１〜７の何れか一項に記載の方法。
JP2015071502A 2015-03-31 2015-03-31 エッチング方法 Active JP6339961B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015071502A JP6339961B2 (ja) 2015-03-31 2015-03-31 エッチング方法
KR1020160035300A KR101937727B1 (ko) 2015-03-31 2016-03-24 에칭 방법
US15/080,666 US9793134B2 (en) 2015-03-31 2016-03-25 Etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015071502A JP6339961B2 (ja) 2015-03-31 2015-03-31 エッチング方法

Publications (3)

Publication Number Publication Date
JP2016192483A JP2016192483A (ja) 2016-11-10
JP2016192483A5 JP2016192483A5 (ja) 2018-02-22
JP6339961B2 true JP6339961B2 (ja) 2018-06-06

Family

ID=57017414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015071502A Active JP6339961B2 (ja) 2015-03-31 2015-03-31 エッチング方法

Country Status (3)

Country Link
US (1) US9793134B2 (ja)
JP (1) JP6339961B2 (ja)
KR (1) KR101937727B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997374B2 (en) * 2015-12-18 2018-06-12 Tokyo Electron Limited Etching method
JP6878174B2 (ja) * 2017-06-29 2021-05-26 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6948181B2 (ja) * 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
JP7277225B2 (ja) 2019-04-08 2023-05-18 東京エレクトロン株式会社 エッチング方法、及び、プラズマ処理装置
WO2021171458A1 (ja) * 2020-02-27 2021-09-02 株式会社日立ハイテク プラズマ処理方法
CN111533461B (zh) * 2020-05-25 2022-12-13 福建和达玻璃技术有限公司 用于玻璃机壳金属质感表面处理的高精度控温装置及方法
CN112592069A (zh) * 2020-12-18 2021-04-02 安徽普恒光学材料有限公司 一种防眩光玻璃蚀刻工艺生产线
US20220399361A1 (en) * 2021-06-10 2022-12-15 Macronix International Co., Ltd. Memory device and manufacturing method thereof
US20230094212A1 (en) * 2021-09-30 2023-03-30 Tokyo Electron Limited Plasma etch process for fabricating high aspect ratio (har) features

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263415A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置の製造方法
JP5038567B2 (ja) * 2001-09-26 2012-10-03 東京エレクトロン株式会社 エッチング方法
US8937292B2 (en) 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
JP5640361B2 (ja) * 2009-12-03 2014-12-17 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2012028431A (ja) * 2010-07-21 2012-02-09 Toshiba Corp 半導体装置の製造方法
JP2012151187A (ja) * 2011-01-17 2012-08-09 Toshiba Corp 半導体記憶装置の製造方法
US8598040B2 (en) 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
CN104106127B (zh) * 2012-02-09 2016-08-17 东京毅力科创株式会社 半导体制造装置的制造方法和半导体制造装置
US20130256777A1 (en) 2012-03-30 2013-10-03 Seagate Technology Llc Three dimensional floating gate nand memory
JP5968130B2 (ja) * 2012-07-10 2016-08-10 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
WO2014069559A1 (ja) * 2012-11-01 2014-05-08 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6211947B2 (ja) * 2013-07-31 2017-10-11 東京エレクトロン株式会社 半導体装置の製造方法
JP6140575B2 (ja) * 2013-08-26 2017-05-31 東京エレクトロン株式会社 半導体装置の製造方法
JP2015046425A (ja) * 2013-08-27 2015-03-12 株式会社東芝 パターン形成方法、および、それを用いた不揮発性記憶装置の製造方法

Also Published As

Publication number Publication date
US9793134B2 (en) 2017-10-17
JP2016192483A (ja) 2016-11-10
KR101937727B1 (ko) 2019-01-11
KR20160117220A (ko) 2016-10-10
US20160293439A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
KR102426264B1 (ko) 에칭 방법
JP6339961B2 (ja) エッチング方法
JP6541439B2 (ja) エッチング方法
JP6423643B2 (ja) 多層膜をエッチングする方法
JP6339963B2 (ja) エッチング方法
JP6211947B2 (ja) 半導体装置の製造方法
JP2019046994A (ja) エッチング方法
KR102260339B1 (ko) 반도체 장치의 제조 방법
JP6529357B2 (ja) エッチング方法
KR102460168B1 (ko) 플라즈마 처리 장치
JP6504989B2 (ja) エッチング方法
JP6438831B2 (ja) 有機膜をエッチングする方法
JP6454492B2 (ja) 多層膜をエッチングする方法
KR102362446B1 (ko) 에칭 방법
JP6289996B2 (ja) 被エッチング層をエッチングする方法
KR102496968B1 (ko) 에칭 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180110

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180110

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180511

R150 Certificate of patent or registration of utility model

Ref document number: 6339961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250